JPS6223224A - デイジタル中継器用直流再生回路 - Google Patents
デイジタル中継器用直流再生回路Info
- Publication number
- JPS6223224A JPS6223224A JP60161698A JP16169885A JPS6223224A JP S6223224 A JPS6223224 A JP S6223224A JP 60161698 A JP60161698 A JP 60161698A JP 16169885 A JP16169885 A JP 16169885A JP S6223224 A JPS6223224 A JP S6223224A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input signal
- value
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 20
- 230000008929 regeneration Effects 0.000 claims description 17
- 238000011069 regeneration method Methods 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 abstract description 19
- 230000003321 amplification Effects 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 8
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000007493 shaping process Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000013441 quality evaluation Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、同軸ケーブルや光ケーブル等を用いたディジ
タル有線伝送方式、あるいはティジタル無線伝送方式に
使用されるディジタル中継器の直流再生回路に関するも
のである。
タル有線伝送方式、あるいはティジタル無線伝送方式に
使用されるディジタル中継器の直流再生回路に関するも
のである。
(従来の技術)
ディジタル中継器は、ディジタル通信方式で用いられる
もので、ディジタル伝送回路によって振幅方向および時
間方向にひずみを受けたり、雑音等の加わった信号を元
の信号に再生する装置である。この装置は、波形整形回
路、波形再生回路、タイミング再生回路、変復調回路等
の回路で構成される。ここで、波形整形回路の1つとし
て、入力波形の一部の電圧を一定の電圧に固定するため
の直流再生回路(これをクランプ回路ともいう)がある
6 従来、このような直流再生回路として、例えば7?、2
図のようなものがあった。以下、その構成を説明する。
もので、ディジタル伝送回路によって振幅方向および時
間方向にひずみを受けたり、雑音等の加わった信号を元
の信号に再生する装置である。この装置は、波形整形回
路、波形再生回路、タイミング再生回路、変復調回路等
の回路で構成される。ここで、波形整形回路の1つとし
て、入力波形の一部の電圧を一定の電圧に固定するため
の直流再生回路(これをクランプ回路ともいう)がある
6 従来、このような直流再生回路として、例えば7?、2
図のようなものがあった。以下、その構成を説明する。
第2図は従来の直流再生回路の一構成例を示す回路図で
ある。
ある。
第2図において、1は入力信号v■を入力する入力端f
、および2は出力信号vOを出力する出力端子である。
、および2は出力信号vOを出力する出力端子である。
入出力端子1,2間には容が3が接続され、さらにこの
容量3とアースとの間には、ダイオード4及び抵抗5の
並列回路とバイアス電圧VBを与える電源6とが直列接
続されている。
容量3とアースとの間には、ダイオード4及び抵抗5の
並列回路とバイアス電圧VBを与える電源6とが直列接
続されている。
次に、第3図の信号波形図を参照しつつ動作を説明する
。
。
なお、:jrj2図の回路は、入力信号Vlを供給する
駆動回路の出力インピーダーンが零オーム、ダイオード
4の順方向抵抗が零オーム、その逆方向抵抗が無限大と
いう理想条件を有すると仮定する。
駆動回路の出力インピーダーンが零オーム、ダイオード
4の順方向抵抗が零オーム、その逆方向抵抗が無限大と
いう理想条件を有すると仮定する。
先ず、振幅Vを有する方形パルス列状の入力信″qvr
が入力端子1に人力されると、入力信号vIの立■りの
部分では、合計3が短絡状態となって負のパルスが現わ
れるが、ダイオードjが導通ずるため、出力信号vOと
してはバイアス電圧VBよりもダイオード4の順方向電
圧降F分VDだけ下った電圧(VB−VD)になる。入
力信号VIのケヒリの部分では1容量3が短絡状態とな
って正のパレスが現われるが、ダイオ−ド4がオフ状態
となるため、出力信号VOは入力信号振幅Vとなる。
が入力端子1に人力されると、入力信号vIの立■りの
部分では、合計3が短絡状態となって負のパルスが現わ
れるが、ダイオードjが導通ずるため、出力信号vOと
してはバイアス電圧VBよりもダイオード4の順方向電
圧降F分VDだけ下った電圧(VB−VD)になる。入
力信号VIのケヒリの部分では1容量3が短絡状態とな
って正のパレスが現われるが、ダイオ−ド4がオフ状態
となるため、出力信号VOは入力信号振幅Vとなる。
入力信号Vlの平らな部分では、容量3のCと抵抗5の
Rとで決まる時定数RCで出力信号VOが指数関数的に
減少しようとするが、時定数RCはパルスの繰返し周期
より大きく設定されるため、出力信号vOがほぼ一定と
なる。
Rとで決まる時定数RCで出力信号VOが指数関数的に
減少しようとするが、時定数RCはパルスの繰返し周期
より大きく設定されるため、出力信号vOがほぼ一定と
なる。
入力信号vIの次の立下りで、再び出力信号vOが電圧
(VB−VD)になる、このようにして、入力信号パル
スの基線が電圧レベル(VB−VD)にクランプされる
。
(VB−VD)になる、このようにして、入力信号パル
スの基線が電圧レベル(VB−VD)にクランプされる
。
(発明が解決しようとする問題点)
しかしながら、上記構成の回路では、理想条件下におい
て的確なりランプ動作が期待できるものの、実際の回路
では、駆動回路の出力インピーダンスを零オーム附近に
することは難しく、しかもダイオード4の順方向抵抗は
零オームでなど、逆方向抵抗も無限大でないため、その
両抵抗比はそれほど大きくない。そのため、入力信号V
lが継続時間の長いパルスを含む信号の場合には、クラ
ンプ動作が充分に行なわれず、これによって直流再生回
路を通した直流再生信号に符号量干渉が生じ、ディジタ
ル中継器における識別点での信号対雑音比(S/N )
劣化により、ディジタル伝送系の品質評価尺13%であ
る符号誤り率特性が悪くなるという問題点があった。
て的確なりランプ動作が期待できるものの、実際の回路
では、駆動回路の出力インピーダンスを零オーム附近に
することは難しく、しかもダイオード4の順方向抵抗は
零オームでなど、逆方向抵抗も無限大でないため、その
両抵抗比はそれほど大きくない。そのため、入力信号V
lが継続時間の長いパルスを含む信号の場合には、クラ
ンプ動作が充分に行なわれず、これによって直流再生回
路を通した直流再生信号に符号量干渉が生じ、ディジタ
ル中継器における識別点での信号対雑音比(S/N )
劣化により、ディジタル伝送系の品質評価尺13%であ
る符号誤り率特性が悪くなるという問題点があった。
本発明は、前記従来技術が持っていた問題点として、ク
ランプ動作が充分に行なわれない点について解決した直
流再生回路を提供するものである。
ランプ動作が充分に行なわれない点について解決した直
流再生回路を提供するものである。
(問題点を解決するだめの手段)
本発明は、11η記問題点を解決するために、ディジタ
ル中継器用直流再生回路において、入力信号振幅の最大
値と最小値を検出するピーク値検出回路と、前記最大値
と最小値とからその中間値の信号を作る中間値生成回路
と、前記中間値の信号を基準信号と比較してそれに応じ
た比較信号を出力する比較回路と、前記比較信号に応じ
たバイアス信号を負帰還して前記入力信号に重畳させる
バイアス発生回路とを備えたものである。
ル中継器用直流再生回路において、入力信号振幅の最大
値と最小値を検出するピーク値検出回路と、前記最大値
と最小値とからその中間値の信号を作る中間値生成回路
と、前記中間値の信号を基準信号と比較してそれに応じ
た比較信号を出力する比較回路と、前記比較信号に応じ
たバイアス信号を負帰還して前記入力信号に重畳させる
バイアス発生回路とを備えたものである。
(作 用)
本発明によれば、以上のようにディジタル中継器用直流
再生回路を構成したので、ピーク値検出回路は入力信号
の振幅の最大値と最小値を検出し、その検出値に基づき
、中間値生成回路が中間値信号を作る。比較回路は中間
値信号を基準信号と比較してそれに応じた比較信号を出
力し、バイアス発生回路に与える。バイアス発生回路は
比較信号に応じたバイアス信号を作り、それを負帰還し
て人力信号に重畳させる。これによって、たとえ継続時
間の長いパルスを含むような入力信号であっても、的確
なりランプ動作が行えるのである。したがって、前記問
題点を除去できるのである。
再生回路を構成したので、ピーク値検出回路は入力信号
の振幅の最大値と最小値を検出し、その検出値に基づき
、中間値生成回路が中間値信号を作る。比較回路は中間
値信号を基準信号と比較してそれに応じた比較信号を出
力し、バイアス発生回路に与える。バイアス発生回路は
比較信号に応じたバイアス信号を作り、それを負帰還し
て人力信号に重畳させる。これによって、たとえ継続時
間の長いパルスを含むような入力信号であっても、的確
なりランプ動作が行えるのである。したがって、前記問
題点を除去できるのである。
(実施例)
第1図は本発明の実施例を示す直Ii、再生回路の構成
ブロック図である。
ブロック図である。
第1図において、11は入力信号Vlが人力される入力
端子、および12は出力信号vOを出力する出力端子で
ある。入力端子11には直流成分除去用の結合容−tよ
13を介して出力端子12、最大値検出回路l4及び最
小値検出回路I5が接続されている。最大値検出回路1
4は、直流分除去後の入力信号VIIにおける振幅の最
大値を検出する回路であり、また最小値検出回路15は
、前記入力信号振幅の最小値を検出する回路であり、こ
れら両回路14.15によってピーク値検出回路が構成
される。
端子、および12は出力信号vOを出力する出力端子で
ある。入力端子11には直流成分除去用の結合容−tよ
13を介して出力端子12、最大値検出回路l4及び最
小値検出回路I5が接続されている。最大値検出回路1
4は、直流分除去後の入力信号VIIにおける振幅の最
大値を検出する回路であり、また最小値検出回路15は
、前記入力信号振幅の最小値を検出する回路であり、こ
れら両回路14.15によってピーク値検出回路が構成
される。
最大値検出回路14及び最小値検出回路15の出力側に
は、中間値生成回路16及び比較回路17が接続されて
いる。中間値生成回路16は、前記入力信号振幅の最大
値と最小値を加算し、その中間値の信号を生成する回路
である。比較回路17は、基準電圧VRと前記中間値信
号とを比較し、両信号の差を求めてその比較信号を出力
する回路である。
は、中間値生成回路16及び比較回路17が接続されて
いる。中間値生成回路16は、前記入力信号振幅の最大
値と最小値を加算し、その中間値の信号を生成する回路
である。比較回路17は、基準電圧VRと前記中間値信
号とを比較し、両信号の差を求めてその比較信号を出力
する回路である。
比較回路17の出力側には、負帰還回路を構成する低域
ろ波回路18及びバイアス発生回路19が接続されてい
る。低域ろ波回路18は、前記比較信号の高周波成分を
除去する回路である。バイアス発生回路19は、その高
周波成分が除去された比較信号に基づき、それに応じた
バイアス信号を生成して入力信号Vllへ加算する回路
である。
ろ波回路18及びバイアス発生回路19が接続されてい
る。低域ろ波回路18は、前記比較信号の高周波成分を
除去する回路である。バイアス発生回路19は、その高
周波成分が除去された比較信号に基づき、それに応じた
バイアス信号を生成して入力信号Vllへ加算する回路
である。
次に動作について説明する。
先ず、方形パルス列状の入力信号VIが入力端子11に
入力されると、これが結合容量13によって直流成分を
除去された後、最大値検出回路14及び最小値検出回路
15に供給される。最大値検出回路14は直流成分除去
後の入力信号VIIの振幅最大値を検出すると共に、最
小値検出回路15は前記入力信号VIIの振幅最小値を
検出し、それらの雨検出値を中間値生成回路1Bに与え
る。中間値生成回路18は、振幅最大値と振幅最小値と
を加算し、入力信号vIの振幅に依存しないで最大値と
最小値の中間値を求めてその中間値信号を比較回路に与
える。比較回路17は与えられた基準電圧VRと前記中
間値信号とを比較し、その差を求めて比較信号を出力す
る。この比較信号は低域ろ波回路18で高周波成分を除
去された後、バイアス発生回路13にケえられる。バイ
アス発生回路19は、高周波成分除去後の比較信号に応
じたバイアス信号を生成し、これを結合容量13による
直流成分除去後の入力信号VIに重畳させ、出力信号V
Oとして出力端子12から送出する。
入力されると、これが結合容量13によって直流成分を
除去された後、最大値検出回路14及び最小値検出回路
15に供給される。最大値検出回路14は直流成分除去
後の入力信号VIIの振幅最大値を検出すると共に、最
小値検出回路15は前記入力信号VIIの振幅最小値を
検出し、それらの雨検出値を中間値生成回路1Bに与え
る。中間値生成回路18は、振幅最大値と振幅最小値と
を加算し、入力信号vIの振幅に依存しないで最大値と
最小値の中間値を求めてその中間値信号を比較回路に与
える。比較回路17は与えられた基準電圧VRと前記中
間値信号とを比較し、その差を求めて比較信号を出力す
る。この比較信号は低域ろ波回路18で高周波成分を除
去された後、バイアス発生回路13にケえられる。バイ
アス発生回路19は、高周波成分除去後の比較信号に応
じたバイアス信号を生成し、これを結合容量13による
直流成分除去後の入力信号VIに重畳させ、出力信号V
Oとして出力端子12から送出する。
ここで、低域ろ波回路1日及びバイアス発生回路19は
、負帰還回路を構成し、前記中間値信号を基準電圧VR
と等しくなるように動作するため、的確なりテンプ動作
が行なわれ、精度の良い直咬信号の発生が可能となる。
、負帰還回路を構成し、前記中間値信号を基準電圧VR
と等しくなるように動作するため、的確なりテンプ動作
が行なわれ、精度の良い直咬信号の発生が可能となる。
本実施例では、入力信号VIの伝送速度およびその入力
信号vIに含まれるパルスの継続時間に応じ、低域ろ波
回路1日の定数を適宜な値に選択するか、あるいは変え
ることによって、符号量干渉のない理想的に近いディジ
タル中継器用の直流再生回路を提供できる。
信号vIに含まれるパルスの継続時間に応じ、低域ろ波
回路1日の定数を適宜な値に選択するか、あるいは変え
ることによって、符号量干渉のない理想的に近いディジ
タル中継器用の直流再生回路を提供できる。
例えば、入力信号VIの伝送速度が速く、パルスの継続
時間が短い場合は、低域ろ波回路18の遮断[4波数を
高くしてループ応答を速くすることにより、符号間モ渉
を減少できる。また、入力信号VTの伝送速度が遅く、
パルスの継続時間が長い場合は、遮断周波数を低くして
ループ応答を遅くすることにより、符号量干渉を減少で
きる。
時間が短い場合は、低域ろ波回路18の遮断[4波数を
高くしてループ応答を速くすることにより、符号間モ渉
を減少できる。また、入力信号VTの伝送速度が遅く、
パルスの継続時間が長い場合は、遮断周波数を低くして
ループ応答を遅くすることにより、符号量干渉を減少で
きる。
また、本実施例の回路は、高速伝送に適する。
すなわち、従来の回路で高速動作を行なわせるためには
、入力信号VIを供給する駆動回路はその出力インピー
ダンスが高周波において低いインピーダンス値であるこ
と、さらにダイオード4及び抵抗5の容量を小さくして
高速動作可能な回路構成にする等の対応等が必要である
。しかし、本実施例では、これらの対応策を必要とせず
、単にループ応答を速くするだけで、容易に高速動作を
行なわせることが可能となる。
、入力信号VIを供給する駆動回路はその出力インピー
ダンスが高周波において低いインピーダンス値であるこ
と、さらにダイオード4及び抵抗5の容量を小さくして
高速動作可能な回路構成にする等の対応等が必要である
。しかし、本実施例では、これらの対応策を必要とせず
、単にループ応答を速くするだけで、容易に高速動作を
行なわせることが可能となる。
なお、第1図において、入力信号VIの形態によっては
、結合容量13や低域ろ波回路18を省略しても、初期
の目的を達成することができる。したがって、結合容量
13及び低域ろ波回路18は、必須の回路要素ではない
。
、結合容量13や低域ろ波回路18を省略しても、初期
の目的を達成することができる。したがって、結合容量
13及び低域ろ波回路18は、必須の回路要素ではない
。
第4図は第1図の具体的な回路構成例を示す図である。
この回路では、最大値検出回路14が、順方向のダイオ
ードD1、それに分岐結合された容[01と抵抗R1,
およびオペアンプ等のインピーダンス変換用のバッファ
回路Bulで構成されている。同じく、最小値検出回路
15は、逆方向のダイオードD2、それに分岐結合され
た容量C2と抵抗R2、およびバー・ファ回路Bu2で
構成されている。中間値生成回路16は、バッファ回路
Bul 、Eu2の出力側間に直列接続された抵抗値の
等しい分割抵抗R3,R4で構成されている。比較回路
17は、差動増幅器Amと、その(+)側入力端に接続
された基準電圧源Eと、その(−)側入力端とその出力
端との間に接続された抵抗R5とで構成されている。低
域ろ波回路18は、T形の抵抗R6及び容量C4で構成
されている。この抵抗R8と容量C4は、固定型、ある
いは可変型のものが使用される。また、バイアス発生回
路19は、トランジスタQ及びバイアス抵抗R7等から
なるエミッタホロワ型の増幅器で構成されている。
ードD1、それに分岐結合された容[01と抵抗R1,
およびオペアンプ等のインピーダンス変換用のバッファ
回路Bulで構成されている。同じく、最小値検出回路
15は、逆方向のダイオードD2、それに分岐結合され
た容量C2と抵抗R2、およびバー・ファ回路Bu2で
構成されている。中間値生成回路16は、バッファ回路
Bul 、Eu2の出力側間に直列接続された抵抗値の
等しい分割抵抗R3,R4で構成されている。比較回路
17は、差動増幅器Amと、その(+)側入力端に接続
された基準電圧源Eと、その(−)側入力端とその出力
端との間に接続された抵抗R5とで構成されている。低
域ろ波回路18は、T形の抵抗R6及び容量C4で構成
されている。この抵抗R8と容量C4は、固定型、ある
いは可変型のものが使用される。また、バイアス発生回
路19は、トランジスタQ及びバイアス抵抗R7等から
なるエミッタホロワ型の増幅器で構成されている。
次に、このような構成される直流再生回路の動作を、第
5図の入出力信号波形図を参照しつつ説明する。
5図の入出力信号波形図を参照しつつ説明する。
先ず、入力信号VIが入力端子11に与えられると、こ
れが容量13で直流成分を除去され、第5図のような直
流成分除去後の入力信号VIIがダイオードDI、D2
にrえられる。一方のダイオードD、容量CI及び抵抗
R1では、入力信号VIIの振幅値最大値を検出すると
共に、他方のダイオードD2、容量C2及び抵抗R2で
は、入力信号VIIの振幅最小値を検出する。その各検
出値は各バッファ回路Bul 、Eu2によって高イン
ピーダンスから低インピーダンスへインピーダンス変換
された後、分割抵抗R3,R4へ与えられる。分割抵抗
R3,R4は振幅最大値と振幅最小値とを加算し、その
結合点から両増幅値の中間値信号を出力して差動振幅器
Asへ与える。差動増幅器As+は中間値信号と基準電
圧VRとの差を求め、その差を、抵抗R3、R4、R5
で設定される所定の増幅度で増幅してその比較信号を出
力する。比較信号は抵抗R6及び容量C4により高周波
成分が除去された後、トランジスタQのベースに与えら
れる。トランジスタQは、ベースへの入力信号を高イン
ピーダンスから低インピーダンスへインピーダンス変換
してバイアス信号を生成し。
れが容量13で直流成分を除去され、第5図のような直
流成分除去後の入力信号VIIがダイオードDI、D2
にrえられる。一方のダイオードD、容量CI及び抵抗
R1では、入力信号VIIの振幅値最大値を検出すると
共に、他方のダイオードD2、容量C2及び抵抗R2で
は、入力信号VIIの振幅最小値を検出する。その各検
出値は各バッファ回路Bul 、Eu2によって高イン
ピーダンスから低インピーダンスへインピーダンス変換
された後、分割抵抗R3,R4へ与えられる。分割抵抗
R3,R4は振幅最大値と振幅最小値とを加算し、その
結合点から両増幅値の中間値信号を出力して差動振幅器
Asへ与える。差動増幅器As+は中間値信号と基準電
圧VRとの差を求め、その差を、抵抗R3、R4、R5
で設定される所定の増幅度で増幅してその比較信号を出
力する。比較信号は抵抗R6及び容量C4により高周波
成分が除去された後、トランジスタQのベースに与えら
れる。トランジスタQは、ベースへの入力信号を高イン
ピーダンスから低インピーダンスへインピーダンス変換
してバイアス信号を生成し。
そのバイアス信号を抵抗R7を介して入力信号Vllへ
利得させる。
利得させる。
この直流再生回路では、負帰還ループのループ利得を犬
きくすることにより、中間値信号のレベルが常に一定と
なるように動作する。そのため、第5図における出力信
号波形の破線で示される中間値信号は、一定となり、こ
れによって直流再生後の出力信号VOは理想に近い波形
となる。
きくすることにより、中間値信号のレベルが常に一定と
なるように動作する。そのため、第5図における出力信
号波形の破線で示される中間値信号は、一定となり、こ
れによって直流再生後の出力信号VOは理想に近い波形
となる。
(発明の効果)
以上詳細に説明したように、本発明によれば、入力信号
振幅の最大値と最小値を求め、その中間値を基準信号と
比較して両者の差を求め、その差が零となるように入力
信号を負帰還制御する構成としたので、入力信号形態に
応じた符号間モ渉の少ない高精度な直流再生が行えると
いう効果が期待できる。
振幅の最大値と最小値を求め、その中間値を基準信号と
比較して両者の差を求め、その差が零となるように入力
信号を負帰還制御する構成としたので、入力信号形態に
応じた符号間モ渉の少ない高精度な直流再生が行えると
いう効果が期待できる。
第1図は本発明の実施例を示す直流再生回路の構成ブロ
ック図、第2図は従来の直流再生回路の回路図、第3図
は第2図の入出力信号波形図、第4図は第1図の具体的
な回路図、第5図は第4図の入出力信号波形図である。 11・・・・・・入力端子、12・・・・・・出力端子
、13・・・・・・結合容量、14・・・・・・最大値
検出回路、15・・・・・・最小値検出回路、16・・
・・・・中間値生成回路、17・・・・・・比較回路、
18・・・・・・低域ろ波回路、19・・・・・・バイ
アス発生回路。
ック図、第2図は従来の直流再生回路の回路図、第3図
は第2図の入出力信号波形図、第4図は第1図の具体的
な回路図、第5図は第4図の入出力信号波形図である。 11・・・・・・入力端子、12・・・・・・出力端子
、13・・・・・・結合容量、14・・・・・・最大値
検出回路、15・・・・・・最小値検出回路、16・・
・・・・中間値生成回路、17・・・・・・比較回路、
18・・・・・・低域ろ波回路、19・・・・・・バイ
アス発生回路。
Claims (1)
- 【特許請求の範囲】 入力信号の振幅の最大値と最小値を検出するピーク値検
出回路と、 前記最大値と最小値とからその中間値の信号を生成する
中間値生成回路と、 前記中間値の信号を基準信号と比較してそれに応じた比
較信号を出力する比較回路と、 前記比較信号に応じたバイアス信号を生成し、そのバイ
アス信号を負帰還して前記入力信号に重畳させるバイア
ス発生回路とを、 備えたことを特徴とするディジタル中継器用直流再生回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60161698A JPS6223224A (ja) | 1985-07-22 | 1985-07-22 | デイジタル中継器用直流再生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60161698A JPS6223224A (ja) | 1985-07-22 | 1985-07-22 | デイジタル中継器用直流再生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6223224A true JPS6223224A (ja) | 1987-01-31 |
Family
ID=15740163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60161698A Pending JPS6223224A (ja) | 1985-07-22 | 1985-07-22 | デイジタル中継器用直流再生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6223224A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5027017A (en) * | 1990-01-19 | 1991-06-25 | Rca Licensing Corporation | Sync tip clamp circuitry |
JP2006287819A (ja) * | 2005-04-04 | 2006-10-19 | Toyota Industries Corp | オフセット調整回路 |
JP2010028661A (ja) * | 2008-07-23 | 2010-02-04 | Anritsu Corp | Nrz信号増幅装置 |
JP2020031423A (ja) * | 2018-08-21 | 2020-02-27 | 日置電機株式会社 | 信号生成装置 |
JP2020195081A (ja) * | 2019-05-29 | 2020-12-03 | 日置電機株式会社 | 信号生成装置および信号読取システム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59211335A (ja) * | 1983-05-17 | 1984-11-30 | Toshiba Corp | レベルシフト回路 |
-
1985
- 1985-07-22 JP JP60161698A patent/JPS6223224A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59211335A (ja) * | 1983-05-17 | 1984-11-30 | Toshiba Corp | レベルシフト回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5027017A (en) * | 1990-01-19 | 1991-06-25 | Rca Licensing Corporation | Sync tip clamp circuitry |
JP2006287819A (ja) * | 2005-04-04 | 2006-10-19 | Toyota Industries Corp | オフセット調整回路 |
JP2010028661A (ja) * | 2008-07-23 | 2010-02-04 | Anritsu Corp | Nrz信号増幅装置 |
JP2020031423A (ja) * | 2018-08-21 | 2020-02-27 | 日置電機株式会社 | 信号生成装置 |
JP2020195081A (ja) * | 2019-05-29 | 2020-12-03 | 日置電機株式会社 | 信号生成装置および信号読取システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4415862A (en) | Pulse width modulation amplifier | |
US4896333A (en) | Circuit for generating a trapezoidal current waveform with matched rise and fall times | |
JPH0320090B2 (ja) | ||
JPS6012826B2 (ja) | 受信回路 | |
JPS6237562B2 (ja) | ||
JPS6223224A (ja) | デイジタル中継器用直流再生回路 | |
JP2954127B2 (ja) | 赤外線信号受信装置 | |
JP2656265B2 (ja) | 電流電圧変換回路 | |
JP3487893B2 (ja) | 光パルス受信回路 | |
US4795919A (en) | Zero signal state detecting circuit | |
JPH0441531B2 (ja) | ||
JP2530229B2 (ja) | 映像信号クランプ回路 | |
JP3313273B2 (ja) | 光信号受信装置 | |
JPS59193617A (ja) | デジタル信号受信回路 | |
JPS62285534A (ja) | 光デイジタル受信回路 | |
JPS6242649A (ja) | 光受信回路 | |
JPS61255119A (ja) | 光受信器 | |
JP3423150B2 (ja) | レベル検出回路 | |
JPS6264154A (ja) | 光受信回路 | |
JPS5912837Y2 (ja) | 光信号受信装置 | |
JP3088138B2 (ja) | 検波回路 | |
JPH0411409A (ja) | データ遅延回路 | |
JPS62287731A (ja) | 光受信器 | |
JPS6258717A (ja) | 光2値信号の受信回路 | |
JPS60264147A (ja) | 直流再生回路 |