[go: up one dir, main page]

KR900015154A - 디-램형 집적 반도체 메모리와 그 시험방법 - Google Patents

디-램형 집적 반도체 메모리와 그 시험방법 Download PDF

Info

Publication number
KR900015154A
KR900015154A KR1019900003516A KR900003516A KR900015154A KR 900015154 A KR900015154 A KR 900015154A KR 1019900003516 A KR1019900003516 A KR 1019900003516A KR 900003516 A KR900003516 A KR 900003516A KR 900015154 A KR900015154 A KR 900015154A
Authority
KR
South Korea
Prior art keywords
test signal
test
lines
bit lines
controlling
Prior art date
Application number
KR1019900003516A
Other languages
English (en)
Other versions
KR100201120B1 (ko
Inventor
쿠르트 호프만
라인너 크라우스
오스카 코바릭
Original Assignee
발도르프, 피켄셔
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 발도르프, 피켄셔, 지멘스 악티엔게젤샤프트 filed Critical 발도르프, 피켄셔
Publication of KR900015154A publication Critical patent/KR900015154A/ko
Application granted granted Critical
Publication of KR100201120B1 publication Critical patent/KR100201120B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

디-램형 집적 반도체 메모리와 그 시험방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 배치의 회로도.
제4도는 제3도 배치에 관한 펄스도.

Claims (21)

  1. 디-램형의 집적 반도체 메모리에 있어서, 단어선들과, 비트선쌍들과, 상기 단어선들과 비트선들에 연결된 매트릭스 형태의 메모리 소자들과, 상기 비트선에 연결된 비트선쌍당 하나의 평가회로와, 동작기간동안 하나의 기준비트선과 하나의 비트선으로 분할되는 각각의 상기 비트선쌍과, 하나의 제어선자, 각각의 상기 비트선들을 위한 적어도 하나의 결합 캐패시터와, 상기 비트선 쌍에 연결된 제1리드를 갖는 각각의 상기 기준비트선과 제어선에 연결된 제2리드로 구성된 디-램형의 집적 반도체 메모리.
  2. 제1항에 있어서, 상기 제어선들이 정상 동작기간 동안에 고정된 전위를 갖는 것을 특징으로 하는 디-램형의 집적 반도체 메모리.
  3. 제1항에 있어서, 상기 제어선들이 정상동작 기간 동안에 전기적으로 부동상태를 갖는 것을 특징으로 하는 디-램형의 집적 반도체 메모리.
  4. 제1항에 있어서, 상기 제어선이 시험 동작 하에서 미리 선택 가능한 하이 레벨을 가진 시험 신호를 전송하는 것을 특징으로 하는 디-램형의 집적 반도체 메모리.
  5. 제1항에 있어서, 상기 제어선이 시험 동작 하에서 미리 선택 가능한 로우 레벨을 가진 시험 신호를 전송하는 것을 특징으로 하는 디-램형의 집적 반도체 메로리.
  6. 제4항에 있어서, 적어도 하나의 다른 제어선을 포함하는 것과, 적어도 하나의 상기 제어선들이 시험 기간중 고정전위를 갖는 것을 특징으로 하는 디-램형의 집적 반도체 메모리.
  7. 제5항에 있어서, 적어도 하나의 다른 제어선을 포함하는 것과, 적어도 하나의 상기 제어선들이 시험 기간중 고정전위를 갖는 것을 특징으로 하는 디-램형의 집적 반도체 메모리.
  8. 제4항에 있어서, 적어도 하나의 다른 제어선을 포함하는 것과, 적어도 하나의 제어선들이 시험 기간중 전기적으로 부동 상태를 갖는 것을 특징으로 하는 디-램형의 집적 반도체 메모리.
  9. 제5항에 있어서, 적어도 하나의 다른 제어선을 포함하는 것과 적어도 하나의 상기 제어선들이 동작 기간동안 전기적으로 부동인 상태를 갖는 것을 특징으로 하는 디-램형의 집적 반도체 메모리.
  10. 제1항에 있어서, 각각의 상기 비트선들과 각각의 상기 비트선을 위한 적어도 하나의 결합 캐패시터가 각각의 상기 기준 비트선들과 각각의 상기 비트선들을 위한 하나 이상의 결합 캐패시터를 포함하는 것과, 또 다른 제어선들을 포함하는 것과, 각각의 상기 비트선들을 위한 하나 이상의 결합 캐패시터를 포함하는 것과, 또 다른 제어선들을 서로 독립적으로 동작 가능한 시험 동작 기간에 시험 신호를 전송하는 것을 특징으로 하는 디-램형의 집적 반도체 메모리.
  11. 제1항에 있어서, 시험 동작 상태에서 결합 캐패시터로서 사용되는 더미셀을 포함한 것과, 가공의 단어선을 가진 대신 시험 신호의 적어도 한쌍에서 발생하는 트리거링과 그 결과로 더미셀로서의 동작이 사라지는 것을 특징으로 하는 디-램형의 집적 반도체 메모리.
  12. 디-램형의 집적 반도체 메모리를 시험하는 방법에 있어서, 메모리 소자에 저장된 데이타를 메모리 소자 바깥으로 독출하는 것과, 비트선과 기준 비트선을 독출전에 프리차지 레벨까지 프리차징하는 것과 프리차징후에 하나의 추가적 전위를 비트선쌍 각각에 대해 공급하는 것으로 구성된 방법.
  13. 제12항에 있어서, 결합 캐패시터를 통하여 추가적 전위를 공급하는 것으로 구성된 방법.
  14. 제12항에 있어서, 적어도 한나의 시험 신호에 대한 공급을 제어하는 것으로 구성된 방법.
  15. 제13항에 있어서, 적어도 한 시험 신호의 에치에 대한 공급을 제어하는 것으로 구성된 방법.
  16. 제12항에 있어서, 적어도 한 시험 신호의 에치에 대한 공급을 제어하는 것으로 구성된 방법.
  17. 제13항에 있어서, 적어도 한 시험 신호의 에치에 대한 공급을 제어하는 것으로 구성된 방법.
  18. 제12항에 있어서, 적어도 한 시험 신호의 양의 에치에 대한 공급을 제어하는 것으로 구성된 방법.
  19. 제13항에 있어서, 적어도 한 시험 신호의 양의 에치에 대한 공급을 제어하는 것으로 구성된 방법.
  20. 제12항에 있어서, 적어도 한 시험 신호의 음의 에치에 대한 공급을 제어하는 것으로 구성된 방법.
  21. 제13항에 있어서, 적어도 한 시험 신호의 음의 에치에 대한 공급을 제어하는 것으로 구성된 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900003516A 1989-03-16 1990-03-16 디-램형 집적 반도체 메모리와 그 시험방법 KR100201120B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP89104715A EP0387379B1 (de) 1989-03-16 1989-03-16 Integrierter Halbleiterspeicher vom Typ DRAM und Verfahren zu seinem Testen
DE89104715.1 1989-03-16
EP89104715.1 1989-03-16

Publications (2)

Publication Number Publication Date
KR900015154A true KR900015154A (ko) 1990-10-26
KR100201120B1 KR100201120B1 (ko) 1999-06-15

Family

ID=8201097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900003516A KR100201120B1 (ko) 1989-03-16 1990-03-16 디-램형 집적 반도체 메모리와 그 시험방법

Country Status (6)

Country Link
US (1) US5184326A (ko)
EP (1) EP0387379B1 (ko)
JP (1) JP2907928B2 (ko)
KR (1) KR100201120B1 (ko)
AT (1) ATE117457T1 (ko)
DE (1) DE58908918D1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5553032A (en) * 1990-03-30 1996-09-03 Fujitsu Limited Dynamic random access memory wherein timing of completion of data reading is advanced
JPH0834257B2 (ja) * 1990-04-20 1996-03-29 株式会社東芝 半導体メモリセル
JPH07122989B2 (ja) * 1990-06-27 1995-12-25 株式会社東芝 半導体記憶装置
FR2670061B1 (fr) * 1990-11-30 1996-09-20 Bull Sa Procede et dispositif de transfert de signaux binaires differentiels et application aux additionneurs a selection de retenue.
JP3381929B2 (ja) * 1990-12-27 2003-03-04 株式会社東芝 半導体装置
JP3319610B2 (ja) * 1991-11-22 2002-09-03 日本テキサス・インスツルメンツ株式会社 信号伝達回路
JP2660111B2 (ja) * 1991-02-13 1997-10-08 株式会社東芝 半導体メモリセル
JP2564046B2 (ja) * 1991-02-13 1996-12-18 株式会社東芝 半導体記憶装置
EP0503633B1 (en) * 1991-03-14 1997-10-22 Kabushiki Kaisha Toshiba Semiconductor memory device
JP3181311B2 (ja) * 1991-05-29 2001-07-03 株式会社東芝 半導体記憶装置
JPH0620465A (ja) * 1991-09-02 1994-01-28 Mitsubishi Electric Corp 半導体記憶装置
US5377152A (en) * 1991-11-20 1994-12-27 Kabushiki Kaisha Toshiba Semiconductor memory and screening test method thereof
JP3464803B2 (ja) * 1991-11-27 2003-11-10 株式会社東芝 半導体メモリセル
JPH0612896A (ja) * 1992-04-28 1994-01-21 Nec Corp 半導体記憶装置
US5301157A (en) * 1992-06-01 1994-04-05 Micron Technology, Inc. Coupling circuit and method for discharging a non-selected bit line during accessing of a memory storage cell
US5339274A (en) * 1992-10-30 1994-08-16 International Business Machines Corporation Variable bitline precharge voltage sensing technique for DRAM structures
US5381364A (en) 1993-06-24 1995-01-10 Ramtron International Corporation Ferroelectric-based RAM sensing scheme including bit-line capacitance isolation
KR0122108B1 (ko) * 1994-06-10 1997-12-05 윤종용 반도체 메모리 장치의 비트라인 센싱회로 및 그 방법
DE59509288D1 (de) * 1995-03-15 2001-06-28 Infineon Technologies Ag Verfahren zur Überprüfung einer Halbleiter-Speichervorrichtung
KR100214462B1 (ko) * 1995-11-27 1999-08-02 구본준 반도체메모리셀의 라이트 방법
US6459634B1 (en) 2000-01-31 2002-10-01 Micron Technology, Inc. Circuits and methods for testing memory cells along a periphery of a memory array
US6418044B1 (en) * 2000-12-28 2002-07-09 Stmicroelectronics, Inc. Method and circuit for determining sense amplifier sensitivity
DE10361024A1 (de) * 2003-12-23 2005-07-28 Infineon Technologies Ag Verfahren zum Testen eines integrierten Halbleiterspeichers und integrierter Halbleiterspeicher
DE102005000812A1 (de) * 2005-01-05 2006-07-20 Infineon Technologies Ag Integrierter Halbleiterspeicher mit Testschaltung für Leseverstärker
FR2982700B1 (fr) * 2011-11-15 2014-02-07 Soitec Silicon On Insulator Amplificateur de lecture avec transistors de precharge et de decodage a grille double
KR20190047217A (ko) * 2017-10-27 2019-05-08 삼성전자주식회사 메모리 셀 어레이에 대한 테스트를 수행하는 메모리 장치 및 이의 동작 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2462220C2 (de) * 1974-08-28 1984-04-12 Siemens AG, 1000 Berlin und 8000 München Kompensationsspeicherelement
US4584672A (en) * 1984-02-22 1986-04-22 Intel Corporation CMOS dynamic random-access memory with active cycle one half power supply potential bit line precharge
JPS62202397A (ja) * 1986-02-28 1987-09-07 Fujitsu Ltd 半導体記憶装置

Also Published As

Publication number Publication date
JPH02289990A (ja) 1990-11-29
KR100201120B1 (ko) 1999-06-15
ATE117457T1 (de) 1995-02-15
DE58908918D1 (de) 1995-03-02
EP0387379B1 (de) 1995-01-18
JP2907928B2 (ja) 1999-06-21
EP0387379A1 (de) 1990-09-19
US5184326A (en) 1993-02-02

Similar Documents

Publication Publication Date Title
KR900015154A (ko) 디-램형 집적 반도체 메모리와 그 시험방법
US4636982A (en) Semiconductor memory device
US4464750A (en) Semiconductor memory device
US4573146A (en) Testing and evaluation of a semiconductor memory containing redundant memory elements
US4222112A (en) Dynamic RAM organization for reducing peak current
KR850000125A (ko) Mos 기억장치
ATE240553T1 (de) Einrichtung und verfahren zum einschalten einer funktion in einem vielspeichermodul
EP0092245B1 (en) Functional command for semiconductor memory
KR870002582A (ko) 테스트 패턴 발생회로를 갖는 반도체 기억장치
KR860004409A (ko) 반도체 기억장치
KR890007084A (ko) 집적회로의 구조 테스트장치
KR910003662A (ko) 다이나믹 랜덤 액세스 메모리와 그 데이터기록방법
KR970023464A (ko) 테스트 회로가 설치된 반도체 메모리
KR920013455A (ko) 반도체 장치
KR880009376A (ko) 반도체 기억장치
KR910013285A (ko) 불휘발성 반도체메모리
US5623447A (en) Semiconductor memory device having a plurality of I/O terminal groups
KR910010530A (ko) 램 테스트시 고속 기록회로
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
US4255679A (en) Depletion load dynamic sense amplifier for MOS random access memory
US4380055A (en) Static RAM memory cell
KR870006622A (ko) 반도체 기억장치
KR880013070A (ko) 디지탈 신호처리장치
MY103962A (en) Multiport memory
JPS5625292A (en) Memory circuit

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19900316

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950316

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19900316

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980430

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990312

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990313

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020228

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030224

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040219

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050224

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060302

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20070227

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20070227

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090210