[go: up one dir, main page]

KR900004634B1 - 모스 다이나믹 램의 더미 워드선 구동회로 - Google Patents

모스 다이나믹 램의 더미 워드선 구동회로 Download PDF

Info

Publication number
KR900004634B1
KR900004634B1 KR1019850009010A KR850009010A KR900004634B1 KR 900004634 B1 KR900004634 B1 KR 900004634B1 KR 1019850009010 A KR1019850009010 A KR 1019850009010A KR 850009010 A KR850009010 A KR 850009010A KR 900004634 B1 KR900004634 B1 KR 900004634B1
Authority
KR
South Korea
Prior art keywords
dummy
word line
dummy word
signal
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019850009010A
Other languages
English (en)
Other versions
KR870000701A (ko
Inventor
가즈야스 후지시마
마사기 구마노야
히데시 미야다께
히데도 히다까
가쓰미 도오사까
쓰도무 요시하라
Original Assignee
미쓰비시 뎅기 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 뎅기 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시 뎅기 가부시끼가이샤
Publication of KR870000701A publication Critical patent/KR870000701A/ko
Application granted granted Critical
Publication of KR900004634B1 publication Critical patent/KR900004634B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

모스 다이나믹 램의 더미 워드선 구동회로
제1도는 본 발명의 더미 워드선 구동회로를 구비한 모스 다이나믹 램의 구성도.
제2도는 본 발명에 의한 더미 워드선 구동회로의 동작을 설명하기 위한 파형도.
제3도는 종래의 더미 워드선 구동회로를 구비한 모스 다이나믹 램의 구성도.
제4도는 종래의 모스 다이나믹 램의 동작을 설명하기 위한 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 메모리셀 2 : 센스앰프
3 : 비트선 4 : 더미 셀
5 : X 디코더 7 : 워드 드라이버
9 : 더미 워드 드라이버 10 : 엑티브 리스토어(active restore)회로
11 : 더미 워드 콘트로울러 WL : 워드선
DWL : 더미워드선
본 발명은 모스 다이나믹 램(MOS Dynamic RAM)의 더미 워드(dummy word)선 구동회로에 관한 것이다. 1트랜지스터형의 MOS 다이나믹 RAM은 MOS 커패시터에 축적된 전하의 유무를 정보의 "1"과 "0"으로 대응시키고 있다.
종래의 메모리 어레이의 구성을 제3도로 도시한다.
도면중 1은 Cs의 용량을 가진 메모리 커패시터와 MOS 트랜지스터로 구성되는 메모리 셀이다.
메모리 셀에서 센스앰프 2에 전달되는 전압신호, 즉 비트선 BL 또는 비트선
Figure kpo00001
에 나타나는 신호전압은 메모리 커패시터에 축적된 신호 전하량 Qs와 비트선의 부유용량 Cb와의 비율에 의하여 결정된다.
메모리 커패시터에 기입된 전압을 정보 "1"의 경우에는 전원 전압 레벨 Vcc(V), "0"의 경우에는 접지레벨 0(V)로 하면 "1"과 "0"의 신호 전압의 차 ΔV는 ΔV = Cs Vcc/(Cs+Cb)가 된다.
또한 신호전압 Vcc 또는 0가 더미 셀 4에서 판독되는 기준전압과 센스엠프 2에서 비교되므로 정보의 "1", "0"가 판정되는 것이다.
따라서, 더미 셀 4는 메모리 커패시터의 반분의 용량치 Cs/2를 더미 커패시터로 사용하여 항상 0V를 기입하도록 구성되어 있다.
종래의 메모리의 동작을 제3도의 구성과 제4도의 파형도에 따라 설명한다.
우선 어드레스 입력에 따라서 복수개로 구성된 X 디코더 5에서 1개가 선택되어 워드선 구동신호 øX를 서브 디코더한 신호 øxo에 의하여 1개의 워드선 WLo가 워드 드라이버 7-1에 의하여 선택 구동된다(여기서는 워드선 WLo가 선택된 경우를 예로 하여 설명한다).
이때 동시에 더미 워드선 DWLo가 더미 워드 드라이버 9-2에 의하여 구동된다.
그 결과 비트선 BL에는 메모리 커패시터에 저장되었던 정보가 전송되고 한편 비트선
Figure kpo00002
에는 더미 커패시터에 저장되었던 정보가 전송된다.
그리고 양자간에 생긴 미소 전위 차는 센스앰프 2에서 자동증폭된다.
센스앰프 2에 접속된 액티브 리스토어(atrive restore)회로 10은 자동증폭의 경우에 생긴 고레벨 측의 비트선 전압의 하락을 전원전압 Vcc 레벨까지 부활시키는 역할을 한다.
더욱이 신호 øDR는 더미 커패시터 0V를 기입하는 더미 리세트 신호, 신호 øWR는 메모리 사이클 종료시에 선택 구동되었던 워드선 전압을 방전하는 워드 리세트 신호이다.
상기에서 설명한 바와 같이 종래의 구성에서는 더미 셀 4의 더미 커패시터의 용량을 메모리 커패시터 용량의 반분으로 할 필요가 있고 미세화에 의하여 메모리의 대용량화가 진행되면 더미 커패시터의 레이아웃(layout)이 곤란하게 되고 더미 셀 4의 크기가 메모리의 집적도를 규정하게 되므로 고밀도화 하는데 방해가 된다는 결점이 있었다.
본 발명은 더미 워드선의 종단에 더미 워드 드라이버에 입력되어 있는 것과 역의 서브 디코더 신호와 비선택의 더미 셀에 비트선 정보를 기입하기 위한 더미 세트 신호가 입력되는 더미 워드선 콘트로울러가 접속되며 2개의 더미 셀에는 더미 워드선이 구동되기 이전에 양자를 이쿼라이즈(equalize)하기 위한 더미 이쿼라이즈 신호를 부여하는 수단이 접속되어 있다. 비트선 페어에 연결되는 2개의 메모리 커패시터와 같은 크기의 더미 커패시터를 보유하는 더미 셀(풀 사이즈 더미 셀(full size dummy cell)에는 각각 더미 워드선 콘트로울러에 의하여 비트선에서 "1"과 "0"이 기입된다.
그리고 워드선이 구동되기 이전에 양자는 이쿼라이즈되어서 신호 전하량의 반분을 얻을 수 있게 되었다.
다음에서 본 발명의 일 실시예를 도면에 따라 설명한다.
제1도는 본 발명의 일 실시예의 메모리 어레이의 구성을 나타낸 도면이고, 제2도는 제1도의 동작을 설명하기 위한 파형도이다.
제2도의 파형도는 워드선 WLo가 선택된 경우를 예로 들은 것이고 더욱이 이 실시예에서 메모리 셀의 동작에 대하여서는 상술한 종래의 메모리 셀과 동일하므로 설명을 생략한다.
본 발명의 회로에서는 더미 워드선 DWL의 종단에 더미 워드선 콘트로울러 11이 접속되어 있다.
더미 워드선 콘트로울러 11에는 더미 워드 드라이버 9-3, 9-4에 입력되어 있는 것과 역의 서브 디코더 신호 øxo, øx1과 비선택의 더미 셀에 비트선 정보를 기입하기 위한 더미 세트 신호 øDS가 입력되어 있다.
더미세트신호 øDS는 센스앰프 10이 활성화된 후에 고 레벨로 되고 워드선 구동신호 øx 와 대략 동시에 저레벨이 되는 신호이다.
이 더미세트 신호 øDS에 의하여 비 선택의 더미 셀 4에 선택된 더미 셀 4에 대응하는 비트선 정보가 기입된다.
여기에서 더미 셀 4에 포함되는 더미 커패시터는 메모리 커패시터와 같은 크기의 용량치 Cs를 보유하게 되었다.
그리고 2개의 더미 커패시터에 기입되어 있는 "1", "0"는 워드선(더미 워드선)이 구동되기 전에 더미 이쿼라이즈 신호 øDE에 의하여 이쿼라이즈 되어 메모리 셀의 신호 전하의 반분의 기준 전하가 되도록 되어 있다.
즉 더미 이쿼라이즈 신호 øDE는 모든 라인의 신호가 저 레벨인 때에 더미 커패시터를 이쿼라이즈하기 위하여 고 레벨이 되는 신호이다.
더욱이 이 실시예에서는 더미 워드 드라이버 9-3, 9-4에는 워드선 WL( 및 더미 워드선 DWL)의 리딩에지(leading edge)시에 고 레벨이어서 더미 세트 신호 øDS가 리딩 에이지하기 이전에 저 레벨이 되고 더미 세트 신호 øDS가 고 레벨인 기간 저 레벨을 유지하는 더미 세트바 신호
Figure kpo00003
가 입력되어 있다.
따라서 더미 세트바 신호
Figure kpo00004
에 의하여 비 선택의 더미 셀 4는 더미 워드 드라이버 9-3으로 신호 øx1의 라인과 단절되기 때문에 더미 워드선 DWL1에 나타나는 고 레벨 신호가 신호 øx1의 라인에 영향을 미치게 하는 것이 방지된다.
상기한 바와 같이 본 발명에 의하면 더미 셀의 더미 커패시터의 용량치를 메모리 셀의 메모리 커패시터의 용량치의 반분으로 할 필요가 없고 더미 셀의 크기 때문에 메모리의 집적도가 규정되어야 하는 것을 피할 수 있다.
그리고 메모리 셀의 크기 그 자체에 의하여 메모리의 집적도를 규정할 수 있게 된다.
즉 메모리 셀을 최소의 패턴으로 작성할 수 있으므로 집적도의 향상이 가능하게 된다.
더욱이 본 발명의 더미 워드 드라이버는 종래와 동일하게 워드 드라이버와 같은 회로, 레이아웃(layout) 구성으로 되었고 워드선과 더미 워드선과의 신호 전달 특성을 구비할 수 있으므로 메모리의 안정동작이 가능하게 된다.
또한 제조 프로세스에 있어서 커패시터의 마무리 칫수가 일치하지 않을 경우에도 정확하게 반분의 기준전압을 발생할 수 있는 효과가 있다.
더욱이 비 선택의 더미 워드선을 리딩 에이지하는 더미 워드선 콘트로울러의 구동은 더미 워드 드라이버를 실효적으로 절리시키는 구성을 취하고 있어서 메모리 동작에 등 나쁜 영향을 미치게 하는 사례는 없다.

Claims (2)

  1. 메모리셀 정보의 "1" 또는 "0"을 메모리 셀에서 비트선에 대한 출력 신호 전압과 더미 셀에서 비트선에 대한 출력 기준 전압과를 비교하므로서 판정하는 MOS 다이나믹 RAM의 더미 워드선 구동회로로서, 비트선 페어와 전기 비트선 페어에 접속된 메모리 커패시터와 동일 크기의 더미 커패시터를 포함하는 1쌍의 더미 셀과 전기 더미 셀의 어느 것을 선택하기 위하여 각 더미 셀에 접속된 더미 워드선과 전기 더미 워드선의 일단에 접속되어 더미 워드선을 선택적으로 구동하기 위한 더미 워드 드라이버와 전기 더미 워드선의 타단에 접속되어 전기 더미 워드 드라이버에 입력되어 있는 것과는 역의 서브 디코더 신호 및 비 선택의 더미 셀에 비트선 정보를 기입하기 위한 더미 세트 신호가 입력되는 더미 워드선 콘트로울러와 전기 한쌍의 더미 셀에 접속되어 전기 더미 워드선이 구동되기 이전에 신호 전하량의 반분의 기준 전하를 얻기 위하여 양자를 이쿼라이즈 하는 신호를 출력하는 이쿼라이즈 신호 출력 수단과를 포함하는 모스 다이나믹 램의 더미 워드선 구동회로.
  2. 제1항에 있어서 전기 더미 워드선 드라이버에는 더미 워드선의 리딩 에지때에 고 레벨이어서 전기 더미세트 신호가 리딩 에지하기 이전에 저 레벨로 되어 비 선택의 더미 워드선에 표현된 신호가 타 신호 라인에 영향을 주지 않게 비 선택의 워드선을 단절하기 위한 더미 세트바 신호가 입력된 모스 다이나믹 램의 더미 워드선 구동회로.
KR1019850009010A 1985-06-21 1985-12-02 모스 다이나믹 램의 더미 워드선 구동회로 Expired KR900004634B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP136535 1985-02-01
JP60136535A JPS61296598A (ja) 1985-06-21 1985-06-21 Ｍｏｓダイナミツクｒａｍのダミ−ワ−ド線駆動回路

Publications (2)

Publication Number Publication Date
KR870000701A KR870000701A (ko) 1987-02-20
KR900004634B1 true KR900004634B1 (ko) 1990-06-30

Family

ID=15177456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850009010A Expired KR900004634B1 (ko) 1985-06-21 1985-12-02 모스 다이나믹 램의 더미 워드선 구동회로

Country Status (4)

Country Link
US (1) US4757476A (ko)
JP (1) JPS61296598A (ko)
KR (1) KR900004634B1 (ko)
DE (1) DE3620225A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011068317A2 (ko) 2009-12-01 2011-06-09 휴켐스주식회사 니트로 화합물의 제조 과정에서 발생하는 폐수의 처리방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214601A (en) * 1986-12-11 1993-05-25 Mitsubishi Denki Kabushiki Kaisha Bit line structure for semiconductor memory device including cross-points and multiple interconnect layers
JPH0713863B2 (ja) * 1989-07-20 1995-02-15 株式会社東芝 ダイナミック型ランダムアクセスメモリ
JP3179848B2 (ja) * 1992-03-27 2001-06-25 三菱電機株式会社 半導体記憶装置
US5841720A (en) * 1997-08-26 1998-11-24 International Business Machines Corporation Folded dummy world line
US6317376B1 (en) * 2000-06-20 2001-11-13 Hewlett-Packard Company Reference signal generation for magnetic random access memory devices
BRPI0621841B8 (pt) 2006-07-06 2021-05-25 Daewoong Co Ltd formulação líquida

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2647394C2 (de) * 1976-10-20 1978-11-16 Siemens Ag, 1000 Berlin Und 8000 Muenchen MOS-Halbleiterspeicherbaustein
JPS5644189A (en) * 1979-09-19 1981-04-23 Hitachi Ltd Semiconductor memory
JPS5862893A (ja) * 1981-10-09 1983-04-14 Mitsubishi Electric Corp Ｍｏｓダイナミツクメモリ
JPS5891594A (ja) * 1981-11-27 1983-05-31 Fujitsu Ltd ダイナミツク型半導体記憶装置
JPS6085492A (ja) * 1983-10-17 1985-05-14 Hitachi Ltd ダイナミツクメモリ装置
US4547868A (en) * 1984-07-26 1985-10-15 Texas Instruments Incorporated Dummy-cell circuitry for dynamic read/write memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011068317A2 (ko) 2009-12-01 2011-06-09 휴켐스주식회사 니트로 화합물의 제조 과정에서 발생하는 폐수의 처리방법

Also Published As

Publication number Publication date
JPS61296598A (ja) 1986-12-27
DE3620225C2 (ko) 1989-09-07
US4757476A (en) 1988-07-12
DE3620225A1 (de) 1987-01-02
KR870000701A (ko) 1987-02-20

Similar Documents

Publication Publication Date Title
KR0177776B1 (ko) 고집적 반도체 메모리 장치의 데이타 센싱회로
US4367540A (en) Dynamic memory with an interchangeable pair of data lines and sense amplifiers
EP0273639B1 (en) Semiconductor memory having multiple level storage structure
KR960002819B1 (ko) 반도체 기억 장치
EP0077935B1 (en) Dynamic memory device
US4397003A (en) Dynamic random access memory
US5402378A (en) Circuit for generating a clock signal to separate bit lines in a semiconductor memory device
US5184324A (en) Dynamic semiconductor multi-value memory device
EP0264929A2 (en) Semiconductor memory device with improved bit line arrangement
EP0050529A2 (en) Semiconductor memory circuit
US5323345A (en) Semiconductor memory device having read/write circuitry
US6297985B1 (en) Cell block structure of nonvolatile ferroelectric memory
JPH10302469A (ja) 半導体記憶装置
US5278799A (en) Semiconductor memory circuit
KR900004634B1 (ko) 모스 다이나믹 램의 더미 워드선 구동회로
US4443868A (en) Semiconductor memory device
US4680734A (en) Semiconductor memory device
US5406512A (en) Semiconductor memory device using compensation capacitors
EP0036932B1 (en) Sense amplifying system and memory using this system
KR100313777B1 (ko) 반도체기억회로
JP2980368B2 (ja) ダイナミック型半導体記憶装置
CN100461297C (zh) 半导体存储装置
US5278788A (en) Semiconductor memory device having improved controlling function for data buses
KR900008613B1 (ko) 쇄어드 센스앰프(Shared sense amplifier)회로의 구동방법
US5469392A (en) Semiconductor memory

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 19950629

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 19960701

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 19960701

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000