[go: up one dir, main page]

KR890008839A - 집적 메모리 회로 - Google Patents

집적 메모리 회로 Download PDF

Info

Publication number
KR890008839A
KR890008839A KR1019880015297A KR880015297A KR890008839A KR 890008839 A KR890008839 A KR 890008839A KR 1019880015297 A KR1019880015297 A KR 1019880015297A KR 880015297 A KR880015297 A KR 880015297A KR 890008839 A KR890008839 A KR 890008839A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
internal
memory circuit
connection point
Prior art date
Application number
KR1019880015297A
Other languages
English (en)
Other versions
KR970006194B1 (ko
Inventor
크리틴 마테우스 길아우메스 페닝스 레오나르두스
허만 보쓰 피터
마이클 오코넬 콜맥
게라르트 페란 게달
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR890008839A publication Critical patent/KR890008839A/ko
Application granted granted Critical
Publication of KR970006194B1 publication Critical patent/KR970006194B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음

Description

집적 메모리 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 집적 메모리 회로의 부분 도시도.
제2a 및 2b도는 제1도에서 도시된 회로에서 발생하는 여러가지 신호의 전압/시간의 다이아그램.
제3도는 내부 전원 전압 발생용 회로의 도시도.

Claims (6)

  1. 상기 외부 전원 장치 접속점에 공급된 전압보다 낮은 전압을 내부 전원 장치 접속점에 공급하기 위해 상기 접속점 사이에 연결된 전압 변환기 그리고 내부 및 외부 전원 장치 접속점을 구비하며, 상기 내부 공급 전압에 연결되고, 열과 행으로 배열된 메모리셀의 매트릭스를 구비하며, 행에 연결된 각각의 매모리 셀은 위드라인에 연결되며, 각 열에 배열된 메모리 셀은 억세스 트랜지스터를 통해 비트라인에 연결된 집적 메모리 회로에 있어서, 각 판독 사이클 전의 상기 가장 낮은 비트라인 전압은 내부 공급 전압에서 상기 비트라인에 메모리 셀을 연결시키는 억세스 트랜지스터의 임계전압을 뺀 것과 동일한 것을 특징으로 하는 집적 메모리 회로.
  2. 제1항에 있어서, 상기 워드라인의 제어신호의 최대 전위는 외부 공급전압과 같은 것을 특징으로 하는 집적 메모리 회로.
  3. 제1항 또는 2항에 있어서, 상기 트랜지스터는 비트라인을 선택적으로 접속하기 위해 열 선택회로에 의해 제어되며 로칼 판독버스의 난-비트 라인은 선택 신호에 의해 제어되며 최대 전압은 외부 전원 장치 접속점에 공급되는 전압과 동일한 것을 특징으로 하는 집적 메모리 회로.
  4. 제1.2 또는 3항에 있어서, 상기 집적 메모리 회로는 게이트가 내부 공급 전압 단자에 접속되어 있고 소스가 제2공급 전압을 도달하는 내부 전압 공급 단자에 접속된 제어 트랜지스터를 구비하는 제2공급 전압 발생용 회로를 구비하며, 또한 상기 회로에는 게이트가 전압 제어기의 제어 출력에 연결된 방전 트랜지스터가 접속되어 있으며 상기 트랜지스터의 제1 및 제2입력은 방전 트랜지스터와 제어 트랜지스터 사이의 접속점과 내부 공급 전압점에 각각 연결되고 내부 전압 공급 단자와 접속점 사이의 전압차가 메모리 셀의 억세스 트랜지스터의 임계 전압보다 상당히 작은 경우 전압 제어기가 상기 방전 트랜지스터를 도전 상태로 만드는 것을 특징으로 하는 집적 메모리 회로.
  5. 제4항에 있어서, 부하처럼 연결된 트랜지스터 및 캐패시턴스는 방전 트랜지스터에 병렬로 연결되며, 상기 캐패시턴스의 정전용량 값은 비트라인쌍의 기생 정전용량보다 상당히 큰 것을 특징으로 하는 집적 메모리회로.
  6. 제5항에 있어서, 트랜지스터 스위치 및 부하 트랜지스터의 직렬 연결은 방전 트랜지스터에 병렬로 연결되어 있으며, 트랜지스터 스위치는 직접 메모리 회로의 침 인에이블 입력에 스위치 가능한 신호에 의해 스위치 온 되는 것을 특징으로 하는 집적 메모리 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880015297A 1987-11-23 1988-11-21 집접 메모리 회로 KR970006194B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8702800A NL8702800A (nl) 1987-11-23 1987-11-23 Geintegreerde geheugenschakeling met interne voedingsspanningsregeling.
NL8702800 1987-11-23

Publications (2)

Publication Number Publication Date
KR890008839A true KR890008839A (ko) 1989-07-12
KR970006194B1 KR970006194B1 (ko) 1997-04-24

Family

ID=19850959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015297A KR970006194B1 (ko) 1987-11-23 1988-11-21 집접 메모리 회로

Country Status (5)

Country Link
EP (1) EP0318094B1 (ko)
JP (1) JP2726456B2 (ko)
KR (1) KR970006194B1 (ko)
DE (1) DE3884148T2 (ko)
NL (1) NL8702800A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321658A (en) * 1990-05-31 1994-06-14 Oki Electric Industry Co., Ltd. Semiconductor memory device being coupled by auxiliary power lines to a main power line
JPH04123388A (ja) * 1990-09-13 1992-04-23 Nec Corp 半導体メモリ装置
JP2003016785A (ja) 2001-06-28 2003-01-17 Sharp Corp 半導体記憶装置およびそれを用いた情報機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57172761A (en) * 1981-04-17 1982-10-23 Hitachi Ltd Semiconductor integrated circuit
US4482985A (en) * 1981-04-17 1984-11-13 Hitachi, Ltd. Semiconductor integrated circuit
JPS60253090A (ja) * 1984-05-30 1985-12-13 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JPH01162295A (ja) 1989-06-26
DE3884148T2 (de) 1994-03-31
NL8702800A (nl) 1989-06-16
DE3884148D1 (de) 1993-10-21
KR970006194B1 (ko) 1997-04-24
EP0318094B1 (en) 1993-09-15
JP2726456B2 (ja) 1998-03-11
EP0318094A1 (en) 1989-05-31

Similar Documents

Publication Publication Date Title
KR920013456A (ko) 반도체 기억장치
KR970067772A (ko) 반도체 기억장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR920018759A (ko) 반도체 메모리장치에서의 워드라인 구동회로
KR850006234A (ko) 반도체 집적회로
GB1409910A (en) Semiconductor data stores
KR910006996A (ko) 비휘발성 메모리 어레이
KR880004478A (ko) 반도체 기억장치
KR890010909A (ko) 반도체 메모리 회로
KR930005020A (ko) 망사 구조의 전원선을 가지는 반도체 메모리 장치
KR870004450A (ko) 반도체 기억장치
KR900015156A (ko) 다이나믹 ram의 판독 회로
KR970023395A (ko) 반도체메모리장치
KR870009385A (ko) 반도체 집적회로 장치
KR930005017A (ko) 반도체 dram 장치
KR930003137A (ko) 멀티 포드 ram용 메모리셀
US4788457A (en) CMOS row decoder circuit for use in row and column addressing
KR970008622A (ko) 반도체 집직접회로장치
KR890015265A (ko) 불휘발성 메모리 회로장치
KR940006146A (ko) 반도체 다이내믹 억세스 메모리 디바이스
KR910020731A (ko) 반도체장치 및 그 번인방법
KR850003046A (ko) 다이나믹 메모리(dynamic memory)
KR890007287A (ko) 반도체 기억장치
KR900010776A (ko) 메모리를 내장한 집적 회로
KR890008839A (ko) 집적 메모리 회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19881121

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19931109

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19881121

Comment text: Patent Application

G160 Decision to publish patent application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19970422

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19970326

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970611

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19970723

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19970723

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 20000404

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20010330

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20010330

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee