[go: up one dir, main page]

KR860002098A - 쇄어드 센스 엠프(Shared sense amplifier) 회로의 구동방법 - Google Patents

쇄어드 센스 엠프(Shared sense amplifier) 회로의 구동방법 Download PDF

Info

Publication number
KR860002098A
KR860002098A KR1019850003292A KR850003292A KR860002098A KR 860002098 A KR860002098 A KR 860002098A KR 1019850003292 A KR1019850003292 A KR 1019850003292A KR 850003292 A KR850003292 A KR 850003292A KR 860002098 A KR860002098 A KR 860002098A
Authority
KR
South Korea
Prior art keywords
bit line
sense amplifier
electrical
bit
pair
Prior art date
Application number
KR1019850003292A
Other languages
English (en)
Other versions
KR900008613B1 (ko
Inventor
야마사기 구마노 (외 5)
Original Assignee
가다아미 징 하찌로오
미쓰비시 뎅기 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가다아미 징 하찌로오, 미쓰비시 뎅기 가부시끼 가이샤 filed Critical 가다아미 징 하찌로오
Publication of KR860002098A publication Critical patent/KR860002098A/ko
Application granted granted Critical
Publication of KR900008613B1 publication Critical patent/KR900008613B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

쇄어드 센스 엠프(Shared sense amplifier) 회로의 구동방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 배경이 되는 셔어드 센스 엠프 회로의 구성을 표현한 회로도.
제3도는 본 발명의 일실시예의 셔어드 센스 엠프회로에 있어서의 클록 타이밍 챠트.
제4도는 제3도의 클록 ψ2L(ψ2R)를 발생하기 위한 일 구성 예시도.
*도면의 주요 부분에 대한 부호의 설명
1,2:플립플롤 센스 엠프를 구성하는 트랜지스터 3R,4R,3L,4L:각기 절환행비트라인 5R(5L) 및 6R(6L):비트라인을 프리챠아지하기 위한 트랜지스터 7R(7L) 및 8R(8L):트랜스퍼 트랜지스터 9,10:센스 노오드 MCNR(MCNL) 및 MC1R(MC1L):메모리셀 DC1R(DC1L) 및 DC2R(DC2L):더미 매모리셀

Claims (4)

  1. 센스 엠프화, 제1의 비트선과 제2의 비트선으로 행성된 제1비트라인 쌍과 전기 제1비트선을 전기 센스엠프에 결합시키기 위한 제1트랜스퍼 트랜지스터와, 전기 제2비트선을 전기 센스엠프에 결합시키기 위한 제2트랜스퍼 트랜지스터와, 제3비트선과 제4비트선으로 행성된 제2비트라인 쌍과, 전기 제3비트선을 전기 센스엠프에 결합시키기 위한 제3트랜스퍼 트랜지스터어와, 전기 제4비트신을 전기 센스엠프에 결합시키기 위한 제4트랜스퍼 트랜지스터와를 구비한 쇄어드 센스 엠프회로를 구동하는 방법으로써, 전기 제1비트 라인 쌍이 선택된 경우에는 전기 제3 및 제4트랜스퍼 트랜지스터의 게이트 전위를 전기 제2의 비트라인 쌍의 프리 차아지 전위와 동등하게 하므로서 제2비트라인 쌍을 전기 센스엠프에서 일시적으로 단절시킴과 동시에 센스 엠프의 증폭 동작에 의하여 자동적으로 재접속하고, 전기 제2의 비트라인 조가 선택된 경우에는, 전기 제1 및 제2트랜스퍼 트랜지스터의 게이트 전위를 전기 제1의 비트라인 조의 프리 챠아저 전위와 동등하게 하므로서, 전기 제1비트라인 조를 전기 센스 엠프에서 일시적으로 단절함과 동시에 센스 엠프의 증폭 동작에 의하여 자동전으로 재접속하는 것을 특징으로 한 쇄어드 센스 엠프 회로의 구동방법.
  2. 제1항에 있어서, 판독동작 이전에는 전기 제1,제2 및 제3,제4의 트랜스퍼 트랜지스터의 게이트 전위를 각기 제1 및 제2의 비트라인 조의 프리 챠야지 전위와 그들의 트랜지스터의 최저치값 전압의 합산치보다도 높게하는 것을 특징으로 하는 셔어드 센스 엠프 회로의 구동방법.
  3. 제1항 또는 제2항에 있어서, 전기 제1 및 제2의 비트라인 쌍은 각기 절환행 비트랑니으로 행성되는 셔어드 센스 엠프 회로의 구동방법.
  4. 제1항 또는 제2항에 있어서, 전기 제1 및 제2의 비트라인 쌍은 같기 오픈행 비트라인으로 행성되는 셔어드 센서 엠프 회로의 구동방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850003292A 1984-08-17 1985-05-14 쇄어드 센스앰프(Shared sense amplifier)회로의 구동방법 KR900008613B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP59172005A JPS6150284A (ja) 1984-08-17 1984-08-17 シエアドセンスアンプ回路の駆動方法
JP59-172005 1984-08-17
JP172005 1984-08-17

Publications (2)

Publication Number Publication Date
KR860002098A true KR860002098A (ko) 1986-03-26
KR900008613B1 KR900008613B1 (ko) 1990-11-26

Family

ID=15933751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850003292A KR900008613B1 (ko) 1984-08-17 1985-05-14 쇄어드 센스앰프(Shared sense amplifier)회로의 구동방법

Country Status (4)

Country Link
US (1) US4710901A (ko)
JP (1) JPS6150284A (ko)
KR (1) KR900008613B1 (ko)
DE (1) DE3529476A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6280897A (ja) * 1985-10-04 1987-04-14 Mitsubishi Electric Corp 半導体記憶装置
US5058073A (en) * 1988-03-10 1991-10-15 Oki Electric Industry Co., Ltd. CMOS RAM having a complementary channel sense amplifier
US5148399A (en) * 1988-06-28 1992-09-15 Oki Electric Industry Co., Ltd. Sense amplifier circuitry selectively separable from bit lines for dynamic random access memory
US4969125A (en) * 1989-06-23 1990-11-06 International Business Machines Corporation Asynchronous segmented precharge architecture
US5270591A (en) * 1992-02-28 1993-12-14 Xerox Corporation Content addressable memory architecture and circuits
US5721875A (en) * 1993-11-12 1998-02-24 Intel Corporation I/O transceiver having a pulsed latch receiver circuit
JPH08171796A (ja) * 1994-12-16 1996-07-02 Toshiba Corp 半導体記憶装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4061999A (en) * 1975-12-29 1977-12-06 Mostek Corporation Dynamic random access memory system
US4053873A (en) * 1976-06-30 1977-10-11 International Business Machines Corporation Self-isolating cross-coupled sense amplifier latch circuit
JPS5457921A (en) * 1977-10-18 1979-05-10 Fujitsu Ltd Sense amplifier circuit
US4233675A (en) * 1979-06-08 1980-11-11 National Semiconductor Corporation X Sense AMP memory
JPS5693178A (en) * 1979-12-26 1981-07-28 Toshiba Corp Semiconductor memory device
US4287576A (en) * 1980-03-26 1981-09-01 International Business Machines Corporation Sense amplifying system for memories with small cells
JPS6045499B2 (ja) * 1980-04-15 1985-10-09 富士通株式会社 半導体記憶装置
US4363111A (en) * 1980-10-06 1982-12-07 Heightley John D Dummy cell arrangement for an MOS memory
US4351034A (en) * 1980-10-10 1982-09-21 Inmos Corporation Folded bit line-shared sense amplifiers
JPS5873095A (ja) * 1981-10-23 1983-05-02 Toshiba Corp ダイナミツク型メモリ装置
JPS5995728A (ja) * 1982-11-24 1984-06-01 Sanyo Electric Co Ltd Ｍｏｓｔ出力回路

Also Published As

Publication number Publication date
DE3529476C2 (ko) 1990-06-13
JPS6150284A (ja) 1986-03-12
DE3529476A1 (de) 1986-02-27
US4710901A (en) 1987-12-01
KR900008613B1 (ko) 1990-11-26

Similar Documents

Publication Publication Date Title
KR880006837A (ko) 고성능 디램을 위한 센스 증폭기
US5053997A (en) Dynamic random access memory with fet equalization of bit lines
US5226014A (en) Low power pseudo-static ROM
JPS61168196A (ja) ジユアルポート相補形メモリ
US5282174A (en) Dual-port memory with read and read/write ports
KR880004478A (ko) 반도체 기억장치
US4112506A (en) Random access memory using complementary field effect devices
JPH0422318B2 (ko)
KR870002592A (ko) 메모리 회로
KR850008563A (ko) 반도체 메모리 장치
US4543500A (en) High performance dynamic sense amplifier voltage boost for row address lines
KR920022291A (ko) 프리챠지된 비트선을 갖는 멀티 포트 메모리 장치
KR890008826A (ko) 다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
KR950009718A (ko) 고속 감지 증폭기
JPH0761002B2 (ja) 集積回路
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR860002098A (ko) 쇄어드 센스 엠프(Shared sense amplifier) 회로의 구동방법
US6040991A (en) SRAM memory cell having reduced surface area
KR860008562A (ko) 비트선 구동기 및 트랜지스터 조합체
KR960015586A (ko) 기록 및 독출에서 독립적으로 제어되는 메모리셀 회로
US20210065787A1 (en) Memory device with enhanced access capability and associated method
JP2937719B2 (ja) 半導体記憶装置
KR970060224A (ko) 반도체기억장치
JP2523736B2 (ja) 半導体記憶装置
KR900008523A (ko) 반도체 메모리 소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19850514

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19850816

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19850514

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19891129

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19900529

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19901026

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19910218

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19910222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19910222

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19931117

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19941115

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19951121

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19961112

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19971125

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 19981112

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 19991109

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 19991109

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee