[go: up one dir, main page]

KR20210052651A - 유기발광표시장치 - Google Patents

유기발광표시장치 Download PDF

Info

Publication number
KR20210052651A
KR20210052651A KR1020190135757A KR20190135757A KR20210052651A KR 20210052651 A KR20210052651 A KR 20210052651A KR 1020190135757 A KR1020190135757 A KR 1020190135757A KR 20190135757 A KR20190135757 A KR 20190135757A KR 20210052651 A KR20210052651 A KR 20210052651A
Authority
KR
South Korea
Prior art keywords
layer
organic light
light emitting
disposed
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020190135757A
Other languages
English (en)
Inventor
문상호
유춘기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190135757A priority Critical patent/KR20210052651A/ko
Priority to US17/028,967 priority patent/US12029081B2/en
Priority to CN202011183919.0A priority patent/CN112750880A/zh
Publication of KR20210052651A publication Critical patent/KR20210052651A/ko
Priority to US18/761,199 priority patent/US20240357889A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H01L27/3248—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H01L27/3216—
    • H01L27/3246—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 기판; 상기 기판 상에 배치된 복수의 유기발광다이오드; 상기 복수의 유기발광다이오드 사이에 배치되며, 상기 기판의 상면으로부터 돌출된 스페이서; 상기 스페이서와 중첩되도록 배치된 도전층; 및 상기 스페이서의 일측에서 상기 도전층을 노출하는 컨택영역;을 포함하며, 상기 컨택영역을 통해서 상기 복수의 유기발광다이오드의 공통층과 상기 도전층이 접속하는, 유기발광표시장치를 제공한다.

Description

유기발광표시장치{ORGANIC LIGHT EMITTING DISPLAY}
본 발명의 실시예들은 유기발광표시장치에 관한 것으로, 보다 구체적으로는 신뢰성이 향상된 유기발광표시장치에 관한 것이다.
유기발광표시장치는 정공 주입 전극과 전자 주입 전극 그리고 이들 사이에 형성되어 있는 유기발광층을 포함하는 유기발광소자를 구비하며, 정공 주입 전극에서 주입되는 정공과 전자 주입 전극에서 주입되는 전자가 유기 발광층에서 결합하여 생성된 엑시톤(exciton)이 여기 상태(exited state)로부터 기저 상태(ground state)로 떨어지면서 빛을 발생시키는 자발광형 표시 장치이다.
자발광형 표시장치인 유기발광표시장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고 경량의 박형으로 구성할 수 있으며, 넓은 시야각, 높은 콘트라스트(contrast) 및 빠른 응답 속도 등의 고품위 특성으로 인해 차세대 표시 장치로 주목받고 있다.
본 발명의 실시예들은 외부 압력에 대해서 신뢰성이 높은 유기발광표시장치를 제공하고자 한다.
본 발명의 실시예는, 기판; 상기 기판 상에 배치된 복수의 유기발광다이오드; 상기 복수의 유기발광다이오드 사이에 배치되며, 상기 기판의 상면으로부터 돌출된 스페이서; 상기 스페이서와 중첩되도록 배치된 도전층; 및 상기 스페이서의 일측에서 상기 도전층을 노출하는 컨택영역;을 포함하며, 상기 컨택영역을 통해서 상기 복수의 유기발광다이오드의 공통층과 상기 도전층이 접속하는, 유기발광표시장치를 개시한다.
일 실시예에 있어서, 상기 컨택영역은 상기 스페이서를 둘러싸도록 배치될 수 있다.
일 실시예에 있어서, 상기 도전층은 상기 복수의 유기발광다이오드의 화소전극과 동일층에서 상기 화소전극과 이격되어 배치될 수 있다.
일 실시예에 있어서, 상기 도전층은 공통전원전압을 전달하는 배선일 수 있다.
일 실시예에 있어서, 상기 도전층이 상기 스페이서에 대응하는 부분의 면적은 상기 스페이서의 면적에 비해서 클 수 있다.
일 실시예에 있어서, 상기 도전층은 상기 복수의 유기발광다이오드의 화소전극과 다른 층에 배치될 수 있다.
일 실시예에 있어서, 상기 도전층은 상기 복수의 유기발광다이오드의 화소전극과 적어도 일부 중첩될 수 있다.
일 실시예에 있어서, 상기 도전층 하부에 배치된 제1배선;을 더 포함하며, 상기 도전층은 상기 제1배선과 비아홀을 통해서 접속될 수 있다.
일 실시예에 있어서, 상기 제1배선은 공통전압전원을 전달하는 배선일 수 있다.
일 실시예에 있어서, 상기 도전층은 제1연결전극 및 제2연결전극을 포함하며, 상기 제1연결전극은 제1비아홀을 통해서 상기 제1배선과 연결되며, 상기 제2연결전극은 제2비아홀을 통해서 상기 제1배선과 연결될 수 있다.
일 실시예에 있어서, 상기 기판 상에 배치된 박막트랜지스터; 및 상기 박막트랜지스터 및 상기 복수의 유기발광다이오드 사이에 배치되어 적층된 제1평탄화층 및 제2평탄화층;을 더 포함하며, 상기 도전층은 상기 제1평탄화층과 상기 제2평탄화층 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 컨택영역은 복수의 컨택홀을 포함하며, 상기 복수의 컨택홀은 상기 스페이서를 둘러싸도록 배치될 수 있다.
일 실시예에 있어서, 상기 복수의 유기발광다이오드의 화소전극의 가장자리를 덮고 중앙을 노출하는 개구를 포함하는 화소정의막;을 더 포함하며, 상기 스페이서는 상기 화소정의막의 상면으로부터 돌출될 수 있다.
본 발명의 다른 실시예는, 기판; 상기 기판 상에 배치된 복수의 유기발광다이오드; 상기 복수의 유기발광다이오드 각각의 화소전극의 가장자리를 덮고, 상기 화소전극의 중앙부를 노출하는 화소정의막; 상기 복수의 유기발광다이오드 사이에서 상기 화소정의막 상부에 배치되며, 상기 화소정의막의 상면으로부터 돌출된 스페이서; 상기 스페이서와 중첩되도록 배치된 제1배선; 상기 스페이서의 일측에서 상기 제1배선을 노출하는 컨택영역;을 포함하며, 상기 컨택영역을 통해서 상기 복수의 유기발광다이오드의 공통층과 상기 제1배선이 접속하는, 유기발광표시장치를 개시한다.
일 실시예에 있어서, 상기 컨택영역은 상기 스페이서를 둘러싸도록 배치될 수 있다.
일 실시예에 있어서, 상기 제1배선은 상기 복수의 유기발광다이오드의 화소전극과 동일층에서 상기 화소전극과 이격되어 배치될 수 있다.
일 실시예에 있어서, 상기 제1배선은 공통전원전압을 전달하는 배선일 수 있다.
일 실시예에 있어서, 상기 기판 상에 배치된 박막트랜지스터; 및 상기 박막트랜지스터 및 상기 복수의 유기발광다이오드 사이에 배치되어 적층된 제1평탄화층 및 제2평탄화층;을 더 포함하며, 상기 제1배선은 상기 제1평탄화층과 상기 제2평탄화층 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 기판과 마주보도록 배치된 밀봉기판;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 유기발광다이오드를 덮도록 배치된 박막봉지층;을 더 포함하며, 상기 박막봉지층은 제1무기봉지층, 유기봉지층, 및 제2무기봉지층이 순차 적층될 수 있다.
상기한 바와 같이, 본 발명의 실시예들에 따른 유기발광표시장치는 스페이서 주변에 공통층과 공통전압선이 연결되는 컨택영역을 구비하고 있어, 외부 압력이 인가되더라도 표시품질에 미치는 영향을 최소화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기발광표시장치를 개략적으로 나타낸 평면도이다.
도 2a 및 도 2c는 본 발명의 일 실시예예 따른 유기발광표시장치의 어느 하나의 화소의 등가회로도들이다.
도 3은 본 발명의 일 실시예에 따른 표시영역의 일부를 나타낸 평면도이다.
도 4는 도 3의 I-I'선에 따른 개략적인 단면도이다.
도 5는 도 4의 스페이서 부분을 확대하여 도시한 단면도이다.
도 6a 및 도 6b는 본 발명의 실시예들에 따른 스페이서 영역을 나타낸 평면도이다.
도 7a은 본 발명의 다른 실시예에 따른 유기발광표시장치의 단면도이다.
도 7b는 본 발명의 다른 실시예에 따른 표시영역의 일부를 나타낸 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 유기발광표시장치의 단면도이다.
도 9은 본 발명의 또 다른 실시예에 따른 유기발광표시장치의 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 유기발광표시장치의 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 유기발광표시장치의 단면도이다.
도 12은 본 발명의 또 다른 실시예에 따른 유기발광표시장치의 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1을 참조하면, 유기발광표시장치는 표시영역(DA) 및 비표시영역인 주변영역(PA)을 포함한다. 표시영역(DA)에는 디스플레이 소자를 구비한 부화소(PX)들이 배치되어, 소정의 이미지를 제공한다.
각 부화소(PX)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출하며, 일 예로 유기발광다이오드(organic light emitting diode)를 포함할 수 있다. 또한, 각 부화소(PX)는 박막트랜지스터(Thin Film Transistor: TFT), 커패시터(Capacitor) 등의 소자가 더 포함될 수 있다.
본 명세서에서의 부화소(PX)라 함은 전술한 바와 같이 적색, 녹색, 청색 또는 백색 중 어느 하나의 색상의 빛을 방출하는 단위를 일컫는다. 상기 부화소(PX)들이 모여서 다양한 색을 구현하는 화소가 구비될 수 있다. 예컨대, 하나의 화소는 적색을 방출하는 제1부화소, 녹색을 방출하는 제2부화소, 청색을 방출하는 제3부화소를 포함하며, 상기 화소의 색상은 제1 내지 제3 부화소의 랜더링에 의해서 구현될 수 있다.
주변영역(PA)은 이미지를 제공하지 않는 영역으로서, 표시영역(DA)의 부화소(PX)들에 인가할 전기적 신호를 제공하는 스캔 구동부 및 데이터 구동부 등, 및 구동전압 및 공통전압과 같은 전원을 제공하는 전원선들을 포함한다.
도 2a 내지 도 2c는 본 발명의 일 실시예예 따른 표시 장치의 어느 하나의 화소의 등가회로도들이다.
도 2a를 참조하면, 각 부화소(PX)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전원전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 2a에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 박막트랜지스터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다.
도 2b를 참조하면, 화소회로(PC)는 구동 및 스위칭 박막트랜지스터(T1, T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
도 2b에서는, 각 부화소(PX) 마다 신호선들(SLn, SLn-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선들(SLn, SLn-1, EL, DL) 중 적어도 어느 하나, 또는/및 초기화전압선(VL)은 이웃하는 화소들에서 공유될 수 있다.
구동 박막트랜지스터(T1)의 드레인전극은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)와 전기적으로 연결될 수 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동 전류를 공급한다.
스위칭 박막트랜지스터(T2)의 게이트전극은 스캔선(SL)과 연결되고, 소스전극은 데이터선(DL)과 연결된다. 스위칭 박막트랜지스터(T2)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극과 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)과 연결될 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온 되어 데이터선(DL)으로 전달된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)의 소스전극으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 게이트전극은 스캔선(SLn)에 연결될 수 있다. 보상 박막트랜지스터(T3)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극과 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결될 수 있다. 보상 박막트랜지스터(T3)의 드레인전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 제1초기화 박막트랜지스터(T4)의 소스전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 보상 박막트랜지스터(T3)는 스캔선(SL)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 게이트전극과 드레인전극을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1초기화 박막트랜지스터(T4)의 게이트전극은 이전 스캔선(SLn-1, 이전 스캔선)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제1초기화 박막트랜지스터(T4)의 소스전극은 스토리지 커패시터(Cst)의 어느 하나의 전극, 보상 박막트랜지스터(T3)의 드레인전극 및 구동 박막트랜지스터(T1)의 게이트전극과 함께 연결될 수 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔선(SLn-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 초기화 전압(VINT)을 구동 박막트랜지스터(T1)의 게이트전극에 전달하여 구동 박막트랜지스터(T1)의 게이트전극의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
동작제어 박막트랜지스터(T5)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 소스전극은 구동전압선(PL)과 연결될 수 있다. 동작제어 박막트랜지스터(T5)의 드레인전극은 구동 박막트랜지스터(T1)의 소스전극 및 스위칭 박막트랜지스터(T2)의 드레인전극과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 게이트전극은 발광 제어선(EL)과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 소스전극은 구동 박막트랜지스터(T1)의 드레인전극 및 보상 박막트랜지스터(T3)의 소스전극과 연결될 수 있다. 발광제어 박막트랜지스터(T6)의 드레인전극은 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결될 수 있다. 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광 제어선(EL)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온 되어 구동전원전압(ELVDD)이 유기발광다이오드(OLED)에 전달되며, 유기발광다이오드(OLED)에 구동 전류가 흐르게 된다.
제2초기화 박막트랜지스터(T7)의 게이트전극은 이전 스캔선(SLn-1)에 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 소스전극은 유기발광다이오드(OLED)의 화소전극과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)의 드레인전극은 초기화전압선(VL)과 연결될 수 있다. 제2초기화 박막트랜지스터(T7)는 이전 스캔선(SLn-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴 온 되어 유기발광다이오드(OLED)의 화소전극을 초기화시킬 수 있다.
도 2b에서는, 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 이전 스캔선(SLn-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4)는 이전 스캔선(SLn-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 제2초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔선)에 연결되어 해당 스캔선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 다른 하나의 전극은 구동전압선(PL)과 연결될 수 있다. 스토리지 커패시터(Cst)의 어느 하나의 전극은 구동 박막트랜지스터(T1)의 게이트전극, 보상 박막트랜지스터(T3)의 드레인전극 및, 제1초기화 박막트랜지스터(T4)의 소스전극에 함께 연결될 수 있다.
유기발광다이오드(OLED)의 대향전극(예컨대, 캐소드)은 공통전원전압(ELVSS)을 제공받는다. 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
화소회로(PC)는 도 2a 및 도 2b를 참조하여 설명한 박막트랜지스터 및 스토리지 커패시터의 개수 및 회로 디자인에 한정되지 않으며, 그 개수 및 회로 디자인은 다양하게 변경 가능하다. 한편, 화소회로(PC)에는 도시되지 않았으나, 박막트랜지스터들 하부에 배치되어, 박막트랜지스터와 연결되는 바이어스 전극을 더 포함할 수 있다.
도 2c를 참조하면, 각 부화소(PX)는 유기발광소자(OLED)와, 이를 구동하는 다수의 박막트랜지스터를 포함하는 화소회로(PC)를 구비할 수 있다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 센싱 박막트랜지스터(T3), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
스위칭 박막트랜지스터(T2)의 게이트전극(G2)에는 스캔선(SL)이 접속되고, 소스전극(S2)에는 데이터선(DL)이 접속되며, 드레인전극(D2)에는 스토리지 커패시터(Cst)의 제1전극(CE1)이 접속될 수 있다.
이에 따라, 상기 스위칭 박막트랜지스터(T2)는 각 부화소(PX)의 스캔선(SL)으로부터의 스캔 신호(Sn)에 응답하여 데이터선(DL)의 데이터 전압을 제1 노드(N)에 공급한다.
구동 박막트랜지스터(T1)의 게이트전극(G1)은 상기 제1 노드(N)에 접속되고, 소스전극(S1)은 구동전원전압(ELVDD)를 전달하는 제1전원선(PL1)에 접속되며, 드레인전극(D1)은 유기발광소자(OLED)의 애노드 전극에 접속될 수 있다.
이에 따라, 구동 박막트랜지스터(T1)는 자신의 소스-게이트간 전압(Vgs) 즉, 구동전원전압(ELVDD)과 제1 노드(N) 사이에 걸리는 전압에 따라 유기발광소자(OLED)에 흐르는 전류량을 조절할 수 있다.
센싱 박막트랜지스터(T3)의 게이트전극(G3)에는 센싱 제어선(SSL)이 접속되고, 소스전극(S3)은 제2 노드(S)에 접속되며, 드레인전극(D3)은 기준 전압선(RL)에 접속된다. 일부 실시예에서, 상기 센싱 박막트랜지스터(T3)는 상기 센싱 제어선(SSL) 대신에 상기 스캔선(SL)에 의해 제어될 수 있다.
센싱 박막트랜지스터(T3)는 유기발광소자(OLED)의 애노드 전극(AD)의 전위를 센싱하는 역할을 할 수 있다. 상기 센싱 박막트랜지스터(T3)는 상기 센싱 제어선(SSL)으로부터의 센싱 신호(SSn)에 응답하여 기준 전압선(RL)으로부터의 프리차징(pre-charging) 전압을 제2 노드(S)에 공급하거나, 센싱 기간 동안 유기발광소자(OLED)의 애노드 전극(AD)의 전압을 기준 전압선(RL)에 공급한다.
스토리지 커패시터(Cst)는 제1 노드(N)에 제1전극(CE1)이 접속되고, 제2 노드(S)에 제2전극(CE2)이 접속된다. 상기 스토리지 커패시터(Cst)는 제1 및 제2 노드(N, S) 각각에 공급되는 전압들 간의 차 전압을 충전하여 상기 구동 박막트랜지스터(T1)의 구동 전압으로 공급한다. 예를 들어, 상기 스토리지 커패시터(Cst)는 제1 및 제2 노드(N, S) 각각에 공급되는 데이터 전압(Dm)과 프리차징 전압(Vpre) 간의 차 전압을 충전할 수 있다.
바이어스 전극(BSM)은 상기 구동 박막트랜지스터(T1)과 대응되도록 형성되어 센싱 박막트랜지스터(T3)의 소스전극(S3)과 접속될 수 있다. 바이어스 전극(BSM)은 센싱 박막트랜지스터(T3)의 소스전극(S3)의 전위와 연동되어 전압을 공급 받는 바, 구동 박막트랜지스터(T1)가 안정화될 수 있다. 일부 실시예에서, 바이어스 전극(BSM)은 센싱 박막트랜지스터(T3)의 소스전극(S3)과 접속되지 않고, 별도의 바이어스 배선과 연결될 수 있다.
유기발광소자(OLED)의 대향전극(예컨대, 캐소드)은 공통전원전압(ELVSS)을 제공받는다. 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
도 2c에서는, 각 부화소(PX) 마다 신호선들(SL, SSL, DL) 기준 전압선(RL), 및 제1전원선(PL1), 및 제2전원선(PL2)이 구비된 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 신호선들(SL, SSL, DL) 중 적어도 어느 하나, 또는/및 기준 전압선(RL), 제1전원선(PL1), 및 제2전원선(PL2)은 이웃하는 화소들에서 공유될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시영역(DA)의 일부를 나타낸 평면도이고, 도 4는 도 3의 I-I'선에 따른 개략적인 단면도이다. 도 5는 도 4의 스페이서 부분을 확대하여 도시한 단면도이다.
도 3을 참조하면, 본 실시예에 따른 유기발광표시장치는 복수의 부화소(PX)들을 포함하며, 상기 복수의 부화소(PX)들 사이에 배치된 스페이서(SPC)를 포함한다. 상기 스페이서(SPC) 하부에는 공통전원전압(ELVSS)을 제공하는 제2전원선(PL2)가 배치되며, 상기 스페이서(SPC) 주변에는 상기 제2전원선(PL2)의 일부를 노출하는 컨택영역(CA)이 구비된다. 상기 컨택영역(CA)를 통해서 후술할 공통층 및 대향전극이 상기 제2전원선(PL2)와 접속될 수 있다. 제2전원선(PL2)는 스페이서(SPC) 하부에 대응하는 제1영역(R1)을 포함하며, 제1영역(R2)의 면적은 상기 스페이서(SPC)의 면적에 비해 크게 구비될 수 있다. 도 3에서는 제2전원선(PL2)이 제1방향(X)으로 연장된 것으로 도시하고 있으나, 다른 실시예로 제2전원선(PL2)은 제2방향(Y)으로 연장되어 배치될 수 있다. 일부 실시예에서, 컨택영역(CA)은 상기 스페이서(SPC)를 둘러싸도록 형성될 수 있다.
화소(P)는 제1부화소(PX1), 제2부화소(PX2), 및 제3부화소(PX3)를 포함할 수 있다. 상기 제1부화소(PX1), 제2부화소(PX2), 및 제3부화소(PX3)는 서로 다른 색상을 방출할 수 있다. 예컨대, 제1부화소(PX1), 제2부화소(PX2), 및 제3부화소(PX3)는 각각 적색, 녹색, 및 청색을 방출할 수 있다.
도 3에 도시된 바와같이, 제1부화소(PX1), 제2부화소(PX2), 및 제3부화소(PX3)는 S-스트라이프 구조로 배열될 수 있다. 즉, 제3부화소(PX3)는 제2방향(Y방향)으로 연장되어 배치되고, 하나의 제3부화소(PX3) 옆에 제1부화소(PX1) 및 제2부화소(PX2)가 배치될 수 있다. 한편, 제3부화소(PX3)들은 제2방향(Y)을 따라 일렬로 배치될 수 있다. 제1부화소(PX1) 및 제2부화소(PX2)는 제2방향(Y)을 따라 교번적으로 배치될 수 있다. 이 경우, 스페이서(SPC)는 제2방향을 따라 배치된 제3부화소(PX3)들 사이에 배치될 수 있다.
도 3에 있어서, 부화소 배치가 S-스트라이프 구조를 가지는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 부화소의 배치는 스트라이프 구조, 펜타일 구조, 모자익 구조 등 다향한 배치 구조를 가질 수 있다.
이하, 도 4를 참조하여, 본 발명의 일 실시예에 따른 적층 구조에 대해서 설명한다.
기판(110) 상에는 버퍼층(111)이 배치될 수 있다. 버퍼층(111)은 기판(110)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(110)상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(110)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다.
제1박막트랜지스터(TFT1)는 제1반도체층(A1), 제1게이트전극(G1), 제1소스전극(S1), 제1드레인전극(D1)을 포함하고, 제2박막트랜지스터(TFT2) 제2반도체층(A2), 제2게이트전극(G2), 제2소스전극(S2), 제2드레인전극(D2)을 포함할 수 있다. 제1박막트랜지스터(TFT1)는 유기발광다이오드(OLED)와 연결되어 유기발광다이오드(OLED)를 구동하는 구동 박막트랜지스터로 기능할 수 있다. 제2박막트랜지스터(TFT2)는 데이터라인(DL)과 연결되어 스위칭 박막트랜지스터로 기능할 수 있다. 도면에서는 박막트랜지스터로 두 개를 도시하고 있으나, 이에 한정되지 않는다. 박막트랜지스터의 개수는 2 ~ 7 개 등 다양하게 변형될 수 있다.
제1반도체층(A1) 및 제2반도체층(A2)은 비정질 실리콘을 포함하거나, 다결정 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A1, A2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(A1, A2)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
제1반도체층(A1) 및 제2반도체층(A2) 상에는 각각 제1게이트절연층(112)을 사이에 두고 제1게이트전극(G1) 및 제2게이트전극(G2)이 배치될 수 있다. 제1게이트전극(G1) 및 제2게이트전극(G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 제1게이트전극(G1) 및 제2게이트전극(G2)은 Mo의 단층일 수 있다.
제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
제1게이트전극(G1) 및 제2게이트전극(G2)을 덮도록 제2게이트절연층(113)이 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
스토리지 커패시터(Cst)의 제1전극(CE1)은 제1박막트랜지스터(TFT1)와 중첩할 수 있다. 예컨대, 제1박막트랜지스터(TFT1)의 제1게이트전극(G1)은 스토리지 커패시터(Cst)의 제1전극(CE1)으로의 기능을 수행할 수 있다.
스토리지 커패시터(Cst)의 제2전극(CE2)은 제2게이트절연층(113)을 사이에 두고 제1전극(CE1)과 중첩한다. 이 경우, 제2게이트절연층(113)은 스토리지 커패시터(Cst)의 유전체층으로 기능을 할 수 있다. 제2전극(CE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제2전극(CE2) Mo의 단층이거나 또는 Mo/Al/Mo의 다층일 수 있다.
제1소스전극(S1) 및 제1드레인전극(D1)과, 제2소스전극(S2) 및 제2드레인전극(D2)은 층간절연층(114) 상에 배치될 수 있다.
층간절연층(114)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
상기 제1소스전극(S1) 및 제1드레인전극(D1)과, 제2소스전극(S2) 및 제2드레인전극(D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제1소스전극(S1) 및 제1드레인전극(D1)과, 제2소스전극(S2) 및 제2드레인전극(D2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제1소스전극(S1) 및 제1드레인전극(D1)과, 제2소스전극(S2) 및 제2드레인전극(D2) 상에는 제1평탄화층(116)이 위치하며, 제1평탄화층(116) 상에 유기발광다이오드(OLED)가 위치할 수 있다.
제1평탄화층(116)은 화소전극(210)이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다. 제1평탄화층(116)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 이러한, 제1평탄화층(116)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
제1평탄화층(116) 상에는 유기발광다이오드(OLED)가 배치된다. 유기발광다이오드(OLED)는 화소전극(210), 유기발광층을 포함하는 중간층(220) 및 대향전극(230)을 포함한다.
제1평탄화층(116)에는 제1박막트랜지스터(TFT1)의 제1소스전극(S1) 및 제1드레인전극(D1) 중 어느 하나를 노출시키는 비아홀(via hole, 미도시)이 존재하며, 화소전극(210)은 상기 비아홀을 통해 제1소스전극(S1) 또는 제1드레인전극(D1)과 컨택하여 제1박막트랜지스터(TFT1)와 전기적으로 연결될 수 있다.
화소전극(210)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소전극(210)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.
제1평탄화층(116) 상부에는 화소정의막(119)이 배치될 수 있다. 화소정의막(119)은 각 부화소들에 대응하는 개구(119OP), 즉 적어도 화소전극(210)의 중앙부가 노출되도록 하는 개구(119OP)를 가짐으로써 화소의 발광영역을 정의하는 역할을 할 수 있다. 또한, 화소정의막(119)은 화소전극(210)의 가장자리와 화소전극(210) 상부의 대향전극(230)과의 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(119) 상부에는 스페이서(SPC)가 배치될 수 있다. 스페이서(SPC)는 복수의 표시요소들 사이에 배치될 수 있다. 예컨대, 스페이서(SPC)는 제1부화소(PX1)와 제2부화소(PX2) 사이에 배치될 수 있다. 스페이서는 화소정의막(119) 상부에서 기판(110)과 멀어지는 방향으로 돌출되어 구비될 수 있다.
이러한, 스페이서(SPC)는 마스크 공정 시 찍힘을 방지하기 위한 구성일 수 있다. 스페이서(SPC)는 밀봉기판으로 밀봉되는 경우, 밀봉기판을 지지하는 역할을 할 수 있다. 또는, 스페이서(SPC)는 유기발광표시장치로 외부 압력이 가해질 때, 유기발광다이오드(OLED) 등을 보호하기 위해서 마련된 구성일 수 있다. 다른 실시예에서, 스페이서(SPC)는 광 경로를 바꿔주는 역할을 할 수 있다.
스페이서(SPC)는 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다. 일부 실시예에서, 스페이서(SPC)는 하프톤 마스크를 이용한 공정에 의해서 화소정의막(119)과 동일한 물질로 동시에 형성될 수 있다.
유기발광다이오드(OLED)의 중간층(220)은 유기발광층(222)을 포함할 수 있다. 유기발광층(222)은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 중간층(220)은 유기발광층(222)의 아래에 배치된 제1공통층(221) 및/또는 유기발광층(222)의 위에 배치된 제2공통층(223)을 포함할 수 있다.
제1공통층(221)은 단층 또는 다층일 수 있다. 예컨대 제1공통층(221)이 고분자 물질로 형성되는 경우, 제1공통층(221)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1공통층(221)이 저분자 물질로 형성되는 경우, 제1공통층(221)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2공통층(223)은 선택적일 수 있다. 예컨대, 제1공통층(221)과 유기발광층(222)을 고분자 물질로 형성하는 경우, 제2공통층(223)을 형성할 수 있다. 제2공통층(223)은 단층 또는 다층일 수 있다. 제2공통층(223)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
중간층(220) 중 유기발광층(222)은 표시영역에서 각 부화소마다 배치될 수 있다. 유기발광층(222)은 화소정의막(119)의 개구(119OP), 또는/및 화소전극(210)과 중첩하도록 배치될 수 있다. 중간층(220) 중 제1 및 제2공통층(221, 223)은 각각 일체(single body)로서 형성되어, 스페이서(SPC) 상부 및 주변영역의 일부에도 배치될 수 있다.
대향전극(230)은 복수개의 유기발광다이오드들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(210)들에 대응할 수 있다. 대향전극(230)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
대향전극(230) 상부에는 광추출효율을 증가시키기 위한 캡핑층 및/또는 대향전극(230) 등을 후속 공정으로 부터 보호하기 위한 LiF층이 더 배치될 수 있다.
본 실시예에서, 스페이서(SPC) 하부에는 상기 스페이서(SPC)와 중첩되도록 공통전원전압(ELVSS)을 제공하는 제2전원선(PL2)이 배치되며, 상기 스페이서(SPC) 주변에는 상기 제2전원선(PL2)을 노출하는 컨택영역(CA)이 구비될 수 있다. 컨택영역(CA)은 화소정의막(119)을 관통하는 홀로 구비될 수 있다.
본 실시예에서, 제2전원선(PL2)은 화소전극(210)과 동일층에서 상기 화소전극(210)과 이격되어 배치될 수 있다. 제2전원선(PL2)은 화소전극(210)과 동일물질로 동시에 형성될 수 있다. 예컨대, 제2전원선(PL2)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.
제2전원선(PL2)은 상기 스페이서(SPC)와 중첩되도록 형성되며, 상기 스페이서(SPC)와 대응되는 제1영역(R1)의 면적은 상기 스페이서(SPC)의 면적보다 크게 구비될 수 있다. 즉, 제2전원선(PL2)의 제1영역(R1)의 폭(W1)은 상기 스페이서(SPC)의 폭(W2)에 비해서 크게 구비될 수 있다.
상기 컨택영역(CA)에는 상기 제1공통층(221), 제2공통층(223) 및/또는 대향전극(230)이 삽입되어, 상기 제2전원선(PL2)과 연결될 수 있다.
도 5를 참조하면, 스페이서(SPC)는 기판의 상면으로부터 돌출되어 구비되는 바, 외부의 압력에 취약할 수 있다. 스페이서(SPC) 상부에 외부 압력(OPr)이 인가되는 경우, 제1공통층(231) 및/또는 제2공통층(223)에 압력이 인가되어 스페이서(SPC) 상부로의 전류의 흐름이 원활하지 않을 수 있다.
만일, 스페이서(SPC) 주변에 컨택영역(CA)이 형성되지 않는다면, 외부 압력(OPr)에 의해서 제1공통층(231) 및/또는 제2공통층(223)에 저항이 증가될 수 있으며, 이에 따라 인접한 유기발광다이오드(OLED)의 휘도가 저하될 수 있다.
본 실시예에서는 스페이서(SPC) 주변에 제1공통층(221) 등과 제2전원선(PL2)이 연결되는 컨택영역(CA)이 형성되어 스페이서(SPC) 하부로의 전류 경로(CP) 형성될 수 있다. 이에 따라, 스페이서(SPC)에 외부 압력(OPr)이 작용한다고 하더라도 유기발광다이오드(OLED)의 휘도가 저하되지 않을 수 있다.
도 3과 같이, 일부 실시예에서, 컨택영역(CA)은 하나의 홀로 구비되어 스페이서(SPC)를 둘러싸면서 배치될 수 있다.
다른 실시예로, 도 6a와 같이 컨택영역(CA)은 복수의 컨택홀(CAH)들을 포함하여, 상기 복수의 컨택홀(CAH)이 스페이서(SPC)를 감싸도록 배치될 수 있다. 또 다른 실시예로, 도 6b와 같이, 컨택영역(CA)는 스페이서(SPC)를 둘러싸지 않고, 일 측에만 배치될 수 있다.
도 7a은 본 발명의 다른 실시예에 따른 유기발광표시장치의 단면도이다. 도 7a에 있어서, 도 4와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 7a을 참조하면, 일 실시예에 따른 유기발광표시장치는 기판(110), 복수의 유기발광다이오드(OLED), 스페이서(SPC), 상기 스페이서(SPC)와 중첩 배치된 배선인 제2전원선(PL2), 상기 유기발광다이오드(OLED)의 제1공통층(221)과 상기 제2전원선(PL2)이 접속하는 컨택영역(CA)를 포함한다.
한편, 유기발광표시장치는 제1평탄화층(116) 상부에 제2평탄화층(117)을 더 포함할 수 있다. 이에 따라, 제2전원선(PL2)은 제1평탄화층(116)과 제2평탄화층(117) 사이에 배치될 수 있다.
제2전원선(PL2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제2전원선(PL2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제2평탄화층(117)은 화소전극(210)이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다. 제2평탄화층(117)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 이러한, 제2평탄화층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
제2평탄화층(117) 상에는 유기발광다이오드(OLED)가 배치된다. 유기발광다이오드(OLED)의 화소전극(210)은 제1평탄화층(116) 상에 배치된 연결전극(미도시)을 통해서 제1박막트랜지스터(TFT1)과 연결될 수 있다.
본 실시예에서, 제2전원선(PL2)는 화소전극(210)과 다른 층에 배치되는 바, 제2전원선(PL2)의 일부는 화소전극(210)과 중첩될 수 있다.
컨택영역(CA)은 화소정의막(119) 및 제2평탄화층(117)을 관통하는 홀로, 상기 제2전원선(PL2)을 노출하도록 형성될 수 있다. 컨택영역(CA)에는 제1공통층(221), 제2공통층(223), 및/또는 대향전극(230)이 삽입되어, 상기 제2전원선(PL2)와 접속될 수 있다. 이에 따라, 스페이서(SPC)에 외부 압력이 가해지는 경우, 스페이서(SPC) 하부로 전류 경로가 형성될 수 있다.
도 7b는 본 발명의 다른 실시예에 따른 표시영역의 일부를 나타낸 평면도이다. 도 7b에 있어서, 도 3과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 7b를 참조하면, 도 7a와 같이 제2전원선(PL2)이 화소전극(210)과 다른 층에 배치되는 경우, 제2전원선(PL2)은 화소전극(210)과 중첩하여 배치될 수 있는 바, 스페이서(SPC)의 폭보다 넓은 폭으로 일정한 폭을 갖도록 구비될 수 있다. 또한, 제2전원선(PL2)은 다양한 방향으로 연장될 수 있다. 일부 실시예에서, 제2전원선(PL2)은 도 7b에 도시된 바와 같이 제2방향(Y)으로 연장될 수 있다. 다른 실시예로, 제2전원선(PL2)는 제1방향(X)으로 연장되어 배치될 수 있다. 또 다른 실시예로, 제2전원선(PL2) 는 제1방향(X) 및 제2방향(Y)으로 연장되는 배선들이 연결된 메쉬(mesh)구조로 구비될 수도 있다.
도 8 내지 도 10은 본 발명의 또 다른 실시예들에 따른 유기발광표시장치의 단면도이다. 도 8 내지 도 10에 있어서, 도 7a와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 8 내지 도 10을 참조하면, 일 실시예에 따른 유기발광표시장치는 기판(110), 복수의 유기발광다이오드(OLED), 스페이서(SPC), 상기 스페이서(SPC)와 중첩 배치된 배선인 제2전원선(PL2), 상기 유기발광다이오드(OLED)의 제1공통층(221)과 상기 제2전원선(PL2)이 전기적으로 접속하는 컨택영역(CA)을 포함한다.
본 실시예들에 있어서, 제1공통층(221)과 제2전원선(PL2)는 연결전극(CM)을 통해서 연결될 수 있다. 연결전극(CM)은 화소전극(210)과 동일층에 동일 물질로 구비될 수 있다. 예컨대, 연결전극(CM)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.
도 8에 있어서, 컨택영역(CA)은 상기 연결전극(CM)을 노출하는 홀로 구비될 수 있다. 연결전극(CM)은 제2평탄화층(117)을 관통하는 비아홀(VH)을 통해서 상기 제2전원선(PL2)와 연결될 수 있다. 연결전극(CM)은 스페이서(SPC)와 중첩되도록 배치되며, 상기 스페이서(SPC)의 면적에 비해 크게 구비될 수 있다.
도 9에 있어서, 연결전극(CM)은 복수로 구비될 수 있다. 즉, 연결전극(CM)은 제1연결전극(CM1) 및 제2연결전극(CM2)을 포함할 수 있다. 제1연결전극(CM1)은 상기 제2평탄화층(117)을 관통하는 제1비아홀(VH1)을 통해서 제2전원선(PL2)과 연결될 수 있고, 제2연결전극(CM2)는 제2평탄화층(117)을 관통하는 제2비아홀(VH2)을 통해서 제2전원선(PL2)와 연결될 수 있다.
도 10에 있어서, 제2전원선(PL2)은 상기 스페이서(SPC)와 일부만 중첩되거나 중첩되지 않도록 배치될 수 있다. 본 실시예에서 유기발광다이오드(OLED)의 제1공통층(221)은 연결전극(CM)을 통해서 상기 제2전원선(PL2)와 전기적으로 연결되는 바, 스페이서(SPC)가 제2전원선(PL2)와 전체적으로 중첩할 필요가 없기 때문이다. 이 경우, 제2전원선(PL2)을 배치할 수 있는 설계 자유도가 증가할 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 유기발광표시장치를 나타낸 단면도이다. 도 11에 있어서, 도 4와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복설명은 생략한다.
도 11을 참조하면, 유기발광표시장치는 밀봉기판(300A)을 포함하며, 복수의 유기발광다이오드(OLED)는 밀봉기판(300A)으로 밀봉될 수 있다.
밀봉기판(300A)는 기판(110)과 마주보도록 배치되며, 밀봉기판(300A)과 기판(110)은 주변영역(PA, 도 1 참조)에서 표시영역(DA)을 둘러싸도록 배치되는 실링재(미도시)에 의해서 합착될 수 있다.
실링재는 무기물일 수 있으며, 예를 들면, 프릿(frit)일 수 있다. 실링재는 디스펜서 또는 스크린 인쇄법으로 도포하여 형성할 수 있다. 프릿은 일반적으로 파우더 형태의 유리 원료를 의미하지만, 본 개시에서 프릿은 SiO2 등의 주재료에 레이저 또는 적외선 흡수재, 유기 바인더, 열팽창 계수를 감소시키기 위한 필러(filler) 등이 포함된 페이스트 상태도 포함한다. 페이스트 상태의 프릿은 건조 또는 소성 과정을 거쳐 유기 바인더와 수분이 제거되어 경화될 수 있다. 레이저 또는 적외선 흡수재는 전이금속 화합물을 포함할 수 있다. 실링재를 경화시켜 기판(110)과 밀봉기판(300A)을 합착하기 위한 열원으로는 레이저광을 사용할 수 있다.
상기 실링재는 기판(110)과 밀봉기판(300A)을 합착시키는 바, 유기발광다이오드(OLED)로 산소, 수분 등이 유입되지 않도록 하는 역할 및 기구 강도를 향상시키는 역할을 할 수 있다.
밀봉기판(300A)은 SiO2를 주성분으로 하는 투명 재질의 글라스재, 세라믹재, 플라스틱재 또는 금속재 등, 다양한 재질로 구비될 수 있다. 밀봉기판(300A) 상부에는 터치스크린층, 편광층, 및 윈도우 등이 더 배치될 수 있다.
밀봉기판(300A)이 외부 압력에 의해서 눌리게 되면, 스페이서(SPC) 상부에 압력이 가해질 수 있다. 이 경우, 스페이서(SPC) 상부에 배치된 제1공통층(221) 및 제2공통층(223)의 전류 흐름이 억제될 수 있다. 본 실시예에 있어서, 스페이서(SPC) 주변에 제1공통층(221) 등과 제2전원선(PL2)가 접속되는 컨택영역(CA)를 구비하고 있어, 스페이서(SPC) 하부로의 전류 경로를 마련하고 있다. 이에 따라, 외부 압력에 의해서도 신뢰성이 높은 유기발광표시장치를 제공할 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 유기발광표시장치를 나타낸 단면도이다. 도 12에 있어서, 도 4와 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복설명은 생략한다.
도 12를 참조하면, 유기발광표시장치는 박막봉지층(300B)을 포함하며, 복수의 유기발광다이오드(OLED)는 박막봉지층(300B)에 의해 밀봉될 수 있다.
박막봉지층(300B)은 표시영역(DA)을 덮으며 표시영역(DA) 외측까지 연장될 수 있다. 박막봉지층(300B)은 적어도 하나의 유기봉지층과 적어도 하나의 무기봉지층을 포함한다. 예컨대, 박막봉지층(300B)은 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)을 포함할 수 있다.
제1무기봉지층(310)은 대향전극(230)을 덮으며, 산화규소, 질화규소, 및/또는트라이산질화규소 등을 포함할 수 있다. 도시되지는 않았으나, 필요에 따라 제1무기봉지층(310)과 대향전극(230) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 제1무기봉지층(310)은 그 하부의 구조물을 따라 형성되기에, 상면이 평탄하지 않게 된다. 유기봉지층(320)은 이러한 제1무기봉지층(310)을 덮으며, 제1무기봉지층(310)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(320)은 표시영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 유기봉지층(320)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(330)은 유기봉지층(320)을 덮으며, 산화규소, 질화규소, 및/또는트라이산질화규소 등을 포함할 수 있다.
박막봉지층(300B)은 전술한 다층 구조를 통해 박막봉지층(300B) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(310)과 유기봉지층(320) 사이에서 또는 유기봉지층(320)과 제2무기봉지층(330) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 표시영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다. 이러한, 박막봉지층(300B) 상부에는 터치스크린층, 편광층 및 윈도우가 더 배치될 수 있다.
여태까지, 본 발명의 실시예에 적용될 수 있는 실시예들을 설명하였다. 이와 같은 실시예들은 별도의 실시예로 구현될 수도 있고, 서로 조합된 실시예로 구현될 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
110: 기판
111: 버퍼층
112: 제1게이트절연층
113: 제2게이트절연층
114: 층간절연층
116: 제1평탄화층
117: 제2평탄화층
119: 화소정의막
210: 화소전극
220: 중간층
221: 제1공통층
222: 유기발광층
223: 제2공통층
230: 대향전극
SPC: 스페이서
CA : 컨택영역

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 복수의 유기발광다이오드;
    상기 복수의 유기발광다이오드 사이에 배치되며, 상기 기판의 상면으로부터 돌출된 스페이서;
    상기 스페이서와 중첩되도록 배치된 도전층; 및
    상기 스페이서의 일측에서 상기 도전층을 노출하는 컨택영역;을 포함하며,
    상기 컨택영역을 통해서 상기 복수의 유기발광다이오드의 공통층과 상기 도전층이 접속하는, 유기발광표시장치.
  2. 제1항에 있어서,
    상기 컨택영역은 상기 스페이서를 둘러싸도록 배치된, 유기발광표시장치.
  3. 제1항에 있어서,
    상기 도전층은 상기 복수의 유기발광다이오드의 화소전극과 동일층에서 상기 화소전극과 이격되어 배치된, 유기발광표시장치.
  4. 제1항에 있어서,
    상기 도전층은 공통전원전압을 전달하는 배선인, 유기발광표시장치.
  5. 제1항에 있어서,
    상기 도전층이 상기 스페이서에 대응하는 부분의 면적은 상기 스페이서의 면적에 비해서 큰, 유기발광표시장치.
  6. 제1항에 있어서,
    상기 도전층은 상기 복수의 유기발광다이오드의 화소전극과 다른 층에 배치된, 유기발광표시장치.
  7. 제6항에 있어서,
    상기 도전층은 상기 복수의 유기발광다이오드의 화소전극과 적어도 일부 중첩된, 유기발광표시장치.
  8. 제1항에 있어서,
    상기 도전층 하부에 배치된 제1배선;을 더 포함하며,
    상기 도전층은 상기 제1배선과 비아홀을 통해서 접속된, 유기발광표시장치.
  9. 제8항에 있어서,
    상기 제1배선은 공통전압전원을 전달하는 배선인, 유기발광표시장치.
  10. 제8항에 있어서,
    상기 도전층은 제1연결전극 및 제2연결전극을 포함하며,
    상기 제1연결전극은 제1비아홀을 통해서 상기 제1배선과 연결되며, 상기 제2연결전극은 제2비아홀을 통해서 상기 제1배선과 연결된, 유기발광표시장치.
  11. 제1항에 있어서,
    상기 기판 상에 배치된 박막트랜지스터; 및
    상기 박막트랜지스터 및 상기 복수의 유기발광다이오드 사이에 배치되어 적층된 제1평탄화층 및 제2평탄화층;을 더 포함하며,
    상기 도전층은 상기 제1평탄화층과 상기 제2평탄화층 사이에 배치된, 유기발광표시장치.
  12. 제1항에 있어서,
    상기 컨택영역은 복수의 컨택홀을 포함하며, 상기 복수의 컨택홀은 상기 스페이서를 둘러싸도록 배치된, 유기발광표시장치.
  13. 제1항에 있어서,
    상기 복수의 유기발광다이오드의 화소전극의 가장자리를 덮고 중앙을 노출하는 개구를 포함하는 화소정의막;을 더 포함하며,
    상기 스페이서는 상기 화소정의막의 상면으로부터 돌출된, 유기발광표시장치.
  14. 기판;
    상기 기판 상에 배치된 복수의 유기발광다이오드;
    상기 복수의 유기발광다이오드 각각의 화소전극의 가장자리를 덮고, 상기 화소전극의 중앙부를 노출하는 화소정의막;
    상기 복수의 유기발광다이오드 사이에서 상기 화소정의막 상부에 배치되며, 상기 화소정의막의 상면으로부터 돌출된 스페이서;
    상기 스페이서와 중첩되도록 배치된 제1배선;
    상기 스페이서의 일측에서 상기 제1배선을 노출하는 컨택영역;을 포함하며,
    상기 컨택영역을 통해서 상기 복수의 유기발광다이오드의 공통층과 상기 제1배선이 접속하는, 유기발광표시장치.
  15. 제14항에 있어서,
    상기 컨택영역은 상기 스페이서를 둘러싸도록 배치된, 유기발광표시장치.
  16. 제14항에 있어서,
    상기 제1배선은 상기 복수의 유기발광다이오드의 화소전극과 동일층에서 상기 화소전극과 이격되어 배치된, 유기발광표시장치.
  17. 제14항에 있어서,
    상기 제1배선은 공통전원전압을 전달하는 배선인, 유기발광표시장치.
  18. 제14항에 있어서,
    상기 기판 상에 배치된 박막트랜지스터; 및
    상기 박막트랜지스터 및 상기 복수의 유기발광다이오드 사이에 배치되어 적층된 제1평탄화층 및 제2평탄화층;을 더 포함하며,
    상기 제1배선은 상기 제1평탄화층과 상기 제2평탄화층 사이에 배치된, 유기발광표시장치.
  19. 제14항에 있어서,
    상기 기판과 마주보도록 배치된 밀봉기판;을 더 포함하는, 유기발광표시장치.
  20. 제14항에 있어서,
    상기 복수의 유기발광다이오드를 덮도록 배치된 박막봉지층;을 더 포함하며,
    상기 박막봉지층은 제1무기봉지층, 유기봉지층, 및 제2무기봉지층이 순차 적층된, 유기발광표시장치.


KR1020190135757A 2019-10-29 2019-10-29 유기발광표시장치 Pending KR20210052651A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190135757A KR20210052651A (ko) 2019-10-29 2019-10-29 유기발광표시장치
US17/028,967 US12029081B2 (en) 2019-10-29 2020-09-22 Organic light-emitting display apparatus including a contact area exposing a conductive layer overlapping a spacer
CN202011183919.0A CN112750880A (zh) 2019-10-29 2020-10-29 有机发光显示设备
US18/761,199 US20240357889A1 (en) 2019-10-29 2024-07-01 Organic light-emitting display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190135757A KR20210052651A (ko) 2019-10-29 2019-10-29 유기발광표시장치

Publications (1)

Publication Number Publication Date
KR20210052651A true KR20210052651A (ko) 2021-05-11

Family

ID=75585130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190135757A Pending KR20210052651A (ko) 2019-10-29 2019-10-29 유기발광표시장치

Country Status (3)

Country Link
US (2) US12029081B2 (ko)
KR (1) KR20210052651A (ko)
CN (1) CN112750880A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220096854A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치
CN112864218A (zh) * 2021-04-16 2021-05-28 京东方科技集团股份有限公司 发光基板和发光装置
KR20230064707A (ko) * 2021-11-03 2023-05-11 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100963074B1 (ko) * 2008-10-17 2010-06-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR20100093221A (ko) * 2009-02-16 2010-08-25 삼성모바일디스플레이주식회사 유기전계발광 표시 장치
KR20140077624A (ko) * 2012-12-14 2014-06-24 삼성디스플레이 주식회사 롤투롤 공정용 플렉서블 기판 및 이의 제조 방법
KR102090555B1 (ko) * 2012-12-27 2020-03-18 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102020805B1 (ko) * 2012-12-28 2019-09-11 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법
US10141383B2 (en) * 2014-07-29 2018-11-27 Lg Display Co., Ltd. Organic light emitting display device and method for manufacturing the same
US9570471B2 (en) * 2014-08-05 2017-02-14 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
CN105633297B (zh) * 2014-11-25 2018-04-20 乐金显示有限公司 透视有机发光显示装置及其制造方法
KR102293365B1 (ko) 2014-12-18 2021-08-25 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
KR102349784B1 (ko) * 2017-11-24 2022-01-10 엘지디스플레이 주식회사 유기발광 표시장치
KR102387344B1 (ko) * 2017-11-30 2022-04-15 엘지디스플레이 주식회사 유기발광 표시장치
KR102489043B1 (ko) * 2017-12-27 2023-01-16 엘지디스플레이 주식회사 유기발광 표시장치
CN109326738B (zh) * 2018-09-30 2020-02-11 云谷（固安）科技有限公司 显示面板、显示装置及显示面板的制造方法
CN109659444B (zh) * 2018-11-29 2021-04-23 昆山国显光电有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US20240357889A1 (en) 2024-10-24
CN112750880A (zh) 2021-05-04
US12029081B2 (en) 2024-07-02
US20210126081A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
US12069897B2 (en) Organic light-emitting diode (OLED) display having a semiconductor layer including a third portion extending in a third direction joining a first and second portions that extending in different directions
US11793060B2 (en) Organic light-emitting diode display including a storage capacitive plate and a driving voltage line formed on the same layer and manufacturing method thereof
US9941340B2 (en) Organic light-emitting diode display including a shielding electrode with reduced crosstalk
KR102372774B1 (ko) 유기 발광 표시 장치
KR102166341B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
US10340324B2 (en) Organic light-emitting diode display
US9293514B2 (en) Organic light emitting diode display
US9189990B2 (en) Organic light emitting diode display
US10319803B2 (en) Organic light-emitting diode display
KR102478470B1 (ko) 박막 트랜지스터 기판, 및 유기 발광 표시 장치
US9548341B2 (en) Organic light emitting diode display
US9721499B2 (en) Organic light emitting diode display including driving voltage line
US9953576B2 (en) Organic light-emitting diode display
US20240357889A1 (en) Organic light-emitting display apparatus
KR20200115944A (ko) 유기발광표시장치
KR102379744B1 (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20180098447A (ko) 유기 발광 표시 장치
US9634284B2 (en) Display device including a protection film having nanobeads
KR101411745B1 (ko) 유기전계발광표시장치 및 이의 구동방법
KR101367000B1 (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20191029

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20221031

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20191029

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20250421

Patent event code: PE09021S01D