[go: up one dir, main page]

KR101367000B1 - 유기전계발광표시장치 - Google Patents

유기전계발광표시장치 Download PDF

Info

Publication number
KR101367000B1
KR101367000B1 KR1020070124409A KR20070124409A KR101367000B1 KR 101367000 B1 KR101367000 B1 KR 101367000B1 KR 1020070124409 A KR1020070124409 A KR 1020070124409A KR 20070124409 A KR20070124409 A KR 20070124409A KR 101367000 B1 KR101367000 B1 KR 101367000B1
Authority
KR
South Korea
Prior art keywords
switching transistor
gate
scan
transistor
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070124409A
Other languages
English (en)
Other versions
KR20090057709A (ko
Inventor
배한진
김승태
임호민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070124409A priority Critical patent/KR101367000B1/ko
Publication of KR20090057709A publication Critical patent/KR20090057709A/ko
Application granted granted Critical
Publication of KR101367000B1 publication Critical patent/KR101367000B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은, 제1스캔 배선으로부터 공급된 제1스캔 신호에 의해 동일하게 턴온하는 제1, 제2 및 제3스위칭 트랜지스터와, 제2스캔 배선으로부터 공급된 제2스캔 신호에 의해 턴온하는 제4스위칭 트랜지스터와, 제1, 제2 및 제3스위칭 트랜지스터가 턴온되고 데이터 배선으로부터 데이터 신호가 공급되면 데이터 신호에 의해 문턱전압이 동시에 프로그래밍되는 제1 및 제2구동 트랜지스터와, 제1 및 제2구동 트랜지스터에 동일한 데이터 전압을 공급하는 커패시터와, 제1구동 트랜지스터가 턴온되고 제4스위칭 트랜지스터가 턴온되면 발광하는 유기 발광다이오드를 포함하는 서브 픽셀; 제1 및 제2스캔 배선에 제1 및 제2스캔 신호를 공급하는 스캔 구동부; 및 데이터 배선에 데이터 신호를 공급하는 데이터 구동부를 포함하는 유기전계발광표시장치를 제공한다.
유기전계발광표시장치, 전류, 미러

Description

유기전계발광표시장치{Organic Light Emitting Display}
본 발명은 유기전계발광표시장치에 관한 것이다.
유기전계발광표시장치에 사용되는 유기전계발광소자는 기판 상에 위치하는 두 개의 전극 사이에 발광층이 형성된 자발광소자였다.
또한, 유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식 등이 있다. 그리고, 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어져 있다.
이러한 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀에 스캔 신호, 데이터 신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있다.
한편, 유기전계발광표시장치의 구동방법은 크게 전압형 및 전류형으로 나눌 수 있다. 여기서, 전압형의 경우, 패널의 기생 커패시터에 의한 데이터 신호의 공급 지연 시간이 전류형에 비해 짧은 장점이 있다. 그러나, 전압형은 서브 픽셀 내에 보상회로를 내장할 경우 보상 정도가 전류형에 비해 작다는 단점이 있다.
이와는 달리 전류형의 경우, 복잡한 보상회로 없이도 보상이 가능하며 보상 정도가 전류형에 비해 크다는 장점이 있다. 그러나, 데이터 신호만큼의 전류를 공급기 때문에 데이터 신호를 공급하는 데 많은 지연 시간이 걸린다는 단점이 있다.
따라서, 전류형의 경우 이와 같은 단점을 극복하기 위해 스케일 다운(Scale Down) 기법을 사용한 트랜지스터 미러 회로를 이용하였는데, 이는 미러 형태로 배치된 두 트랜지스터가 정합되지 않으면 그 크기만큼 잘못된 데이터 신호가 공급되는 단점이 있어 이의 개선이 요구된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명의 목적은, 문턱전압과 전류 이동도에 편차가 발생하지 않도록 문턱전압을 동시에 프로그래밍할 수 있는 전류 구동형 유기전계발광표시장치를 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명은, 제1스캔 배선으로부터 공급된 제1스캔 신호에 의해 동일하게 턴온하는 제1, 제2 및 제3스위칭 트랜지스터와, 제2스캔 배선으로부터 공급된 제2스캔 신호에 의해 턴온하는 제4스위칭 트랜지스터와, 제1, 제2 및 제3스위칭 트랜지스터가 턴온되고 데이터 배선으로부터 데이터 신호가 공급되면 데이터 신호에 의해 문턱전압이 동시에 프로그래밍되는 제1 및 제2구동 트랜지스터와, 제1 및 제2구동 트랜지스터에 동일한 데이터 전압을 공급하는 커패시터와, 제1구동 트랜지스터가 턴온되고 제4스위칭 트랜지스터가 턴온되면 발광하는 유기 발광다이오드를 포함하는 서브 픽셀; 제1 및 제2스캔 배선에 제1 및 제2스캔 신호를 공급하는 스캔 구동부; 및 데이터 배선에 데이터 신호를 공급하는 데이터 구동부를 포함하는 유기전계발광표시장치를 제공한다.
제1 및 제2구동 트랜지스터는, 동일한 크기를 갖는 미러 트랜지스터일 수 있다.
스캔 구동부는, 제1 및 제2구동 트랜지스터가 동시에 프로그래밍 되도록 제1 스캔 배선에 제1스캔 신호를 공급하고, 제1, 제2 및 제3스위칭 트랜지스터가 턴온되는 구간에 제4스위칭 트랜지스터가 턴오프되도록 제2스캔 배선에 제2스캔 신호를 공급할 수 있다.
서브 픽셀은, 데이터 배선에 일단이 연결되고 제1스캔 배선에 게이트가 연결된 제1스위칭 트랜지스터와, 제1스캔 배선에 게이트가 연결되고 데이터 배선에 일단이 연결된 제2스위칭 트랜지스터와, 제1스캔 배선에 게이트가 연결되고 데이터 배선에 일단이 연결된 제3스위칭 트랜지스터와, 제2스캔 배선에 게이트가 연결되고 제3스위칭 트랜지스터의 타단에 일단이 연결된 제4스위칭 트랜지스터와, 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 제3스위칭 트랜지스터의 타단에 일단이 연결되며 제1전원 배선에 타단이 연결된 제1구동 트랜지스터와, 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 제2스위칭 트랜지스터의 타단에 일단이 연결되며 제1전원 배선에 타단이 연결된 제2구동 트랜지스터와, 제1전원 배선에 일단이 연결되고 제1 및 제2구동 트랜지스터의 게이트에 타단이 공통으로 연결된 커패시터와, 제4스위칭 트랜지스터의 타단에 제1전극이 연결되고 제2전원 배선에 제2전극이 연결된 유기 발광다이오드를 포함할 수 있다.
서브 픽셀은, 데이터 배선에 일단이 연결되고 제1스캔 배선에 게이트가 연결된 제1스위칭 트랜지스터와, 제1스캔 배선에 게이트가 연결되고 데이터 배선에 일단이 연결된 제2스위칭 트랜지스터와, 제1스캔 배선에 게이트가 연결되고 제2스위칭 트랜지스터의 타단에 일단이 연결된 제3스위칭 트랜지스터와, 제2스캔 배선에 게이트가 연결되고 제3스위칭 트랜지스터의 타단에 일단이 연결된 제4스위칭 트랜 지스터와, 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 제3스위칭 트랜지스터의 타단에 일단이 연결되며 제1전원 배선에 타단이 연결된 제1구동 트랜지스터와, 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 제2스위칭 트랜지스터의 타단에 일단이 연결되며 제1전원 배선에 타단이 연결된 제2구동 트랜지스터와, 제1전원 배선에 일단이 연결되고 제1 및 제2구동 트랜지스터의 게이트에 타단이 공통으로 연결된 커패시터와, 제4스위칭 트랜지스터의 타단에 제1전극이 연결되고 제2전원 배선에 제2전극이 연결된 유기 발광다이오드를 포함할 수 있다.
서브 픽셀은, 데이터 배선에 일단이 연결되고 제1스캔 배선에 게이트가 연결된 제1스위칭 트랜지스터와, 제1스캔 배선에 게이트가 연결되고 제1스위칭 트랜지스터의 타단에 일단이 연결된 제2스위칭 트랜지스터와, 제1스캔 배선에 게이트가 연결되고 제2스위칭 트랜지스터의 타단에 일단이 연결된 제3스위칭 트랜지스터와, 제2스캔 배선에 게이트가 연결되고 제3스위칭 트랜지스터의 타단에 일단이 연결된 제4스위칭 트랜지스터와, 제2스위칭 트랜지스터의 타단에 게이트가 연결되고 제3스위칭 트랜지스터의 타단에 일단이 연결되며 제1전원 배선에 타단이 연결된 제1구동 트랜지스터와, 제2스위칭 트랜지스터의 타단에 게이트가 연결되고 제1스위칭 트랜지스터의 타단에 일단이 연결되며 제1전원 배선에 타단이 연결된 제2구동 트랜지스터와, 제1전원 배선에 일단이 연결되고 제1 및 제2구동 트랜지스터의 게이트에 타단이 공통으로 연결된 커패시터와, 제4스위칭 트랜지스터의 타단에 제1전극이 연결되고 제2전원 배선에 제2전극이 연결된 유기 발광다이오드를 포함할 수 있다.
서브 픽셀은, 데이터 배선에 일단이 연결되고 제1스캔 배선에 게이트가 연결 된 제1스위칭 트랜지스터와, 제1스캔 배선에 게이트가 연결되고 제1스위칭 트랜지스터의 타단에 일단이 연결된 제2스위칭 트랜지스터와, 제1스캔 배선에 게이트가 연결되고 제2스위칭 트랜지스터의 타단에 일단이 연결된 제3스위칭 트랜지스터와, 제2스캔 배선에 게이트가 연결되고 제3스위칭 트랜지스터의 타단에 일단이 연결된 제4스위칭 트랜지스터와, 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 제3스위칭 트랜지스터의 타단에 일단이 연결되며 제1전원 배선에 타단이 연결된 제1구동 트랜지스터와, 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 제2스위칭 트랜지스터의 타단에 일단이 연결되며 제1전원 배선에 타단이 연결된 제2구동 트랜지스터와, 제1전원 배선에 일단이 연결되고 제1 및 제2구동 트랜지스터의 게이트에 타단이 공통으로 연결된 커패시터와, 제4스위칭 트랜지스터의 타단에 제1전극이 연결되고 제2전원 배선에 제2전극이 연결된 유기 발광다이오드를 포함할 수 있다.
서브 픽셀은, 데이터 배선에 일단이 연결되고 제1스캔 배선에 게이트가 연결된 제1스위칭 트랜지스터와, 제1스캔 배선에 게이트가 연결되고 제1스위칭 트랜지스터의 타단에 일단이 연결된 제2스위칭 트랜지스터와, 제1스캔 배선에 게이트가 연결되고 제1스위칭 트랜지스터의 타단에 일단이 연결된 제3스위칭 트랜지스터와, 제2스캔 배선에 게이트가 연결되고 제3스위칭 트랜지스터의 타단에 일단이 연결된 제4스위칭 트랜지스터와, 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 제3스위칭 트랜지스터의 타단에 일단이 연결되며 제1전원 배선에 타단이 연결된 제1구동 트랜지스터와, 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 제2스위칭 트랜지스터의 타단에 일단이 연결되며 제1전원 배선에 타단이 연결된 제2구동 트랜지스 터와, 제1전원 배선에 일단이 연결되고 제1 및 제2구동 트랜지스터의 게이트에 타단이 공통으로 연결된 커패시터와, 제4스위칭 트랜지스터의 타단에 제1전극이 연결되고 제2전원 배선에 제2전극이 연결된 유기 발광다이오드를 포함할 수 있다.
서브 픽셀은, 데이터 배선에 일단이 연결되고 제1스캔 배선에 게이트가 연결된 제1스위칭 트랜지스터와, 제1스캔 배선에 게이트가 연결되고 데이터 배선에 일단이 연결된 제2스위칭 트랜지스터와, 제1스캔 배선에 게이트가 연결되고 제2스위칭 트랜지스터의 타단에 일단이 연결된 제3스위칭 트랜지스터와, 제2스캔 배선에 게이트가 연결되고 제3스위칭 트랜지스터의 타단에 일단이 연결된 제4스위칭 트랜지스터와, 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 제3스위칭 트랜지스터의 타단에 일단이 연결되며 제1전원 배선에 타단이 연결된 제1구동 트랜지스터와, 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 제2스위칭 트랜지스터의 타단에 일단이 연결되며 제1전원 배선에 타단이 연결된 제2구동 트랜지스터와, 제1전원 배선에 일단이 연결되고 제1 및 제2구동 트랜지스터의 게이트에 타단이 공통으로 연결된 커패시터와, 제4스위칭 트랜지스터의 타단에 제1전극이 연결되고 제2전원 배선에 제2전극이 연결된 유기 발광다이오드를 포함할 수 있다.
서브 픽셀에 포함된 트랜지스터들은, p형 트랜지스터일 수 있다.
본 발명은, 문턱전압과 전류 이동도에 편차가 발생하지 않도록 문턱전압을 동시에 프로그래밍할 수 있는 전류 구동형 유기전계발광표시장치를 제공하는 효과 가 있다. 또한, 유기전계발광표시장치는 미러 트랜지스터 간의 부정합에 의한 오차를 줄일 수 있고 프로그래밍하는 전류를 스케일 다운하는 효과뿐만 아니라 서브 픽셀에서 트랜지스터가 차지하는 비중을 줄일 수 있는 서브 픽셀 구조를 제공하는 효과가 있다.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 개략적인 평면도이다.
도 1에 도시된 바와 같이, 유기전계발광표시장치는 기판(110) 상에 다수의 서브 픽셀(P)이 위치하는 표시부(120)를 포함할 수 있다. 기판(110) 상에 위치하는 다수의 서브 픽셀(P)은 수분이나 산소에 취약하다.
그리하여, 밀봉기판(130)을 구비하고, 표시부(120)의 외곽 기판(110)에 접착부재(140)를 형성하여 기판(110)과 밀봉기판(130)을 봉지할 수 있다. 한편, 다수의 서브 픽셀(P)은 기판(110) 상에 위치하는 구동부(150)에 의해 구동되어 영상을 표현할 수 있다.
구동부(150)는 다수의 서브 픽셀(P)에 제1 및 제2스캔 신호를 공급하는 스캔 구동부와 다수의 서브 픽셀(P)에 데이터 신호를 공급하는 데이터 구동부를 포함할 수 있다. 여기서, 구동부(150)는 스캔 구동부와 데이터 구동부가 하나로 형성된 것 을 일례로 개략적으로 도시한 것일 뿐 앞서 설명한 바와 같이 스캔 구동부와 데이터 구동부가 기판(110) 상에 구분되어 위치할 수 있다.
한편, 앞서 설명한 서브 픽셀은 다음과 같을 수 있다.
도 2a는 도 1에 도시된 서브 픽셀의 단면 예시도 이다.
도 2a에 도시된 바와 같이, 기판(110) 상에 버퍼층(105)이 위치한다. 버퍼층(105)은 기판(110)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 트랜지스터를 보호하기 위해 형성하는 것으로, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등을 사용하여 선택적으로 형성할 수 있다.
여기서, 기판(110)은 유리, 플라스틱 또는 금속일 수 있다.
버퍼층(105) 상에 반도체층(111)이 위치한다. 상기 반도체층(111)은 비정질 실리콘 또는 결정화된 다결정 실리콘을 포함할 수 있다.
또한, 반도체층(111)은 p형 또는 n형의 불순물을 포함하는 소오스 영역 및 드레인 영역을 포함할 수 있으며, 소오스 영역 및 드레인 영역 이외의 채널 영역을 포함할 수 있다.
반도체층(111) 상에 게이트 절연막일 수 있는 제 1 절연막(115)이 위치한다. 제 1 절연막(115)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다.
제 1 절연막(115)의 상에 위치하는 반도체층(111)의 일정 영역, 즉 불순물이 주입되었을 경우의 채널 영역과 대응되는 위치에 게이트 전극(120c)이 위치할 수 있다. 그리고, 상기 게이트 전극(120c)과 동일층 상에 스캔 배선(120a) 및 커패시터 하부 전극(120b)이 위치할 수 있다.
게이트 전극(120c)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다.
또한, 게이트 전극(120c)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다.
또한, 게이트 전극(120c)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
스캔 배선(120a)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 스캔 배선(120a)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 스캔 배선(120a)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
층간 절연막이 되는 제 2 절연막(125)은 스캔 배선(120a), 커패시터 하부 전극(120b) 및 게이트 전극(120c)을 포함하는 기판(110) 상에 위치한다. 제 2 절연막(125)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있 다.
제 2 절연막(125) 및 제 1 절연막(115) 내에 반도체층(111)의 일부를 노출시키는 콘택홀들(130b, 130c)이 위치한다.
제 2 절연막(125) 및 제 1 절연막(115)을 관통하는 콘택홀들(130b, 130c)을 통하여 반도체층(111)과 전기적으로 연결되는 드레인 전극 및 소오스 전극(140c, 140d)이 화소 영역에 위치한다.
드레인 전극 및 소오스 전극(140c, 140d)은 단일층 또는 다중층으로 이루어질 수 있으며, 드레인 전극 및 소오스 전극(140c, 140d)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 드레인 전극 및 소오스 전극(140c, 140d)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
그리고, 드레인 전극 및 소오스 전극(140c, 140d)과 동일층 상에 데이터 배선(140a), 커패시터 상부 전극(140b) 및 전원 배선(140e)이 위치할 수 있다.
비화소 영역에 위치하는 데이터 배선(140a), 전원 배선(140e)은 단일층 또는 다중층으로 이루어질 수 있으며, 데이터 배선(140a) 및 전원 배선(140e)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다.
또한, 데이터 배선(140a) 및 전원 배선(140e)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
이 밖에, 데이터 배선(140a) 및 전원 배선(140e)은 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
제 3 절연막(145)은 데이터 배선(140a), 커패시터 상부 전극(140b), 드레인 및 소오스 전극(140c, 140d)과 전원 배선(140e) 상에 위치한다. 제 3 절연막(145)은 하부 구조의 단차를 완화하기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 또는 실리콘 산화물을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 무기물로 형성될 수 있다.
이와는 달리, 제 3 절연막(145)은 패시베이션막일 수 있으며, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 또는 이들의 다중층일 수 있다.
제 3 절연막(145) 내에 드레인 및 소오스 전극(140c, 140d) 중 어느 하나를 노출시키는 비어홀(165)이 위치하며, 제 3 절연막(145) 상에 비어홀(165)을 통하여 드레인 및 소오스 전극(140c, 140d) 중 어느 하나와 전기적으로 연결되는 제1전극(160)이 위치한다.
제1전극(160)은 애노드일 수 있으며, 투명한 전극 또는 반사 전극일 수 있다. 여기서, 유기전계발광표시장치의 구조가 배면 또는 양면발광일 경우에 제1전극(160)은 투명한 전극일 수 있으며, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 중 어느 하나일 수 있다.
또한, 유기전계발광표시장치의 구조가 전면발광일 경우에 제1전극(160)은 반사 전극일 수 있으며, ITO, IZO 또는 ZnO 중 어느 하나로 이루어진 층 하부에 알루미늄(Al), 은(Ag) 또는 니켈(Ni) 중 어느 하나로 이루어진 반사층을 더 포함할 수 있고, 이와 더불어, ITO, IZO 또는 ZnO 중 어느 하나로 이루어진 두 개의 층 사이에 반사층을 포함할 수 있다.
제1전극(160) 상에 인접하는 제1전극들을 절연시키며, 제1전극(160)의 일부를 노출시키는 개구부(175)를 포함하는 제4절연막(155)이 위치한다. 개구부(175)에 의해 노출된 제1전극(160) 상에 발광층(170)이 위치한다.
발광층(170) 상에 제2전극(180)이 위치한다. 제2전극(180)은 캐소드 전극일 수 있으며, 일함수가 낮은 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다.
여기서, 제2전극(180)은 유기전계발광표시장치가 전면 또는 양면발광구조일 경우, 빛을 투과할 수 있을 정도로 얇은 두께로 형성할 수 있으며, 유기전계발광표시장치가 배면발광구조일 경우, 빛을 반사시킬 수 있을 정도로 두껍게 형성할 수 있다.
전술한 실시 예는 총 7매의 마스크 즉, 반도체층, 게이트 전극(스캔 배선 및 커패시터 하부전극 포함), 콘택홀들, 소오스 전극 및 드레인 전극(데이터 배선, 전원 배선, 커패시터 상부전극 포함), 비어홀, 제1전극 및 개구부를 형성하는 공정에 마스크가 사용된 유기전계발광표시장치의 구조를 예로 설명하였다.
이하에서는, 총 5매의 마스크를 이용하여 유기전계발광표시장치가 형성된 실시 예를 개시한다. 하기에 개시하는 실시 예에서 전술한 내용과 중복되는 부분의 설명은 생략한다.
도 2b는 도 1에 도시된 서브 픽셀의 다른 단면 예시도 이다.
도 2b에 도시된 바와 같이, 기판(110) 상에 버퍼층(105)이 위치하고, 버퍼층(105) 상에 반도체층(111)이 위치한다. 반도체층(111) 상에 제 1 절연막(115)이 위치하고, 제 1 절연막(115) 상에 게이트 전극(120c), 커패시터 하부전극(120b) 및 스캔 배선(120a)이 위치한다. 게이트 전극(120c) 상에 제 2 절연막(125)이 위치한다.
제 2 절연막(125) 상에 제1전극(160)이 위치하고, 반도체층(111)을 노출시키는 콘택홀들(130b, 130c)이 위치한다. 제1전극(160)과 콘택홀들(130b, 130c)은 동시에 형성될 수 있다.
제 2 절연막(125) 상에 소오스 전극(140d), 드레인 전극(140c), 데이터 배선(140a), 커패시터 상부전극(140b) 및 전원 배선(140e)이 위치한다. 여기서 드레인 전극(140c)의 일부는 제1전극(160) 상에 위치할 수 있다.
전술한 구조물이 형성된 기판(110) 상에 화소정의막 또는 뱅크층일 수 있는 제 3 절연막(145)이 위치하고, 제 3 절연막(145)에는 제1전극(160)을 노출시키는 개구부(175)가 위치한다. 개구부(175)에 의해 노출된 제1전극(160) 상에 발광층(170)이 위치하고, 그 상부에 제2전극(180)이 위치한다.
위와 같이, 총 5매의 마스크 즉, 반도체층, 게이트 전극(스캔 배선 및 커패 시터 하부전극 포함), 제1전극(콘택홀 포함), 소오스/드레인 전극(데이터 배선, 전원 배선, 커패시터 상부전극 포함) 및 개구부를 형성하는 공정에 마스크가 사용된 유기전계발광표시장치는 마스크의 개수를 줄여 제조 비용을 절감하고 대량 생산의 효율성을 높일 수 있는 이점이 있다.
이러한 유기전계발광표시장치는 컬러영상을 구현함에 있어서 여러가지 방법이 있을 수 있는데, 도 3a내지 3b를 참조하여 그 구현방법에 대해 살펴보기로 한다.
도 3a내지 3b는 본 발명의 일 실시 예에 따른 유기전계발광표시장치에서 컬러 영상을 구현하는 실시예들을 나타내는 도면이다.
먼저, 도 3a에 나타낸 컬러 영상 구현 방식은 적색, 녹색, 청색의 빛을 각각 방출하는 적색 발광층(170R), 녹색 발광층(170G), 청색 발광층(170B)을 별도로 구비한 유기전계발광표시장치의 컬러 영상 구현방식을 나타낸 것이다.
도 3a에 도시된 바와 같이, 적색광, 녹색광, 청색광이 각각의 발광층(170R, 170G, 170B)으로부터 각각 제공됨으로써, 적색광/녹색광/청색광이 혼합되어 컬러 영상을 표시할 수 있다.
여기서 각 발광층(170R, 170G, 170B)의 상, 하부에는 전자수송층(ETL), 정공수송층(HTL) 등이 더 포함될 수 있으며, 그 배열 및 구조에 대해서는 다양한 변형이 가능하다.
또한, 도 3b에 나타낸 컬러 영상 구현 방식은 백색 발광층(270W)과 적색 컬러필터(290R), 녹색 컬러필터(290G), 청색 컬러필터(290B)를 구비한 유기전계발광 표시장치의 컬러 영상 구현방식을 나타낸 것이다.
도 3b에 도시된 바와 같이, 백색 발광층(270W)으로부터 제공되는 백색 빛이 적색 컬러필터(290R), 녹색 컬러필터(290G), 청색 컬러필터(290B)를 각각 투과하면서, 적색광/녹색광/청색광이 각각 생성되어 혼합됨으로써, 컬러 영상을 표시할 수 있다.
여기서 각 백색 발광층(270W)의 상, 하부에는 전자수송층(ETL), 정공수송층(HTL) 등이 더 포함될 수 있으며, 그 배열 및 구조에 대해서는 다양한 변형이 가능하다.
여기서, 도 3a 내지 도 3b에서는 배면발광구조를 도시하고 설명하였으나, 이에 한정되는 것은 아니며, 전면발광구조에 따라, 그 배열 및 구조에 대해서 다양한 변형이 가능하다.
또한, 컬러 영상 구현방식에 대해서, 두 가지 종류의 구동방식을 도시하고 설명하였으나, 이에 한정되는 것은 아니며, 필요에 따라 다양한 변형이 가능하다.
도 4는 본 발명의 일 실시예에 따른 유기 발광다이오드의 계층 구조도 이다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 유기 발광다이오드는 기판(110), 기판(110)에 위치하는 제1전극(160)이 위치하고, 상기 제1전극(160) 상에 위치하는 정공주입층(171), 정공수송층(172), 발광층(170), 전자수송층(173), 전자주입층(174) 및 전자주입층(174)상에 위치하는 제2전극(180)을 포함할 수 있다.
먼저, 제1전극(160) 상에 정공주입층(171)이 위치한다. 상기 정공주입 층(171)은 상기 제1전극(160)으로부터 발광층(170)으로 정공의 주입을 원활하게 하는 역할을 할 수 있으며, CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline) 및 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
앞서 설명한, 정공주입층(171)은 증발법 또는 스핀코팅법을 이용하여 형성할 수 있다.
정공수송층(172)은 정공의 수송을 원활하게 하는 역할을 하며, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
정공수송층(172)은 증발법 또는 스핀코팅법을 이용하여 형성할 수 있다. 앞서 설명한 발광층(170)은 적색, 녹색, 청색 및 백색을 발광하는 물질로 이루어질 수 있으며, 인광 또는 형광물질을 이용하여 형성할 수 있다.
발광층(170)이 적색인 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum)로 이루어진 군 에서 선택된 어느 하나 이상을 포함하는 도펀트를 포함하는 인광물질로 이루어질 수 있고, 이와는 달리 PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.
발광층(170)이 녹색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있고, 이와는 달리, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.
발광층(170)이 청색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있다.
이와는 달리, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자로 이루어진 군에서 선택된 어느 하나를 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.
여기서, 전자수송층(173)은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 및 SAlq로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
전자수송층(173)은 증발법 또는 스핀코팅법을 이용하여 형성할 수 있다. 전자수송층(173)은 제1전극으로부터 주입된 정공이 발광층을 통과하여 제2전극으로 이동하는 것을 방지하는 역할도 할 수 있다. 즉, 정공저지층의 역할을 하여 발광층에서 정공과 전자의 결합을 효율적이게 하는 역할을 할 수도 있다.
여기서, 전자주입층(174)은 전자의 주입을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq를 사용할 수 있으나 이에 한정되지 않는다.
전자주입층(174)은 전자주입층을 이루는 유기물과 무기물을 진공증착법으로 형성할 수 있다.
여기서, 정공주입층(171) 또는 전자주입층(174)은 무기물을 더 포함할 수 있으며, 상기 무기물은 금속화합물을 더 포함할 수 있다. 상기 금속화합물은 알칼리 금속 또는 알칼리 토금속을 포함할 수 있다. 알칼리 금속 또는 알칼리 토금속을 포함하는 금속화합물은 LiQ, LiF, NaF, KF, RbF, CsF, FrF, BeF2, MgF2, CaF2, SrF2, BaF2 및 RaF2로 이루어진 군에서 선택된 어느 하나 이상일 수 있으나 이에 한정되지 않는다.
즉, 전자주입층(174)내의 무기물은 제2전극(180)으로부터 발광층(170)으로 주입되는 전자의 호핑(hopping)을 용이하게 하여, 발광층내로 주입되는 정공과 전자의 밸런스를 맞추어 발광효율을 향상시킬 수 있다.
또한, 정공주입층(171) 내의 무기물은 제1전극(160)으로부터 발광층(170)으로 주입되는 정공의 이동성을 줄여줌으로써, 발광층(170)내로 주입되는 정공과 전자의 밸런스를 맞추어 발광효율을 향상시킬 수 있다.
여기서, 본 발명은 도 4에 한정되는 것은 아니며, 전자 주입층(174), 전자 수송층(173), 정공 수송층(172), 정공 주입층(171) 중 적어도 어느 하나가 생략될 수도 있다.
한편, 본 발명에 따른 유기전계발광표시장치의 표시 패널에 배치된 서브 픽셀은 제1스캔 배선으로부터 공급된 제1스캔 신호에 의해 동일하게 턴온하는 제1, 제2 및 제3스위칭 트랜지스터를 포함할 수 있다. 또한, 제2스캔 배선으로부터 공급된 제2스캔 신호에 의해 턴온하는 제4스위칭 트랜지스터를 포함할 수 있다. 또한, 제1, 제2 및 제3스위칭 트랜지스터가 턴온되고 데이터 배선으로부터 데이터 신호가 공급되면 데이터 신호에 의해 문턱전압이 동시에 프로그래밍되는 제1 및 제2구동 트랜지스터를 포함할 수 있다. 또한, 제1 및 제2구동 트랜지스터에 동일한 데이터 전압을 공급하는 커패시터를 포함할 수 있다. 또한, 제1구동 트랜지스터가 턴온되고 제4스위칭 트랜지스터가 턴온되면 발광하는 유기 발광다이오드를 포함할 수 있다.
한편, 앞서 설명한 제1 및 제2구동 트랜지스터는, 동일한 크기를 갖는 미러 트랜지스터일 수 있다. 그리고, 서브 픽셀에 포함된 트랜지스터들은 p형일 수 있다.
여기서, 스캔 구동부는, 제1 및 제2구동 트랜지스터가 동시에 프로그래밍 되도록 제1스캔 배선에 제1스캔 신호를 공급하고, 제1, 제2 및 제3스위칭 트랜지스터가 턴온되는 구간에 제4스위칭 트랜지스터가 턴오프되도록 제2스캔 배선에 제2스캔 신호를 공급할 수 있다.
위의 설명에서 서브 픽셀 회로는 다음과 같이 구성될 수 있다.
도 5는 본 발명의 제1실시예에 따른 서브 픽셀의 회로 구성도이다.
도 5에 도시된 바와 같이, 서브 픽셀은, 데이터 배선(Data)에 일단이 연결되고 제1스캔 배선(Scan1)에 게이트가 연결된 제1스위칭 트랜지스터(T1)을 포함할 수 있다. 또한, 제1스캔 배선(Scan1)에 게이트가 연결되고 데이터 배선(Data)에 일단이 연결된 제2스위칭 트랜지스터(T2)를 포함할 수 있다. 또한, 제1스캔 배선(Scan1)에 게이트가 연결되고 데이터 배선(Data)에 일단이 연결된 제3스위칭 트랜지스터(T3)를 포함할 수 있다. 또한, 제2스캔 배선(Scan2)에 게이트가 연결되고 제3스위칭 트랜지스터(T3)의 타단에 일단이 연결된 제4스위칭 트랜지스터(T4)를 포함할 수 있다. 또한, 제1스위칭 트랜지스터(T1)의 타단에 게이트가 연결되고 제3스위칭 트랜지스터(T3)의 타단에 일단이 연결되며 제1전원 배선(VDD)에 타단이 연결된 제1구동 트랜지스터(D1)를 포함할 수 있다. 또한, 제1스위칭 트랜지스터(T1)의 타단에 게이트가 연결되고 제2스위칭 트랜지스터(T2)의 타단에 일단이 연결되며 제1전원 배선(VDD)에 타단이 연결된 제2구동 트랜지스터(D2)를 포함할 수 있다. 또한, 제1전원 배선(VDD)에 일단이 연결되고 제1 및 제2구동 트랜지스터(D1, D2)의 게이트에 타단이 공통으로 연결된 커패시터(C)를 포함할 수 있다. 또한, 제4스위칭 트랜지스터(T4)의 타단에 제1전극이 연결되고 제2전원 배선(VSS)에 제2전극이 연결된 유기 발광다이오드(OLED)를 포함할 수 있다.
이상과 같은 서브 픽셀 회로는 다음의 도 6과 같은 구동 파형에 의해 제1 및 제2 구동 트랜지스터의 문턱전압이 동시에 프로그래밍 되고 커패시터에 저장된 데이터 전압에 의해 제1구동 트랜지스터(D1)가 턴온되고 제4스위칭 트랜지스터(T4)가 턴온되면 유기 발광다이오드(OLED)가 발광할 수 있다.
도 6은 도 5에 도시된 서브 픽셀의 구동방법을 개략적으로 설명하기 위한 구동 파형도 이다. 설명의 이해를 돕기 위해 도 5를 함께 참조한다.
도 5 및 도 6을 참조하면, 스캔 구동부는 스캔 타임(Scan Time) 구간에 제1 및 제2스캔 신호(Scan1, Scan2)를 서브 픽셀에 공급할 수 있고 데이터 구동부는 데이터 신호를 서브 픽셀에 공급할 수 있다.
여기서, 스캔 구동부는 제1스캔 신호(Scan1)로 로직 로우(Low) 신호를 공급하여 p형 트랜지스터인 제1 내지 제3스위칭 트랜지스터(T1..T3)를 턴온하고, 제2스캔 신호(Scan2)로 로직 하이(High) 신호를 공급하여 p형 트랜지스터인 제4스위칭 트랜지스터(T4)를 턴오프할 수 있다.
이 구간에서, 턴온된 제1 내지 제3스위칭 트랜지스터(T1..T3)를 통해 미러 트랜지스터인 제1 및 제2구동 트랜지스터(D1, D2)의 문턱전압은 동일한 조건으로 프로그래밍 되기 때문에 제1구동 트랜지스터(D1)와 제2구동 트랜지스터(D2) 간의 부정합이 나타나는 현상은 없어질 수 있다.
이와 같은 상태에서, 유기 발광다이오드(OLED)는 제1구동 트랜지스터(D1)와 제4스위칭 트랜지스터(T4)가 턴오프 상태이므로 전류의 흐름이 없는 상태가 될 수 있다. 그리고, 커패시터(C)는 턴온된 제1 내지 제3스위칭 트랜지스터(T1..T3)을 통 해 제1 및 제2구동 트랜지스터(D1, D2)의 프로그래밍이 완료됨과 동시에 데이터 배선(Data)으로 공급된 데이터 신호를 데이터 전압으로 차징할 수 있다.
다음, 프레임 타임(Frame Time) 구간에 스캔 구동부는 제1 및 제2스캔 신호(Scan1, Scan2)를 서브 픽셀에 공급할 수 있다.
여기서, 스캔 구동부는 제1스캔 신호(Scan1)로 로직 하이(High) 신호를 공급하여 p형 트랜지스터인 제1 내지 제3스위칭 트랜지스터(T1..T3)를 턴오프하고, 제2스캔 신호(Scan2)로 로직 로우(Low) 신호를 공급하여 p형 트랜지스터인 제4스위칭 트랜지스터(T4)를 턴온할 수 있다.
이 구간에서, 방전되는 커패시터(C)의 데이터 전압에 의해 제1구동 트랜지스터(D1)가 구동을 하게 되면 턴온된 제4스위칭 트랜지스터(T4)를 통해 전류가 흐를 수 있다.
이와 같은 상태에서, 유기 발광다이오드(OLED)는 제1구동 트랜지스터(D1)의 게이트가 열리는 상태만큼 전류를 공급받게 되어 발광할 수 있다.
한편, 이와 같은 일련의 구동방법에 각 서브 픽셀에 반복적으로 일어나게 됨으로써 표시패널은 원하는 영상을 구현할 수 있게 된다.
이하, 도 7 내지 도 11에 도시된 제2 내지 제6실시예 또한 도 6을 참조하여 설명한 것과 같은 구동방법으로 구동되나 서브 픽셀의 회로 구성이 다른 형태로 구성될 수 있음을 예시한다.
이하, 도시된 도면을 참조하여 제2 내지 제6실시예를 설명하되, 구동방법은 앞서 도 6을 참조하여 설명한 것과 동일한 방식을 사용하므로 이에 대한 설명은 생 략한다.
도 7은 본 발명의 제2실시예에 따른 서브 픽셀의 회로 구성도이다.
도 7에 도시된 바와 같이, 서브 픽셀은 데이터 배선(Data)에 일단이 연결되고 제1스캔 배선(Scan1)에 게이트가 연결된 제1스위칭 트랜지스터(T1)를 포함할 수 있다. 또한, 제1스캔 배선(Scan1)에 게이트가 연결되고 데이터 배선(Data)에 일단이 연결된 제2스위칭 트랜지스터(T2)를 포함할 수 있다. 또한, 제1스캔 배선(Scan1)에 게이트가 연결되고 제2스위칭 트랜지스터(T2)의 타단에 일단이 연결된 제3스위칭 트랜지스터(T3)를 포함할 수 있다. 또한, 제2스캔 배선(Scan2)에 게이트가 연결되고 제3스위칭 트랜지스터(T3)의 타단에 일단이 연결된 제4스위칭 트랜지스터(T4)를 포함할 수 있다. 또한, 제1스위칭 트랜지스터(T1)의 타단에 게이트가 연결되고 제3스위칭 트랜지스터(T3)의 타단에 일단이 연결되며 제1전원 배선(VDD)에 타단이 연결된 제1구동 트랜지스터(D1)을 포함할 수 있다. 또한, 제1스위칭 트랜지스터(T1)의 타단에 게이트가 연결되고 제2스위칭 트랜지스터(T2)의 타단에 일단이 연결되며 제1전원 배선(VDD)에 타단이 연결된 제2구동 트랜지스터(D2)를 포함할 수 있다. 또한, 제1전원 배선(VDD)에 일단이 연결되고 제1 및 제2구동 트랜지스터(D1, D2)의 게이트에 타단이 공통으로 연결된 커패시터(C)를 포함할 수 있다. 또한, 제4스위칭 트랜지스터(T4)의 타단에 제1전극이 연결되고 제2전원 배선(VSS)에 제2전극이 연결된 유기 발광다이오드(OLED)를 포함할 수 있다.
도 8은 본 발명의 제3실시예에 따른 서브 픽셀의 회로 구성도이다.
도 8에 도시된 바와 같이, 서브 픽셀은 데이터 배선(Data)에 일단이 연결되고 제1스캔 배선(Scan1)에 게이트가 연결된 제1스위칭 트랜지스터(T1)을 포함할 수 있다. 또한, 제1스캔 배선(Scan1)에 게이트가 연결되고 제1스위칭 트랜지스터(T1)의 타단에 일단이 연결된 제2스위칭 트랜지스터(T2)를 포함할 수 있다. 또한, 제1스캔 배선(Scan1)에 게이트가 연결되고 제2스위칭 트랜지스터(T2)의 타단에 일단이 연결된 제3스위칭 트랜지스터(T3)를 포함할 수 있다. 또한, 제2스캔 배선(Scan2)에 게이트가 연결되고 제3스위칭 트랜지스터(T3)의 타단에 일단이 연결된 제4스위칭 트랜지스터(T4)를 포함할 수 있다. 또한, 제2스위칭 트랜지스터(T2)의 타단에 게이트가 연결되고 제3스위칭 트랜지스터(T3)의 타단에 일단이 연결되며 제1전원 배선(VDD)에 타단이 연결된 제1구동 트랜지스터(D1)을 포함할 수 있다. 또한, 제2스위칭 트랜지스터(T2)의 타단에 게이트가 연결되고 제1스위칭 트랜지스터(T1)의 타단에 일단이 연결되며 제1전원 배선(VDD)에 타단이 연결된 제2구동 트랜지스터(D2)를 포함할 수 있다. 또한, 제1전원 배선(VDD)에 일단이 연결되고 제1 및 제2구동 트랜지스터(D1, D2)의 게이트에 타단이 공통으로 연결된 커패시터(C)를 포함할 수 있다. 또한, 제4스위칭 트랜지스터(T4)의 타단에 제1전극이 연결되고 제2전원 배선(VSS)에 제2전극이 연결된 유기 발광다이오드(OLED)를 포함할 수 있다.
도 9는 본 발명의 제4실시예에 따른 서브 픽셀의 회로 구성도이다.
도 9에 도시된 바와 같이, 서브 픽셀은 데이터 배선(Data)에 일단이 연결되고 제1스캔 배선(Scan1)에 게이트가 연결된 제1스위칭 트랜지스터(T1)를 포함할 수 있다. 또한, 제1스캔 배선(Scan1)에 게이트가 연결되고 제1스위칭 트랜지스터(T1)의 타단에 일단이 연결된 제2스위칭 트랜지스터(T2)를 포함할 수 있다. 또한, 제1스캔 배선(Scan1)에 게이트가 연결되고 제2스위칭 트랜지스터(T)의 타단에 일단이 연결된 제3스위칭 트랜지스터(T3)를 포함할 수 있다. 또한, 제2스캔 배선(Scan2)에 게이트가 연결되고 제3스위칭 트랜지스터(T3)의 타단에 일단이 연결된 제4스위칭 트랜지스터(T4)를 포함할 수 있다. 또한, 제1스위칭 트랜지스터(T1)의 타단에 게이트가 연결되고 제3스위칭 트랜지스터(T3)의 타단에 일단이 연결되며 제1전원 배선(VDD)에 타단이 연결된 제1구동 트랜지스터(D1)를 포함할 수 있다. 또한, 제1스위칭 트랜지스터(T1)의 타단에 게이트가 연결되고 제2스위칭 트랜지스터(T2)의 타단에 일단이 연결되며 제1전원 배선(VDD)에 타단이 연결된 제2구동 트랜지스터(D2)를 포함할 수 있다. 또한, 제1전원 배선(VDD)에 일단이 연결되고 제1 및 제2구동 트랜지스터(D1, D2)의 게이트에 타단이 공통으로 연결된 커패시터(C)를 포함할 수 있다. 또한, 제4스위칭 트랜지스터(T4)의 타단에 제1전극이 연결되고 제2전원 배선(VSS)에 제2전극이 연결된 유기 발광다이오드(OLED)를 포함할 수 있다.
도 10은 본 발명의 제5실시예에 따른 서브 픽셀의 회로 구성도이다.
도 10에 도시된 바와 같이, 서브 픽셀은 데이터 배선(Data)에 일단이 연결되고 제1스캔 배선(Scan1)에 게이트가 연결된 제1스위칭 트랜지스터(T1)를 포함할 수 있다. 또한, 제1스캔 배선(Scan1)에 게이트가 연결되고 제1스위칭 트랜지스터(T1)의 타단에 일단이 연결된 제2스위칭 트랜지스터(T2)를 포함할 수 있다. 또한, 제1 스캔 배선(Scan1)에 게이트가 연결되고 제1스위칭 트랜지스터(T2)의 타단에 일단이 연결된 제3스위칭 트랜지스터(T3)를 포함할 수 있다. 또한, 제2스캔 배선(Scan2)에 게이트가 연결되고 제3스위칭 트랜지스터(T3)의 타단에 일단이 연결된 제4스위칭 트랜지스터(T4)를 포함할 수 있다. 또한, 제1스위칭 트랜지스터(T1)의 타단에 게이트가 연결되고 제3스위칭 트랜지스터(T3)의 타단에 일단이 연결되며 제1전원 배선(VDD)에 타단이 연결된 제1구동 트랜지스터(D1)를 포함할 수 있다. 또한, 제1스위칭 트랜지스터(T1)의 타단에 게이트가 연결되고 제2스위칭 트랜지스터(T2)의 타단에 일단이 연결되며 제1전원 배선(VDD)에 타단이 연결된 제2구동 트랜지스터(D2)를 포함할 수 있다. 또한, 제1전원 배선(VDD)에 일단이 연결되고 제1 및 제2구동 트랜지스터(D1, D2)의 게이트에 타단이 공통으로 연결된 커패시터(C)를 포함할 수 있다. 또한, 제4스위칭 트랜지스터(T4)의 타단에 제1전극이 연결되고 제2전원 배선(VSS)에 제2전극이 연결된 유기 발광다이오드(OLED)를 포함할 수 있다.
도 11은 본 발명의 제6실시예에 따른 서브 픽셀의 회로 구성도이다.
도 11에 도시된 바와 같이, 서브 픽셀은, 데이터 배선(Data)에 일단이 연결되고 제1스캔 배선(Scan1)에 게이트가 연결된 제1스위칭 트랜지스터(T1)를 포함할 수 있다. 또한, 제1스캔 배선(Scan1)에 게이트가 연결되고 데이터 배선(Data)에 일단이 연결된 제2스위칭 트랜지스터(T2)를 포함할 수 있다. 또한, 제1스캔 배선(Scan1)에 게이트가 연결되고 제2스위칭 트랜지스터(T2)의 타단에 일단이 연결된 제3스위칭 트랜지스터(T3)를 포함할 수 있다. 또한, 제2스캔 배선(Scan2)에 게이트 가 연결되고 제3스위칭 트랜지스터(T3)의 타단에 일단이 연결된 제4스위칭 트랜지스터(T4)를 포함할 수 있다. 또한, 제1스위칭 트랜지스터(T1)의 타단에 게이트가 연결되고 제3스위칭 트랜지스터(T3)의 타단에 일단이 연결되며 제1전원 배선(VDD)에 타단이 연결된 제1구동 트랜지스터(D1)를 포함할 수 있다. 또한, 제1스위칭 트랜지스터(T1)의 타단에 게이트가 연결되고 제2스위칭 트랜지스터(T2)의 타단에 일단이 연결되며 제1전원 배선(VDD)에 타단이 연결된 제2구동 트랜지스터(D2)를 포함할 수 있다. 또한, 제1전원 배선(VDD)에 일단이 연결되고 제1 및 제2구동 트랜지스터(D1, D2)의 게이트에 타단이 공통으로 연결된 커패시터(C)를 포함할 수 있다. 또한, 제4스위칭 트랜지스터(T4)의 타단에 제1전극이 연결되고 제2전원 배선(VSS)에 제2전극이 연결된 유기 발광다이오드(OLED)를 포함할 수 있다.
이상 각 실시예에서 설명한 본 발명은 동일한 크기의 미러 트랜지스터를 갖는 서브 픽셀을 제공하여 문턱전압과 전류 이동도에 편차가 발생하지 않도록 문턱전압을 동시에 프로그래밍할 수 있는 전류 구동형 유기전계발광표시장치를 제공하는 효과가 있다. 이에 따라, 유기전계발광표시장치는 미러 트랜지스터 간의 부정합에 의한 오차를 줄일 수 있고 프로그래밍하는 전류를 스케일 다운하는 효과뿐만 아니라 서브 픽셀에서 트랜지스터가 차지하는 비중을 줄일 수 있는 서브 픽셀 구조를 제공하는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술 적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 개략적인 평면도.
도 2a는 도 1에 도시된 서브 픽셀의 단면 예시도.
도 2b는 도 1에 도시된 서브 픽셀의 다른 단면 예시도.
도 3a내지 3b는 본 발명의 일 실시 예에 따른 유기전계발광표시장치에서 컬러 영상을 구현하는 실시예들을 나타내는 도면.
도 4는 본 발명의 일 실시예에 따른 유기 발광다이오드의 계층 구조도.
도 5는 본 발명의 제1실시예에 따른 서브 픽셀의 회로 구성도.
도 6은 도 5에 도시된 서브 픽셀의 구동방법을 개략적으로 설명하기 위한 구동 파형도.
도 7은 본 발명의 제2실시예에 따른 서브 픽셀의 회로 구성도.
도 8은 본 발명의 제3실시예에 따른 서브 픽셀의 회로 구성도.
도 9는 본 발명의 제4실시예에 따른 서브 픽셀의 회로 구성도.
도 10은 본 발명의 제5실시예에 따른 서브 픽셀의 회로 구성도.
도 11은 본 발명의 제6실시예에 따른 서브 픽셀의 회로 구성도.
<도면의 주요 부분에 관한 부호의 설명>
110: 기판 120: 표시부
130: 밀봉기판 140: 접착부재
150: 구동부 P: 서브 픽셀

Claims (10)

  1. 제1스캔 배선으로부터 공급된 제1스캔 신호에 의해 동일하게 턴온하는 제1, 제2 및 제3스위칭 트랜지스터와, 제2스캔 배선으로부터 공급된 제2스캔 신호에 의해 턴온하는 제4스위칭 트랜지스터와, 상기 제1, 제2 및 제3스위칭 트랜지스터가 턴온되고 데이터 배선으로부터 데이터 신호가 공급되면 상기 데이터 신호에 의해 문턱전압이 동시에 프로그래밍되는 제1 및 제2구동 트랜지스터와, 상기 제1 및 제2구동 트랜지스터에 동일한 데이터 전압을 공급하는 커패시터와, 상기 제1구동 트랜지스터가 턴온되고 상기 제4스위칭 트랜지스터가 턴온되면 발광하는 유기 발광다이오드를 포함하는 서브 픽셀;
    상기 제1 및 제2스캔 배선에 상기 제1 및 제2스캔 신호를 공급하는 스캔 구동부; 및
    상기 데이터 배선에 상기 데이터 신호를 공급하는 데이터 구동부를 포함하는 유기전계발광표시장치.
  2. 제1항에 있어서,
    상기 제1 및 제2구동 트랜지스터는,
    동일한 크기를 갖는 미러 트랜지스터인 유기전계발광표시장치.
  3. 제1항에 있어서,
    상기 스캔 구동부는,
    상기 제1 및 제2구동 트랜지스터가 동시에 프로그래밍 되도록 상기 제1스캔 배선에 상기 제1스캔 신호를 공급하고, 상기 제1, 제2 및 제3스위칭 트랜지스터가 턴온되는 구간에 상기 제4스위칭 트랜지스터가 턴오프되도록 상기 제2스캔 배선에 상기 제2스캔 신호를 공급하는 유기전계발광표시장치.
  4. 제1항에 있어서,
    상기 서브 픽셀은,
    상기 데이터 배선에 일단이 연결되고 상기 제1스캔 배선에 게이트가 연결된 상기 제1스위칭 트랜지스터와, 상기 제1스캔 배선에 게이트가 연결되고 상기 데이터 배선에 일단이 연결된 상기 제2스위칭 트랜지스터와, 상기 제1스캔 배선에 게이트가 연결되고 상기 데이터 배선에 일단이 연결된 상기 제3스위칭 트랜지스터와, 상기 제2스캔 배선에 게이트가 연결되고 상기 제3스위칭 트랜지스터의 타단에 일단이 연결된 상기 제4스위칭 트랜지스터와, 상기 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 상기 제3스위칭 트랜지스터의 타단에 일단이 연결되며 제1전원 배선에 타단이 연결된 상기 제1구동 트랜지스터와, 상기 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 상기 제2스위칭 트랜지스터의 타단에 일단이 연결되며 상기 제1전원 배선에 타단이 연결된 제2구동 트랜지스터와, 상기 제1전원 배선에 일단이 연결되고 상기 제1 및 제2구동 트랜지스터의 게이트에 타단이 공통으로 연결된 커패시터와, 상기 제4스위칭 트랜지스터의 타단에 제1전극이 연결되고 제2전원 배선에 제2전극이 연결된 상기 유기 발광다이오드를 포함하는 유기전계발광표시장치.
  5. 제1항에 있어서,
    상기 서브 픽셀은,
    상기 데이터 배선에 일단이 연결되고 상기 제1스캔 배선에 게이트가 연결된 상기 제1스위칭 트랜지스터와, 상기 제1스캔 배선에 게이트가 연결되고 상기 데이터 배선에 일단이 연결된 상기 제2스위칭 트랜지스터와, 상기 제1스캔 배선에 게이트가 연결되고 상기 제2스위칭 트랜지스터의 타단에 일단이 연결된 상기 제3스위칭 트랜지스터와, 상기 제2스캔 배선에 게이트가 연결되고 상기 제3스위칭 트랜지스터의 타단에 일단이 연결된 상기 제4스위칭 트랜지스터와, 상기 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 상기 제3스위칭 트랜지스터의 타단에 일단이 연결되며 제1전원 배선에 타단이 연결된 상기 제1구동 트랜지스터와, 상기 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 상기 제2스위칭 트랜지스터의 타단에 일단이 연결되며 상기 제1전원 배선에 타단이 연결된 제2구동 트랜지스터와, 상기 제1전원 배선에 일단이 연결되고 상기 제1 및 제2구동 트랜지스터의 게이트에 타단이 공통으로 연결된 커패시터와, 상기 제4스위칭 트랜지스터의 타단에 제1전극이 연결되고 제2전원 배선에 제2전극이 연결된 상기 유기 발광다이오드를 포함하는 유기전계발광표시장치.
  6. 제1항에 있어서,
    상기 서브 픽셀은,
    상기 데이터 배선에 일단이 연결되고 상기 제1스캔 배선에 게이트가 연결된 상기 제1스위칭 트랜지스터와, 상기 제1스캔 배선에 게이트가 연결되고 상기 제1스위칭 트랜지스터의 타단에 일단이 연결된 상기 제2스위칭 트랜지스터와, 상기 제1스캔 배선에 게이트가 연결되고 상기 제2스위칭 트랜지스터의 타단에 일단이 연결된 상기 제3스위칭 트랜지스터와, 상기 제2스캔 배선에 게이트가 연결되고 상기 제3스위칭 트랜지스터의 타단에 일단이 연결된 상기 제4스위칭 트랜지스터와, 상기 제2스위칭 트랜지스터의 타단에 게이트가 연결되고 상기 제3스위칭 트랜지스터의 타단에 일단이 연결되며 제1전원 배선에 타단이 연결된 상기 제1구동 트랜지스터와, 상기 제2스위칭 트랜지스터의 타단에 게이트가 연결되고 상기 제1스위칭 트랜지스터의 타단에 일단이 연결되며 상기 제1전원 배선에 타단이 연결된 제2구동 트랜지스터와, 상기 제1전원 배선에 일단이 연결되고 상기 제1 및 제2구동 트랜지스터의 게이트에 타단이 공통으로 연결된 커패시터와, 상기 제4스위칭 트랜지스터의 타단에 제1전극이 연결되고 제2전원 배선에 제2전극이 연결된 상기 유기 발광다이오드를 포함하는 유기전계발광표시장치.
  7. 제1항에 있어서,
    상기 서브 픽셀은,
    상기 데이터 배선에 일단이 연결되고 상기 제1스캔 배선에 게이트가 연결된 상기 제1스위칭 트랜지스터와, 상기 제1스캔 배선에 게이트가 연결되고 상기 제1스위칭 트랜지스터의 타단에 일단이 연결된 상기 제2스위칭 트랜지스터와, 상기 제1스캔 배선에 게이트가 연결되고 상기 제2스위칭 트랜지스터의 타단에 일단이 연결된 상기 제3스위칭 트랜지스터와, 상기 제2스캔 배선에 게이트가 연결되고 상기 제3스위칭 트랜지스터의 타단에 일단이 연결된 상기 제4스위칭 트랜지스터와, 상기 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 상기 제3스위칭 트랜지스터의 타단에 일단이 연결되며 제1전원 배선에 타단이 연결된 상기 제1구동 트랜지스터와, 상기 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 상기 제2스위칭 트랜지스터의 타단에 일단이 연결되며 상기 제1전원 배선에 타단이 연결된 제2구동 트랜지스터와, 상기 제1전원 배선에 일단이 연결되고 상기 제1 및 제2구동 트랜지스터의 게이트에 타단이 공통으로 연결된 커패시터와, 상기 제4스위칭 트랜지스터의 타단에 제1전극이 연결되고 제2전원 배선에 제2전극이 연결된 상기 유기 발광다이오드를 포함하는 유기전계발광표시장치.
  8. 제1항에 있어서,
    상기 서브 픽셀은,
    상기 데이터 배선에 일단이 연결되고 상기 제1스캔 배선에 게이트가 연결된 상기 제1스위칭 트랜지스터와, 상기 제1스캔 배선에 게이트가 연결되고 상기 제1스위칭 트랜지스터의 타단에 일단이 연결된 상기 제2스위칭 트랜지스터와, 상기 제1스캔 배선에 게이트가 연결되고 상기 제1스위칭 트랜지스터의 타단에 일단이 연결 된 상기 제3스위칭 트랜지스터와, 상기 제2스캔 배선에 게이트가 연결되고 상기 제3스위칭 트랜지스터의 타단에 일단이 연결된 상기 제4스위칭 트랜지스터와, 상기 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 상기 제3스위칭 트랜지스터의 타단에 일단이 연결되며 제1전원 배선에 타단이 연결된 상기 제1구동 트랜지스터와, 상기 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 상기 제2스위칭 트랜지스터의 타단에 일단이 연결되며 상기 제1전원 배선에 타단이 연결된 제2구동 트랜지스터와, 상기 제1전원 배선에 일단이 연결되고 상기 제1 및 제2구동 트랜지스터의 게이트에 타단이 공통으로 연결된 커패시터와, 상기 제4스위칭 트랜지스터의 타단에 제1전극이 연결되고 제2전원 배선에 제2전극이 연결된 상기 유기 발광다이오드를 포함하는 유기전계발광표시장치.
  9. 제1항에 있어서,
    상기 서브 픽셀은,
    상기 데이터 배선에 일단이 연결되고 상기 제1스캔 배선에 게이트가 연결된 상기 제1스위칭 트랜지스터와, 상기 제1스캔 배선에 게이트가 연결되고 상기 데이터 배선에 일단이 연결된 상기 제2스위칭 트랜지스터와, 상기 제1스캔 배선에 게이트가 연결되고 상기 제2스위칭 트랜지스터의 타단에 일단이 연결된 상기 제3스위칭 트랜지스터와, 상기 제2스캔 배선에 게이트가 연결되고 상기 제3스위칭 트랜지스터의 타단에 일단이 연결된 상기 제4스위칭 트랜지스터와, 상기 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 상기 제3스위칭 트랜지스터의 타단에 일단이 연결 되며 제1전원 배선에 타단이 연결된 상기 제1구동 트랜지스터와, 상기 제1스위칭 트랜지스터의 타단에 게이트가 연결되고 상기 제2스위칭 트랜지스터의 타단에 일단이 연결되며 상기 제1전원 배선에 타단이 연결된 제2구동 트랜지스터와, 상기 제1전원 배선에 일단이 연결되고 상기 제1 및 제2구동 트랜지스터의 게이트에 타단이 공통으로 연결된 커패시터와, 상기 제4스위칭 트랜지스터의 타단에 제1전극이 연결되고 제2전원 배선에 제2전극이 연결된 상기 유기 발광다이오드를 포함하는 유기전계발광표시장치.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 서브 픽셀에 포함된 트랜지스터들은,
    p형 트랜지스터인 유기전계발광표시장치.
KR1020070124409A 2007-12-03 2007-12-03 유기전계발광표시장치 Active KR101367000B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070124409A KR101367000B1 (ko) 2007-12-03 2007-12-03 유기전계발광표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070124409A KR101367000B1 (ko) 2007-12-03 2007-12-03 유기전계발광표시장치

Publications (2)

Publication Number Publication Date
KR20090057709A KR20090057709A (ko) 2009-06-08
KR101367000B1 true KR101367000B1 (ko) 2014-02-24

Family

ID=40988427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070124409A Active KR101367000B1 (ko) 2007-12-03 2007-12-03 유기전계발광표시장치

Country Status (1)

Country Link
KR (1) KR101367000B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123291B2 (en) 2013-06-06 2015-09-01 Boe Technology Group Co., Ltd. Pixel circuit, driving method thereof and pixel array structure
CN103310730B (zh) * 2013-06-06 2015-05-27 京东方科技集团股份有限公司 像素电路及其驱动方法和像素阵列结构
CN111986615B (zh) * 2020-08-27 2021-08-03 武汉华星光电技术有限公司 像素电路及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050027741A (ko) * 2003-09-16 2005-03-21 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널
KR20050048934A (ko) * 2003-11-20 2005-05-25 삼성에스디아이 주식회사 표시 패널, 이를 이용한 발광 표시 장치 및 그 구동 방법
KR20050105582A (ko) * 2004-04-30 2005-11-04 엘지.필립스 엘시디 주식회사 화질 개선을 위한 화소구조를 가지는 전류구동형 능동행렬유기전계발광 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050027741A (ko) * 2003-09-16 2005-03-21 삼성에스디아이 주식회사 화상 표시 장치와 그 표시 패널
KR20050048934A (ko) * 2003-11-20 2005-05-25 삼성에스디아이 주식회사 표시 패널, 이를 이용한 발광 표시 장치 및 그 구동 방법
KR20050105582A (ko) * 2004-04-30 2005-11-04 엘지.필립스 엘시디 주식회사 화질 개선을 위한 화소구조를 가지는 전류구동형 능동행렬유기전계발광 디스플레이 장치

Also Published As

Publication number Publication date
KR20090057709A (ko) 2009-06-08

Similar Documents

Publication Publication Date Title
US9941340B2 (en) Organic light-emitting diode display including a shielding electrode with reduced crosstalk
US8378362B2 (en) Organic light emitting diode display and method of manufacturing the same
KR101258259B1 (ko) 유기전계발광표시장치
KR101368067B1 (ko) 유기전계발광표시장치와 이의 구동방법
KR20180131679A (ko) 표시 장치 및 그 제조 방법
KR101352237B1 (ko) 유기전계발광표시장치의 제조방법
US8314435B2 (en) Organic light emitting diode display
KR101420434B1 (ko) 유기전계발광표시장치
KR101476442B1 (ko) 유기전계발광표시장치
KR101367000B1 (ko) 유기전계발광표시장치
KR101475066B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR101318442B1 (ko) 유기전계발광표시장치의 제조방법
KR101396091B1 (ko) 유기전계발광표시장치와 이의 구동방법
KR101411745B1 (ko) 유기전계발광표시장치 및 이의 구동방법
KR101577832B1 (ko) 유기전계발광표시장치와 섀도마스크
KR101679066B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR20160098605A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101380442B1 (ko) 유기전계발광표시장치와 이의 구동방법
KR101378862B1 (ko) 유기전계발광표시장치
KR101446344B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR101577819B1 (ko) 유기전계발광표시장치
KR20090054324A (ko) 유기전계발광표시장치의 구동방법
KR101613730B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR101424272B1 (ko) 유기전계발광표시장치 및 이의 제조방법
KR101939798B1 (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071203

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20080124

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20121130

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20071203

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140106

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140218

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140218

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170116

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190114

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20200116

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210118

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20220120

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20230116

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240115

Start annual number: 11

End annual number: 11