KR102293365B1 - 유기전계발광 표시장치 및 그 제조방법 - Google Patents

Abstract

본 발명의 유기전계발광 표시장치 및 그 제조방법은 전면발광(top emission) 방식의 유기전계발광 표시장치에 있어, 양극(anode) 아래의 이중의 오버코트층 사이에 보조전극을 형성하여 상부의 음극(cathode)과 컨택(contact)시킴으로써 음극의 저항을 감소시키는 것을 특징으로 한다.
특히, 본 발명은 양극의 패터닝 시 상부 보조전극의 일부를 동시에 제거하여 상부 오버코트층에 하부 보조전극을 노출시키는 갭을 형성한 후에, 노출된 하부 보조전극과 음극 사이를 직접 컨택시키는 것을 특징으로 한다.
이러한 본 발명에 의하면, 추가 공정이 필요하지 않아 공정 단순화에 따라 비용이 절감되며, 음극의 저항 감소에 따라 휘도 균일도가 향상되는 효과를 제공한다.

Description

유기전계발광 표시장치 및 그 제조방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}

본 발명은 유기전계발광 표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 전면발광(top emission) 방식의 유기전계발광 표시장치 및 그 제조방법에 관한 것이다.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다.

이러한 평판표시장치 분야에서, 지금까지는 가볍고 전력소모가 적은 액정표시장치(Liquid Crystal Display Device; LCD)가 가장 주목받는 디스플레이 장치였지만, 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio) 및 시야각 등에 단점이 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 장치에 대한 개발이 활발하게 전개되고 있다.

새로운 디스플레이 장치 중 하나인 유기전계발광 표시장치는 자체 발광형이기 때문에 액정표시장치에 비해 시야각과 명암비 등이 우수하다. 또한, 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있다.

이하, 유기전계발광 표시장치의 기본적인 구조 및 동작 특성에 대해서 도면을 참조하여 상세히 설명한다.

도 1은 일반적인 유기발광다이오드의 발광원리를 설명하는 다이어그램이다.

일반적으로 유기전계발광 표시장치는 도 1과 같이, 유기발광다이오드를 구비한다.

이때, 유기발광다이오드는 화소전극인 양극(anode)(18)과 공통전극인 음극(cathode)(28) 및 이들 사이에 형성된 유기층(30a, 30b, 30c, 30d, 30e)을 구비한다.

그리고, 유기층(30a, 30b, 30c, 30d, 30e)은 정공수송층(Hole Transport Layer; HTL)(30b)과 전자수송층(Electron Transport Layer; ETL)(30d) 및 정공수송층(30b)과 전자수송층(30d) 사이에 개재된 발광층(Emission Layer; EML)(30c)을 포함한다.

이때, 발광 효율을 향상시키기 위해서 양극(18)과 정공수송층(30b) 사이에 정공주입층(Hole Injection Layer; HIL)(30a)이 개재되며, 음극(28)과 전자수송층(30d) 사이에 전자주입층(Electron Injection Layer; EIL)(30e)이 개재된다.

이렇게 구성되는 유기발광다이오드는 양극(18)과 음극(28)에 각각 양(+)과 음(-)의 전압이 인가되면, 정공수송층(30b)을 통과한 정공과 전자수송층(30d)을 통과한 전자가 발광층(30c)으로 이동되어 엑시톤(exciton)을 형성하고, 그 엑시톤이 여기상태(excited state)에서 기저상태, 즉 안정한 상태(stable state)로 천이될 때 빛이 발생된다.

유기전계발광 표시장치는 전술한 구조의 유기발광다이오드를 가지는 서브-화소를 매트릭스 형태로 배열하고 그 서브-화소들을 데이터전압과 스캔전압으로 선택적으로 제어함으로써 화상을 표시한다.

이때, 유기전계발광 표시장치는 수동 매트릭스(passive matrix) 방식 또는 스위칭소자로써 박막 트랜지스터를 이용하는 능동 매트릭스(active matrix) 방식으로 나뉘어진다. 이 중 능동 매트릭스 방식은 능동소자인 박막 트랜지스터를 선택적으로 턴-온(turn on)시켜 서브-화소를 선택하고 스토리지 커패시터에 유지되는 전압으로 서브-화소의 발광을 유지한다.

이와 같이 구동되는 유기전계발광 표시장치는 빛이 방출되는 방향에 따라 전면발광(top emission) 방식과 후면발광(bottom emission) 방식으로 구분될 수 있다.

전면발광 방식 유기전계발광 표시장치는 화소가 배열된 기판과 반대방향으로 빛이 방출되는 방식이며, 화소가 배열된 기판 방향으로 빛이 방출되는 후면발광 방식에 비하여 개구율을 증가시킬 수 있다는 장점이 있다.

이러한 전면발광 방식 유기전계발광 표시장치는 발광층을 포함하는 유기층의 하부에 양극을 형성하고, 빛이 투과되는 유기층의 상부에 음극을 형성한다.

이때, 음극은 투과율을 향상시키고 일 함수가 낮은 투명(또는 반투명)막으로 구현되기 위하여 얇게(~ 100Å) 형성되어야 한다. 이 경우 음극은 높은 저항을 갖게 된다.

이와 같이 전면발광 방식 유기전계발광 표시장치는 음극의 높은 저항에 의해 패널 내에서 전압강하(IR drop)가 발생하고, 이에 따라 화소별로 서로 다른 레벨의 전압이 인가되어 휘도 또는 화질의 불균일을 초래하게 된다는 문제점이 있다. 특히, 패널의 크기가 증가할수록 전압강하가 심화될 수 있다.

본 발명은 상기한 문제를 해결하기 위한 것으로, 전면발광 방식의 유기전계발광 표시장치에 있어, 공정을 단순화하면서 음극의 전압 강하를 방지하는 동시에 개구율을 향상시킬 수 있는 유기전계발광 표시장치 및 그 제조방법을 제공하는데 목적이 있다.

기타, 본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.

상기한 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 유기전계발광 표시장치는 전면발광(top emission) 방식의 유기전계발광 표시장치에 있어, 제 1 전극 아래의 이중의 오버코트층, 즉 제 1, 제 2 절연층 사이에 보조전극을 형성하여 상부의 제 2 전극과 컨택시킴으로써 제 2 전극의 저항을 감소시키는 것을 특징으로 한다.

이때, 보조전극은 하부 제 1 보조전극과 상부 제 1 보조전극의 제 1 보조전극 및 하부 제 2 보조전극과 상부 제 2 보조전극의 제 2 보조전극으로 구성될 수 있다.

특히, 본 발명의 일 실시예에 따른 유기전계발광 표시장치는 제 1 전극의 패터닝 시 상부 제 1 보조전극의 일부를 동시에 제거하여 제 2 절연층에 하부 제 1 보조전극을 노출시키는 갭을 형성한 후에, 노출된 하부 제 1 보조전극과 제 2 전극 사이를 직접 컨택시키는 것을 특징으로 한다.

이를 위해 본 발명의 일 실시예에 따른 유기전계발광 표시장치는 서브-화소가 매트릭스 형태로 구획되는 기판, 기판의 서브-화소 각각에 구비되며, 액티브층과 게이트전극 및 소오스/드레인전극으로 구성되는 트랜지스터, 트랜지스터 위에 구비되는 제 1 절연층, 제 1 절연층 위에 구비되는 보조전극, 보조전극 위에 구비되는 제 2 절연층, 제 2 절연층 위에 구비되는 제 1 전극, 제 1 전극 가장자리 주변을 둘러싸서 제 1 개구부를 정의하는 뱅크, 뱅크가 구비된 기판 위에 구비되는 유기층 및 유기층 위에 구비되는 제 2 전극을 포함하여 구성될 수 있다.

이때, 본 발명의 일 실시예에 따른 유기전계발광 표시장치는 제 2 절연층이 일부 영역이 제거되어 보조전극의 일 측면을 노출시키며, 뱅크는 일부 영역이 제거된 제 2 절연층 상부에 제 2 개구부를 가지며, 제 2 전극은 제 2 개구부를 거쳐 노출된 보조전극과 컨택이 이루어지는 것을 특징으로 한다.

본 발명의 일 실시예에 따른 유기전계발광 표시장치는 소오스/드레인전극과 동일한 층에 구비되는 연결전극을 추가로 포함할 수 있다.

이때, 보조전극은 연결전극과 전기적으로 접속할 수 있다.

제 1 보조전극과 제 2 보조전극은 서로 분리될 수 있다.

이때, 하부 제 1 보조전극과 하부 제 2 보조전극은 서로 연결되어 하부 보조전극을 구성할 수 있다.

하부 제 1, 제 2 보조전극은 인듐-틴-옥사이드(Indium Tin Oxide; ITO)나 몰리브덴 티타늄(MoTi)으로 이루어질 수 있다.

상부 제 1, 제 2 보조전극은 구리(Cu)로 이루어질 수 있다.

상부 제 1 보조전극은 일부가 제거되어 제 2 절연층 하부에 하부 제 1 보조전극의 일부를 노출시키는 갭이 구비될 수 있다.

이때, 제 2 전극은 갭 내부를 거쳐 하부 제 1 보조전극과 컨택이 이루어질 수 있다.

또한, 본 발명의 일 실시예에 따른 유기전계발광 표시장치의 제조방법은 기판의 서브-화소 각각에 액티브층과 게이트전극 및 소오스/드레인전극으로 구성되는 트랜지스터를 형성하는 단계, 트랜지스터 위에 제 1 절연층을 형성하는 단계, 제 1 절연층 위에 보조전극을 형성하는 단계, 보조전극 위에 제 2 절연층을 형성하는 단계, 제 2 절연층의 일부 영역을 제거하여 보조전극의 일 측면을 노출시키는 단계, 제 2 절연층 위에 제 1 전극을 형성하는 단계, 제 1 전극 가장자리 주변을 둘러싸서 제 1 개구부를 정의하며, 일부 영역이 제거된 제 2 절연층 상부에 제 2 개구부를 갖는 뱅크를 형성하는 단계, 뱅크가 구비된 기판 위에 유기층을 형성하는 단계 및 유기층 위에 형성되며, 제 2 개구부를 거쳐 상기 노출된 보조전극과 컨택되는 제 2 전극을 형성하는 단계를 포함하여 구성될 수 있다.

이때, 제 1 전극을 형성할 때, 노출된 보조전극의 상부 제 1 보조전극의 일부도 함께 식각할 수 있다.

이때, 노출된 보조전극의 상부 제 1 보조전극은 제 1 전극을 식각하는 에천트를 이용하여 함께 식각할 수 있다.

이때, 상부 제 1 보조전극의 일부를 식각하여 제 2 절연층 하부에 하부 제 1 보조전극의 일부를 노출시키는 갭을 형성할 수 있다.

상술한 바와 같이, 본 발명의 일 실시예에 따른 유기전계발광 표시장치 및 그 제조방법은 보조전극을 형성하는데 추가 공정이 필요하지 않아 공정 단순화에 따라 비용이 절감되며, 보조전극을 음극과 컨택시킴으로써 음극의 저항 감소에 따라 휘도 균일도가 향상되는 효과를 제공한다.

또한, 본 발명의 일 실시예에 따른 유기전계발광 표시장치 및 그 제조방법은 양극과 다른 층에 보조전극을 형성함으로써 개구율을 향상시킬 수 있다. 이에 따라 수명 및 화질이 향상되는 효과를 제공한다.

이에 따라 비용 절감 및 생산성 향상을 가져오는 동시에 전면발광 방식의 유기전계발광 표시장치의 휘도 균일도를 향상시킬 수 있는 효과를 제공한다.

도 1은 일반적인 유기발광다이오드의 발광원리를 설명하는 다이어그램.
도 2는 본 발명에 따른 유기전계발광 표시장치를 개략적으로 보여주는 블록도.
도 3은 유기전계발광 표시장치의 서브-화소에 대한 회로 구성을 보여주는 예시도.
도 4는 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 구조를 개략적으로 보여주는 단면도.
도 5a 및 도 5b는 도 4에 도시된 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치에 있어, A부분을 확대하여 보여주는 단면도 및 사진.
도 6a 내지 도 6h는 도 4에 도시된 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 제조방법을 순차적으로 보여주는 단면도.
도 7은 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 구조를 개략적으로 보여주는 단면도.
도 8a 내지 도 8g는 도 7에 도시된 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 제조방법을 순차적으로 보여주는 단면도.
도 9a 및 도 9b는 도 8e에 도시된 마스크공정을 구체적으로 보여주는 단면도.
도 10은 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치의 구조를 개략적으로 보여주는 단면도.
도 11a 내지 도 11g는 도 10에 도시된 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치의 제조방법을 순차적으로 보여주는 단면도.
도 12a 내지 도 12d는 도 10c에 도시된 마스크공정을 구체적으로 보여주는 단면도.

이하, 첨부한 도면을 참조하여 본 발명에 따른 유기전계발광 표시장치 및 그 제조방법의 바람직한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장될 수 있다.

소자(element) 또는 층이 다른 소자 또는 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않는 것을 나타낸다.

공간적으로 상대적인 용어인 "아래(below, beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 따라서 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

도 2는 본 발명에 따른 유기전계발광 표시장치를 개략적으로 보여주는 블록도이다.

도 2를 참조하면, 본 발명에 따른 유기전계발광 표시장치에는 영상처리부(115), 데이터변환부(114), 타이밍제어부(113), 데이터구동부(112), 게이트구동부(111) 및 표시패널(110)이 포함될 수 있다.

영상처리부(115)는 RGB 데이터신호(RGB)를 이용하여 평균화상레벨에 따라 최대 휘도를 구현하도록 감마전압을 설정하는 등 다양한 영상처리를 수행한 후 RGB 데이터신호(RGB)를 출력한다. 영상처리부(115)는 RGB 데이터신호(RGB)는 물론 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DES) 및 클럭신호(CLK) 중 하나 이상을 포함하는 구동신호를 출력한다.

타이밍제어부(113)는 영상처리부(115) 또는 데이터변환부(114)로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DES) 및 클럭신호(CLK) 중 하나 이상을 포함하는 구동신호를 공급받는다. 타이밍제어부(113)는 구동신호에 기초하여 게이트구동부(111)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GCS)와 데이터구동부(112)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DCS)를 출력한다.

타이밍제어부(113)는 게이트 타이밍 제어신호(GCS)와 데이터 타이밍 제어신호(DCS)에 대응하여 데이터신호(DATA)를 출력한다.

데이터구동부(112)는 타이밍제어부(113)로부터 공급된 데이터 타이밍 제어신호(DCS)에 응답하여 타이밍제어부(113)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치(latch)하여 감마 기준전압으로 변환하여 출력한다. 데이터구동부(112)는 데이터라인들(DL1 ~ DLm)을 통해 변환된 데이터신호(DATA)를 출력한다. 데이터구동부(112)는 IC(Integrated Circuit) 형태로 형성된다.

게이트구동부(111)는 타이밍제어부(113)로부터 공급된 게이트 타이밍 제어신호(GCS)에 응답하여 게이트전압의 레벨을 시프트 시키면서 게이트신호를 출력한다. 게이트구동부(111)는 게이트라인들(GL1 ~ GLn)을 통해 게이트신호를 출력한다. 게이트구동부(111)는 IC 형태로 형성되거나 표시패널(150)에 게이트-인-패널(Gate In Panel; GIP) 방식으로 형성된다.

표시패널(110)은 일 예로, 적색 서브-화소(SPr), 녹색 서브-화소(SPg) 및 청색 서브-화소(SPb)를 포함하는 서브-화소 구조로 구현될 수 있다. 즉, 하나의 화소(P)는 RGB 서브-화소(SPr, SPg, SPb)로 이루어진다. 다만, 본 발명이 이에 한정되는 것은 아니며, 백색 서브-화소를 포함할 수도 있다.

도 3은 유기전계발광 표시장치의 서브-화소에 대한 회로 구성을 보여주는 예시도이다.

이때, 도 3에 도시된 서브-화소는 스위칭 트랜지스터, 구동 트랜지스터, 커패시터 및 유기발광다이오드를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성된 경우를 예를 들고 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 보상회로가 추가된 경우에는 3T1C, 4T2C, 5T2C 등 다양하게 구성될 수 있다.

도 3을 참조하면, 유기전계발광 표시장치는 제 1 방향으로 배열된 게이트라인(GL) 및 제 1 방향과 교차하는 제 2 방향으로 서로 이격하여 배열된 데이터라인(DL)과 구동 전원라인(VDDL)에 의해 서브-화소영역이 정의된다.

하나의 서브-화소에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기발광다이오드(OLED)가 포함될 수 있다.

유기발광다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.

스위칭 트랜지스터(SW)는 게이트라인(GL)을 통해 공급된 게이트신호에 응답하여 데이터라인(DL)을 통해 공급되는 데이터신호가 커패시터(Cst)에 데이터전압으로 저장되도록 스위칭 동작한다.

구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터전압에 따라 구동 전원라인(VDDL)과 그라운드배선(GND) 사이로 구동 전류가 흐르도록 동작한다.

보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상한다. 보상회로(CC)는 하나 이상의 트랜지스터와 커패시터로 구성될 수 있다. 보상회로(CC)의 구성은 매우 다양한바 이에 대한 구체적인 예시 및 설명은 생략한다.

위와 같은 서브-화소 구조를 갖는 유기전계발광 표시장치는 빛이 방출되는 방향에 따라 전면발광(top emission) 방식, 후면발광(bottom emission) 방식 또는 양면발광(dual emission) 방식으로 구현될 수 있다.

도 4는 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 구조를 개략적으로 보여주는 단면도이다.

이때, 도 4는 코플라나(coplanar) 구조의 TFT를 이용한 전면발광 방식 유기전계발광 표시장치의 하나의 서브-화소(sub pixel)를 예를 들어 보여주고 있다. 다만, 본 발명이 코플라나 구조의 TFT에 한정되는 것은 아니다.

도 5a 및 도 5b는 도 4에 도시된 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치에 있어, A부분(보조전극 컨택부)을 확대하여 보여주는 단면도 및 사진이다.

도 4, 도 5a 및 도 5b를 참조하면, 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치에 있어, 하나의 서브-화소에는 기판(101) 위에 형성된 트랜지스터(TFT)와 유기발광다이오드(OLED)를 포함될 수 있다.

우선, 트랜지스터(TFT)로 구동(driving) 박막 트랜지스터는 액티브층(124), 게이트전극(121), 소오스전극(123) 및 드레인전극(122)을 포함한다.

액티브층(124)은 투명한 플라스틱이나 고분자 필름 등의 절연물질로 이루어진 기판(101) 위에 형성된다.

액티브층(124)은 산화물(oxide) 반도체로 구성될 수 있다.

다만, 본 발명이 이에 한정되는 것은 아니며, 비정질 실리콘막이나 비정질 실리콘을 결정화한 다결정 실리콘막, 또는 유기물(organic) 반도체 등으로 구성될 수도 있다.

비정질 아연 산화물(ZnO)계 반도체를 이용하여 액티브층(124)을 형성하는 경우 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.

아연 산화물은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물계 반도체 물질을 액티브층(124)으로 적용한 산화물 박막 트랜지스터는 액정표시장치와 유기전계발광 표시장치를 포함하는 대면적 디스플레이에 적용될 수 있다.

또한, 최근 투명 전자회로에 관심과 활동이 집중되고 있는데, 비정질 아연 산화물계 반도체를 액티브층(124)으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 투명 전자회로에 사용될 수 있는 장점이 있다.

일 예로, 본 발명에서는 아연 산화물에 인듐(indium; In)과 갈륨(gallium; Ga)과 같은 중금속이 함유된 a-IGZO 반도체로 액티브층(124)을 형성할 수 있다.

a-IGZO 반도체는 가시광선을 통과시킬 수 있어 투명하며, 또한 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 1 ~ 100cm²/Vs의 이동도를 가져 비정질 실리콘 박막 트랜지스터에 비해 높은 이동도 특성을 나타낸다.

또한, a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터와 비슷한 균일한 특성을 나타냄에 따라 부품 구조도 비정질 실리콘 박막 트랜지스터처럼 간단하며, 대면적 디스플레이에 적용할 수 있는 장점을 가지고 있다.

이때, 기판(101)과 액티브층(124) 사이에는 버퍼층이 더 형성될 수 있다. 버퍼층은 기판(101)으로부터 유출되는 알칼리 이온과 같은 불순물로부터 후속 공정에서 형성되는 트랜지스터(TFT)를 보호하기 위해서 형성될 수 있다.

그리고, 액티브층(124) 하부의 버퍼층과 기판(101) 사이에는 몰리브덴(Mo)과 같은 불투명한 물질로 이루어진 광 차단층(light shield layer)이 더 형성될 수 있다.

액티브층(124) 위에는 게이트절연층(115a)이 형성되어 있으며, 그 위에 게이트전극(121)을 포함하는 게이트라인(미도시) 및 제 1 유지전극(미도시)이 형성되어 있다.

게이트절연층(115a)은 실리콘 질화막(SiNx), 실리콘 산화막(SiO₂)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어질 수 있다.

게이트전극(121)과 게이트라인 및 제 1 유지전극은 저저항 특성을 갖는 금속물질, 예를 들면 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.

또한, 게이트전극(121)과 게이트라인 및 제 1 유지전극은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질로 이루어질 수 있다.

게이트전극(121)과 게이트라인 및 제 1 유지전극 위에는 층간절연층(inter insulation layer)(115b)이 형성되어 있으며, 그 위에 데이터라인(미도시), 구동 전압라인(미도시), 소오스/드레인전극(123, 122), 연결전극(125) 및 제 2 유지전극(미도시)이 형성되어 있다.

층간절연층(115b)은 실리콘 질화막(SiNx), 실리콘 산화막(SiO₂)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어질 수 있다.

소오스전극(123)과 드레인전극(122)은 소정 간격으로 이격하여 형성되어 있으며, 액티브층(124)과 전기적으로 연결된다. 보다 구체적으로는, 게이트절연층(115a) 및 층간절연층(115b)에는 액티브층(124)을 노출시키는 액티브층 컨택홀이 형성되어 있으며, 액티브층 컨택홀을 통해 소오스/드레인전극(123, 122)이 액티브층(124)과 전기적으로 접속되어 있다.

이때, 제 2 유지전극은 층간절연층(115b)을 사이에 두고 그 하부의 제 1 유지전극의 일부와 중첩하여 스토리지 커패시터를 형성하게 된다.

데이터라인, 구동 전압라인, 소오스/드레인전극(123, 122), 연결전극(125) 및 제 2 유지전극은 저저항 특성을 갖는 금속물질, 예를 들면 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.

또한, 데이터라인, 구동 전압라인, 소오스/드레인전극(123, 122), 연결전극(125) 및 제 2 유지전극은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질로 이루어질 수 있다.

데이터라인, 구동 전압라인, 소오스/드레인전극(123, 122), 연결전극(125) 및 제 2 유지전극이 형성된 기판(101) 위에는 보호층(115c) 및 제 1 절연층(즉, 제 1 오버코트층(overcoat layer))(115d)이 형성되어 있다.

보호층(115c)은 실리콘 질화막(SiNx), 실리콘 산화막(SiO₂)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어질 수 있다.

제 1 오버코트층(115d)은 포토아크릴(photo acrylic)로 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제 1 오버코트층(115d)은 평탄화 역할을 하는 다른 유기물질로 이루어질 수 있다.

제 1 오버코트층(115d) 위에는 연결전극(125) 및 드레인전극(122)과 전기적으로 접속하는 보조전극(116a, 116b) 및 화소전극 연결부(117a, 117b)가 형성되어 있다.

구체적으로, 화소전극 연결부(117a, 117b)는 하부 화소전극 연결부(117a)와 상부 화소전극 연결부(117b)로 구성되며, 보호층(115c) 및 제 1 오버코트층(115d)에 형성된 제 1 컨택홀을 통해 그 하부의 드레인전극(122)과 전기적으로 접속한다.

또한, 보조전극(116a, 116b)은 하부 보조전극(116a)과 상부 보조전극(116b)으로 구성되며, 보호층(115c) 및 제 1 오버코트층(115d)에 형성된 제 2 컨택홀을 통해 그 하부의 연결전극(125)과 전기적으로 접속한다.

이때, 하부 화소전극 연결부(117a)와 하부 보조전극(116a)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO)나 몰리브덴 티타늄(MoTi)으로 이루어질 수 있다.

상부 화소전극 연결부(117b)와 상부 보조전극(116b)은 구리(Cu)와 같은 저저항 금속물질로 이루어질 수 있다.

보조전극(116a, 116b)과 화소전극 연결부(117a, 117b)가 형성된 기판(101) 위에는 제 2 절연층(즉, 제 2 오버코트층)(115e)이 형성되어 있다.

제 2 오버코트층(115e)은 포토아크릴(photo acrylic)로 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제 2 오버코트층(115e)은 평탄화 역할을 하는 다른 유기물질로 이루어질 수 있다.

다음으로, 유기발광다이오드(OLED)는 제 1 전극(118a, 118b, 118c), 유기층(130) 및 제 2 전극(128)을 포함한다.

이러한 유기발광다이오드(OLED)는 구동 박막 트랜지스터(TFT)와 전기적으로 연결된다. 보다 구체적으로, 구동 박막 트랜지스터(TFT) 상부에 형성된 제 2 오버코트층(115e)에는 화소전극 연결부(117a, 117b)를 노출시키는 제 3 컨택홀이 형성되어 있다. 제 1 전극(118a, 118b, 118c)은 제 3 컨택홀을 통해 화소전극 연결부(117a, 117b)에 전기적으로 접속됨에 따라 구동 박막 트랜지스터(TFT)의 드레인전극(122)에 전기적으로 접속된다.

제 1 전극(118a, 118b, 118c)은 유기층(130)에 전류(또는 전압)를 공급하는 것으로서, 소정 면적의 발광 영역을 정의한다.

또한, 제 1 전극(118a, 118b, 118c)은 양극(anode)으로서 역할을 수행한다.

이에 따라, 제 1 전극(118a, 118b, 118c)은 일함수가 비교적 큰 투명 도전성 물질, 예를 들어 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)로 이루어진 하부 제 1 전극(118a)과 상부 제 1 전극(118c)을 포함할 수 있다. 그리고, 반사효율을 향상시키기 위해서, 하부 제 1 전극(118a)과 상부 제 1 전극(118c) 사이에 반사효율이 높은 금속 물질로 이루어진 반사층(118b)을 더 포함할 수 있고, 예를 들어 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금을 포함할 수 있다.

보조전극(116a, 116b)이 형성된 제 2 오버코트층(115e) 위에는 보조전극(116a, 116b)과 전기적으로 접속하는 보조전극라인(126a, 126b, 126c)이 형성되어 있다. 보다 구체적으로, 보조전극(116a, 116b) 상부에 형성된 제 2 오버코트층(115e)에는 보조전극(116a, 116b)을 노출시키는 제 4 컨택홀이 형성되어 있다. 보조전극라인(126a, 126b, 126c)은 제 4 컨택홀을 통해 보조전극(116a, 116b)에 전기적으로 접속됨에 따라 하부의 연결전극(125)에 전기적으로 접속된다.

보조전극라인(126a, 126b, 126c)은 제 1 전극(118a, 118b, 118c)과 동일하게 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)로 이루어진 하부 보조전극라인(126a)과 상부 보조전극라인(126c)을 포함할 수 있다. 그리고, 하부 보조전극라인(126a)과 상부 보조전극라인(126c) 사이에는 반사층(118b)과 동일한 물질로 이루어진 중간 보조전극라인(126b)을 더 포함할 수 있다.

제 1 전극(118a, 118b, 118c)과 보조전극라인(126a, 126b, 126c)이 형성된 기판(101) 위에는 뱅크(bank)(115f)가 형성되어 있다. 이때, 뱅크(115f)는 제 1 전극(118a, 118b, 118c) 가장자리 주변을 둑처럼 둘러싸서 제 1 개구부(opening)를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어진다. 뱅크(115f)는 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 뱅크(115f)는 차광부재의 역할을 하게 된다.

본 발명의 제 1 실시예에서, 뱅크(115f)는 보조전극라인(126a, 126b, 126c)의 일부를 노출시키는 제 2 개구부를 더 포함한다.

유기층(130)은 제 1 전극(118a, 118b, 118c)과 제 2 전극(128) 사이에 형성된다. 유기층(130)은 제 1 전극(118a, 118b, 118c)으로부터 공급되는 정공과 제 2 전극(128)으로부터 공급되는 전자의 결합에 의해 발광한다.

이때, 도 4에서는 기판(101) 전면에 유기층(130)이 형성된 경우를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 제 1 전극(118a, 118b, 118c) 위에만 유기층(130)이 형성될 수 있다.

유기층(130)은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)을 포함하는 다층 구조를 가질 수 있다.

제 2 전극(128)은 유기층(130) 위에 형성되어 유기층(130)에 전자를 제공한다.

제 2 전극(128)은 음극(cathode)으로서 역할을 수행한다. 이에 따라, 제 2 전극(128)은 투명 도전성 물질로 이루어지고, 예를 들어 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)를 포함할 수 있다. 제 2 전극(128)은 유기층(130)과 접하는 쪽에 일 함수가 낮은 금속 물질로 이루어진 얇은 금속막(미도시)을 더 포함할 수 있고, 예를 들어 마그네슘(Mg), 은(Ag) 및 이들의 화합물을 포함할 수 있다.

전면발광 방식의 경우 제 2 전극(128)은 일 함수가 낮고 반투과성을 만족해야 하기 때문에 얇게 형성되어야 한다. 이에 따라, 제 2 전극(128)은 저항이 높아지게 되고, 높은 저항에 의하여 전압 강하(IR drop)가 발생하게 되는 단점이 있다.

이에 본 발명의 제 1 실시예에서는 제 2 전극(128)의 저항을 감소시키기 위해서 이중의 오버코트층, 즉 제 1 오버코트층(115d)과 제 2 오버코트층(115e) 사이에 보조전극(116a, 116b)을 형성한다. 그리고, 보조전극(116a, 116b)을 제 2 전극(128)과 접속시키기 위해 보조전극라인(126a, 126b, 126c)을 형성한다.

보조전극라인(126a, 126b, 126c)은 제 1 전극(118a, 118b, 118c)과 동일층 위에 이격하여 형성된다.

도 5a를 참조하면, 제 2 전극(128)이 격벽(140) 하부까지 증착되어 보조전극라인(126a, 126b, 126c)과 컨택이 이루어진 것을 알 수 있다. 이에 따라 본 발명의 경우 저저항 보조전극(116a, 116b)의 적용으로 휘도 균일도가 향상되는 것을 알 수 있다.

격벽(140)은 보조전극라인(126a, 126b, 126c) 위에 형성된다.

이때, 격벽(140)은 상부에서 하부로 갈수록 단면적이 작아지는 역 테이퍼(taper) 형상을 가질 수 있다. 일 예로, 격벽(140)의 측면과 보조전극라인(126a, 126b, 126c)이 이루는 각도는 20도 내지 80도로 이루어질 수 있다.

격벽(140)은 유기층(130)에 보조전극라인(126a, 126b, 126c)을 노출시키는 전극 컨택홀을 형성시킨다. 유기층(130)은 쉐이딩(shading) 효과에 의하여 격벽(140)의 상부에 형성되고, 격벽(140)의 상부 아래에는 형성되지 않는다. 이에 따라, 유기층(130)에 전극 컨택홀이 형성된다.

격벽(140) 위에는 유기층(130)과 제 2 전극(128)이 순차적으로 적층 된다.

이하, 이와 같이 구성되는 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.

도 6a 내지 도 6h는 도 4에 도시된 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 제조방법을 순차적으로 보여주는 단면도이다.

도 6a에 도시된 바와 같이, 투명한 유리재질 또는 유연성이 우수한 투명한 플라스틱이나 고분자 필름 등의 절연물질로 이루어진 기판(101)을 준비한다.

설명의 편의를 위해 자세히 도시하지 않았지만, 기판(101)의 적, 녹 및 청색의 서브-화소 각각에 TFT와 스토리지 커패시터를 형성한다.

다음으로, 기판(101) 위에 버퍼층(미도시)을 형성한다.

이때, 버퍼층은 액티브층의 결정화 시 기판(101)으로부터 유출되는 알칼리 이온과 같은 불순물로부터 TFT를 보호하기 위해서 형성할 수 있으며, 실리콘산화막으로 형성할 수 있다.

다음으로, 버퍼층이 형성된 기판(101) 위에 반도체 박막을 형성한다.

반도체 박막은 비정질 실리콘이나 다결정 실리콘, 산화물 반도체, 또는 유기물 반도체로 형성할 수 있다.

이후, 포토리소그래피공정을 통해 반도체 박막을 선택적으로 제거함으로써 반도체 박막으로 이루어진 액티브층(124)을 형성한다.

다음으로, 액티브층(124)이 형성된 기판(101) 위에 게이트절연층(115a) 및 게이트배선(즉, 게이트전극(121)을 포함하는 게이트라인(미도시)과 제 1 유지전극(미도시))을 형성한다.

다음으로, 게이트전극(121)과 게이트라인 및 제 1 유지전극이 형성된 기판(101) 전면에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연층(115b)을 형성한다.

그리고, 포토리소그래피공정을 통해 층간절연층(115b)을 선택적으로 패터닝하여 액티브층(124)의 소오스/드레인영역을 노출시키는 액티브층 컨택홀을 형성한다.

다음으로, 층간절연층(115b)이 형성된 기판(101) 위에 데이터 배선(즉, 소오스/드레인전극(123, 122), 구동 전압라인(미도시), 데이터라인(미도시), 연결전극(125) 및 제 2 유지전극(미도시))을 형성한다.

소오스/드레인전극(123, 122)은 액티브층 컨택홀을 통해 액티브층(124)의 소오스/드레인영역에 전기적으로 접속한다.

제 2 유지전극은 층간절연층(115b)을 사이에 두고 그 하부의 제 1 유지전극의 일부와 중첩하여 스토리지 커패시터를 형성하게 된다.

다음으로, 도 6b에 도시된 바와 같이, 소오스/드레인전극(123, 122), 구동 전압라인, 데이터라인, 연결전극(125) 및 제 2 유지전극이 형성된 기판(101) 위에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 보호층(115c)을 형성한다.

그리고, 포토리소그래피공정을 통해 보호층(115c)을 선택적으로 패터닝하여 드레인전극(122) 및 연결전극(125)을 각각 노출시키는 제 1 컨택홀(150a) 및 제 2 컨택홀(150b)을 형성한다.

이후, 보호층(115c) 위에 제 1 오버코트층(115d)을 형성한다.

제 1 오버코트층(115d)은 포토아크릴(photo acrylic)로 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제 1 오버코트층(115d)은 평탄화 역할을 하는 다른 유기물질로 이루어질 수 있다.

그리고, 포토리소그래피공정을 통해 제 1 오버코트층(115d)을 선택적으로 패터닝하여 드레인전극(122) 및 연결전극(125)을 각각 노출시키는 제 1 컨택홀(150a) 및 제 2 컨택홀(150b)을 형성한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 동일한 마스크공정을 통해 보호층(115c)과 제 1 오버코트층(115d) 내에 제 1 컨택홀(150a) 및 제 2 컨택홀(150b)을 형성할 수도 있다.

다음으로, 도 6c에 도시된 바와 같이, 제 1 오버코트층(115d)이 형성된 기판(101) 전면에 제 1 도전막과 제 2 도전막을 형성한다.

이때, 제 1 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO)나 몰리브덴 티타늄(MoTi)으로 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

제 2 도전막은 구리(Cu)와 같은 저저항 금속물질로 이루어질 수 있다.

이후, 포토리소그래피공정을 통해 제 1, 제 2 도전막을 선택적으로 제거함으로써 제 1, 제 2 도전막으로 이루어진 보조전극(116a, 116b) 및 화소전극 연결부(117a, 117b)를 형성한다.

이때, 화소전극 연결부(117a, 117b)는 하부 화소전극 연결부(117a)와 상부 화소전극 연결부(117b)로 구성되며, 제 1 컨택홀을 통해 그 하부의 드레인전극(122)과 전기적으로 접속한다.

또한, 보조전극(116a, 116b)은 하부 보조전극(116a)과 상부 보조전극(116b)으로 구성되며, 제 2 컨택홀을 통해 그 하부의 연결전극(125)과 전기적으로 접속한다.

다음으로, 도 6d에 도시된 바와 같이, 보조전극(116a, 116b) 및 화소전극 연결부(117a, 117b)가 형성된 기판(101) 위에 제 2 오버코트층(115e)을 형성한다.

제 2 오버코트층(115e)은 포토아크릴(photo acrylic)로 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제 2 오버코트층(115e)은 평탄화 역할을 하는 다른 유기물질로 이루어질 수 있다.

이후, 포토리소그래피공정을 통해 제 2 오버코트층(115e)을 선택적으로 패터닝하여 보조전극(116a, 116b) 및 화소전극 연결부(117a, 117b)를 각각 노출시키는 제 3 컨택홀(150c) 및 제 4 컨택홀(150d)을 형성한다.

다음으로, 도 6e에 도시된 바와 같이, 제 2 오버코트층(115e)이 형성된 기판(101) 전면에 제 3 도전막과 제 4 도전막 및 제 5 도전막을 형성한다.

이때, 제 3 도전막과 제 5 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)로 이루어질 수 있다.

제 4 도전막은 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금으로 이루어질 수 있다.

이후, 포토리소그래피공정을 통해 제 3, 제 4, 제 5 도전막을 선택적으로 제거함으로써 제 3, 제 4, 제 5 도전막으로 이루어진 보조전극라인(126a, 126b, 126c) 및 제 1 전극(118a, 118b, 118c)을 형성한다.

이때, 제 1 전극(118a, 118b, 118c)은 하부 제 1 전극(118a)과 상부 제 1 전극(118c) 및 하부 제 1 전극(118a)과 상부 제 1 전극(118c) 사이에 개재된 반사층(118b)으로 구성될 수 있다.

제 1 전극(118a, 118b, 118c)은 제 3 컨택홀을 통해 화소전극 연결부(117a, 117b)에 전기적으로 접속된다. 즉, 양극인 제 1 전극(118a, 118b, 118c)은 화소전극 연결부(117a, 117b)를 통해 구동 박막트랜지스터의 드레인전극(122)과 전기적으로 접속하게 된다.

제 1 전극(118a, 118b, 118c)은 기판(101) 상부에 적, 녹 및 청색의 서브-화소 각각에 대응하여 형성되게 된다.

또한, 보조전극라인(126a, 126b, 126c)은 하부 보조전극라인(126a)과 상부 보조전극라인(126c) 및 하부 보조전극라인(126a)과 상부 보조전극라인(126c) 사이에 개재된 중간 보조전극라인(126b)으로 구성될 수 있다.

보조전극라인(126a, 126b, 126c)은 제 4 컨택홀을 통해 보조전극(116a, 116b)에 전기적으로 접속된다.

다음으로, 도 6f 도시된 바와 같이, 보조전극라인(126a, 126b, 126c) 및 제 1 전극(118a, 118b, 118c)이 형성된 기판(101) 위에 뱅크(115f)를 형성한다.

이때, 뱅크(115f)는 제 1 전극(118a, 118b, 118c) 가장자리 주변을 둑처럼 둘러싸서 제 1 개구부(H1)를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어진다. 뱅크(115f)는 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 뱅크(115f)는 차광부재의 역할을 하게 된다.

또한, 뱅크(115f)는 보조전극라인(126a, 126b, 126c)의 일부를 노출시키는 제 2 개구부(H2)를 더 포함한다.

다음으로, 도 6g에 도시된 바와 같이, 제 2 개구부 내에 네거티브 포토레지스트로 이루어진 격벽(140)을 형성한다.

격벽(140)은 노출된 보조전극라인(126a, 126b, 126c) 위에 형성된다.

이때, 격벽(140)은 상부에서 하부로 갈수록 단면적이 작아지는 역 테이퍼(taper) 형상을 가질 수 있다. 일 예로, 격벽(140)의 측면과 보조전극라인(126a, 126b, 126c)이 이루는 각도는 20도 내지 80도로 이루어질 수 있다.

다음으로, 도 6h에 도시된 바와 같이, 격벽(140)이 형성된 기판(101) 위에 증발(evaporation)에 의해 유기층(130)을 형성한다.

이 경우 격벽(140)이 차단막의 역할을 하기 때문에 유기층(130)은 격벽(140) 하부의 전극 컨택홀 내에는 증착되지 않게 된다.

자세히 도시하지 않았지만, 이를 위해 우선, 기판(101) 위에 정공주입층과 정공수송층을 차례대로 형성한다.

이때, 정공주입층과 정공수송층은 적, 녹 및 청색의 서브-화소에 공통으로 형성되어, 정공의 주입 및 수송을 원활하게 하는 역할을 한다. 이때, 정공주입층과 정공수송층 중 어느 하나의 층은 생략될 수 있다.

다음으로, 정공수송층이 형성된 기판(101) 위에 발광층을 형성한다.

이때, 발광층은 적, 녹 및 청색의 서브-화소에 대응하여 적색 발광층과 녹색 발광층 및 청색 발광층을 포함할 수 있다.

다음으로, 발광층이 형성된 기판(101) 위에 전자수송층을 형성한다.

이때, 전자수송층은 발광층 상부의 적, 녹 및 청색의 서브-화소에 공통으로 형성되어 전자의 수송을 원활하게 하는 역할을 한다.

이때, 전자수송층 상부에는 전자의 주입을 원활하게 하기 위하여 전자주입층이 더욱 형성될 수 있다.

그리고, 전자수송층이 형성된 기판(101) 위에 스퍼터링(sputtering)에 의해 제 6 도전막으로 이루어진 제 2 전극(128)을 형성하게 된다.

이때, 제 6 도전막의 증착 시 전극 컨택홀 내에도 제 6 도전막이 증착되어 비교적 넓은 컨택영역을 가지며 제 2 전극(128)과 보조전극라인(126a, 126b, 126c)간 컨택이 이루어지게 된다.

이와 같이 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치는 저저항 보조전극(116a, 116b)을 제 2 전극(128)과 컨택시킴으로써 제 2 전극(128)의 저항 감소에 따라 휘도 균일도가 향상되는 효과를 제공한다. 즉, 제 1 전극(118a, 118b, 118c) 아래의 이중의 오버코트층(115d, 115e) 사이에 보조전극(116a, 116b)을 형성하여 보조전극라인(126a, 126b, 126c)을 통해 그 상부의 제 2 전극(128)과 컨택시킴으로써 제 2 전극(128)의 저항을 감소시킬 수 있다.

다음으로, 본 발명의 제 2 실시예 및 제 3 실시예에서는 제 1 전극의 패터닝 시 상부 보조전극의 일부를 동시에 제거하여 제 2 오버코트층에 하부 보조전극을 노출시키는 갭을 형성하는 것을 특징으로 한다. 이후, 노출된 하부 보조전극과 제 2 전극 사이를 직접 컨택시킴으로써 공정을 단순화시키는 동시에 제 2 전극의 저항을 감소시킬 수 있게 되는데, 이를 도면을 참조하여 상세히 설명한다.

도 7은 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 구조를 개략적으로 보여주는 단면도이다.

이때, 도 7은 코플라나(coplanar) 구조의 TFT를 이용한 전면발광 방식 유기전계발광 표시장치의 하나의 서브-화소(sub pixel)를 예를 들어 보여주고 있다. 다만, 본 발명이 코플라나 구조의 TFT에 한정되는 것은 아니다.

도 7을 참조하면, 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치에 있어, 하나의 서브-화소에는 기판(201) 위에 형성된 트랜지스터(TFT)와 유기발광다이오드(OLED)를 포함될 수 있다.

우선, 트랜지스터(TFT)로 구동(driving) 박막 트랜지스터는 액티브층(224), 게이트전극(221), 소오스전극(223) 및 드레인전극(222)을 포함한다.

액티브층(224)은 투명한 플라스틱이나 고분자 필름 등의 절연물질로 이루어진 기판(201) 위에 형성된다.

액티브층(224)은 산화물(oxide) 반도체로 구성될 수 있다.

다만, 본 발명이 이에 한정되는 것은 아니며, 비정질 실리콘막이나 비정질 실리콘을 결정화한 다결정 실리콘막, 또는 유기물(organic) 반도체 등으로 구성될 수도 있다.

비정질 아연 산화물(ZnO)계 반도체를 이용하여 액티브층(224)을 형성하는 경우 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.

아연 산화물은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물계 반도체 물질을 액티브층(224)으로 적용한 산화물 박막 트랜지스터는 액정표시장치와 유기전계발광 표시장치를 포함하는 대면적 디스플레이에 적용될 수 있다.

또한, 최근 투명 전자회로에 관심과 활동이 집중되고 있는데, 비정질 아연 산화물계 반도체를 액티브층(224)으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 투명 전자회로에 사용될 수 있는 장점이 있다.

일 예로, 본 발명에서는 아연 산화물에 인듐(indium; In)과 갈륨(gallium; Ga)과 같은 중금속이 함유된 a-IGZO 반도체로 액티브층(224)을 형성할 수 있다.

a-IGZO 반도체는 가시광선을 통과시킬 수 있어 투명하며, 또한 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 1 ~ 100cm²/Vs의 이동도를 가져 비정질 실리콘 박막 트랜지스터에 비해 높은 이동도 특성을 나타낸다.

또한, a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터와 비슷한 균일한 특성을 나타냄에 따라 부품 구조도 비정질 실리콘 박막 트랜지스터처럼 간단하며, 대면적 디스플레이에 적용할 수 있는 장점을 가지고 있다.

이때, 기판(201)과 액티브층(224) 사이에는 버퍼층이 더 형성될 수 있다. 버퍼층은 기판(201)으로부터 유출되는 알칼리 이온과 같은 불순물로부터 후속 공정에서 형성되는 트랜지스터(TFT)를 보호하기 위해서 형성될 수 있다.

그리고, 액티브층(224) 하부의 버퍼층과 기판(201) 사이에는 몰리브덴(Mo)과 같은 불투명한 물질로 이루어진 광 차단층(light shield layer)이 더 형성될 수 있다.

액티브층(224) 위에는 게이트절연층(215a)이 형성되어 있으며, 그 위에 게이트전극(221)을 포함하는 게이트라인(미도시) 및 제 1 유지전극(미도시)이 형성되어 있다.

게이트절연층(215a)은 실리콘 질화막(SiNx), 실리콘 산화막(SiO₂)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어질 수 있다.

게이트전극(221)과 게이트라인 및 제 1 유지전극은 저저항 특성을 갖는 금속물질, 예를 들면 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.

또한, 게이트전극(221)과 게이트라인 및 제 1 유지전극은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질로 이루어질 수 있다.

게이트전극(221)과 게이트라인 및 제 1 유지전극 위에는 층간절연층(inter insulation layer)(215b)이 형성되어 있으며, 그 위에 데이터라인(미도시), 구동 전압라인(미도시), 소오스/드레인전극(223, 222), 연결전극(225) 및 제 2 유지전극(미도시)이 형성되어 있다.

이때, 본 발명의 제 2 실시예에 따른 연결전극(225)은 전술한 제 1 실시예에 따른 연결전극보다 더 넓은 폭을 가지도록 형성될 수 있다.

층간절연층(215b)은 실리콘 질화막(SiNx), 실리콘 산화막(SiO₂)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어질 수 있다.

소오스전극(223)과 드레인전극(222)은 소정 간격으로 이격하여 형성되어 있으며, 액티브층(224)과 전기적으로 연결된다. 보다 구체적으로는, 게이트절연층(215a) 및 층간절연층(215b)에는 액티브층(224)을 노출시키는 액티브층 컨택홀이 형성되어 있으며, 액티브층 컨택홀을 통해 소오스/드레인전극(223, 222)이 액티브층(224)과 전기적으로 접속되어 있다.

이때, 제 2 유지전극은 층간절연층(215b)을 사이에 두고 그 하부의 제 1 유지전극의 일부와 중첩하여 스토리지 커패시터를 형성하게 된다.

데이터라인, 구동 전압라인, 소오스/드레인전극(223, 222), 연결전극(225) 및 제 2 유지전극은 저저항 특성을 갖는 금속물질, 예를 들면 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.

또한, 데이터라인, 구동 전압라인, 소오스/드레인전극(223, 222), 연결전극(225) 및 제 2 유지전극은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질로 이루어질 수 있다.

데이터라인, 구동 전압라인, 소오스/드레인전극(223, 222), 연결전극(225) 및 제 2 유지전극이 형성된 기판(201) 위에는 보호층(215c) 및 제 1 오버코트층(overcoat layer)(215d)이 형성되어 있다.

보호층(215c)은 실리콘 질화막(SiNx), 실리콘 산화막(SiO₂)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어질 수 있다.

제 1 오버코트층(215d)은 포토아크릴(photo acrylic)로 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제 1 오버코트층(215d)은 평탄화 역할을 하는 다른 유기물질로 이루어질 수 있다.

제 1 오버코트층(215d) 위에는 연결전극(225) 및 드레인전극(222)과 전기적으로 접속하는 제 1 보조전극(또는 컨택부)(216a', 216b')과 제 2 보조전극(또는 보조전극부)(216a", 216b") 및 화소전극 연결부(217a, 217b)가 형성되어 있다.

구체적으로, 화소전극 연결부(217a, 217b)는 하부 화소전극 연결부(217a)와 상부 화소전극 연결부(217b)로 구성되며, 보호층(215c) 및 제 1 오버코트층(215d)에 형성된 제 1 컨택홀을 통해 그 하부의 드레인전극(222)과 전기적으로 접속한다.

또한, 제 1 보조전극(216a', 216b')은 하부 제 1 보조전극(216a')과 상부 제 1 보조전극(216b')으로 구성되며, 제 2 보조전극(216a", 216b")은 하부 제 2 보조전극(216a")과 상부 제 2 보조전극(216b")으로 구성된다.

제 1 보조전극(216a', 216b')은 보호층(215c) 및 제 1 오버코트층(215d)에 형성된 제 2 컨택홀을 통해 그 하부의 연결전극(225)과 전기적으로 접속하며, 제 2 보조전극(216a", 216b")은 보호층(215c) 및 제 1 오버코트층(215d)에 형성된 제 3 컨택홀을 통해 그 하부의 연결전극(225)과 전기적으로 접속한다.

제 1 보조전극(216a', 216b')과 제 2 보조전극(216a", 216b")은 후술할 갭 형성 시 일괄 에천트에 의한 제 1 보조전극(216a', 216b')과 제 2 보조전극(216a", 216b") 전체의 유실을 방지하기 위해 서로 분리될 수 있다.

이때, 하부 화소전극 연결부(217a)와 하부 제 1, 제 2 보조전극(216a', 216a")은 인듐-틴-옥사이드(Indium Tin Oxide; ITO)나 몰리브덴 티타늄(MoTi)으로 이루어질 수 있다.

상부 화소전극 연결부(217b)와 상부 제 1, 제 2 보조전극(216b', 216b")은 구리(Cu)와 같은 저저항 금속물질로 이루어질 수 있다.

제 1 보조전극(216a', 216b')과 제 2 보조전극(216a", 216b") 및 화소전극 연결부(217a, 217b)가 형성된 기판(201) 위에는 제 2 오버코트층(215e)이 형성되어 있다.

제 2 오버코트층(215e)은 포토아크릴(photo acrylic)로 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제 2 오버코트층(215e)은 평탄화 역할을 하는 다른 유기물질로 이루어질 수 있다.

다음으로, 유기발광다이오드(OLED)는 제 1 전극(218a, 218b, 218c), 유기층(230) 및 제 2 전극(228)을 포함한다.

이러한 유기발광다이오드(OLED)는 구동 박막 트랜지스터(TFT)와 전기적으로 연결된다. 보다 구체적으로, 구동 박막 트랜지스터(TFT) 상부에 형성된 제 2 오버코트층(215e)에는 화소전극 연결부(217a, 217b)를 노출시키는 제 4 컨택홀이 형성되어 있다. 제 1 전극(218a, 218b, 218c)은 제 4 컨택홀을 통해 화소전극 연결부(217a, 217b)에 전기적으로 접속됨에 따라 구동 박막 트랜지스터(TFT)의 드레인전극(222)에 전기적으로 접속된다.

제 1 전극(218a, 218b, 218c)은 유기층(230)에 전류(또는 전압)를 공급하는 것으로서, 소정 면적의 발광 영역을 정의한다.

또한, 제 1 전극(218a, 218b, 218c)은 양극(anode)으로서 역할을 수행한다.

이에 따라, 제 1 전극(218a, 218b, 218c)은 일함수가 비교적 큰 투명 도전성 물질, 예를 들어 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)로 이루어진 하부 제 1 전극(218a)과 상부 제 1 전극(218c)을 포함할 수 있다. 그리고, 반사효율을 향상시키기 위해서, 하부 제 1 전극(218a)과 상부 제 1 전극(218c) 사이에 반사효율이 높은 금속 물질로 이루어진 반사층(218b)을 더 포함할 수 있고, 예를 들어 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금을 포함할 수 있다.

제 1 보조전극(216a', 216b')의 일측 상부에 형성된 제 2 오버코트층(215e)의 일부는 오픈(open)되어 제 5 컨택홀을 형성한다.

이때, 제 5 컨택홀에 인접한 상부 제 1 보조전극(216b')이 일부 제거되어 뒤로 후퇴함에 따라 제 2 오버코트층(215e) 하부에 하부 제 1 보조전극(216a')의 일부를 노출시키는 소정 깊이의 갭(G)이 형성된다.

제 1 전극(218a, 218b, 218c)이 형성된 기판(201) 위에는 뱅크(bank)(215f)가 형성되어 있다. 이때, 뱅크(215f)는 제 1 전극(218a, 218b, 218c) 가장자리 주변을 둑처럼 둘러싸서 제 1 개구부(opening)를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어진다. 뱅크(215f)는 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 뱅크(215f)는 차광부재의 역할을 하게 된다.

본 발명의 제 2 실시예에서, 뱅크(215f)는 제 5 컨택홀 내에 형성되는 제 2 개구부를 더 포함한다.

유기층(230)은 제 1 전극(218a, 218b, 218c)과 제 2 전극(228) 사이에 형성된다. 유기층(230)은 제 1 전극(218a, 218b, 218c)으로부터 공급되는 정공과 제 2 전극(228)으로부터 공급되는 전자의 결합에 의해 발광한다.

이때, 도 7에서는 기판(201) 전면에 유기층(230)이 형성된 경우를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 제 1 전극(218a, 218b, 218c) 위에만 유기층(230)이 형성될 수 있다.

유기층(230)은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)을 포함하는 다층 구조를 가질 수 있다.

제 2 전극(228)은 유기층(230) 위에 형성되어 유기층(230)에 전자를 제공한다.

제 2 전극(228)은 음극(cathode)으로서 역할을 수행한다. 이에 따라, 제 2 전극(228)은 투명 도전성 물질로 이루어지고, 예를 들어 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)를 포함할 수 있다. 제 2 전극(228)은 유기층(230)과 접하는 쪽에 일 함수가 낮은 금속 물질로 이루어진 얇은 금속막(미도시)을 더 포함할 수 있고, 예를 들어 마그네슘(Mg), 은(Ag) 및 이들의 화합물을 포함할 수 있다.

이때, 본 발명의 제 2 실시예에서는 제 2 전극(228)의 저항을 감소시키기 위해서 이중의 오버코트층, 즉 제 1 오버코트층(215d)과 제 2 오버코트층(215e) 사이에 제 1 보조전극(216a', 216b')과 제 2 보조전극(216a", 216b")을 형성한다. 그리고, 제 1 보조전극(216a', 216b')과 제 2 보조전극(216a", 216b")을 제 2 전극(228)과 접속시키기 위해 제 5 컨택홀 및 하부 제 1 보조전극(216b')의 일부를 노출시키는 갭(G)을 형성한다.

이 경우 제 2 전극(228)이 갭(G) 내부에까지 증착되어 하부 제 1 보조전극(216b')과 컨택이 이루어지게 된다. 이와 같이 본 발명의 경우 저저항 제 1 보조전극(216a', 216b')과 제 2 보조전극(216a", 216b")의 적용으로 제 2 전극(228)의 저항이 감소되어 휘도 균일도가 향상되는 효과를 제공한다.

특히, 본 발명의 제 2 실시예는 전술한 본 발명의 제 1 실시예와는 달리 격벽을 형성하지 않기 때문에 마스크공정이 한번 감소되어 비용 절감 및 생산성 향상의 효과를 제공한다. 또한, 제 1 전극(218a, 218b, 218c)과 다른 층에 제 1 보조전극(216a', 216b')과 제 2 보조전극(216a", 216b")을 형성함으로써 제 1 전극(218a, 218b, 218c)의 면적을 증가시킬 수 있어 개구율이 향상되는 효과를 제공한다.

이러한 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치는 상부 제 1 보조전극(216b')을 제 1 전극(218a, 218b, 218c)의 식각 시 이용하는 일괄 에천트(일 예로 Ag-에천트)를 이용하여 함께 식각하는 것을 특징으로 하며, 이를 다음의 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 제조방법을 통해 상세히 설명한다.

도 8a 내지 도 8g는 도 7에 도시된 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 제조방법을 순차적으로 보여주는 단면도이다.

그리고, 도 9a 및 도 9b는 도 8e에 도시된 마스크공정을 구체적으로 보여주는 단면도이다.

도 8a에 도시된 바와 같이, 투명한 유리재질 또는 유연성이 우수한 투명한 플라스틱이나 고분자 필름 등의 절연물질로 이루어진 기판(201)을 준비한다.

설명의 편의를 위해 자세히 도시하지 않았지만, 기판(201)의 적, 녹 및 청색의 서브-화소 각각에 TFT와 스토리지 커패시터를 형성한다.

다음으로, 기판(201) 위에 버퍼층(미도시)을 형성한다.

이때, 버퍼층은 액티브층의 결정화 시 기판(201)으로부터 유출되는 알칼리 이온과 같은 불순물로부터 TFT를 보호하기 위해서 형성할 수 있으며, 실리콘산화막으로 형성할 수 있다.

다음으로, 버퍼층이 형성된 기판(201) 위에 반도체 박막을 형성한다.

반도체 박막은 비정질 실리콘이나 다결정 실리콘, 산화물 반도체, 또는 유기물 반도체로 형성할 수 있다.

이후, 포토리소그래피공정을 통해 반도체 박막을 선택적으로 제거함으로써 반도체 박막으로 이루어진 액티브층(224)을 형성한다.

다음으로, 액티브층(224)이 형성된 기판(201) 위에 게이트절연층(215a) 및 게이트배선(즉, 게이트전극(221)을 포함하는 게이트라인(미도시)과 제 1 유지전극(미도시))을 형성한다.

다음으로, 게이트전극(221)과 게이트라인 및 제 1 유지전극이 형성된 기판(201) 전면에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 층간절연층(215b)을 형성한다.

그리고, 포토리소그래피공정을 통해 층간절연층(215b)을 선택적으로 패터닝하여 액티브층(224)의 소오스/드레인영역을 노출시키는 액티브층 컨택홀을 형성한다.

다음으로, 층간절연층(215b)이 형성된 기판(201) 위에 데이터 배선(즉, 소오스/드레인전극(223, 222), 구동 전압라인(미도시), 데이터라인(미도시), 연결전극(225) 및 제 2 유지전극(미도시))을 형성한다.

소오스/드레인전극(223, 222)은 액티브층 컨택홀을 통해 액티브층(224)의 소오스/드레인영역에 전기적으로 접속한다.

제 2 유지전극은 층간절연층(215b)을 사이에 두고 그 하부의 제 1 유지전극의 일부와 중첩하여 스토리지 커패시터를 형성하게 된다.

다음으로, 도 8b에 도시된 바와 같이, 소오스/드레인전극(223, 222), 구동 전압라인, 데이터라인, 연결전극(225) 및 제 2 유지전극이 형성된 기판(201) 위에 실리콘질화막 또는 실리콘산화막 등으로 이루어진 보호층(215c)을 형성한다.

그리고, 포토리소그래피공정을 통해 보호층(215c)을 선택적으로 패터닝하여 드레인전극(222) 및 연결전극(225)을 각각 노출시키는 제 1 컨택홀(250a) 및 제 2 컨택홀(250b)과 제 3 컨택홀(250c)을 형성한다.

이후, 보호층(215c) 위에 제 1 오버코트층(215d)을 형성한다.

제 1 오버코트층(215d)은 포토아크릴(photo acrylic)로 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제 1 오버코트층(215d)은 평탄화 역할을 하는 다른 유기물질로 이루어질 수 있다.

그리고, 포토리소그래피공정을 통해 제 1 오버코트층(215d)을 선택적으로 패터닝하여 드레인전극(222) 및 연결전극(225)을 각각 노출시키는 제 1 컨택홀(250a) 및 제 2 컨택홀(250b)과 제 3 컨택홀(250c)을 형성한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 동일한 마스크공정을 통해 보호층(215c)과 제 1 오버코트층(215d) 내에 제 1 컨택홀(250a) 및 제 2 컨택홀(250b)과 제 3 컨택홀(250c)을 형성할 수도 있다.

다음으로, 도 8c에 도시된 바와 같이, 제 1 오버코트층(215d)이 형성된 기판(201) 전면에 제 1 도전막과 제 2 도전막을 형성한다.

이때, 제 1 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO)나 몰리브덴 티타늄(MoTi)으로 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

제 2 도전막은 구리(Cu)와 같은 저저항 금속물질로 이루어질 수 있다.

이후, 포토리소그래피공정을 통해 제 1, 제 2 도전막을 선택적으로 제거함으로써 제 1, 제 2 도전막으로 이루어진 제 1 보조전극(216a', 216b')과 제 2 보조전극(216a", 216b") 및 화소전극 연결부(217a, 217b)를 형성한다.

이때, 화소전극 연결부(217a, 217b)는 하부 화소전극 연결부(217a)와 상부 화소전극 연결부(217b)로 구성되며, 제 1 컨택홀을 통해 그 하부의 드레인전극(222)과 전기적으로 접속한다.

또한, 제 1 보조전극(216a', 216b')은 하부 제 1 보조전극(216a')과 상부 제 1 보조전극(216b')으로 구성되며, 제 2 보조전극(216a", 216b")은 하부 제 2 보조전극(216a")과 상부 제 2 보조전극(216b")으로 구성된다.

제 1 보조전극(216a', 216b')은 보호층(215c) 및 제 1 오버코트층(215d)에 형성된 제 2 컨택홀을 통해 그 하부의 연결전극(225)과 전기적으로 접속하며, 제 2 보조전극(216a", 216b")은 보호층(215c) 및 제 1 오버코트층(215d)에 형성된 제 3 컨택홀을 통해 그 하부의 연결전극(225)과 전기적으로 접속한다.

전술한 바와 같이 제 1 보조전극(216a', 216b')과 제 2 보조전극(216a", 216b")은 후술할 갭 형성 시 일괄 에천트에 의한 제 1 보조전극(216a', 216b')과 제 2 보조전극(216a", 216b") 전체의 유실을 방지하기 위해 서로 분리될 수 있다.

다음으로, 도 8d에 도시된 바와 같이, 제 1 보조전극(216a', 216b')과 제 2 보조전극(216a", 216b") 및 화소전극 연결부(217a, 217b)가 형성된 기판(201) 위에 제 2 오버코트층(215e)을 형성한다.

제 2 오버코트층(215e)은 포토아크릴(photo acrylic)로 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제 2 오버코트층(215e)은 평탄화 역할을 하는 다른 유기물질로 이루어질 수 있다.

이후, 포토리소그래피공정을 통해 제 2 오버코트층(215e)을 선택적으로 패터닝하여 화소전극 연결부(217a, 217b)의 상면 및 제 1 보조전극(216a', 216b')의 측면을 각각 노출시키는 제 4 컨택홀(250d) 및 제 5 컨택홀(250e)을 형성한다.

다음으로, 도 8e 및 도 9a에 도시된 바와 같이, 제 2 오버코트층(215e)이 형성된 기판(201) 전면에 제 3 도전막(260a)과 제 4 도전막(260b) 및 제 5 도전막(260c)을 형성한다.

이때, 제 3 도전막(260a)과 제 5 도전막(260c)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)로 이루어질 수 있다.

제 4 도전막(260b)은 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금으로 이루어질 수 있다.

이후, 제 3, 제 4, 제 5 도전막(260a, 260b, 260c)이 형성된 기판(201) 위에 포토리소그래피공정을 통해 소정의 감광막패턴(270)을 형성한다.

다음으로, 도 9b에 도시된 바와 같이, 감광막패턴(270)을 마스크로 그 하부의 제 5 도전막(260c)을 선택적으로 제거하여 제 5 도전막(260c)으로 이루어진 상부 제 1 전극(218c)을 형성한다.

제 5 도전막(260c)의 에칭과 동시에 일괄 에칭을 통해 제 3, 제 4 도전막(260a, 260b)을 선택적으로 제거하여 제 3, 제 4 도전막(260a, 260b)으로 이루어진 하부, 중간 제 1 전극(218a, 218b)을 형성한다.

이때, 제 1 전극(218a, 218b, 218c)은 하부 제 1 전극(218a)과 상부 제 1 전극(218c) 및 하부 제 1 전극(218a)과 상부 제 1 전극(218c) 사이에 개재된 반사층(218b)으로 구성될 수 있다.

제 1 전극(218a, 218b, 218c)은 제 4 컨택홀을 통해 화소전극 연결부(217a, 217b)에 전기적으로 접속된다. 즉, 양극인 제 1 전극(218a, 218b, 218c)은 화소전극 연결부(217a, 217b)를 통해 구동 박막트랜지스터의 드레인전극(222)과 전기적으로 접속하게 된다.

제 1 전극(218a, 218b, 218c)은 기판(201) 상부에 적, 녹 및 청색의 서브-화소 각각에 대응하여 형성되게 된다.

이때, 제 3, 제 4, 제 5 도전막(260a, 260b, 260c)의 식각에 Ag-에천트를 이용할 수 있으며, 이와 동시에 제 5 컨택홀(250e)에 의해 측면이 노출된 상부 제 1 보조전극(216b')에 Ag-에천트가 스며들어 제 3, 제 4, 제 5 도전막(260a, 260b, 260c)의 식각과 함께 식각 된다. 이와 같이 상부 제 1 보조전극(216b')이 일부 제거되어 뒤로 후퇴함에 따라 제 2 오버코트층(215e) 하부에 하부 제 1 보조전극(216a')의 일부를 노출시키는 소정 깊이의 갭(G)이 형성된다.

이때, 제 2 도전막으로 구리를 적용할 경우 Ag-에천트에 의해 빠른 속도로 식각되나, 전술한 바와 같이 제 1 보조전극(216a', 216b')과 제 2 보조전극(216a", 216b")이 서로 분리되어 있어 제 1 보조전극(216a', 216b')과 제 2 보조전극(216a", 216b") 전체의 유실을 방지할 수 있다.

다음으로, 도 8f 도시된 바와 같이, 제 1 전극(218a, 218b, 218c)이 형성된 기판(201) 위에 뱅크(215f)를 형성한다.

이때, 뱅크(215f)는 제 1 전극(218a, 218b, 218c) 가장자리 주변을 둑처럼 둘러싸서 제 1 개구부(H1)를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어진다. 뱅크(215f)는 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있는데, 이 경우 뱅크(215f)는 차광부재의 역할을 하게 된다.

또한, 뱅크(215f)는 제 5 컨택홀(250e) 내에 형성되는 제 2 개구부(H2)를 더 포함한다.

다음으로, 도 8g에 도시된 바와 같이, 뱅크(215f)가 형성된 기판(201) 위에 증발(evaporation)에 의해 유기층(230)을 형성한다.

이 경우 제 2 오버코트층(215e)이 차단막의 역할을 하기 때문에 유기층(230)은 제 2 오버코트층(215e) 하부의 갭(G) 내에는 증착되지 않는다.

자세히 도시하지 않았지만, 이를 위해 우선, 기판(201) 위에 정공주입층과 정공수송층을 차례대로 형성한다.

이때, 정공주입층과 정공수송층은 적, 녹 및 청색의 서브-화소에 공통으로 형성되어, 정공의 주입 및 수송을 원활하게 하는 역할을 한다. 이때, 정공주입층과 정공수송층 중 어느 하나의 층은 생략될 수 있다.

다음으로, 정공수송층이 형성된 기판(201) 위에 발광층을 형성한다.

이때, 발광층은 적, 녹 및 청색의 서브-화소에 대응하여 적색 발광층과 녹색 발광층 및 청색 발광층을 포함할 수 있다.

다음으로, 발광층이 형성된 기판(201) 위에 전자수송층을 형성한다.

이때, 전자수송층은 발광층 상부의 적, 녹 및 청색의 서브-화소에 공통으로 형성되어 전자의 수송을 원활하게 하는 역할을 한다.

이때, 전자수송층 상부에는 전자의 주입을 원활하게 하기 위하여 전자주입층이 더욱 형성될 수 있다.

그리고, 전자수송층이 형성된 기판(201) 위에 스퍼터링(sputtering)에 의해 제 6 도전막으로 이루어진 제 2 전극(228)을 형성하게 된다.

이때, 제 6 도전막의 증착 시 갭(G) 내에도 제 6 도전막이 증착되어 비교적 넓은 컨택영역을 가지며 제 2 전극(228)과 제 1 보조전극(216a', 216b')간 컨택이 이루어지게 된다.

이와 같이 본 발명의 제 2 실시예에서는 Ag-에천트에 의한 제 1 보조전극과 제 2 보조전극 전체의 유실을 방지하기 위해 제 1 보조전극과 제 2 보조전극 전체가 서로 분리되어 있는 것을 특징으로 한다. 다만, 본 발명이 이에 한정되는 것은 아니다. 하프-톤(half tone) 마스크를 이용하여 상부 제 1 보조전극과 상부 제 2 보조전극 사이만 서로 분리할 수 있으며, 이를 다음의 본 발명의 제 3 실시예를 통해 상세히 설명한다.

도 10은 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치의 구조를 개략적으로 보여주는 단면도이다.

이때, 도 10은 코플라나(coplanar) 구조의 TFT를 이용한 전면발광 방식 유기전계발광 표시장치의 하나의 서브-화소(sub pixel)를 예를 들어 보여주고 있다. 다만, 본 발명이 코플라나 구조의 TFT에 한정되는 것은 아니다.

또한, 도 10에 도시된 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치는 보조전극의 형태만을 제외하고 도 7에 도시된 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치와 실질적으로 동일한 구성으로 이루어져 있다.

즉, 도 10을 참조하면, 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치에 있어, 하나의 서브-화소에는 기판(301) 위에 형성된 트랜지스터(TFT)와 유기발광다이오드(OLED)를 포함될 수 있다.

우선, 트랜지스터(TFT)로 구동(driving) 박막 트랜지스터는 액티브층(324), 게이트전극(321), 소오스전극(323) 및 드레인전극(322)을 포함한다.

액티브층(324)은 투명한 플라스틱이나 고분자 필름 등의 절연물질로 이루어진 기판(301) 위에 형성된다.

액티브층(324)은 산화물(oxide) 반도체로 구성될 수 있다.

다만, 본 발명이 이에 한정되는 것은 아니며, 비정질 실리콘막이나 비정질 실리콘을 결정화한 다결정 실리콘막, 또는 유기물(organic) 반도체 등으로 구성될 수도 있다.

이때, 기판(301)과 액티브층(324) 사이에는 버퍼층이 더 형성될 수 있다.

그리고, 액티브층(324) 하부의 버퍼층과 기판(301) 사이에는 몰리브덴(Mo)과 같은 불투명한 물질로 이루어진 광 차단층(light shield layer)이 더 형성될 수 있다.

액티브층(324) 위에는 게이트절연층(315a)이 형성되어 있으며, 그 위에 게이트전극(321)을 포함하는 게이트라인(미도시) 및 제 1 유지전극(미도시)이 형성되어 있다.

게이트전극(321)과 게이트라인 및 제 1 유지전극 위에는 층간절연층(inter insulation layer)(315b)이 형성되어 있으며, 그 위에 데이터라인(미도시), 구동 전압라인(미도시), 소오스/드레인전극(323, 322), 연결전극(325) 및 제 2 유지전극(미도시)이 형성되어 있다.

소오스전극(323)과 드레인전극(322)은 소정 간격으로 이격하여 형성되어 있으며, 액티브층(324)과 전기적으로 연결된다. 보다 구체적으로는, 게이트절연층(315a) 및 층간절연층(315b)에는 액티브층(324)을 노출시키는 액티브층 컨택홀이 형성되어 있으며, 액티브층 컨택홀을 통해 소오스/드레인전극(323, 322)이 액티브층(324)과 전기적으로 접속되어 있다.

이때, 제 2 유지전극은 층간절연층(315b)을 사이에 두고 그 하부의 제 1 유지전극의 일부와 중첩하여 스토리지 커패시터를 형성하게 된다.

데이터라인, 구동 전압라인, 소오스/드레인전극(323, 322), 연결전극(325) 및 제 2 유지전극이 형성된 기판(301) 위에는 보호층(315c) 및 제 1 오버코트층(overcoat layer)(315d)이 형성되어 있다.

제 1 오버코트층(315d) 위에는 연결전극(325) 및 드레인전극(322)과 전기적으로 접속하는 제 1 보조전극(또는 컨택부)(316a, 316b')과 제 2 보조전극(또는 보조전극부)(316a, 316b") 및 화소전극 연결부(317a, 317b)가 형성되어 있다.

구체적으로, 화소전극 연결부(317a, 317b)는 하부 화소전극 연결부(317a)와 상부 화소전극 연결부(317b)로 구성되며, 보호층(315c) 및 제 1 오버코트층(315d)에 형성된 제 1 컨택홀을 통해 그 하부의 드레인전극(322)과 전기적으로 접속한다.

또한, 제 1 보조전극(316a, 316b')은 하부 보조전극(316a)과 상부 제 1 보조전극(316b')으로 구성되며, 제 2 보조전극(316a, 316b")은 하부 보조전극(316a)과 상부 제 2 보조전극(316b")으로 구성된다. 즉, 제 1 보조전극(316a, 316b')과 제 2 보조전극(316a, 316b")은 하부 보조전극(316a)을 공유하며, 그 상부에 분리된 형태로 상부 제 1 보조전극(316b')과 상부 제 2 보조전극(316b")이 구성된다.

제 1 보조전극(316a, 316b')과 제 2 보조전극(316a, 316b")은 보호층(315c) 및 제 1 오버코트층(315d)에 형성된 제 2 컨택홀을 통해 그 하부의 연결전극(325)과 전기적으로 접속한다.

전술한 바와 같이 상부 제 1 보조전극(316b')과 상부 제 2 보조전극(316b")은 후술할 갭 형성 시 일괄 에천트에 의한 상부 제 2 보조전극(316b")의 유실을 방지하기 위해 서로 분리되어 있다.

제 1 보조전극(316a, 316b')과 제 2 보조전극(316a, 316b") 및 화소전극 연결부(317a, 317b)가 형성된 기판(301) 위에는 제 2 오버코트층(315e)이 형성되어 있다.

다음으로, 유기발광다이오드(OLED)는 제 1 전극(318a, 318b, 318c), 유기층(330) 및 제 2 전극(328)을 포함한다.

이러한 유기발광다이오드(OLED)는 구동 박막 트랜지스터(TFT)와 전기적으로 연결된다. 보다 구체적으로, 구동 박막 트랜지스터(TFT) 상부에 형성된 제 2 오버코트층(315e)에는 화소전극 연결부(317a, 317b)를 노출시키는 제 3 컨택홀이 형성되어 있다. 제 1 전극(318a, 318b, 318c)은 제 3 컨택홀을 통해 화소전극 연결부(317a, 317b)에 전기적으로 접속됨에 따라 구동 박막 트랜지스터(TFT)의 드레인전극(322)에 전기적으로 접속된다.

제 1 전극(318a, 318b, 318c)은 유기층(330)에 전류(또는 전압)를 공급하는 것으로서, 소정 면적의 발광 영역을 정의한다.

제 1 전극(318a, 318b, 318c)은 일함수가 비교적 큰 투명 도전성 물질, 예를 들어 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)로 이루어진 하부 제 1 전극(318a)과 상부 제 1 전극(318c)을 포함할 수 있다. 그리고, 반사효율을 향상시키기 위해서, 하부 제 1 전극(318a)과 상부 제 1 전극(318c) 사이에 반사효율이 높은 금속 물질로 이루어진 반사층(318b)을 더 포함할 수 있고, 예를 들어 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금을 포함할 수 있다.

제 1 보조전극(316a, 316b')의 일측 상부에 형성된 제 2 오버코트층(315e)의 일부는 오픈(open)되어 제 4 컨택홀을 형성한다.

이때, 제 4 컨택홀에 인접한 상부 제 1 보조전극(316b')이 일부 제거되어 뒤로 후퇴함에 따라 제 2 오버코트층(315e) 하부에 하부 보조전극(316a)의 일부를 노출시키는 소정 깊이의 갭(G)이 형성된다.

제 1 전극(318a, 318b, 318c)이 형성된 기판(301) 위에는 뱅크(bank)(315f)가 형성되어 있다. 이때, 뱅크(315f)는 제 1 전극(318a, 318b, 318c) 가장자리 주변을 둑처럼 둘러싸서 제 1 개구부(opening)를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어진다.

본 발명의 제 3 실시예에서, 뱅크(315f)는 제 4 컨택홀 내에 형성되는 제 2 개구부를 더 포함한다.

유기층(330)은 제 1 전극(318a, 318b, 318c)과 제 2 전극(328) 사이에 형성된다. 유기층(330)은 제 1 전극(318a, 318b, 318c)으로부터 공급되는 정공과 제 2 전극(328)으로부터 공급되는 전자의 결합에 의해 발광한다.

이때, 도 10에서는 기판(301) 전면에 유기층(330)이 형성된 경우를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 제 1 전극(318a, 318b, 318c) 위에만 유기층(330)이 형성될 수 있다.

유기층(330)은 빛을 내는 발광층 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)을 포함하는 다층 구조를 가질 수 있다.

제 2 전극(328)은 유기층(330) 위에 형성되어 유기층(330)에 전자를 제공한다.

제 2 전극(328)은 투명 도전성 물질로 이루어지고, 예를 들어 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)를 포함할 수 있다. 제 2 전극(328)은 유기층(330)과 접하는 쪽에 일 함수가 낮은 금속 물질로 이루어진 얇은 금속막(미도시)을 더 포함할 수 있고, 예를 들어 마그네슘(Mg), 은(Ag) 및 이들의 화합물을 포함할 수 있다.

이때, 본 발명의 제 3 실시예에서는 제 2 전극(328)의 저항을 감소시키기 위해서, 전술한 본 발명의 제 2 실시예와 실질적으로 동일하게, 이중의 오버코트층, 즉 제 1 오버코트층(315d)과 제 2 오버코트층(315e) 사이에 제 1 보조전극(316a, 316b')과 제 2 보조전극(316a, 316b")을 형성한다. 그리고, 제 1 보조전극(316a, 316b')과 제 2 보조전극(316a, 316b")을 제 2 전극(328)과 접속시키기 위해 제 4 컨택홀 및 하부 보조전극(316a)의 일부를 노출시키는 갭(G)을 형성한다.

이 경우 제 2 전극(328)이 갭(G) 내부에까지 증착되어 하부 보조전극(316a)과 컨택이 이루어진다. 이와 같이 본 발명의 경우 저저항 제 1 보조전극(316a, 316b')과 제 2 보조전극(316a, 316b")의 적용으로 제 2 전극(328)의 저항이 감소되어 휘도 균일도가 향상되는 효과를 제공한다.

특히, 본 발명의 제 3 실시예는 전술한 본 발명의 제 1 실시예와는 달리 격벽을 형성하지 않기 때문에 마스크공정이 한번 감소되어 비용 절감 및 생산성 향상의 효과를 제공한다. 또한, 제 1 전극(318a, 318b, 318c)과 다른 층에 제 1 보조전극(316a, 316b')과 제 2 보조전극(316a, 316b")을 형성함으로써 제 1 전극(318a, 318b, 318c)의 면적을 증가시킬 수 있어 개구율이 향상되는 효과를 제공한다.

이러한 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치는 상부 제 1 보조전극(316b')을 제 1 전극(318a, 318b, 318c)의 식각 시 이용하는 일괄 에천트(일 예로 Ag-에천트)를 이용하여 함께 식각하는 것을 특징으로 한다.

또한, 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치는 하프-톤 마스크를 이용하여 상부 제 1 보조전극(316b')과 상부 제 2 보조전극(316b") 사이만 서로 분리하는 것을 특징으로 하는데, 이를 다음의 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치의 제조방법을 통해 상세히 설명한다.

도 11a 내지 도 11g는 도 10에 도시된 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치의 제조방법을 순차적으로 보여주는 단면도이다.

그리고, 도 12a 내지 도 12d는 도 10c에 도시된 마스크공정을 구체적으로 보여주는 단면도이다.

도 11a에 도시된 바와 같이, 투명한 유리재질 또는 유연성이 우수한 투명한 플라스틱이나 고분자 필름 등의 절연물질로 이루어진 기판(301)을 준비한다.

설명의 편의를 위해 자세히 도시하지 않았지만, 기판(301)의 적, 녹 및 청색의 서브-화소 각각에 TFT와 스토리지 커패시터를 형성한다.

다음으로, 기판(301) 위에 버퍼층(미도시)을 형성한다.

다음으로, 버퍼층이 형성된 기판(301) 위에 반도체 박막을 형성한다.

반도체 박막은 비정질 실리콘이나 다결정 실리콘, 산화물 반도체, 또는 유기물 반도체로 형성할 수 있다.

이후, 포토리소그래피공정을 통해 반도체 박막을 선택적으로 제거함으로써 반도체 박막으로 이루어진 액티브층(324)을 형성한다.

다음으로, 액티브층(324)이 형성된 기판(301) 위에 게이트절연층(315a) 및 게이트배선(즉, 게이트전극(321)을 포함하는 게이트라인(미도시)과 제 1 유지전극(미도시))을 형성한다.

다음으로, 게이트전극(321)과 게이트라인 및 제 1 유지전극이 형성된 기판(301) 전면에 층간절연층(315b)을 형성한다.

그리고, 포토리소그래피공정을 통해 층간절연층(315b)을 선택적으로 패터닝하여 액티브층(324)의 소오스/드레인영역을 노출시키는 액티브층 컨택홀을 형성한다.

다음으로, 층간절연층(315b)이 형성된 기판(301) 위에 데이터 배선(즉, 소오스/드레인전극(323, 322), 구동 전압라인(미도시), 데이터라인(미도시), 연결전극(325) 및 제 2 유지전극(미도시))을 형성한다.

소오스/드레인전극(323, 322)은 액티브층 컨택홀을 통해 액티브층(324)의 소오스/드레인영역에 전기적으로 접속한다.

제 2 유지전극은 층간절연층(315b)을 사이에 두고 그 하부의 제 1 유지전극의 일부와 중첩하여 스토리지 커패시터를 형성하게 된다.

다음으로, 도 11b에 도시된 바와 같이, 소오스/드레인전극(323, 322), 구동 전압라인, 데이터라인, 연결전극(325) 및 제 2 유지전극이 형성된 기판(301) 위에 보호층(315c)을 형성한다.

그리고, 포토리소그래피공정을 통해 보호층(315c)을 선택적으로 패터닝하여 드레인전극(322) 및 연결전극(325)을 각각 노출시키는 제 1 컨택홀(350a) 및 제 2 컨택홀(350b)을 형성한다.

이후, 보호층(315c) 위에 제 1 오버코트층(315d)을 형성한다.

그리고, 포토리소그래피공정을 통해 제 1 오버코트층(315d)을 선택적으로 패터닝하여 드레인전극(322) 및 연결전극(325)을 각각 노출시키는 제 1 컨택홀(350a) 및 제 2 컨택홀(350b)을 형성한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 동일한 마스크공정을 통해 보호층(315c)과 제 1 오버코트층(315d) 내에 제 1 컨택홀(350a) 및 제 2 컨택홀(350b)을 형성할 수도 있다.

다음으로, 도 11c 및 도 12a에 도시된 바와 같이, 제 1 오버코트층(315d)이 형성된 기판(301) 전면에 제 1 도전막(360a)과 제 2 도전막(360b)을 형성한다.

이때, 제 1 도전막(360a)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO)나 몰리브덴 티타늄(MoTi)으로 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

제 2 도전막(360b)은 구리(Cu)와 같은 저저항 금속물질로 이루어질 수 있다.

이후, 제 1, 제 2 도전막(360a, 360b)이 형성된 기판(301) 위에 포토리소그래피공정(하프-톤 마스크공정)을 통해 제 1 두께를 가진 제 1 감광막패턴(370a) 내지 제 3 감광막패턴(370c) 및 제 2 두께를 가진 제 4 감광막패턴(370d)을 형성한다.

이때, 네거티브 타입의 포토레지스트를 이용하는 경우 제 1 두께는 제 2 두께보다 두꺼운 것을 특징으로 한다. 다만, 본 발명이 이에 한정되는 것은 아니며, 포지티브 타입의 포토레지스트를 이용할 수도 있다.

다음으로, 도 12b에 도시된 바와 같이, 제 1 감광막패턴(370a) 내지 제 4 감광막패턴(370d)을 마스크로 그 하부의 제 1, 제 2 도전막을 선택적으로 제거함으로써 제 1, 제 2 도전막으로 이루어진 보조전극(316a, 316b) 및 화소전극 연결부(317a, 317b)를 형성한다.

이때, 화소전극 연결부(317a, 317b)는 하부 화소전극 연결부(317a)와 상부 화소전극 연결부(317b)로 구성되며, 제 1 컨택홀을 통해 그 하부의 드레인전극(322)과 전기적으로 접속한다.

또한, 보조전극(316a, 316b)은 하부 보조전극(316a)과 상부 보조전극(316b)으로 구성되며, 제 2 컨택홀을 통해 그 하부의 연결전극(325)과 전기적으로 접속한다.

다음으로, 도 12c에 도시된 바와 같이, 애싱(ashing)을 통해 제 4 감광막패턴을 제거하는 동시에 제 1 감광막패턴 내지 제 3 감광막패턴을 제 1 두께만큼 제거하여 제 3 두께를 가진 제 5 감광막패턴(370a') 내지 제 7 감광막패턴(370c')을 형성한다.

이후, 도 12d에 도시된 바와 같이, 제 5 감광막패턴(370a') 내지 제 7 감광막패턴(370c')을 마스크로 제 2 도전막만을 선택적으로 제거함으로써 상부 보조전극을 상부 제 1 보조전극(316b')과 상부 제 2 보조전극(316b")으로 분리한다.

이에 따라 하부 보조전극(316a)과 상부 제 1 보조전극(316b')으로 이루어진 제 1 보조전극(316a, 316b') 및 하부 보조전극(316a)과 상부 제 2 보조전극(316b")으로 이루어진 제 2 보조전극(316a, 316b")이 형성된다.

전술한 바와 같이 상부 제 1 보조전극(316b')과 상부 제 2 보조전극(316b")은 후술할 갭 형성 시 일괄 에천트에 의한 상부 제 2 보조전극(316b")의 유실을 방지하기 위해 서로 분리되어 있다.

다음으로, 도 11d에 도시된 바와 같이, 제 1 보조전극(316a, 316b')과 제 2 보조전극(316a, 316b") 및 화소전극 연결부(317a, 317b)가 형성된 기판(301) 위에 제 2 오버코트층(315e)을 형성한다.

이후, 포토리소그래피공정을 통해 제 2 오버코트층(315e)을 선택적으로 패터닝하여 화소전극 연결부(317a, 317b)의 상면 및 제 1 보조전극(316a, 316b')의 측면을 각각 노출시키는 제 3 컨택홀(350c) 및 제 4 컨택홀(350d)을 형성한다.

다음으로, 도 11e에 도시된 바와 같이, 제 2 오버코트층(315e)이 형성된 기판(301) 전면에 제 3, 제 4, 제 5 도전막을 형성한다.

이때, 제 3 도전막과 제 5 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)로 이루어질 수 있다.

제 4 도전막은 알루미늄(Al), 은(Ag), 금(Au), 백금(Pt), 크롬(Cr) 또는 이들을 함유하는 합금으로 이루어질 수 있다.

이후, 포토리소그래피공정을 통해 제 3, 제 4, 제 5 도전막을 선택적으로 제거하여 제 3, 제 4, 제 5 도전막으로 이루어진 제 1 전극(318a, 318b, 318c)을 형성한다.

제 1 전극(318a, 318b, 318c)은 제 3 컨택홀을 통해 화소전극 연결부(317a, 317b)에 전기적으로 접속된다. 즉, 양극인 제 1 전극(318a, 318b, 318c)은 화소전극 연결부(317a, 317b)를 통해 구동 박막트랜지스터의 드레인전극(322)과 전기적으로 접속하게 된다.

제 1 전극(318a, 318b, 318c)은 기판(301) 상부에 적, 녹 및 청색의 서브-화소 각각에 대응하여 형성되게 된다.

이때, 제 3, 제 4, 제 5 도전막의 식각에 Ag-에천트를 이용할 수 있으며, 이와 동시에 제 4 컨택홀(350e)에 의해 측면이 노출된 상부 제 1 보조전극(316b')에 Ag-에천트가 스며들어 제 3, 제 4, 제 5 도전막의 식각과 함께 식각 된다. 이와 같이 상부 제 1 보조전극(316b')이 일부 제거되어 뒤로 후퇴함에 따라 제 2 오버코트층(315e) 하부에 하부 보조전극(316a)의 일부를 노출시키는 소정 깊이의 갭(G)이 형성된다.

이때, 제 2 도전막으로 구리를 적용할 경우 Ag-에천트에 의해 빠른 속도로 식각되나, 전술한 바와 같이 상부 제 1 보조전극(316b')과 상부 제 2 보조전극(316b")이 서로 분리되어 있어 상부 제 2 보조전극(316b")의 유실을 방지할 수 있다.

다음으로, 도 11f 도시된 바와 같이, 제 1 전극(318a, 318b, 318c)이 형성된 기판(301) 위에 뱅크(315f)를 형성한다.

이때, 뱅크(315f)는 제 1 전극(318a, 318b, 318c) 가장자리 주변을 둑처럼 둘러싸서 제 1 개구부(H1)를 정의하며 유기 절연물질 또는 무기 절연물질로 만들어진다.

또한, 뱅크(315f)는 제 4 컨택홀(350d) 내에 형성되는 제 2 개구부(H2)를 더 포함한다.

다음으로, 도 11g에 도시된 바와 같이, 뱅크(315f)가 형성된 기판(301) 위에 증발(evaporation)에 의해 유기층(330)을 형성한다.

이 경우 제 2 오버코트층(315e)이 차단막의 역할을 하기 때문에 유기층(330)은 제 2 오버코트층(315e) 하부의 갭(G) 내에는 증착되지 않는다.

그리고, 유기층(330)이 형성된 기판(301) 위에 스퍼터링(sputtering)에 의해 제 6 도전막으로 이루어진 제 2 전극(328)을 형성하게 된다.

이때, 제 6 도전막의 증착 시 갭(G) 내에도 제 6 도전막이 증착되어 비교적 넓은 컨택영역을 가지며 제 2 전극(328)과 제 1 보조전극(316a, 316b')간 컨택이 이루어지게 된다.

이렇게 제조된 유기발광다이오드 위에는 소정의 박막 봉지층으로 유기발광다이오드를 밀봉한다.

박막 봉지층 상면에는 유기전계발광 표시장치의 외광의 반사를 줄여 콘트라스트를 향상시키기 위해 편광 필름(polarization film)이 구비될 수 있다. 이때, 편광 필름으로는 다중의 선형 편광 필름이나 위상차 필름을 접착하는 방식으로 제조된 원편광 필름이 사용될 수 있다.

이와 같이 본 발명의 제 2, 제 3 실시예에 따른 유기전계발광 표시장치는 저저항 제 1 보조전극과 제 2 보조전극을 제 2 전극과 컨택시킴으로써 제 2 전극의 저항 감소에 따라 휘도 균일도가 향상되는 효과를 제공한다. 즉, 제 1 전극 아래의 이중의 오버코트층 사이에 제 1 보조전극과 제 2 보조전극을 형성하여 제 2 전극과 컨택시킴으로써 제 2 전극의 저항을 감소시킬 수 있다.

또한, 본 발명의 제 2, 제 3 실시예에 따른 유기전계발광 표시장치는 제 1 전극의 패터닝 시 상부 제 1 보조전극의 일부를 동시에 제거하여 제 2 오버코트층에 하부 제 1 보조전극을 노출시키는 갭을 형성하는 것을 특징으로 한다. 이후, 노출된 하부 제 1 보조전극과 제 2 전극 사이를 직접 컨택시킴으로써 공정을 단순화시키는 동시에 제 2 전극의 저항을 감소시킬 수 있다.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

101,201,301 : 기판
115d,215d,315d : 제 1 오버코트층
115e,215e,315e : 제 2 오버코트층
116a,216a',216a",316a : 하부 보조전극
116b,216b',216b",316b',316b" : 상부 보조전극
118,218,318 : 제 1 전극 125,225,325 : 연결전극
126a,126b,126c : 보조전극라인 128,228,328 : 제 2 전극
130,230,330 : 유기층

Claims (14)

1. 서브-화소가 매트릭스 형태로 구획되는 기판;
   상기 기판의 서브-화소 각각에 구비되며, 액티브층과 게이트전극 및 소오스/드레인전극으로 구성되는 트랜지스터 및 상기 트랜지스터와 이격되어 배치되는 연결전극;
   상기 트랜지스터 및 상기 연결전극 위에 구비되는 제 1 절연층;
   상기 제 1 절연층 위에서, 상기 연결전극과 연결되는 보조전극 및 상기 트랜지스터와 연결되는 화소전극 연결부;
   상기 보조전극 및 화소전극 연결부 위에 구비되는 제 2 절연층;
   상기 제 2 절연층 위에 상기 화소전극 연결부와 연결되는 제 1 전극;
   상기 제 1 전극 가장자리 주변을 둘러싸서 제 1 개구부를 정의하는 뱅크;
   상기 뱅크가 구비된 기판 위에 구비되는 유기층; 및
   상기 유기층 위에 구비되는 제 2 전극을 포함하며,
   상기 제2 절연층은 상기 보조전극의 일부와 대응되는 위치에서 상기 제 2 절연층의 일부 영역을 제거시켜 상기 보조전극의 일 측면을 노출시키는 컨택홀을 가지고,
   상기 뱅크는 상기 컨택홀에 대응되는 위치에서 상기 뱅크의 일부가 제거된 제 2 개구부를 가지며,
   상기 제 2 전극은 상기 제 2 개구부 및 상기 컨택홀을 거쳐 상기 노출된 보조전극과 컨택이 이루어지는 것을 특징으로 하는 유기전계발광 표시장치.
   
2. 제 1 항에 있어서, 상기 연결전극은 상기 소오스/드레인전극과 동일한 층에 구비되는 것을 특징으로 하는 유기전계발광 표시장치.
   
3. 삭제
4. 제 1 항에 있어서, 상기 보조전극은 하부 제 1 보조전극과 상부 제 1 보조전극으로 구성되는 제 1 보조전극 및, 하부 제 2 보조전극과 상부 제 2 보조전극으로 구성되는 제 2 보조전극을 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
   
5. 제 4 항에 있어서, 상기 제 1 보조전극과 상기 제 2 보조전극은 상기 제1 절연층 상에서 서로 분리되어 있는 것을 특징으로 하는 유기전계발광 표시장치.
   
6. 제 5 항에 있어서, 상기 하부 제 1 보조전극과 상기 하부 제 2 보조전극 각각은 상기 연결전극에 연결되어 하부 보조전극을 구성하는 것을 특징으로 하는 유기전계발광 표시장치.
   
7. 제 4 항에 있어서, 상기 하부 제 1 보조전극 및 하부 제2 보조전극은 인듐-틴-옥사이드(Indium Tin Oxide; ITO)나 몰리브덴 티타늄(MoTi)으로 이루어지며, 상기 상부 제 1 보조전극 및 상부 제 2 보조전극은 구리(Cu)로 이루어진 것을 특징으로 하는 유기전계발광 표시장치.
   
8. 제 4 항에 있어서, 상기 상부 제 1 보조전극은 일부가 제거되어 상기 하부 제1 보조전극의 일부가 노출되는 갭이 상기 제2 절연층 하부에 구비되는 것을 특징으로 하는 유기전계발광 표시장치.
   
9. 제 8 항에 있어서, 상기 제 2 전극은 상기 갭 내부의 상기 하부 제 1 보조전극과 컨택이 이루어지는 것을 특징으로 하는 유기전계발광 표시장치.
   
10. 기판의 서브-화소 각각에 액티브층과 게이트전극 및 소오스/드레인전극으로 구성되는 트랜지스터 및 상기 트랜지스터와 이격되어 배치되는 연결전극을 형성하는 단계;
    상기 트랜지스터 및 상기 연결전극 위에 제 1 절연층을 형성하는 단계;
    상기 제 1 절연층 위에, 상기 연결전극에 연결되는 보조전극 및 상기 트랜지스터에 연결되는 화소전극 연결부를 형성하는 단계;
    상기 보조전극 및 화소전극 연결부 위에 제 2 절연층을 형성하는 단계;
    상기 제 2 절연층의 일부 영역을 제거하여 상기 보조전극의 일 측면을 노출시키는 컨택홀을 형성하는 단계;
    상기 제 2 절연층 위에 제 1 전극을 형성하는 단계;
    상기 제 2 절연층 위에 상기 제 1 전극 가장자리 주변을 둘러싸서 제 1 개구부와, 상기 컨택홀에 대응되는 제 2 개구부를 갖는 뱅크를 형성하는 단계;
    상기 뱅크가 구비된 기판 위에 유기층을 형성하는 단계; 및
    상기 유기층 위에 형성되며, 상기 제 2 개구부 및 상기 컨택홀을 거쳐 상기 노출된 보조전극과 컨택되는 제 2 전극을 형성하는 단계를 포함하는 유기전계발광 표시장치의 제조방법.
    
11. 제 10 항에 있어서, 상기 보조전극은 하부 제 1 보조전극과 상부 제 1 보조전극으로 구성되는 제 1 보조전극 및, 하부 제 2 보조전극과 상부 제 2 보조전극으로 구성되는 제 2 보조전극을 포함하는 것을 특징으로 하는 유기전계발광 표시장치의 제조방법.
    
12. 제 11 항에 있어서, 상기 제 1 전극을 형성하는 단계에서, 상기 상부 제 1 보조전극의 일부도 함께 식각하는 것을 특징으로 하는 유기전계발광 표시장치의 제조방법.
    
13. 제 12 항에 있어서, 상기 제 1 전극을 형성하는 단계에서, 상기 상부 제 1 보조전극의 일부는 상기 제 1 전극을 식각하는 에천트를 이용하여 함께 식각되는 것을 특징으로 하는 유기전계발광 표시장치의 제조방법
    
14. 제 13 항에 있어서, 상기 상부 제 1 보조전극의 일부를 식각하여 상기 제 2 절연층 하부에서 상기 하부 제 1 보조전극의 일부를 노출시키는 갭을 형성하는 것을 특징으로 하는 유기전계발광 표시장치의 제조방법.
    

Images