[go: up one dir, main page]

KR20210003990A - 전자 장치 및 이의 제조 방법 - Google Patents

전자 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210003990A
KR20210003990A KR1020190079390A KR20190079390A KR20210003990A KR 20210003990 A KR20210003990 A KR 20210003990A KR 1020190079390 A KR1020190079390 A KR 1020190079390A KR 20190079390 A KR20190079390 A KR 20190079390A KR 20210003990 A KR20210003990 A KR 20210003990A
Authority
KR
South Korea
Prior art keywords
opening
disposed
electronic device
pattern
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020190079390A
Other languages
English (en)
Inventor
이동수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190079390A priority Critical patent/KR20210003990A/ko
Priority to US16/855,735 priority patent/US11355727B2/en
Priority to CN202010633841.1A priority patent/CN112186008A/zh
Publication of KR20210003990A publication Critical patent/KR20210003990A/ko
Priority to US17/805,550 priority patent/US12035558B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1628—Enclosures for carrying portable computers with peripheral devices, e.g. cases for a laptop and a printer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133331—Cover glasses
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

전자 장치는, 윈도우, 모듈 홀을 포함하는 표시 모듈, 상기 윈도우 및 상기 표시 모듈 사이에 배치되고, 상기 모듈 홀과 중첩하는 제1 개구부가 정의된 광학 부재, 및 상기 제1 개구부를 정의하는 상기 광학 부재의 내측면에 배치된 커버 패턴을 포함한다.

Description

전자 장치 및 이의 제조 방법{ELECTRONIC APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 전자 장치에 관한 것으로, 상세하게는 관통하는 홀이 정의되고 외부 입력을 감지하는 전자 장치에 관한 것이다.
전자 장치는 전기적 신호에 따라 활성화된다. 전자 장치는 표시 모듈 및 전자 모듈과 같은 다양한 전자 부품들로 구성된다. 표시 모듈은 영상을 표시하는 표시 패널이나, 외부 입력을 감지하는 감지 센서를 포함할 수 있다. 전자 부품들은 다양하게 배열된 신호 라인들에 의해 전기적으로 서로 연결될 수 있다.
따라서, 본 발명은 신뢰성이 향상된 전자 장치를 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 따른 전자 장치는, 윈도우, 모듈 홀을 포함하는 표시 모듈, 상기 윈도우 및 상기 표시 모듈 사이에 배치되고, 상기 모듈 홀과 중첩하는 제1 개구부가 정의된 광학 부재, 및 상기 제1 개구부를 정의하는 상기 광학 부재의 내측면에 배치된 커버 패턴을 포함한다.
상기 표시 모듈은, 베이스 기판, 상기 베이스 기판 상에 배치되고, 반도체 패턴을 포함하는 트랜지스터를 포함하는 회로 소자층, 상기 회로 소자층 상에 배치되고, 상기 트랜지스터와 연결된 발광 소자를 포함하는 표시 소자층, 상기 표시 소자층을 커버하는 봉지층, 및 상기 봉지층 상에 배치되고, 서로 이격된 감지 전극들을 포함하는 감지 센서를 포함하는 것을 특징으로 할 수 있다.
상기 모듈 홀은, 상기 표시 모듈을 관통하는 제2 개구부에 의해 정의되는 것을 특징으로 할 수 있다.
상기 커버 패턴은, 상기 제2 개구부를 정의하는 상기 표시 모듈의 내측면으로 연장된 것을 특징으로 할 수 있다.
상기 커버 패턴은, 상기 제2 개구부를 정의하는 상기 표시 모듈의 내측면에 미 배치되는 것을 특징으로 할 수 있다.
상기 표시 모듈에는 상기 회로 소자층 및 상기 표시 소자층 중 적어도 하나를 관통하는 패널 개구부가 정의되고, 상기 모듈 홀은 상기 패널 개구부에 의해 정의되고, 상기 봉지층은 상기 패널 개구부와 중첩하는 것을 특징으로 할 수 있다.
상기 윈도우 및 상기 광학 부재 사이에 배치된 접착층을 더 포함하는 것을 특징으로 할 수 있다.
상기 접착층은, 상기 모듈 홀과 중첩하고, 상기 접착층을 관통하는 제3 개구부가 정의되고, 상기 커버 패턴은, 상기 제3 개구부를 정의하는 상기 접착층의 내측면으로 연장된 것을 특징으로 할 수 있다.
상기 윈도우는 베이스 윈도우 및 베젤 패턴을 포함하고, 상기 베이스 윈도우는, 상기 베젤 패턴이 배치된 베젤 영역, 상기 모듈 홀과 중첩하는 투과 영역, 및 상기 투과 영역을 에워싸고 상기 베젤 영역과 인접한 액티브 영역을 포함하고, 상기 액티브 영역은, 상기 표시 모듈에서 생성된 이미지를 투과시키는 것을 특징으로 할 수 있다.
상기 접착층은, 상기 투과 영역 및 상기 액티브 영역에서, 상기 베이스 기판과 접촉하고, 상기 베젤 영역에서, 상기 베젤 패턴과 접촉하는 것을 특징으로 할 수 있다.
상기 제1 개구부 및 상기 커버 패턴 각각은 복수로 제공되는 것을 특징으로 할 수 있다.
본 발명의 일 실시예에 따른 전자 장치는, 윈도우, 상기 윈도우 하부에 배치되고, 제1 개구부가 정의된 광학 부재, 상기 광학 부재 하부에 배치되고, 상기 제1 개구부와 중첩하는 제2 개구부가 정의된 표시 모듈, 상기 윈도우 및 상기 광학 부재 사이에 배치된 접착층, 및 상기 제1 개구부를 정의하는 상기 광학 부재의 제1 내측면 및 상기 제2 개구부를 정의하는 상기 표시 모듈의 제2 내측면 중 적어도 어느 하나에 배치되는 커버 패턴을 포함한다.
상기 윈도우 및 상기 광학 부재 사이에 배치된 접착층을 더 포함하는 것을 특징으로 할 수 있다.
상기 접착층에는 상기 모듈 홀과 중첩하고, 상기 접착층을 관통하는 제3 개구부가 정의되고, 상기 커버 패턴은, 상기 제3 개구부를 정의하는 상기 접착층의 내측면으로 연장된 것을 특징으로 할 수 있다.
상기 윈도우는 베이스 윈도우 및 베젤 패턴을 포함하고, 상기 베이스 윈도우는, 상기 베젤 패턴이 배치된 베젤 영역, 상기 모듈 홀과 중첩하는 투과 영역, 및 상기 투과 영역을 에워싸고 상기 베젤 영역과 인접한 액티브 영역을 포함하고, 상기 액티브 영역은, 상기 표시 모듈에서 생성된 이미지를 투과시키는 것을 특징으로 할 수 있다.
상기 접착층은, 상기 투과 영역 및 상기 액티브 영역에서, 상기 베이스 기판과 접촉하고, 상기 베젤 영역에서, 상기 베젤 패턴과 접촉하는 것을 특징으로 할 수 있다.
상기 커버 패턴은 평면상에서 원형, 타원형, 및 다각형 중 어느 하나의 형상을 갖는 것을 특징으로 할 수 있다.
상기 커버 패턴은 검정색인 것을 특징으로 할 수 있다.
본 발명의 일 실시예에 따른 전자 장치 제조 방법은, 모듈 홀 영역을 포함하는 예비 표시 모듈 및 상기 예비 표시 모듈 상에 형성된 예비 광학 부재를 제공하는 단계, 상기 모듈 홀 영역에 중첩하고, 상기 광학 부재에서부터 상기 표시 모듈을 관통하는 개구부를 형성하여 표시 모듈 및 광학 부재를 제공하는 단계, 및 상기 개구부를 정의하는 내측면에 커버 패턴을 형성하는 단계를 포함한다.
상기 커버 패턴을 형성하는 단계는, 상기 내측면에 차광 물질을 도포하는 단계, 및 상기 차광 물질을 경화 시키는 단계를 포함하고, 상기 차광 물질을 토출 시키는 단계와 상기 차광 물질을 경화시키는 단계는 동일 공정에 의해 이루어지는 것을 특징으로 할 수 있다.
본 발명에 따르면, 전자 모듈과 중첩하는 개구부들을 정의하는 내측면들에 커버 패턴을 배치시킴으로써, 커버 패턴을 윈도우의 배면에 직접 배치시키는 것에 비해 보다 좁은 면적으로 커버 패턴 배치시킬 수 있다. 이에 따라 시인성이 향상된 전자 장치를 제공할 수 있다.
도 1a는 본 발명의 일 실시 예에 따른 전자 장치의 결합 사시도이다.
도 1b는 도 1a에 도시된 전자 장치의 분해 사시도이다.
도 2는 도 1a에 도시된 전자 장치의 블록도이다.
도 3a는 본 발명의 일 실시 예에 따른 표시 패널의 평면도이다.
도 3b는 도 3a에 도시된 XX'영역의 확대도이다.
도 3c는 본 발명의 일 실시 예에 따른 감지 센서의 평면도이다.
도 4는 본 발명의 일 실시 예에 따른 표시 패널의 단면도이다.
도 5는 본 발명의 일 실시 예에 따른 전자 장치의 일 구성의 단면도이다.
도 6은 본 발명의 일 실시 예에 따른 전자 장치의 일 구성의 단면도이다.
도 7은 본 발명의 일 실시 예에 따른 전자 장치의 일 구성의 단면도이다.
도 8a는 도 1a의 본 발명의 일 실시 예에 따른 전자 장치의 분해 사시도이다.
도 8b는 본 발명의 일 실시 예에 따른 전자 장치의 일 구성의 단면도이다.
도 8c는 도 8b의 일 영역을 확대한 단면도이다.
도 9a 내지 도 9d는 본 발명의 일 실시 예에 따른 전자 장치의 일 구성의 평면도들이다.
도 10a 내지 도 10e는 본 발명의 일 실시 예에 따른 전자 장치 제조 방법을 도시한 단면도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 이하, 도면을 참조하여 본 발명의 실시 예들을 설명한다.
도 1a는 본 발명의 일 실시 예에 따른 전자 장치의 결합 사시도이다. 도 1b는 도 1a에 도시된 전자 장치의 분해 사시도이다. 도 2는 도 1a에 도시된 전자 장치의 블록도이다.
전자 장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자 장치(EA)는 다양한 실시 예들을 포함할 수 있다. 예를 들어, 전자 장치(EA)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시 예에서, 전자 장치(EA)는 스마트 폰으로 예시적으로 도시되었다.
도 1에 도시된 것과 같이, 전자 장치(EA)는 전면(FS)에 영상(IM)을 표시할 수 있다. 전면(FS)은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면에 평행하게 정의될 수 있다. 전면(FS)은 액티브 영역(AA), 투과 영역(TA), 및 베젤 영역(BZA)을 포함한다.
전자 장치(EA)는 액티브 영역(AA)에 영상(IM)을 표시한다. 영상(IM)은 정적 영상과 동적 영상 중 적어도 어느 하나를 포함할 수 있다. 도 1에서 영상(IM)의 일 예로 시계와 복수의 아이콘들이 도시되었다.
액티브 영역(AA)은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행하고, 각각의 모서리가 굴곡진 사각 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시 예로 한정되지 않는다.
베젤 영역(BZA)은 액티브 영역(AA)에 인접한다. 베젤 영역(BZA)은 액티브 영역(AA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 액티브 영역(AA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시 예에 따른 전자 장치는 다양한 실시 예들을 포함할 수 있으며, 어느 하나의 실시 예로 한정되지 않는다.
일 실시 예에 따른 투과 영역(TA)은 액티브 영역(AA) 내에 배치되어 액티브 영역(AA)으로부터 에워싸일 수 있다. 투과 영역(TA)은 액티브 영역(AA)의 일 측 및 베젤 영역(BZA)의 일 측에 의해 에워싸일 수 있다. 또한, 투과 영역(TA)의 위치는 전면(FS)의 오른쪽 상단에 배치된 것으로 도시하였으나, 이에 한정되는 것은 아니고, 투과 영역(TA)은 후술하는 전자 모듈(400)의 배치 관계 및 형상에 따라 다양하게 변경될 수 있다.
전면(FS)의 법선 방향은 전자 장치(EA)의 두께 방향(DR3, 이하, 제3 방향)과 대응될 수 있다. 본 실시 예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)된다.
한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
한편, 본 발명에 따른 전자 장치(EA)는 외부에서 인가되는 사용자의 입력(TC)을 감지할 수 있다. 사용자의 입력(TC)은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 전자 장치(EA)는 전자 장치(EA)에 접촉하는 입력은 물론, 근접하거나 인접하는 입력을 감지할 수도 있다.
본 실시 예에서, 사용자의 입력(TC)은 전면에 인가되는 사용자의 손으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 사용자의 입력(TC)은 다양한 형태로 제공될 수 있고, 또한, 전자 장치(EA)는 전자 장치(EA)의 구조에 따라 전자 장치(EA)의 측면이나 배면에 인가되는 사용자의 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시 예로 한정되지 않는다.
전자 장치(EA)는 윈도우(100), 표시 모듈(200), 회로 기판(300), 전자 모듈(400), 및 외부 케이스(500)를 포함할 수 있다. 윈도우(100)와 외부 케이스(500)는 결합되어 전자 장치(EA)의 외관을 정의한다. 일 실시 예에 따른 전자 장치(EA)는 커버 패턴(BL) 및 광학 부재(POL)를 포함할 수 있다.
윈도우(100)는 베이스 윈도우(WBS) 및 베젤 패턴(BZL)을 포함한다. 윈도우(100)는 표시 모듈(200) 상에 배치되어 표시 모듈(200)의 전면(IS)을 커버한다.
베이스 윈도우(WBS)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 베이스 윈도우(WBS)는 유리 또는 플라스틱을 포함할 수 있다. 베이스 윈도우(WBS)는 다층 또는 단층구조를 가질 수 있다. 예를 들어, 베이스 윈도우(WBS)는 접착제로 결합된 복수 개의 플라스틱 필름의 적층 구조를 가지거나, 접착제로 결합된 유리 기판과 플라스틱 필름의 적층 구조를 가질 수도 있다. 투과 영역(TA), 액티브 영역(AA), 및 베젤 영역(BZA)은 베이스 윈도우(WBS)에 정의된 영역들일 수 있다.
윈도우(100)는 외부에 노출되는 전면(FS)을 포함한다. 전자 장치(EA)의 전면(FS)은 실질적으로 윈도우의 전면(FS)에 의해 정의될 수 있다.
구체적으로, 액티브 영역(AA) 및 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 액티브 영역(AA)의 경계는 표시 모듈(200)에 포함된 표시 영역(DA)의 경계와 대응되는 형상을 가질 수 있다. 예를 들어, 액티브 영역(AA)은 표시 영역(DA)의 전면 또는 적어도 일부와 중첩한다. 표시 모듈(200)의 표시 영역(DA)에 표시되는 영상(IM)은 액티브 영역(AA)을 통해 외부에서 시인될 수 있다.
베젤 패턴(BZL)은 베젤 영역(BZA)에 배치된다. 베젤 패턴(BZL)은 소정의 컬러를 가질 수 있다. 윈도우(100)가 유리 또는 플라스틱 기판으로 제공되는 경우, 베젤 패턴(BZL)은 유리 또는 플라스틱 기판의 일면 상에 인쇄된 컬러 층이거나 증착 된 컬러 층일 수 있다. 또는, 베젤 패턴(BZL)은 유리 또는 플라스틱 기판의 해당 영역을 착색하여 형성될 수도 있다.
이에 따라. 베젤 영역(BZA)은 액티브 영역(AA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 액티브 영역(AA)의 형상을 정의한다. 베젤 영역(BZA)은 액티브 영역(AA)에 인접하며, 액티브 영역(AA)을 에워쌀 수 있다.
베젤 영역(BZA)은 표시 모듈(200)의 비표시 영역(NDA)을 커버하여 비표시 영역(NDA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시 예에 따른 윈도우(100)에 있어서, 베젤 패턴(BZL)은 생략될 수도 있다.
표시 모듈(200)은 이미지(IM)를 표시하고 외부 입력(TC)을 감지할 수 있다. 표시 모듈(200)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함하는 전면(IS)을 포함한다. 표시 영역(DA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
광학 부재(POL)는 윈도우(100) 및 표시 모듈(200) 사이에 배치된다. 광학 부재(POL)는 편광자 및 위상 지연자를 포함할 수 있다. 편광자 및 위상 지연자는 연신형 또는 코팅형일 수 있다. 광학 부재(POL)는 외부광 반사율을 낮춘다.
일 실시 예에 따른 광학 부재(POL)는 제1 개구부(GC1)를 포함할 수 있다. 제1 개구부(GC1)는 제3 방향(DR3)을 따라 광학 부재(POL)을 관통하여 노출된 내측면으로부터 정의될 수 있다. 제1 개구부(GC1)는 평면상에서 투과 영역(TA)과 중첩할 수 있다.
본 실시 예에서, 표시 영역(DA)은 이미지(IM)가 표시되는 영역이며, 동시에 외부 입력(TC)이 감지되는 영역일 수 있다. 액티브 영역(AA)은 윈도우(100)의 표시 영역(DA)과 중첩한다. 예를 들어, 액티브 영역(AA)은 표시 영역(DA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 액티브 영역(AA)을 통해 영상(IM)을 시인하거나, 외부 입력(TC)을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 표시 영역(DA) 내에서 이미지(IM)가 표시되는 영역과 외부 입력(TC)이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시 예로 한정되지 않는다.
비표시 영역(NDA)은 윈도우(100)의 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)에 인접한다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
비표시 영역(NDA)에는 표시 영역(DA)에 전기적 신호를 제공하는 각종 신호 라인들이나 패드들(PD), 또는 전자 소자 등이 배치될 수 있다. 비표시 영역(NDA 은 베젤 영역(BZA)에 의해 커버되어 외부에서 시인되지 않을 수 있다.
본 실시 예에서, 표시 모듈(200)은 표시 영역(DA) 및 비표시 영역(NDA)이 윈도우(100)를 향하는 평탄한 상태로 조립된다. 다만 이는 예시적으로 도시한 것이고, 표시 모듈(200) 중 비표시 영역(NDA)의 일부는 휘어질 수 있다. 이 때, 비표시 영역(NDA) 중 일부는 전자 장치(EA)의 배면을 향하게 되어, 전자 장치(EA) 전면에서의 베젤 영역(BZA)이 감소될 수 있다. 또는, 표시 모듈(200)은 표시 영역(DA)의 일부도 휘어진 상태로 조립될 수도 있다. 또는, 본 발명의 일 실시 예에 따른 표시 모듈(200)에 있어서 비표시 영역(NDA)은 생략될 수도 있다.
일 실시 예에 따른 표시 모듈(200)은 제2 개구부(GC2)를 포함할 수 있다. 제2 개구부(GC2)는 제3 방향(DR3)을 따라 표시 모듈(200)을 관통하여 정의된 내측면으로부터 정의될 수 있다. 제2 개구부(GC2)는 평면상에서 투과 영역(TA)과 중첩할 수 있다. 따라서, 제2 개구부(GC2)는 평면상에서 제1 개구부(GC1)와 중첩할 수 있다. 제2 개구부(GC2)의 내측면에 관한 설명은 후술한다.
표시 모듈(200)에는 소정의 홀 배선 영역(HL)이 정의될 수 있다. 본 실시 예에서 홀 배선 영역(HL)은 표시 영역(DA)에 포함될 수 있다. 일 실시 예에 따른 홀 배선 영역(HL)은 표시 영역(DA)의 내부에 배치되어 제2 개구부(GC2)를 에워싸일 수 있다.
홀 배선 영역(HL)은 제2 개구부(GC2)로 인해 단절되거나 이격된 구성들을 연결하는 라인들이 배치되는 영역일 수 있다. 따라서, 상기 라인들은 제2 개구부(GC2)를 경유하여 배치될 수 있다. 상세한 설명은 후술한다.
회로 기판(300)은 표시 모듈(200)에 연결될 수 있다. 회로 기판(300)은 연성 기판(CF) 및 메인 기판(MB)을 포함할 수 있다. 연성 기판(CF)은 절연 필름 및 절연 필름 상에 실장된 도전 배선들을 포함할 수 있다. 도전 배선들은 패드들(PD)에 접속되어 회로 기판(300)과 표시 모듈(200)을 전기적으로 연결한다.
본 실시 예에서, 연성 기판(CF)은 휘어진 상태로 조립될 수 있다. 이에 따라, 메인 기판(MB)은 표시 모듈(200)의 배면에 배치되어 외부 케이스(500)가 제공하는 공간 내에 안정적으로 수용될 수 있다. 한편, 본 실시 예에서, 연성 기판(CF)은 생략될 수도 있으며, 이때 메인 기판(MB)은 표시 모듈(200)에 직접 접속될 수도 있다.
메인 기판(MB)은 미 도시된 신호 라인들 및 전자 소자들을 포함할 수 있다. 전자 소자들은 신호 라인들에 접속되어 표시 모듈(200)과 전기적으로 연결될 수 있다. 전자 소자들은 각종 전기적 신호들, 예를 들어 영상(IM)을 생성하기 위한 신호나 외부 입력(TC)을 감지하기 위한 신호를 생성하거나 감지된 신호를 처리한다. 한편, 메인 기판(MB)은 생성 및 처리하기 위한 전기적 신호들마다 대응되는 복수로 구비될 수도 있으며, 어느 하나의 실시 예로 한정되지 않는다.
한편, 본 발명의 일 실시 예에 따른 전자 장치(EA)에 있어서, 표시 영역(DA)에 전기적 신호를 제공하는 구동회로는 표시 모듈(200)에 직접 실장될 수도 있다. 이때, 구동 회로는 칩(chip) 형태로 실장되거나, 후술하는 화소들(PX, 도 3a 참조)과 함께 형성될 수도 있다. 이에 따라, 회로 기판(300)의 면적이 감소되거나 생략될 수도 있다.
전자 모듈(400) 표시 모듈(200) 하 측에 배치된다. 일 실시 예에 따른 표시 모듈(200)은 모듈 홀(MH)을 포함한다. 모듈 홀(MH)은 전자 모듈(400) 상에 배치된 표시 모듈(200)의 구성들 중 전자 모듈(400)을 노출시키는 개구부들에 의해 정의 될 수 있다. 예를 들어, 일 실시 예에 따른 모듈 홀(MH)은 제1 개구부(GC1)와 대응될 수 있다. 윈도우(100)에 포함된 투과 영역(TA)의 위치는 전자 모듈(400)의 위치에 따라, 즉, 전자 모듈(400)이 배치되는 영역에 따라 변동될 수 있다.
전자 모듈(400)은 모듈 홀(MH)을 통해 전달되는 외부 입력을 모듈 홀(MH)을 통해 출력을 제공할 수 있다.
전자 모듈(400) 중 외부 입력을 수신하는 수신부 및 출력을 제공하는 출력부 중 적어도 어느 하나는 평면상에서 모듈 홀(MH)에 중첩할 수 있다. 본 발명에 따르면, 전자 모듈(400)은 액티브 영역(AA)에 중첩하여 배치됨으로써, 베젤 영역(BZA)의 증가를 방지할 수 있다.
커버 패턴(BL)은 광학 부재(POL)의 제1 개구부(GC1) 및 표시 모듈(200)의 제2 개구부(GC2)에 대응하여 배치될 수 있다. 보다 상세하게는, 커버 패턴(BL)은 제1 개구부(GC1)를 정의하는 광학 부재(POL)의 내측면 및 제2 개구부(GC2)를 정의하는 표시 모듈(GC2)의 내측면 중 적어도 어느 하나에 배치될 수 있다.
커버 패턴(BL)은 윈도우(100)과 이격되어 배치된다. 예를 들어, 베젤 패턴(BZL)은 윈도우(100) 중 베젤 영역(BZA)에 중첩하는 베이스 윈도우(WBS)의 하부에 배치되고, 커버 패턴(BL)은 광학 부재(POL) 및 표시 모듈(200) 각각의 개구부들(GC1, GC2)에 배치됨으로, 커버 패턴(BL)은 윈도우(100)와 이격되어 배치될 수 있다.
또한, 커버 패턴(BL)은 개구부들(GC1, GC2)을 정의하는 각각의 내측면에 배치됨으로써 즉, 제3 방향(DR3)을 따라 연장되어 배치됨으로써, 윈도우(100)의 전면(FS)에서 봤을 때, 사용자에게 면 형상이 아닌 선(line) 형성으로 인식될 수 있다.
커버 패턴(BL)은 개구부들(GC1, GC2)을 정의하는 각각의 내측면에 인쇄된 형태로 제공되거나, 별도의 부재로 제공되어 개구부들(GC1, GC2)에 배치될 수 있다. 따라서, 커버 패턴(BL)의 형상은 개구부들(GC1, GC2)을 정의하는 각각의 내면의 형상과 대응되도록 제공될 수 있다. 일 실시 예에 따른 커버 패턴(BL)은 광을 흡수하는 물질이면 어느 하나에 한정되지 않으며, 소정의 컬러를 가질 수 있다. 예를 들어 커버 패턴(BL)은 블랙 컬러로 제공될 수 있다.
다만, 이에 한정되는 것은 아니며, 커버 패턴(BL)은 광학적으로 투명한 물질을 포함할 수 있다. 예를 들어, 커버 패턴(BL)은 레진(resin)을 포함할 수 있다. 이 경우, 커버 패턴(BL)은 외부로부터 개구부들(GC1, GC2)에 유입되는 수분이나 산소를 차단할 수 있으며, 개구부들(GC1, GC2)을 정의하는 각각의 내측면의 내 충격성을 향상시킬 수 있다.
본 발명에 따르면, 커버 패턴(BL)이 윈도우(100)의 하부 면이 아닌 광학 부재(POL) 및 표시 모듈(200)에 정의된 개구부들(GC1, GC2) 중 어느 하나에 배치됨에 따라, 커버 패턴(BL)이 외부에 시인되는 문제를 개선할 수 있다. 이에 따라, 시인성이 향상된 전자 장치(EA)를 제공할 수 있다.
도 2를 참조하면, 전자 장치(EA)는 표시 모듈(200), 전원공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)을 포함할 수 있다. 표시 모듈(200), 전원 공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)은 서로 전기적으로 연결될 수 있다. 도 1b에는 표시 모듈(200)의 구성 중 표시 패널(210) 및 감지 센서(220)가 예시적으로 도시되었다.
제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 전자 장치(EA)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 제1 전자모듈(EM1)은 표시 모듈(200)과 전기적으로 연결된 마더보드에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다.
제1 전자모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(IF)를 포함할 수 있다. 상기 모듈들 중 일부는 마더보드에 실장되지 않고, 연성회로기판을 통해 마더보드에 전기적으로 연결될 수도 있다.
제어 모듈(CM)은 전자 장치(EA)의 전반적인 동작을 제어한다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어, 제어 모듈(CM)은 표시 모듈(200)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 표시 모듈(200)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다.
무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함한다.
영상입력 모듈(IIM)은 영상 신호를 처리하여 표시 모듈(200)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환한다.
외부 인터페이스(IF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 한다.
제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 상기 구성들은 마더보드에 직접 실장되거나, 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 표시 모듈(200)과 전기적으로 연결되거나, 제1 전자 모듈(EM1)과 전기적으로 연결될 수 있다.
음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력한다.
발광 모듈(LM)은 광을 생성하여 출력한다. 발광 모듈(LM)은 적외선을 출력할 수 있다. 예를 들어, 발광 모듈(LM)은 LED 소자를 포함할 수 있다. 예를 들어, 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 생성된 적외광이 출력된 후, 외부 피사체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(LRM)에 입사될 수 있다. 카메라 모듈(CMM)은 외부의 이미지를 촬영한다.
본 발명의 일 실시 예에 따른 전자 모듈(400)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)의 구성들 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 전자 모듈(400)은 카메라, 스피커, 광 감지 센서, 및 열 감지 센서 중 적어도 어느 하나를 포함할 수 있다. 전자 모듈(400)은 제2 개구부(GC2)를 통해 수신되는 외부 피사체를 감지하거나 제2 개구부(GC2)를 통해 음성 등의 소리 신호를 외부에 제공할 수 있다. 또한, 전자 모듈(400)은 복수의 구성들을 포함할 수도 있으며, 어느 하나의 실시 예로 한정되지 않는다.
외부 케이스(500)는 윈도우(100)와 결합되어 전자 장치(EA)의 외관을 정의한다. 도 1b에는 1개의 부재로 구성된 외부 케이스(500)가 예시적으로 도시되었다. 그러나, 외부 케이스(500)는 서로 조립되는 2개 이상의 부품들을 포함할 수 있다.
도 3a는 본 발명의 일 실시 예에 따른 표시 패널의 평면도이다. 도 3b는 도 3a에 도시된 XX'영역의 확대도이다. 도 3c는 본 발명의 일 실시 예에 따른 감지 센서의 평면도이다. 도 4는 본 발명의 일 실시 예에 따른 표시 패널의 단면도이다.
도 3a에는 신호 회로도를 간략히 도시하였고 도 3b에는 도 1b에 도시된 XX'영역을 확대하여 도시하였다. 도 3a 내지 도 3c에는 용이한 설명을 위해 일부 구성요소는 생략하여 도시하였다. 이하 도 3a 내지 도 3c를 참조하여 본 발명에 대해 설명한다.
도 3a에 도시된 것과 같이, 표시 패널(210)은 베이스 기판(BS), 복수의 화소들(PX), 복수의 신호 라인들(GL, DL, PL), 및 복수의 표시 패드들(DPD)을 포함한다.
표시 패널(210)은 베이스 기판(BS), 복수의 화소들(PX), 복수의 신호 라인들(GL, DL, PL), 및 복수의 표시 패드들(DPD)을 포함한다. 액티브 영역(AA) 및 주변 영역(NDA)은 베이스 기판(BS)에 의해 제공되는 영역들일 수 있다. 베이스 기판(BS)은 절연 기판을 포함할 수 있다. 예를 들어, 베이스 기판(BS)은 유리 기판, 플라스틱 기판, 또는 이들의 조합으로 구성될 수 있다.
신호 라인들(GL, DL, PL)은 화소들(PX)에 연결되어 화소들(PX)에 전기적 신호들을 전달한다. 표시 유닛(DPU)에 포함되는 신호 라인들 중 스캔 라인(GL), 데이터 라인(DL), 및 전원 라인(PL)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 신호 라인들(GL, DL, PL)은 전원 라인, 초기화 전압 라인, 발광 제어 라인 중 적어도 어느 하나를 더 포함할 수도 있으며, 어느 하나의 실시 예로 한정되지 않는다.
본 실시 예에서는 복수의 화소들 중 하나의 화소(PX)의 신호 회로도를 확대하여 예시적으로 도시하였다. 화소(PX)는 제1 박막 트랜지스터(TR1), 커패시터(CP), 제2 박막 트랜지스터(TR2), 및 발광 소자(EE)를 포함할 수 있다.
한편, 본 실시 예에서, 화소들(PX)은 액티브 영역(AA)에 배치될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 화소들(PX) 중 일부에 있어서, 발광 소자(EE)를 제외한 구성들의 일부가 주변 영역(NDA)에 배치될 수도 있으며, 어느 하나의 실시 예로 한정되지 않는다.
제1 박막 트랜지스터(TR1)는 화소(PX)의 온-오프를 제어하는 스위칭 소자일 수 있다. 제1 박막 트랜지스터(TR1)는 스캔 라인(GL)을 통해 전달된 스캔 신호에 응답하여 데이터 라인(DL)을 통해 전달된 데이터 신호를 전달 또는 차단할 수 있다.
커패시터(CP)는 제1 박막 트랜지스터(TR1)와 전원 라인(PL)에 연결된다. 커패시터(CP)는 제1 박막 트랜지스터(TR1)로부터 전달된 데이터 신호와 전원 라인(PL)에 인가된 제1 전원 신호 사이의 차이에 대응하는 전하량을 충전한다.
제2 박막 트랜지스터(TR2)는 제1 박막 트랜지스터(TR1), 커패시터(CP), 및 발광 소자(EE)에 연결된다. 제2 박막 트랜지스터(TR2)는 커패시터(CP)에 저장된 전하량에 대응하여 발광 소자(EE)에 흐르는 구동전류를 제어한다. 커패시터(CAP)에 충전된 전하량에 따라 제2 박막 트랜지스터(TR2)의 턴-온 시간이 결정될 수 있다. 제2 박막 트랜지스터(TR2)는 턴-온 시간 동안 전원 라인(PL)을 통해 전달된 제1 전원 신호를 발광 소자(EE)에 제공한다.
발광 소자(EE)는 전기적 신호에 따라 광을 발생시키거나 광량을 제어할 수 있다. 예를 들어, 발광 소자(EE)는 유기발광소자, 양자점 발광소자, 전기 영동 소자, 또는 전기 습윤 소자를 포함할 수 있다.
발광 소자(EE)는 전원 단자(VSS)와 연결되어 전원 라인(PL)이 제공하는 제1 전원 신호와 상이한 전원 신호(이하, 제2 전원 신호)를 제공받는다. 발광 소자(EE)에는 제2 박막 트랜지스터(TR2)로부터 제공되는 전기적 신호와 제2 전원 신호 사이의 차이에 대응하는 구동 전류가 흐르게 되고, 발광 소자(EE)는 구동 전류에 대응하는 광을 생성할 수 있다. 한편, 이는 예시적으로 도시한 것이고, 화소들(PX) 각각은 다양한 구성과 배열을 가진 전자 소자들을 포함할 수 있으며, 어느 하나의 실시 예로 한정되지 않는다.
화소들(PX)은 홀 배선 영역(HL)의 주변에 배치되며, 평면상에서 홀 배선 영역(HL)을 에워쌀 수 있다. 도 3b에는 용이한 설명을 위해 홀 배선 영역(HL)을 점선 처리하여 도시하였다.
도 3b의 XX'영역은 표시 패널(210) 중 모듈 홀(MH)이 정의된 영역을 포함한다. 이하, 도 3b를 참조하여 모듈 홀(MH)과 인접한 표시 패널(210)에 대해 설명한다.
상술한 바와 같이, 제2 개구부(GC2)는 액티브 영역(AA) 내에 정의될 수 있다. 이에 따라, 화소들(PX) 중 적어도 일부는 제2 개구부(GC2)에 인접하여 배치되어, 제2 개구부(GC2)를 에워쌀 수 있다.
상술한 바와 같이, 홀 배선 영역(HL)은 제2 개구부(GC2)로 인해 단절되거나 이격된 구성들을 연결하는 배선 등이 배치되는 영역일 수 있다. 따라서, 상기 라인들은 제2 개구부(GC2)를 경유하여 배치될 수 있다.
홀 배선 영역(HL)과 제2 개구부(GC2) 사이에는 화소들(PX)에 연결된 복수의 신호 라인들(SL1, SL2)이 배치될 수 있다. 신호 라인들(SL1, SL2)은 제2 개구부(GC2)를 경유하여 화소들(PX)에 접속된다. 도 3b에는 용이한 설명을 위해 화소들(PX)에 연결된 복수의 신호 라인들 중 제1 신호 라인(SL1) 및 제2 신호 라인(SL2)을 예시적으로 도시하였다.
제1 신호 라인(SL1)은 제1 방향(DR1)을 따라 연장된다. 제1 신호 라인(SL1)은 화소들(PX) 중 제1 방향(DR1)을 따라 배열된 동일 행 내의 화소들에 연결된다. 제1 신호 라인(SL1)은 스캔 라인(GL)과 대응되는 것으로 예시적으로 설명한다.
제1 신호 라인(SL1)에 연결된 화소들 중 일부는 제2 개구부(GC2)를 중심으로 좌 측에 배치되고, 다른 일부는 제2 개구부(GC2)를 중심으로 우 측에 배치된다. 이에 따라, 제1 신호 라인(SL1)에 연결된 동일 행 내의 화소들은 제2 개구부(GC2)를 중심으로 일부의 화소가 생략되더라도, 실질적으로 동일한 게이트 신호에 의해 온/오프 될 수 있다
제2 신호 라인(SL2)은 제2 방향(DR2)을 따라 연장된다. 제2 신호 라인(SL2)은 화소들(PX) 중 제2 방향(DR2)을 따라 배열된 동일 열 내의 화소들에 연결된다. 제2 신호 라인(SL2)은 데이터 라인(DL)과 대응되는 것으로 예시적으로 설명한다.
제2 신호 라인(SL2)에 연결된 화소들 중 일부는 제2 개구부(GC2)를 중심으로 상 측에 배치되고, 다른 일부는 제2 개구부(GC2)를 중심으로 하 측에 배치된다. 이에 따라, 제2 신호 라인(SL2)에 연결된 동일 열 내의 화소들은 제2 개구부(GC2)를 중심으로 일부의 화소가 생략되더라도, 동일한 라인을 통해 데이터 신호를 수신할 수 있다.
한편, 본 발명의 일 실시 예에 따른 표시 모듈(200)은 홀 배선 영역(HL)에 배치된 연결 패턴을 더 포함할 수도 있다. 이때, 제1 신호 라인(SL1)은 제2 개구부(GC2)과 중첩하는 영역에서 단절될 수 있다. 제1 신호 라인(SL)의 단절된 부분들은 연결 패턴을 통해 연결될 수 있다. 마찬가지로, 제2 신호 라인(SL2)은 제2 개구부(GC2)과 중첩하는 영역에서 단절될 수 있고, 제2 신호 라인의 단절된 부분들을 연결하는 연결 패턴이 더 제공될 수도 있다.
다시, 도 3a를 참조하면, 전원 패턴(VDD)은 주변 영역(NDA)에 배치된다. 본 실시 예에서, 전원 패턴(VDD)은 복수의 전원 라인들(PL)과 접속된다. 이에 따라, 표시 패널(210)은 전원 패턴(VDD)을 포함함으로써, 복수의 화소들에 동일한 제1 전원 신호를 제공할 수 있다.
표시 패드들(DPD)은 제1 패드(P1) 및 제2 패드(P2)를 포함할 수 있다. 제1 패드(P1)는 복수로 구비되어 데이터 라인들(DL)에 각각 연결될 수 있다. 제2 패드(P2)는 전원 패턴(VDD)에 연결되어 전원 라인(PL)과 전기적으로 연결될 수 있다. 표시 패널(210)은 표시 패드들(DPD)을 통해 외부로부터 제공된 전기적 신호들을 화소들(PX)에 제공할 수 있다. 한편, 표시 패드들(DPD)은 제1 패드(P1) 및 제2 패드(P2) 외에 다른 전기적 신호들을 수신하기 위한 패드들을 더 포함할 수 있으며, 어느 하나의 실시 예로 한정되지 않는다.
한편, 홀 배선 영역(HL)에는 소정의 함몰 패턴(GV)이 정의될 수 있다. 함몰 패턴(GV)은 평면상에서 제2 개구부(GC2)의 가장자리를 따라 배치되며, 본 실시 예에서는 제2 개구부(GC2)를 에워싸는 원 형 링 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 함몰 패턴(GV)은 홀(MH)과 상이한 형상을 갖거나, 다각형, 타원, 또는 적어도 일부의 곡선을 포함하는 폐라인 형상을 갖거나, 또는 부분적으로 단절된 복수의 패턴들을 포함하는 형상으로 제공될 수도 있으며, 어느 하나의 실시 예로 한정되지 않는다.
도 3c를 참조하면, 감지 센서(220)은 표시 패널(210) 상에 배치된다. 감지 센서(220)는 외부 입력(TC: 도 1a 참조)을 감지하여 외부 입력(TC)의 위치나 세기 정보를 얻을 수 있다. 감지 센서(220)은 복수의 제1 감지 전극들(TE1), 복수의 제2 감지 전극들(TE2), 복수의 감지 라인들(TL1, TL2, TL3), 및 복수의 감지 패드들(T1, T2, T3)을 포함한다.
감지 센서(220)는 제1 감지 전극들(TE1) 및 제2 감지 전극들(TE2) 사이의 정전 용량의 변화를 통해 외부 입력(TC)에 대한 정보를 얻을 수 있다.
제1 감지 전극들(TE1)은 제1 방향(DR1)을 따라 배열되고 각각이 제2 방향(DR2)을 따라 연장된다. 제1 감지 전극들(TE1) 각각은 제1 감지 패턴(SP1) 및 제1 연결 패턴(BP1)을 포함할 수 있다.
제1 감지 패턴(SP1)은 액티브 영역(AA)에 배치된다. 제1 감지 패턴(SP1)은 제2 개구부(GC2)로부터 이격되어 배치된다. 제1 감지 패턴(SP1)은 소정의 형상을 가지며, 제1 면적을 가진다. 본 실시 예에서, 제1 감지 패턴(SP1)은 마름모 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제1 감지 패턴(SP1)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시 예로 한정되지 않는다.
제1 연결 패턴(BP1)은 액티브 영역(AA)에 배치된다. 제1 연결 패턴(BP1)은 제2 방향(DR2)을 따라 연장된다. 제1 연결 패턴(BP1)은 제1 감지 패턴(SP1)에 연결된다. 제1 연결 패턴(BP1)은 두 개의 제1 감지 패턴들 사이에 배치되어 두 개의 제1 감지 패턴들을 연결할 수 있다.
제2 감지 전극들(TE2)은 제2 방향(DR2)을 따라 배열되고 각각이 제1 방향(DR1)을 따라 연장된다. 제2 감지 전극들(TE2) 각각은 제2 감지 패턴(SP2) 및 제2 연결 패턴(BP2)을 포함할 수 있다.
제2 감지 패턴(SP2)은 제2 개구부(GC2)로부터 이격되어 배치된다. 제2 감지 패턴(SP2)은 제1 감지 패턴(SP1)으로부터 이격될 수 있다. 본 실시 예에서, 제1 감지 패턴(SP1)과 제2 감지 패턴(SP2) 사이의 이격은 단면상에서의 이격일 수 있다. 제1 감지 패턴(SP1)과 제2 감지 패턴(SP2)은 비 접촉하여 독립적인 전기적 신호들을 송수신할 수 있다.
본 실시 예에서, 제2 감지 패턴(SP2)은 제1 감지 패턴(SP1)과 동일한 형상을 가질 수 있다. 예를 들어, 제2 감지 패턴(SP2)은 마름모 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제2 감지 패턴(SP2)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시 예로 한정되지 않는다.
한편, 제1 감지 패턴(SP1) 및 제2 감지 패턴(SP2) 중 제2 개구부(GC2)에 인접하는 패턴은 제2 개구부(GC2)으로부터 멀리 떨어진 패턴과 상이한 형상을 가질 수 있다. 본 실시 예에서, 제2 개구부(GC2)에 인접한 제1 서브 감지 패턴(SP1H) 및 제2 서브 감지 패턴(SP2H)을 예시적으로 도시하였다.
제1 서브 감지 패턴(SP1H)은 홀 배선 영역(HL)에 배치된 감지 라인들(미도시)를 통해 인접한 제1 서브 감지 패턴(SP1H)과 연결된다. 제1 서브 감지 패턴(SP1H)은 제1 연결 패턴(BP1)을 통해 제1 방향(DR1)을 따라 인접한 제1 감지 패턴(SP1)과 연결된다. 일 실시 예에 따르면, 제1 서브 감지 패턴(SP1H)이 갖는 면적은 제1 감지 패턴(SP1)이 갖는 제1 면적보다 작을 수 있다.
제2 서브 감지 패턴(SP2H)은 홀 배선 영역(HL)에 배치된 감지 라인들(미도시)를 통해 인접한 제2 서브 감지 패턴(SP2H)과 연결된다. 제1 서브 감지 패턴(SP1H)은 제1 연결 패턴(BP1)을 통해 제2 방향(DR2)을 따라 인접한 제2 감지 패턴(SP2)과 연결된다. 일 실시 예에 따르면, 제2 서브 감지 패턴(SP2H)이 갖는 면적은 제2 감지 패턴(SP2)이 갖는 제2 면적보다 작을 수 있다.
감지 라인들(TL1, TL2, TL3)은 주변 영역(NDA)에 배치된다. 감지 라인들(TL1, TL2, TL3)은 제1 감지 라인들(TL1), 제2 감지 라인들(TL2), 및 제3 감지 라인들(TL3)을 포함할 수 있다.
제1 감지 라인들(TL1)은 제1 감지 전극들(TE1)에 각각 연결된다. 본 실시 예에서, 제1 감지 라인들(TL1)은 제1 감지 전극들(TE1)의 양단들 중 하측 단들에 각각 연결된다.
제2 감지 라인들(TL2)은 제2 감지 전극들의 일 단 들에 각각 연결된다. 본 실시 예에서, 제2 감지 라인들(TL2)은 제2 감지 전극들(TE2)의 양단들 중 좌측 단들에 각각 연결된다.
제3 감지 라인들(TL3)은 제1 감지 전극들(TE1)의 양단들 중 상측 단들에 각각 연결된다. 본 발명에 따르면, 제1 감지 전극들(TE1)은 제1 감지 라인들(TL1) 및 제3 감지 라인들(TL3)에 각각 연결될 수 있다. 이에 따라, 제2 감지 전극들(TE2)에 비해 상대적으로 긴 길이를 가진 제1 감지 전극들(TE1)에 대하여 영역에 따른 감도를 균일하게 유지시킬 수 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시 예에 따른 감지 센서(220)에 있어서 제3 감지 라인들(TL3)은 생략될 수도 있으며, 어느 하나의 실시 예로 한정되지 않는다.
감지 패드들(T1, T2, T3)은 주변 영역(NDA)에 배치된다. 감지 패드들(T1, T2, T3)은 제1 감지 패드들(T1), 제2 감지 패드들(T2), 및 제3 감지 패드들(T3)를 포함할 수 있다. 제1 감지 패드들(T1)은 제1 감지 라인들(TL1)에 각각 연결되어 외부 신호를 제1 감지 전극들(TE1)에 제공한다. 제2 감지 패드들(T2)은 제2 감지 라인들(TL2)에 각각 연결되고 제3 감지 패드들(T3)은 제3 감지 라인들(TL3)에 각각 연결되어 제2 감지 전극들(TE2)과 전기적으로 연결된다.
도 4에 도시된 것과 같이, 표시 모듈(200)에 포함된 표시 패널(210) 및 감지 센서(220)는 제3 방향(DR3)을 따라 적층될 수 있다. 표시 패널(210)은 베이스 기판(BS), 화소(PX), 복수의 절연층들(10, 20, 30, 40, 50), 및 봉지층(60)을 포함한다.
상술한 바와 같이, 베이스 기판(BS)은 절연 기판일 수 있다. 예를 들어, 베이스 기판(BS)은 플라스틱 기판 또는 유리 기판을 포함할 수 있다.
본 실시 예에서, 도 3a에 도시된 화소(PX)의 등가 회로도의 구성들 중 제2 박막 트랜지스터(TR2)와 대응되는 박막 트랜지스터(TR, 이하, 박막 트랜지스터)와 발광 소자(EE)를 예시적으로 도시하였다. 절연층들(10, 20, 30, 40, 50)은 순차적으로 적층된 제1 내지 제5 절연층들(10, 20, 30, 40, 50)을 포함할 수 있다. 한편, 제1 내지 제5 절연층들(10, 20, 30, 40, 50) 각각은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다.
본 발명에서 일부 절연층들(10, 20, 30) 및 박막 트랜지스터(TR) 가 포함된 층은 회로 소자층으로 정의될 수 있으며, 나머지 절연층들(40, 50) 및 발광 소자(EE)가 포함된 층은 표시 소자층으로 정의될 수 있다.
따라서, 박막 트랜지스터가 포함된 회로 소자층은 베이스 기판(BS) 상에 배치되고, 박막 트랜지스터(TR)과 연결된 발광 소자(EE)를 포함하는 표시 소자층은 상기 회로 소자층 상에 배치된다. 회로 소자층 상에는 발광 소자(EE)를 커버하는 봉지층(60)이 배치되고, 봉지층(60) 상에는 감지 센서(220)가 직접 배치될 수 있다.
제1 절연층(10)은 베이스 기판(BS) 상에 배치되어 베이스 기판(BS)의 전면을 커버한다. 제1 절연층(10)은 배리어 층(barrier layer, 11) 및/또는 버퍼 층(buffer layer, 12)을 포함할 수 있다. 이에 따라, 제1 절연층(10)은 베이스 기판(BS)을 통해 유입되는 산소나 수분이 화소에 침투되는 것을 방지하거나, 화소가 베이스 기판(BS) 상에 안정적으로 형성되도록 베이스 기판(BS)의 표면 에너지를 감소시킬 수 있다.
한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시 예에 따른 표시 모듈(200)에 있어서, 배리어 층(11) 및 버퍼 층(12) 중 적어도 어느 하나는 생략될 수도 있고, 복수의 층들이 적층된 구조를 가질 수도 있으며, 어느 하나의 실시 예로 한정되지 않는다.
박막 트랜지스터(TR)는 제1 절연층(10) 상에 배치된다. 박막 트랜지스터(TR)는 반도체 패턴(SP), 제어 전극(CE), 입력 전극(IE), 및 출력 전극(OE)을 포함한다. 반도체 패턴(SP)은 제1 절연층(10) 상에 배치된다. 반도체 패턴(SP)은 반도체 물질을 포함할 수 있다. 제어 전극(CE)은 제2 절연층(20)을 사이에 두고 반도체 패턴(SP)으로부터 이격된다. 제어 전극(CE)은 상술한 제1 박막 트랜지스터(TR1: 도 3a 참조) 및 커패시터(CP: 도 3a 참조)의 일 전극과 연결될 수 있다.
입력 전극(IE)과 출력 전극(OE)은 제3 절연층(30) 상에 배치되고 평면상에서 서로 이격된다. 입력 전극(IE)과 출력 전극(OE)은 제1 절연층(10), 제2 절연층(20), 및 제3 절연층(30)을 관통하여 반도체 패턴(SP)의 일측 및 타측에 각각 접속된다.
한편, 본 발명의 일 실시 예에 따른 표시 패널(210)은 상부 전극(UE)을 더 포함할 수 있다. 상부 전극(UE)은 제2 절연층(20) 및 제3 절연층(30) 사이에 배치된다. 상부 전극(UE)은 제어 전극(CE)과 평면상에서 중첩할 수 있다. 본 실시 예에서 상부 전극(UE)은 제어 전극(CE)과 동일한 전기적 신호를 수신하거나, 제어 전극(CE)과 상이한 전기적 신호를 수신하여 커패시터의 일 전극으로 기능할 수도 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시 예에 따른 표시 모듈(200)에 있어서, 상부 전극(UE)은 생략될 수도 있으며 어느 하나의 실시 예로 한정되지 않는다.
제4 절연층(40)은 제3 절연층(30) 상에 배치되어 입력 전극(IE) 및 출력 전극(OE)을 커버한다. 한편, 박막 트랜지스터(TR)에 있어서, 반도체 패턴(SP)이 제어 전극(CE) 상에 배치될 수도 있다. 또는, 반도체 패턴(SP)이 입력 전극(IE)과 출력 전극(OE) 상에 배치될 수도 있다. 또는, 입력 전극(IE)과 출력 전극(OE)은 반도체 패턴(SP)과 동일 층 상에 배치되어 반도체 패턴(SP)에 직접 접속될 수도 있다. 본 발명의 일 실시 예에 따른 박막 트랜지스터(TR)는 다양한 구조들로 형성될 수 있으며, 어느 하나의 실시 예로 한정되지 않는다.
발광 소자(EE)는 제4 절연층(40) 상에 배치된다. 발광 소자(EE)는 제1 전극(E1), 유기층(EL), 및 제2 전극(E2)을 포함한다.
제1 전극(E1)은 제4 절연층(40)을 관통하여 박막 트랜지스터(TR)에 접속될 수 있다. 한편, 도시되지 않았으나, 표시 모듈(200)은 제1 전극(E1)과 박막 트랜지스터(TR) 사이에 배치되는 별도의 연결 전극을 더 포함할 수도 있고, 이때, 제1 전극(E1)은 연결 전극을 통해 박막 트랜지스터(TR)에 전기적으로 접속될 수 있다.
제5 절연층(50)은 제4 절연층(40) 상에 배치된다. 제5 절연층(50)은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다. 제5 절연층(50)에는 개구부가 정의될 수 있다. 개구부는 제1 전극(E1)의 적어도 일부를 노출시킨다. 제5 절연층(50)은 화소 정의막일 수 있다.
유기층(EL)은 제1 전극(E1)과 제2 전극(E2) 사이에 배치된다. 유기층(EL)은 적어도 하나의 발광층을 포함할 수 있다. 예를 들어, 유기층(EL)은 적색, 녹색, 및 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있으며, 형광 물질 또는 인광 물질을 포함할 수 있다. 유기층(EL)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다. 유기층(EL)은 제1 전극(E1) 및 제2 전극(E2) 사이의 전위 차이에 응답하여 광을 발광할 수 있다.
본 실시 예에서, 유기층(EL)은 복수의 개구부들에 중첩하는 일체의 형상을 가진 층으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 유기층(EL)은 각 개구부에 대응되는 복수의 패턴들로 제공될 수도 있으며, 어느 하나의 실시 예로 한정되지 않는다.
한편, 유기층(EL)은 발광층 외에 전하 제어층을 더 포함할 수 있다. 전하 제어층은 전하의 이동을 제어하여 발광 소자(EE)의 발광 효율 및 수명을 향상시킨다. 이때, 유기층(EL)은 정공 수송 물질, 정공 주입 물질, 전자 수송 물질, 전자 주입 물질 중 적어도 어느 하나를 포함할 수 있다.
제2 전극(E2)은 유기층(EL) 상에 배치된다. 제2 전극(E2)은 제1 전극(E1)과 대향될 수 있다. 제2 전극(E2)은 액티브 영역(AA)으로부터 주변 영역(NDA)까지 연장된 일체의 형상을 가질 수 있다. 제2 전극(E2)은 복수의 화소들에 공통적으로 제공될 수 있다. 화소들 각각에 배치된 각각의 발광 소자(EE)는 제2 전극(E2)을 통해 공통의 전원 전압(이하, 제2 전원 전압)을 수신한다.
제2 전극(E2)은 투과형 도전 물질 또는 반 투과형 도전 물질을 포함할 수 있다. 이에 따라, 발광 패턴(EP)에서 생성된 광은 제2 전극(E2)을 통해 제3 방향(DR3)을 향해 용이하게 출사될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시 예에 따른 발광 소자(EE)는 설계에 따라, 제1 전극(E1)이 투과형 또는 반 투과형 물질을 포함하는 배면 발광 방식으로 구동되거나, 전면과 배면 모두를 향해 발광하는 양면 발광 방식으로 구동될 수도 있으며, 어느 하나의 실시 예로 한정되지 않는다.
봉지층(60)은 발광 소자(EE) 상에 배치되어 발광 소자(EE)를 봉지한다. 일 실시 예에 따른 봉지층(60)은 발광 소자(EE) 상에 직접 증착되어 형성된 박막 봉지층일 수 있다.
한편, 도시되지 않았으나, 제2 전극(E2)과 봉지층(60) 사이에는 제2 전극(E2)을 커버하는 캡핑층(capping layer)이 더 배치될 수도 있다.
봉지층(60)은 제3 방향(DR3)을 따라 순차적으로 적층된 제1 무기층(61), 유기층(62), 및 제2 무기층(63)을 포함할 수 있다. 다만 이에 한정되지 않고, 봉지층(60)은 복수의 무기층들 및 유기층들을 더 포함할 수 있다.
제1 무기층(61)은 제2 전극(E2)을 커버할 수 있다. 제1 무기층(61)은 외부 수분이나 산소가 발광 소자(EE)에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 무기층(61)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제1 무기층(61)은 화학 기상 증착 공정을 통해 형성될 수 있다.
유기층(62)은 제1 무기층(61) 상에 배치되어 제1 무기층(61)에 접촉할 수 있다. 유기층(62)은 제1 무기층(61) 상에 평탄면을 제공할 수 있다. 제1 무기층(61) 상면에 형성된 굴곡이나 제1 무기층(61) 상에 존재하는 파티클(particle) 등은 유기층(62)에 의해 커버되어, 제1 무기층(61)의 상면의 표면 상태가 유기층(62) 상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 또한, 유기층(62)은 접촉하는 층들 사이의 응력을 완화시킬 수 있다. 유기층(62)은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 차광 물질젯 공정과 같은 용액 공정을 통해 형성될 수 있다.
제2 무기층(63)은 유기층(62) 상에 배치되어 유기층(62)을 커버한다. 제2 무기층(63)은 제1 무기층(61) 상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 제2 무기층(63)은 유기층(62)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다. 제2 무기층(63)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제2 무기층(63)은 화학 기상 증착 공정을 통해 형성될 수 있다.
홀 배선 영역(HL)에는 함몰 패턴들(GV1, GV2, GV3), 댐 부(DMP), 및 표시 패널(210)의 신호 라인들(SL1, SL2)이 배치될 수 있다.
함몰 패턴들(GV1, GV2, GV3)은 서로 이격되어 정의될 수 있다. 함몰 패턴들(GV1, GV2, GV3)은 액티브 영역(AA)으로부터 이격되어 제2 개구부(GC2)에 가까워지는 방향으로 순차적으로 형성된 제1 내지 제3 함몰 패턴들(GV1, GV2, GV3)로 예시적으로 도시되었다. 제1 내지 제3 함몰 패턴들(GV1, GV2, GV3) 각각은 제2 개구부(GC2)을 에워싸는 폐라인 형상을 갖거나, 제2 개구부(GC2)의 가장 자리의 적어도 일부를 에워싸는 단속적인 라인 형상을 가질 수도 있으며, 어느 하나의 실시 예로 한정되지 않는다.
함몰 패턴들(GV1, GV2, GV3) 각각은 베이스 기판(BS)의 상면으로부터 함몰되어 정의된다. 함몰 패턴들(GV1, GV2, GV3) 각각은 베이스 기판(BS)의 적어도 일부가 제거되어 형성될 수 있다. 함몰 패턴들(GV1, GV2, GV3) 각각에는 증착 패턴(ELP)이 배치될 수 있고, 제1 무기층(61) 및 제2 무기층(63) 중 적어도 어느 하나에 의해 커버될 수 있다.
본 발명에 따른 표시 모듈(200)은 함몰 패턴들(GV1, GV2, GV3)을 더 포함함으로써, 증착 패턴(ELP)과 발광 소자(ELD) 사이의 연속성을 차단한다. 이에 따라, 외부 수분이나 산소의 침투 경로를 차단하여 액티브 영역(AA)에 배치된 소자들의 손상을 방지할 수 있다.
또한, 함몰 패턴들(GV1, GV2, GV3) 각각에 배치된 증착 패턴(ELP)은 제1 무기층(61)이나 제2 무기층(63)에 의해 커버됨으로써, 표시 모듈(200)의 제조 공정 시 증착 패턴(ELP)이 다른 소자로 이동하여 영향을 주는 것을 방지할 수 있다. 이에 따라, 표시 모듈(200)의 공정 신뢰성이 향상될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시 예에 따른 표시 모듈(200)에 있어서, 함몰 패턴들(GV1, GV2, GV3)은 단일로 제공되거나 생략될 수도 있으며, 어느 하나의 실시 예로 한정되지 않는다.
댐 부(DMP)는 홀 배선 영역(HL)에 배치되어 유기층(62)의 형성 영역을 소정의 영역 내로 구획하고, 추가적인 확장을 방지한다. 댐 부(DMP)는 복수로 제공되어 함몰 패턴들(GV1, GV2, GV3) 사이에 배치될 수 있다. 댐 부(DMP)는 제1 내지 제3 층들(P11, P12, P13)을 포함하는 적층 구조로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 댐 부(DMP)는 단층 구조를 가질 수도 있으며, 어느 하나의 실시 예로 한정되지 않는다.
본 발명에 따른 표시 모듈(200)은 평탄화층(YOC)을 더 포함할 수 있다. 평탄화층(YOC)은 유기물을 포함한다. 평탄화층(YOC)은 홀 배선 영역(HL)에 중첩한다. 평탄화층(YOC)은 댐 부(DMP)나 함몰 패턴들(GV1, GV2, GV3)에 의해 홀 배선 영역(HL)에 정의된 비 평탄면을 커버하여 상부에 평탄면을 제공한다.
이에 따라, 홀 배선 영역(HL) 중 유기층(62)이 배치되지 않은 영역에도 평탄면이 안정적으로 제공될 수 있다. 다만, 이는 예시적으로 도시한 것이고 본 발명의 일 실시 예에 따른 표시 모듈(200)에 있어서, 평탄화층(YOC)은 생략될 수도 있다.
감지 센서(220)은 복수의 도전 패턴들 및 복수의 감지 절연층들(71, 72, 73)을 포함할 수 있다. 감지 절연층들(71, 72, 73)은 제3 방향(DR3)을 따라 순차적으로 적층된 제1 내지 제3 감지 절연층들(71, 72, 73)을 포함하는 것으로 예시적으로 도시되었다.
제1 감지 절연층(71)은 평탄화층(YOC)을 커버한다. 본 실시 예에서, 제1 감지 절연층(71)은 홀 배선 영역(HL) 내에서 평탄화층(YOC)의 상면을 커버하고 액티브 영역(AA) 내에서 제2 무기층(63)의 상면을 커버할 수 있다. 도전 패턴들(SP1, SP1H, SP2, BP2)은 제1 감지 절연층(71) 상에 배치된다.
제2 감지 절연층(72) 및 제3 감지 절연층(73)은 홀 배선 영역(HL)과 액티브 영역(AA)에 중첩하는 일체의 형상을 가질 수 있다. 도전 패턴들 중 일부(BP1)은 제2 감지 절연층(72) 상에 배치되고, 제3 감지 절연층(73)에 의해 커버된다.
제1 내지 제3 감지 절연층들(71, 72, 73) 각각은 무기막 및/또는 유기막을 포함할 수 있다. 본 실시 예에서, 제1 내지 제3 감지 절연층들(71, 72, 73) 각각은 단층으로 도시되었으나, 서로 접촉하는 복수의 층들을 포함하는 적층 구조를 가질 수도 있으며 어느 하나의 실시 예로 한정되지 않는다.
본 실시 예에서, 제1 감지 전극(TE1: 도 3c 참조)과 제2 감지 전극(TE2: 도 3c 참조)의 대부분은 제2 감지 절연층(72)과 제3 감지 절연층(73) 사이에 배치되고 제1 연결 패턴(BP1) 및 제2 연결 패턴(BP2) 중 어느 하나만 다른 층에 배치되어 인접하는 감지 패턴들을 연결하는 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제1 감지 전극(TE1)과 제2 감지 전극(TE2)이 다른 층 상에 배치될 수도 있으며, 어느 하나의 실시 예로 한정되지 않는다.
도 4에는 커버 패턴(BL)의 일부가 표시 모듈(200)에 정의된 제2 개구부(GC2)에 배치된 것을 도시하였다. 제2 개구부(GC2)는 표시 모듈(200)의 구성들이 관통되어 노출된 내측면들로부터 정의될 수 있다.
예를 들어, 제2 개구부(GC2)는, 베이스 기판(BS-C)의 내측면, 제1 절연층의 내측면(11-C, 12-C), 유기층의 내측면(EL-C), 제2 전극의 내측면(E2-C), 무기층들의 내측면(61-C, 62-C), 평탄화층의 내측면(YOC-C), 감지 절연층들의 내측면(71-C, 72-C, 73-C)이 정렬되어 정의될 수 있다.
일 실시 예에 따르면, 커버 패턴(BL)은 제2 개구부(GC2)를 정의하는 내측면들과 대응되어 배치될 수 있다.
본 발명에 따르면, 개구부들(GC1, GC2)을 정의하는 내측면들에 커버 패턴(BL)을 배치시킴으로써, 커버 패턴(BL)을 윈도우(100)의 배면에 직접 배치시키는 것에 비해 보다 좁은 면적으로 커버 패턴(BL)을 배치시킬 수 있다. 이에 따라 신뢰성이 향상된 전자 장치(EA)를 제공할 수 있다.
도 5는 본 발명의 일 실시 예에 따른 전자 장치의 일 구성의 단면도이다. 도 6은 본 발명의 일 실시 예에 따른 전자 장치의 일 구성의 단면도이다. 도 7은 본 발명의 일 실시 예에 따른 전자 장치의 일 구성의 단면도이다. 도 1a 내지 도 4와 동일한 구성/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 5를 참조하면, 윈도우(100) 및 광학 부재(POL) 사이에 배치되는 접착층(AL)을 더 포함할 수 있다.
접착층(AL)은 윈도우(100)와 광학 부재(POL)를 결합시킬 수 있다. 접착층(AL)은 광학 투명 레진(Optical clear resin, OCR), 광학 투명 점착제(Optical clear adhesive, OCA), 및 감압 점착제(Pressure sensitive adhesive, PSA) 중 적어도 어느 하나를 포함할 수 있다. 또한, 접착층(AL)은 은 양면 테이프로 제공될 수 있으며, 어느 실시 예로 한정되지 않는다.
일 실시 예에 따른 전자 장치(EA)는 접착층(AL)을 더 포함할 수 있다. 접착층(AL)은 윈도우(100)의 일부 영역에서 윈도우(100)와 접촉하고, 나머지 영역에서 윈도우(100)와 비 접촉할 수 있다. 예를 들어, 접착층(AL)은 윈도우(100) 중 투과 영역(TA) 및 액티브 영역(AA)에서 윈도우(100)와 접촉하고, 베젤 영역(BZA)에서 윈도우(100)와 비 접촉할 수 있다. 베젤 영역(BZA)에서 접착층(AL)은 베젤 패턴(BZL) 접촉할 수 있다.
본 발명에 따르면, 윈도우(100)에 배치되는 배젤 패턴(BZL)과 투과 영역(TA)에 배치되는 커버 패턴(BL)은 서로 비 중첩 한다.
본 실시 예에서 커버 패턴(BL)은 광학 부재(POL)에 정의된 제1 개구부(GC1)에서부터 표시 모듈(200)에 정의된 제2 개구부(GC2)까지 연장되어 배치될 수 있다.
도 6을 참조하면, 일 실시 예에 따른 전자 장치(EA-1)는 접착층(AL-1)을 더 포함할 수 있다. 접착층(AL-1)은 접착층(AL-1)을 관통하는 제3 개구부(GC3)가 정의될 수 있다. 제3 개구부(GC3)는 전자 모듈(400)과 중첩할 수 있다.
본 실시 예에서 커버 패턴(BL-1)은 제3 개구부(GC3)를 정의하는 내측면에서부터 제1 개구부(GC1)를 정의하는 내측면까지 연장되어 배치될 수 있다.
도 7을 참조하면, 일 실시 예에 따른 전자 장치(EA-2)의 커버 패턴(BL-2)은 제2 개구부(GC2)를 정의하는 내측면에 미 배치 될 수 있다. 이에 따라, 제2 개구부(GC2)는 커버 패턴(BL-2)에 의해 외부로 노출될 수 있다.
다만, 이에 한정되는 것은 아니며, 커버 패턴은 접착층(AL)에 정의된 개구부에만 배치되거나, 표시 모듈(200)에 정의된 개구부에만 배치될 수 있으며, 어느 하나의 실시 예로 한정되지 않는다.
도 8a는 도 1a의 본 발명의 일 실시 예에 따른 전자 장치의 분해 사시도이다. 도 8b는 본 발명의 일 실시 예에 따른 전자 장치의 일 구성의 단면도이다. 도 8c는 도 8b의 일 영역을 확대한 단면도이다. 도 1a 내지 도 5와 동일한 구성/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
본 실시 예에 따른 전자 장치(EA-A)는 윈도우(100-A), 제1 개구부(GC-A)가 정의된 광학 부재(POL-A), 커버 패턴(BL-A), 표시 모듈(200-A), 회로 기판(300-A), 전자 모듈(400-A), 외부 케이스(500-A)을 포함한다.
도 8a를 참조하면, 도 1b의 표시 모듈(200-A)과 달리, 본 실시 예에 따른 표시 모듈(200-A)은, 표시 모듈(200-A)이 물리적으로 관통되어 정의된 제2 개구부(GC2, 도 1b)가 아닌, 표시 모듈(200-A) 내부에서 일 구성들이 미 증착된 영역으로 이루어진 패널 개구부(GC2-A)를 포함한다.
도 8b 및 도 8c를 참조하면, 본 실시 예에서 전자 모듈(400-A)은 윈도우(100-A)의 투과 영역(TA)에 중첩하여 배치된다. 광학 부재(POL-A)는 전자 모듈(400-A)과 중첩하는 영역에 제1 개구부(GC1-A)가 정의된다. 본 실시 예에서, 커버 패턴(BL-A)은 제1 개구부(GC1-A)에만 배치된다.
표시 모듈(200-A)은 표시 패널(210-A) 및 감지 센서(220-A)를 포함한다. 표시 패널(210-A)은 베이스 기판(BS-A), 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 봉지층(DP-TFE)을 포함한다. 도시되지 않았으나, 봉지층(DP-TFE)은 베이스 기판(BS-A)의 엣지를 에워싸는 실런트에 의해 부착되는 별도의 기판 형태로 제공 될 수 있다. 따라서, 베이스 기판(BS-A)과 봉지층(DP-TFE) 사이에는 갭(gap)이 형성될 수 있다.
표시 모듈(200-A) 중 전자 모듈(400-A)과 중첩하는 영역은 표시 모듈(200-A) 내부에 배치된 구성들이 미 증착 됨으로써 형성된 개구부가 정의될 수 있다. 예를 들어, 표시 소자층(DP-OLED) 중 전자 모듈(400-A)과 중첩하는 영역에는 발광 소자(EE, 도 4 참조) 중 유기층(EL, 도 4 참조)이 미 증착되어 형성된 표시 개구부(OP1)이 정의될 수 있다. 또한, 회로 소자층(DP-CL) 중 전자 모듈(400-A)과 중첩하는 영역에는 박막 트랜지스터(TR, 도 4 참조)가 미 증착되어 형성된 회로 개구부(OP2)이 정의될 수 있다.
표시 개구부(OP1) 및 회로 개구부(OP2)는 베이스 기판(BS-A) 및 봉지층(DP-TFE)에 의해 커버될 수 있다 따라서, 봉지층(DP-TFE) 중 일부는 표시 개구부(OP1) 및 회로 개구부(OP2)와 중첩할 수 있다. 본 실시 예에서, 표시 개구부(OP1) 및 회로 개구부(OP2)는 패널 개구부(GC2-A)와 대응될 수 있다.
표시 개구부(OP1) 및 회로 개구부(OP2)에는 빈 공간으로 제공되거나, 광 투과율이 높은 충진 물질을 포함하는 구성(미도시)이 배치될 수 있으며, 어느 하나의 실시 예로 한정되지 않는다.
미증착 영역인 패널 개구부(GC2-A)는 표시 모듈(200-A)의 다른 영역들에 비해 광 투과율이 상대적으로 높을 수 있다. 이에 따라, 전자 모듈(400-A)이 투과 영역(TA)에 배치되더라도, 외부에서 전자 모듈(400-A)로 전달되는 광이나, 전자 모듈(400-A)이 외부로 전달하는 광의 손실을 감소시킬 수 있다. 이에 따라, 신뢰성이 향상된 전자 장치(EA-A)를 제공할 수 있다.
도 9a 내지 도 9d는 본 발명의 일 실시 예에 따른 전자 장치의 일 구성의 평면도들이다. 도 1a 내지 도 5와 동일한 구성/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 9a 내지 도 9d에서 설명할 개구부들 각각은, 도 1b에 설명한 개구부들(GC1, GC2) 중 적어도 어느 하나와 대응되는 구성일 수 있다.
도 9a를 참조하면, 일 실시 예에 따른 개구부(GC-A)는 평면상에서 원 형상을 가질 수 있다. 이에 따라, 개구부(GC-A)를 정의하는 내측면에 배치된 커버 패턴(BL-A)의 형상도 원 형상을 가질 수 있다.
도 9b를 참조하면, 일 실시 예에 따른 개구부(GC-B)는 평면상에서 타원 형상을 가질 수 있다. 이에 따라, 개구부(GC-B)를 정의하는 내측면에 배치된 커버 패턴(BL-B)의 형상도 타원 형상을 가질 수 있다.
도 9c를 참조하면, 일 실시 예에 따른 개구부(GC-C)는 평면상에서 다각 형상을 가질 수 있다. 이에 따라, 개구부(GC-C)를 정의하는 내측면에 배치된 커버 패턴(BL-C)의 형상도 다각 형상을 가질 수 있다. 도 9c에는 일 예시로써 개구부(GC-C)를 사각형으로 도시하였으나, 이에 한정되는 것은 아니다.
도 9d를 참조하면, 일 실시 예에 따른 개구부 및 이에 대응되는 커버 패턴은 복수로 제공될 수 있다. 예를 들어, 서로 이격된 제1 개구부(GC-D1) 및 제2 개구부(GC-D2)를 포함하며, 각각의 내측면에 배치된 대응되는 제1 커버 패턴(BL-D1) 및 제2 커버 패턴(BL-D2)을 포함할 수 있다.
도 10a 내지 도 10e는 본 발명의 일 실시 예에 따른 전자 장치 제조 방법을 도시한 단면도들이다. 도 1a 내지 도 5와 동일한 구성/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 10a를 참조하면, 일 실시 예에 따른 전자 장치 제조 방법은, 예비 표시 모듈 및 예비 광학 부재를 제공하는 단계를 포함한다.
예비 표시 모듈(200C)는 도 4에 도시된 표시 모듈(200)에서 제2 개구부(GC2)가 형성 되기 이전의 상태를 의미한다. 예비 광학 부재(POLC) 또한, 도 1b에 도시된 광학 부재(POL)에서 제1 개구부(GC1)가 형성되기 지전의 상태를 의미한다. 예비 표시 모듈(200C)에는 전자 모듈(400, 도 1b 참조)이 배치될 모듈 홀 영역(MHA)을 포함할 수 있다.
이후, 도 10b를 참조하면, 일 실시 예에 따른 전자 장치 제조 방법은, 표시 모듈 및 광학 부재를 제공하는 단계를 포함한다.
표시 모듈(200) 및 광학 부재(POL)를 제공하는 단계는, 홀 영역(MHA)과 중첩하는 예비 광학 부재(POLC) 상에 레이저(LS)를 조사하여 개구부(GC)를 형성함으로써 제공될 수 있다. 레이저(LS)가 조사되는 영역은, 추후 전자 모듈(400, 도 1b 참조)이 배치될 영역일 수 있다.
이후, 도 10c 및 10d를 참조하면, 일 실시 예에 따른 전자 장치 제조 방법은, 커버 패턴을 형성하는 단계를 포함한다.
커버 패턴(BL)을 형성하는 단계는, 개구부(GC)를 정의하는 내측면에 차광 물질(BI)를 토출시키는 단계 및 차광 물질(BI)를 경화시키는 단계를 포함할 수 있다.
차광 물질(BI)를 토출시키는 단계는, 차광 물질(BI)를 수용하고, 차광 물질(BI)를 배출시킬 수 있는 토출 홈(TC)을 포함하는 디스펜서(DPS)를 통해 이루어질 수 있다. 차광 물질(BI)를 토출시키는 단계는 차광 물질(BI)를 포함하는 디스펜서(DPS)를 표시 모듈(200)에서 광학 부재(POL)을 향하는 방향으로 이동 시키면서 토출 홈(TC)을 통해 개구부(GC)를 정의하는 내측면에 차광 물질을 도포함으로써 진행될 수 있다.
차광 물질(BI)를 경화시키는 단계는 표시 모듈(200)의 하부에 배치된 경화기(TP)를 통해 이루어질 수 있다. 차광 물질(BI)
본 발명에 따르면, 디스펜서(DPS)를 이동시키면서 차광 물질(BI)을 도포하는 동시에 경화기(TP)를 통해 내측면에 도포된 차광 물질(BI)를 경화시킬 수 있다.
이상에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
EA: 전자 장치
BL: 커버 패턴
100: 윈도우
200: 표시 모듈
300: 회로 기판
400: 전자 모듈
500: 외부 케이스

Claims (20)

  1. 윈도우;
    모듈 홀을 포함하는 표시 모듈;
    상기 윈도우 및 상기 표시 모듈 사이에 배치되고, 상기 모듈 홀과 중첩하는 제1 개구부가 정의된 광학 부재; 및
    상기 제1 개구부를 정의하는 상기 광학 부재의 내측면에 배치된 커버 패턴을 포함하는 전자 장치.
  2. 제1 항에 있어서,
    상기 표시 모듈은,
    베이스 기판;
    상기 베이스 기판 상에 배치되고, 반도체 패턴을 포함하는 트랜지스터를 포함하는 회로 소자층;
    상기 회로 소자층 상에 배치되고, 상기 트랜지스터와 연결된 발광 소자를 포함하는 표시 소자층;
    상기 표시 소자층을 커버하는 봉지층; 및
    상기 봉지층 상에 배치되고, 서로 이격된 감지 전극들을 포함하는 감지 센서를 포함하는 것을 특징으로 하는 전자 장치.
  3. 제2 항에 있어서,
    상기 모듈 홀은,
    상기 표시 모듈을 관통하는 제2 개구부에 의해 정의되는 것을 특징으로 하는 전자 장치.
  4. 제3 항에 있어서,
    상기 커버 패턴은,
    상기 제2 개구부를 정의하는 상기 표시 모듈의 내측면으로 연장된 것을 특징으로 하는 전자 장치.
  5. 제3 항에 있어서,
    상기 커버 패턴은,
    상기 제2 개구부를 정의하는 상기 표시 모듈의 내측면에 미 배치되는 것을 특징으로 하는 전자 장치.
  6. 제2 항에 있어서,
    상기 표시 모듈에는 상기 회로 소자층 및 상기 표시 소자층 중 적어도 하나를 관통하는 패널 개구부가 정의되고,
    상기 모듈 홀은 상기 패널 개구부에 의해 정의되고,
    상기 봉지층은 상기 패널 개구부와 중첩하는 것을 특징으로 하는 전자 장치.
  7. 제1 항에 있어서,
    상기 윈도우 및 상기 광학 부재 사이에 배치된 접착층을 더 포함하는 것을 특징으로 하는 전자 장치.
  8. 제7 항에 있어서,
    상기 접착층은,
    상기 모듈 홀과 중첩하고, 상기 접착층을 관통하는 제3 개구부가 정의되고,
    상기 커버 패턴은,
    상기 제3 개구부를 정의하는 상기 접착층의 내측면으로 연장된 것을 특징으로 하는 전자 장치.
  9. 제7 항에 있어서,
    상기 윈도우는 베이스 윈도우 및 베젤 패턴을 포함하고,
    상기 베이스 윈도우는,
    상기 베젤 패턴이 배치된 베젤 영역, 상기 모듈 홀과 중첩하는 투과 영역, 및 상기 투과 영역을 에워싸고 상기 베젤 영역과 인접한 액티브 영역을 포함하고,
    상기 액티브 영역은,
    상기 표시 모듈에서 생성된 이미지를 투과시키는 것을 특징으로 하는 전자 장치.
  10. 제9 항에 있어서,
    상기 접착층은,
    상기 투과 영역 및 상기 액티브 영역에서, 상기 베이스 기판과 접촉하고,
    상기 베젤 영역에서, 상기 베젤 패턴과 접촉하는 것을 특징으로 하는 전자 장치.
  11. 제1 항에 있어서,
    상기 제1 개구부 및 상기 커버 패턴 각각은 복수로 제공되는 것을 특징으로 하는 전자 장치.
  12. 윈도우;
    상기 윈도우 하부에 배치되고, 제1 개구부가 정의된 광학 부재;
    상기 광학 부재 하부에 배치되고, 상기 제1 개구부와 중첩하는 제2 개구부가 정의된 표시 모듈;
    상기 윈도우 및 상기 광학 부재 사이에 배치된 접착층; 및
    상기 제1 개구부를 정의하는 상기 광학 부재의 제1 내측면 및 상기 제2 개구부를 정의하는 상기 표시 모듈의 제2 내측면 중 적어도 어느 하나에 배치되는 커버 패턴을 포함하는 전자 장치.
  13. 제12 항에 있어서,
    상기 윈도우 및 상기 광학 부재 사이에 배치된 접착층을 더 포함하는 것을 특징으로 하는 전자 장치.
  14. 제13 항에 있어서,
    상기 접착층에는 상기 모듈 홀과 중첩하고, 상기 접착층을 관통하는 제3 개구부가 정의되고,
    상기 커버 패턴은,
    상기 제3 개구부를 정의하는 상기 접착층의 내측면으로 연장된 것을 특징으로 하는 전자 장치.
  15. 제13 항에 있어서,
    상기 윈도우는 베이스 윈도우 및 베젤 패턴을 포함하고,
    상기 베이스 윈도우는,
    상기 베젤 패턴이 배치된 베젤 영역, 상기 모듈 홀과 중첩하는 투과 영역, 및 상기 투과 영역을 에워싸고 상기 베젤 영역과 인접한 액티브 영역을 포함하고,
    상기 액티브 영역은,
    상기 표시 모듈에서 생성된 이미지를 투과시키는 것을 특징으로 하는 전자 장치.
  16. 제15 항에 있어서,
    상기 접착층은,
    상기 투과 영역 및 상기 액티브 영역에서, 상기 베이스 기판과 접촉하고,
    상기 베젤 영역에서, 상기 베젤 패턴과 접촉하는 것을 특징으로 하는 전자 장치.
  17. 제12 항에 있어서,
    상기 커버 패턴은 평면상에서 원형, 타원형, 및 다각형 중 어느 하나의 형상을 갖는 것을 특징으로 하는 전자 장치.
  18. 제12 항에 있어서,
    상기 커버 패턴은 검정색인 것을 특징으로 하는 전자 장치.
  19. 모듈 홀 영역을 포함하는 예비 표시 모듈 및 상기 예비 표시 모듈 상에 형성된 예비 광학 부재를 제공하는 단계;
    상기 모듈 홀 영역에 중첩하고, 상기 광학 부재에서부터 상기 표시 모듈을 관통하는 개구부를 형성하여 표시 모듈 및 광학 부재를 제공하는 단계; 및
    상기 개구부를 정의하는 내측면에 커버 패턴을 형성하는 단계를 포함하는 전자 장치 제조 방법.
  20. 제19 항에 있어서,
    상기 커버 패턴을 형성하는 단계는,
    상기 내측면에 차광 물질을 도포하는 단계, 및 상기 차광 물질을 경화 시키는 단계를 포함하고,
    상기 차광 물질을 토출 시키는 단계와 상기 차광 물질을 경화시키는 단계는 동일 공정에 의해 이루어지는 것을 특징으로 하는 전자 장치 제조 방법.

KR1020190079390A 2019-07-02 2019-07-02 전자 장치 및 이의 제조 방법 Ceased KR20210003990A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190079390A KR20210003990A (ko) 2019-07-02 2019-07-02 전자 장치 및 이의 제조 방법
US16/855,735 US11355727B2 (en) 2019-07-02 2020-04-22 Electronic apparatus having cover pattern lined openings
CN202010633841.1A CN112186008A (zh) 2019-07-02 2020-07-02 电子设备及制造电子设备的方法
US17/805,550 US12035558B2 (en) 2019-07-02 2022-06-06 Electronic apparatus including display module opening having cover patterned side surfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190079390A KR20210003990A (ko) 2019-07-02 2019-07-02 전자 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210003990A true KR20210003990A (ko) 2021-01-13

Family

ID=73919188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190079390A Ceased KR20210003990A (ko) 2019-07-02 2019-07-02 전자 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (2) US11355727B2 (ko)
KR (1) KR20210003990A (ko)
CN (1) CN112186008A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210003990A (ko) 2019-07-02 2021-01-13 삼성디스플레이 주식회사 전자 장치 및 이의 제조 방법
CN110600511A (zh) * 2019-08-26 2019-12-20 武汉华星光电半导体显示技术有限公司 有机发光显示面板及其制备方法
CN110600516B (zh) * 2019-09-10 2020-10-16 武汉华星光电半导体显示技术有限公司 一种显示面板、显示模组以及显示装置
CN110867136B (zh) * 2019-11-22 2021-10-15 维沃移动通信有限公司 极点屏及电子设备
US11342542B2 (en) * 2020-06-09 2022-05-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of display device
KR102683658B1 (ko) * 2020-08-27 2024-07-10 엘지디스플레이 주식회사 표시장치
EP4277244A4 (en) 2021-06-04 2024-09-04 Samsung Electronics Co., Ltd. ELECTRONIC DEVICE WITH WINDOW FOR OPTICAL MODULE
CN115497982A (zh) * 2021-06-18 2022-12-20 上海和辉光电股份有限公司 有机发光显示面板及其制造方法和有机发光显示装置
KR20240176844A (ko) * 2023-06-15 2024-12-26 삼성디스플레이 주식회사 전자 장치 및 전자 장치의 제조 방법

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337264B1 (ko) 2006-02-28 2013-12-05 삼성디스플레이 주식회사 터치 패널, 이를 구비한 표시 장치 및 그 제조 방법
JP4939893B2 (ja) 2006-10-13 2012-05-30 株式会社 日立ディスプレイズ 液晶表示装置
JP4367480B2 (ja) 2006-11-28 2009-11-18 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
DE102011089443B4 (de) * 2011-02-14 2016-12-01 Lg Display Co., Ltd. Anzeigevorrichtung
KR101813459B1 (ko) * 2011-06-24 2018-01-02 엘지디스플레이 주식회사 디스플레이 장치
US8947627B2 (en) * 2011-10-14 2015-02-03 Apple Inc. Electronic devices having displays with openings
KR101262252B1 (ko) * 2011-10-18 2013-05-10 삼성디스플레이 주식회사 표시장치용 윈도우 부재 및 이를 포함하는 표시장치
KR102031654B1 (ko) 2012-05-23 2019-10-15 삼성디스플레이 주식회사 윈도우 구조물, 그 제조 방법, 윈도우 구조물을 포함하는 카메라가 탑재된 전자 장치 및 그 제조 방법
KR20140020095A (ko) 2012-08-08 2014-02-18 삼성디스플레이 주식회사 광학 시트 어셈블리 및 이를 포함하는 표시 장치
US9785032B2 (en) 2013-11-12 2017-10-10 E Ink Holdings Inc. Active device array substrate and display panel
KR102501111B1 (ko) * 2015-12-28 2023-02-16 엘지디스플레이 주식회사 카메라 모듈 일체형 액정 표시 장치 및 그 제조 방법
KR20170111827A (ko) 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 및 카메라를 포함하는 전자 장치
KR20180046960A (ko) * 2016-10-28 2018-05-10 삼성디스플레이 주식회사 표시 장치
KR102762584B1 (ko) 2016-11-30 2025-02-05 엘지디스플레이 주식회사 폴더블 표시 장치
KR20180085423A (ko) * 2017-01-18 2018-07-27 삼성디스플레이 주식회사 표시 장치
KR102403879B1 (ko) * 2017-07-07 2022-05-31 삼성디스플레이 주식회사 보호 필름, 이를 포함하는 윈도우 및 표시 장치의 제조 방법
KR102083646B1 (ko) * 2017-08-11 2020-03-03 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
KR102511474B1 (ko) * 2017-09-13 2023-03-17 삼성디스플레이 주식회사 표시 장치
KR102380046B1 (ko) 2017-09-22 2022-03-30 삼성디스플레이 주식회사 전자 패널 및 이의 제조 방법
KR102482534B1 (ko) * 2017-12-19 2022-12-28 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조방법
KR102418612B1 (ko) * 2018-01-03 2022-07-08 엘지전자 주식회사 이동 단말기
US20190244002A1 (en) * 2018-02-06 2019-08-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device
KR20190108212A (ko) * 2018-03-13 2019-09-24 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치의 제조 방법
US10623542B2 (en) * 2018-03-30 2020-04-14 Guangdong Oppo Mobile Telecommunications Corp., Ltd. Display assembly and mobile terminal
US10571626B2 (en) * 2018-03-30 2020-02-25 Panasonic Liquid Crystal Display Co., Ltd. Backlight unit of display device
JP2019184828A (ja) * 2018-04-10 2019-10-24 シャープ株式会社 液晶表示装置
WO2019240331A1 (ko) * 2018-06-11 2019-12-19 엘지전자 주식회사 이동 단말기
CN108628043B (zh) * 2018-06-22 2019-12-31 Oppo广东移动通信有限公司 屏幕组件及电子装置
CN108957829A (zh) * 2018-07-06 2018-12-07 Oppo广东移动通信有限公司 显示屏组件、电子设备及电子设备的制作方法
KR102661469B1 (ko) * 2018-09-11 2024-04-29 삼성디스플레이 주식회사 표시 패널
KR102602670B1 (ko) * 2018-10-05 2023-11-17 삼성디스플레이 주식회사 입력 감지 유닛을 포함하는 표시 장치
KR102697457B1 (ko) * 2018-10-11 2024-08-22 삼성디스플레이 주식회사 표시 패널
KR102718397B1 (ko) * 2018-11-21 2024-10-18 삼성디스플레이 주식회사 표시 패널
US10845664B2 (en) * 2018-11-22 2020-11-24 Wuhan China Star Optoelectronics Technology Co., Ltd. Liquid crystal display panel and terminal device
CN110955079A (zh) * 2018-12-03 2020-04-03 鸿富锦精密工业（深圳）有限公司 液晶显示装置
TWI719738B (zh) * 2018-12-07 2021-02-21 鴻海精密工業股份有限公司 顯示面板及顯示裝置
US10969621B2 (en) * 2019-01-29 2021-04-06 Sharp Kabushiki Kaisha Display assembly and display device
KR102771506B1 (ko) * 2019-04-12 2025-02-21 삼성디스플레이 주식회사 표시 장치
KR20210003990A (ko) 2019-07-02 2021-01-13 삼성디스플레이 주식회사 전자 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US20210005836A1 (en) 2021-01-07
US11355727B2 (en) 2022-06-07
US20220302406A1 (en) 2022-09-22
CN112186008A (zh) 2021-01-05
US12035558B2 (en) 2024-07-09

Similar Documents

Publication Publication Date Title
EP3660640B1 (en) Electronic touch display panel including crack detection pattern
KR102748999B1 (ko) 전자 장치
US12300134B2 (en) Electronic panel and electronic apparatus including the same
KR20210003990A (ko) 전자 장치 및 이의 제조 방법
KR102723409B1 (ko) 표시 장치
US10969889B2 (en) Electronic apparatus and method for manufacturing the same
KR20220126263A (ko) 표시 패널 및 이를 포함하는 표시 장치의 제조 방법
KR102769392B1 (ko) 전자 장치
KR20200145976A (ko) 전자 패널 및 이를 포함하는 전자 장치
US12299246B2 (en) Electronic apparatus
US11348989B2 (en) Electronic panel and electronic apparatus including the same
KR20210070459A (ko) 전자 장치
KR20210016217A (ko) 전자 패널 및 이를 포함하는 전자 장치
KR20200104474A (ko) 전자 장치
KR20210005446A (ko) 전자 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190702

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220513

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190702

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240527

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20241126

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D