[go: up one dir, main page]

KR102083646B1 - 표시 패널 및 이를 포함하는 전자 장치 - Google Patents

표시 패널 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR102083646B1
KR102083646B1 KR1020170102611A KR20170102611A KR102083646B1 KR 102083646 B1 KR102083646 B1 KR 102083646B1 KR 1020170102611 A KR1020170102611 A KR 1020170102611A KR 20170102611 A KR20170102611 A KR 20170102611A KR 102083646 B1 KR102083646 B1 KR 102083646B1
Authority
KR
South Korea
Prior art keywords
layer
disposed
barrier layer
base
blocking groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170102611A
Other languages
English (en)
Other versions
KR20190018120A (ko
Inventor
최원우
성우용
윤승호
조원제
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170102611A priority Critical patent/KR102083646B1/ko
Priority to US15/922,745 priority patent/US10615369B2/en
Priority to EP18176255.0A priority patent/EP3441845B1/en
Priority to JP2018135573A priority patent/JP7209482B2/ja
Priority to CN201810835690.0A priority patent/CN109390494B/zh
Publication of KR20190018120A publication Critical patent/KR20190018120A/ko
Application granted granted Critical
Publication of KR102083646B1 publication Critical patent/KR102083646B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L27/3211—
    • H01L27/3262—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 패널은 전면 및 배면을 포함하고, 평면상에서 표시 영역 및 상기 표시 영역에 인접한 주변 영역으로 구분되는 베이스 기판, 표시 영역에 배치된 복수의 화소들을 포함하는 화소층, 상기 베이스 기판 상에 배치되고 무기물을 포함하는 커버층을 포함하고, 베이스 기판은, 표시 영역에 정의되고 베이스 기판의 전면 및 배면을 관통하는 모듈 홀, 및 표시 영역에 정의되고 모듈 홀에 인접하며, 베이스 기판의 전면으로부터 함몰된 차단 홈을 포함하고, 커버층은 베이스 기판의 전면을 커버하고, 차단 홈에 중첩하는 관통부를 포함한다.

Description

표시 패널 및 이를 포함하는 전자 장치{DISPLAY PANEL AND ELECTRONIC DEVICE HAVING THE SAME}
본 발명은 표시 패널 및 이를 포함하는 전자 장치에 관한 것으로, 상세하게는 신뢰성이 향상된 표시 패널 및 이를 포함하는 전자 장치에 관한 것이다.
전자 장치는 전기적 신호에 따라 활성화된다. 전자 장치는 영상을 표시하는 표시 장치나 외부 입력을 감지하는 터치 감지 장치를 포함할 수 있다. 표시 장치에 있어서, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도를 가진다.
유기 발광 표시 장치는 유기 발광 소자를 포함한다. 유기 발광 소자는 수분이나 산소에 취약하여 쉽게 손상될 수 있다. 이에 따라, 유기 발광 표시 장치에 있어서, 외부로부터 유입되는 수분이나 산소를 안정적으로 차단할수록 유기 발광 표시 장치의 신뢰성이 향상되고 수명이 향상되는 결과를 가져올 수 있다.
본 발명의 목적은 외부 오염의 유입이 방지된 표시 패널 및 이를 포함하는 전자 장치를 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 따른 표시 패널은 전면 및 배면을 포함하고, 평면상에서 표시 영역 및 상기 표시 영역에 인접한 주변 영역으로 구분되는 베이스 기판, 상기 표시 영역에 배치된 복수의 화소들을 포함하는 화소층, 및 상기 베이스 기판 상에 배치되고 무기물을 포함하는 커버층을 포함하고, 상기 베이스 기판은, 상기 표시 영역에 정의되고 상기 베이스 기판의 상기 전면 및 상기 배면을 관통하는 모듈 홀, 및 상기 표시 영역에 정의되고 상기 모듈 홀에 인접하며, 상기 베이스 기판의 상기 전면으로부터 함몰된 차단 홈을 포함하고, 상기 커버층은 상기 베이스 기판의 상기 전면을 커버하고, 상기 차단 홈에 중첩하는 관통부를 포함한다.
상기 베이스 기판은, 유기물을 포함하고 상기 베이스 기판의 상기 배면을 포함하는 제1 베이스 층, 및 무기물을 포함하고, 상기 제1 베이스 층 상에 배치되어 상기 베이스 기판의 상기 전면을 포함하는 제1 배리어 층을 포함하고, 상기 차단 홈은, 상기 제1 배리어 층을 관통하는 관통부 및 상기 제1 배리어 층의 관통부와 중첩하여 상기 제1 베이스 층에 정의된 함몰부를 포함하고, 상기 커버층의 관통부의 너비는 상기 제1 배리어 층의 관통부의 너비 이하일 수 있다.
상기 함몰부의 너비는 상기 제1 배리어 층의 관통부의 너비보다 클 수 있다.
상기 베이스 기판은, 상기 제1 베이스 층과 상기 제1 배리어 층 사이에 배치되고 유기물을 포함하는 제2 베이스 층, 및 상기 제1 베이스 층 및 상기 제1 배리어 층 사이에 배치되고 무기물을 포함하는 제2 배리어 층을 더 포함하고, 상기 제1 배리어 층 및 상기 제2 배리어층은 상기 제1 베이스 층 및 상기 제2 베이스 층과 교번하여 배치될 수 있다.
상기 차단 홈은 상기 제2 배리어 층을 관통하는 관통부 및 상기 제2 베이스 층을 관통하는 관통부를 더 포함하고, 상기 제2 배리어 층의 관통부의 너비는 상기 제2 베이스 층의 관통부의 너비 미만일 수 있다.
상기 화소층은, 상기 베이스 기판 상에 배치되고 박막 트랜지스터를 포함하는 박막 소자층, 및 상기 베이스 기판 상에 배치되고 상기 박막 트랜지스터에 연결되는 유기발광소자를 포함하는 표시 소자층을 포함하고, 상기 커버층은 상기 표시 소자층 및 상기 박막 소자층 중 일부를 포함할 수 있다.
상기 커버층은 무기막 또는 금속막일 수 있다.
상기 유기발광소자는 제1 전극, 상기 제1 전극 상에 배치되고 유기발광층을 포함하는 유기층, 및 상기 유기층 상에 배치된 제2 전극을 포함하고, 상기 박막 소자층은 복수의 도전층들 및 복수의 절연층들을 포함하고, 상기 커버층은 상기 도전층들, 상기 절연층들 및 상기 제1 전극 중 적어도 어느 하나로부터 연장될 수 있다.
상기 표시 소자층은 상기 유기발광층 상에 배치된 봉지 부재를 더 포함하고, 상기 봉지 부재는 상기 차단 홈 및 상기 커버층의 관통부를 커버할 수 있다.
상기 봉지 부재는 제1 무기막, 상기 제1 무기막 상에 배치되는 제2 무기막, 및 상기 제1 무기막과 상기 제2 무기막 사이에 배치된 유기막을 포함하고, 상기 제1 무기막 및 상기 제2 무기막은, 상기 유기발광소자 상에서 상기 유기막을 사이에 두고 서로 이격되고, 상기 차단 홈 내에서 서로 접촉할 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 복수의 화소들, 및 상기 화소들이 배치되는 표시 영역 및 상기 표시 영역에 인접한 주변 영역으로 구분되는 전면 및 상기 전면에 대향하는 배면을 포함하는 베이스 기판을 포함하는 표시 패널, 및 상기 표시 패널과 전기적으로 연결되는 전자 모듈을 포함하고, 상기 베이스 기판은, 상기 표시 영역에 정의되고 상기 베이스 기판의 상기 전면 및 상기 배면을 관통하는 모듈 홀, 및 상기 표시 영역에 정의되고 상기 모듈 홀에 인접하며, 상기 베이스 기판의 상기 전면으로부터 함몰된 차단 홈을 포함하고, 상기 전자 모듈은 상기 모듈 홀에 수용된다.
상기 전자 모듈은 음성 출력 모듈, 촬영 모듈, 및 수광 모듈 중 적어도 어느 하나를 포함할 수 있다.
상기 차단 홈은 평면상에서 상기 모듈 홀을 에워싸는 폐곡선 형상을 가질 수 있다.
상기 베이스 기판은, 유기물을 포함하고 상기 베이스 기판의 상기 배면을 포함하는 제1 베이스 층, 무기물을 포함하고, 상기 제1 베이스 층 상에 배치되어 상기 베이스 기판의 상기 전면을 포함하는 제1 배리어 층, 유기물을 포함하고, 상기 제1 베이스 층과 상기 제1 배리어 층 사이에 배치된 제2 베이스 층, 및 무기물을 포함하고, 상기 제1 베이스 층과 상기 제2 베이스 층 사이에 배치된 제2 배리어 층을 포함하고, 상기 차단 홈은, 상기 제1 배리어 층, 상기 제2 배리어 층, 및 상기 제2 베이스 층을 관통하고, 상기 제1 베이스 층의 일부가 함몰되어 정의될 수 있다.
상기 차단 홈 내에서 상기 제1 배리어 층은 상기 제2 베이스 층으로부터 돌출되고, 상기 제2 배리어 층은 상기 제1 배리어 층으로부터 돌출될 수 있다.
상기 복수의 화소들 각각은, 제어 전극, 입력 전극, 출력 전극, 및 반도체 패턴을 포함하는 박막 트랜지스터, 및 상기 박막 트랜지스터에 연결된 제1 전극, 상기 제1 전극 상에 배치된 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치되고 유기 발광층을 포함하는 유기층을 포함하는 유기발광소자를 포함하고, 상기 유기층은 상기 모듈 홀을 따라 단절된 제1 끝 단을 포함하는 부분, 및 상기 박막 트랜지스터에 중첩하고 상기 차단 홈을 따라 단절된 제2 끝 단을 포함하는 부분을 포함하고, 상기 제1 끝 단을 포함하는 부분과 상기 제2 끝 단을 포함하는 부분은 평면상에서 상기 차단 홈을 사이에 두고 서로 이격될 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 상기 유기발광소자 상에 배치된 봉지 부재를 더 포함하고, 상기 봉지 부재는 상기 제1 끝 단을 노출시키고 상기 제2 끝 단을 커버할 수 있다.
상기 봉지 부재는 상기 차단 홈의 내면을 커버할 수 있다.
상기 유기층은 상기 차단 홈 내에 배치되고 상기 제1 끝 단을 포함하는 부분과 상기 제2 끝 단을 포함하는 부분 각각으로부터 분리된 유기 부분들을 더 포함하고, 상기 유기 부분들 각각은 상기 봉지 부재에 의해 커버될 수 있다.
상기 표시 패널은 상기 유기층 및 상기 베이스 기판 사이에 배치된 층으로부터 연장되고, 무기물을 포함하며, 상기 차단 홈에 중첩하는 관통부를 포함하는 커버층을 더 포함할 수 있다.
상기 커버층의 관통부의 너비는 상기 차단 홈의 너비 이하일 수 있다.
상기 유기층의 상기 제2 끝 단은 상기 커버층의 관통부와 정렬될 수 있다.
본 발명의 일 실시예에 따른 표시 패널은 전면 및 배면을 포함하고, 평면상에서 표시 영역 및 상기 표시 영역에 인접한 주변 영역으로 구분되고, 상기 전면을 정의하는 제1 배리어 층 및 상기 배면을 정의하는 제1 베이스 층을 포함하는 가요성 기판, 및 상기 표시 영역에 배치되고 유기 발광층을 포함하는 유기층을 포함하고, 상기 가요성 기판은, 상기 표시 영역에 정의되고 상기 제1 배리어 층 및 상기 제1 베이스 층을 관통하는 모듈 홀, 및 상기 표시 영역에 정의되고 상기 모듈 홀에 인접하며, 상기 제1 배리어 층을 관통하고 상기 제1 베이스 층의 전면으로부터 함몰된 차단 홈을 포함한다.
상기 유기층은 상기 모듈 홀을 따라 단절된 제1 끝 단을 포함하는 제1 부분 및 상기 차단 홈을 따라 단절된 제2 끝 단을 포함하는 제2 부분을 포함하고, 상기 제1 부분과 상기 제2 부분은 상기 차단 홈을 사이에 두고 서로 이격될 수 있다.
상기 유기층 상에 배치되고 무기막을 포함하는 봉지 부재를 더 포함하고, 상기 제1 끝 단은 상기 봉지 부재로부터 노출되고 상기 제2 끝 단은 상기 봉지 부재에 의해 커버될 수 있다.
상기 제1 배리어 층의 UV 광 흡수율은 상기 제1 베이스 층의 UV 광 흡수율보다 낮을 수 있다.
상기 차단 홈 내에서 상기 제1 배리어 층은 상기 제1 베이스 층으로부터 돌출될 수 있다.
본 발명에 따르면, 외부로부터 유입되는 수분이나 산소에 의한 소자 등의 손상을 용이하게 방지할 수 있다. 이에 따라, 공정 및 사용상의 신뢰성이 향상된 전자 장치가 제공될 수 있다.
또한, 본 발명에 따르면, 별도의 공정을 추가하지 않더라도 불량이 감소된 차단 홈을 용이하게 설계할 수 있다. 이에 따라, 공정이 단순화되고 공정 비용이 절감될 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치를 도시한 사시도이다.
도 2는 도 1에 도시된 전자 장치의 분해 사시도이다.
도 3은 도 1에 도시된 전자 장치의 블록도이다.
도 4는 도 2의 I-I'를 따라 자른 단면도이다.
도 5는 도 4의 일부를 확대하여 도시한 단면도이다.
도 6은 도 5의 일부를 확대하여 도시한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 전자 장치의 일부를 확대하여 도시한 단면도이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 전자 장치의 일부를 확대하여 도시한 단면도이다.
도 9는 본 발명의 일 실시예에 따른 전자 장치의 일부를 확대하여 도시한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다.
도 11a 내지 도 11c는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성들을 간략히 도시한 평면도들이다.
도 12a 내지 도 12j는 본 발명의 일 실시예에 따른 표시 패널의 제조방법을 도시한 단면도들이다.
도 13a 내지 도 13e는 본 발명의 일 실시예에 따른 표시 패널의 제조방법을 도시한 단면도들이다.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 전자 장치에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 장치를 도시한 사시도이다. 도 2는 도 1에 도시된 전자 장치의 분해 사시도이다. 도 3은 도 1에 도시된 전자 장치의 블록도이다. 이하, 도 1 내지 도 3을 참조하여 본 발명의 일 실시예에 따른 전자 장치에 대해 설명하기로 한다.
전자 장치(ED)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자 장치(ED)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 전자 장치(ED)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시예에서, 전자 장치(ED)는 스마트 폰으로 예시적으로 도시되었다.
도 1에 도시된 것과 같이, 전자 장치(ED)는 전면에 이미지(IM)를 표시하는 표시면을 제공할 수 있다. 표시면은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면에 평행하게 정의될 수 있다. 표시면은 표시 영역(DA) 및 표시 영역(DA)에 인접한 베젤 영역(BZA)을 포함한다.
전자 장치(ED)는 표시 영역(DA)에 이미지(IM)를 표시한다. 도 1에서 이미지(IM)의 일 예로 인터넷 검색창이 도시되었다. 표시 영역(DA)은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 사각 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 표시 영역(DA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 표시 영역(DA)에 인접한다. 베젤 영역(BZA)은 표시영역(DA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 표시 영역(DA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 전자 장치는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
표시면의 법선 방향은 전자 장치(ED)의 두께 방향(DR3, 이하, 제3 방향)과 대응될 수 있다. 본 실시예에서는 이미지(IM)가 표시되는 방향을 기준으로 각 부재들의 전면(또는 전면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향된다.
한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
도 1 내지 도 3에 도시된 것과 같이, 전자장치(ED)는 표시 패널(100), 윈도우 부재(200), 전자 모듈(300), 및 하우징 부재(400)를 포함한다. 도 3에 도시된 것과 같이, 전자 장치(ED)는 표시 모듈(DD), 제1 전자 모듈(EM1), 제2 전자 모듈(EM2), 및 전원공급 모듈(PM)을 더 포함할 수 있다. 도 2에서 도 3에 도시된 구성들 중 일부 구성들은 생략하여 도시하였다.
표시 모듈(DD)은 표시 패널(100) 및 터치 감지 유닛(TSU)을 포함할 수 있다. 표시 패널(100)은 이미지(IM)를 생성한다. 표시 패널(100)은 외부에서 인가되는 사용자의 입력을 감지할 수도 있다. 이때, 표시 패널(100)은 터치 센서를 더 포함할 수 있고, 후술하는 터치 감지 유닛(TSU)은 생략될 수도 있다.
터치 감지 유닛(TSU)은 외부에서 인가되는 사용자의 입력을 감지한다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 도 2에서 터치 감지 유닛(TSU)은 생략되어 도시되었다.
한편, 본 실시예에서, 표시 패널(100)은 표시 영역(DA) 및 주변 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 상술한 바와 같이, 이미지(IM)가 생성되는 영역일 수 있다. 표시 영역(DA)에는 이미지(IM)를 생성하는 복수의 화소들이 배치될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
주변 영역(NDA)은 표시 영역(DA)에 인접한다. 주변 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 주변 영역(NDA)에는 표시 영역(DA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
한편, 도시되지 않았으나, 표시 패널(100) 중 주변 영역(NDA)의 일부는 휘어질 수 있다. 이에 따라, 주변 영역(NDA) 중 일부는 전자 장치(ED)의 전면을 향하고 주변 영역(NDA)의 다른 일부는 전자 장치(ED)의 배면을 향할 수 있다. 또는, 본 발명의 일 실시예에 따른 표시 패널(100)에 있어서 주변 영역(NDA)은 생략될 수도 있다.
본 발명의 일 실시예에 따른 표시 패널(100)은 표시 영역(DA)에 제공되는 모듈부(PA)를 포함할 수 있다. 모듈부(PA)는 전자 모듈(300)이 배치되는 공간을 정의한다. 모듈부(PA)는 모듈 홀(MH) 및 차단 홈(BR)을 포함할 수 있다.
모듈 홀(MH)은 표시패널(100)을 관통한다. 모듈 홀(MH)은 제3 방향(DR3)에서의 높이를 가진 원통 형상을 가질 수 있다. 모듈 홀(MH)은 전자 모듈(300)을 수용할 수 있다. 본 발명에 있어서, 표시 패널(100)은 모듈 홀(MH)을 포함함으로써 박형의 표시장치를 구현할 수 있다.
차단 홈(BR)은 모듈 홀(MH)에 인접하여 배치된다. 차단 홈(BR)은 표시 패널(100)의 전면으로부터 함몰되어 형성될 수 있다. 차단 홈(BR)은 평면상에서 모듈 홀(MH)을 에워싸는 폐곡선 형상을 가질 수 있다. 본 실시예에서, 차단 홈(BR)은 모듈 홀(MH)을 에워싸는 환(ring) 형상을 가질 수 있다. 모듈 홀(MH)과 차단 홈(BR)에 대한 상세한 설명은 후술하기로 한다.
윈도우 부재(200)는 전자장치(ED)의 전면을 제공한다. 윈도우 부재(200)는 표시 패널(100)의 전면에 배치되어 표시 패널(100)을 보호할 수 있다. 예를 들어, 윈도우 부재(200)는 유리 기판, 사파이어 기판, 또는 플라스틱 필름을 포함할 수 있다. 윈도우 부재(200)는 다층 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우 부재(200)는 접착제로 결합된 복수 개의 플라스틱 필름의 적층 구조를 가지거나, 접착제로 결합된 유리 기판과 플라스틱 필름의 적층 구조를 가질 수도 있다.
윈도우 부재(200)는 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다. 투과 영역(TA)은 표시 영역(DA)과 대응되는 영역일 수 있다. 예를 들어, 투과 영역(TA)은 표시 영역(DA)의 전면 또는 적어도 일부와 중첩한다. 표시 패널(100)의 표시 영역(DA)에 표시되는 이미지(IM)는 투과 영역(TA)을 통해 외부에서 시인될 수 있다.
베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 표시 패널(100)의 주변 영역(NDA)을 커버하여 주변 영역(NDA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우 부재(200)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
전원공급 모듈(PM)은 전자장치(ED)의 전반적인 동작에 필요한 전원을 공급한다. 전원공급 모듈(PM)은 통상적인 배터리 모듈을 포함할 수 있다.
하우징 부재(400)는 윈도우 부재(200)와 결합될 수 있다. 하우징 부재(400)는 전자 장치(ED)의 배면을 제공한다. 하우징 부재(400)는 윈도우 부재(200)와 결합되어 내부 공간을 정의하고 표시 패널(100), 전자 모듈(300), 및 도 3에 도시된 각종 구성들은 내부 공간에 수용될 수 있다. 하우징 부재(400)는 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징 부재(400)는 글라스, 플라스틱, 메탈로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징 부재(400)는 내부 공간에 수용된 전자 장치(ED)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
전자 모듈(300)은 전자 장치(ED)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 전자 모듈(300)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)을 포함할 수 있다.
제1 전자모듈(EM1)은 표시 모듈(DD)과 전기적으로 연결된 마더보드에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다.
제1 전자모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(20), 영상입력 모듈(30), 음향입력 모듈(40), 메모리(50), 및 외부 인터페이스(60)를 포함할 수 있다. 상기 모듈들 중 일부는 마더보드에 실장되지 않고, 연성회로기판을 통해 마더보드에 전기적으로 연결될 수도 있다.
제어 모듈(CM)은 전자 장치(ED)의 전반적인 동작을 제어한다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어 제어 모듈(CM)은 표시모듈(DD)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 표시모듈(DD)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(30)이나 음향입력 모듈(40) 등의 다른 모듈들을 제어할 수 있다.
무선통신 모듈(20)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(20)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(20)은 송신할 신호를 변조하여 송신하는 송신부(24)와, 수신되는 신호를 복조하는 수신부(22)를 포함한다.
영상입력 모듈(30)은 영상 신호를 처리하여 표시 모듈(DD)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(40)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력받아 전기적인 음성 데이터로 변환한다.
외부 인터페이스(60)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 한다.
제2 전자 모듈(EM2)은 음향출력 모듈(70), 발광 모듈(80), 수광 모듈(90), 및 카메라 모듈(100) 등을 포함할 수 있다. 상기 구성들은 마더보드에 직접 실장되거나, 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 표시 모듈(DD)과 전기적으로 연결되거나, 제1 전자 모듈(EM1)과 전기적으로 연결될 수 있다.
음향출력 모듈(70)은 무선통신 모듈(20)로부터 수신된 음향 데이터 또는 메모리(50)에 저장된 음향 데이터를 변환하여 외부로 출력한다.
발광 모듈(80)은 광을 생성하여 출력한다. 발광 모듈(80)은 적외선을 출력할 수 있다. 발광 모듈(80)은 LED 소자를 포함할 수 있다. 수광 모듈(90)은 적외선을 감지할 수 있다. 수광 모듈(90)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(90)은 CMOS 센서를 포함할 수 있다. 발광 모듈(80)에서 생성된 적외광이 출력된 후, 외부 물체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(90)에 입사될 수 있다. 카메라 모듈(100)은 외부의 이미지를 촬영한다.
도 2에 도시된 전자 모듈(300)은 특히 제2 전자 모듈(EM2)의 구성들 중 어느 하나일 수 있다. 이때, 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2) 중 나머지 구성들은 다른 위치에 배치되어 미 도시될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 전자 모듈(300)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)을 구성하는 모듈들 중 어느 하나 이상일 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 4는 도 2의 I-I'를 따라 자른 단면도이다. 도 5는 도 4의 일부를 확대하여 도시한 단면도이다. 도 6은 도 5의 일부를 확대하여 도시한 단면도이다. 이하, 도 4 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 표시 패널(100)에 대해 설명한다.
도 4에 도시된 것과 같이, 표시 패널(100)은 베이스 기판(10), 박막 소자층(20), 및 표시 소자층(30)을 포함한다. 베이스 기판(10), 박막 소자층(20), 및 표시 소자층(30)은 제3 방향(DR3)을 따라 적층될 수 있다.
베이스 기판(10)은 제1 베이스 층(11), 제1 배리어 층(12), 제2 베이스 층(13), 및 제2 배리어 층(14)을 포함할 수 있다.
제1 베이스 층(11)은 베이스 기판(10)의 하부층을 구성한다. 제1 베이스 층(11)의 배면은 베이스 기판(10)의 배면을 정의할 수 있다.
제1 베이스 층(11)은 유기물을 포함하는 절연층일 수 있다. 제1 베이스 층(11)은 연성 플라스틱을 포함할 수 있다. 예를 들어, 제1 베이스 층(11)은 폴리이미드(polyimide: PI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate: PEN), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate: PET), 폴리아릴레이트(polyarylate), 폴리카보네이트(polycarbonate: PC), 폴리에테르이미드(polyetherimide: PEI) 또는 폴리에테르술폰(polyethersulfone: PES)을 포함할 수 있다.
제1 배리어 층(12)은 무기물을 포함할 수 있다. 제1 배리어 층(12)은 베이스 기판(10)의 상부층을 구성한다. 제1 베리어 층(12)의 전면은 베이스 기판(10)의 전면을 정의할 수 있다.
제1 배리어 층(12)은 무기물을 포함하는 절연층일 수 있다. 예를 들어, 제1 배리어 층(12)은 실리콘 산화물, 실리콘 질화물 또는 비정질 실리콘 등을 포함할 수 있다.
제2 베이스 층(13) 및 제2 배리어 층(14)은 제1 베이스 층(11)과 제1 배리어 층(12) 사이에 배치될 수 있다. 제2 베이스 층(13)은 제1 베이스 층(11)과 동일한 물질을 포함할 수 있다. 제2 배리어 층(14)은 제1 배리어 층(12)과 동일한 물질을 포함할 수 있다.
제1 베이스 층(11), 제2 베이스 층(13), 제1 배리어 층(12), 및 제2 배리어 층(14)은 교번하여 배치될 수 있다. 제1 배리어 층(12)과 제2 배리어 층(14)은 각각 제2 베이스 층(13)과 제1 베이스 층(11) 상에 배치될 수 있다. 제1 배리어 층(12)과 제2 배리어 층(14) 각각은 제1 베이스 층(11)과 제2 베이스 층(13)을 통해 투과되는 외부 수분이나 산소를 차단할 수 있다.
박막 소자층(20)은 베이스 기판(10) 상에 배치된다. 박막 소자층(20)은 복수의 절연층들 및 박막 트랜지스터(TR)를 포함한다. 절연층들 각각은 무기물 및/또는 유기물을 포함할 수 있다. 절연층들은 제1 내지 제3 절연층들(21, 22, 23)을 포함할 수 있다.
박막 트랜지스터(TR)는 반도체 패턴(SL), 제어 전극(CE), 입력 전극(IE), 및 출력 전극(OE)을 포함한다. 박막 트랜지스터(TR)는 제어 전극(CE)을 통해 반도체 패턴(SL)에서의 전하 이동을 제어하여 입력 전극(IE)으로부터 입력되는 전기적 신호를 출력 전극(OE)을 통해 출력한다.
제1 절연층(21)은 반도체 패턴(SL)과 제어 전극(CE) 사이에 배치될 수 있다. 본 실시예에서, 제어 전극(CE)은 반도체 패턴(SL) 상에 배치된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 박막 트랜지스터(TR)는 제어 전극(CE) 상에 배치되는 반도체 패턴(SL)을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
제2 절연층(22)은 제어 전극(CE)과 입력 전극(IE) 및 출력 전극(OE) 사이에 배치될 수 있다. 입력 전극(IE)과 출력 전극(OE)은 제2 절연층(22) 상에 배치된다. 입력 전극(IE)과 출력 전극(OE)은 제1 절연층(21) 및 제2 절연층(22)을 관통하여 반도체 패턴(SL)에 각각 접속된다. 다만, 이는 예시적으로 도시한 것이고 입력 전극(IE) 및 출력 전극(OE)은 반도체 패턴(SL)에 직접 접속될 수도 있다.
제3 절연층(23)은 제2 절연층(22) 상에 배치된다. 제3 절연층(23)은 박막 트랜지스터(TR)를 커버할 수 있다. 제3 절연층(23)은 박막 트랜지스터(TR)와 표시 소자층(30)을 전기적으로 절연시킨다.
표시 소자층(30)은 유기발광소자(ED) 및 복수의 절연층들을 포함한다. 절연층들은 제4 절연층(31) 및 봉지 부재(TE)를 포함할 수 있다.
제4 절연층(31)은 제3 절연층(23) 상에 배치된다. 제4 절연층(31)에는 복수의 개구부들이 정의될 수 있다. 개구부들 각각에는 유기발광소자(ED)가 제공될 수 있다.
유기발광소자(ED)는 제1 전극(E1), 제2 전극(E2), 발광층(EL), 및 전하 제어층(OL)을 포함한다. 제1 전극(E1)은 박막 소자층(20) 상에 배치된다. 제1 전극(E1)은 제3 절연층(23)을 관통하여 박막 트랜지스터(TR)에 전기적으로 접속될 수 있다. 제1 전극(E1)은 복수로 제공될 수 있다. 복수의 제1 전극들 각각의 적어도 일부들은 개구부들 각각에 의해 노출될 수 있다.
제2 전극(E2)은 제1 전극(E1) 상에 배치된다. 제2 전극(E2)은 복수의 제1 전극들 및 제4 절연층(31)에 중첩하는 일체의 형상을 가질 수 있다. 유기발광소자(ED)가 복수로 제공될 때 제2 전극(E2)은 유기발광소자들마다 동일한 전압을 가질 수 있다. 이에 따라 제2 전극(E2)을 형성하기 위해 별도의 패터닝 공정이 생략될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 제2 전극(E2)은 개구부들 각각에 대응되도록 복수로 제공될 수도 있다.
발광층(EL)은 제1 전극(E1)과 제2 전극(E2) 사이에 배치된다. 발광층(EL)은 복수로 제공되어 개구부들 각각에 배치될 수 있다. 유기발광소자(ED)는 제1 전극(E1) 및 제2 전극(E2) 사이의 전위차에 따라 발광층(EL)을 활성화시켜 광을 생성할 수 있다.
전하 제어층(OL)은 제1 전극(E1)과 제2 전극(E2) 사이에 배치된다. 전하 제어층(OL)은 발광층(EL)에 인접하여 배치된다. 본 실시예에서, 전하 제어층(OL)은 발광층(EL)과 제2 전극(E2) 사이에 배치된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 전하 제어층(OL)은 발광층(EL)과 제1 전극(E1) 사이에 배치될 수도 있고, 발광층(EL)을 사이에 두고 제3 방향(DR3)을 따라 적층되는 복수의 층들로 제공될 수도 있다.
전하 제어층(OL)은 별도의 패터닝 공정 없이 베이스 기판(10) 전면에 중첩하는 일체의 형상을 가질 수 있다. 전하 제어층(OL)은 제4 절연층(31)에 형성된 개구부들 이외의 영역에도 배치된다.
봉지 부재(TE)는 유기발광소자(ED) 상에 배치된다. 봉지 부재(TE)는 무기막 및/또는 유기막을 포함할 수 있다. 본 실시예에서, 봉지 부재(TE)는 제1 무기막(32), 유기막(33), 및 제2 무기막(34)을 포함할 수 있다.
제1 무기막(32)과 제2 무기막(34) 각각은 무기물을 포함할 수 있다. 예를 들어, 제1 무기막(32)과 제2 무기막(34) 각각은 알루미늄 산화물, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄화물, 티타늄 산화물, 지르코늄 산화물, 및 아연 산화물 중 적어도 어느 하나를 포함할 수 있다. 제1 무기막(32)과 제2 무기막(34)은 서로 동일하거나 상이한 물질을 포함할 수 있다.
유기막(33)은 제1 무기막(32)과 제2 무기막(34) 사이에 배치될 수 있다. 유기막(33)은 유기물을 포함할 수 잇다. 예를 들어, 유기막(33)은 에폭시(epoxy), 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET), 폴리카보네이트(PC), 폴리에틸렌(polyethylene: PE), 및 폴리아크릴레이트(polyacrylate) 중 적어도 어느 하나를 포함할 수 있다.
제1 무기막(32)과 제2 무기막(34)은 표시 패널(100)의 전면에 배치되는 일체의 형상을 가질 수 있다. 제1 무기막(32) 및 제2 무기막(34) 각각은 유기막(33)과 부분적으로 중첩할 수 있다. 이에 따라, 제1 무기막(32) 및 제2 무기막(34)은 일부 영역에서는 유기막(33)을 사이에 두고 제3 방향(DR3)에서 서로 이격될 수 있고 다른 일부 영역에서는 제3 방향(DR3)에서 직접 접촉할 수 있다.
한편, 표시 패널(100)은 댐부(DMP)를 더 포함할 수 있다. 댐부(DMP)는 표시 영역(DA: 도 2 참조)의 가장 자리를 따라 연장될 수 있다. 댐부(DMP)는 표시 영역(DA)을 에워쌀 수 있다.
댐부(DMP)는 제1 댐(DM1) 및 제2 댐(DM2)을 포함할 수 있다. 제1 댐(DM1)은 제3 절연층(23)과 동일한 물질을 포함할 수 있다. 제1 댐(DM1)은 제3 절연층(23)과 동시에 형성될 수 있고, 제3 절연층(23)과 동일 층상에 배치될 수 있다.
제2 댐(DM2)은 제1 댐(DM1) 상에 적층된다. 제2 댐(DM2)은 제4 절연층(31)과 동일한 물질을 포함할 수 있다. 제2 댐(DM2)은 제4 절연층(31)과 동시에 형성될 수 있고, 제4 절연층(31)과 동일 층상에 배치될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 댐부(DMP)는 단일층 구조를 가질 수도 있으며 어느 하나의 실시예로 한정되지 않는다.
댐부(DMP)는 유기막(33)을 형성하는 과정에서 액상의 유기물질이 퍼지는 영역을 정의할 수 있다. 유기막(33)은 액상의 유기물질을 잉크젯 방식으로 제1 무기막(32) 상에 도포하여 형성할 수 있는데, 이때, 댐부(DMP)는 액상의 유기물질이 배치되는 영역의 경계를 설정하고, 액상의 유기물질이 댐부(DMP) 외측으로 넘치는 것을 방지한다.
이하, 도 5 및 도 6을 참조하여 모듈 홀(MH) 및 차단 홈(BR)이 정의된 영역을 자세히 설명한다. 도 6에는 용이한 설명을 위해 제1 무기막(32) 및 제2 무기막(34)은 생략하여 도시하였다. 모듈 홀(MH)은 제3 방향(DR3)을 따라 표시 패널(100)을 관통한다. 모듈 홀(MH)이 표시 영역(DA) 내에 정의됨에 따라, 모듈 홀(MH)은 베이스 기판(10)은 물론 표시 영역(DA)을 구성하는 층들의 일부를 관통한다.
구체적으로, 모듈 홀(MH)은 베이스 기판(10)을 관통한다. 모듈 홀(MH)의 내면(10-EG_H)은 복수의 층들의 끝 단들에 의해 정의될 수 있다. 제1 베이스 층(11), 제1 배리어 층(12), 제2 베이스 층(13), 및 제2 배리어 층(14)에는 제1 베이스 층의 끝 단(11-E), 제1 배리어 층의 끝 단(12-E), 제2 베이스 층의 끝 단(13-E), 및 제2 배리어 층의 끝 단(14-E)이 각각 정의될 수 있다.
또한, 모듈 홀(MH)은 표시 영역(DA)을 구성하는 층들의 적어도 일부를 관통한다. 예를 들어, 모듈 홀(MH)은 제1 절연막(21), 전하 제어층(OL), 제1 무기막(32), 및 제2 무기막(34)을 관통할 수 있다. 이에 따라, 제1 절연막(21), 전하 제어층(OL), 제1 무기막(32), 및 제2 무기막(34)에는 제1 절연막의 끝 단(12-E), 전하 제어층의 끝 단(OL-E), 제1 무기막의 끝 단(32-E), 및 제2 무기막의 끝 단(34-E)이 각각 정의될 수 있다.
본 실시예에서, 제1 베이스 층의 끝 단(11-E), 제1 배리어 층의 끝 단(12-E), 제2 베이스 층의 끝 단(13-E), 제2 배리어 층의 끝 단(14-E), 제1 절연막의 끝 단(21-E), 전하 제어층의 끝 단(OL-E), 제1 무기막의 끝 단(32-E), 및 제2 무기막의 끝 단(34-E)은 제3 방향(DR3)을 따라 정렬될 수 있다. 이에 따라, 모듈 홀(MH)은 제3 방향(DR3)을 따른 높이를 가진 원통 형상을 가질 수 있다. 한편, 이는 예시적으로 도시한 것이고, 모듈 홀(MH)을 정의하는 각 층들의 끝 단들 중 적어도 일부는 서로 정렬되지 않을 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
차단 홈(BR)은 모듈 홀(MH)에 인접하여 정의된다. 차단 홈(BR)은 모듈 홀(MH)로부터 제1 방향(DR1)으로 이격될 수 있다. 차단 홈(BR)은 베이스 기판(10)의 전면으로부터 제3 방향(DR3)으로 함몰될 수 있다. 이에 따라, 차단 홈(BR)은 베이스 기판(10)의 전면은 관통하나 배면은 관통하지 않는다.
차단 홈(BR)은 베이스 기판(10)의 적어도 일부가 제거되어 형성될 수 있다. 예를 들어, 차단 홈(BR)은 제1 베이스 층(11), 제1 배리어 층(12), 제2 베이스 층(13), 및 제2 배리어 층(14)의 적어도 일부를 제거하여 형성될 수 있다.
본 발명의 일 실시예에 따른 차단 홈(BR)은 베이스 기판(10)에 정의되며 언더 컷된 형상을 가진 내면을 포함한다. 차단 홈(BR)은 함몰부(11-RC) 및 적어도 하나의 관통부를 포함할 수 있다. 함몰부(11-RC)와 적어도 하나의 관통부는 차단 홈(BR)의 내면에 언더 컷 형상을 형성한다. 본 실시예에서, 차단 홈(BR)은 제1 배리어 층의 관통부(12-OP), 제2 베이스 층의 관통부(13-OP), 및 제2 배리어 층의 관통부(14-OP)를 포함할 수 있다.
함몰부(11-RC)는 제1 베이스 층(11)에 정의된다. 함몰부(11-RC)는 제1 베이스 층(11)의 전면으로부터 함몰될 수 있다. 함몰부(11-RC)는 평면(PP), 제1 측면(W1), 및 제2 측면(W2)을 포함한다. 한편, 용이한 설명을 위해 제1 측면(W1)과 제2 측면(W2)을 구분하여 도시하였으나, 제1 측면(W1)과 제2 측면(W2)은 연결된 일체의 면일 수 있다.
평면(PP)은 베이스 층(11)의 전면으로부터 배면 측으로 함몰된 면일 수 있다. 평면(PP)은 제1 베이스 층(11)의 배면으로부터 제3 방향(DR3)으로 이격된다. 제1 측면(W1)과 제2 측면(W2) 각각은 평면(PP)에 연결된다. 제1 측면(W1)과 제2 측면(W2) 각각은 평면(PP)으로부터 경사질 수 있다. 함몰부(11-RC) 내에서 제1 측면(W1)과 제2 측면(W2) 각각이 평면(PP)과 이루는 각도는 90도 이상일 수 있다.
제2 배리어 층의 관통부(14-OP), 제2 베이스 층의 관통부(13-OP), 및 제1 배리어 층의 관통부(12-OP)는 베이스 기판(10)의 배면으로부터 전면을 향하는 방향으로 적층되어 배치될 수 있다. 이때, 제2 배리어 층의 관통부(14-OP)와 함몰부(11-RC)는 언더컷 형상을 형성하고, 제1 배리어 층의 관통부(12-OP)와 제2 베이스 층의 관통부(13-OP)는 언더컷 형상을 형성할 수 있다.
구체적으로, 제2 배리어 층(14)은 함몰부(11-RC)의 내 측으로 돌출되어 함몰부(11-RC)의 적어도 일부를 커버한다. 제2 배리어 층의 관통부(14-OP)의 제1 방향(DR1)에서의 너비는 함몰부(11-RC)의 제1 방향(DR1)에서의 너비보다 작을 수 있다. 함몰부(11-RC)의 제1 방향(DR1)에서의 너비는 함몰부(11-RC) 중 제2 배리어 층(14)에 가장 인접하여 측정된 길이일 수 있다.
제1 배리어 층(12)은 제2 베이스 층의 관통부(13-OP)의 내측으로 돌출되어 제2 베이스 층의 관통부(13-OP)의 적어도 일부를 커버한다. 제1 배리어 층의 관통부(12-OP)의 제1 방향(DR1)에서의 너비(R1)는 제2 베이스 층의 관통부(13-OP)의 제1 방향(DR1)에서의 너비(R2)보다 작을 수 있다.
제2 베이스 층의 관통부(13-OP)는 제3 방향(DR3)을 따라 다른 평면적을 가질 수 있다. 제2 베이스 층의 관통부(13-OP)의 제1 방향(DR1)에서의 너비는 전면보다 배면에서 더 작을 수 있다. 제2 베이스 층의 관통부(13-OP)는 원뿔 대 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제2 베이스 층의 관통부(13-OP)는 차단 홈(BR)의 평면상에서의 형상에 대응하여 각뿔 대 형상 또는 타원 뿔대 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
박막 소자층(20) 및 표시 소자층(30)은 부분적으로 차단 홈(BR)과 중첩할 수 있다. 예를 들어, 제1 절연층(21)은 차단 홈(BR)에 인접하도록 연장되어 차단 홈(BR)과 부분적으로 중첩할 수 있다. 제1 절연층(21)은 차단 홈(BR)의 적어도 일부를 커버한다. 제1 절연층(21)은 차단 홈(BR)과 대응되는 영역에 정의된 관통부(21-OP)를 포함할 수 있다. 제1 절연층의 관통부(21-OP)는 차단 홈(BR)에 중첩한다.
본 실시예에서, 제1 절연층의 관통부(21-OP)의 제1 방향(DR1)에서의 너비(R3)는 제1 배리어 층의 관통부(12-OP)의 제1 방향(DR1)에서의 너비(R1) 이하일 수 있다. 제1 절연층의 관통부(21-OP)는 제1 배리어 층의 관통부(12-OP)와 정렬되거나 제1 배리어 층의 관통부(12-OP) 내측으로 돌출될 수 있다. 이에 따라, 제1 절연층의 관통부(21-OP)와 제1 배리어 층의 관통부(12-OP) 사이에는 언더 컷 형상이 형성될 수 있다.
전하 제어층(OL)은 모듈 홀(MH)에 인접한 영역 및 차단 홈(BR)에 인접한 영역까지 연장되어 배치될 수 있다. 전하 제어층(OL)은 차단 홈(BR)과 비 중첩할 수 있다. 이에 따라, 전하 제어층(OL)은 차단 홈(BR)에 인접하여 단절된 끝 단을 가질 수 있다.
제1 무기막(32) 및 제2 무기막(34) 각각은 차단 홈(BR)이 배치된 영역까지 연장될 수 있다. 제1 무기막(32) 및 제2 무기막(34)은 차단 홈(BR)에 인접한 영역 및 차단 홈(BR)의 내면을 따라 배치될 수 있다. 이에 따라, 차단 홈(BR)의 내부는 제1 무기막(32) 및 제2 무기막(34)에 의해 커버될 수 있다.
본 발명의 일 실시예에 따르면, 전하 제어층(OL)은 차단 홈(BR)에 인접한 영역에서 단절된 끝 단을 가지며 차단 홈(BR)과 비 중첩할 수 있다. 전하 제어층(OL) 중 차단 홈(BR)에 인접하여 단절된 끝 단은 제1 무기막(32) 및 제2 무기막(34)에 의해 커버된다.
도 4 및 도 5에 도시된 것과 같이, 모듈 홀(MH)에 인접하는 영역에서 베이스 기판(10), 박막 소자층(20), 및 표시 소자층(30)은 각각 단절된 끝 단들을 가진다. 단절된 끝 단들은 모듈 홀(MH)을 통해 노출된다. 표시 패널(100) 외부의 수분이나 산소는 노출된 끝 단들을 통해 베이스 기판(10), 박막 소자층(20), 및 표시 소자층(30)으로 유입될 수 있다.
본 발명의 일 실시예에 따르면, 모듈 홀(MH)에 인접하여 차단 홈(BR)을 정의함으로써, 모듈 홀(MH)로부터 유입되는 산소나 수분의 침투 경로를 차단시킬 수 있다. 구체적으로, 도 5에 도시된 것과 같이, 모듈 홀(MH)에 의해 끝 단이 노출된 전하 제어층(OL)은 차단 홈(BR)까지 연장되지 않고 단절된다. 차단 홈(BR)은 전하 제어층(OL) 중 모듈 홀(MH)과 차단 홈(BR) 사이에 배치된 부분과 차단 홈(BR) 외측에 배치된 부분을 분리시킨다. 이에 따라, 모듈 홀(MH)을 통해 외부 산소나 수분이 유입되더라도 차단 홈(BR) 외측으로 전달되지 않게 되어 차단 홈(BR) 외측에 존재하는 박막 소자층(20)이나 표시 소자층(30)의 손상을 안정적으로 방지할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 제1 무기막(32) 및 제2 무기막(34)은 모듈 홀(MH)과 차단 홈(BR) 사이, 차단 홈(BR) 내부, 및 차단 홈(BR) 외측까지 커버한다. 차단 홈(BR)에 인접하여 단절된 전하 제어층(OL)이나 제1 절연층(21)은 제1 무기막(32)과 제2 무기막(34)에 의해 커버된다. 이에 따라, 수분이나 산소의 유입 차단 정도가 향상될 수 있다.
도 7은 본 발명의 일 실시예에 따른 전자 장치의 일부를 확대하여 도시한 단면도이다. 도 7에는 용이한 설명을 위해 일부 구성들을 생략하여 도시하였다. 이하, 도 7을 참조하여 본 발명의 일 실시예에 따른 전자 장치에 대해 설명한다. 한편, 도 1 내지 도 6에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 7에 도시된 것과 같이, 전하 제어층(OL)의 적어도 일부는 차단 홈(BR-1)에 배치될 수 있다. 전하 제어층(OL)은 차단 홈(BR-1)에 배치된 제1 부분(OL-P1) 및 제2 부분(OL-P2) 을 더 포함할 수 있다.
제1 부분(OL-P1)은 제1 베이스 층(11)에 정의된 함몰부(11-RC)에 배치될 수 있다. 제1 부분(OL-P1)은 제1 베이스 층(11) 중 제2 배리어 층(14)으로부터 노출되는 부분에 배치될 수 있다. 제1 부분(OL-P1)의 제1 방향(DR1)에서의 너비는 제2 배리어 층의 관통부(14-OP)의 제1 방향(DR1)에서의 너비 이하일 수 있다.
제2 부분(OP-P2)은 제2 배리어 층(14)에 배치될 수 있다. 제2 부분(OP-P2)은 제2 배리어 층(14) 중 제2 베이스 층(13)으로부터 노출된 부분에 배치될 수 있다. 제2 부분(OP-P2)은 제2 배리어 층(14) 중 제2 베이스 층(13)보다 차단 홈(BR-1) 의 내측으로 돌출된 부분에 배치될 수 있다.
제1 부분(OL-P1) 및 제2 부분(OL-P2)은 단절될 수 있다. 또한, 제1 부분(OL-P1) 및 제2 부분(OL-P2)은 제1 절연층(21) 상에 배치된 전하 제어층(OL)으로부터 단절될 수 있다.
제1 무기막(32)은 차단 홈(BR-1) 내면을 커버한다. 이때, 제1 부분(OL-P1) 및 제2 부분(OL-P2) 각각은 제1 무기막(32)에 의해 커버될 수 있다. 이에 따라, 제1 부분(OL-P1) 및 제2 부분(OL-P2)이 제1 베이스 층(11) 또는 제2 배리어 층(14)으로부터 분리되는 것을 차단할 수 있다.
본 발명에 따르면, 베이스 기판(10)에 차단 홈(BR-1)을 구비함으로써, 외부 오염의 유입 경로를 안정적으로 차단시킬 수 있다. 또한, 제1 무기막(32)을 통해 차단 홈(BR-1) 내에 층의 일 부분들이 잔존하더라도 안정적으로 고정시킴으로써, 일 부분들의 부유에 따른 소자 손상 등을 방지할 수 있다. 이에 따라, 전자 장치의 신뢰성이 향상될 수 있다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 전자 장치의 일부를 확대하여 도시한 단면도이다. 도 9는 본 발명의 일 실시예에 따른 전자 장치의 일부를 확대하여 도시한 단면도이다. 도 8a 내지 도 9에는 다양한 형상의 차단 홈들(BR-2, BR-3)을 중점적으로 도시하였다. 이하, 도 8a 내지 도 9를 참조하여 본 발명의 일 실시예들에 대해 설명한다. 한편, 도 1 내지 도 7에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략한다.
도 8a 및 도 8b에 도시된 것과 같이, 베이스 기판(10-1)은 제1 베이스 층(11) 및 제1 배리어 층(12)을 포함할 수 있다. 제1 베이스 층(11)에는 함몰부(11-RC)가 정의될 수 있다.
제1 배리어 층(12)은 제1 베이스 층(11)의 전면에 직접 배치될 수 있다. 제1 배리어 층(12)은 제1 베이스 층(11)에 접촉할 수 있다.
제1 베리어 층(12)에는 관통부(12-OP)가 정의될 수 있다. 본 실시예에서, 차단 홈(BR-2)은 함몰부(11-RC) 및 제1 배리어 층의 관통부(12-OP)를 포함할 수 있다. 제1 배리어 층의 관통부(12-OP)는 함몰부(11-RC)와 소정의 언더컷 형상을 형성할 수 있다. 이때, 차단 홈(BR-2)의 내면에는 배리어 층의 관통부(12-OP)와 함몰부(11-RC)가 정의하는 하나의 언더컷 형상이 정의될 수 있다.
도 8b에 도시된 것과 같이, 제1 전극(E1)이 차단 홈(BR-2)을 커버하는 층일 수 있다. 이때, 제1 전극(E1)은 상술한 복수의 개구부들 외에도 차단 홈(BR-2)에 인접하는 영역에만 부분적으로 더 배치될 수 있다. 이때, 제1 전극(E1)에는 차단 홈(BR-2)에 중첩하는 관통부(E1-OP)가 정의될 수 있다. 제1 전극(E1)의 관통부(E1-OP)의 제1 방향(DR1)에서의 너비는 제2 배리어 층의 관통부(12-OP)의 제1 방향에서의 너비 이하일 수 있다.
한편, 도시되지 않았으나, 제2 배리어 층(12) 상에 배치되어 차단 홈(BR-2)에 중첩하는 관통부가 정의된 층은 박막 소자층(20) 및 표시 소자층(30)을 구성하는 다양한 층들을 포함할 수 있다. 또한, 도시되지 않았으나, 차단 홈(BR-2)에 중첩하는 관통부가 정의된 층은 복수로 제공될 수도 있다.
도 9에 도시된 것과 같이, 베이스 기판(10-2)은 제1 베이스 층(11-1) 및 제1 배리어 층(12)을 포함할 수 있다. 제1 베이스 층(11-1)에는 함몰부(11-RC_1)가 정의될 수 있다. 함몰부(11-RC_1)는 소정의 곡면을 가질 수 있다. 이에 따라, 차단 홈(BR-3)은 내면에 곡면을 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 다양한 형상의 차단 홈들을 포함할 수 있다. 또한, 전자 장치는 다양한 층을 통해 차단 홈을 커버하는 층을 형성할 수 있다. 이에 따라, 별도의 공정을 추가하지 않더라도 기존의 표시 패널 구성 중 일부를 활용함으로써, 공정이 단순화되고 공정 비용이 절감될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
도 10은 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 단면도이다. 도 10에는 용이한 설명을 위해 도 4에 도시된 영역과 대응되는 영역을 도시하였다. 도 10에 도시된 표시 패널(100-1)은 상부 필름(UP) 및 하부 필름(LP)을 더 포함하는 것을 제외하고 실질적으로 도 4에 도시된 표시 패널(100)과 대응될 수 있다.
이하, 도 10을 참조하여 본 발명의 일 실시예에 따른 표시 패널(100-1)에 대해 설명한다. 한편, 도 1 내지 도 9에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 10에 도시된 것과 같이, 표시 패널(100-1)은 상부 필름(UP) 및 하부 필름(LP)을 더 포함할 수 있다. 하부 필름(LP)은 베이스 기판(10)의 배면에 배치된다. 도시되지 않았으나, 하부 필름(LP)과 베이스 기판(10) 사이에는 소정이 점착층이 더 배치될 수도 있다. 하부 필름(LP)은 베이스 기판(10) 하측에 배치되어 베이스 기판(10)을 보호한다.
상부 필름(UP)은 베이스 기판(10)의 전면에 배치된다. 상부 필름(UP)은 봉지 부재(TE) 상에 배치될 수 있다. 본 실시예에서, 상부 필름(UP)은 봉지 부재(TE)에 접촉하는 것으로 도시되었으나, 봉지 부재(TE)와 상부 필름(UP) 사이에는 별도의 기능층들이 더 추가될 수도 있다. 상부 필름(UP)은 박막 소자층(20) 및 표시 소자층(30)을 보호한다.
한편, 본 실시예에서, 모듈 홀(MH)은 상부 필름(UP) 및 하부 필름(LP)을 관통할 수 있다. 상부 필름(UP) 및 하부 필름(LP) 각각에는 모듈 홀(MH)에 대응하는 관통부들이 정의될 수 있다. 이에 따라, 모듈 홀(MH)을 형성하는 표시 패널의 끝 단(10-EG_H)은 하부 필름(LP), 베이스 기판(10), 박막 소자층(20), 표시 소자층(30), 및 상부 필름(UP)에 의해 정의될 수 있다.
본 발명의 일 실시예에 따른 표시 패널(100-1)은 상부 필름(UP) 및 하부 필름(LP)을 더 포함함으로써, 베이스 기판(10), 박막 소자층(20), 및 표시 소자층(30)이 안정적으로 보호될 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시 패널(100-1)은 외부 충격에 대해 향상된 내구성을 가질 수 있다.
도 11a 내지 도 11c는 본 발명의 일 실시예에 따른 표시 패널의 일부 구성들을 간략히 도시한 평면도들이다. 도 11a 내지 도 11c에는 모듈부들(PA1, PA2, PA3)의 평면 형상들을 도시하였다. 도 11a 내지 도 11c를 참조하여 모듈부들(PA1, PA2, PA3)에 대해 설명한다.
도 11a에 도시된 것과 같이, 모듈부(PA1)는 모듈 홀(MH-S1) 및 차단 홈(BR_S1)을 포함할 수 있다. 모듈 홀(MH-S1)은 평면상에서 다각 형상을 가질 수 있다. 본 실시예에서, 모듈 홀(MH-S1)은 사각형으로 도시되었다. 이때, 모듈 홀(MH-S1)은 다각 기둥 형상으로 구현된다.
차단 홈(BR_S1)은 모듈 홀(MH-S1)의 가장자리를 따라 형성된다. 차단 홈(BR_S1)은 모듈 홀(MH-S1)과 대응되는 형상을 가질 수 있다. 이에 따라, 차단 홈(BR_S1)은 모듈 홀(MH-S1)을 에워싸는 사각 링의 평면 형상을 가질 수 있다.
또는, 도 11b에 도시된 것과 같이, 모듈부(PA2)는 서로 상이한 형상을 가진 모듈 홀(MH_S2) 및 차단 홈(BR_S2)을 포함할 수 있다. 모듈 홀(MH_S2)은 평면상에서 원 형상을 가진 것으로 도시되었다. 모듈 홀(MH_S2)은 도 4에 도시된 모듈 홀(MH)과 실질적으로 동일한 형상일 수 있다.
차단 홈(BR_S2)은 모듈 홀(MH_S2)과 상이한 평면상에서의 형상을 가질 수 있다. 본 실시예에서, 차단 홈(BR_S2)은 사각 형상을 가진 것으로 도시되었다. 본 발명에 따르면, 차단 홈(BR_S2)은 모듈 홀(MH_S2)에 인접하여 배치된다면 다양한 형상을 가질 수 있으며, 모듈 홀(MH_S2)의 형상과 대응되는 형상으로 한정되지 않는다.
또는, 도 11c에 도시된 것과 같이, 모듈부(PA3)는 서로 상이한 형상을 가진 모듈 홀(MH_S3) 및 차단 홈(BR_S3)을 포함할 수 있다. 이때, 차단 홈(BR_S3)은 평면상에서 팔각 형상을 가진 것으로 도시되었다. 차단 홈(BR_S3)이 모듈 홀(MH_S3)의 형상과 유사한 형상을 가질수록 차단 홈(BR_S3)과 모듈 홀(MH_S3) 사이의 공간의 면적은 감소될 수 있다. 이에 따라, 표시 영역(DA: 도 2 참조) 내에 구비되는 모듈부(PA3)가 차지하는 면적이 감소될 수 있어, 표시 영역(DA)에 미치는 영향을 저하시킬 수 있다.
도 12a 내지 도 12j는 본 발명의 일 실시예에 따른 표시 패널의 제조방법을 도시한 단면도들이다. 도 13a 내지 도 13e는 본 발명의 일 실시예에 따른 표시 패널의 제조방법을 도시한 단면도들이다. 이하, 도 12a 내지 도 13e를 참조하여 표시 패널의 제조방법에 대해 설명한다.
도 12a에 도시된 것과 같이, 미 처리된 베이스 기판(10_I1)을 제공한다. 미 처리된 베이스 기판(10_I1)은 미 처리된 제1 베이스 층(11_I), 미 처리된 제1 배리어 층(12_I), 미 처리된 제2 베이스 층(13_I), 및 미 처리된 제2 배리어 층(14_I)을 포함한다. 미 처리된 제1 베이스 층(11_I) 및 미 처리된 제2 베이스 층(13_I)은 미 처리된 제1 배리어 층(12_I) 및 미 처리된 제2 배리어 층(14_I)과 교번하여 배치될 수 있다.
미 처리된 제1 베이스 층(11_I), 미 처리된 제2 배리어 층(14_I), 미 처리된 제2 베이스 층(13_I), 및 미 처리된 제1 배리어 층(12_I)은 상측 방향을 향해 순차적으로 적층된다. 미 처리된 제1 베이스 층(11_I)은 최 하층을 정의하고 미 처리된 제1 배리어 층(12_I)은 최 상층을 정의할 수 있다.
이후, 도 12b에 도시된 것과 같이, 미 처리된 제1 배리어 층(12_I) 상에 커버층(MSL)이 배치될 수 있다. 커버층(MSL)은 미 처리된 제1 배리어 층(12_I)을 커버한다.
커버층(MSL)은 상술한 박막 소자층(20: 도 4 참조) 및 표시 소자층(30: 도 4 참조) 중 적어도 어느 하나를 이용하여 형성될 수 있다. 예를 들어, 커버층(MSL)은 제1 내지 제4 절연층들(21, 22, 23, 31: 도 4 참조), 전극들(CE, IE, OE, E1) 중 적어도 어느 하나로 형성될 수 있다.
한편, 커버층(MSL)에는 미 처리된 제1 배리어 층(12_I)의 적어도 일부를 노출시키는 관통부(MSL-OP)가 형성될 수 있다. 커버층의 관통부(MSL-OP)는 제1 내지 제4 절연층들(21, 22, 23, 31: 도 4 참조), 전극들(CE, IE, OE, E1) 형성 공정에서 동시에 형성될 수 있다. 이에 따라, 본 커버층(MSL)은 별도의 공정을 추가하지 않고 기존의 공정 라인을 그대로 이용할 수 있어 공정 시간이 단축되고 공정 비용이 절감될 수 있다.
이후, 도 12c에 도시된 것과 같이, 커버층(MSL) 상에 광(LS)을 제공한다. 광(LS)은 식각 공정에 제공되는 광일 수 있다. 도 12c에 도시된 것과 같이, 광(LS)은 방사형(WV)으로 제공될 수 있다. 이에 따라, 각 층들은 상측으로 갈수록 넓어지는 너비를 가진 형상으로 식각될 수 있다.
도 12b에 도시된 미 처리된 제1 베이스 층(11_I), 미 처리된 제2 배리어 층(14_I), 미 처리된 제2 베이스 층(13_I), 및 미 처리된 제1 배리어 층(12_I)은 광(LS)에 의해 각각 열 처리된 제1 베이스 층(11_T), 열 처리된 제2 배리어 층(14_T), 열 처리된 제2 베이스 층(13_T), 및 열 처리된 제1 배리어 층(12_T)으로 변화될 수 있다. 열 처리되는 층들에 대한 상세한 설명은 도 13a 내지 도 13e를 참조하여 설명하기로 한다.
도 13a를 참조하면, 광(LS)은 제1 배리어 층(12)에 대한 흡수율 낮고 제2 베이스 층(13)에 대한 흡수율이 높은 파장의 광으로 선택될 수 있다. 본 실시예에서, 광(LS)은 UV 레이저일 수 잇다. 광(LS)의 대부분은 제1 배리어 층(12)을 투과할 수 있으며, 제1 배리어 층(12)은 광(LS)에 의해 큰 영향을 받지 않을 수 있다. 광(LS)은 레이저 형태로 제공될 수 있다.
제1 배리어 층(12)을 투과한 광은 제1 배리어 층(12) 배면에 배치된 제2 베이스 층(13)에 도달한다. 제2 베이스 층(13)은 상대적으로 제1 배리어층(12)보다 광(LS)에 대한 흡수율이 높게 설계된다. 본 실시예에서, 광(LS)은 UV 레이저일 수 있다. 이에 따라, 광(LS)은 제2 베이스 층(13)에 도달하여 제2 베이스 층(13)에 흡수될 수 있다. 한편, 이때, 제1 배리어 층(12)에 조사된 영역에서 플라즈마(PL)가 생성될 수 있다.
광(LS)을 흡수한 제2 베이스 층(13)은 광 반응할 수 있다. 제2 베이스 층(13)은 반응 정도에 따라 세 부분들로 구분될 수 있다. 제1 부분(S1)은 같은 시간 동안 가장 많은 광이 흡수된 부분일 수 있다. 제1 부분(S1)은 광 반응에 의해 미세 입자로 증발 가능한 상태일 수 있다.
제2 부분(S2)은 제1 부분(S1)보다 적은 광이 흡수된 부분일 수 있다. 제2 부분(S2)은 광 반응에 의해 용융된 상태일 수 있다. 제3 부분(S3)은 제2 부분(S2)보다 적은 광이 흡수된 부분일 수 있다. 제3 부분(S3)은 광 반응에 의해 가열된 상태일 수 있다.
즉, 제2 베이스 층(13)은 실질적으로 광(LS)이 흡수됨에 따라, 가열된 후, 용융 상태를 거쳐 증발 가능한 상태로 변화될 수 있다. 제2 베이스 층(13)은 광(LS)이 조사되는 영역마다 제3 부분(S3), 제2 부분(S2), 및 제1 부분(S1)의 순서로 광 변형될 수 있다.
이후, 도 13b에 도시된 것과 같이, 제1 부분(S1)의 증발 상태가 지속되거나 제1 부분(S1)의 면적이 늘어남에 따라, 제1 부분(S1)은 제1 배리어 층(12)을 뚫고 외부로 방출될 수 있다. 증발 상태인 제2 베이스 층의 입자들(PT)은 증발압에 의해 제1 배리어 층(12)을 깨트리며 외부로 방출된다. 이에 따라, 제1 배리어 층(12)으로부터 깨진 파편들(BKS)이 생성될 수 있다.
이후, 도 13c에 도시된 것과 같이, 광(LS)이 지속적으로 조사되어 제2 베이스 층(13)이 관통되면, 제2 배리어 층(14)이 노출된다. 제2 배리어 층(14)은 광(LS)에 대해 낮은 흡수율을 갖도록 설계되고 제1 베이스 층(11)은 광(LS)에 대해 높은 흡수율을 갖도록 설계될 수 있다. 광(LS)의 대부분은 제2 배리어 층(14)을 투과하여 제1 베이스 층(11)에 도달한다. 상술한 바와 마찬가지로, 광(LS)이 조사된 제1 베이스 층(11)은 광(LS)을 흡수하여 제1 부분(S1), 제2 부분(S2), 및 제3 부분(S3)으로 변형되고, 증발압에 의해 제2 배리어 층(14)이 깨지면서 제1 베이스 층(11)의 일부가 제거될 수 있다.
이에 따라, 도 13d 및 도 13e에 도시된 것과 같이, 제1 베이스 층(11)에는 함몰부(11-RC)가 형성되고, 제1 배리어 층의 관통부(12-OP), 제2 베이스 층의 관통부(13-OP), 및 제2 배리어 층의 관통부(14-OP)가 형성될 수 있다.
다시 도 12d를 참조하면, 차단 홈(BR_A)은 함몰부(11-RC), 제1 배리어 층의 관통부(12-OP), 제2 배리어 층의 관통부(14-OP), 및 제2 베이스 층의 관통부(13-OP)를 포함할 수 있다.
광(LS)에 대한 층간 흡수율 차이로 인해, 차단 홈(BR_A)의 내면은 단면상에서 언더 컷 형상을 가질 수 있다. AA' 영역과 같이, 제2 베이스 층(13)은 제1 배리어 층(12)에 대해 언더 컷 될 수 있다. 이에 따라, 제1 배리어 층(12)은 제2 베이스 층의 관통부(13-OP) 내측으로 돌출될 수 있다. 또한, BB' 영역과 같이, 제1 베이스 층(11)은 제2 배리어 층(14)에 대해 언더 컷 될 수 있다. 이에 따라, 제2 배리어 층(14)은 제1 베이스 층의 함몰부(11-RC) 내측으로 돌출될 수 있다.
한편, 커버층(MSL)은 제1 배리어 층(12) 상에 배치됨 식각 공정에서 제1 배리어 층(12)의 깨짐에 따라 AA' 영역의 언더 컷 형상이 불균일하게 형성되는 문제를 방지할 수 있다. 상술한 바와 같이, 본 발명에 따른 차단 홈(BR_A)은 광(LS) 흡수에 따른 증발 및 배리어 층들의 깨짐에 의해 형성된다. 이때, 최상층에 배치된 제1 배리어 층(12)이 깨짐으로써 제1 배리어 층의 관통부(12-OP)가 형성되므로, 제1 배리어 층의 관통부(12-OP)의 형상을 안정적으로 제어하는 것은 용이하지 않을 수 있다. 이에 따라, 제1 배리어 층의 관통부(12-OP)가 제2 베이스 층의 관통부(13-OP) 이상의 너비를 갖도록 형성될 수 있어 AA'영역에 언더 컷 형상이 형성되지 않는 문제가 발생될 수 있다.
본 발명의 일 실시예에 따른 표시 패널 제조방법은 커버층(MSL)을 더 포함함으로써, 제1 배리어 층(12)의 전면을 커버한다. 이에 따라, 제1 배리어 층(12)의 깨짐(crack)이 퍼지거나 전파되는 문제를 방지할 수 있다.
한편, 커버층(MSL) 중 차단 홈(BR_A)이 형성될 공간에 관통부(MSL-OP)를 형성함으로써, 차단 홈(BR_A)의 크기를 안정적으로 설계할 수 있고, 언더 컷 형상을 안정적으로 형성할 수 있다.
이후, 도 12e에 도시된 것과 같이, 유기층(OL)을 형성한다. 유기층(OL)은 증발 공정(evaporation)에 의해 형성될 수 있다. 이에 따라, 유기층(OL)은 제1 배리어 층(12)의 전면 및 차단 홈(BR) 내에 형성될 수 있다. 예를 들어, 제1 부분(OL-P1)은 차단 홈(BR) 내의 제1 베이스 층(11)에 형성되고, 제2 부분(OL-P2)은 차단 홈(BR) 내의 제2 배리어 층(14)에 형성될 수 있다.
본 발명에서 유기층(OL)은 두께 방향으로 형성된다. 이에 따라, 유기층(OL)은 언더 컷 형상의 공간에는 형성되기 어렵다. 따라서, 유기층(OL)은 차단 홈(BR)에 의해 단절될 수 있다.
이후, 도 12f에 도시된 것과 같이, 제1 무기막(32)이 형성된다. 제1 무기막(32)은 베이스 기판의 전면에 형성될 수 있다. 제1 무기막(32)은 증착(deposition) 공정을 통해 형성될 수 있다. 이에 따라, 제1 무기막(32)은 언더 컷 형상을 가진 영역에도 안정적으로 형성될 수 있다. 제1 무기막(32)은 차단 홈(BR) 및 차단 홈(BR) 주변 영역을 포함하는 영역을 커버한다.
이때, 차단 홈(BR) 내에 형성된 유기층의 부분들(OL-P1, OL-P2)은 제1 무기막(32)에 의해 커버될 수 있다. 유기층의 부분들(OL-P1, OL-P2)은 제1 무기막(32)에 의해 차단 홈(BR) 내에 포획될 수 있다. 이에 따라, 유기층의 부분들(OL-P1, OL-P2)이 이후 공정 단계에서 차단 홈(BR)으로부터 이동하거나 부유함으로써 다른 소자들에 손상을 줄 수 있는 문제를 방지할 수 있다.
이후, 도 12g에 도시된 것과 같이, 유기막(33) 및 제2 무기막(34)을 형성한다. 유기막(33)은 잉크젯 공정을 통해 형성될 수 있다. 액상의 유기 물질은 표시 영역(DA: 도 4 참조) 중 차단 홈(BR)으로부터 이격된 영역에 제공되고, 유기 물질의 점도 등을 기반으로 제1 무기막(32)의 적어도 일부에 코팅될 수 있다. 도 12g에 도시된 것과 같이, 유기막(33)은 차단 홈(BR)에 비 중첩하도록 형성될 수 있다.
이후, 제2 무기막(34)이 형성된다. 제2 무기막(34)은 증착 공정을 통해 형성될 수 있다. 이에 따라, 제2 무기막(34)은 유기막(33) 및 제1 무기막(32)의 전면 상에 형성될 수 있다.
이후, 도 12h에 도시된 것과 같이, 상부 필름(UP) 및 하부 필름(LP)을 부착할 수 있다. 하부 필름(LP)은 제1 베이스 층(11)의 배면에 부착될 수 있다. 이때, 미 도시된 점착 부재가 하부 필름(LP) 및 제1 베이스 층(11) 사이에 제공될 수 있다. 상부 필름(UP)은 제2 무기막(34) 상에 배치될 수 있다. 이때, 미 도시된 점착 부재가 하부 필름(LP) 및 제1 베이스 층(11) 사이에 제공될 수 있다.
이후, 도 12i 및 도 12j에 도시된 것과 같이, 표시 패널의 일부를 제거하여 모듈 홀(MH)을 형성한다. 모듈 홀(MH)은 차단 홈(BR)에 의해 에워싸인 영역에 형성될 수 있다. 도 12i에 도시된 것과 같이, 1점 쇄선으로 구획된 영역에 광(LS)을 조사한다. 광(LS)은 단 파장의 레이저를 포함할 수 있다. 이에 따라, 모듈 홀(MH)은 하부 필름(LP)을 관통하는 관통부(LP-OP) 및 상부 필름(UP)을 관통하는 관통부(UP-OP)를 포함할 수 있다.
모듈 홀(MH)은 광(LS)을 이용한 커팅 공정을 통해 형성된다. 이에 따라, 차단 홈(BR)을 형성할 때의 광(LS)과는 상이한 파장 대역을 가질 수 있다. 또한, 모듈 홀(MH)은 나이프, 드릴 등을 이용하여 형성될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
모듈 홀(MH)이 형성됨에 따라, 제1 베이스 층(11), 제1 배리어 층(12), 제2 베이스 층(13), 제2 배리어 층(14), 커버층(MSL), 유기층(OL), 제1 무기막(32), 및 제2 무기막(34)의 단면이 외부로 노출될 수 있다. 이때, 외부로 노출된 단면은 외부 수분이나 산소가 층을 통해 유입될 수 있는 경로가 될 수 있다. 특히, 유기물을 포함하는 유기층(OL)은 수분/산소의 침투가 상대적으로 용이하다.
본 발명의 일 실시예에 따른 표시 패널은 모듈 홀(MH)에 인접하여 형성된 차단 홈(BR)을 포함한다. 차단 홈(BR)은 모듈 홀(MH)에 의해 노출된 단면을 가진 유기층(OL), 제1 배리어 층(12), 제2 배리어 층(14), 및 제2 베이스 층(13)과 같은 층의 연속성을 단절시킨다. 특히 유기층(OL)의 경우 모듈 홀(MH)에 의해 노출된 부분은 박막 봉지층 하부에 배치된 부분과 단절된다. 이에 따라, 모듈 홀(MH)을 통해 유입되는 외부 수분이나 산소에 의해 표시 영역의 소자들이 손상되는 문제가 방지될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 패널의 신뢰성이 향상될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
100: 표시 패널 10: 베이스 기판
20: 박막 소자층 30: 표시 소자층
MH: 모듈 홀 BR: 차단 홈

Claims (27)

  1. 전면 및 배면을 포함하고, 평면상에서 표시 영역 및 상기 표시 영역에 인접한 주변 영역으로 구분되는 베이스 기판;
    상기 표시 영역에 배치된 복수의 화소들을 포함하는 화소층; 및
    상기 베이스 기판 상에 배치되고 무기물을 포함하는 커버층을 포함하고,
    상기 베이스 기판은,
    상기 표시 영역에 정의되고 상기 베이스 기판의 상기 전면 및 상기 배면을 관통하는 모듈 홀; 및
    상기 표시 영역에 정의되고 상기 모듈 홀에 인접하며, 상기 베이스 기판의 상기 전면으로부터 함몰되고, 평면상에서 상기 모듈 홀을 에워싸는 폐곡선 형상을 갖는 차단 홈을 포함하고,
    상기 커버층은 상기 베이스 기판의 상기 전면을 커버하고, 상기 차단 홈에 중첩하는 관통부를 포함하는 표시 패널.
  2. 제1 항에 있어서,
    상기 베이스 기판은,
    유기물을 포함하고 상기 베이스 기판의 상기 배면을 포함하는 제1 베이스 층; 및
    무기물을 포함하고, 상기 제1 베이스 층 상에 배치되어 상기 베이스 기판의 상기 전면을 포함하는 제1 배리어 층을 포함하고,
    상기 차단 홈은, 상기 제1 배리어 층을 관통하는 관통부 및 상기 제1 배리어 층의 관통부와 중첩하여 상기 제1 베이스 층에 정의된 함몰부를 포함하고,
    상기 커버층의 관통부의 너비는 상기 제1 배리어 층의 관통부의 너비 이하인 표시 패널.
  3. 제2 항에 있어서,
    상기 함몰부의 너비는 상기 제1 배리어 층의 관통부의 너비보다 큰 표시 패널.
  4. 제2 항에 있어서,
    상기 베이스 기판은,
    상기 제1 베이스 층과 상기 제1 배리어 층 사이에 배치되고 유기물을 포함하는 제2 베이스 층; 및
    상기 제1 베이스 층 및 상기 제1 배리어 층 사이에 배치되고 무기물을 포함하는 제2 배리어 층을 더 포함하고,
    상기 제1 배리어 층 및 상기 제2 배리어층은 상기 제1 베이스 층 및 상기 제2 베이스 층과 교번하여 배치되는 표시 패널.
  5. 제4 항에 있어서,
    상기 차단 홈은 상기 제2 배리어 층을 관통하는 관통부 및 상기 제2 베이스 층을 관통하는 관통부를 더 포함하고,
    상기 제2 배리어 층의 관통부의 너비는 상기 제2 베이스 층의 관통부의 너비 미만인 표시 패널.
  6. 제1 항에 있어서,
    상기 화소층은,
    상기 베이스 기판 상에 배치되고 박막 트랜지스터를 포함하는 박막 소자층; 및
    상기 베이스 기판 상에 배치되고 상기 박막 트랜지스터에 연결되는 유기발광소자를 포함하는 표시 소자층을 포함하고,
    상기 커버층은 상기 표시 소자층 및 상기 박막 소자층 중 일부를 포함하는 표시 패널.
  7. 제6 항에 있어서,
    상기 커버층은 무기막 또는 금속막인 표시 패널.
  8. 제6 항에 있어서,
    상기 유기발광소자는 제1 전극, 상기 제1 전극 상에 배치되고 유기발광층을 포함하는 유기층, 및 상기 유기층 상에 배치된 제2 전극을 포함하고,
    상기 박막 소자층은 복수의 도전층들 및 복수의 절연층들을 포함하고,
    상기 커버층은 상기 도전층들, 상기 절연층들 및 상기 제1 전극 중 적어도 어느 하나로부터 연장된 표시 패널.
  9. 제8 항에 있어서,
    상기 표시 소자층은 상기 유기발광층 상에 배치된 봉지 부재를 더 포함하고,
    상기 봉지 부재는 상기 차단 홈 및 상기 커버층의 관통부를 커버하는 표시 패널.
  10. 제9 항에 있어서,
    상기 봉지 부재는 제1 무기막, 상기 제1 무기막 상에 배치되는 제2 무기막, 및 상기 제1 무기막과 상기 제2 무기막 사이에 배치된 유기막을 포함하고,
    상기 제1 무기막 및 상기 제2 무기막은, 상기 유기발광소자 상에서 상기 유기막을 사이에 두고 서로 이격되고, 상기 차단 홈 내에서 서로 접촉하는 표시 패널.
  11. 복수의 화소들, 및 상기 화소들이 배치되는 표시 영역 및 상기 표시 영역에 인접한 주변 영역으로 구분되는 전면 및 상기 전면에 대향하는 배면을 포함하는 베이스 기판을 포함하는 표시 패널; 및
    상기 표시 패널과 전기적으로 연결되는 전자 모듈을 포함하고,
    상기 베이스 기판은,
    상기 표시 영역에 정의되고 상기 베이스 기판의 상기 전면 및 상기 배면을 관통하는 모듈 홀; 및
    상기 표시 영역에 정의되고 상기 모듈 홀에 인접하며, 상기 베이스 기판의 상기 전면으로부터 함몰되고, 평면상에서 상기 모듈 홀을 에워싸는 폐곡선 형상을 갖는 차단 홈을 포함하고,
    상기 전자 모듈은 상기 모듈 홀에 수용되는 전자 장치.
  12. 제11 항에 있어서,
    상기 전자 모듈은 음성 출력 모듈, 촬영 모듈, 및 수광 모듈 중 적어도 어느 하나를 포함하는 전자 장치.
  13. 삭제
  14. 제11 항에 있어서,
    상기 베이스 기판은,
    유기물을 포함하고 상기 베이스 기판의 상기 배면을 포함하는 제1 베이스 층;
    무기물을 포함하고, 상기 제1 베이스 층 상에 배치되어 상기 베이스 기판의 상기 전면을 포함하는 제1 배리어 층;
    유기물을 포함하고, 상기 제1 베이스 층과 상기 제1 배리어 층 사이에 배치된 제2 베이스 층; 및
    무기물을 포함하고, 상기 제1 베이스 층과 상기 제2 베이스 층 사이에 배치된 제2 배리어 층을 포함하고,
    상기 차단 홈은, 상기 제1 배리어 층, 상기 제2 배리어 층, 및 상기 제2 베이스 층을 관통하고, 상기 제1 베이스 층의 일부가 함몰되어 정의되는 전자 장치.
  15. 제14 항에 있어서,
    상기 차단 홈 내에서 상기 제1 배리어 층은 상기 제2 베이스 층으로부터 돌출되고, 상기 제2 배리어 층은 상기 제1 배리어 층으로부터 돌출되는 전자 장치.
  16. 제11 항에 있어서,
    상기 복수의 화소들 각각은,
    제어 전극, 입력 전극, 출력 전극, 및 반도체 패턴을 포함하는 박막 트랜지스터; 및
    상기 박막 트랜지스터에 연결된 제1 전극, 상기 제1 전극 상에 배치된 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 배치되고 유기 발광층을 포함하는 유기층을 포함하는 유기발광소자를 포함하고,
    상기 유기층은 상기 모듈 홀을 따라 단절된 제1 끝 단을 포함하는 부분, 및 상기 박막 트랜지스터에 중첩하고 상기 차단 홈을 따라 단절된 제2 끝 단을 포함하는 부분을 포함하고,
    상기 제1 끝 단을 포함하는 부분과 상기 제2 끝 단을 포함하는 부분은 평면상에서 상기 차단 홈을 사이에 두고 서로 이격된 전자 장치.
  17. 제16 항에 있어서,
    상기 유기발광소자 상에 배치된 봉지 부재를 더 포함하고,
    상기 봉지 부재는 상기 제1 끝 단을 노출시키고 상기 제2 끝 단을 커버하는 전자 장치.
  18. 제17 항에 있어서,
    상기 봉지 부재는 상기 차단 홈의 내면을 커버하는 전자 장치.
  19. 제18 항에 있어서,
    상기 유기층은 상기 차단 홈 내에 배치되고 상기 제1 끝 단을 포함하는 부분과 상기 제2 끝 단을 포함하는 부분 각각으로부터 분리된 유기 부분들을 더 포함하고, 상기 유기 부분들 각각은 상기 봉지 부재에 의해 커버되는 전자 장치.
  20. 제16 항에 있어서,
    상기 표시 패널은 상기 유기층 및 상기 베이스 기판 사이에 배치된 층으로부터 연장되고, 무기물을 포함하며, 상기 차단 홈에 중첩하는 관통부를 포함하는 커버층을 더 포함하는 전자 장치.
  21. 제20 항에 있어서,
    상기 커버층의 관통부의 너비는 상기 차단 홈의 너비 이하인 전자 장치.
  22. 제20 항에 있어서,
    상기 유기층의 상기 제2 끝 단은 상기 커버층의 관통부와 정렬되는 전자 장치.
  23. 전면 및 배면을 포함하고, 평면상에서 표시 영역 및 상기 표시 영역에 인접한 주변 영역으로 구분되고, 상기 전면을 정의하는 제1 배리어 층 및 상기 배면을 정의하는 제1 베이스 층을 포함하는 가요성 기판; 및
    상기 표시 영역에 배치되고 유기 발광층을 포함하는 유기층을 포함하고,
    상기 가요성 기판은,
    상기 표시 영역에 정의되고 상기 제1 배리어 층 및 상기 제1 베이스 층을 관통하는 모듈 홀; 및
    상기 표시 영역에 정의되고 상기 모듈 홀에 인접하며, 상기 제1 배리어 층을 관통하고 상기 제1 베이스 층의 전면으로부터 함몰된 차단 홈을 포함하고,
    상기 차단 홈은,
    평면상에서 상기 모듈 홀을 에워싸는 폐곡선 형상을 갖는 표시 패널.
  24. 제23 항에 있어서,
    상기 유기층은 상기 모듈 홀을 따라 단절된 제1 끝 단을 포함하는 제1 부분 및 상기 차단 홈을 따라 단절된 제2 끝 단을 포함하는 제2 부분을 포함하고,
    상기 제1 부분과 상기 제2 부분은 상기 차단 홈을 사이에 두고 서로 이격된 표시 패널.
  25. 제24 항에 있어서,
    상기 유기층 상에 배치되고 무기막을 포함하는 봉지 부재를 더 포함하고,
    상기 제1 끝 단은 상기 봉지 부재로부터 노출되고 상기 제2 끝 단은 상기 봉지 부재에 의해 커버되는 표시 패널.
  26. 제23 항에 있어서,
    상기 제1 배리어 층의 UV 광 흡수율은 상기 제1 베이스 층의 UV 광 흡수율보다 낮은 표시 패널.
  27. 제23 항에 있어서,
    상기 차단 홈 내에서 상기 제1 배리어 층은 상기 제1 베이스 층으로부터 돌출된 표시 패널.
KR1020170102611A 2017-08-11 2017-08-11 표시 패널 및 이를 포함하는 전자 장치 Active KR102083646B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170102611A KR102083646B1 (ko) 2017-08-11 2017-08-11 표시 패널 및 이를 포함하는 전자 장치
US15/922,745 US10615369B2 (en) 2017-08-11 2018-03-15 Display panel comprising module hole and blocking groove in display area and electronic device having the same
EP18176255.0A EP3441845B1 (en) 2017-08-11 2018-06-06 Display panel and electronic device having the same
JP2018135573A JP7209482B2 (ja) 2017-08-11 2018-07-19 表示パネル及びこれを含む電子装置
CN201810835690.0A CN109390494B (zh) 2017-08-11 2018-07-26 显示面板和具有其的电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170102611A KR102083646B1 (ko) 2017-08-11 2017-08-11 표시 패널 및 이를 포함하는 전자 장치

Publications (2)

Publication Number Publication Date
KR20190018120A KR20190018120A (ko) 2019-02-21
KR102083646B1 true KR102083646B1 (ko) 2020-03-03

Family

ID=65275675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170102611A Active KR102083646B1 (ko) 2017-08-11 2017-08-11 표시 패널 및 이를 포함하는 전자 장치

Country Status (4)

Country Link
US (1) US10615369B2 (ko)
JP (1) JP7209482B2 (ko)
KR (1) KR102083646B1 (ko)
CN (1) CN109390494B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11937454B2 (en) 2018-07-31 2024-03-19 Samsung Display Co., Ltd. Display panel and method for manufacturing the same

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102083315B1 (ko) 2017-09-11 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102448325B1 (ko) 2017-11-16 2022-09-30 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자장치
KR102522591B1 (ko) * 2018-02-05 2023-04-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20190108212A (ko) 2018-03-13 2019-09-24 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치의 제조 방법
CN108400152B (zh) * 2018-03-30 2022-06-10 京东方科技集团股份有限公司 一种oled显示屏的制造方法及oled显示屏
KR102624153B1 (ko) * 2018-06-29 2024-01-12 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102667164B1 (ko) * 2018-08-02 2024-05-23 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
CN109065759B (zh) * 2018-08-13 2020-07-07 京东方科技集团股份有限公司 显示区打孔封装结构和方法、显示装置
KR102465374B1 (ko) 2018-09-12 2022-11-10 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102663324B1 (ko) * 2018-11-01 2024-05-02 엘지디스플레이 주식회사 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
CN109473465B (zh) * 2018-11-19 2021-02-05 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
KR102746592B1 (ko) * 2018-11-22 2024-12-24 엘지디스플레이 주식회사 표시 장치
KR102662392B1 (ko) * 2018-11-22 2024-05-02 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR102582641B1 (ko) 2018-11-30 2023-09-26 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치
CN111370439A (zh) 2018-12-07 2020-07-03 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
KR102621016B1 (ko) 2018-12-28 2024-01-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US11258041B2 (en) * 2019-01-04 2022-02-22 Samsung Display Co., Ltd. Display apparatus, method of manufacturing the same, and electronic device
CN109742117B (zh) * 2019-01-08 2021-10-22 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
KR102778473B1 (ko) * 2019-01-21 2025-03-12 삼성디스플레이 주식회사 디스플레이 장치
KR102818639B1 (ko) * 2019-02-15 2025-06-11 삼성디스플레이 주식회사 표시 패널
CN109742133B (zh) * 2019-02-28 2021-04-30 云谷（固安）科技有限公司 显示面板及其制备方法和显示装置
CN109801956A (zh) * 2019-03-13 2019-05-24 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
US11069761B2 (en) * 2019-03-19 2021-07-20 Samsung Display Co., Ltd. Display panel and display apparatus including the same
KR20200113055A (ko) * 2019-03-20 2020-10-06 삼성디스플레이 주식회사 디스플레이 장치
KR102825497B1 (ko) * 2019-03-22 2025-06-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2020194427A1 (ja) * 2019-03-25 2020-10-01 シャープ株式会社 表示装置及びその製造方法
JP7331016B2 (ja) * 2019-03-26 2023-08-22 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法、表示装置
US11963384B2 (en) 2019-03-26 2024-04-16 Sharp Kabushiki Kaisha Display device and method for manufacturing same
US12219797B2 (en) 2019-03-26 2025-02-04 Sharp Kabushiki Kaisha Display device including a frame-like shape oxide semiconductor layer
US11335867B2 (en) * 2019-03-27 2022-05-17 Samsung Display Co., Ltd. Display panel including a groove between an opening and a display area
WO2020202247A1 (ja) * 2019-03-29 2020-10-08 シャープ株式会社 表示装置
KR102806401B1 (ko) * 2019-03-29 2025-05-13 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
KR102801009B1 (ko) * 2019-04-11 2025-04-30 삼성디스플레이 주식회사 디스플레이 장치
KR102704013B1 (ko) * 2019-04-11 2024-09-10 삼성디스플레이 주식회사 표시 모듈, 표시 모듈 제조 방법, 및 레이저 가공 방법
KR102769392B1 (ko) 2019-04-15 2025-02-20 삼성디스플레이 주식회사 전자 장치
KR102800324B1 (ko) * 2019-04-29 2025-04-29 삼성디스플레이 주식회사 전자 장치
CN110148679A (zh) * 2019-04-29 2019-08-20 武汉华星光电半导体显示技术有限公司 显示面板和电子设备
KR102650598B1 (ko) * 2019-05-08 2024-03-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
US11374193B2 (en) * 2019-05-08 2022-06-28 Samsung Display Co., Ltd. Display device having second electrode including a first portion that is not overlapped with the module hole and a second portion between the module hole and the first portion
US11276738B2 (en) 2019-05-13 2022-03-15 Samsung Display Co., Ltd. Display panel including an open area for a component and a plurality of grooves provided in a multi-layered film with a step difference adjacent to the open area, and a display apparatus including the same
TWI735883B (zh) * 2019-05-24 2021-08-11 友達光電股份有限公司 顯示面板及其製造方法
KR102712662B1 (ko) * 2019-05-27 2024-10-04 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치의 제조방법
KR102708359B1 (ko) * 2019-06-04 2024-09-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102712664B1 (ko) * 2019-06-18 2024-10-04 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR102814723B1 (ko) * 2019-06-21 2025-05-30 삼성디스플레이 주식회사 표시 장치
KR102721171B1 (ko) * 2019-06-21 2024-10-25 삼성디스플레이 주식회사 표시 장치
KR20210003990A (ko) * 2019-07-02 2021-01-13 삼성디스플레이 주식회사 전자 장치 및 이의 제조 방법
KR102720609B1 (ko) * 2019-07-19 2024-10-24 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR20210013500A (ko) 2019-07-26 2021-02-04 삼성디스플레이 주식회사 표시 장치
CN110429118A (zh) 2019-07-31 2019-11-08 云谷（固安）科技有限公司 显示面板及其制备方法和显示装置
KR20210014966A (ko) 2019-07-31 2021-02-10 엘지디스플레이 주식회사 기판 홀을 포함하는 디스플레이 장치
CN110459700A (zh) * 2019-07-31 2019-11-15 云谷（固安）科技有限公司 一种显示面板制备方法、显示面板及显示装置
CN110444576B (zh) * 2019-08-14 2022-01-18 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
CN110311061B (zh) 2019-08-14 2021-10-15 京东方科技集团股份有限公司 显示装置、显示面板及其制备方法
CN110416435B (zh) 2019-08-28 2022-01-14 武汉天马微电子有限公司 有机发光显示面板和显示装置
CN110600526B (zh) * 2019-09-30 2021-08-03 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN110767723B (zh) * 2019-10-09 2022-03-01 昆山工研院新型平板显示技术中心有限公司 一种柔性电路板及显示面板
CN110718640B (zh) * 2019-10-22 2022-05-20 京东方科技集团股份有限公司 显示面板、制备方法和显示装置
CN110828690A (zh) * 2019-10-23 2020-02-21 武汉华星光电半导体显示技术有限公司 Oled显示面板以及制备方法
KR102775870B1 (ko) * 2019-10-24 2025-03-05 삼성디스플레이 주식회사 표시 장치
KR102733316B1 (ko) * 2019-11-07 2024-11-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20210060715A (ko) * 2019-11-18 2021-05-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102810206B1 (ko) * 2019-12-31 2025-05-19 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 표시 장치
KR102778476B1 (ko) * 2020-01-02 2025-03-12 삼성디스플레이 주식회사 표시장치
KR20210105451A (ko) * 2020-02-18 2021-08-27 삼성디스플레이 주식회사 표시 장치
KR102797268B1 (ko) * 2020-03-11 2025-04-22 삼성디스플레이 주식회사 표시 장치
KR102811194B1 (ko) 2020-04-21 2025-05-22 삼성전자주식회사 광학 센서를 포함하는 전자 장치
KR20250007680A (ko) * 2020-05-29 2025-01-14 보에 테크놀로지 그룹 컴퍼니 리미티드 표시패널 및 이의 제조방법, 표시장치
KR20210149264A (ko) * 2020-06-01 2021-12-09 삼성디스플레이 주식회사 표시장치
CN111725421B (zh) * 2020-06-09 2023-02-03 武汉华星光电半导体显示技术有限公司 有机发光二极管显示面板及显示装置
CN111768703A (zh) * 2020-06-22 2020-10-13 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
US11600800B2 (en) 2020-07-31 2023-03-07 Innolux Corporation Electronic device having a curved profile interface corresponding to a recess
CN112018045B (zh) * 2020-08-14 2022-11-04 武汉华星光电半导体显示技术有限公司 显示面板
KR20220037550A (ko) * 2020-09-17 2022-03-25 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN114335070B (zh) * 2020-09-30 2025-06-27 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置
CN112466918B (zh) * 2020-11-24 2024-02-02 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN112786804B (zh) * 2021-01-08 2022-07-12 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN112802981A (zh) * 2021-01-14 2021-05-14 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
KR20220133379A (ko) * 2021-03-24 2022-10-05 삼성디스플레이 주식회사 디스플레이 패널 및 그 제조방법
CN113421901A (zh) * 2021-06-17 2021-09-21 武汉华星光电半导体显示技术有限公司 显示面板及电子设备
CN114628619A (zh) * 2022-03-15 2022-06-14 安徽熙泰智能科技有限公司 Micro OLED微显示器件的制备方法
US20230317633A1 (en) * 2022-03-30 2023-10-05 Win Semiconductors Corp. Semiconductor chip
CN114709347B (zh) * 2022-03-30 2023-06-06 武汉华星光电半导体显示技术有限公司 一种显示面板及移动终端

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101171192B1 (ko) * 2005-10-21 2012-08-06 삼성전자주식회사 박막트랜지스터 기판와 그 제조방법
US20160202515A1 (en) * 2013-08-29 2016-07-14 Sharp Kabushiki Kaisha Display panel

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005100685A (ja) 2003-09-22 2005-04-14 Toshiba Matsushita Display Technology Co Ltd 表示装置及び表示装置の製造方法
KR101298612B1 (ko) 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101967905B1 (ko) 2012-07-24 2019-04-11 삼성디스플레이 주식회사 표시 장치
KR20150010037A (ko) * 2013-07-17 2015-01-28 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR20150025388A (ko) 2013-08-29 2015-03-10 삼성전기주식회사 터치센서 모듈 및 이를 포함하는 디스플레이장치
KR102352290B1 (ko) 2014-09-03 2022-01-18 삼성디스플레이 주식회사 플렉서블 표시패널
KR20160124310A (ko) 2015-04-16 2016-10-27 삼성디스플레이 주식회사 표시모듈
KR102399416B1 (ko) 2015-05-26 2022-05-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102396840B1 (ko) * 2015-06-10 2022-05-12 삼성디스플레이 주식회사 표시장치
KR102386706B1 (ko) 2015-06-11 2022-04-14 삼성디스플레이 주식회사 표시 장치 및 이를 구비한 시계
KR102568864B1 (ko) * 2015-06-26 2023-08-23 삼성디스플레이 주식회사 플렉서블 표시장치
KR102326069B1 (ko) * 2015-07-29 2021-11-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR102388722B1 (ko) 2015-11-20 2022-04-21 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102457252B1 (ko) 2015-11-20 2022-10-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10205122B2 (en) * 2015-11-20 2019-02-12 Samsung Display Co., Ltd. Organic light-emitting display and method of manufacturing the same
KR102421577B1 (ko) 2016-04-05 2022-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR102605208B1 (ko) 2016-06-28 2023-11-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101171192B1 (ko) * 2005-10-21 2012-08-06 삼성전자주식회사 박막트랜지스터 기판와 그 제조방법
US20160202515A1 (en) * 2013-08-29 2016-07-14 Sharp Kabushiki Kaisha Display panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11937454B2 (en) 2018-07-31 2024-03-19 Samsung Display Co., Ltd. Display panel and method for manufacturing the same

Also Published As

Publication number Publication date
CN109390494B (zh) 2023-11-03
US10615369B2 (en) 2020-04-07
CN109390494A (zh) 2019-02-26
JP7209482B2 (ja) 2023-01-20
US20190051859A1 (en) 2019-02-14
JP2019035950A (ja) 2019-03-07
KR20190018120A (ko) 2019-02-21

Similar Documents

Publication Publication Date Title
KR102083646B1 (ko) 표시 패널 및 이를 포함하는 전자 장치
EP3486962B1 (en) Display panel and electronic device including the same
KR102568721B1 (ko) 표시 패널 및 이를 포함하는 표시 장치의 제조 방법
JP7229029B2 (ja) 表示装置
KR102583898B1 (ko) 표시 패널 및 이의 제조 방법
KR102663905B1 (ko) 표시 패널 및 이의 제조 방법
JP7348267B2 (ja) 表示装置
EP3441845B1 (en) Display panel and electronic device having the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170811

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190503

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170811

Comment text: Patent Application

PA0302 Request for accelerated examination

Patent event date: 20190503

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20170811

Patent event code: PA03021R01I

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190715

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20191129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200225

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200226

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240125

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20250122

Start annual number: 6

End annual number: 6