[go: up one dir, main page]

KR102721171B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102721171B1
KR102721171B1 KR1020190074119A KR20190074119A KR102721171B1 KR 102721171 B1 KR102721171 B1 KR 102721171B1 KR 1020190074119 A KR1020190074119 A KR 1020190074119A KR 20190074119 A KR20190074119 A KR 20190074119A KR 102721171 B1 KR102721171 B1 KR 102721171B1
Authority
KR
South Korea
Prior art keywords
layer
hole
sub
metal
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190074119A
Other languages
English (en)
Other versions
KR20200145954A (ko
Inventor
선종백
이재학
신준철
최지은
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190074119A priority Critical patent/KR102721171B1/ko
Priority to US16/791,162 priority patent/US11374200B2/en
Priority to CN202010305415.5A priority patent/CN112117299A/zh
Publication of KR20200145954A publication Critical patent/KR20200145954A/ko
Priority to US17/850,909 priority patent/US12207491B2/en
Priority to KR1020240143261A priority patent/KR20240155838A/ko
Application granted granted Critical
Publication of KR102721171B1 publication Critical patent/KR102721171B1/ko
Priority to US19/007,131 priority patent/US20250143078A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133331—Cover glasses
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/198—Contact-type image sensors [CIS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 개구를 포함하는 기판과, 개구를 둘러싸는 표시영역에 배치되며, 화소전극, 대향전극, 및 화소전극과 대향전극 사이의 중간층을 각각 포함하는 복수의 표시요소들, 및 개구와 표시영역 사이에 위치하고 복수의 서브금속층들을 구비하는 금속 적층 구조를 포함하며, 금속 적층 구조는, 제1홀을 포함하는 제1서브금속층, 및 제1서브금속층의 아래에 위치하며, 제1홀과 중첩하며 제1홀 보다 큰 직경의 제2홀을 포함하는 제2서브금속층을 포함하는, 표시 장치를 개시한다.

Description

표시 장치{Display apparatus}
본 발명의 실시예들은 표시 장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치 중 표시영역이 차지하는 면적을 확대하면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역에 다양한 구성요소를 배치할 수 있는 표시 장치의 연구가 이루어지고 있다.
개구를 구비하는 표시 장치의 경우, 개구의 측면으로 수분 등의 이물이 침투할 수 있으며, 이 경우 개구를 둘러싸는 표시요소들을 손상시킬 수 있다. 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 개구를 통한 투습을 방지할 수 있는 구조의 표시 패널 및 이를 구비한 표시 장치를 제공한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 측면에 따르면, 개구를 포함하는 기판; 상기 개구를 둘러싸는 표시영역에 배치되며, 화소전극, 대향전극, 및 상기 화소전극과 상기 대향전극 사이의 중간층을 각각 포함하는 복수의 표시요소들; 및 상기 개구와 상기 표시영역 사이에 위치하고 복수의 서브금속층들을 구비하는 금속 적층 구조;를 포함하며, 상기 금속 적층 구조는, 제1홀을 포함하는 제1서브금속층; 및 상기 제1서브금속층의 아래에 위치하며, 상기 제1홀과 중첩하며 상기 제1홀 보다 큰 직경의 제2홀을 포함하는 제2서브금속층;을 포함하는, 표시 장치를 개시한다.
상기 제2홀을 정의하는 상기 제2서브금속층의 에지는, 상기 제1홀을 정의하는 상기 제1서브금속층의 에지보다 상기 제2홀의 중심을 향해 더 돌출되어 팁을 형성하고, 상기 중간층에 포함된 적어도 하나의 유기물층은 상기 팁에 의해 분리될 수 있다.
상기 금속 적층 구조의 아래에 배치된 무기절연층을 더 포함하고, 기 팁에 의해 단절된 상기 적어도 하나의 유기물층의 일부는 상기 무기절연층 상에 위치할 수 있다.
상기 대향전극은 상기 팁에 의해 분리될 수 있다.
상기 적어도 하나의 유기물층은, 홀 수송층, 홀 주입층, 전자 수송층, 전자 주입층 중에서 선택된 하나 또는 그 이상을 포함할 수 있다.
상기 제1서브금속층과 상기 제2서브금속층은 서로 다른 금속을 포함할 수 있다.
상기 제1서브금속층 위에 위치하며, 상기 제1홀과 중첩하는 홀을 포함하는 유기절연층을 더 포함할 수 있다.
상기 유기절연층의 상기 홀의 직경은 상기 제1홀의 직경과 실질적으로 동일하거나 그보다 클 수 있다.
상기 금속 적층 구조는, 상기 제2서브금속층 아래에 배치되며, 상기 제1홀 및 상기 제2홀과 중첩하는 제3홀을 포함하는 제3서브금속층을 더 포함할 수 있다.
상기 제3홀의 직경은 상기 제2홀의 직경과 실질적으로 동일하거나 그 보다 작을 수 있다.
본 발명의 다른 실시예는, 개구, 상기 개구를 둘러싸는 표시영역, 및 상기 개구와 상기 표시영역 사이의 비표시영역을 포함하는 기판과, 상기 표시영역에 배치되며, 화소전극, 대향전극, 및 상기 화소전극과 상기 대향전극 사이의 중간층을 각각 포함하는 복수의 표시요소들과, 상기 복수의 표시요소들을 커버하고, 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함하는 박막봉지층과, 상기 비표시영역에 위치하고 복수의 서브금속층들을 구비하는 금속 적층 구조를 포함하며, 상기 금속 적층 구조는, 제1홀을 포함하는 제1서브금속층; 및 상기 제1서브금속층의 아래에 위치하며, 상기 제1홀과 중첩하는 제2홀을 포함하는 제2서브금속층;을 포함하고, 상기 제1홀을 정의하는 상기 제1서브금속층의 에지는, 상기 제2홀을 정의하는 상기 제2서브금속층의 에지 보다 상기 제2홀의 중심을 향해 돌출된 팁을 포함하고, 상기 중간층에 구비된 적어도 하나의 유기물층 또는 상기 대향전극 중 적어도 하나는 상기 팁에 의해 분리된, 표시 장치를 개시한다.
상기 적어도 하나의 유기물층은, 홀 수송층, 홀 주입층, 전자 수송층, 전자 주입층 중에서 선택된 하나 또는 그 이상을 포함할 수 있다.
상기 제1서브금속층과 상기 제2서브금속층은 서로 다른 금속을 포함할 수 있다.
상기 제1서브금속층은 티타늄을 포함하고, 상기 제2서브금속층은 알루미늄을 포함할 수 있다.
상기 제1서브금속층 위에 위치하고, 상기 제1홀과 중첩하는 홀을 포함하는 절연층을 더 포함할 수 있다.
상기 절연층은 유기절연층 또는 무기절연층을 포함할 수 있다.
상기 절연층의 상기 홀의 직경은 상기 제1홀의 직경과 실질적으로 동일하거나 그 보다 클 수 있다.
상기 금속 적층 구조는, 상기 제2서브금속층 아래에 배치되며, 상기 제1홀 및 상기 제2홀과 중첩하는 제3홀을 포함하는 제3서브금속층을 더 포함할 수 있다.
상기 제3홀의 직경은 상기 제2홀의 직경과 실질적으로 동일하거나 그 보다 작을 수 있다.
상기 적어도 하나의 무기봉지층은, 상기 제1홀 및 상기 제2홀의 내측면을 연속적으로 커버할 수 있다.
상술한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 표시 장치에 형성된 개구의 측면으로 수분 등의 이물이 침투하여 개구를 둘러싸는 표시요소들을 손상시키는 것을 방지할 수 있다.
그러나, 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 도시한 평면도이다.
도 4는 도 3의 표시 패널에 포함된 일 화소의 등가 회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도이다.
도 6a는 도 5의 AA'선에 다른 단면도이다.
도 6b는 도 6의 B부분을 확대한 단면도이다.
도 6c는 도 6b의 변형 실시예에 따른 단면도이다.
도 7은 내지 도 9는 본 발명의 일 실시예에 따른 표시 패널에 구비된 그루브의 예들을 도시한 단면도들이다.
도 10a 내지 도 10g는 본 발명의 일 실시예에 따른 표시 장치의 제조 공정을 순차적으로 도시한 단면도들이다.
도 11a 내지 도 11g는 본 발명의 다른 실시예에 따른 표시 장치의 제조 공정을 순차적으로 도시한 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서에서 사용되는 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 명세서에서 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 명세서에서 사용되는 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 명세서에서 “A 및/또는 B”은 A이거나, B이거나, A와 B인 경우를 나타낸다. 본 명세서에서“A, B, 또는 C 중 적어도 어느 하나”는 A이거나, B이거나, A와 B이거나, A와 C이거나, B와 C이거나, 또는 A와 B와 C인 경우를 나타낸다.
이하, 본 발명에 따른 실시예들을 도면을 참조하여 상세히 설명하기로 하며, 도면을 참조하여 설명함에 있어 실질적으로 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해 일부 층 및 영역의 두께를 과장되게 나타내었다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 표시 장치(1)는 빛을 방출하는 표시영역(DA)과 빛을 방출하지 않는 비표시영역(NDA)을 포함한다. 비표시영역(NDA)은 표시영역(DA)과 인접하게 배치된다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다.
표시 장치(1)는 표시영역(DA)에 의해 적어도 부분적으로 둘러싸인 개구영역(OA)을 포함한다. 일 실시예로, 도 1은 개구영역(OA)이 표시영역(DA)에 의해 전체적으로 둘러싸인 것을 도시한다. 비표시영역(NDA)은 개구영역(OA)을 둘러싸는 제1비표시영역(NDA1), 및 표시영역(DA)의 외곽을 둘러싸는 제2비표시영역(NDA2)을 포함할 수 있다. 제1비표시영역(NDA1)은 개구영역(OA)을 전체적으로 둘러싸고, 표시영역(DA)은 제1비표시영역(NDA1)을 전체적으로 둘러싸며, 제2비표시영역(NDA2)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않는다. 다른 실시예로서, 무기 EL 표시 장치(Inorganic Light Emitting Display), 퀀텀닷 발광 표시 장치(Quantum dot Light Emitting Display) 등과 같이 다양한 방식의 표시 장치가 사용될 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도로서, 도 1의 II-II'선에 따른 단면에 대응할 수 있다.
도 2를 참조하면, 표시 장치(1)는 표시 패널(10), 표시 패널(10) 상에 배치되는 입력 감지 부재(20), 및 광학적 기능 부재(30)를 포함할 수 있으며, 이들은 윈도우(40)로 커버될 수 있다. 표시 장치(1)는 휴대폰(mobile phone), 노트북, 스마트 워치와 같은 다양한 전자 기기일 수 있다.
표시 패널(10)은 이미지를 표시할 수 있다. 표시 패널(10)은 표시영역(DA)에 배치된 화소들을 포함한다. 화소들은 표시요소 및 이와 연결된 화소회로를 포함할 수 있다. 표시요소는 유기발광 다이오드, 무기발광 다이오드, 또는 퀀텀닷 발광 다이오드 등을 포함할 수 있다.
입력 감지 부재(20)는 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득한다. 입력 감지 부재(20)는 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 신호라인(trace line)들을 포함할 수 있다. 입력 감지 부재(20)는 표시 패널(10) 위에 배치될 수 있다.
입력 감지 부재(20)는 표시 패널(10) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제(OCA)와 같은 점착층을 통해 결합될 수 있다. 예컨대, 입력 감지 부재(20)는 표시 패널(10)을 형성하는 공정 이후에 연속적으로 이뤄질 수 있으며, 이 경우 점착층은 입력 감지 부재(20)와 표시 패널(10) 사이에 개재되지 않을 수 있다. 도 2에는 입력 감지 부재(20)가 표시 패널(10)과 광학적 기능 부재(30) 사이에 개재된 것을 도시하지만, 다른 실시예로서 입력 감지 부재(20)는 광학적 기능 부재(30) 위에 배치될 수 있다.
광학적 기능 부재(30)는 반사 방지층을 포함할 수 있다. 반사 방지층은 윈도우(40)를 통해 외부에서 표시 패널(10)을 향해 입사하는 빛(외부 광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자 및 편광자 자체 또는 보호필름이 반사방지 층의 베이스층으로 정의될 수 있다.
다른 실시예로, 반사 방지층은 블랙 매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시 패널(10)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 또 다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부 광 반사율이 감소될 수 있다.
광학적 기능 부재(30)는 렌즈층을 포함할 수 있다. 렌즈층은 표시 패널(10)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학적 기능 부재(30)는 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.
표시 패널(10), 입력 감지 부재(20), 및 광학적 기능 부재(30)는 개구를 포함할 수 있다. 이와 관련하여, 도 2에는 표시 패널(10), 입력 감지 부재(20), 및 광학적 기능 부재(30)가 각각 제1 내지 제3개구(10H, 20H, 30H)를 포함하며, 제1 내지 제3개구(10H, 20H, 30H)들이 서로 중첩되는 것을 도시한다. 제1 내지 제3개구(10H, 20H, 30H)들은 개구영역(OA)에 대응하도록 위치한다. 다른 실시예로, 표시 패널(10), 입력 감지 부재(20), 또는 광학적 기능 부재(30) 중 적어도 하나는 개구를 포함하지 않을 수 있다. 예컨대, 표시 패널(10), 입력 감지 부재(20), 및 광학적 기능 부재(30) 중에서 선택된 어느 하나, 또는 두 개의 구성요소는 개구를 포함하지 않을 수 있다.
컴포넌트(50)는 개구영역(OA)에 대응할 수 있다. 컴포넌트(50)는 도 2에 실선으로 도시된 바와 같이 제1 내지 제3개구(10H, 20H, 30H) 내에 위치하거나, 점선으로 도시된 바와 같이 표시 패널(10)의 아래에 배치될 수 있다.
컴포넌트(50)는 전자요소를 포함할 수 있다. 예컨대, 컴포넌트(50)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 수광하여 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 일부 실시예에서, 개구영역(OA)은 컴포넌트(50)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)으로 이해될 수 있다.
다른 실시예로, 표시 장치(1)가 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(50)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 지시하는 바늘 등을 포함하는 부재일 수 있다. 표시 장치(1)가 시계 바늘이나 차량용 계기판을 포함하는 경우, 컴포넌트(50)가 윈도우(40)를 관통하여 외부로 노출될 수 있으며, 윈도우(40)는 개구영역(OA)에 대응하는 개구를 포함할 수 있다.
컴포넌트(50)는 전술한 바와 같이 표시 패널(10)의 기능과 관계된 구성요소(들)를 포함하거나, 표시 패널(10)의 심미감을 증가시키는 액세서리와 같은 구성요소 등을 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 도시한 평면도이고, 도 4는 도 3의 표시 패널에 포함된 일 화소의 등가 회로도이다.
도 3을 참조하면, 표시 패널(10)은 표시영역(DA) 및 제1 및 제2비표시영역(NDA1, NDA2)를 포함한다. 도 3은 표시 패널(10) 중 기판(100)의 모습으로 이해될 수 있다. 예컨대, 기판(100)이 개구영역(OA), 표시영역(DA), 제1 및 제2비표시영역(NDA1, NDA2)를 갖는 것으로 이해될 수 있다.
표시 패널(10)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 각 화소(P)는 도 4에 도시된 바와 같이 화소회로(PC), 및 화소회로(PC)에 연결된 표시요소로서, 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 따라 데이터라인(DL)으로부터 입력된 데이터 전압을 제1박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)는 제2전원전압(ELVSS)을 공급받을 수 있다.
도 4는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있음은 물론이다.
다시 도 3을 참조하면, 제1비표시영역(NDA1)은 개구영역(OA)을 둘러쌀 수 있다. 제1비표시영역(NDA1)은 빛을 방출하는 유기발광다이오드와 같은 표시요소가 배치되지 않은 영역으로, 제1비표시영역(NDA1)에는 개구영역(OA) 주변에 구비된 화소(P)들에 신호를 제공하는 신호라인들이 지나가거나 후술할 그루브(들)이 배치될 수 있다. 제2비표시영역(NDA2)에는 각 화소(P)에 스캔신호를 제공하는 스캔 드라이버(1100), 각 화소(P)에 데이터신호를 제공하는 데이터 드라이버(1200), 및 제1 및 제2전원전압을 제공하기 위한 메인 전원배선(미도시) 등이 배치될 수 있다. 도 4에는 데이터 드라이버(1200)가 기판(100)의 일 측변에 인접하게 배치된 것을 도시하나, 다른 실시예에 따르면, 데이터 드라이버(1200)는 표시 패널(10)의 일 측에 배치된 패드와 전기적으로 접속된 FPCB(flexible Printed circuit board) 상에 배치될 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 일부를 도시한 평면도로서, 개구영역에 인접한 제1비표시영역에 위치하는 그루브를 도시한다.
도 5를 참조하면, 개구영역(OA)과 표시영역(DA) 사이에는 하나 또는 그 이상의 그루브들이 위치한다. 이와 관련하여, 도 5에서는 개구영역(OA)과 표시영역(DA) 사이에 3 개의 그루브(G)들이 위치한 것을 도시하나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1비표시영역(NDA1)에는 1개, 2개, 또는 4개 이상의 그루브들이 배치될 수 있다.
그루브(G)들은 제1비표시영역(NDA1)에서 개구영역(OA)을 전체적으로 둘러싸는 고리 형상일 수 있다. 그루브(G)들 각각의 직경은 개구영역(OA)의 직경보다는 크게 형성될 수 있다. 평면상에서 개구영역(OA)을 둘러싸는 그루브(G)들은 소정의 간격 이격될 수 있다.
한편, 도 5에 도시되지는 않았으나, 그루브(G)들이 형성된 영역과 표시영역(DA) 사이에는 개구영역(OA)의 가장자리를 우회하는 데이터라인 및/또는 스캔라인의 우회 부분들이 형성될 수 있다. 즉, 그루브(G)들은 상기 데이터라인 및/또는 스캔라인보다 개구영역(OA)에 더 인접하게 위치할 수 있다.
도 6a는 도 5의 AA’선에 다른 단면도이다.
도 6a를 참조하면, 표시 패널(10)은 개구영역(OA), 표시영역(DA), 및 이들 사이의 제1비표시영역(NDA1)을 포함한다. 표시 패널(10)은 개구영역(OA)에 해당하는 제1개구(10H)를 포함할 수 있다.
도 6a의 표시영역(DA)에는 도 4를 참조하여 설명한 각 화소(P)의 화소회로(PC) 중 구동 박막트랜지스터(T1) 및 스토리지 커패시터(Cst)가 구비된 것이 도시되어 있다. 설명의 편의를 위해 도 6a의 표시영역(DA)에 배치된 구성을 적층 순서에 따라 설명한다.
기판(100)은 다층일 수 있다. 예컨대, 기판(100)은 순차적으로 적층된, 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)을 포함할 수 있다.
제1 및 제2베이스층(101, 103)은 각각 고분자 수지를 포함할 수 있다. 예컨대, 제1 및 제2베이스층(101, 103)은 폴리에테르술폰(PES, polyethersulphone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등과 같은 고분자 수지를 포함할 수 있다. 전술한 고분자 수지는 투명할 수 있다.
제1 및 제2배리어층(102, 104)은 각각, 외부 이물질의 침투를 방지하는 배리어층으로서, 실리콘나이트라이드(SiNx) 및/또는 실리콘옥사이드(SiOx)와 같은 무기물을 포함하는 단층 또는 다층일 수 있다.
기판(100) 상에는 불순물이 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하기 위한 버퍼층(111)이 형성될 수 있다. 버퍼층(111)은 실리콘나이트라이드 또는 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
버퍼층(111) 상에는 반도체층(A1)이 배치될 수 있다. 반도체층(A1)은 비정질 실리콘을 포함하거나, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A1)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 일부 실시예에서, 반도체층(A1)은 Zn 산화물계 물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있다. 또 다른 실시예에서, 반도체층(A1)은 ZnO에 인듐(In), 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체일 수 있다. 반도체층(A1)은 채널영역과 상기 채널영역의 양옆에 배치된 소스 영역 및 드레인 영역을 포함할 수 있다. 반도체층(A1)은 단층 또는 다층으로 구성될 수 있다.
반도체층(A1) 상에는 게이트절연층(112)을 사이에 두고, 상기 반도체층(A1)과 적어도 일부 중첩되도록 게이트전극(G1)이 배치된다. 게이트전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 게이트전극(G1)은 Mo의 단층일 수 있다. 게이트전극(G1)과 동일한 층에 스토리지 커패시터(Cst)의 제1전극(CE1)이 배치될 수 있다. 제1전극(CE1)은 게이트전극(G1)과 동일 물질로 형성될 수 있다.
스토리지 커패시터(Cst)는 제1층간절연층(113)을 사이에 두고 중첩하는 하부 전극(CE1)과 상부 전극(CE2)을 포함한다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 4는 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부 전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제2층간절연층(115)으로 커버될 수 있다.
층간절연층들(113, 115)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 층간절연층들(113, 115)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
층간절연층들(113, 115) 상에는 소스전극(S1) 및 드레인전극(D1)이 배치될 수 있다.
소스전극(S1) 및 드레인전극(D1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(S1) 및 드레인전극(D1)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 소스전극(S1) 및 드레인전극(D1)은 층간절연층들(113, 115)에 형성된 컨택홀을 통해서 반도체층(A1)의 소스영역 또는 드레인영역에 접속될 수 있다.
스토리지 커패시터(Cst)의 제2전극(CE2)은 층간절연층(115)을 사이에 두고 제1전극(CE1)과 중첩하며, 커패시턴스을 형성한다. 이 경우, 층간절연층(115)은 스토리지 커패시터(Cst)의 유전체층의 기능을 할 수 있다.
소스전극(S1) 및 드레인전극(D1) 상에는 제1평탄화층(117) 및 제2평탄화층(119)이 배치되고, 평탄화층들(117, 119) 상에는 유기발광다이오드(OLED)가 배치될 수 있다.
제1평탄화층(117) 및 제2평탄화층(119) 사이에는 연결전극(CM)이 배치될 수 있다. 구체적으로, 제1평탄화층(117) 상에는 연결전극(CM)이 배치될 수 있고, 연결전극(CM) 상에는 연결전극(CM)을 덮도록 제2평탄화층(119)이 배치될 수 있다.
연결전극(CM)은 제1평탄화층(117)에 형성된 제1컨택홀(CNT1)을 통해서 소스전극(S1) 또는 드레인전극(D1) 중 하나에 접속될 수 있고, 제2평탄화층(119)에 형성된 제2컨택홀(CNT2)을 통해서 후술하는 화소전극(221)에 접속될 수 있다.
평탄화층들(117, 119)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있으며, 평탄한 상면을 제공한다. 평탄화층들(117, 119)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 이때 제1평탄화층(117) 및 제2평탄화층(119)은 서로 동일한 물질로 형성될 수도 있고, 서로 다른 물질로 형성될 수도 있다.
기판(100)의 표시영역(DA)에 있어서, 제2평탄화층(119) 상에는 유기발광다이오드(OLED)가 배치된다. 유기발광다이오드(OLED)는 화소전극(221), 유기발광층을 포함하는 중간층(222) 및 대향전극(223)을 포함한다.
전술한 바와 같이, 화소전극(221)은 제2평탄화층(119)에 형성된 제2컨택홀(CNT2)을 통해서 연결전극(CM)에 접속되며, 이에 따라 화소전극(221)은 연결전극(CM)을 매개로 하여 소스전극(S1) 또는 드레인전극(D1) 중 하나에 전기적으로 연결될 수 있다.
화소전극(221)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소전극(221)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사층과, 반사층 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 화소전극(221)은 ITO/Ag/ITO로 구비될 수 있다.
제2평탄화층(119) 상에는 화소정의막(121)이 배치될 수 있으며, 화소정의막(121)은 표시영역(DA)에서 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(221)의 중앙부가 노출되도록 하는 개구(OP)를 가짐으로써 화소의 발광영역을 정의하는 역할을 할 수 있다. 또한, 화소정의막(121)은 화소전극(221)의 가장자리와 화소전극(221) 상부의 대향전극(223)의 사이의 거리를 증가시킴으로써 화소전극(221)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.
화소정의막(121)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
유기발광다이오드(OLED)의 중간층(222)은 발광층(222a)을 포함할 수 있다. 발광층(222a)은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 발광층(222a)은 저분자 유기물 또는 고분자 유기물일 수 있다.
발광층(222a)의 아래 및/또는 위에는 기능층(222b)이 배치될 수 있다. 기능층(222b)은 단층 또는 다층일 수 있다.
도 6a에 도시된 바와 같이, 기능층(222b)이 발광층(222a) 아래에 배치되는 경우, 기능층(222b)은 홀 수송층(HTL; hole transport layer) 및/또는 홀 주입층(HIL; hole injection layer)을 포함할 수 있다. 예컨대, 기능층(222b)이 고분자 물질로 형성되는 경우, 기능층(222b)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 기능층(222b)이 저분자 물질로 형성되는 경우, 기능층(222b)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
한편, 도 6a에 도시되지는 않았으나, 발광층(222a) 상에도 추가로 기능층이 배치될 수 있다. 이러한 추가 기능층은 언제나 구비되는 것은 아니며, 예컨대 전술한 기능층(222b)과 발광층(222a)을 고분자 물질로 형성하는 경우에는 추가 기능층을 형성하는 것이 바람직하다. 상기 추가 기능층은 단층 또는 다층일 수 있으며, 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
중간층(222) 중 발광층(222a)은 표시영역(DA)에서 각 화소(P)마다 배치될 수 있다. 발광층(222b)은 화소정의막(121)의 개구를 통해 노출된 화소전극(221)의 상면과 접촉할 수 있다. 중간층(222) 중 기능층(222b) 및 전술한 추가 기능층은 도 6a에 도시된 표시영역(DA)뿐만 아니라 제1비표시영역(NDA1) 상에도 형성될 수 있다.
대향전극(223)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향전극(223)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향전극(223)은 표시영역(DA) 및 주변영역(PA)에 걸쳐 배치되며, 중간층(222)과 화소정의막(121)의 상부에 배치될 수 있다.
대향전극(223)은 복수의 유기발광다이오드(OLED)들에 있어서 일체(一體)로 형성되어 복수의 화소전극(221)에 대응할 수 있다. 또한, 대향전극(223)은 표시영역(DA)뿐만 아니라 제1비표시영역(NDA1) 상에도 형성될 수 있다. 중간층(222) 및 대향전극(223)은 열 증착법에 의해 형성될 수 있다.
대향전극(223) 상에는 캡핑층(미도시)이 더 배치될 수 있다. 상기 캡핑층은 LiF, 무기물, 또는/및 유기물을 포함할 수 있으며, 대향전극(223)과 마찬가지로 표시영역(DA)뿐만 아니라 제1비표시영역(NDA1) 상에도 형성될 수 있다..
화소정의막(121) 상에는 마스크 찍힘 방지를 위한 스페이서(미도시)가 더 포함될 수 있다. 상기 스페이서는 화소정의막(121)과 일체(一體)로 형성될 수 있다. 예컨대, 상기 스페이서와 화소정의막(121)는 하프톤 마스크 공정을 이용하여 동일한 공정에서 동시에 형성될 수 있다.
유기발광다이오드(OLED)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있으므로, 봉지기판 또는 박막봉지층으로 덮어 보호될 수 있다. 일 실시예로, 유기발광다이오드(OLED) 상에는 박막봉지층(300)이 대략 기판(100)의 전면(全面)을 덮도록 배치될 수 있으며, 박막봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 도 6a은 박막봉지층(300)이 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드와 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다.
유기봉지층(320)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 유기봉지층(320)은 전술한 소재의 모노머를 도포한 후 이를 경화하여 형성할 수 있다.
도 6a의 제1비표시영역(NDA1)을 참조하면, 제1비표시영역(NDA1)은 상대적으로 표시영역(DA)에 인접한 제1서브-비표시영역(SNDA1) 및 상대적으로 개구영역(OA) 또는 제1개구(10H)에 인접한 제2서브-비표시영역(SNDA2)을 포함할 수 있다.
제1서브-비표시영역(SNDA1)은 신호라인들, 예컨대 데이터라인(DL)들이 지나는 영역일 수 있다. 이때 데이터라인(DL)들은 개구영역(도 5의 OA)을 우회하는 데이터라인들에 해당할 수 있으며, 이 경우 제1서브-비표시영역(SNDA1)은 데이터라인(DL)들이 지나는 배선영역일 수 있다.
데이터라인(DL)들은 도 6a에 도시된 바와 같이 절연층을 사이에 두고 교번적으로 배치될 수 있다. 또는, 도시되지는 않았으나, 데이터라인(DL)들은 동일한 절연층 상에 배치될 수 있다. 이웃한 데이터라인(DL)들이 절연층(예컨대, 제2층간절연층(115))을 사이에 두고 아래와 위에 각각 배치되는 경우, 이웃한 데이터라인(DL)들 사이의 갭(피치)을 줄일 수 있으며, 제1비표시영역(NDA1)의 폭을 줄일 수 있다. 도 9는 제1서브-비표시영역(SNDA1)에 데이터라인(DL)들이 위치하는 것을 나타내고 있으나, 이외에도 스캔라인들이 위치할 수도 있다. 이 경우 스캔라인들은 데이터라인(DL)들과 교차하면서 개구영역(도 5의 OA)을 우회할 수 있다.
제2서브-비표시영역(SNDA2)은 그루브(G)들이 배치되는 일종의 그루브영역으로서, 도 6a은 제2서브-비표시영역(SNDA2)에 위치하는 3개의 그루브(G)를 도시한다.
그루브(G)는 기판(100)상에 배치된 금속 적층 구조(ST)에 포함된 일부 서브금속층들을 제거하여 형성할 수 있다. 금속 적층 구조(ST)는 무기절연층(IL) 상에 배치될 수 있다. 무기절연층(IL)은 전술한 바와 같이 게이트절연층(112), 제1층간절연층(113), 제2층간절연층(115) 등과 같이 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)에 개재된 절연층들을 포함한 구성이다. 또한, 상기 무기물층에는 무기절연층(IL) 및 상기 금속층 외에도, 버퍼층(111), 제2배리어층(104) 등이 더 포함될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 무기절연층(IL)에 있어서 제2배리어층(104), 버퍼층(111), 게이트절연층(112), 제1층간절연층(113), 제2층간절연층(115) 중 일부층이 생략될 수도 있다.
금속 적층 구조(ST)는 제1금속층(L1) 및 제2금속층(L2)을 포함할 수 있으며, 제1금속층(L1) 및 제2금속층(L2)은 각각 복수의 서브금속층들을 포함할 수 있다. 제1금속층(L1)은 표시영역(DA)의 연결금속(CM)과 동일 물질을 포함하는 층일 수 있으며, 제2금속층(L2)은 표시영역(DA)의 소스전극(S1) 또는 드레인전극(D1) 중 적어도 하나와 동일 물질을 포함하는 층일 수 있다. 그러나, 제2금속층(L2)이 반드시 포함되는 것은 아니며, 무기절연층(IL)의 바로 위에 제1금속층(L1)이 배치될 수도 있다.
금속 적층 구조(ST)에 정의된 그루브(G)는 도 6b에 도시된 바와 같이 금속 적층 구조(ST)의 서브금속층들 각각의 홀이 중첩되면서 형성될 수 있으며, 금속 적층 구조(ST)는 최상층의 서브금속층에 형성된 제1홀(H1)의 폭은 그 아래의 서브금속층(들)에 형성된 제2홀(H2)의 폭 보다 작게 형성될 수 있다. 즉, 제1홀(H1)을 정의하는 금속 적층 구조(ST)의 최상층의 서브금속층의 에지는 제2홀(H2)을 정의하는 서브금속층의 에지 보다 제1홀(H1)의 중심을 향해 더 돌출되어 팁(T)을 형성할 수 있다.
그루브(G)는 표시영역(DA)의 중간층(222)을 형성하는 공정 이전에 형성될 수 있다. 표시 장치에 포함된 유기물을 포함하는 층은 수분이 진행할 수 있는 투습 경로가 되기에, 표시영역(DA)뿐만 아니라 제1비표시영역(NDA1)에도 형성되는 유기물층 예컨대 기능층(222b)이 그루브(G)를 중심으로 분리 또는 단절되게 함으로써 전술한 투습 경로의 형성을 방지할 수 있다. 열증착법으로 형성되는 대향전극(223)도 유기물층, 예컨대 기능층(222b)과 유사하게 그루브(G)를 중심으로 분리 또는 단절될 수 있다. 그루브(G)의 저면(BS) 상에는 도 6b에 도시된 바와 같이, 기능층(222b) 및 대향전극(223)의 일부가 잔류하게 된다. 다른 실시예로, 도 6c를 참조하면, 중간층(222)은 발광층(222a) 상에 위치하는 추가 기능층(222c)을 포함할 수 있고, 이 경우, 그루브(G)에 의해 기능층(222b), 추가 가능층(222c) 및 대향전극(223)이 단절될 수 있다. 이 경우, 그루브(G)의 저면(BS) 상에는 분리된 기능층(222b), 추가 가능층(222c) 및 대향전극(223)의 일부들이 잔류할 수 있다. 그루브(G)의 저면(BS)은 금속 적층 구조(ST)의 아래에 배치된 절연층의 상면과 동일한 면 상에 위치할 수 있다.
금속 적층 구조(ST) 상에는 적어도 하나의 절연층이 배치될 수 있다. 예컨대, 도 6a 및 도 6b에 도시된 바와 같이, 금속 적층 구조(ST) 상에 적어도 하나의 유기절연층, 예컨대 제2평탄화층(119) 및 화소정의막(121)을 포함할 수 있다. 다른 실시예로, 금속 적층 구조(ST) 상에는 무기절연층이 배치되거나, 무기절연층 및 유기절연층이 배치될 수 있다. 금속 적층 구조(ST) 상에 배치된 유기절연층은 도 6a에 도시된 바와 같이 제1개구(10H)를 정의하는 기판(100)의 에지로부터 측방향(도 6a에서 수평 방향 또는 기판의 상면과 나란한 방향)을 따라 소정의 거리만큼 이격될 수 있다.
전술한 금속 적층 구조(ST) 상의 적어도 하나의 절연층은 그루브(G)와 중첩하는 홀을 포함하되, 홀의 직경은 그루브(G)를 이루는 금속 적층 구조(ST)의 최상층인 서브금속층의 제1홀의 직경과 실질적으로 동일하거나 그보다 클 수 있다. 예컨대, 제2평탄화층(119) 및 화소정의막(121) 각각은 그루브(G)의 일부를 커버하도록 제2서브비표시영역(SNDA2)로 연장되되 그루브(G)와 중첩하는 홀(121H, 119H)을 각각 포함할 수 있다. 제2평탄화층(119) 및 화소정의막(121)이 도 6b에 도시된 바와 같이 경사진 측면을 포함하는 경우 홀(121H, 119H)의 직경은 변할 수 있는데, 이때 홀(121H, 119H)의 직경은 바닥면에 인접한 부분에서 측정한 값으로 이해할 수 있다.
적어도 하나의 격벽은 그루브(G)와 인접하게 배치될 수 있다. 예컨대, 격벽은 이웃한 그루브(G)들 사이에 형성될 수 있다. 이와 관련하여 도 6a는 표시영역(DA)에 인접한 순으로, 제2서브-비표시영역(SNDA2)에는 제1격벽(510) 및 제2격벽(520)이 형성될 수 있다.
제1격벽(510) 및 제2격벽(520)은 유기봉지층(320)을 형성하는 공정에서 유기물의 흐름을 제어하는 댐 기능을 할 수 있다. 일부 실시예에서, 제1격벽(510) 및 제2격벽(520) 중 하나는 생략될 수 있다. 도 6a에 도시되지는 않았으나, 제1격벽(510)은 제2평탄화층(119) 및 화소정의막(121) 이외에, 화소정의막(121) 상의 스페이서를 더 구비할 수 있다. 복수의 그루브(G)들 중 표시영역(DA)에 인접한 그루브(G)는 유기봉지층(320)의 일부를 적어도 부분적으로 채워질 수 있다. 제1무기봉지층(310)은 그루브(G)의 내부 표면을 전체적으로 그리고 연속적으로 커버할 수 있다. 제2무기봉지층(330)의 일부는 제2서브-비표시영역(SNDA2)에서 제1무기봉지층(310)과 직접 접촉할 수 있다. 복수의 그루브(G) 중 적어도 하나의 그루브(G) 상에서 제2무기봉지층(330)은 제1무기봉지층(310)과 직접 접촉할 수 있다. 제1 및 제2무기봉지층(310, 330)은 제1 및 제2격벽(510, 520)의 상면 위에서도 서로 접촉할 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 패널에 구비된 그루브의 예들을 도시한 단면도이다.
먼저 도 7을 참조하면, 무기절연층(IL) 상에는 제2금속층(L2)이, 제2금속층(L2) 상에는 제1금속층(L1)이 배치될 수 있다. 제2금속층(L2)은 박막트랜지스터(도 6a의 TFT)의 소스전극(도 6a의 S1) 및 드레인전극(도 6a의 D1) 중 적어도 하나와 동일 물질을 포함할 수 있으며, 제1금속층(L1)은 연결금속(도 6a의 CM)과 동일 물질을 포함할 수 있음은 전술한 바와 같다.
제1금속층(L1) 또는 제2금속층(L2) 중 적어도 어느 하나는 복수의 서브금속층들을 포함할 수 있다. 일 실시예로, 제1금속층(L1)은 서로 다른 물질을 포함하는 제1서브층(또는 제1서브금속층, M1) 및 제2서브층(또는 제2서브금속층, M2)을 구비할 수 있다. 이때 제1서브층(M1)은 티타늄(Ti)을 포함하고, 제2서브층(M2)은 알루미늄(Al)을 포함할 수 있으며, 예컨대 제1서브층(M1) 및 제2서브층(M2)은 순차적으로 번갈아 적층되어 Ti/AlTi의 샌드위치 구조로 형성될 수 있다.
일 실시예로, 제2금속층(L2)은 제1금속층(L1)과 동일 물질로 형성될 수 있다. 이 경우 제2금속층(L2)은 제1금속층(L1)과 마찬가지로, 제1서브층(M1) 및 제2서브층(M2)은 순차적으로 번갈아 적층되어 Ti/AlTi의 샌드위치 구조로 형성될 수 있다.
제1금속층(L1) 및 제2금속층(L2)으로 구성된 금속 적층 구조(ST)는 복수의 서브금속층들을 포함하며, 금속 적층 구조(ST)에는 두께방향으로 오목한 그루브(G)가 정의될 수 있다. 그루브(G)는 복수의 서브금속층들 중 최상층에 배치된 서브 금속층과 그 아래에 배치된 적어도 하나의 서브금속층에 형성된 홀들로 형성될 수 있다.
예컨대, 금속 적층 구조(ST)의 최상층인 서브금속층, 예컨대 제1금속층(L1)의 상부에 배치된 제1서브층(M1)은 제1홀(H1)을 포함하고, 그 아래에 배치된 제1금속층(L1)의 제2서브층(M2)은 제1홀(H1)보다 큰 제2홀(H2)을 포함할 수 있다. 제1홀(H1)을 정의하는 제1금속층(L1)의 상부 제1서브층(M1)의 에지는 제2홀(H2)을 정의하는 제1금속층(L1)의 제2서브층(M2)의 에지 보다 제1홀(H1)의 중심을 향해 더 돌출된 팁(T)을 포함할 수 있다.
제1금속층(L1)의 제2서브층(M2)의 아래에 배치된 하부 서브금속층들도 홀을 포함하되, 홀을 정의하는 하부서브금속층들 각각의 에지는 제1금속층(L1)의 제2서브층(M2)의 에지와 함께 그루브(G)의 측면을 정의할 수 있다.
예컨대, 제1금속층(L1)의 하부 제1서브층(M1), 제2금속층(L2)의 상부 제1서브층(M1), 제2금속층(L2)의 제2서브층(M2)들 각각의 홀의 직경은 제1홀(H1)의 직경 보다 클 수 있다. 금속 적층 구조(ST)의 처마 구조로부터의 깊이가 충분히 확보될 수 있다면 금속 적층 구조(ST)의 최하층인 서브금속층의 홀의 직경은 제1홀(H1)의 직경보다 크거나, 작거나, 같을 수 있다.
제1금속층(L1)의 상부 제1서브층(M1)의 에지가 제1금속층(L1)의 제2서브층(M2)의 에지 보다 더 돌출된 구조, 예컨대 언더컷 구조 또는 처마 구조를 통해 중간층(222)에 포함된 적어도 하나의 유기물층 및 대향전극(223)은 분리 또는 단절될 수 있다. 이와 관련하여, 도 7은 중간층(222)에 포함된 적어도 하나의 유기물층이 기능층(222b)을 포함하고, 기능층(222b) 및 대향전극(223)이 분리된 것을 도시한다. 분리된 기능층(222b) 및 대향전극(223)의 일부는 그루브(G)의 저면(BS) 상에 위치할 수 있다. 다른 실시예로, 중간층(222)에 포함된 적어도 하나의 유기물층은 기능층(222b) 및 도 6c를 참조하여 설명한 추가 기능층(222c)을 포함할 수 있다. 기능층(222b) 및 대향전극(223)과 다르게, 제1 및 제2무기봉지층(310, 330)은 대향전극(223)의 상면, 및 그루브(G)의 내부 표면을 전체적으로 그리고 연속적으로 커버할 수 있다.
한편, 도 7에는 제1금속층(L1) 및 제2금속층(L2)을 제거하여 그루브(G)를 형성하는 것으로 도시되어 있으나, 그루브(G) 형성 과정에서 무기절연층(IL)의 일부가 제거될 수도 있다. 이로써 그루브(G)의 저면(BS)은 제1금속층(L1)의 상면(TS)보다 하부에 위치하게 되며, 예컨대 그루브(G)의 저면(BS)은 무기절연층(IL)의 상면에 접촉하는 면일 수도 있고, 무기절연층(IL)의 중층부에 접촉하는 면일 수도 있다.
도 7에서는 금속 적층 구조(ST) 상에 별도의 절연층이 배치되지 않는 것을 도시한다. 그러나 본 발명은 이에 한정되지 않는다. 다른 실시예로서 도 8 및 도 9에 도시된 바와 같이 금속 적층 구조(ST) 상에는 절연층, 예컨댄 무기절연층 및/또는 유기절연층이 배치될 수 있다.
도 8 및 도 9는 각각 본 발명의 일 실시예에 따른 표시 패널에 구비된 그루브의 예들을 도시한 단면도이다.
도 8 및 도 9에 도시된 실시예들의 경우, 제1금속층(L1)과 기능층(222b) 사이에 제2평탄화층(119) 및/또는 화소정의막(121)을 포함하는 유기절연층이 배치된다는 점 외에는 도 7에 도시된 실시예와 동일 또는 유사하다. 따라서, 이하에서는 도 8 및 도 9에 도시된 실시예들과 도 7에 도시된 실시예와의 차이점을 중심으로 설명하기로 한다.
도 8 및 도 9를 참조하면, 금속 적층 구조(ST) 상에는 절연층이 더 배치될 수 있다. 예컨대, 도 8에 도시된 바와 같이 제2평탄화층(119)이 금속 적층 구조(ST) 상에 배치되고, 도 9에 도시된 바와 같이 제2평탄화층(119) 및 화소정의막(121)이 배치될 수 있다.
전술한 바와 같이 기능층(222b) 및 대향전극(223)은 그루브에 의해 분리되거나 단절될 수 있는데, 이 때 그루브(G)를 정의하는 금속 적층 구조(ST) 상에 절연층이 더 배치되는 경우, 해당 절연층의 높이 차이 등에 의해 분리 및 단절이 더욱 용이하게 이루어질 수 있다. 또한, 제2평탄화층(119) 및/또는 화소정의막(121)은 금속 적층 구조(ST)를 보호할 수 있으며, 팁(T)의 파손을 방지할 수 있다.
제2평탄화층(119) 및/또는 화소정의막(121)은 홀(119H, 121H)을 포함하되, 홀(119H, 121H)의 직경은 제1홀(H1)의 직경과 실질적으로 동일하거나 그보다 큰 것은 앞서 설명한 바와 마찬가지이다.
한편, 도 8 및 도 9에 도시되지는 않았으나, 제2평탄화층(119) 및/또는 화소정의막(121) 상에 위치하는 단절된 기능층(222b) 및 대향전극(223)의 일 부분들은 홀(119H, 121H)을 정의하는 제2평탄화층(119) 및/또는 화소정의막(121)의 측면을 적어도 부분적으로 커버될 수 있다. 이는 도 6a에서, 기능층(222b) 및 대향전극(223)이 화소정의막(121)에 형성된 홀(121H) 및 제2평탄화층(119)에 형성된 홀(119H) 각각의 측면을 커버하는 것과 같다.
도 8 및 도 9는 중간층(222)에 포함된 적어도 하나의 유기물층이 기능층(222b)을 포함하는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않으며 다른 실시예로 앞서 도 6c를 참조하여 설명한 바와 같이 중간층(222)에 포함된 적어도 하나의 유기물층은 기능층(222b) 및 추가 기능층(222c)을 포함할 수 있다.
도 10a 내지 도 10g는 본 발명의 일 실시예에 따른 표시 장치의 제조 공정을 순차적으로 도시한 단면도들이며, 도 10a 내지 도 10g은 도 6a의 B부분과 대응될 수 있다.
먼저 도 10a에 도시된 바와 같이, 무기절연층(IL) 상에 제2금속층(L2) 및 제1금속층(L1)을 포함하는 금속 적층 구조(ST)를 형성한다. 제2금속층(L2) 및 제1금속층(L1)은 도 6의 제1비표시영역(NDA1)에 위치할 수 있고, 무기절연층(IL)은 도 6의 표시영역(DA) 및 제1비표시영역(NDA1)에 걸쳐 위치할 수 있다.
이어서, 제1금속층(L1) 상에 제2평탄화층(119) 및 화소정의막(121)을 순차적으로 적층한다. 이때 제2평탄화층(119) 및 화소정의막(121) 중 적어도 하나는 생략될 수 있다. 또한, 제2금속층(L2)을 생략하고 무기절연층(IL) 상에 바로 제1금속층(L1)을 적층할 수도 있다.
이 단계는 도 6a의 표시영역(DA)에 위치하는 박막트랜지스터(TFT), 스토리지 커패시터(Cst), 연결금속(CM) 및 화소전극(221)을 형성한 이후의 공정일 수 있다. 제2금속층(L2)은 박막트랜지스터(도 6a의 TFT)의 소스전극(도 6a의 S1) 및 드레인전극(도 6a의 D1)을 형성하는 단계에서 함께 형성되고, 제1금속층(L1)은 연결금속(도 6a의 CM)을 형성하는 단계에서 함께 형성된다. 제2평탄화층(119)은 연결금속(도 6a의 CM)을 형성한 이후에 형성되고, 화소정의막(121)은 화소전극(도 6a의 221)을 형성한 이후에 형성되며, 제2평탄화층(119) 및 화소정의막(121)은 도 6a의 표시영역(DA)뿐 아니라 제1비표시영역(NDA1)에도 형성될 수 있음은 전술한 바와 같다.
제2평탄화층(119) 및 화소정의막(121) 각각에는 그루브(도 9의 G)가 형성될 위치에 대응하여 미리 홀(119H, 121H)을 형성해 둘 수 있다.
다음으로 도 10b에 도시된 바와 같이, 화소정의막(121) 상에 포토레지스트층(PR)을 형성한다. 포토레지스트층(PR)에는 그루브(도 9의 G)가 형성될 위치에 대응하는 개구(OPm)가 구비될 수 있다. 포토레지스트층(PR)의 개구(OPm)는, 미리 형성해 둔 제2평탄화층(119)의 홀(119H) 및 화소정의막(121)의 홀(121H)에 대응하며, 이를 위해 포토레지스트층(PR)과 하부의 유기절연층들(119, 121)을 서로 얼라인하는 작업이 수반될 수 있다.
다음으로 도 10c에 도시된 바와 같이, 제1금속층(L1) 및 제2금속층(L2)에, 포토레지스트층(PR)을 마스크로 하여 포토레지스트층(PR)의 개구(OPm)에 대응하는 제1홀(H1)을 형성한다. 이러한 포토레지스트층(PR)은 그루브(도 9의 G) 형성이 완료되기까지 잔류하면서, 패터닝 마스크로서의 기능을 유지할 수 있다.
금속 적층 구조(ST)의 최상층에 배치된 서브금속층의 제1홀(H1)에 형성되는 공정에서, 그 아래에 배치된 서브금속층들도 제거될 수 있다. 예컨대, 제1금속층(L1) 및 제2금속층(L2)을 함께 제거하여 형성될 수 있다. 제1금속층(L1) 및 제2금속층(L2)은 건식 식각(dry etching)을 이용하여 일회에 제거될 수 있다.
도 10c 등에는 제1금속층(L1) 및 제2금속층(L2)만 제거되는 것으로 도시되어 있으나, 제2금속층(L2) 하부의 무기절연층(IL) 또한 함께 제거될 수도 있다.
다음으로 도 10d에 도시된 바와 같이, 제1금속층(L1)의 제2서브층(M2) 및 제2금속층(L2)의 제2서브층(M2)에, 이전 단계(도 10c 참조)에서 형성된 제1홀(H1)에 대응하는 제2홀(H2)을 형성한다. 이 단계에서는, 언더컷 구조 또는 처마 구조를 구현하기 위해 제2서브층(M2)에 제1홀(H1)보다 크기 및/또는 직경이 큰 제2홀(H2)을 형성하게 된다.
본 실시예의 경우, 제2홀(H2)은 습식 식각(wet etching)을 이용하여 일회에 제거될 수 있다. 일 실시예로, 습식 식각 공정에서 티타늄(Ti)을 포함하는 제1서브층(M1)은 상대적으로 덜 식각되거나 식각되지 않고, 알루미늄(Al)을 포함하는 제2서브층(M2)이 상대적으로 많이 식각될 수 있다. 제2홀(H2)의 직경이 제1홀(H1)의 직경보다 더 크기에, 제1홀(H1)을 정의하는 제1서브층(M1)의 에지는 제2홀(H2)을 정의하는 제2서브층(M2)보다 제1홀(H1)의 중심을 향해 쪽으로 돌출된 팁(T)을 구비하게 된다.
일 실시예로, 제2금속층(L2)이 제1금속층(L1)과 동일한 물질을 포함하는 경우, 제2홀(H2)의 형성 공정시 제2금속층(L2)의 제2서브층(M2)도 함께 식각될 수 있다. 이 경우, 제2금속층(L2)에도 국소적으로 팁(이하, 제2팁이라 함, T2)이 형성될 수 있다.
다음으로 도 10e에 도시된 바와 같이, 제2팁(T2)을 제거할 수 있으며, 금속 적층 구조(ST)에서 최상층인 서브금속층의 팁(T)의 아래에 배치된 서브금속층들의 측면은 비교적 완만한 면을 이룰 수 있다. 팁(T)의 아래에 배치된 일부 서브금속층에 형성된 홀, 예컨대 제1서브층(M1)들의 제3홀(H3)의 직경은 제1홀(H1)의 직경보다 클 수 있으며, 제2홀(H2)과 실질적으로 동일하거나 유사할 수 있다.
이후 도 10f에 도시된 바와 같이, 포토레지스트층(PR)을 제거한다. 이후, 중간층을 형성하는 공정에서 중간층에 포함된 적어도 하나의 유기물층 및 대향전극(223)이 적층될 수 있으며, 이때 팁(T) 아래의 언더컷/ 처마 구조에 의해 중간층에 포함된 적어도 하나의 유기물층 및 대향전극(223)이 분리되거나 단절될 수 있다. 이와 관련하여, 도 10F는 중간층에 포함된 기능층(222b) 및 대향전극(223)이 단절된 것을 도시한다.
다음으로 도 10g에 도시된 바와 같이, 단절된 기능층(222b) 및 대향전극(223) 상에 제1무기봉지층(310)을 형성한다.
이 단계에서 제1무기봉지층(310)은 단절되지 않고, 대향전극(223)의 상면, 및 그루브(G)의 내부 표면을 전체적으로 그리고 연속적으로 커버할 수 있다.
이하에서는 도 11a 내지 11g를 참조하여, 도 10a 내지 도 10g에 도시된 것과 다른 제조 공정의 실시예를 설명하기로 한다.
도 11a 내지 도 11g는 도 6의 B부분의 다른 예를 도시한 단면도들로, 본 발명의 다른 실시예에 따른 표시 장치의 제조 공정을 순차적으로 도시한 단면도들이다.
먼저 도 11a에 도시된 바와 같이, 무기절연층(IL) 상에 제2금속층(L2) 및 제1금속층(L1)을 포함하는 금속 적층 구조(ST), 제2평탄화층(119) 및 화소정의막(121) 순으로 적층한 후에, 화소정의막(121) 상에 포토레지스트층(PR)을 형성한다. 여기까지의 과정에 대한 구체적인 설명은 도 10a 및 도 10b를 참조하여 설명한 내용과 동일하므로, 이하 생략한다.
포토레지스트층(PR)을 형성한 이후, 제1금속층(L1)에 포토레지스트층(PR)의 개구(OPm)에 대응하는 제1홀(H1)을 형성한다. 이때 포토레지스트층(PR)은 금속 적층 구조(ST)의 서브금속층들 각각에 홀을 형성하는 공정 이전까지 존재하면서, 패터닝 마스크로서의 기능을 유지하게 됨은 전술한 바와 같다.
도 11a를 참조하면 금속 적층 구조(ST)의 최상층인 제1금속층(L1)의 상부 제1서브층(M1)에 제1홀(H1)이 먼저 형성될 수 있다. 일 실시예로, 제1서브층(M1)은 티타늄(Ti)을 포함할 수 있고, 제1홀(H1)은 건식 식각을 이용하여 제거될 수 있다.
다음으로 도 11b에 도시된 바와 같이, 제1금속층(L1)의 제2서브층(M2)에, 제2홀(H2)을 형성한다. 제2홀(H2)은 제1홀(H1)과 중첩하되, 상대적으로 큰 직경을 가질 수 있으며, 따라서 언더컷 구조 또는 처마 구조가 형성될 수 있다.
본 실시예의 경우, 제1금속층(L1) 및 제2금속층(L2) 각각의 제2서브층(M2)을 일회에 제거하는 이전 실시예(도 10d 참조)와 다르게, 제1금속층(L1)의 제2서브층(M2)만을 제거하여 제2홀(H2)을 형성한다. 일 실시예로, 알루미늄(Al)을 포함하는 제2서브층(M2)은 습식 식각을 이용하여 제거될 수 있다.
다음으로 도 11c에 도시된 바와 같이, 제1금속층(L1)의 최하층인 제1서브층(M1) 및 제2금속층(L2)의 최상층인 제1서브층(M1)에 제3홀(H3)을 형성한다. 제3홀(H3)는 제2홀(H2)과 중첩한다. 이때 상기 제1금속층(L1)의 제1서브층(M1) 및 상기 제2금속층(L2)의 제1서브층(M2)은 서로 접촉하는 층들일 수 있다.
일 실시예로, 제3홀(H3)은 티타늄(Ti)을 포함하는 제1서브층(M1)을 건식 식각함으로써 형성될 수 있으며, 이때 제3홀(H3)은 대략 제2홀(H2)에 대응하는 크기로 형성될 수 있다. 제3홀(H3)의 직경은 제2홀(H2)의 직경과 실질적으로 동일하거나 유사할 수 있다.
다음으로 도 11d에 도시된 바와 같이, 제2금속층(L2)의 제2서브층(M2)에, 이전 단계(도 11c 참조)에서 형성된 제3홀(H3)에 대응하는 제4홀(H4)을 형성한다.
이 단계에서는 알루미늄(Al)을 포함하는 제2서브층(M2)을 제거하게 되므로, 도 11b에 도시된 단계와 마찬가지로 습식 식각이 이용될 수 있다. 이와 같이 습식 식각이 이용됨에 따라, 제4홀(H4)은 건식 식각을 이용하여 형성된 제3홀(H3)보다 크기가 클 수 있다. 또한, 이러한 습식 식각 과정에서, 이전에 습식 식각이 수행된 바 있는 제1금속층(L1)의 제2서브층(M2)은 추가 식각될 수 있다. 이로써 앞서 도 11b의 공정에서 기형성된 제2홀(H2)은 그 크기 및/또는 직경이 더 커질 수 있다.
제3홀(H3)정의하는 제1금속층(L1)의 최하층인 제1서브층(M1) 및 제2금속층(L2)의 최상층인 제1서브층(M2)의 에지들은, 제1금속층(L1)의 제2서브층(M2)의 에지보다 제3홀(H3)의 중심을 향해 돌출된 제2팁(T2)을 구비하게 된다.
다음으로 도 11e에 도시된 바와 같이, 이전 단계에서 형성된 제2팁(도 11d의 T2)의 일부를 제거할 수 있음, 제3홀(H3)의 크기 또는/및 직경도 도 11d에 비하여 상대적으로 커질 수 있다. 일 실시예로, 제3홀(H3)의 직경은 제2홀(H)의 크기보다는 작을 수 있으며, 서브금속층들 사이에는 단차(SP)가 형성될 수 있다. 단차(SPp는 제1금속층(L1)과 제2금속층(L2)의 경계면에 인접한 위치에 형성될 수 있다.
구체적으로는, 제1금속층(L1)의 중간층인 제2서브층(M2)보다, 제1금속층(L1)의 최하층인 제1서브층(M1) 및 제2금속층(L2)이 그루브(G) 중심 쪽으로 돌출됨에 따라, 그루브(G)의 내측면에 단차(SP)가 형성될 수 있다.
도 11e에는 제1금속층(L1)의 최하층인 제1서브층(M1)의 상면을 경계로 단차(SP)가 형성된 것으로 도시되어 있으나, 단차(SP)의 경계면은 일회의 식각 공정에서 제거되는 층수, 돌출된 팁(도 11d의 T)의 제거량 등에 따라 얼마든지 변경 가능하다.
이후 도 11f에 도시된 바와 같이, 포토레지스트층(PR)이 제거될 수 있다. 그루브(G) 상에는 중간층 및 대향전극(223)이 형성될 수 있으며, 중간층에 포함된 적어도 하나의 유기물층 및 대향전극(223)은 팁(T)의 언더컷/ 처마 구조에 의해 분리되거나 단절될 수 있다. 이와 관련하여, 도 11f는 중간층에 포함된 기능층(222b) 및 대향전극(223)이 분리 또는 단절된 것을 도시한다.
다음으로 도 11g에 도시된 바와 같이, 단절된 기능층(222b) 및 대향전극(223) 상에 제1무기봉지층(310)을 형성한다.
제1무기봉지층(310)은 단절되지 않고, 대향전극(223)의 상면, 및 그루브(G)의 내부 표면을 전체적으로 그리고 연속적으로 커버하게 된다. 이로써 표시영역(도 6a의 DA)의 유기발광다이오드(도 6a의 OLED)로 수분, 이물질 등이 침투하는 것을 효과적으로 방지할 수 있음은 전술한 바와 같다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판
111: 버퍼층
112: 게이트절연층
113: 제1층간절연층
115: 제1층간절연층
117: 제1평탄화층
119: 제2평탄화층
121: 화소정의막
222b: 기능층
223: 대향전극
CM: 연결금속
ST: 금속 적층 구조
L1: 제1금속층
L2: 제2금속층

Claims (20)

  1. 개구를 포함하는 기판;
    상기 개구를 둘러싸는 표시영역에 배치되며, 화소전극, 대향전극, 및 상기 화소전극과 상기 대향전극 사이의 중간층을 각각 포함하는 복수의 표시요소들;
    상기 복수의 표시요소들 상에 배치되며, 제1무기봉지층, 상기 제1무기봉지층 상의 제2무기봉지층, 및 상기 제1무기봉지층과 상기 제2무기봉지층 사이의 유기봉지층을 포함하는 봉지층; 및
    상기 개구와 상기 표시영역 사이에 위치하는 복수의 금속 적층 구조들;을 포함하며,
    상기 복수의 금속 적층 구조들 각각은,
    제1홀을 포함하는 제1서브금속층;
    상기 제1서브금속층의 아래에 위치하며, 상기 제1홀과 중첩하며 상기 제1홀 보다 큰 직경의 제2홀을 포함하는 제2서브금속층; 및
    상기 제2서브금속층 아래에 배치되며, 상기 제1홀 및 상기 제2홀과 중첩하는 제3홀을 포함하는 제3서브금속층;을 포함하고,
    상기 제1무기봉지층 및 상기 제2무기봉지층은 상기 개구와 상기 표시영역 사이로 연장되며 서로 접촉하고,
    상기 복수의 금속 적층 구조들 중 적어도 어느 하나는, 상기 제1무기봉지층과 상기 제2무기봉지층의 접촉 구조 아래에 위치하는, 표시 장치.
  2. 제1항에 있어서,
    상기 제2홀을 정의하는 상기 제2서브금속층의 에지는, 상기 제1홀을 정의하는 상기 제1서브금속층의 에지보다 상기 제2홀의 중심을 향해 더 돌출되어 팁을 형성하고, 상기 중간층에 포함된 적어도 하나의 유기물층은 상기 팁에 의해 분리된, 표시 장치.
  3. 제2항에 있어서,
    상기 복수의 금속 적층 구조들의 아래에 배치된 무기절연층을 더 포함하고,
    상기 팁에 의해 단절된 상기 적어도 하나의 유기물층의 일부는 상기 무기절연층 상에 위치하는, 표시 장치.
  4. 제2항에 있어서,
    상기 대향전극은 상기 팁에 의해 분리된, 표시 장치.
  5. 제2항에 있어서,
    상기 적어도 하나의 유기물층은, 홀 수송층, 홀 주입층, 전자 수송층, 전자 주입층 중에서 선택된 하나 또는 그 이상을 포함하는, 표시 장치.
  6. 제1항에 있어서,
    상기 제1서브금속층과 상기 제2서브금속층은 서로 다른 금속을 포함하는, 표시 장치.
  7. 제1항에 있어서,
    상기 제1서브금속층 위에 위치하며, 상기 제1홀과 중첩하는 홀을 포함하는 유기절연층을 더 포함하는, 표시 장치.
  8. 제7항에 있어서,
    상기 유기절연층의 상기 홀의 직경은 상기 제1홀의 직경과 실질적으로 동일하거나 그보다 큰, 표시 장치.
  9. 삭제
  10. 제1항에 있어서,
    상기 제3홀의 직경은 상기 제2홀의 직경과 실질적으로 동일하거나 그 보다 작은, 표시 장치.
  11. 개구, 상기 개구를 둘러싸는 표시영역, 및 상기 개구와 상기 표시영역 사이의 비표시영역을 포함하는 기판;
    상기 표시영역에 배치되며, 화소전극, 대향전극, 및 상기 화소전극과 상기 대향전극 사이의 중간층을 각각 포함하는 복수의 표시요소들;
    상기 복수의 표시요소들을 커버하고, 제1무기봉지층, 상기 제1무기봉지층 상의 제2무기봉지층, 및 상기 제1무기봉지층과 상기 제2무기봉지층 사이의 유기봉지층을 포함하는 박막봉지층;
    상기 비표시영역에 위치하는 격벽; 및
    상기 비표시영역에서 상기 격벽과 상기 기판의 상기 개구 사이에 위치하고 복수의 서브금속층들을 구비하는 금속 적층 구조;를 포함하며,
    상기 금속 적층 구조는,
    제1홀을 포함하는 제1서브금속층; 및
    상기 제1서브금속층의 바로 아래에 위치하며, 상기 제1홀과 중첩하는 제2홀을 포함하는 제2서브금속층;을 포함하고,
    상기 제1홀을 정의하는 상기 제1서브금속층의 에지는, 상기 제2홀을 정의하는 상기 제2서브금속층의 에지 보다 상기 제2홀의 중심을 향해 돌출된 팁을 포함하고,
    상기 제1무기봉지층과 상기 제2무기봉지층은 상기 비표시영역에서 서로 접촉하며, 상기 중간층에 구비된 적어도 하나의 유기물층 또는 상기 대향전극 중 적어도 하나는 상기 제2무기봉지층과 상기 제1무기봉지층의 접촉영역 아래에서 상기 팁에 의해 분리되는, 표시 장치.
  12. 제11항에 있어서,
    상기 적어도 하나의 유기물층은, 홀 수송층, 홀 주입층, 전자 수송층, 전자 주입층 중에서 선택된 하나 또는 그 이상을 포함하는, 표시 장치.
  13. 제11항에 있어서,
    상기 제1서브금속층과 상기 제2서브금속층은 서로 다른 금속을 포함하는, 표시 장치.
  14. 제13항에 있어서,
    상기 제1서브금속층은 티타늄을 포함하고, 상기 제2서브금속층은 알루미늄을 포함하는, 표시 장치.
  15. 제11항에 있어서,
    상기 제1서브금속층 위에 위치하고, 상기 제1홀과 중첩하는 홀을 포함하는 절연층을 더 포함하는, 표시 장치.
  16. 제15항에 있어서,
    상기 절연층은 유기절연층 또는 무기절연층을 포함하는, 표시 장치.
  17. 제15항에 있어서,
    상기 절연층의 상기 홀의 직경은 상기 제1홀의 직경과 실질적으로 동일하거나 그 보다 큰, 표시 장치.
  18. 제11항에 있어서,
    상기 금속 적층 구조는,
    상기 제2서브금속층 아래에 배치되며, 상기 제1홀 및 상기 제2홀과 중첩하는 제3홀을 포함하는 제3서브금속층을 더 포함하는, 표시 장치.
  19. 제18항에 있어서,
    상기 제3홀의 직경은 상기 제2홀의 직경과 실질적으로 동일하거나 그 보다 작은, 표시 장치.
  20. 제11항에 있어서,
    상기 제1무기봉지층은, 상기 제1홀 및 상기 제2홀의 각각의 내측면과 연속적으로 중첩하는, 표시 장치.
KR1020190074119A 2019-06-21 2019-06-21 표시 장치 Active KR102721171B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190074119A KR102721171B1 (ko) 2019-06-21 2019-06-21 표시 장치
US16/791,162 US11374200B2 (en) 2019-06-21 2020-02-14 Display device having stacked metal structure with multi-hole widths and electronic apparatus including the same
CN202010305415.5A CN112117299A (zh) 2019-06-21 2020-04-17 显示装置
US17/850,909 US12207491B2 (en) 2019-06-21 2022-06-27 Display device including sub-metal layers and tip
KR1020240143261A KR20240155838A (ko) 2019-06-21 2024-10-18 표시 장치
US19/007,131 US20250143078A1 (en) 2019-06-21 2024-12-31 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190074119A KR102721171B1 (ko) 2019-06-21 2019-06-21 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240143261A Division KR20240155838A (ko) 2019-06-21 2024-10-18 표시 장치

Publications (2)

Publication Number Publication Date
KR20200145954A KR20200145954A (ko) 2020-12-31
KR102721171B1 true KR102721171B1 (ko) 2024-10-25

Family

ID=73798855

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190074119A Active KR102721171B1 (ko) 2019-06-21 2019-06-21 표시 장치
KR1020240143261A Pending KR20240155838A (ko) 2019-06-21 2024-10-18 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240143261A Pending KR20240155838A (ko) 2019-06-21 2024-10-18 표시 장치

Country Status (3)

Country Link
US (3) US11374200B2 (ko)
KR (2) KR102721171B1 (ko)
CN (1) CN112117299A (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102448325B1 (ko) * 2017-11-16 2022-09-30 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자장치
JP7116538B2 (ja) * 2017-11-20 2022-08-10 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20200145902A (ko) * 2019-06-19 2020-12-31 삼성디스플레이 주식회사 표시 패널
JP7386653B2 (ja) * 2019-09-06 2023-11-27 キヤノン株式会社 発光装置及びその製造方法、プリンタ、表示装置、光電変換装置、電子機器、照明装置並びに移動体
CN110752243B (zh) * 2019-10-31 2023-01-10 武汉天马微电子有限公司 一种显示面板、其制作方法及显示装置
KR102724697B1 (ko) * 2020-02-21 2024-11-01 삼성디스플레이 주식회사 표시 장치 및 가요성 표시 장치
US11980046B2 (en) * 2020-05-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an isolation structure having multiple thicknesses to mitigate damage to a display device
KR102770340B1 (ko) * 2020-06-02 2025-02-21 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR20220120793A (ko) * 2021-02-23 2022-08-31 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20230003712A (ko) * 2021-06-29 2023-01-06 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
CN113571661B (zh) * 2021-07-09 2022-10-04 武汉华星光电技术有限公司 一种异形显示面板
KR20230032605A (ko) 2021-08-31 2023-03-07 엘지디스플레이 주식회사 투명 표시 장치
CN113658994B (zh) * 2021-09-10 2023-01-10 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
KR20230067762A (ko) * 2021-11-08 2023-05-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20230093112A (ko) * 2021-12-17 2023-06-27 삼성디스플레이 주식회사 표시 장치
KR20230099264A (ko) * 2021-12-27 2023-07-04 엘지디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN114446256B (zh) * 2022-01-25 2023-07-18 厦门天马微电子有限公司 阵列基板和显示面板
CN114582943B (zh) * 2022-03-02 2024-11-15 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
KR20240009121A (ko) * 2022-07-13 2024-01-22 엘지디스플레이 주식회사 전계 발광 표시 장치

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101801350B1 (ko) * 2011-08-01 2017-12-21 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
US8947627B2 (en) 2011-10-14 2015-02-03 Apple Inc. Electronic devices having displays with openings
US10324345B2 (en) * 2014-03-14 2019-06-18 Innolux Corporation Display device and display substrate
TWI537656B (zh) * 2014-03-14 2016-06-11 群創光電股份有限公司 顯示裝置
KR102414110B1 (ko) * 2015-09-07 2022-06-29 삼성디스플레이 주식회사 디스플레이 장치
US10205122B2 (en) * 2015-11-20 2019-02-12 Samsung Display Co., Ltd. Organic light-emitting display and method of manufacturing the same
KR102457252B1 (ko) * 2015-11-20 2022-10-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2017182052A (ja) 2016-03-24 2017-10-05 Hoya株式会社 位相シフトマスクブランク、位相シフトマスク及び表示装置の製造方法
KR102641816B1 (ko) * 2016-07-19 2024-02-29 삼성디스플레이 주식회사 디스플레이 장치
KR102103962B1 (ko) 2016-09-02 2020-06-01 삼성디스플레이 주식회사 디스플레이 장치 및 제조 방법
KR102746590B1 (ko) 2016-11-30 2024-12-24 엘지디스플레이 주식회사 유기 발광 표시 장치
JP2018113104A (ja) * 2017-01-06 2018-07-19 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
CN107068715B (zh) * 2017-03-28 2019-12-20 上海天马微电子有限公司 一种有机发光显示面板、有机发光显示装置以及有机发光显示面板的制备方法
KR102458680B1 (ko) * 2017-04-28 2022-10-26 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR102606282B1 (ko) * 2017-06-19 2023-11-27 삼성디스플레이 주식회사 디스플레이 장치
JP6843710B2 (ja) * 2017-07-12 2021-03-17 株式会社ジャパンディスプレイ 表示装置、および表示装置の製造方法
KR102083646B1 (ko) * 2017-08-11 2020-03-03 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
KR102394984B1 (ko) * 2017-09-04 2022-05-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102083315B1 (ko) * 2017-09-11 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US10756156B2 (en) * 2017-10-30 2020-08-25 Samsung Display Co., Ltd. Display device having enhanced UV light blocking and method for fabricating the same
KR102448325B1 (ko) * 2017-11-16 2022-09-30 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자장치
JP2019095507A (ja) * 2017-11-20 2019-06-20 株式会社ジャパンディスプレイ 表示装置
KR102014179B1 (ko) * 2017-12-08 2019-08-26 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR102520016B1 (ko) * 2018-02-02 2023-04-11 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
KR20190108212A (ko) * 2018-03-13 2019-09-24 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치의 제조 방법
KR102583898B1 (ko) * 2018-04-30 2023-10-04 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102610254B1 (ko) * 2018-05-18 2023-12-07 삼성디스플레이 주식회사 전자 패널 및 이의 제조 방법
KR102609418B1 (ko) * 2018-06-29 2023-12-06 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 전자 장치, 및 표시 패널의 제조 방법
KR102742881B1 (ko) * 2018-06-29 2024-12-16 삼성디스플레이 주식회사 디스플레이 장치
KR102624153B1 (ko) * 2018-06-29 2024-01-12 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102548987B1 (ko) * 2018-08-09 2023-06-29 삼성디스플레이 주식회사 디스플레이 장치
KR102618040B1 (ko) * 2018-08-09 2023-12-27 삼성디스플레이 주식회사 디스플레이 장치의 제조방법 및 이를 통해 제조된 디스플레이 장치
KR102598230B1 (ko) * 2018-08-13 2023-11-03 삼성디스플레이 주식회사 표시 장치
KR102661469B1 (ko) * 2018-09-11 2024-04-29 삼성디스플레이 주식회사 표시 패널
KR102663899B1 (ko) * 2018-09-28 2024-05-09 삼성디스플레이 주식회사 표시 패널
KR102626939B1 (ko) * 2018-10-05 2024-01-19 삼성디스플레이 주식회사 표시 장치
KR102697457B1 (ko) * 2018-10-11 2024-08-22 삼성디스플레이 주식회사 표시 패널
KR102718397B1 (ko) * 2018-11-21 2024-10-18 삼성디스플레이 주식회사 표시 패널
KR102757334B1 (ko) * 2018-11-30 2025-01-21 삼성디스플레이 주식회사 표시 패널
KR102642791B1 (ko) 2018-12-04 2024-02-29 엘지디스플레이 주식회사 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
CN110164916B (zh) 2018-12-05 2021-02-02 京东方科技集团股份有限公司 显示面板、显示设备及制造显示面板的方法
WO2020150925A1 (zh) * 2019-01-23 2020-07-30 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
JP7331016B2 (ja) 2019-03-26 2023-08-22 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法、表示装置

Also Published As

Publication number Publication date
KR20240155838A (ko) 2024-10-29
US12207491B2 (en) 2025-01-21
CN112117299A (zh) 2020-12-22
US20250143078A1 (en) 2025-05-01
KR20200145954A (ko) 2020-12-31
US11374200B2 (en) 2022-06-28
US20220328790A1 (en) 2022-10-13
US20200403180A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
KR102721171B1 (ko) 표시 장치
KR102718397B1 (ko) 표시 패널
KR102757334B1 (ko) 표시 패널
US12200980B2 (en) Display panel
KR102697457B1 (ko) 표시 패널
KR102626939B1 (ko) 표시 장치
US12245470B2 (en) Display panel
KR102806398B1 (ko) 표시 패널
US11411199B2 (en) Display panel including multiple areas with a separator disposed therebetween
KR102806401B1 (ko) 표시 장치 및 그 제조방법
KR102775870B1 (ko) 표시 장치
KR102818639B1 (ko) 표시 패널
KR20240046859A (ko) 표시 패널
US12329014B2 (en) Display apparatus
KR102830389B1 (ko) 표시 패널
KR20200115834A (ko) 표시 패널

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190621

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220608

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190621

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231107

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240718

PG1601 Publication of registration