[go: up one dir, main page]

KR20200021029A - 표시 패널 - Google Patents

표시 패널 Download PDF

Info

Publication number
KR20200021029A
KR20200021029A KR1020180096131A KR20180096131A KR20200021029A KR 20200021029 A KR20200021029 A KR 20200021029A KR 1020180096131 A KR1020180096131 A KR 1020180096131A KR 20180096131 A KR20180096131 A KR 20180096131A KR 20200021029 A KR20200021029 A KR 20200021029A
Authority
KR
South Korea
Prior art keywords
driving voltage
voltage lines
display area
disposed
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180096131A
Other languages
English (en)
Other versions
KR102516058B1 (ko
Inventor
송화영
가지현
엄기명
이광세
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180096131A priority Critical patent/KR102516058B1/ko
Priority to US16/294,306 priority patent/US11430858B2/en
Priority to CN201910756908.8A priority patent/CN110838507B/zh
Publication of KR20200021029A publication Critical patent/KR20200021029A/ko
Application granted granted Critical
Publication of KR102516058B1 publication Critical patent/KR102516058B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • H01L2251/53—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 개구영역을 둘러싸는 제1비표시영역, 상기 제1비표시영역 외곽의 표시영역, 및 상기 표시영역을 둘러싸는 제2비표시영역을 구비한 기판; 상기 표시영역에 배치된 구동 박막트랜지스터들 및 표시요소들; 상기 제2비표시영역에 배치되며, 제1방향으로 연장되어 배치된 제1전원공급배선; 상기 제1방향과 교차하는 제2방향으로 연장되며, 상기 개구영역을 사이에 두고 이격되어 배치된 복수의 제1구동전압라인들 및 복수의 제2구동전압라인들; 및 상기 복수의 제2전원공급라인들과 연결되며, 상기 제1비표시영역 또는 상기 제2비표시영역에 배치되어 상기 제1방향으로 연장된 전원버스라인;을 포함하며, 상기 전원버스라인의 제1방향으로의 길이는 상기 제1전원공급배선의 제1방향으로의 길이보다 작은, 표시 패널을 제공한다.

Description

표시 패널 {Display panel}
본 발명의 실시예들은 표시 패널 및 이를 포함하는 표시 장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치가 다양하게 활용됨에 따라 표시 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 표시 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
표시 장치에 접목 또는 연계할 수 있는 기능을 증가하는 방법으로, 본 발명의 실시예는, 표시영역의 내측에 카메라, 센서 등이 배치될 수 있는 개구영역을 구비한 표시 패널 및 이를 구비한 표시 장치를 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 개구영역을 둘러싸는 제1비표시영역, 상기 제1비표시영역 외곽의 표시영역, 및 상기 표시영역을 둘러싸는 제2비표시영역을 구비한 기판; 상기 표시영역에 배치된 구동 박막트랜지스터들 및 표시요소들; 상기 제2비표시영역에 배치되며, 제1방향으로 연장되어 배치된 제1전원공급배선; 상기 제1방향과 교차하는 제2방향으로 연장되며, 상기 개구영역을 사이에 두고 이격되어 배치된 복수의 제1구동전압라인들 및 복수의 제2구동전압라인들; 및 상기 복수의 제2전원공급라인들과 연결되며, 상기 제1비표시영역 또는 상기 제2비표시영역에 배치되어 상기 제1방향으로 연장된 전원버스라인;을 포함하며, 상기 전원버스라인의 제1방향으로의 길이는 상기 제1전원공급배선의 제1방향으로의 길이보다 작은, 표시 패널을 제공한다.
일 실시예에 있어서, 상기 전원버스라인은 상기 제2비표시영역에 배치되며, 상기 복수의 제2구동전압라인들과 일체(一體)로 구비될 수 있다.
일 실시예에 있어서, 상기 제1전원공급배선으로부터 제2방향으로 연장되어, 상기 전원버스라인과 연결된 적어도 하나의 제3구동전압라인;을 더 포함하며, 상기 제3구동전압라인, 상기 제1전원공급배선, 및 상기 전원버스라인은 일체(一體)로 구비될 수 있다.
일 실시예에 있어서, 상기 제1전원공급배선으로부터 제2방향으로 연장된 적어도 하나의 제4구동전압라인;을 더 포함하며, 상기 제4구동전압라인의 끝단은 상기 전원버스라인과 이격될 수 있다.
일 실시예에 있어서, 상기 복수의 제1구동전압선들 및 상기 복수의 제2구동전압선들과 다른 층에 배치되며, 상기 복수의 제1구동전압선들 및 상기 복수의 제2구동전압선들과 교차하도록 상기 제1방향으로 연장된 복수의 전극전압라인들;을 더 포함하며, 상기 복수의 전극전압라인들은 상기 복수의 제1구동전압선들 및 상기 복수의 제2구동전압선들과 콘택홀을 통해 연결될 수 있다.
일 실시예에 있어서, 상기 전원버스라인의 비저항은 상기 복수의 전극전압라인들의 비저항보다 작을 수 있다.
일 실시예에 있어서, 상기 복수의 전극전압라인들 중 적어도 일부는 상기 개구영역 주변에서 서로 연결되어 링 형상을 가질 수 있다.
일 실시예에 있어서, 상기 구동 박막트랜지스터들 각각은 반도체층 및 구동 게이트전극을 포함하며, 상기 복수의 전극전압라인들은 상기 구동 게이트전극과 중첩하여 스토리지 커패시터를 형성할 수 있다.
일 실시예에 있어서, 상기 개구영역의 제1방향의 폭은 상기 제2방향의 폭보다 클 수 있다.
일 실시예에 있어서, 상기 전원버스라인은 상기 제1비표시영역에 배치되며, 상기 복수의 제2구동전압라인들과 다른 층에 배치되어 콘택홀을 통해 연결될 수 있다.
일 실시예에 있어서, 상기 제1방향을 따라 연장되되, 상기 개구영역의 가장자리를 따라 우회하는 복수의 스캔라인들;을 더 포함하며, 상기 전원버스라인은 상기 복수의 스캔라인들의 우회부분과 중첩되도록 배치될 수 있다.
일 실시예에 있어서, 상기 복수의 제1구동전압라인들과 연결되며, 상기 제1방향으로 연장된 추가 전원버스라인;을 더 구비하며, 상기 추가 전원버스라인은 상기 제1비표시영역에 배치될 수 있다.
일 실시예에 있어서, 상기 개구영역은 복수로 구비되며, 상기 제1비표시영역은 상기 복수의 개구영역을 둘러싸도록 배치될 수 있다.
본 발명의 다른 실시예는, 개구영역을 둘러싸는 제1비표시영역, 상기 제1비표시영역 외곽의 표시영역, 및 상기 표시영역을 둘러싸는 제2비표시영역을 구비한 기판; 상기 표시영역에 배치된 구동 박막트랜지스터들 및 표시요소들; 상기 제2비표시영역에 배치되며, 제1방향으로 연장되어 배치된 제1전원공급배선; 상기 제1방향과 교차하는 제2방향으로 연장되며, 상기 개구영역을 사이에 두고 이격되어 배치된 복수의 제1구동전압라인들 및 복수의 제2구동전압라인들; 상기 복수의 제2전원공급라인들과 연결되며, 상기 제1비표시영역 또는 상기 제2비표시영역에 배치되어 상기 제1방향으로 연장된 전원버스라인; 및 상기 복수의 제1구동전압라인들 및 상기 복수의 제2구동전압라인들과 다른 층에서 교차되도록 배치되며, 콘택홀을 통해서 연결된 복수의 전극전압라인들;을 포함할 수 있다.
일 실시예에 있어서, 상기 전원버스라인의 비저항은 상기 복수의 전극전압라인들의 비저항보다 작을 수 있다.
일 실시예에 있어서, 상기 복수의 전극전압라인들 중 적어도 일부는 상기 개구영역 주변에서 서로 연결되어 링 형상을 가질 수 있다.
일 실시예에 있어서, 상기 구동 박막트랜지스터들 각각은 반도체층 및 구동 게이트전극을 포함하며, 상기 복수의 전극전압라인들은 상기 구동 게이트전극과 중첩하여 스토리지 커패시터를 형성할 수 있다.
일 실시예에 있어서, 상기 전원버스라인은 상기 제2비표시영역에 배치되며, 상기 복수의 제2구동전압라인들과 일체(一體)로 구비될 수 있다.
일 실시예에 있어서, 상기 전원버스라인은 상기 제1비표시영역에 배치되며, 상기 복수의 제2구동전압라인들과 다른 층에 배치되어 콘택홀을 통해 연결될 수 있다.
상기 복수의 제1구동전압라인들과 연결되며, 상기 제1방향으로 연장된 추가 전원버스라인;을 더 구비하며, 상기 추가 전원버스라인은 상기 제1비표시영역에 배치될 수 있다.
본 발명의 실시예들에 따르면, 센서나 카메라 등과 같은 전자요소와 대응되는 개구영역 주변의 배선의 IR drop을 최소화함으로써, 표시 품질을 향상시킬 수 있다. 그러나, 전술한 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2a 내지 도 2c는 본 발명의 실시예들에 따른 표시 장치를 간략하게 나타낸 단면도이다.
도 3a 내지 도 3c 본 발명의 다른 실시예들에 따른 표시 장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널 중 어느 한 화소를 나타낸 등가회로도이다.
도 6a는 본 발명의 일 실시예에 따른 표시 패널의 어느 한 화소의 화소회로를 나타낸 평면도이다.
도 6b는 도 6a를 I-I' 선 및 II-II'선으로 자른 단면도에 유기발광소자가 배치된 것을 나타낸 단면도이다.
도 7은 본 발명의 일 실시예로서 개구영역 주변의 배선들을 나타낸 평면도이다.
도 8은 도 7을 X-X'선으로 취한 개략적인 단면도이다.
도 9는 본 발명의 다른 실시예로서 개구영역 주변의 배선들을 나타낸 평면도이다.
도 10은 도 9를 XI-XI'선으로 취한 개략적인 단면도이다.
도 11은 본 발명의 또 다른 실시예로서 개구영역 주변의 배선들을 나타낸 평면도이다.
도 12는 본 발명의 또 다른 실시예로서 개구영역 주변의 배선들을 나타낸 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 표시 장치(1)는 빛을 방출하는 표시영역(DA)과 빛을 방출하지 않는 비표시영역(NDA)을 포함한다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다.
표시 장치(1)는 개구영역(OA)을 포함한다. 개구영역(OA)은 표시영역(DA)에 의해 적어도 부분적으로 둘러싸일 수 있으며, 일 실시예로서 도 1은 개구영역(OA)이 표시영역(DA)에 의해 전체적으로 둘러싸인 것을 나타낸다. 비표시영역(NDA)은 개구영역(OA)을 둘러싸는 제1비표시영역(NDA1), 및 표시영역(DA)의 외곽을 둘러싸는 제2비표시영역(NDA2)을 포함할 수 있다. 예컨대, 제1비표시영역(NDA1)은 개구영역(OA)을 전체적으로 둘러싸고, 표시영역(DA)은 제1비표시영역(NDA1)을 전체적으로 둘러싸며, 제2비표시영역(NDA2)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다.
개구영역(OA)은 도 2a 등을 참조하여 후술할 바와 같이 전자요소가 배치되는 위치일 수 있다. 개구영역(OA)은 전자요소로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)으로 이해될 수 있다. 본 발명의 일 실시예로, 개구영역(OA)을 통해 빛이 투과하는 경우, 광 투과율은 약 50% 이상, 보다 바람직하게 70% 이상이거나, 75% 이상이거나 80% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않는다. 다른 실시예로서, 무기 EL 표시 장치(Inorganic Light Emitting Display), 퀀텀닷 발광 표시 장치 (Quantum dot Light Emitting Display) 등과 같이 다양한 방식의 표시 장치가 사용될 수 있다.
도 1에서는 개구영역(OA)이 사각형인 표시영역(DA)의 일측(우상측)에 배치된 것을 도시하고 있으나 본 발명은 이에 한정되지 않는다. 표시영역(DA)의 형상은 원형, 타원, 또는 삼각형이나 오각형 등과 같은 다각형일 수 있으며, 개구영역(OA)의 크기, 형상, 개수, 및 위치도 다양하게 변경될 수 있음은 물론이다.
도 2a 내지 도 2c는 본 발명의 실시예들에 따른 표시 장치를 간략하게 나타낸 단면도로서, 도 1의 II-II'선에 따른 단면에 대응할 수 있다.
도 2a를 참조하면, 표시 장치(1)는 표시요소를 포함하는 표시 패널(10), 및 개구영역(OA)에 대응하는 컴포넌트(20)를 포함할 수 있다.
표시 패널(10)은 기판(100), 기판(100)과 마주보는 봉지부재로서 봉지기판(300), 및 이들 사이에 개재되는 표시요소층(200)을 포함할 수 있으며, 기판(100)과 봉지기판(300) 사이에는 표시요소층(200)의 측면을 커버하는 실링재(실런트, 350)가 배치될 수 있다. 도 2a는 개구영역(OA)의 양측에 실링재(350)가 배치된 것을 도시하고 있으나, 기판(100)의 주면(main surface)에 수직한 방향에서 보았을 때, 개구영역(OA)은 실링재(350)에 의해 전체적으로 둘러싸인 것으로 이해할 수 있다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelene n napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다. 봉지기판(300)은 글래스 또는 전술한 고분자 수지를 포함할 수 있다.
표시요소층(200)은 박막트랜지스터(TFT)를 포함하는 회로층, 박막트랜지스터(TFT)에 연결된 표시요소로서 유기발광다이오드(OLED), 및 이들 사이의 절연층(IL)을 포함할 수 있다. 박막트랜지스터(TFT) 및 이와 연결된 유기발광다이오드(organic light-emitting diode, OLED)는 표시영역(DA)에 배치되며, 표시요소층(200) 중 일부 배선(WL)들은 제1비표시영역(NDA1)에 위치할 수 있다. 배선(WL)들은 개구영역(OA)을 사이에 두고 상호 이격된 화소들에 소정의 신호 또는 전압을 제공할 수 있다. 도 2a에서 배선(WL)들은 제1비표시영역(NDA1)에서 실링재(350)와 비중첩하는 것으로 도시되어 있으나, 다른 실시예로서, 실링재(350)의 일부는 배선(WL)들 상에도 배치될 수 있다.
표시 패널(10)은 개구영역(OA)에 대응하는 관통홀(10H)을 포함할 수 있다. 예컨대, 기판(100) 및 봉지기판(300)은 각각 개구영역(OA)에 대응하는 관통홀(100H, 300H)들을 포함할 수 있다. 표시요소층(200)도 개구영역(OA)에 대응하는 관통홀을 포함할 수 있음은 물론이다.
도시되지는 않았으나, 표시 패널(10) 상에는 터치입력을 감지하는 입력감지부재, 편광자(polarizer)와 지연자(retarder) 또는 컬러필터와 블랙매트릭스를 포함하는 반사 방지부재, 및 투명한 윈도우와 같은 구성요소가 더 배치될 수 있다.
컴포넌트(20)는 개구영역(OA)에 위치할 수 있다. 컴포넌트(20)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 광을 수광하여 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등일 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있음은 물론이다. 도 2a에서와 같이 표시 패널(10)이 개구영역(OA)에 대응하는 관통홀(10H)을 포함하는 경우, 전자요소에서 출력하거나 수신하는 빛이나 음향을 더욱 효과적으로 활용할 수 있다.
도 2a에서 표시 패널(10)이 개구영역(OA)에 대응하는 관통홀(10H)을 포함하는 것과 달리, 표시 패널(10)의 일부 구성요소는 관통홀을 포함하지 않을 수 있다. 예컨대, 도 2b에 도시된 바와 같이 봉지기판(300)은 개구영역(OA)과 대응하는 관통홀(300H)을 구비하지만, 기판(100)은 관통홀을 구비하지 않을 수 있다. 또는, 도 2c에 도시된 바와 같이 기판(100)과 봉지기판(300)이 모두 개구영역(OA)과 대응하는 관통홀을 구비하지 않을 수 있다. 도 2b 및 도 2c에 도시된 바와 같이 기판(100)이 관통홀(100H)을 구비하지 않더라도, 표시요소층(200) 중 개구영역(OA)에 대응하는 부분들이 제거되면서 전자요소를 위한 광 투과율을 확보할 수 있다. 표시 장치(1)가 도 2b 및 도 2c에 도시된 표시 패널(10)을 포함하는 경우, 전자요소는 빛을 이용하는 전자요소를 사용하는 것이 적절할 수 있다.
도 2a 내지 도 2c에서 도시된 컴포넌트(20)는 관통홀(10H)을 정의하는 표시 패널(10)의 측면과 중첩하도록 관통홀(10H)의 내측에 위치할 수 있다.
컴포넌트(20)는 전술한 전자요소 외에 다른 부재일 수 있다. 일 실시예로, 표시 패널(10)이 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(20)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 가리키는 바늘 등을 포함하는 부재일 수 있다. 또는 컴포넌트(20)는 표시 패널(10)의 심미감을 증가시키는 액세서리와 같은 구성요소를 포함할 수 있다.
도 3a 내지 도 3c 본 발명의 다른 실시예들에 따른 표시 장치의 단면도로서, 도 1의 II-II'선에 따른 단면에 대응할 수 있다.
도 3a를 참조하면, 표시 장치(1)는 앞서 도 2a를 참조하여 설명한 표시 장치(1)와 마찬가지로 표시 패널(10), 및 컴포넌트(20)를 포함할 수 있다. 또한, 도시되지는 않았으나, 표시 장치(1)는 표시 패널(10) 상에 배치되는, 터치입력을 감지하는 입력감지부재, 반사 방지부재 및 윈도우 등을 더 포함할 수 있다.
앞서 도 2a를 참조하여 설명한 표시 패널(10)이 봉지부재로서 봉지기판(300) 및 실링재(350)를 포함하는 것과 달리, 본 실시예에 따른 표시 패널(10)은 봉지부재로서 박막봉지층(300')을 포함할 수 있으며, 이 경우 표시 패널(10)의 가요성을 더 향상시킬 수 있다. 이하에서는, 설명의 편의를 위하여 차이점을 중심으로 설명한다.
박막봉지층(300')은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 이와 관련하여, 도 3a는 제1 및 제2무기봉지층(310, 330)과 이들 사이의 유기봉지층(320)을 나타낸다.
제1 및 제2무기봉지층(310, 330)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 중 하나 이상의 무기 절연물을 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
표시 패널(10)은 개구영역(OA)에 대응하는 관통홀(10H)을 포함할 수 있다. 예컨대, 기판(100) 및 박막봉지층(300')은 개구영역(OA)에 대응하는 관통홀(100H, 300'H)들을 포함할 수 있다. 제1 및 제2무기봉지층(310, 330) 그리고 유기봉지층(320)은 개구영역(OA)에 대응하는 홀을 포함할 수 있다. 유기봉지층(320)의 홀의 크기는 제1 및 제2무기봉지층(310, 330)의 홀들의 크기 보다 크게 형성될 수 있으며, 따라서 개구영역(OA) 주변에서 제1 및 제2무기봉지층(310, 330)은 서로 접촉할 수 있다.
도 3a에서 표시 패널(10)이 개구영역(OA)에 대응하는 관통홀(10H)을 포함하는 것과 달리, 표시 패널(10)은 관통홀을 포함하지 않을 수 있다. 도 3b에 도시된 바와 같이, 박막봉지층(300')은 개구영역(OA)과 대응하는 관통홀(300H)을 구비하지만 기판(100)은 관통홀을 구비하지 않을 수 있다. 또는, 도 3c에 도시된 바와 같이, 기판(100)과 박막봉지층(300')이 모두 개구영역(OA)과 대응하는 관통홀을 구비하지 않을 수 있다. 도 3b 및 도 3c에 도시된 바와 같이 기판(100)이 관통홀(100H)을 구비하지 않더라도, 표시요소층(200) 중 개구영역(OA)에 대응하는 부분들이 제거되면서 컴포넌트(20)인 전자요소를 위한 광 투과율을 확보할 수 있음은 전술한 바와 같다.
박막봉지층(300')이 도 3c에 도시된 바와 같이 관통홀을 구비하지 않는 경우, 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층 각각은 개구영역(OA)에서 기판(100)을 커버할 수 있다. 이 경우, 기판(100)과 박막봉지층(300') 사이의 표시요소층(200) 중 개구영역(OA)과 대응하는 부분은 제거될 수 있다. 도 3a에는 개구영역(OA)에 대응하는 절연층(IL)이 모두 제거된 것을 도시하고 있으나, 다층인 절연층(IL) 중 일부 층들만 제거될 수 있다.
컴포넌트(20)이 관통홀(10H)을 정의하는 표시 패널(10)의 측면과 중첩하도록 관통홀(10H)의 내측, 예컨대 도 3a에 도시된 바와 같이 기판(100)의 관통홀(100H) 및 표시요소층(200)의 관통홀(200H)의 내측에 위치하거나, 도 3b에 도시된 바와 같이 표시요소층(200)의 관통홀(200H)의 내측에 위치할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 4를 참조하면, 표시 패널(10)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 화소(P)들은 각각 유기발광다이오드와 같은 표시요소를 포함할 수 있다. 각 화소(P)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다. 표시영역(DA)은 앞서 도 2a 내지 도 3c를 참조하여 설명한 봉지부재로 커버되어 외기 또는 수분 등으로부터 보호될 수 있다.
개구영역(OA)은 표시영역(DA)의 내측에 배치될 수 있으며, 개구영역(OA) 주변에는 복수의 화소(P)들이 배치된다. 복수의 화소(P)들은 개구영역(OA)을 둘러싸도록 배치될 수 있으며, 개구영역(OA)과 표시영역(DA) 사이에는 화소(P)들이 배치되지 않은 제1비표시영역(NDA1)이 위치한다. 제1비표시영역(NDA1)에는 개구영역(OA)을 중심으로 이격된 화소(P)들에 소정의 신호 또는 전원을 인가하기 위한 배선들이 우회할 수 있다. 또한, 일부 배선들은 개구영역(OA)을 사이에 두고 단선되어 형성될 수 있다.
각 화소(P)는 비표시영역, 예컨대 제2비표시영역(NDA2)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 제2비표시영역(NDA2)에는 제1스캔 구동회로(110), 제2스캔 구동회로(120), 단자(140), 데이터 구동회로(150), 제1전원공급배선(160), 및 제2전원공급배선(170)이 배치될 수 있다.
제1스캔 구동회로(110)는 스캔라인(SL)을 통해 각 화소(P)에 스캔 신호를 제공할 수 있다. 제1스캔 구동회로(110)는 발광 제어라인(EL)을 통해 각 화소에 발광 제어 신호를 제공할 수 있다. 제2스캔 구동회로(120)는 표시영역(DA)을 사이에 두고 제1스캔 구동회로(110)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(P)를 중 일부는 제1스캔 구동회로(110)와 전기적으로 연결될 수 있고, 나머지는 제2스캔 구동회로(120)에 연결될 수 있다. 다른 실시예로, 제2스캔 구동회로(120)는 생략될 수 있다.
단자(140)는 기판(100)의 일 측에 배치될 수 있다. 단자(140)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자(PCB-P)는 표시 패널(10)의 단자(140)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 표시 패널(10)로 전달한다. 제어부에서 생성된 제어 신호는 인쇄회로기판(PCB)을 통해 제1 및 제2 스캔 구동회로(110, 120)에 각각 전달될 수 있다. 제어부는 제1 및 제2연결배선(161, 171)을 통해 제1 및 제2전원공급배선(160, 170)에 각각 구동전압 및 공통전압(ELVDD, ELVSS, 후술할 도 5 참조)을 제공할 수 있다. 구동전압(ELVDD)은 제1전원공급배선(160, first power supply line)과 연결된 구동전압라인(PL)을 통해 각 화소(P)에 제공되고, 공통전압(ELVSS)은 제2전원공급배선(170)과 연결된 화소(P)의 대향전극에 제공될 수 있다. 제2전원공급배선(170, second power supply line)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
데이터 구동회로(150)는 데이터라인(DL)에 전기적으로 연결된다. 데이터 구동회로(150)의 데이터 신호는 단자(140)에 연결된 연결배선(151) 및 연결배선(151)과 연결된 데이터라인(DL)을 통해 각 화소(P)에 제공될 수 있다. 도 4는 데이터 구동회로(150)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 다른 실시예로, 데이터 구동회로(150)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(150)는 단자(140)와 제1전원공급배선(160) 사이에 배치될 수 있다.
본 실시예에서는, 일부 구동전압라인(PL)들과 연결되며, 제1방향으로 따라 연장된 전원버스라인(163, power bus line)을 포함할 수 있다. 도시된 바와 같이, 전원버스라인(163)은 제2비표시영역(NDA2)에 배치될 수 있으며, 제1전원공급배선(160)과 표시영역(DA)을 사이에 두고 제1방향을 따라 나란하게 연장될 수 있다. 본 실시예는 이에 한정되지 않는다. 예컨대, 전원버스라인(163)은 개구영역(OA)을 둘러싼 제1비표시영역(NDA1)에 배치될 수 있다. 또는 전원버스라인(163)은 복수로 구비되어, 일부는 제1비표시영역(NDA1)에 배치되고, 일부는 제2비표시영역(NDA2)에 배치될 수 있는 등 다양한 변형이 가능하다.
제1전원공급배선(160)은 제1연결배선(161)과 연결되어 단자(140)에 연결된 제어부로부터 구동전압(ELVDD)를 제공받을 수 있다. 전원버스라인(163)은 단자(140)와 직접적으로 연결되지 않지 않고, 제1전원공급배선(160)과 구동전압라인(PL)으로 연결됨으로써 제1전원공급배선(160)과 동일한 전압이 제공될 수 있다.
본 실시예에서, 구동전압라인(PL1, PL2, PL3, PL4)의 일단은 제1전원공급배선(160)과 연결될 수 있다.
복수의 제1구동전압라인(PL1)은 제1전원공급배선(160)으로부터 제2방향으로 연장되며, 복수의 제1구동전압라인(PL1)의 일단은 개구영역(OA)의 일측(하측)에 배치될 수 있다. 예컨대, 복수의 제1구동전압라인(PL1)의 일단은 제1비표시영역(NDA1)에 배치될 수 있다. 일부 실시예에서, 복수의 제1구동전압라인(PL1)과 제1전원공급배선(160)은 일체(一體)로 형성될 수 있다.
복수의 제2구동전압라인(PL2)은 전원버스라인(163)으로부터 제2방향으로 연장되며, 복수의 제2구동전압라인(PL2)의 일단은 개구영역(OA)의 타측(상측)에 배치될 수 있다. 예컨대, 복수의 제2구동전압라인(PL2)의 일단은 제1비표시영역(NDA1)에 배치될 수 있다. 일부 실시예에서, 복수의 제2구동전압라인(PL2)과 전원버스라인(163)은 일체(一體)로 형성될 수 있다. 복수의 제1구동전압라인(PL1)과 복수의 제2구동전압라인(PL2)은 개구영역(OA)를 사이에 두고 서로 이격되어 배치된다.
복수의 제3구동전압라인(PL3)은 제2방향으로 연장되어 제1전원공급배선(160) 및 전원버스라인(163)과 연결되도록 구비될 수 있다. 일부 실시예에서, 복수의 제3구동전압라인(PL3), 제1전원공급배선(160), 및 전원버스라인(163)은 일체(一體)로 형성될 수 있다.
복수의 제4구동전압라인(PL4)은 제1전원공급배선(160)으로부터 제2방향으로 연장되며, 복수의 제4구동전압라인(PL4)의 일단은 제2비표시영역(NDA2)에 배치될 수 있다. 일부 실시예에서, 복수의 제4구동전압라인(PL4)과 제1전원공급배선(160)은 일체(一體)로 형성될 수 있다.
일부 실시예에서, 전원버스라인(163)의 제1방향으로의 길이(L2)는 제1전원공급배선(160)의 제1방향으로의 길이(L1)에 비해서 짧게 구비될 수 있다. (L2 < L1) 또는, 전원버스라인(163)에 연결된 복수의 구동전압라인(PL)의 개수는 제1전원공급배선(160)에 연결된 복수의 구동전압라인(PL)의 개수보다 작을 수 있다.
제1전원공급배선(160)은 제1방향으로 배열된 모든 화소(P)열에 대응되도록 배치되어, 각 화소(P)열에 구동전압(ELVDD)을 전달하는 반면, 전원버스라인(163)은 제2구동전압라인(PL2)의 IR drop을 방지하기 위한 것으로, 개구영역(OA)을 중심으로 형성할 수 있다. 이와 같이, 전원버스라인(163)의 길이를 짧게 구비할 수 있어, 제2비표시영역(NDA2)의 활용도가 높아질 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널 중 어느 한 화소를 나타낸 등가회로도이다.
도 5를 참조하면, 화소(P)는 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 박막트랜지스터들 및 스토리지 커패시터는 신호라인(SL, SL-1, EL, DL), 초기화전압라인(VL), 및 구동전압라인(PL)에 연결될 수 있다.
도 5에서는 각 화소(P)가 신호라인(SL, SL-1, EL, DL), 초기화전압라인(VL), 및 구동전압라인(PL)에 연결된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호라인(SL, SL-1, EL, DL) 중 적어도 어느 하나, 초기화전압라인(VL)과 구동전압라인(PL) 등은 이웃하는 화소들에서 공유될 수 있다.
복수의 박막트랜지스터는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
신호라인은 스캔신호(Sn)를 전달하는 스캔라인(SL), 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔라인(SL-1), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광 제어라인(EL), 스캔라인(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터라인(DL)을 포함한다. 구동전압라인(PL)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 초기화전압라인(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint)을 전달한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압라인(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광소자(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔라인(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터라인(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압라인(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터라인(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔라인(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1), 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1초기화 박막트랜지스터(T4)의 제1초기화 게이트전극(G4)은 이전 스캔라인(SL-1)에 연결되어 있고, 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4)은 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)과 초기화전압라인(VL)에 연결되어 있으며, 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광 제어라인(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 하부 구동전압라인(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광 제어라인(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7) 및 유기발광소자(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광 제어라인(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광소자(OLED)에 전달되어 유기발광소자(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제2초기화 박막트랜지스터(T7)의 제2초기화 게이트전극(G7)은 이전 스캔라인(SL-1)에 연결되어 있고, 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 유기발광소자(OLED)의 화소전극에 연결되어 있으며, 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)은 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4) 및 초기화전압라인(VL)에 연결되어 있다. 제2초기화 박막트랜지스터(T7)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 유기발광소자(OLED)의 화소전극을 초기화시킨다.
도 5에서는 초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 이전 스캔라인(SL-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 제2초기화 박막트랜지스터(T7)는 별도의 신호라인(예컨대, 이후 스캔라인)에 연결되어 상기 신호라인에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)은 구동전압라인(PL)에 연결되어 있으며, 유기발광소자(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 5에서는 보상 박막트랜지스터(T3)와 초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)와 초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다.
도 6a는 본 발명의 일 실시예에 따른 표시 패널의 어느 한 화소의 화소회로를 나타낸 평면도이다.
도 6a를 참조하면, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)는, 반도체층(1130)을 따라 배치된다. 반도체층(1130)은 무기 절연물질인 버퍼층이 형성된 기판 상에 배치된다.
반도체층(1130)의 일부 영역들은, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)의 반도체층들에 해당한다. 바꾸어 말하면, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)의 반도체층들은 서로 연결되며 다양한 형상으로 굴곡진 것으로 이해할 수 있다.
반도체층(1130)은 채널영역 및 채널영역 양측의 소스영역 및 드레인영역을 포함하는데, 소스영역 및 드레인영역은 해당하는 박막트랜지스터의 소스전극 및 드레인전극으로 이해될 수 있다. 이하는 편의상, 소스영역 및 드레인영역을 각각 소스전극 및 드레인전극으로 부른다.
구동 박막트랜지스터(T1)는 구동 채널영역에 중첩하는 구동 게이트전극(G1) 및 구동 채널영역 양측의 구동 소스전극(S1) 및 구동 드레인전극(D1)을 포함한다. 구동 게이트전극(G1)과 중첩하는 구동 채널영역은 오메가 형상과 같이 절곡된 형상을 가짐으로써 좁은 공간 내에 긴 채널길이를 형성할 수 있다. 구동 채널영역의 길이가 긴 경우 게이트 전압의 구동 범위(driving range)가 넓어지게 되어 유기발광다이오드(OLED)에서 방출되는 빛의 계조를 보다 정교하게 제어할 수 있으며, 표시 품질을 향상시킬 수 있다.
스위칭 박막트랜지스터(T2)는 스위칭 채널영역에 중첩하는 스위칭 게이트전극(G2) 및 스위칭 채널영역 양측의 스위칭 소스전극(S2) 및 스위칭 드레인전극(D2)을 포함한다. 스위칭 드레인전극(D2)은 구동 소스전극(S1)과 연결될 수 있다.
보상 박막트랜지스터(T3)는 듀얼 박막트랜지스터로, 2개의 보상 채널영역에 중첩하는 보상 게이트전극(G3)들을 구비할 수 있으며, 양 측에 배치된 보상 소스전극(S3) 및 보상 드레인전극(D3)을 포함할 수 있다. 보상 박막트랜지스터(T3)는 후술할 노드연결선(1174)을 통해 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 연결될 수 있다.
제1초기화 박막트랜지스터(T4)는 듀얼 박막트랜지스터로, 2개의 제1초기화 채널영역에 중첩하는 제1초기화 게이트전극(G4)을 구비하며, 양측에 배치된 제1초기화 소스전극(S4) 및 제1초기화 드레인전극(D4)을 포함할 수 있다.
동작제어 박막트랜지스터(T5)는 동작제어 채널영역에 중첩하는 동작제어 게이트전극(G5) 및 양측에 위치하는 동작제어 소스전극(S4) 및 동작제어 드레인전극(D5)을 포함할 수 있다. 동작제어 드레인전극(D5)은 구동 소스전극(S1)과 연결될 수 있다.
발광제어 박막트랜지스터(T6)는 발광제어 채널영역에 중첩하는 발광제어 게이트전극(G6), 및 양측에 위치하는 발광제어 소스전극(S6) 및 발광제어 드레인전극(D6)을 포함할 수 있다. 발광제어 소스전극(S6)은 구동 드레인전극(D1)과 연결될 수 있다.
제2초기화 박막트랜지스터(T7)는 제2초기화 채널영역에 중첩하는 제2초기화 게이트전극(G7), 및 양측에 위치하는 제2초기화 소스전극(S7) 및 제2초기화 드레인전극(D7)을 포함할 수 있다.
전술한 박막트랜지스터들은 신호라인(SL, SL-1, EL, DL), 초기화전압라인(VL) 및 구동전압라인(PL)에 연결될 수 있다.
전술한 반도체층(1130) 상에는 절연층(들)을 사이에 두고 스캔라인(SL), 이전 스캔라인(SL-1), 발광 제어라인(EL), 및 구동 게이트전극(G1)이 배치될 수 있다.
스캔라인(SL)은 제1방향을 따라 연장될 수 있다. 스캔라인(SL)의 일 영역들은 스위칭 및 보상 게이트전극(G4, G7)에 해당할 수 있다. 예컨대, 스캔라인(SL) 중 제1 및 제2초기화 구동 박막트랜지스터(T4, T7)의 채널영역들과 중첩하는 영역이 각각 제1 및 제2초기화 게이트전극(G4, G7)일 수 있다.
이전 스캔라인(SL-1)은 제1방향을 따라 연장되되, 일부 영역들은 각각 제1 및 제2초기화 게이트전극(G4, G7)에 해당할 수 있다. 예컨대, 이전 스캔라인(SL-1) 중 제1 및 제2초기화 구동 박막트랜지스터(T4, T7)의 채널영역들과 중첩하는 영역이 각각 제1 및 제2초기화 게이트전극(G4, G7)일 수 있다.
발광 제어라인(EL)은 제1방향을 따라 연장된다. 발광 제어라인(EL)의 일 영역들은 각각 동작제어 및 발광제어 게이트전극(G5, G6)에 해당할 수 있다. 예컨대, 발광 제어라인(EL) 중 동작제어 및 발광제어 구동박막트랜지스터(T6, T7)의 채널영역들과 중첩하는 영역이 각각 동작제어 및 발광제어 게이트전극(G5, G6)일 수 있다.
구동 게이트전극(G1)은 플로팅 전극으로, 전술한 노드연결선(1174)을 통해 보상 박막트랜지스터(T3)와 연결될 수 있다.
전술한 스캔라인(SL), 이전 스캔라인(SL-1), 발광 제어라인(EL), 및 구동 게이트전극(G1) 상에는 절연층(들)을 사이에 두고, 전극전압라인(HL)이 배치될 수 있다.
전극전압라인(HL)은 데이터라인(DL) 및 구동전압라인(PL)과 교차하도록 제1방향을 따라 연장될 수 있다. 전극전압라인(HL)의 일부는 구동 게이트전극(G1)의 적어도 일부를 커버하며, 구동 게이트전극(G1)과 함께 스토리지 커패시터(Cst)를 형성할 수 있다. 예컨대, 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1)이 되고 전극전압라인(HL)의 일부는 스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)이 될 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)은 구동전압라인(PL)과 전기적으로 연결된다. 이와 관련하여, 전극전압라인(HL)은 전극전압라인(HL) 상에 배치된 구동전압라인(PL)과 콘택홀(CNT)을 통해 접속될 수 있다. 따라서, 전극전압라인(HL)은 구동전압라인(PL)과 동일한 전압 레벨(정전압)을 가질 수 있다. 예컨대, 전극전압라인(HL)은 +5V의 정전압을 가질 수 있다. 전극전압라인(HL)은 횡방향 구동전압라인으로 이해할 수 있다.
구동전압라인(PL)은 제2방향을 따라 연장되고, 구동전압라인(PL)과 전기적으로 연결된 전극전압라인(HL)은 제2방향에 교차하는 제1방향을 따라 연장되므로, 표시영역에서 복수의 구동전압라인(PL)들과 전극전압라인(HL)들은 그물 구조(mesh structure)를 이룰 수 있다.
본 실시예에서, 전극전압라인(HL)은 구동전압라인(PL)과 다른 층에 배치되며, 전극전압라인(HL)의 비저항은 구동전압라인(PL)의 비저항에 비해서 크게 구비될 수 있다.
전극전압라인(HL) 상에는 절연층(들)을 사이에 두고 데이터라인(DL), 구동전압라인(PL), 초기화연결선(1173), 및 노드연결선(1174)이 배치될 수 있다.
데이터라인(DL)은 제2방향으로 연장되며, 콘택홀(1154)을 통해 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)에 접속될 수 있다. 데이터라인(DL)의 일부는 스위칭 소스전극으로 이해될 수 있다.
구동전압라인(PL)은 제2방향으로 연장되며, 전술한 바와 같이 콘택홀(CNT)을 통해 전극전압라인(HL)에 접속된다. 또한, 콘택홀(1155)을 통해 동작제어 박막트랜지스터(T5)에 연결될 수 있다. 구동전압라인(PL)은 콘택홀(1155)을 통해 동작제어 드레인전극(D5)에 접속될 수 있다.
초기화연결선(1173)의 일단은 콘택홀(1152)을 통해 제1 및 제2초기화 박막트랜지스터(T4, T7)에 연결되고, 타단은 콘택홀(1151)을 통해 후술할 초기화전압라인(VL)과 연결될 수 있다.
노드연결선(1174)의 일단은 콘택홀(1156)을 통해 보상 드레인전극(D3)에 연결되고, 타단은 콘택홀(1157)을 통해 구동 게이트전극(G1)에 접속할 수 있다.
데이터라인(DL), 구동전압라인(PL), 초기화연결선(1173), 및 노드연결선(1174) 상에는 절연층(들)을 사이에 두고 초기화전압라인(VL)이 배치될 수 있다.
초기화전압라인(VL)은 제1방향으로 연장된다. 초기화전압라인(VL)은 초기화연결선(1173)을 통해 제1 및 제2초기화 구동 박막트랜지스터(T4, T7)에 연결될 수 있다. 초기화전압라인(VL)은 정전압(예컨대, -2V 등)을 가질 수 있다.
초기화전압라인(VL)은 유기발광다이오드(OLED, 도 5)의 화소전극(210)과 동일한 층 상에 배치되고, 동일한 물질을 포함할 수 있다. 화소전극(210)은 발광제어 박막트랜지스터(T6)에 연결될 수 있다. 화소전극(210)은 콘택홀(1163)을 통해 접속메탈(1175)에 접속되고, 접속메탈(1175)은 콘택홀(1153)을 통해 발광제어 드레인전극(D6)에 접속할 수 있다.
도 6a에서는 초기화전압라인(VL)이 화소전극(210)과 동일한 층 상에 배치된 것을 설명하였으나, 다른 실시예에서 초기화전압라인(VL)은 전극전압라인(HL)과 동일한 층 상에 배치될 수 있다.
또한, 도 5 및 도 6a은 화소회로(PC)가 7개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하였으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터 및 스토리지 커패시터의 개수는 화소회로(PC)의 디자인에 따라 다양하게 변경될 수 있다.
이하, 도 6b를 참조하여, 본 발명의 일 실시예에 따른 표시 패널에 포함된 구성들의 적층된 구조에 대해서 설명하도록 한다. 도 6b는 도 6a를 III-III' 및 IV-IV' 선에 따라 취한 개략적인 단면도에 유기발광다이오드가 포함된 단면도를 나타낸다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelene n napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다.
반도체층(A1, A6)은 비정질 실리콘을 포함하거나, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A1, A6)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(A1, A6)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
반도체층(A1, A6) 상에는 제1게이트절연층(112)을 사이에 두고 게이트전극(G1, G6)이 배치된다. 게이트전극(G1, G6)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 게이트전극(G1, G6)은 Mo의 단층일 수 있다. 스캔라인(SL, 도 6a 참조), 이전 스캔라인(SL-1), 및 발광 제어라인(EL)은 게이트전극(G1, G6)과 동일층에 형성될 수 있다. 즉, 게이트전극(G1, G6), 스캔라인(SL, 도 6a 참조), 이전 스캔라인(SL-1), 및 발광 제어라인(EL)은 제1게이트절연층(112) 상에 배치될 수 있다.
제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
게이트전극(G1, G6)을 덮도록 제2게이트절연층(113)이 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1)은 구동 박막트랜지스터(T1)의 게이트전극(G1)과 일체(一體)로 형성될 수 있다. 예컨대, 구동 박막트랜지스터(T1)의 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1)으로의 기능을 수행할 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)은 제2게이트절연층(113)을 사이에 두고 제1스토리지 축전판(CE1)과 중첩한다. 이 경우, 제2게이트절연층(113)은 스토리지 커패시터(Cst)의 유전체층의 기능을 할 수 있다. 제2스토리지 축전판(CE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제2스토리지 축전판(CE2) Mo의 단층이거나 또는 Mo/Al/Mo의 다층일 수 있다.
도면에서, 스토리지 커패시터(Cst)는 구동 박막트랜지스터(T1)과 중첩하는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 스토리지 커패시터(Cst)는 구동 박막트랜지스터(T1)과 비중첩되도록 배치될 수 있는 등 다양한 변형이 가능하다.
제2스토리지 축전판(CE2)은 전극전압라인(HL)으로 기능할 수 있다. 예컨대, 전극전압라인(HL)의 일부는 스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)이 될 수 있다.
제2스토리지 축전판(CE2)을 덮도록 층간절연층(115)이 구비될 수 있다. 층간절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
층간절연층(115) 상에는 데이터라인(DL), 구동전압라인(PL), 및 접속메탈(1175)이 배치될 수 있다. 데이터라인(DL), 구동전압라인(PL), 및 접속메탈(1175)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 데이터라인(DL), 구동전압라인(PL), 및 접속메탈(1175)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
상기 데이터라인(DL) 및 구동전압라인(PL)은 표시영역 전반적으로 배치되어 복수의 화소에 신호 또는 전압을 전달하는 것으로, 상기 데이터라인(DL) 및 구동전압라인(PL)의 비저항은 상기 제2스토리지 축전판(CE2) 또는 전극전압라인(HL)의 비저항 보다 작을 수 있다. 일부 실시예에서, 상기 데이터라인(DL) 및 구동전압라인(PL)의 비저항은 상기 제2스토리지 축전판(CE2) 또는 전극전압라인(HL)의 비저항의 약 1/10 일 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)은 구동전압라인(PL)과 층간절연층(115)에 정의된 콘택홀(CNT)을 통해서 접속될 수 있다. 이는, 전극전압라인(HL)이 구동전압라인(PL)과 콘택홀(CNT)을 통해서 접속됨을 의미할 수 있다. 따라서, 전극전압라인(HL)은 구동전압라인(PL)과 동일한 전압 레벨(정전압)을 가질 수 있다.
접속메탈(1175)은 층간절연층(115), 제2게이트절연층(113), 및 제1게이트절연층(112)을 관통하는 콘택홀(1153)을 통해서 발광제어 박막트랜지스터(T6)의 반도체층(A6)과 접속된다. 접속메탈(1175)을 통해서 발광제어 박막트랜지스터(T6)은 유기발광다이오드(OLED)의 화소전극(210)과 전기적으로 연결될 수 있다.
데이터라인(DL), 구동전압라인(PL), 및 접속메탈(1175) 상에는 평탄화층(117)이 위치하며, 평탄화층(117) 상에 유기발광다이오드(OLED)가 위치할 수 있다.
평탄화층(117)은 화소전극(210)이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다. 평탄화층(117)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 이러한, 평탄화층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 평탄화층(117)은 무기 물질을 포함할 수 있다. 이러한, 평탄화층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 평탄화층(117)이 무기 물질로 구비되는 경우, 경우에 따라서 화학적 평탄화 폴리싱을 진행할 수 있다. 한편, 평탄화층(117)은 유기물질 및 무기물질을 모두 포함할 수도 있다.
평탄화층(117)에는 접속메탈(1175)을 노출시키는 콘택홀(1163)이 존재하며, 화소전극(210)은 상기 콘택홀(1163)을 통해 접속메탈(1175)와 접속한다.
화소전극(210)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소전극(210)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 화소전극(210)은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
평탄화층(117) 상에는 화소정의막(119)이 배치될 수 있으며, 화소정의막(119)은 화소전극(310)의 중앙부가 노출되도록 하는 개구부(119OP)를 가짐으로써 화소의 발광영역을 정의하는 역할을 할 수 있다. 또한, 화소정의막(119)은 화소전극(310)의 가장자리와 화소전극(210) 상부의 대향전극(230)의 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)는 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
유기발광다이오드(OLED)의 중간층(220)은 유기발광층을 포함할 수 있다. 유기발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다. 중간층(220)은 복수의 화소전극(210) 각각에 대응하여 배치될 수 있다. 그러나, 이에 한정되지 않는다. 중간층(220)은 복수의 화소전극(210)에 걸쳐서 일체인 층을 포함할 수 있는 등 다양한 변형이 가능하다.
대향전극(230)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향전극(230)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향전극(230)은 표시영역(DA) 및 주변영역(PA)에 걸쳐 배치되며, 중간층(220)과 화소정의막(119)의 상부에 배치될 수 있다. 대향전극(230)은 복수의 유기발광다이오드(OLED)들에 있어서 일체(一體)로 형성되어 복수의 화소전극(210)에 대응할 수 있다.
화소전극(210)이 반사전극, 대향전극(230)이 투광성 전극으로 구비되는 경우, 중간층(220)에서 방출되는 광은 대향전극(230) 측으로 방출되어, 디스플레이 장치는 전면(全面) 발광형이 될 수 있다. 화소전극(210)이 투명 또는 반투명 전극으로 구성되고, 대향전극(230)이 반사 전극으로 구성되는 경우, 중간층(220)에서 방출된 광은 기판(100) 측으로 방출되어, 디스플레이 장치는 배면 발광형이 될 수 있다. 그러나, 본 실시예는 이에 한정되지 않는다. 본 실시예의 디스플레이 장치는 전면 및 배면 양 방향으로 광을 방출하는 양면 발광형일 수도 있다.
도 7은 본 발명의 일 실시예로서 개구영역 주변의 배선들의 배치를 개략적으로 나타낸 평면도이다.
도 7을 참조하면, 스캔라인(SL0-SL5)들은 제1방향으로 연장될 수 있으며, 데이터라인(DL0-DL7)들은 스캔라인(SL0-SL5)들과 교차하는 제2방향으로 연장될 수 있다.
일부 스캔라인(SL1-SL4)들은 개구영역(OA) 주변에서 우회할 수 있다. 예컨대, 제1 및 제2스캔라인(SL1, SL2)은 개구영역(OA)의 상측 가장자리를 따라 커브지고, 제3 및 제4스캔라인(SL3, SL4)은 개구영역(OA)의 하측 가장자리를 따라 커브질 수 있다. 각 스캔라인(SL1-SL4)들은 표시영역(DA)에서 제1방향을 따라 연장된 부분, 및 제1비표시영역(NDA1)에서 개구영역(OA)의 가장자리를 따라 우회하는 부분(또는, 만곡된 부분)을 포함할 수 있다. 개구영역(OA)의 좌측과 우측에 위치하는 화소(P)들은 개구영역(OA)을 우회하는 스캔라인(SL1-SL4)들에 전기적으로 연결될 수 있다.
일부 데이터라인(DL1-DL6)들은 개구영역(OA) 주변에서 우회할 수 있다. 예컨대, 각 데이터라인(DL1-DL6)들은 제2방향을 따라 연장된 부분 및 개구영역(OA)의 가장자리를 따라 우회하는 부분을 포함할 수 있다. 각 데이터라인(DL1-DL6)들의 우회부분은 제1비표시영역(NDA1)에 위치할 수 있다.
개구영역(OA)의 위와 아래에 위치하는 화소(P)들은 개구영역(OA)을 우회하는 데이터라인(DL1-DL6)에 전기적으로 연결되며, 해당하는 데이터라인(DL1-DL6)으로부터 신호를 전달받을 수 있다. 데이터라인(DL1-DL6)들 중 제1 내지 제3데이터라인(DL1, DL2, DL3)은 개구영역(OA)의 좌측 가장자리를 따라 커브질 수 있고, 제4 내지 제6데이터라인(DL4, DL5, DL6)은 개구영역(OA)의 우측 가장자리를 따라 커브질 수 있다.
구동전압라인(PL1_1-PL1_7, PL2_1-PL2_7, PL3_1, PL3-2)들은 데이터라인(DL1-DL6)들과 동일층에 이격되어 배치되며, 구동전압라인(PL1_1-PL1_7, PL2_1-PL2_7, PL3_1, PL3-2)들은 스캔라인(SL1-SL4)들과 교차되도록 제2방향으로 연장될 수 있다. 구동전압라인(PL)들 중 일부 구동전압라인(PL3_1, PL3_2)들은 표시영역(DA)을 지나도록 연속적으로 연장되나, 개구영역(OA) 주변의 구동전압라인(PL1_1-PL1_7, PL2_1-PL2_7)들은 개구영역(OA)을 중심으로 단선될 수 있다. 즉, 복수의 제1구동전압라인(PL1_1-PL1_7) 및 복수의 제2구동전압라인(PL2_1-PL2_7)은 개구영역(OA)를 사이에 두고 이격되어 배치될 수 있다.
복수의 제1구동전압라인(PL1_1-PL1_7)은 도 4를 참조하여 설명한 제1전원공급배선(160)에 연결되고, 복수의 제2구동전압라인(PL2_1-PL2_7)은 전원버스라인(163)에 연결될 수 있다.
전극전압라인(HL0-HL4)들은 구동전압라인(PL1_1-PL1_7, PL2_1-PL2_7, PL3_1, PL3-2)들과 교차하는 제1방향을 따라 연장될 수 있다. 일부 전극전압라인(HL1-HL3)들은 개구영역(OA) 주변에서 우회할 수 있다. 예컨대, 제1전극전압라인(HL1) 및 제3전극전압라인(HL3)은 제1방향을 따라 연장된 부분, 및 개구영역(OA)의 상측을 우회하는 부분을 포함할 수 있다. 제2전극전압라인(HL2)은 제1방향을 따라 연장된 부분, 및 개구영역(OA)의 상측과 하측을 각각 우회하는 부분들을 포함할 수 있다. 제2전극전압라인(HL2)의 우회부분들은 서로 연결되어 링 형상을 가질 수 있다.
구동전압라인(PL1_1-PL1_7, PL2_1-PL2_7, PL3_1, PL3-2)들과 전극전압라인(HL0-HL4)들은 각 화소회로(PC)마다 콘택홀(CNT)을 통해서 접속될 수 있다. 구동전압라인(PL1_1-PL1_7, PL2_1-PL2_7, PL3_1, PL3-2)들은 제2방향을 따라 연장되고, 구동전압라인(PL1_1-PL1_7, PL2_1-PL2_7, PL3_1, PL3-2)과 전기적으로 연결된 전극전압라인(HL)은 제2방향에 교차하는 제1방향을 따라 연장되므로, 표시영역(DA)에서 복수의 구동전압라인(PL1_1-PL1_7, PL2_1-PL2_7, PL3_1, PL3-2)들과 전극전압라인(HL0-HL4)들은 그물 구조(mesh structure)를 이룰 수 있다.
본 실시예에서, 전원버스라인(163)은 개구영역(OA) 주변에서의 구동전압(ELVDD)의 IR drop을 방지하기 위해서 도입된 것일 수 있다. 이 때, 개구영역(OA)의 제1방향의 폭(Wx)은 제2방향의 폭(Wy) 보다 크게 구비될 수 있다.
일부 실시예에서, 개구영역(OA)의 제1방향으로의 폭(Wx)는 약 15 mm 내지 20 mm 일 수 있으며, 제2방향으로의 폭(Wy)는 1 mm 내지 5 mm 일 수 있다.
전원버스라인(163)을 구비하지 않더라도, 복수의 제2구동전압라인(PL2_1-PL2_7)은 전극전압라인(HL0)과 그물 구조를 형성하고 있는 바, 개구영역(OA) 상부에 배치된 화소들에는 구동전압(ELVDD)이 전달되어 구동이 가능할 수 있다.
그러나, 도 6a 및 도 6b를 참조하여 설명하였듯이, 전극전압라인(HLO-HL4)은 각 화소회로에 포함된 스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)들이 연결되어 구비된 것으로, 전극전압라인(HLO-HL4)들의 비저항은 구동전압라인(PL1_1-PL1_7, PL2_1-PL2_7, PL3_1, PL3-2)들의 비저항보다 크게 구비된다.
이에 따라, 전원버스라인(163)을 구비되지 않는 경우, 제2구동전압라인(PL2_1-PL2_7)들에는 비저항이 큰 전극전압라인(HL0)들에 의해서만 구동전압(ELVDD)이 전달되는 바, IR-Drop 현상이 발생할 수 있다. 이와 같은 IR-Drop의 크기는 개구영역(OA)의 제1방향의 폭(Wx)이 클 수록 크게 나타날 수 있다.
본 실시예에서는 제2비표시영역(NDA2)에 배치되며, 비저항값이 작은 전원버스라인(163)이 복수의 제2구동전압라인(PL2_1-PL2_7)에 연결되는 바, 개구영역(OA)을 중심으로 단선된 구동전압라인(PL1_1-PL1_7, PL2_1-PL2_7)에 발생할 수 있는 IR-Drop 현상이 최소화될 수 있다.
전원버스라인(163)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 전원버스라인(163)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
본 실시예에서, 전원버스라인(163)은 복수의 제2구동전압라인(PL2_1-PL2_7)과 일체(一體)로 형성될 수 있다. 즉, 전원버스라인(163)은 복수의 제2구동전압라인(PL2_1-PL2_7)과 동일층에 동일한 물질로 형성되어, 제1방향으로 연장된 전원버스라인(163)으로부터 복수의 제2구동전압라인(PL2_1-PL2_7)들이 제2방향으로 연장되어 배치될 수 있다.
전원버스라인(163)은 제1전원공급배선(160)으로부터 연장된 복수의 제3구동전압라인(PL3_1, PL3_2)과 연결될 수 있다. 즉, 제1전원공급배선(160, 도 4 참조), 전원버스라인(163) 및 제3구동전압라인(PL3_1, PL3_2)은 일체(一體)로 형성될 수 있다. 이 경우, 전원버스라인(163)은 제1전원공급배선(160)에서 제공되는 구동전압(ELVDD)를 복수의 제3구동전압라인(PL3_1, PL3_2)으로부터 제공받을 수 있는 바, 복수의 제2구동전압라인(PL2_1-PL2_7)들에는 보다 균일한 구동전압(ELVDD)이 제공될 수 있다.
한편, 전원버스라인(163)의 제2방향으로의 폭(W1)은 제2구동전압라인(PL2_1-PL2_7) 하나의 폭(W2)보다 크게 구비되어 저항값을 최소화할 수 있다. 예컨대, 전원버스라인(163)의 제2방향으로의 폭(W1)은 약 10 um 내지 30 um 일 수 있으며, 제2구동전압라인(PL2_1-PL2_7) 하나의 폭(W2)은 약 1 um 내지 5 um 일 수 있다.
또한, 도 4에 도시된 바와 같이, 전원버스라인(163)의 제1방향으로의 길이(L2)는 제1전원공급배선(160)의 제1방향으로의 길이(L1)에 비해서 짧게 구비될 수 있다. 전원버스라인(163)은 개구영역(OA) 주변에서 단선된 제2구동전압라인(PL2_1-PL2_7) 중심으로 연결되는 것으로 IR-Drop 현상을 방지할 수 있는 바, 전원버스라인(163)의 제1방향으로의 길이(L2)를 짧게 구비하는 것으로 제2비표시영역(NDA2)의 활용도를 높일 수 있다.
도 8은 도 7을 X-X'선을 따라 취한 개략적인 단면도이다. 도 8에 있어서, 도 6b와 동일한 참조부호는 동일 부재를 일컫는 바, 중복 설명은 생략한다.
도 8을 참조하면, 데이터라인(DL6), 스캔라인(SL0, SL1), 및 전극전압라인(HL0, HL1)은 서로 다른 층에 배치되며, 데이터라인(DL6), 구동전압라인(PL2_7) 및 전원버스라인(163)은 동일한 층에 배치될 수 있다.
스캔라인(SL0, SL1)은 제1게이트절연층(112)에 배치되며, 전극전압라인(HL0, HL1)은 제2게이트절연층(113)에 배치될 수 있다. 데이터라인(DL6)구동전압라인(PL2_7) 및 전원버스라인(163)은 층간절연층(115) 상에 배치될 수 있다.
도 7 및 도 8을 참조하면, 제1비표시영역(NDA1)에서 우회하는 데이터라인(DL6), 스캔라인(SL1), 및 전극전압라인(HL1)이 중첩되지 않도록 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 제1비표시영역(NDA1)에서 서로 다른 층에 배치된 배선들은 서로 중첩되도록 배치될 수 있다.
도 9은 본 발명의 다른 실시예에 따른 것으로 표시 패널의 개구영역 주변의 배선들의 배치를 개략적으로 나타낸 평면도이다. 도 10은 화소 영역의 일부 및 도 9를 XI-XI'선으로 취한 개략적인 단면도이다. 도 9 및 도 10에 있어서, 도 6b, 도 7 및 도 8에서와 동일한 참조부호는 동일 부재를 일컫는 바, 중복설명은 생략한다.
도 9를 참조하면, 표시 패널은 개구영역(OA)를 사이에 두고 이격된 복수의 제1구동전압라인(PL1_1-PL1-7)들 및 복수의 제2구동전압라인(PL2_1-PL2-7)들을 포함한다. 복수의 제1구동전압라인(PL1_1-PL1-7)들 및 복수의 제2구동전압라인(PL2_1-PL2-7)들은 제2방향으로 연장된다.
개구영역(OA) 주변에 배치된 데이터라인(DL1-DL6)들은 단선되지 않고 개구영역(OA)의 가장자리를 따라 우회하도록 배치된다. 데이터라인(DL1-DL6)들은 구동전압라인(PL)들과 동일층에 배치되는 바, 데이터라인(DL1-DL6)들이 우회할 수 있는 공간을 확보하기 위해서 구동전압라인(PL)들은 이격되어 배치될 수 있다.
복수의 제1구동전압라인(PL1_1-PL1-7)들 및 복수의 제2구동전압라인(PL2_1-PL2-7)들은 상기 복수의 제1구동전압라인(PL1_1-PL1-7)들 및 복수의 제2구동전압라인(PL2_1-PL2-7)들과 다른 층에 배치되면서 교차되어 배치된 전극전압라인(HL0-HL4)들과 콘택홀(CNT1)을 통해서 접속된다. 이에 따라, 복수의 제1구동전압라인(PL1_1-PL1-7)들 및 복수의 제2구동전압라인(PL2_1-PL2-7)들은 전극전압라인(HL0-HL4)들과 그물 구조를 가질 수 있다.
본 실시예에 있어서, 복수의 제2구동전압라인(PL2_1-PL2-7)들과 연결된 전원버스라인(164)은 개구영역(OA)의 상측에 대응되도록 제1비표시영역(NDA1)에 배치될 수 있다.
전원버스라인(164)은 복수의 제2구동전압라인(PL2_1-PL2-7)들과 다른 층, 예컨대, 복수의 제2구동전압라인(PL2_1-PL2-7)들을 덮는 평탄화층(117) 상면에 배치되어, 복수의 제2구동전압라인(PL2_1-PL2-7)들과 콘택홀(CNT1)을 통해서 연결될 수 있다. 전원버스라인(164)은 복수의 제2구동전압라인(PL2_1-PL2-7)들과 다른 층에 배치되는 바, 전원버스라인(164)은 복수의 제2구동전압라인(PL2_1-PL2-7)들 및 데이터라인(DL2-DL6)들과 중첩되어 배치될 수 있다.
또한, 전원버스라인(164)는 개구영역(OA)의 가장자리를 우회하는 스캔라인(SL1,SL2)들과 중첩되어 배치될 수 있다.
전원버스라인(164)은 제1방향으로 연장되어 배치될 수 있다. 일부 실시예에서, 전원버스라인(164)의 제1방향으로의 길이(L2')은 도 4를 참조하여 설명한 제1구동전압배선(160)의 제1방향으로의 길이(L1)에 비해서 작게 구비될 수 있다. 또는, 전원버스라인(164)에 연결된 구동전압라인(PL)들의 개수는 제1구동전압배선(160)에 연결된 구동전압라인(PL)들의 개수에 비해 작게 구비될 수 있다. 일부 실시예에서, 전원버스라인(164)의 제1방향으로의 길이(L2')은 개구영역(OA)의 제1방향으로의 폭(Wx)보다 크거나 같을 수 있다.
한편, 전원버스라인(164)의 비저항은 전극전압라인(HL0-HL4)들의 비저항보다 작게 구비되 수 있다. 이에 따라, 제2구동전압라인(PL2_1-PL2-7)들에 발생할 수 있는 IR-Drop현상을 최소화할 수 있다.
도 10을 참조하면, 본 발명의 실시예에 따른 표시 패널은 평탄화층(117) 상부에 상부-평탄화층(118)을 더 포함할 수 있다. 또한, 평탄화층(117) 상에는 추가 배선(PL'), 중간배선(CM) 및 전원버스라인(164)이 배치될 수 있다.
상부-평탄화층(118)은 유기물질 및/또는 무기물질로 구비될 수 있다. 예컨대, 유기물질은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 상기 무기물질은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 상부-평탄화층(118')은 단층 또는 다층 구조로 형성될 수 있다.
평탄화층(117) 상에 배치된 추가배선(PL')은 구동전압을 전달하는 구동전압라인 또는 데이터 신호를 전달하는 데이터선으로 기능할 수 있다. 추가배선(PL')은 평탄화층(117)에 정의된 콘택홀(미도시)을 통해서 데이터선(DL) 또는 구동전압라인(PL)과 연결될 수 있다. 또한, 평탄화층(117) 상에 배치된 중간배선(CM)을 통해서 유기발광다이오드(OLED)의 화소전극(210)과 발광제어 박막트랜지스터(T6)이 연결될 수 있다. 화소전극(210)은 상부-평탄화층(118) 상에 배치되며, 상부-평탄화층(118)에 정의된 콘택홀을 통해서 중간배선(CM)과 연결될 수 있다.
전원버스라인(164)은 평탄화층(117) 상에 배치되어, 평탄화층(117)에 정의된 콘택홀(CNT1)을 통해서 제2구동전압라인(PL2_7)과 접속될 수 있다.
전원버스라인(164), 추가배선(PL') 및 중간배선(CM)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 예로, 전원버스라인(164)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 전원버스라인(164)의 비저항은 전극전압라인(HL0-HL4)의 비저항보다 작게 구비될 수 있다. 이에 따라, 복수의 제2구동전압라인(PL2_1-PL2_7)에 균일한 구동전압(ELVDD)을 전달하며, IR-Drop을 최소화할 수 있다.
도 9에서는 전원버스라인(164)가 복수의 제2구동전압라인(PL2_1-PL2_7)들과만 연결된 것으로 도시되고 있으나, 본 발명은 이에 한정되지 않는다. 전원버스라인(164)은 제1전원공급배선(160, 도 4 참조)으로부터 연장된 복수의 제3구동전압라인(PL3_1, PL3_2) 중 적어도 하나와 연결될 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 것으로 표시 패널의 개구영역 주변의 배선들의 배치를 개략적으로 나타낸 평면도이다. 도 11에 있어서, 도 9에서와 동일한 참조부호는 동일 부재를 일컫는 바, 중복설명은 생략한다.
도 11을 참조하면, 본 발명의 실시예에 따른 표시 패널은 제1전원공급배선(160)로부터 제2방향으로 연장된 복수의 제1구동전압라인(PL1_1-PL1_2) 및 상기 복수의 제1구동전압라인(PL1_1-PL1_2)와 개구영역(OA)을 사이에 두고 이격된 복수의 제2구동전압라인(PL2_1-PL2_7)을 포함한다.
개구영역(OA) 주변에 배치된 데이터라인(DL1-DL6)들은 단선되지 않고 개구영역(OA)의 가장자리를 따라 우회하도록 배치된다. 데이터라인(DL1-DL6)들은 구동전압라인(PL)들과 동일층에 배치되는 바, 데이터라인(DL1-DL6)들이 우회할 수 있는 공간을 확보하기 위해서 구동전압라인(PL)들은 이격되어 배치될 수 있다.
복수의 제1구동전압라인(PL1_1-PL1-7)들 및 복수의 제2구동전압라인(PL2_1-PL2-7)들은 상기 복수의 제1구동전압라인(PL1_1-PL1-7)들 및 복수의 제2구동전압라인(PL2_1-PL2-7)들과 다른 층에 배치되면서 교차되어 배치된 전극전압라인(HL0-HL4)들과 콘택홀(CNT1)을 통해서 접속된다. 이에 따라, 복수의 제1구동전압라인(PL1_1-PL1-7)들 및 복수의 제2구동전압라인(PL2_1-PL2-7)들은 전극전압라인(HL0-HL4)들과 그물 구조를 가질 수 있다.
또한, 본 실시예에 따른 표시 패널은 개구영역(OA)의 상측에는 전원버스라인(164)이 배치되며, 개구영역(OA)의 하측에는 추가 전원버스라인(165)이 배치될 수 있다.
전원버스라인(164)은 개구영역(OA)의 상측에 대응되도록 제1비표시영역(NDA1)에 배치될 수 있다. 전원버스라인(164)은 제1방향으로 연장되어 배치될 수 있다. 일부 실시예에서, 전원버스라인(164)의 제1방향으로의 길이(L2')은 개구영역(OA)의 제1방향으로의 폭(Wx)보다 크거나 같을 수 있다.
전원버스라인(164)은 복수의 제2구동전압라인(PL2_1-PL2_7)과 평탄화층(117, 도 10 참조)을 사이에 두고 배치될 수 있다. 전원버스라인(164)는 복수의 제2구동전압라인(PL2_1-PL2_7)의 단부와 콘택홀(CNT1)을 통해서 연결될 수 있다. 일부 실시에에서, 전원버스라인(164)는 복수의 제3구동전압라인(PL3_1, PL3_2) 중 적어도 하나와 콘택홀(CNT2)을 통해 접속될 수 있다.
추가 전원버스라인(165)은 개구영역(OA)의 하측에 대응되도록 제1비표시영역(NDA1)에 배치될 수 있다. 추가 전원버스라인(165)은 제1방향으로 연장되어 배치될 수 있다. 일부 실시예에서, 추가 전원버스라인(165)의 제1방향으로의 길이(L3)은 개구영역(OA)의 제1방향으로의 폭(Wx)보다 크거나 같을 수 있다. 추가 전원버스라인(165)은 복수의 제1구동전압라인(PL1_1-PL1_7)과 평탄화층(117, 도 10 참조)을 사이에 두고 배치될 수 있다. 추가 전원버스라인(165)는 복수의 제1구동전압라인(PL1_1-PL1_7)의 단부와 콘택홀(CNT2)을 통해서 연결될 수 있다. 일부 실시에에서, 추가 전원버스라인(165)는 복수의 제3구동전압라인(PL3_1, PL3_2) 중 적어도 하나와 콘택홀(CNT2)을 통해 접속될 수 있다.
전원버스라인(164) 및 추가 전원버스라인(165)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 예로, 전원버스라인(164) 및 추가 전원버스라인(165)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
전원버스라인(164) 및 추가 전원버스라인(165)의 비저항은 전극전압라인(HL0-HL4)의 비저항보다 작게 구비될 수 있다. 이에 따라, 개구영역(OA) 주변에 배치된 복수의 제1구동전압라인(PL1_1-PL1_7), 복수의 제2구동전압라인(PL2_1-PL2_7), 및 복수의 제3구동전압라인(PL3_1, PL3_2)에 균일한 구동전압(ELVDD)을 전달하며, IR-Drop을 최소화할 수 있다.
도 12은 본 발명의 또 다른 실시예에 따른 것으로 표시 패널의 개구영역 주변의 배선들의 배치를 개략적으로 나타낸 평면도이다. 도 12에 있어서, 도 7과 동일한 참조부호는 동일 부재를 나타내는 바, 이들의 중복 설명은 생략한다.
도 12를 참조하면, 표시 패널은 개구영역(OA)를 사이에 두고 이격된 복수의 제1구동전압라인(PL1_1-PL1-7)들 및 복수의 제2구동전압라인(PL2_1-PL2-7)들을 포함한다. 복수의 제1구동전압라인(PL1_1-PL1-7)들 및 복수의 제2구동전압라인(PL2_1-PL2-7)들은 제2방향으로 연장된다.
복수의 제1구동전압라인(PL1_1-PL1-7)들 및 복수의 제2구동전압라인(PL2_1-PL2-7)들은 상기 복수의 제1구동전압라인(PL1_1-PL1-7)들 및 복수의 제2구동전압라인(PL2_1-PL2-7)들과 다른 층에 배치되면서 교차되어 배치된 전극전압라인(HL0-HL4)들과 콘택홀(CNT1)을 통해서 접속된다. 이에 따라, 복수의 제1구동전압라인(PL1_1-PL1-7)들 및 복수의 제2구동전압라인(PL2_1-PL2-7)들은 전극전압라인(HL0-HL4)들과 그물 구조를 가질 수 있다.
개구영역(OA) 주변에 배치된 데이터라인(DL1-DL6)들은 단선되지 않고 개구영역(OA)의 가장자리를 따라 우회하도록 배치된다. 데이터라인(DL1-DL6)들은 구동전압라인(PL)들과 동일층에 배치되는 바, 데이터라인(DL1-DL6)들이 우회할 수 있는 공간을 확보하기 위해서 구동전압라인(PL)들은 이격되어 배치될 수 있다.
복수의 제2구동전압라인(PL2_1-PL2-7)들은 제2비표시영역(NDA2)에 배치되며, 제1방향으로 연장된 전원버스라인(163)과 연결될 수 있다. 전원버스라인(163)의 비저항은 전극전압라인(HL0-HL4)들의 비저항보다 작은 바, 제2구동전압라인(PL2_1-PL2-7)들에 발생할 수 있는 IR-Drop현상을 최소화할 수 있다.
본 실시예에 있어서, 개구영역(OA1, OA2, OA3)은 복수로 구비될 수 있으며, 제1비표시영역(NDA1)은 복수의 개구영역(OA1, OA2, OA3)을 둘러싸도록 배치될 수 있다. 복수의 개구영역(OA1, OA2, OA3) 각각에 빛 이나 음향을 감지하는 컴포넌트가 배치될 수 있다. 도면에서는 개구영역(OA1, OA2, OA3)이 3개인 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 개구영역(OA1, OA2, OA3)은 2개이거나 3개보다 더 많이 배치될 수도 있다.
한편, 복수의 개구영역(OA1, OA2, OA3)이 제1비표시영역(NDA1)으로 둘러싸인 경우에, 복수의 개구영역(OA1, OA2, OA3)의 제1방향으로의 폭(Wx)은 복수의 개구영역(OA1, OA2, OA3) 중 최우측점 및 최좌측점을 잇는 선의 크기로 이해될 수 있다.
본 실시예에서, 전원버스라인(163)은 복수의 개구영역(OA1, OA2, OA3) 주변에서의 구동전압(ELVDD)의 IR drop을 방지하기 위해서 도입된 것일 수 있다. 이 때, 개구영역(OA)의 제1방향의 폭(Wx)은 제2방향의 폭(Wy) 보다 크게 구비될 수 있다. 본 실시예에 있어서, 복수의 개구영역(OA1, OA2, OA3)의 제1방향으로의 폭(Wx)은 약 15 mm 내지 20 mm 일 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
10: 표시 패널
DA: 표시영역
NDA1: 제1비표시영역
NDA2: 제2비표시영역
OA: 개구영역
DL0-DL7: 데이터라인
PL0-PL7: 구동전압라인
HL1-HL3: 전극전압라인

Claims (20)

  1. 개구영역을 둘러싸는 제1비표시영역, 상기 제1비표시영역 외곽의 표시영역, 및 상기 표시영역을 둘러싸는 제2비표시영역을 구비한 기판;
    상기 표시영역에 배치된 구동 박막트랜지스터들 및 표시요소들;
    상기 제2비표시영역에 배치되며, 제1방향으로 연장되어 배치된 제1전원공급배선;
    상기 제1방향과 교차하는 제2방향으로 연장되며, 상기 개구영역을 사이에 두고 이격되어 배치된 복수의 제1구동전압라인들 및 복수의 제2구동전압라인들; 및
    상기 복수의 제2전원공급라인들과 연결되며, 상기 제1비표시영역 또는 상기 제2비표시영역에 배치되어 상기 제1방향으로 연장된 전원버스라인;을 포함하며,
    상기 전원버스라인의 제1방향으로의 길이는 상기 제1전원공급배선의 제1방향으로의 길이보다 작은, 표시 패널.
  2. 제1항에 있어서,
    상기 전원버스라인은 상기 제2비표시영역에 배치되며, 상기 복수의 제2구동전압라인들과 일체(一體)로 구비된, 표시 패널.
  3. 제1항에 있어서,
    상기 제1전원공급배선으로부터 제2방향으로 연장되어, 상기 전원버스라인과 연결된 적어도 하나의 제3구동전압라인;을 더 포함하며,
    상기 제3구동전압라인, 상기 제1전원공급배선, 및 상기 전원버스라인은 일체(一體)로 구비된, 표시 패널.
  4. 제1항에 있어서,
    상기 제1전원공급배선으로부터 제2방향으로 연장된 적어도 하나의 제4구동전압라인;을 더 포함하며,
    상기 제4구동전압라인의 끝단은 상기 전원버스라인과 이격된, 표시 패널.
  5. 제1항에 있어서,
    상기 복수의 제1구동전압선들 및 상기 복수의 제2구동전압선들과 다른 층에 배치되며, 상기 복수의 제1구동전압선들 및 상기 복수의 제2구동전압선들과 교차하도록 상기 제1방향으로 연장된 복수의 전극전압라인들;을 더 포함하며,
    상기 복수의 전극전압라인들은 상기 복수의 제1구동전압선들 및 상기 복수의 제2구동전압선들과 콘택홀을 통해 연결된, 표시 패널.
  6. 제5항에 있어서,
    상기 전원버스라인의 비저항은 상기 복수의 전극전압라인들의 비저항보다 작은, 표시 패널.
  7. 제5항에 있어서,
    상기 복수의 전극전압라인들 중 적어도 일부는 상기 개구영역 주변에서 서로 연결되어 링 형상을 갖는, 표시 패널.
  8. 제5항에 있어서,
    상기 구동 박막트랜지스터들 각각은 반도체층 및 구동 게이트전극을 포함하며,
    상기 복수의 전극전압라인들은 상기 구동 게이트전극과 중첩하여 스토리지 커패시터를 형성하는, 표시 패널.
  9. 제1항에 있어서,
    상기 개구영역의 제1방향의 폭은 상기 제2방향의 폭보다 큰, 표시 패널.
  10. 제1항에 있어서,
    상기 전원버스라인은 상기 제1비표시영역에 배치되며, 상기 복수의 제2구동전압라인들과 다른 층에 배치되어 콘택홀을 통해 연결된, 표시 패널.
  11. 제10항에 있어서,
    상기 제1방향을 따라 연장되되, 상기 개구영역의 가장자리를 따라 우회하는 복수의 스캔라인들;을 더 포함하며,
    상기 전원버스라인은 상기 복수의 스캔라인들의 우회부분과 중첩되도록 배치된, 표시 패널.
  12. 제1항에 있어서,
    상기 복수의 제1구동전압라인들과 연결되며, 상기 제1방향으로 연장된 추가 전원버스라인;을 더 구비하며,
    상기 추가 전원버스라인은 상기 제1비표시영역에 배치된, 표시 패널.
  13. 제1항에 있어서,
    상기 개구영역은 복수로 구비되며, 상기 제1비표시영역은 상기 복수의 개구영역을 둘러싸도록 배치된, 표시 패널.
  14. 개구영역을 둘러싸는 제1비표시영역, 상기 제1비표시영역 외곽의 표시영역, 및 상기 표시영역을 둘러싸는 제2비표시영역을 구비한 기판;
    상기 표시영역에 배치된 구동 박막트랜지스터들 및 표시요소들;
    상기 제2비표시영역에 배치되며, 제1방향으로 연장되어 배치된 제1전원공급배선;
    상기 제1방향과 교차하는 제2방향으로 연장되며, 상기 개구영역을 사이에 두고 이격되어 배치된 복수의 제1구동전압라인들 및 복수의 제2구동전압라인들;
    상기 복수의 제2전원공급라인들과 연결되며, 상기 제1비표시영역 또는 상기 제2비표시영역에 배치되어 상기 제1방향으로 연장된 전원버스라인; 및
    상기 복수의 제1구동전압라인들 및 상기 복수의 제2구동전압라인들과 다른 층에서 교차되도록 배치되며, 콘택홀을 통해서 연결된 복수의 전극전압라인들;을 포함하는, 표시 패널.
  15. 제14항에 있어서,
    상기 전원버스라인의 비저항은 상기 복수의 전극전압라인들의 비저항보다 작은, 표시 패널.
  16. 제14항에 있어서,
    상기 복수의 전극전압라인들 중 적어도 일부는 상기 개구영역 주변에서 서로 연결되어 링 형상을 가지는, 표시 패널.
  17. 제14항에 있어서,
    상기 구동 박막트랜지스터들 각각은 반도체층 및 구동 게이트전극을 포함하며,
    상기 복수의 전극전압라인들은 상기 구동 게이트전극과 중첩하여 스토리지 커패시터를 형성하는, 표시 패널.
  18. 제14항에 있어서,
    상기 전원버스라인은 상기 제2비표시영역에 배치되며, 상기 복수의 제2구동전압라인들과 일체(一體)로 구비된, 표시 패널.
  19. 제14항에 있어서,
    상기 전원버스라인은 상기 제1비표시영역에 배치되며, 상기 복수의 제2구동전압라인들과 다른 층에 배치되어 콘택홀을 통해 연결된, 표시 패널.
  20. 제14항에 있어서,
    상기 복수의 제1구동전압라인들과 연결되며, 상기 제1방향으로 연장된 추가 전원버스라인;을 더 구비하며,
    상기 추가 전원버스라인은 상기 제1비표시영역에 배치된, 표시 패널.
KR1020180096131A 2018-08-17 2018-08-17 표시 패널 Active KR102516058B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180096131A KR102516058B1 (ko) 2018-08-17 2018-08-17 표시 패널
US16/294,306 US11430858B2 (en) 2018-08-17 2019-03-06 Display panel having power bus line with reduced voltage drop
CN201910756908.8A CN110838507B (zh) 2018-08-17 2019-08-16 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180096131A KR102516058B1 (ko) 2018-08-17 2018-08-17 표시 패널

Publications (2)

Publication Number Publication Date
KR20200021029A true KR20200021029A (ko) 2020-02-27
KR102516058B1 KR102516058B1 (ko) 2023-03-31

Family

ID=69523419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180096131A Active KR102516058B1 (ko) 2018-08-17 2018-08-17 표시 패널

Country Status (3)

Country Link
US (1) US11430858B2 (ko)
KR (1) KR102516058B1 (ko)
CN (1) CN110838507B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11690246B2 (en) 2020-08-12 2023-06-27 Samsung Display Co., Ltd. Display panel and display apparatus including component and transmission areas
US11825709B2 (en) 2020-08-11 2023-11-21 Samsung Display Co., Ltd. Display device
US11854485B2 (en) 2022-01-25 2023-12-26 Samsung Display Co., Ltd. Display panel and electronic apparatus including the same
US12150350B2 (en) 2020-04-23 2024-11-19 Samsung Display Co., Ltd. Display device with intersecting data lines adjacent hole region and electronic device including the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102649144B1 (ko) 2018-06-25 2024-03-21 삼성디스플레이 주식회사 디스플레이 장치
KR102699676B1 (ko) 2018-08-02 2024-08-28 삼성디스플레이 주식회사 표시 패널
KR102757333B1 (ko) * 2018-11-02 2025-01-21 삼성디스플레이 주식회사 표시 패널
KR102517734B1 (ko) * 2018-12-17 2023-04-03 엘지디스플레이 주식회사 센서패키지 모듈을 포함하는 유기발광 표시장치
CN110556404A (zh) * 2019-08-09 2019-12-10 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN110504287B (zh) * 2019-08-09 2020-10-16 武汉华星光电半导体显示技术有限公司 显示面板及电子设备
CN113424323B (zh) * 2019-11-28 2023-04-04 京东方科技集团股份有限公司 显示基板、显示面板及拼接屏
WO2021103010A1 (zh) 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及显示装置
CN115206235B (zh) * 2019-11-29 2025-03-11 京东方科技集团股份有限公司 显示基板及显示装置
WO2021103504A1 (zh) 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
EP4068378A4 (en) 2019-11-29 2023-04-12 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD FOR PRODUCTION THEREOF, AND DISPLAY DEVICE
KR102720198B1 (ko) * 2019-12-30 2024-10-18 엘지디스플레이 주식회사 디스플레이 장치
KR20210095771A (ko) * 2020-01-23 2021-08-03 삼성디스플레이 주식회사 표시 장치
KR20210115104A (ko) * 2020-03-11 2021-09-27 삼성디스플레이 주식회사 표시 장치
EP4002342A4 (en) 2020-03-25 2023-02-15 BOE Technology Group Co., Ltd. DISPLAY PANEL AND DISPLAY DEVICE
KR20210127270A (ko) * 2020-04-13 2021-10-22 삼성디스플레이 주식회사 표시 장치
CN111833754B (zh) * 2020-04-27 2021-10-22 昆山国显光电有限公司 显示面板以及显示装置
KR20220006675A (ko) * 2020-07-08 2022-01-18 삼성디스플레이 주식회사 표시 장치
KR20220009545A (ko) * 2020-07-15 2022-01-25 삼성디스플레이 주식회사 디스플레이 장치
CN114616613B (zh) * 2020-08-03 2023-12-08 京东方科技集团股份有限公司 显示基板和显示装置
CN114616614B (zh) * 2020-08-03 2024-04-05 京东方科技集团股份有限公司 显示基板和显示装置
KR20220030433A (ko) * 2020-08-31 2022-03-11 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US11620933B2 (en) * 2020-10-13 2023-04-04 Synaptics Incorporated IR-drop compensation for a display panel including areas of different pixel layouts
KR20220065139A (ko) * 2020-11-12 2022-05-20 삼성디스플레이 주식회사 디스플레이 장치
CN112750845B (zh) * 2020-12-29 2024-05-17 武汉天马微电子有限公司 一种显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170154566A1 (en) * 2015-12-01 2017-06-01 Lg Display Co., Ltd. Display device
KR20170117291A (ko) * 2016-04-12 2017-10-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647712B1 (ko) * 2005-11-09 2006-11-23 삼성에스디아이 주식회사 유기 발광 표시 장치
KR101494737B1 (ko) * 2008-07-08 2015-02-23 삼성디스플레이 주식회사 표시기판, 이의 제조방법 및 이를 갖는 액정표시장치
US8587754B2 (en) * 2009-06-30 2013-11-19 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
CN104656977B (zh) 2009-10-28 2018-01-26 伊英克公司 具有触摸传感器的电光显示器
KR101082300B1 (ko) 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
US9514673B2 (en) * 2012-11-22 2016-12-06 Lg Display Co., Ltd. Organic light emitting display device
JP6230074B2 (ja) 2013-03-15 2017-11-15 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
KR20150104662A (ko) * 2014-03-05 2015-09-16 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102337353B1 (ko) 2014-08-20 2021-12-09 삼성디스플레이 주식회사 투명 표시 패널 및 이를 포함하는 투명 유기 발광 다이오드 표시 장치
CN104464621B (zh) 2014-11-14 2017-01-25 深圳市华星光电技术有限公司 补偿amoled电源压降的方法
CN104409046A (zh) * 2014-12-18 2015-03-11 京东方科技集团股份有限公司 显示阵列基板、补偿方法、显示面板和显示装置
KR102399416B1 (ko) * 2015-05-26 2022-05-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102730433B1 (ko) * 2016-09-02 2024-11-14 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102699676B1 (ko) * 2018-08-02 2024-08-28 삼성디스플레이 주식회사 표시 패널

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170154566A1 (en) * 2015-12-01 2017-06-01 Lg Display Co., Ltd. Display device
KR20170117291A (ko) * 2016-04-12 2017-10-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12150350B2 (en) 2020-04-23 2024-11-19 Samsung Display Co., Ltd. Display device with intersecting data lines adjacent hole region and electronic device including the same
US11825709B2 (en) 2020-08-11 2023-11-21 Samsung Display Co., Ltd. Display device
US12185601B2 (en) 2020-08-11 2024-12-31 Samsung Display Co., Ltd. Display device
US11690246B2 (en) 2020-08-12 2023-06-27 Samsung Display Co., Ltd. Display panel and display apparatus including component and transmission areas
US11854485B2 (en) 2022-01-25 2023-12-26 Samsung Display Co., Ltd. Display panel and electronic apparatus including the same
US12205549B2 (en) 2022-01-25 2025-01-21 Samsung Display Co., Ltd. Display panel and electronic apparatus including the same

Also Published As

Publication number Publication date
US11430858B2 (en) 2022-08-30
KR102516058B1 (ko) 2023-03-31
CN110838507B (zh) 2025-02-25
CN110838507A (zh) 2020-02-25
US20200058728A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
KR102516058B1 (ko) 표시 패널
KR102631254B1 (ko) 표시 패널
EP3664145B1 (en) Display panel
US12193312B2 (en) Display panel
US20240114757A1 (en) Display panel
KR102770831B1 (ko) 표시 장치
KR20200015868A (ko) 표시 패널
KR20200108146A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
US11502157B2 (en) Display panel
KR20200115888A (ko) 표시 장치
KR20210078650A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US20220109040A1 (en) Display panel and display apparatus including the same
KR20210025748A (ko) 표시 장치
KR20210007084A (ko) 표시 패널
US12245460B2 (en) Display apparatus
KR20220030380A (ko) 표시 장치
KR20210155442A (ko) 표시 장치
KR20210088042A (ko) 표시 장치
KR102787861B1 (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR20200126463A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180817

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210622

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180817

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230102

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230327

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230328

End annual number: 3

Start annual number: 1

PG1601 Publication of registration