[go: up one dir, main page]

KR20200115888A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200115888A
KR20200115888A KR1020190036199A KR20190036199A KR20200115888A KR 20200115888 A KR20200115888 A KR 20200115888A KR 1020190036199 A KR1020190036199 A KR 1020190036199A KR 20190036199 A KR20190036199 A KR 20190036199A KR 20200115888 A KR20200115888 A KR 20200115888A
Authority
KR
South Korea
Prior art keywords
disposed
electrode layer
thin film
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020190036199A
Other languages
English (en)
Other versions
KR102814726B1 (ko
Inventor
배인준
김동휘
김철호
서우리
전진
정진구
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190036199A priority Critical patent/KR102814726B1/ko
Priority to US16/748,508 priority patent/US11309369B2/en
Priority to CN202010227122.XA priority patent/CN111755480A/zh
Publication of KR20200115888A publication Critical patent/KR20200115888A/ko
Priority to US17/722,020 priority patent/US11950485B2/en
Priority to US18/622,955 priority patent/US20240244921A1/en
Priority to KR1020250066417A priority patent/KR20250077426A/ko
Application granted granted Critical
Publication of KR102814726B1 publication Critical patent/KR102814726B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H01L27/3248—
    • H01L27/3262—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명의 일 실시예는, 메인 화소을 구비하는 표시영역, 및 보조 화소와 투과부를 구비하는 센서영역을 포함하는 기판; 상기 센서영역에 배치되며, 제1방향으로 연장되되 상기 투과부를 우회하는 복수의 제1배선들; 상기 복수의 제1배선들 하부에 배치되며, 상기 복수의 제1배선들간의 이격 영역과 적어도 일부 중첩된, 제1전극층;을 포함하며, 상기 제1전극층은 상기 보조 화소와 상기 투과부의 사이에 배치된, 표시 장치를 제공한다.

Description

표시 장치{Display apparatus}
본 발명의 실시예들은 표시 장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치가 다양하게 활용됨에 따라 표시 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 표시 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 표시영역의 내측에 센서 등이 배치될 수 있는 센서영역을 구비한 표시 장치를 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 메인 화소을 구비하는 표시영역, 및 보조 화소와 투과부를 구비하는 센서영역을 포함하는 기판; 상기 센서영역에 배치되며, 제1방향으로 연장되되 상기 투과부를 우회하는 복수의 제1배선들; 상기 복수의 제1배선들 하부에 배치되며, 상기 복수의 제1배선들간의 이격 영역과 적어도 일부 중첩된, 제1전극층;을 포함하며, 상기 제1전극층은 상기 보조 화소와 상기 투과부의 사이에 배치된, 표시 장치를 제공한다.
일 실시예에 있어서, 상기 복수의 제1배선들은 상기 보조 화소와 연결된 스캔라인을 포함하며, 상기 제1전극층은 상기 스캔라인과 컨택홀을 통해 연결될 수 있다.
일 실시예에 있어서, 상기 기판과 상기 보조 화소의 보조 박막트랜지스터 사이에 배치되며, 상기 보조 화소에 대응되도록 배치된 제2전극층;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1방향과 교차하는 제2방향으로 연장되며, 상기 보조 화소에 구동전압을 제공하는 구동전압라인;을 더 포함하며, 상기 제2전극층은 상기 구동전압라인과 컨택홀을 통해 연결될 수 있다.
일 실시예에 있어서, 상기 제1전극층과 상기 제2전극층은 아일랜드 형상으로 서로 이격되어 배치될 수 있다.
일 실시예에 있어서, 상기 보조 화소는, 반도체층 및 게이트전극을 포함하는 보조 박막트랜지스터를 포함하며, 상기 제1배선들 중 적어도 일부는 상기 게이트전극과 동일층에 배치되며, 상기 제1전극층은 상기 반도체층이 배치된 층의 하부에 배치될 수 있다.
일 실시예에 있어서, 상기 메인 화소는, 복수의 메인 박막트랜지스터를 포함하며, 상기 복수의 메인 박막트랜지스터들 중 적어도 하나와 중첩하여 배치된 제3전극층;을 더 포함하며, 상기 제3전극층은 상기 제1전극층과 동일층에 배치될 수 있다.
일 실시예에 있어서, 상기 제1방향과 교차하는 제2방향으로 연장된 제2배선;을 더 포함하며, 상기 제2배선은 상기 투과부와 중첩하도록 배치될 수 있다.
일 실시예에 있어서, 상기 제1방향과 교차하는 제2방향으로 연장되며, 상기 투과부를 우회하도록 배치된 제2배선; 및 상기 제2배선과 중첩하도록, 상기 제2배선의 하부에 배치된 제2전극층;을 더 포함하며, 상기 제2전극층은 상기 제1전극층과 동일층에 배치될 수 있다.
일 실시예에 있어서, 상기 센서영역에서 제공하는 이미지의 해상도는 상기 표시영역에서 제공하는 이미지의 해상도에 비해 작을 수 있다.
본 발명의 다른 실시예는, 메인 화소을 구비하는 표시영역, 및 투과부를 구비하는 센서영역을 포함하는 기판; 상기 센서영역에 배치되며, 제1방향으로 연장되되 상기 투과부를 우회하는 복수의 제1배선들; 상기 센서영역에 배치되며, 상기 제1방향과 교차하는 제2방향으로 연장되는 복수의 제2배선들; 상기 복수의 제1배선들 하부에 배치되며, 상기 복수의 제1배선들간의 이격 영역과 적어도 일부 중첩된, 제1전극층;을 포함하며, 상기 제1전극층은 상기 보조 화소와 상기 투과부의 사이에 배치된, 표시 장치를 제공한다.
일 실시예에 있어서, 상기 기판의 하면에서 상기 센서영역에 대응하도록 배치된 컴포넌트;를 더 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 제2배선들 중 일부는 상기 투과부를 가로지르도록 배치될 수 있다.
일 실시예에 있어서, 상기 투과부의 일측에 배치되되 상기 제1전극층과 동일층에서 이격되어 배치된 제2전극층;을 더 포함하며, 상기 복수의 제2배선들은 상기 투과부의 가장자리를 따라 우회하도록 배치되고, 상기 제2전극층은 상기 우회하는 복수의 제2배선들과 중첩될 수 있다.
일 실시예에 있어서, 상기 투과부를 둘러싸도록 배치되며, 복수의 보조 화소들을 포함하는 화소그룹; 및 상기 하나의 화소그룹 전체와 중첩하도록 배치된 제2전극층;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1전극층은 상기 보조 화소들에 스캔 신호를 전달하는 스캔라인과 연결되며, 상기 제2전극층은 상기 보조 화소들에 구동전압을 전달하는 구동전압라인과 연결될 수 있다.
일 실시예에 있어서, 상기 제1전극층 및 상기 제2전극층은 서로 이격되어 배치될 수 있다.
일 실시예에 있어서, 상기 메인 화소는, 메인 반도체층 및 메인 게이트전극을 구비한 메인 박막트랜지스터를 포함하며, 상기 메인 반도체층과 중첩하여 배치된 제3전극층;을 더 포함하며, 상기 제3전극층은 상기 제1전극층과 동일층에 배치될 수 있다.
일 실시예에 있어서, 상기 제3전극층은 상기 메인 게이트전극과 연결될 수 있다.
일 실시예에 있어서, 상기 센서영역 내측에 배치된 개구영역; 상기 기판의 하면에서 상기 개구영역에 대응하도록 배치된 제1컴포넌트; 및 상기 기판의 하면에서 상기 센서영역에 대응하도록 배치된 제2컴포넌트;를 더 포함하며, 상기 개구영역의 광 투과율은 상기 센서영역의 광 투과율에 비해서 크고, ,상기 센서영역은 보조 화소를 구비하여 이미지를 구현할 수 있다.
본 발명의 실시예들에 따르면, 센서 등과 같은 컴포넌트와 대응되는 센서영역에 화소부 및 투과부를 배치시키고, 상기 화소부 등에 대응되도록 배치된 전극층을 구비하여, 센서가 동작할 수 있는 환경을 만드는 동시에 컴포넌트와 중첩되는 영역에 이미지를 구현할 수 있다.
이에 따라, 다양한 기능을 가지는 동시에 품질이 향상될 수 있는 표시 장치를 제공할 수 있다. 그러나, 전술한 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2는 본 발명의 실시예들에 따른 표시 장치를 간략하게 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시 장치의 표시 영역에 배치될 수 있는 능동 매트릭스 구동을 하는 화소의 등가 회로도이다.
도 4b는 본 발명의 다른 실시예에 따른 표시 장치의 표시 영역에 배치될 수 있는 능동 매트릭스 구동을 하는 화소의 등가 회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 어느 한 화소의 화소회로를 나타낸 평면도이다.
도 6은 도 5를 I-I' 선 및 II-II'선으로 자른 단면도에 유기발광다이오드가 배치된 것을 나타낸 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 센서영역에 배치된 일부 보조 화소들, 배선들, 및 투과부들을 개략적으로 나타낸 평면 배치도이다.
도 8은 도 7의 III영역을 확대한 확대도이다.
도 9는 도 8의 IV-IV' 선에 따른 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 표시 패널의 개략적인 단면도이다.
도 11은 본 발명의 또 다른 실시예를 나타낸 개략적인 평면도이다.
도 12는 도 11의 V-V'선에 따른 단면도이다.
도 13은 본 발명의 또 다른 실시예를 나타낸 개략적인 평면도이다.
도 14은 본 발명의 또 다른 실시예를 나타낸 개략적인 평면도이다.
도 15은 본 발명의 또 다른 실시예를 나타낸 개략적인 평면도이다.
도 16은 본 발명의 또 다른 실시예를 나타낸 개략적인 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 표시 장치(1)는 이미지를 구현하는 표시영역(DA)과 이미지를 구현하지 않는 비표시영역(NDA)을 포함한다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 메인 화소(Pm)들에서 방출되는 빛을 이용하여 메인 이미지를 제공할 수 있다.
표시 장치(1)는 센서영역(SA)을 포함한다. 센서영역(SA)은 도 2를 참조하여 후술할 바와 같이 그 하부에 적외선, 가시광선이나 음향 등을 이용하는 센서와 같은 컴포넌트가 배치되는 영역일 수 있다. 센서영역(SA)은 컴포넌트로부터 외부로 출력되거나 외부로부터 컴포넌트를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과부(TA)를 포함할 수 있다. 본 발명의 일 실시예로, 센서영역(SA)을 통해 적외선이 투과하는 경우, 광 투과율은 약 10% 이상, 보다 바람직하게 20% 이상이거나, 25% 이상이거나 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
본 실시예에서, 센서영역(SA)에는 복수의 보조 화소(Pa)들이 배치될 수 있으며, 상기 복수의 보조 화소(Pa)들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 센서영역(SA)에서 제공되는 이미지는 보조 이미지로 표시영역(DA)에서 제공하는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 센서영역(SA)은 빛 또는/및 음향이 투과할 수 있는 투과부(TA)를 구비하는 바, 단위 면적 당 배치될 수 있는 보조 화소(Pa)들의 수가 표시영역(DA)에 단위 면적 당 배치되는 메인 화소(Pm)들의 수에 비해 적을 수 있다.
센서영역(SA)은 표시영역(DA)에 의해 적어도 부분적으로 둘러싸일 수 있으며, 일 실시예로서 도 1은 센서영역(SA)이 표시영역(DA)에 의해 전체적으로 둘러싸인 것을 나타낸다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않는다. 다른 실시예로서, 무기 EL 표시 장치(Inorganic Light Emitting Display), 퀀텀닷 발광 표시 장치 (Quantum dot Light Emitting Display) 등과 같이 다양한 방식의 표시 장치가 사용될 수 있다.
도 1에서는 센서영역(SA)이 사각형인 표시영역(DA)의 일측(우상측)에 배치된 것을 도시하고 있으나 본 발명은 이에 한정되지 않는다. 표시영역(DA)의 형상은 원형, 타원, 또는 삼각형이나 오각형 등과 같은 다각형일 수 있으며, 센서영역(SA)의 위치 및 개수도 다양하게 변경될 수 있음은 물론이다.
도 2는 본 발명의 실시예들에 따른 표시 장치를 간략하게 나타낸 단면도로서, 도 1의 A-A'선에 따른 단면에 대응할 수 있다.
도 2를 참조하면, 표시 장치(1)는 표시요소를 포함하는 표시 패널(10), 및 센서영역(SA)에 대응하는 컴포넌트(20)를 포함할 수 있다.
표시 패널(10)은 기판(100), 기판(100) 상에 배치된 표시요소층(200), 상기 표시요소층(200)을 밀봉하는 밀봉부재로써 박막봉지층(300)을 포함할 수 있다. 또한, 표시 패널(10)은 기판(100)에 하부에 배치된 하부보호필름(175)을 더 포함할 수 있다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelene n napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
표시요소층(200)은 박막트랜지스터(TFT, TFT')를 포함하는 회로층, 표시요소로서 유기발광다이오드(OLED), 및 이들 사이의 절연층(IL, IL')을 포함할 수 있다.
표시영역(DA)에는 메인 박막트랜지스터(TFT) 및 이와 연결된 유기발광다이오드(organic light-emitting diode, OLED)를 포함하는 메인 화소(Pm)가 배치되며, 센서영역(SA)에는 보조 박막트랜지스터(TFT') 및 이와 연결된 유기발광다이오드(organic light-emitting diode, OLED)를 포함하는 보조 화소(Pa), 그리고 배선들(WL)이 배치될 수 있다.
또한, 센서영역(SA)에는 보조 박막트랜지스터(TFT') 및 표시요소가 배치되지 않는 투과부(TA)가 배치될 수 있다. 투과부(TA)는 컴포넌트(20)로부터 방출되는 빛/신호 나 컴포넌트(20)로 입사되는 빛/신호가 투과(tansmission)되는 영역으로 이해할 수 있다.
컴포넌트(20)는 센서영역(SA)에 위치할 수 있다. 컴포넌트(20)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 컴포넌트(20)는 적외선 센서와 같이 광을 수광하여 이용하는 센서, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등일 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있음은 물론이다. 센서영역(SA)에 배치된 컴포넌트(20)의 수는 복수로 구비될 수 있다. 예컨대, 컴포넌트(20)로써 발광소자 및 수광소자가 하나의 센서영역(SA)에 함께 구비될 수 있다. 또는, 하나의 컴포넌트(20)에 발광부 및 수광부가 동시에 구비될 수 있다.
본 실시예에 있어서, 센서영역(SA)에는 제1전극층(BSM1) 및/또는 제2전극층(BSM2)이 배치될 수 있다. 제1전극층(BSM1)은 센서영역(SA)에 배치된 복수의 배선들(WL)에 대응하여 배치될 수 있으며, 제2전극층(BSM2)은 보조 화소(Pa)에 대응하여 배치될 수 있다.
제1전극층(BSM1) 및 제2전극층(BSM2)은 배선들(WL) 하부 및 보조 박막트랜지스터(TFT')의 하부에 대응되도록 배치될 수 있다. 제1전극층(BSM1) 및 제2전극층(BSM2)은 외부 광이 배선들(WL) 및 보조 박막트랜지스터(TFT') 등이 포함된 보조 화소(Pa)에 도달하는 것을 방지할 수 있다. 예컨대, 컴포넌트(20)로 부터 출사되는 광이 배선들(WL) 및 보조 화소(Pa)에 도달하는 것을 방지할 수 있다.
한편, 전극층(BSM1, BSM2)에는 정전압 또는 신호가 인가되어, 정전기 방전에 의한 화소회로의 손상을 방지할 수 있다. 일부 실시예에서, 제1전극층(BSM1)과 제2전극층(BSM2)은 서로 다른 전압을 제공받을 수 있다.
박막봉지층(300)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 이와 관련하여, 도 2는 제1 및 제2무기봉지층(310, 330)과 이들 사이의 유기봉지층(320)을 나타낸다.
제1 및 제2무기봉지층(310, 330)은 알루미늄옥사이드, 티타늄옥사이드, 타탈륨옥사이드, 하프늄옥사이드, 아연옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
하부보호필름(175)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 하부보호필름(175)는 센서영역(SA)에 대응하는 개구(175OP)를 구비할 수 있다. 하부보호필름(175)에 개구(175OP)를 구비함으로써, 센서영역(SA)의 광 투과율을 향상시킬 수 있다. 하부보호필름(175)는 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET) 또는 폴리이미드(polyimide, PI)를 포함하여 구비될 수 있다.
센서영역(SA)의 면적은 컴포넌트(20)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 하부보호필름(175)에 구비된 개구(175OP)의 면적은 상기 센서영역(SA)의 면적과 일치하지 않을 수 있다. 예컨대, 개구(175OP)의 면적은 센서영역(SA)의 면적에 비해 작게 구비될 수 있다.
도시되지는 않았으나, 표시 패널(10) 상에는 터치입력을 감지하는 입력감지부재, 편광자(polarizer)와 지연자(retarder) 또는 컬러필터와 블랙매트릭스를 포함하는 반사 방지부재, 및 투명한 윈도우와 같은 구성요소가 더 배치될 수 있다.
한편, 본 실시예에서 표시요소층(200)을 밀봉하는 봉지부재로 박막봉지층(300)을 이용한 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 표시요소층(200)을 밀봉하는 부재로써, 실런트 또는 프릿에 의해서 기판(100)과 합착되는 밀봉기판을 이용할 수도 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 3을 참조하면, 표시 패널(10)은 표시영역(DA)에 배치되며, 복수의 메인 화소(Pm)들을 포함한다. 메인 화소(Pm)들은 각각 유기발광다이오드와 같은 표시요소를 포함할 수 있다. 각 메인 화소(Pm)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 메인 화소(Pm)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다. 표시영역(DA)은 앞서 도 2를 참조하여 설명한 봉지부재로 커버되어 외기 또는 수분 등으로부터 보호될 수 있다.
센서영역(SA)은 표시영역(DA)의 내측에 배치될 수 있으며, 센서영역(SA)에는 복수의 보조 화소(Pa)들이 배치된다. 보조 화소(Pa)들은 각각 유기발광다이오드와 같은 표시요소를 포함할 수 있다. 각 보조 화소(Pa)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 보조 화소(Pa)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다. 한편, 센서영역(SA)에는 보조 화소(Pa)들 사이에 배치되는 투과부(TA)가 구비될 수 있다.
일 실시예에서, 하나의 메인 화소(Pm)와 하나의 보조 화소(Pa)는 동일한 화소 회로를 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 메인 화소(Pm)에 포함되는 화소 회로와 보조 화소(Pa)에 포함되는 화소 회로는 서로 다를 수 있음은 물론이다.
센서영역(SA)은 투과부(TA)를 구비하고 있는 바, 센서영역(SA)의 해상도는 표시영역(DA) 보다 작을 수 있다. 예컨대, 센서영역(SA)의 해상도는 표시영역(DA)의 약 1/2일 수 있다. 일부 실시예에서, 표시영역(DA)의 해상도는 400ppi 이상이고, 센서영역(SA)의 해상도는 약 200ppi 일 수 있다.
각 화소(Pm, Pa)는 비표시영역에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 비표시영역(NDA)에는 제1스캔 구동회로(110), 제2스캔 구동회로(120), 단자(140), 데이터 구동회로(150), 제1전원공급배선(160), 및 제2전원공급배선(170)이 배치될 수 있다.
제1스캔 구동회로(110)는 스캔라인(SL)을 통해 각 화소(Pm, Pa)에 스캔 신호를 제공할 수 있다. 제1스캔 구동회로(110)는 발광 제어선(EL)을 통해 각 화소에 발광 제어 신호를 제공할 수 있다. 제2스캔 구동회로(120)는 표시영역(DA)을 사이에 두고 제1스캔 구동회로(110)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(Pm, Pa)들 중 일부는 제1스캔 구동회로(110)와 전기적으로 연결될 수 있고, 나머지는 제2스캔 구동회로(120)에 연결될 수 있다. 다른 실시예로, 제2스캔 구동회로(130)는 생략될 수 있다.
단자(140)는 기판(100)의 일 측에 배치될 수 있다. 단자(140)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자(PCB-P)는 표시 패널(10)의 단자(140)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 표시 패널(10)로 전달한다. 제어부에서 생성된 제어 신호는 인쇄회로기판(PCB)을 통해 제1 및 제2 스캔 구동회로(110, 120)에 각각 전달될 수 있다. 제어부는 제1 및 제2연결배선(161, 171)을 통해 제1 및 제2전원공급배선(160, 170)에 각각 제1 및 제2 전원(ELVDD, ELVSS, 후술할 도 4a, 4b 참조)을 제공할 수 있다. 제1전원전압(ELVDD)은 제1전원공급배선(160)과 연결된 구동전압선(PL)을 통해 각 화소(Pm, Pa)에 제공되고, 제2전원전압(ELVSS)은 제2전원공급배선(170)과 연결된 각 화소(Pm, Pa)의 대향전극에 제공될 수 있다.
데이터 구동회로(150)는 데이터선(DL)에 전기적으로 연결된다. 데이터 구동회로(150)의 데이터 신호는 단자(140)에 연결된 연결배선(151) 및 연결배선(151)과 연결된 데이터선(DL)을 통해 각 화소(Pm, Pa)에 제공될 수 있다. 도 3은 데이터 구동회로(150)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 다른 실시예로, 데이터 구동회로(150)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(150)는 단자(140)와 제1전원공급배선(160) 사이에 배치될 수 있다.
제1전원공급배선(160, first power supply line)은 표시영역(DA)을 사이에 두고 x방향을 따라 나란하게 연장된 제1서브배선(162) 및 제2서브배선(163)을 포함할 수 있다. 제2전원공급배선(170, second power supply line)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 표시 패널에 포함될 수 있는 메인 화소 및/또는 보조 화소의 등가회로도들이다.
도 4a를 참조하면, 각 화소(Pm, Pa)는 스캔라인(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광소자(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL) 및 데이터선(DL)에 연결되며, 스캔라인(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 4a에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 도 4b에 도신된 바와 같이, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수 있다.
도 4b를 참조하면, 각 화소(Pm, Pa)는 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 박막트랜지스터들 및 스토리지 커패시터는 신호선(SL, SL-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)에 연결될 수 있다.
도 4b에서는 각 화소(Pm, Pa)가 신호선(SL, SL-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)에 연결된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선(SL, SL-1, EL, DL) 중 적어도 어느 하나, 초기화전압선(VL)과 구동전압선(PL) 등은 이웃하는 화소들에서 공유될 수 있다.
복수의 박막트랜지스터는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
신호선은 스캔신호(Sn)를 전달하는 스캔라인(SL), 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔라인(SL-1), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광 제어선(EL), 스캔라인(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터선(DL)을 포함한다. 구동전압선(PL)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 초기화전압선(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint)을 전달한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 메인 유기발광소자(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 메인 유기발광소자(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔라인(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터선(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔라인(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1), 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1초기화 박막트랜지스터(T4)의 제1초기화 게이트전극(G4)은 이전 스캔라인(SL-1)에 연결되어 있고, 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4)은 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)과 초기화전압선(VL)에 연결되어 있으며, 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광 제어선(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 하부 구동전압선(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광 제어선(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7) 및 유기발광소자(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광 제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 메인 유기발광소자(OLED)에 전달되어 유기발광소자(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제2초기화 박막트랜지스터(T7)의 제2초기화 게이트전극(G7)은 이전 스캔라인(SL-1)에 연결되어 있고, 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 메인 유기발광소자(OLED)의 화소전극에 연결되어 있으며, 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)은 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4) 및 초기화전압선(VL)에 연결되어 있다. 제2초기화 박막트랜지스터(T7)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 메인 유기발광소자(OLED)의 화소전극을 초기화시킨다.
도 4b에서는 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 이전 스캔라인(SL-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 제2초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔라인)에 연결되어 상기 신호선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(Cst2)은 구동전압선(PL)에 연결되어 있으며, 유기발광소자(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 4b에서는 보상 박막트랜지스터(T3)와 제1초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)와 제1초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다.
본 실시예에 있어서, 메인 화소(Pm)와 보조 화소(Pa)는 동일한 화소 회로(PC)를 구비할 수 있다. 그러나, 이에 한정되지 않는다. 메인 화소(Pm)와 보조 화소(Pa)는 다fms 구조의 화소 회로(PC)를 구비할 수도 있다. 예컨대, 메인 화소(Pm)는 도 4b의 화소 회로를 채용하고, 보조 화소(Pa)는 도 4a의 화소 회로를 채용할 수 있는 등 다양한 변형이 가능하다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 화소(Pm, Pc)의 화소회로를 나타낸 배치도이고, 도 6은 도 5를 I-I' 선 및 II-II'선으로 자른 단면도에 유기발광다이오드가 배치된 것을 나타낸 단면도이다.
도 5를 참조하면, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)는, 반도체층(1130)을 따라 배치된다. 반도체층(1130)은 무기 절연물질인 버퍼층이 형성된 기판 상에 배치된다.
반도체층(1130)의 일부 영역들은, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)의 반도체층들에 해당한다. 바꾸어 말하면, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)의 반도체층들은 서로 연결되며 다양한 형상으로 굴곡진 것으로 이해할 수 있다.
반도체층(1130)은 채널영역 및 채널영역 양측의 소스영역 및 드레인영역을 포함하는데, 소스영역 및 드레인영역은 해당하는 박막트랜지스터의 소스전극 및 드레인전극으로 이해될 수 있다. 이하는 편의상, 소스영역 및 드레인영역을 각각 소스전극 및 드레인전극으로 부른다.
구동 박막트랜지스터(T1)는 구동 채널영역에 중첩하는 구동 게이트전극(G1) 및 구동 채널영역 양측의 구동 소스전극(S1) 및 구동 드레인전극(D1)을 포함한다. 구동 게이트전극(G1)과 중첩하는 구동 채널영역은 오메가 형상과 같이 절곡된 형상을 가짐으로써 좁은 공간 내에 긴 채널길이를 형성할 수 있다. 구동 채널영역의 길이가 긴 경우 게이트 전압의 구동 범위(driving range)가 넓어지게 되어 유기발광다이오드(OLED)에서 방출되는 빛의 계조를 보다 정교하게 제어할 수 있으며, 표시 품질을 향상시킬 수 있다.
스위칭 박막트랜지스터(T2)는 스위칭 채널영역에 중첩하는 스위칭 게이트전극(G2) 및 스위칭 채널영역 양측의 스위칭 소스전극(S2) 및 스위칭 드레인전극(D2)을 포함한다. 스위칭 드레인전극(D2)은 구동 소스전극(S1)과 연결될 수 있다.
보상 박막트랜지스터(T3)는 듀얼 박막트랜지스터로, 2개의 보상 채널영역에 중첩하는 보상 게이트전극(G3)들을 구비할 수 있으며, 양 측에 배치된 보상 소스전극(S3) 및 보상 드레인전극(D3)을 포함할 수 있다. 보상 박막트랜지스터(T3)는 후술할 노드연결선(1174)을 통해 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 연결될 수 있다.
제1초기화 박막트랜지스터(T4)는 듀얼 박막트랜지스터로, 2개의 제1초기화 채널영역에 중첩하는 제1초기화 게이트전극(G4)을 구비하며, 양측에 배치된 제1초기화 소스전극(S4) 및 제1초기화 드레인전극(D4)을 포함할 수 있다.
동작제어 박막트랜지스터(T5)는 동작제어 채널영역에 중첩하는 동작제어 게이트전극(G5) 및 양측에 위치하는 동작제어 소스전극(S4) 및 동작제어 드레인전극(D5)을 포함할 수 있다. 동작제어 드레인전극(D5)은 구동 소스전극(S1)과 연결될 수 있다.
발광제어 박막트랜지스터(T6)는 발광제어 채널영역에 중첩하는 발광제어 게이트전극(G6), 및 양측에 위치하는 발광제어 소스전극(S6) 및 발광제어 드레인전극(D6)을 포함할 수 있다. 발광제어 소스전극(S6)은 구동 드레인전극(D1)과 연결될 수 있다.
제2초기화 박막트랜지스터(T7)는 제2초기화 채널영역에 중첩하는 제2초기화 게이트전극(G7), 및 양측에 위치하는 제2초기화 소스전극(S7) 및 제2초기화 드레인전극(D7)을 포함할 수 있다.
전술한 박막트랜지스터들은 신호라인(SL, SL-1, EL, DL), 초기화전압라인(VL) 및 구동전압라인(PL)에 연결될 수 있다.
전술한 반도체층(1130) 상에는 절연층(들)을 사이에 두고 스캔라인(SL), 이전 스캔라인(SL-1), 발광 제어라인(EL), 및 구동 게이트전극(G1)이 배치될 수 있다.
스캔라인(SL)은 제1방향을 따라 연장될 수 있다. 스캔라인(SL)의 일 영역들은 스위칭 및 보상 게이트전극(G4, G7)에 해당할 수 있다. 예컨대, 스캔라인(SL) 중 제1 및 제2초기화 구동 박막트랜지스터(T4, T7)의 채널영역들과 중첩하는 영역이 각각 제1 및 제2초기화 게이트전극(G4, G7)일 수 있다.
이전 스캔라인(SL-1)은 제1방향을 따라 연장되되, 일부 영역들은 각각 제1 및 제2초기화 게이트전극(G4, G7)에 해당할 수 있다. 예컨대, 이전 스캔라인(SL-1) 중 제1 및 제2초기화 구동 박막트랜지스터(T4, T7)의 채널영역들과 중첩하는 영역이 각각 제1 및 제2초기화 게이트전극(G4, G7)일 수 있다.
발광 제어라인(EL)은 제1방향을 따라 연장된다. 발광 제어라인(EL)의 일 영역들은 각각 동작제어 및 발광제어 게이트전극(G5, G6)에 해당할 수 있다. 예컨대, 발광 제어라인(EL) 중 동작제어 및 발광제어 구동박막트랜지스터(T6, T7)의 채널영역들과 중첩하는 영역이 각각 동작제어 및 발광제어 게이트전극(G5, G6)일 수 있다.
구동 게이트전극(G1)은 플로팅 전극으로, 전술한 노드연결선(1174)을 통해 보상 박막트랜지스터(T3)와 연결될 수 있다.
전술한 스캔라인(SL), 이전 스캔라인(SL-1), 발광 제어라인(EL), 및 구동 게이트전극(G1) 상에는 절연층(들)을 사이에 두고, 전극전압라인(HL)이 배치될 수 있다.
전극전압라인(HL)은 데이터라인(DL) 및 구동전압라인(PL)과 교차하도록 제1방향을 따라 연장될 수 있다. 전극전압라인(HL)의 일부는 구동 게이트전극(G1)의 적어도 일부를 커버하며, 구동 게이트전극(G1)과 함께 스토리지 커패시터(Cst)를 형성할 수 있다. 예컨대, 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1)이 되고 전극전압라인(HL)의 일부는 스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)이 될 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)은 구동전압라인(PL)과 전기적으로 연결된다. 이와 관련하여, 전극전압라인(HL)은 전극전압라인(HL) 상에 배치된 구동전압라인(PL)과 콘택홀(CNT)을 통해 접속될 수 있다. 따라서, 전극전압라인(HL)은 구동전압라인(PL)과 동일한 전압 레벨(정전압)을 가질 수 있다. 예컨대, 전극전압라인(HL)은 +5V의 정전압을 가질 수 있다. 전극전압라인(HL)은 횡방향 구동전압라인으로 이해할 수 있다.
구동전압라인(PL)은 제2방향을 따라 연장되고, 구동전압라인(PL)과 전기적으로 연결된 전극전압라인(HL)은 제2방향에 교차하는 제1방향을 따라 연장되므로, 표시영역에서 복수의 구동전압라인(PL)들과 전극전압라인(HL)들은 그물 구조(mesh structure)를 이룰 수 있다.
전극전압라인(HL) 상에는 절연층(들)을 사이에 두고 데이터라인(DL), 구동전압라인(PL), 초기화연결선(1173), 및 노드연결선(1174)이 배치될 수 있다.
데이터라인(DL)은 제2방향으로 연장되며, 콘택홀(1154)을 통해 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)에 접속될 수 있다. 데이터라인(DL)의 일부는 스위칭 소스전극으로 이해될 수 있다.
구동전압라인(PL)은 제2방향으로 연장되며, 전술한 바와 같이 콘택홀(CNT)을 통해 전극전압라인(HL)에 접속된다. 또한, 콘택홀(1155)을 통해 동작제어 박막트랜지스터(T5)에 연결될 수 있다. 구동전압라인(PL)은 콘택홀(1155)을 통해 동작제어 드레인전극(D5)에 접속될 수 있다.
초기화연결선(1173)의 일단은 콘택홀(1152)을 통해 제1 및 제2초기화 박막트랜지스터(T4, T7)에 연결되고, 타단은 콘택홀(1151)을 통해 후술할 초기화전압라인(VL)과 연결될 수 있다.
노드연결선(1174)의 일단은 콘택홀(1156)을 통해 보상 드레인전극(D3)에 연결되고, 타단은 콘택홀(1157)을 통해 구동 게이트전극(G1)에 접속할 수 있다.
데이터라인(DL), 구동전압라인(PL), 초기화연결선(1173), 및 노드연결선(1174) 상에는 절연층(들)을 사이에 두고 초기화전압라인(VL)이 배치될 수 있다.
초기화전압라인(VL)은 제1방향으로 연장된다. 초기화전압라인(VL)은 초기화연결선(1173)을 통해 제1 및 제2초기화 구동 박막트랜지스터(T4, T7)에 연결될 수 있다. 초기화전압라인(VL)은 정전압(예컨대, -2V 등)을 가질 수 있다.
초기화전압라인(VL)은 유기발광다이오드(OLED, 도 6)의 화소전극(210)과 동일한 층 상에 배치되고, 동일한 물질을 포함할 수 있다. 화소전극(210)은 발광제어 박막트랜지스터(T6)에 연결될 수 있다. 화소전극(210)은 콘택홀(1163)을 통해 접속메탈(1175)에 접속되고, 접속메탈(1175)은 콘택홀(1153)을 통해 발광제어 드레인전극(D6)에 접속할 수 있다.
도 5에서는 초기화전압라인(VL)이 화소전극(210)과 동일한 층 상에 배치된 것을 설명하였으나, 다른 실시예에서 초기화전압라인(VL)은 전극전압라인(HL)과 동일한 층 상에 배치될 수 있다.
이하, 도 6을 참조하여, 본 발명의 일 실시예에 따른 표시 패널에 포함된 구성들의 적층된 구조에 대해서 설명하도록 한다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelene n napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 버퍼층(111)은 제1버퍼층(111a) 및 제2버퍼층(111b)이 적층되도록 구비될 수 있다.
반도체층(A1, A6) 상에는 제1게이트절연층(112)을 사이에 두고 게이트전극(G1, G6)이 배치된다. 게이트전극(G1, G6)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 게이트전극(G1, G6)은 Mo의 단층일 수 있다. 스캔라인(SL, 도 6a 참조), 이전 스캔라인(SL-1), 및 발광 제어라인(EL)은 게이트전극(G1, G6)과 동일층에 형성될 수 있다. 즉, 게이트전극(G1, G6), 스캔라인(SL, 도 6a 참조), 이전 스캔라인(SL-1), 및 발광 제어라인(EL)은 제1게이트절연층(112) 상에 배치될 수 있다.
제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
게이트전극(G1, G6)을 덮도록 제2게이트절연층(113)이 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1)은 구동 박막트랜지스터(T1)의 게이트전극(G1)과 일체(一體)로 형성될 수 있다. 예컨대, 구동 박막트랜지스터(T1)의 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1)으로의 기능을 수행할 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)은 제2게이트절연층(113)을 사이에 두고 제1스토리지 축전판(CE1)과 중첩한다. 이 경우, 제2게이트절연층(113)은 스토리지 커패시터(Cst)의 유전체층의 기능을 할 수 있다. 제2스토리지 축전판(CE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제2스토리지 축전판(CE2) Mo의 단층이거나 또는 Mo/Al/Mo의 다층일 수 있다.
도면에서, 스토리지 커패시터(Cst)는 구동 박막트랜지스터(T1)과 중첩하는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 스토리지 커패시터(Cst)는 구동 박막트랜지스터(T1)과 비중첩되도록 배치될 수 있는 등 다양한 변형이 가능하다.
제2스토리지 축전판(CE2)은 전극전압라인(HL)으로 기능할 수 있다. 예컨대, 전극전압라인(HL)의 일부는 스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)이 될 수 있다.
제2스토리지 축전판(CE2)을 덮도록 층간절연층(115)이 구비될 수 있다. 층간절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
층간절연층(115) 상에는 데이터라인(DL), 구동전압라인(PL), 및 접속메탈(1175)이 배치될 수 있다. 데이터라인(DL), 구동전압라인(PL), 및 접속메탈(1175)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 데이터라인(DL), 구동전압라인(PL), 및 접속메탈(1175)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)은 구동전압라인(PL)과 층간절연층(115)에 정의된 콘택홀(CNT)을 통해서 접속될 수 있다. 이는, 전극전압라인(HL)이 구동전압라인(PL)과 콘택홀(CNT)을 통해서 접속됨을 의미할 수 있다. 따라서, 전극전압라인(HL)은 구동전압라인(PL)과 동일한 전압 레벨(정전압)을 가질 수 있다.
접속메탈(1175)은 층간절연층(115), 제2게이트절연층(113), 및 제1게이트절연층(112)을 관통하는 콘택홀(1153)을 통해서 발광제어 박막트랜지스터(T6)의 반도체층(A6)과 접속된다. 접속메탈(1175)을 통해서 발광제어 박막트랜지스터(T6)은 유기발광다이오드(OLED)의 화소전극(210)과 전기적으로 연결될 수 있다.
데이터라인(DL), 구동전압라인(PL), 및 접속메탈(1175) 상에는 평탄화층(117)이 위치하며, 평탄화층(117) 상에 유기발광다이오드(OLED)가 위치할 수 있다.
평탄화층(117)은 화소전극(210)이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다. 평탄화층(117)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 이러한, 평탄화층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 평탄화층(117)은 무기 물질을 포함할 수 있다. 이러한, 평탄화층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 평탄화층(117)이 무기 물질로 구비되는 경우, 경우에 따라서 화학적 평탄화 폴리싱을 진행할 수 있다. 한편, 평탄화층(117)은 유기물질 및 무기물질을 모두 포함할 수도 있다.
화소전극(210)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소전극(210)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 화소전극(210)은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
평탄화층(117) 상에는 화소정의막(119)이 배치될 수 있으며, 화소정의막(119)은 화소전극(310)의 중앙부가 노출되도록 하는 개구부(119OP)를 가짐으로써 화소의 발광영역을 정의하는 역할을 할 수 있다. 또한, 화소정의막(119)은 화소전극(310)의 가장자리와 화소전극(210) 상부의 대향전극(230)의 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)는 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
유기발광다이오드(OLED)의 중간층(220)은 유기발광층을 포함할 수 있다. 유기발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다. 중간층(220)은 복수의 화소전극(210) 각각에 대응하여 배치될 수 있다. 그러나, 이에 한정되지 않는다. 중간층(220)은 복수의 화소전극(210)에 걸쳐서 일체인 층을 포함할 수 있는 등 다양한 변형이 가능하다.
대향전극(230)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향전극(230)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향전극(230)은 표시영역(DA) 및 주변영역(PA)에 걸쳐 배치되며, 중간층(220)과 화소정의막(119)의 상부에 배치될 수 있다. 대향전극(230)은 복수의 유기발광다이오드(OLED)들에 있어서 일체(一體)로 형성되어 복수의 화소전극(210)에 대응할 수 있다.
화소전극(210)이 반사전극, 대향전극(230)이 투광성 전극으로 구비되는 경우, 중간층(220)에서 방출되는 광은 대향전극(230) 측으로 방출되어, 디스플레이 장치는 전면(全面) 발광형이 될 수 있다. 화소전극(210)이 투명 또는 반투명 전극으로 구성되고, 대향전극(230)이 반사 전극으로 구성되는 경우, 중간층(220)에서 방출된 광은 기판(100) 측으로 방출되어, 디스플레이 장치는 배면 발광형이 될 수 있다. 그러나, 본 실시예는 이에 한정되지 않는다. 본 실시예의 디스플레이 장치는 전면 및 배면 양 방향으로 광을 방출하는 양면 발광형일 수도 있다.
본 실시예에 있어서, 도 5 및 도 6에서 예를 들어 설명한 화소회로가 센서영역(SA)에 배치되는 보조 화소(Pa)에 적용되는 경우, 기판(100)과 반도체층(A1, A6) 사이에는 도 2에서 설명한 전극층(BSM1, BSM2)이 배치될 수 있다.
도 7은 센서영역(SA)에 배치된 일부 보조 화소(Pa)들, 배선들(DL, PL, HL, VL, SL-1, SL, EL), 및 투과부(TA)들을 개략적으로 나타낸 평면 배치도이고, 도 8은 도 7의 III영역을 확대한 확대도이다. 도 9는 도 8의 IV-IV' 선에 따른 단면도이다. 도 9에 있어서, 도 6과 동일한 참조부호는 동일 부재를 일컫는 바, 중복 설명은 생략한다.
도 7 및 도 8을 참조하면, 센서영역(SA)은 보조 화소(Pa)들 및 투과부(TA)들을 포함한다. 소정의 보조 화소(Pa)들은 연속적으로 배치되어 하나의 화소그룹(Pg)를 형성할 수 있다. 화소그룹(Pg)에는 적어도 하나의 보조 화소(Pa)가 포함될 수 있다. 도 7에 있어서, 하나의 화소그룹(Pg)에는 1열로 나란히 배치된 4개의 보조 화소(Pa)가 포함된 것으로 도시하고 있다. 그러나, 본 발명은 이에 한정되지 않는다. 하나의 화소그룹(Pg)에 포함되는 보조 화소(Pa)의 개수 및 배치는 다양하게 변형될 수 있다. 예컨대, 하나의 화소그룹(Pg)에는 2열로 나란히 배치된 8개의 보조 화소(Pg)가 포함될 수 있다.
투과부(TA)는 표시요소가 배치되지 않아 광 투과율이 높은 영역으로, 센서영역(SA)에 복수로 구비될 수 있다. 투과부(TA)는 제1방향 및/또는 제2방향을 따라 화소그룹(Pg)과 교번적으로 배치될 수 있다. 또는, 투과부(TA)들은 화소그룹(Pg)을 둘러싸도록 배치될 수 있다. 또는, 보조 화소(Pa)들은 투과부(TA)를 둘러싸도록 배치될 수 있다.
센서영역(SA)에는 보조 화소(Pa)들을 연결하며, 제1방향으로 연장된 배선들(VL, SL-1, SL, EL) 및 제1방향과 교차하는 제2방향으로 연장된 배선들(DL, PL)을 포함한다.
제2방향으로 연장된 배선들(DL, PL)은 데이터라인(DL)과 구동전압라인(PL)을 포함한다. 일부 실시예에서, 데이터라인(DL) 및/또는 구동전압라인(PL)은 투과부(TA)를 지나도록 배치될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 데이터라인(DL) 및 구동전압라인(PL) 중 적어도 하나는 투과부(TA)를 우회하도록 배치될 수 있다.
구동전압라인(PL) 중 일부는 투과부(TA)를 지나도록 배치되고, 일부는 투과부(TA)를 사이에 두고 단선되어 형성될 수 있다. 이 경우, 구동전압라인(PL)은 제1방향으로 연장된 전극전압라인(HL)과 연결되는 바, 전극전압라인(HL)을 통해서 단선된 구동전압라인(PL)에도 구동전압(ELVDD)이 전달될 수 있다. 일부 구동전압라인(PL)이 투과부(TA)를 사이에 두고 단선되어 구비되는 바, 투과부(TA)의 광 투과율이 향상될 수 있다.
보조 화소(Pa)들을 연결하는 배선들 중 제1방향으로 연장된 배선들(VL, SL-1, SL, EL)을 제1배선이라 하면, 제1배선들은 투과부(TA)를 우회하도록 배치될 수 있다. 이는 투과부(TA)의 광 투과율을 확보하기 위한 것일 수 있다. 제1배선들은 도 4b 및 도 5를 예로 들어 설명한 초기화전압라인(VL), 이전 스캔라인(SL-1), 스캔라인(SL), 및 발광제어라인(EL)일 수 있다.
상기 제1배선들이 투과부(TA)를 우회하도록 배치됨에 따라, 제1배선들은 투과부(TA)의 일측에서 조밀하게 배치될 수 있다. 즉, 투과부(TA)의 상측에 배치된 인접한 제1배선들 간의 간격(d1)은 보조 화소(Pa)를 지나는 제1배선들 간의 간격(d2)에 비해서 짧을 수 있다.(d1 < d2)
이에 따라, 투과부(TA)를 우회하는 제1배선들 사이에는 짧은 간격(d1)의 슬릿이 형성될 수 있다. 광이 이러한 슬릿을 통과하게 되면, 광의 회절 현상이 발생할 수 있으며, 이에 따라 그 하부에 배치된 컴포넌트(20)가 정상적으로 작동하지 않을 수 있다. 또한, 상기 광의 회절 현상으로 보조 화소(Pa)들이 구현하는 이미지가 왜곡될 수 있다.
본 실시예에서는 이러한 현상을 방지하기 위해서, 투과부(TA) 주변으로 우회하는 제1배선들 하부에 중첩 배치되는 제1전극층(BSM1)을 도입하고 있다. 평면도상, 제1전극층(BSM1)은 투과부(TA)와 보조 화소(Pg) 사이에 배치될 수 있다.
일 실시예에 있어서, 제1전극층(BSM1)은 아일랜드 형상으로 구비되어, 하나의 제1전극층(BSM1)이 복수의 제1배선들에 대응하도록 배치될 수 있다. 즉, 하나의 제1전극층(BSM1)은 복수의 제1배선들(VL, SL-1, SL, EL)과 중첩되어 배치될 수 있다. 이에 따라, 외부 광이 제1배선들 사이의 간격으로 통과되는 것을 방지할 수 있는 바, 광의 회절 현상을 감소시킬 수 있다.
일 실시예에 있어서, 제1전극층(BSM1)은 제1배선들(VL, SL-1, SL, EL) 중 어느 하나와 컨택홀을 통해 연결될 수 있다. 제1전극층(BSM1)이 제1배선들의 전압 또는 신호를 제공받음에 따라 정전기 방전이 발생될 확률을 현저히 줄일 수 있다. 일부 실시예에서, 제1전극층(BSM1)은 스캔라인(SL)과 제1컨택홀(C1)을 통해 접속될 수 있다. 이에 따라, 제1전극층(BSM1)은 스캔라인(SL)의 일부로 기능할 수 있어, 스캔신호를 전달하는 배선의 저항값을 줄일 수 있게 된다. 즉, 제1전극층(BSM1)이 스캔라인(SL)과 연결됨에 따라, RC delay를 개선할 수 있다.
제1전극층(BSM1)이 정전압을 제공하는 배선과 컨택되는 경우, 정전기 방전에 대한 손상은 줄일 수 있으나, 기생 커패시턴스가 증가할 수 있는 바, 제1전극층(BSM1)은 스캔라인(SL)에 연결되는 것이 더 바람직할 수 있다.
일 실시예에 있어서, 보조 화소(Pa)의 하부에는 제2전극층(BSM2)이 배치될 수 있다. 제2전극층(BSM2)은 보조 화소(Pa)에 포함된 보조 박막트랜지스터(TFT')에 외부 광이 도달하지 못하게 하여, 보조 박막트랜지스터(TFT')의 특성이 안정화될 수 있도록 할 수 있다. 또한, 제2전극층(BSM2)은 보조 화소(Pa)에 형성된 슬릿들에 의해서 광의 회절 현상이 발생하기 않게 하기 위해서 도입된 것일 수 있다.
일 실시예에 있어서, 제2전극층(BSM2)은 아일랜드 형상으로 구비되어, 하나의 제2전극층(BSM2)이 복수의 보조 화소(Pa)들에 대응하도록 배치될 수 있다. 예컨대, 하나의 제2전극층(BSM2)은 하나의 화소그룹(Pg) 전체와 중첩되도록 배치될 수 있다.
일 실시예에서, 제1전극층(BSM1)과 제2전극층(BSM2)은 서로 이격되어 배치되며, 서로 다른 전압 또는 신호를 제공받을 수 있다.
예컨대, 제2전극층(BSM2)은 구동전압라인(PL)과 제2컨택홀(C2)을 통해 연결될 수 있다. 제2전극층(BSM2)은 정전압인 구동전압(ELVDD)을 전달받음에 따라, 보조 화소(Pa)에 포함된 보조 박막트랜지스터(TFT')의 특성이 흔들리지 않을 수 있다. 즉, 제2전극층(BSM2)은 보조 박막트랜지스터(TFT')들과 중첩되어 형성되는 바, 가변적인 신호를 제공하는 배선들과 연결되는 경우, 그 신호에 의해서 보조 박막트랜지스터(TFT')가 영향을 받을 수 있다. 따라서, 제2전극층(BSM2)은 정전압을 제공하는 구동전압라인(PL)과 연결되는 것이 더 바람직할 수 있다.
또한, 제2전극층(BSM2)가 플로팅되지 않고 구동전압라인(PL)에 연결됨에 따라 정전기 방전이 발생될 확률을 줄일 수 있다.
도 9를 참조하면, 표시영역(DA)에는 메인 화소(Pm)가 배치되고, 센서영역에는 보조 화소(Pa), 투과부(TA), 및 투과부(TA)를 우회하는 우회 배선부(DW)가 배치된다.
메인 화소(Pm)은 메인 박막트랜지스터(TFT)와 유기발광다이오드(OLED)를 포함할 수 있다. 보조 화소(Pa)는 보조 박막트랜지스터(TFT')와 유기발광다이오드(OLED)를 포함할 수 있다. 도면에 도시된 메인 박막랜지스터(TFT) 및 보조 박막트랜지스터(TFT')는 도 4a 또는 도 4b를 참조하여 설명한 박막트랜지스터(T1 ~ T7) 중 어느 하나에 대응할 수 있다.
센서영역(SA)에서 보조 화소(Pa) 하부에는 제2전극층(BSM2)이 배치될 수 있다. 제2전극층(BSM2)은 제1버퍼층(111a) 및 제2버퍼층(111b) 사이에 배치될 수 있다. 제2전극층(BSM2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 단층 또는 다층으로 이루어질 수 있다.
제2전극층(BSM2)은 구동전압라인(PL)과 제2컨택홀(C2)에 의해서 접속될 수 있다. 구동전압라인(PL)은 층간절연층(115) 상부에 배치될 수 있으며, 제2컨택홀(C2)은 층간절연층(115), 제2게이트절연층(113), 제1게이트절연층(112), 및 제2버퍼층(111b)을 관통하도록 구비될 수 있다.
센서영역(SA)에서 우회 배선부(DW) 하부에는 제1전극층(BSM1)이 배치될 수 있다. 제1전극층(BSM1)은 제1버퍼층(111a) 및 제2버퍼층(111b) 사이에 배치될 수 있다. 제1전극층(BSM1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 단층 또는 다층으로 이루어질 수 있다. 우회 배선부(DW)는 초기화전압라인(VL), 이전 스캔라인(SL-1), 스캔라인(SL), 및 발광제어라인(EL)을 포함할 수 있다. 도면에서, 초기화전압라인(VL)은 화소전극(210)과 동일한 층인 평탄화층(117)상에 배치되고 있으나, 이에 한정되지 않는다. 초기화전압라인(VL)은 제1게이트절연층(112) 또는 제2게이트절연층(113)에 배치될 수 있는 등 다양한 변형이 가능하다.
제1전극층(BSM1)은 우회 배선부(DW)에 포함된 배선들 사이의 간격을 가리도록 배치될 수 있다. 제1전극층(BSM1)은 복수의 우회 배선부(DW) 및 그들 사이의 간격과 대응하도록 배치될 수 있다. 즉, 하나의 제1전극층(BSM1)에 복수의 우회 배선부(DW)가 대응할 수 있다.
제1전극층(BSM1)은 스캔라인(SL)과 제1컨택홀(C1)을 통해서 접속될 수 있다. 스캔라인(SL)은 제1게이트절연층(112) 상부에 배치될 수 있으며, 제1컨택홀(C1)은 제1게이트절연층(112) 및 제2버퍼층(111b)를 관통하도록 구비될 수 있다.
센서영역(SA)은 투과부(TA)를 구비한다. 투과부(TA)에 대응하도록 평탄화층(117)은 제1투과개구(117OP)를 구비하고, 화소정의막(119)은 제2투과개구(119OP2)를 구비할 수 있다.
이에 따라, 투과부(TA)에는 제1버퍼층(111a), 제2버퍼층(111b), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(115), 및 대향전극(230)이 적층되어 구비될 수 있다. 한편, 투과부(TA) 에서 층간절연층(115)과 대향전극(230) 사이에는 중간층(220) 중 기판(100)의 전면으로 형성되는 유기물층, 예컨대, 홀 수송층, 홀 주입층, 전자 수송층, 전자 주입층 등이 더 배치될 수 있다. 또한, 대향전극(230) 상부에는 도 2를 참조하여 설명한 박막봉지층(300) 이나 밀봉기판이 배치될 수 있음은 물론이다.
일부 실시예에서, 투과부(TA)에 대응하도록 대향전극(230)이 제거될 수 있다. 또 다른 실시예에서, 투과부(TA)에 대응하도록 무기 절연층, 즉, 제1버퍼층(111a), 제2버퍼층(111b), 제1게이트절연층(112), 제2게이트절연층(113), 층간절연층(115)을 모두 제거할 수 있다. 이 경우, 무기 절연층의 제거는 컨택홀(C1, C2)를 형성할 때, 동일한 에칭 공정에 의해서 수행될 수 있다.
도 9에 있어서, 표시영역(DA)에 배치된 메인 박막트랜지스터(TFT)의 하부는 전극층이 배치되고 있지 않으나, 본 발명은 이에 한정되지 않는다. 도 10과 같이 메인 박막트랜지스터(TFT)의 하부에는 제3전극층(BSM3)가 배치될 수 있다. 제3전극층(BSM3)는 제1전극층(BSM1), 및 제2전극층(BSM2)와 동일한 층에 동일 물질로 구비될 수 있다.
제3전극층(BSM3)는 메인 화소(Pm)의 전체에 대응하도록 배치되지 않고, 특정 박막트랜지스터의 하부에 대응되도록 배치될 수 있다. 예컨대, 제3전극층(BSM3)는 도 4b를 들어 설명한 박막트랜지스터 중에 구동 박막트랜지스터(T1), 보상 박막 트랜지스터(T3), 또는 제1초기화 박막트랜지스터(T4)에 대응하도록 배치될 수 있다. 일부 실시예에서, 하나의 박막트랜지스터에 대응하도록 배치된 제3전극층(BSM3)은 박막트랜지스터의 게이트 전극과 연결되어, 더블 게이트전극 중 하나로 기능할 수 있다. 그러나, 이에 한정되지 않는다. 다른 실시예로, 제3전극층(BSM3)은 정전압을 인가 받는 배선, 예컨대, 구동전압라인(PL)과 연결될 수 있다. 또 다른 실시예로, 제3전극층(BSM3)은 하나의 메인 화소(Pm)의 전체, 또는 복수의 메인 화소(Pm)들에 대응할 수 있다.
제3전극층(BSM3)은 메인 화소(Pm)에 포함된 박막 트랜지스터의 특성을 안정화하기 위해서 도입된 것일 수 있다.
도 11은 본 발명의 다른 실시예에 따른 것으로 센서영역에서 투과부를 우회하는 배선들 및 제1전극층의 배치를 나타낸 개략적인 평면도이다. 도 12는 도 11을 V-V'선을 따라 취한 개략적인 단면도이다.
도 11 및 도 12를 참조하면, 제1전극층(BMS1)은 복수의 제1배선들간의 이격 영역과 중첩되도록 배치된다. 제1전극층(BSM1)은 서로 이격된 제1-1전극층(BSM1a) 및 제1-2전극층(BSM1b)를 포함할 수 있다. 제1-1전극층(BSM1a)은 이전 스캔라인(SL-1)과 스캔라인(SL) 사이의 이격영역을 가리도록 배치될 수 있다. 일부 실시예에서, 제1배선들간의 제2방향으로의 이격거리(d1a, d1b)는 제1-1전극층(BSM1a) 및 제1-2전극층(BSM1b)의 제2방향으로의 폭(Wa, Wb)에 비해서 작게 구비될 수 있다.
제1-2전극층(BSM1b)은 스캔라인(SL)과 발광제어라인(EL) 사이의 이격영역을 가리도록 배치될 수 있다. 이에 따라, 상기 이격영역들로 입사되는 광을 차단하여 광의 회절 현상이 발생하지 않게 할 수 있다.
또한, 제1-1전극층(BSM1a)는 제1-1컨택홀(Cla)을 통해서 스캔라인(SL)과 연결될 수 있다. 제1-2전극층(BSM1b)은 제1-2컨택홀(Clb)을 통해서 스캔라인(SL)과 연결될 수 있다. 이에 따라, 제1-1전극층(BSM1a) 및 제1-2전극층(BSM1b)은 스캔라인(SL)의 일부로 기능하여, 배선의 저항을 줄일 수 있고, RC delay 측면에서 유리할 수 있다.
도 13 및 도 14는 본 발명의 또 다른 실시예에 따른 것으로 센서영역의 일부를 나타낸 개략적인 평면도이다. 도 13 및 도 14에 있어서, 도 7과 동일한 참조부호는 동일 부재를 나타내는 바, 중복 설명은 생략한다.
도 13을 참조하면, 센서영역(SA)에는 투과부(TA)를 둘러싸도록 배치된 복수의 보조 화소(Pa)가 배치되며, 투과부(TA)에 의해서 이격된 보조 화소(Pa)들을 연결하는 배선들은 투과부(TA) 주변을 우회하도록 배치될 수 있다.
도 7에 있어서, 제1방향으로 연장되는 배선들은 투과부(TA)의 상측으로만 우회하고 있으나, 본 발명은 이에 한정되지 않는다. 도 13과 같이, 제1방향으로 연장되는 제1배선들(VL, SL-1, SL, EL)은 투과부(TA)의 상측 및 하측으로 우회하여 연장될 수 있다. 이에 따라, 제1전극층(BSM1)은 투과부(TA)를 사이에 두고 상측 및 하측에 배치될 수 있다. 제1전극층(BSM1)은 스캔라인(SL)과 컨택홀을 통해 연결될 수 있다.
도 7에 있어서, 제2방향으로 연장되는 데이터라인(DL) 및/또는 구동전압라인(PL)은 투과부(TA)를 지나도록 배치되고 있으나, 본 발명은 이에 한정되지 않는다. 도 13과 같이, 데이터라인(DL) 및 구동전압라인(PL)은 투과부(TA)의 좌측 및/또는 우측을 우회하도록 배치될 수 있다. 이 경우, 우회하는 데이터라인(DL) 및/또는 구동전압라인(PL)은 제2전극층(BSM2)와 중첩되도록 배치될 수 있다. 제2전극층(BSM2)은 구동전압라인(PL)과 컨택홀을 통해 연결될 수 있다. 제2전극층(BSM2)은 복수의 보조 화소(Pa)들이 포함된 화소그룹(Pg) 전체와 중첩하여 배치될 수 있다. 본 실시예에서, 화소그룹(Pg)는 제1방향으로 나란히 배열된 3개의 보조 화소(Pa)로 구성될 수 있다.
도 14를 참조하면, 화소그룹(Pg)은 2열로 배치될 수 있다. 이 때, 제1열(1R)에 배치된 보조 화소(Pa)들을 연결하는 제1배선들은 투과부(TA)의 상측으로 우회할 수 있고, 제2열(2R)에 배치된 보조 화소(Pa)들을 연결하는 제1배선들은 투과부(TA)의 하측으로 우회할 수 있다.
제1전극층(BSM1)은 투과부(TA)를 사이에 두고 상측 및 하측에 배치될 수 있다. 제1전극층(BSM1)은 투과부(TA)를 우회하는 제1배선들과 대응하도록 배치되어, 제1배선들로 입사될 수 있는 광을 차단할 수 있다. 제1전극층(BSM1)은 스캔라인(SL)과 연결될 수 있다.
제2전극층(BSM2)는 화소그룹(Pg) 및 투과부(TA)를 우회하는 복수의 데이터라인(DL)과 중첩되도록 배치될 수 있다. 제2전극층(BSM2)가 우회하는 데이터라인(DL)들과 중첩되게 배치됨에 따라, 제2전극층(BSM2)는 투과부(TA) 방향으로 돌출된 영역을 포함할 수 있다. 제2전극층(BSM2)는 구동전압라인(PL)과 연결될 수 있다.
도 15 및 도 16은 본 발명의 또 다른 실시예에 따른 것으로 표시 패널의 일부를 나타낸 평면도이다.
도 15를 참조하면, 표시 패널(10')은 개구영역(OA)를 더 포함할 수 있다.
개구영역(OA)은 그 하부에 컴포넌트(30)가 배치되는 영역일 수 있다. 개구영역(OA)은 컴포넌트(30)으로부터 외부로 출력되거나 외부로부터 컴포넌트(30)를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)으로 이해될 수 있다. 본 발명의 일 실시예로, 개구영역(OA)을 통해 빛이 투과하는 경우, 광 투과율은 약 50% 이상, 보다 바람직하게 70% 이상이거나, 75% 이상이거나 80% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다. 개구영역(OA)은 표시요소가 배치되지 않는 영역으로 이미지를 제공할 수 없는 영역일 수 있다. 본 실시예에서, 개구영역(OA)은 표시영역(DA) 내측에 배치되어, 개구영역(OA)을 둘러싸도록 메인 화소들이 배치될 수 있다.
센서영역(SA)에도 그 하부에 컴포넌트(20)가 배치될 수 있다. 또한, 센서영역(SA)은 보조 화소가 배치되어, 소정의 이미지를 제공할 수 있다.
일부 실시예에서, 개구영역(OA)의 광 투과율은 센서영역(SA)의 광 투과율에 비해서 크게 구비될 수 있다. 이에 따라, 개구영역(OA)는 광 투과율이 높아야 하는 컴포넌트(30), 예컨대, 카메라 등이 배치될 수 있으며, 센서영역(SA)는 적외선을 감지하는 센서가 배치될 수 있다.
도 16을 참조하면, 표시 패널(10'')의 센서영역(SA)은 컴포넌트(20)가 배치되는 영역을 포함하여, 표시영역(DA)이 일측에 배치될 수 있다. 센서영역(SA)은 표시영역(DA)의 한 변에 대응하여 배치될 수 있는 바, 센서영역(SA)에 대응하여 복수의 컴포넌트(20)들이 배치될 수 있다.
또한, 센성영역(SA)은 보조 화소(Pa) 및 투과부(TA)를 구비하는 하는 바, 표시영역(DA)의 해상도보다 낮은 해상도의 이미지를 제공할 수 있다.
센사영역(SA)의 내측에는 개구영역(OA)이 포함될 수 있다. 상기 개구영역(OA)은 센서영역(SA)에 비해서 광 투과율이 높은 영역으로 광에 민감한 컴포넌트(30)이 배치될 수 있다. 상기 개구영역(OA)은 보조 화소(Pa) 및 투과부(TA)에 의해서 둘러싸일 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
10: 표시 패널
DA: 표시영역
NDA: 비표시영역
SA: 센서영역
OA: 개구영역
DL: 데이터라인
PL: 구동전압라인
HL: 전극전압라인
SL: 스캔라인
BSM1: 제1전극층
BSM2: 제2전극층

Claims (20)

  1. 메인 화소을 구비하는 표시영역, 및 보조 화소와 투과부를 구비하는 센서영역을 포함하는 기판;
    상기 센서영역에 배치되며, 제1방향으로 연장되되 상기 투과부를 우회하는 복수의 제1배선들;
    상기 복수의 제1배선들 하부에 배치되며, 상기 복수의 제1배선들간의 이격 영역과 적어도 일부 중첩된, 제1전극층;을 포함하며,
    상가 제1전극층은 상기 보조 화소와 상기 투과부의 사이에 배치된, 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 제1배선들은 상기 보조 화소와 연결된 스캔라인을 포함하며, 상기 제1전극층은 상기 스캔라인과 컨택홀을 통해 연결된, 표시 장치.
  3. 제1항에 있어서,
    상기 기판과 상기 보조 화소의 보조 박막트랜지스터 사이에 배치되며, 상기 보조 화소에 대응되도록 배치된 제2전극층;을 더 포함하는, 표시 장치.
  4. 제3항에 있어서,
    상기 제1방향과 교차하는 제2방향으로 연장되며, 상기 보조 화소에 구동전압을 제공하는 구동전압라인;을 더 포함하며,
    상기 제2전극층은 상기 구동전압라인과 컨택홀을 통해 연결된, 표시 장치.
  5. 제3항에 있어서,
    상기 제1전극층과 상기 제2전극층은 아일랜드 형상으로 서로 이격되어 배치된, 표시 장치.
  6. 제1항에 있어서,
    상기 보조 화소는, 반도체층 및 게이트전극을 포함하는 보조 박막트랜지스터를 포함하며, 상기 제1배선들 중 적어도 일부는 상기 게이트전극과 동일층에 배치되며, 상기 제1전극층은 상기 반도체층이 배치된 층의 하부에 배치된, 표시 장치.
  7. 제1항에 있어서,
    상기 메인 화소는, 복수의 메인 박막트랜지스터를 포함하며, 상기 복수의 메인 박막트랜지스터들 중 적어도 하나와 중첩하여 배치된 제3전극층;을 더 포함하며, 상기 제3전극층은 상기 제1전극층과 동일층에 배치된, 표시 장치.
  8. 제1항에 있어서,
    상기 제1방향과 교차하는 제2방향으로 연장된 제2배선;을 더 포함하며,
    상기 제2배선은 상기 투과부와 중첩하도록 배치된, 표시 장치.
  9. 제1항에 있어서,
    상기 제1방향과 교차하는 제2방향으로 연장되며, 상기 투과부를 우회하도록 배치된 제2배선; 및
    상기 제2배선과 중첩하도록, 상기 제2배선의 하부에 배치된 제2전극층;을 더 포함하며,
    상기 제2전극층은 상기 제1전극층과 동일층에 배치된, 표시 장치.
  10. 제1항에 있어서,
    상기 센서영역에서 제공하는 이미지의 해상도는 상기 표시영역에서 제공하는 이미지의 해상도에 비해 작은, 표시 장치.
  11. 메인 화소을 구비하는 표시영역, 및 투과부를 구비하는 센서영역을 포함하는 기판;
    상기 센서영역에 배치되며, 제1방향으로 연장되되 상기 투과부를 우회하는 복수의 제1배선들;
    상기 센서영역에 배치되며, 상기 제1방향과 교차하는 제2방향으로 연장되는 복수의 제2배선들;
    상기 복수의 제1배선들 하부에 배치되며, 상기 복수의 제1배선들간의 이격 영역과 적어도 일부 중첩된, 제1전극층;을 포함하며,
    상가 제1전극층은 상기 보조 화소와 상기 투과부의 사이에 배치된, 표시 장치.
  12. 제11항에 있어서,
    상기 기판의 하면에서 상기 센서영역에 대응하도록 배치된 컴포넌트;를 더 포함하는, 표시 장치.
  13. 제11항에 있어서,
    상기 복수의 제2배선들 중 일부는 상기 투과부를 가로지르는, 표시 장치.
  14. 제11항에 있어서,
    상기 투과부의 일측에 배치되되 상기 제1전극층과 동일층에서 이격되어 배치된 제2전극층;을 더 포함하며,
    상기 복수의 제2배선들은 상기 투과부의 가장자리를 따라 우회하도록 배치되고, 상기 제2전극층은 상기 우회하는 복수의 제2배선들과 중첩된, 표시 장치.
  15. 제11항에 있어서,
    상기 투과부를 둘러싸도록 배치되며, 복수의 보조 화소들을 포함하는 화소그룹; 및
    상기 하나의 화소그룹 전체와 중첩하도록 배치된 제2전극층;을 더 포함하는, 표시 장치.
  16. 제15항에 있어서,
    상기 제1전극층은 상기 보조 화소들에 스캔 신호를 전달하는 스캔라인과 연결되며, 상기 제2전극층은 상기 보조 화소들에 구동전압을 전달하는 구동전압라인과 연결되는, 표시 장치.
  17. 제15항에 있어서,
    상기 제1전극층 및 상기 제2전극층은 서로 이격되어 배치된, 표시 장치.
  18. 제11항에 있어서,
    상기 메인 화소는, 메인 반도체층 및 메인 게이트전극을 구비한 메인 박막트랜지스터를 포함하며, 상기 메인 반도체층과 중첩하여 배치된 제3전극층;을 더 포함하며, 상기 제3전극층은 상기 제1전극층과 동일층에 배치된, 표시 장치.
  19. 제18항에 있어서,
    상기 제3전극층은 상기 메인 게이트전극과 연결된, 표시 장치.
  20. 제11항에 있어서,
    상기 센서영역 내측에 배치된 개구영역;
    상기 기판의 하면에서 상기 개구영역에 대응하도록 배치된 제1컴포넌트; 및
    상기 기판의 하면에서 상기 센서영역에 대응하도록 배치된 제2컴포넌트;를 더 포함하며,
    상기 개구영역의 광 투과율은 상기 센서영역의 광 투과율에 비해서 크고,
    상기 센서영역은 보조 화소를 구비하여 이미지를 구현하는, 표시 장치.
KR1020190036199A 2019-03-28 2019-03-28 표시 장치 Active KR102814726B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190036199A KR102814726B1 (ko) 2019-03-28 2019-03-28 표시 장치
US16/748,508 US11309369B2 (en) 2019-03-28 2020-01-21 Display apparatus
CN202010227122.XA CN111755480A (zh) 2019-03-28 2020-03-27 显示设备
US17/722,020 US11950485B2 (en) 2019-03-28 2022-04-15 Display apparatus
US18/622,955 US20240244921A1 (en) 2019-03-28 2024-03-31 Display apparatus
KR1020250066417A KR20250077426A (ko) 2019-03-28 2025-05-21 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190036199A KR102814726B1 (ko) 2019-03-28 2019-03-28 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020250066417A Division KR20250077426A (ko) 2019-03-28 2025-05-21 표시 장치

Publications (2)

Publication Number Publication Date
KR20200115888A true KR20200115888A (ko) 2020-10-08
KR102814726B1 KR102814726B1 (ko) 2025-05-30

Family

ID=72604935

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190036199A Active KR102814726B1 (ko) 2019-03-28 2019-03-28 표시 장치
KR1020250066417A Pending KR20250077426A (ko) 2019-03-28 2025-05-21 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020250066417A Pending KR20250077426A (ko) 2019-03-28 2025-05-21 표시 장치

Country Status (3)

Country Link
US (3) US11309369B2 (ko)
KR (2) KR102814726B1 (ko)
CN (1) CN111755480A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3840047A1 (en) * 2019-12-20 2021-06-23 Samsung Display Co., Ltd. Display apparatus
CN115273739A (zh) * 2022-09-26 2022-11-01 惠科股份有限公司 显示面板、驱动方法及显示设备
US12063831B2 (en) 2022-04-20 2024-08-13 Samsung Electronics Co., Ltd. Electronic device including under display camera

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102814726B1 (ko) * 2019-03-28 2025-05-30 삼성디스플레이 주식회사 표시 장치
US11088078B2 (en) * 2019-05-22 2021-08-10 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
KR20250090366A (ko) 2019-08-09 2025-06-19 오티아이 루미오닉스 인크. 보조 전극 및 파티션을 포함하는 광전자 디바이스
CN111028757B (zh) * 2019-12-25 2022-07-22 武汉天马微电子有限公司 显示装置及其驱动方法
KR20210095771A (ko) * 2020-01-23 2021-08-03 삼성디스플레이 주식회사 표시 장치
KR20210104192A (ko) * 2020-02-14 2021-08-25 삼성디스플레이 주식회사 표시 장치
CN111211156B (zh) * 2020-03-23 2022-08-05 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制备方法、oled显示装置
CN111564476B (zh) 2020-05-15 2024-04-19 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置
CN114883375A (zh) * 2020-06-30 2022-08-09 京东方科技集团股份有限公司 显示基板和显示装置
KR20220031796A (ko) * 2020-09-03 2022-03-14 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR20220071580A (ko) * 2020-11-24 2022-05-31 엘지디스플레이 주식회사 투명 표시 장치
JP2023553379A (ja) 2020-12-07 2023-12-21 オーティーアイ ルミオニクス インコーポレーテッド 核形成抑制被膜及び下地金属被膜を用いた導電性堆積層のパターニング

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100007632A1 (en) * 2008-07-10 2010-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20110080384A (ko) * 2010-01-05 2011-07-13 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20180012442A (ko) * 2016-07-27 2018-02-06 엘지디스플레이 주식회사 하이브리드 타입의 박막 트랜지스터 및 이를 이용한 유기발광 표시장치
KR20180026602A (ko) * 2016-09-02 2018-03-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180033361A (ko) * 2016-09-23 2018-04-03 삼성디스플레이 주식회사 표시 장치
CN109325459A (zh) * 2018-09-30 2019-02-12 京东方科技集团股份有限公司 一种准直光学层和显示面板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092857B2 (ja) * 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
KR101156435B1 (ko) * 2010-01-08 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US9864400B2 (en) 2015-10-30 2018-01-09 Essential Products, Inc. Camera integrated into a display
KR102636147B1 (ko) * 2015-12-31 2024-02-08 엘지디스플레이 주식회사 투명표시장치
KR102631887B1 (ko) 2016-02-16 2024-02-01 삼성전자주식회사 전자 장치
US10191577B2 (en) 2016-02-16 2019-01-29 Samsung Electronics Co., Ltd. Electronic device
KR20170111827A (ko) 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 및 카메라를 포함하는 전자 장치
CN107305411A (zh) * 2016-04-19 2017-10-31 三星电子株式会社 支持指纹验证的电子装置及其操作方法
KR20180049325A (ko) 2016-10-31 2018-05-11 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR102738324B1 (ko) * 2016-12-30 2024-12-03 엘지디스플레이 주식회사 유기 발광 표시 장치
US20180315357A1 (en) * 2017-05-01 2018-11-01 Apple Inc. Electronic Devices Having Displays With Optical Windows
CN111566692B (zh) * 2017-12-28 2024-02-02 日本肯耐克科技株式会社 指纹传感器以及显示装置
CN110504275B (zh) * 2018-05-17 2021-11-12 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN109300957B (zh) * 2018-09-30 2021-10-08 京东方科技集团股份有限公司 一种oled基板及透明显示器
KR102778471B1 (ko) * 2019-01-16 2025-03-12 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
KR102739740B1 (ko) * 2019-01-18 2024-12-10 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR102801008B1 (ko) * 2019-02-13 2025-04-30 삼성디스플레이 주식회사 표시 장치
KR20200102580A (ko) * 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
US11239446B2 (en) * 2019-03-12 2022-02-01 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
KR102814726B1 (ko) * 2019-03-28 2025-05-30 삼성디스플레이 주식회사 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100007632A1 (en) * 2008-07-10 2010-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20110080384A (ko) * 2010-01-05 2011-07-13 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20180012442A (ko) * 2016-07-27 2018-02-06 엘지디스플레이 주식회사 하이브리드 타입의 박막 트랜지스터 및 이를 이용한 유기발광 표시장치
KR20180026602A (ko) * 2016-09-02 2018-03-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180033361A (ko) * 2016-09-23 2018-04-03 삼성디스플레이 주식회사 표시 장치
CN109325459A (zh) * 2018-09-30 2019-02-12 京东方科技集团股份有限公司 一种准直光学层和显示面板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3840047A1 (en) * 2019-12-20 2021-06-23 Samsung Display Co., Ltd. Display apparatus
US11594560B2 (en) 2019-12-20 2023-02-28 Samsung Display Co., Ltd. Display apparatus
US12063831B2 (en) 2022-04-20 2024-08-13 Samsung Electronics Co., Ltd. Electronic device including under display camera
EP4482279A4 (en) * 2022-04-20 2025-06-25 Samsung Electronics Co., Ltd. Electronic device comprising udc
CN115273739A (zh) * 2022-09-26 2022-11-01 惠科股份有限公司 显示面板、驱动方法及显示设备

Also Published As

Publication number Publication date
KR102814726B1 (ko) 2025-05-30
US20200312926A1 (en) 2020-10-01
US11950485B2 (en) 2024-04-02
US20220238613A1 (en) 2022-07-28
CN111755480A (zh) 2020-10-09
KR20250077426A (ko) 2025-05-30
US20240244921A1 (en) 2024-07-18
US11309369B2 (en) 2022-04-19

Similar Documents

Publication Publication Date Title
KR102814726B1 (ko) 표시 장치
KR102801008B1 (ko) 표시 장치
KR102770831B1 (ko) 표시 장치
CN111463239B (zh) 显示面板
KR102516058B1 (ko) 표시 패널
US20240341149A1 (en) Display apparatus
US20200176539A1 (en) Display panel
KR20200136549A (ko) 표시 장치 및 표시 장치의 제조 방법
EP3836220A1 (en) Display apparatus
KR20200135637A (ko) 디스플레이 장치
KR20200108146A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR20200066505A (ko) 표시 패널
KR20200066502A (ko) 표시 패널
KR20200015868A (ko) 표시 패널
KR20200131400A (ko) 표시 장치 및 표시 장치의 제조방법
KR20200131397A (ko) 표시 장치
KR20210013458A (ko) 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
KR20210078650A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR102787861B1 (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR20210154305A (ko) 표시 장치
KR20210052724A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN112186001B (zh) 显示面板以及包括该显示面板的显示设备
KR20200108212A (ko) 표시 패널
KR20210016230A (ko) 표시 장치
KR20210048649A (ko) 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190328

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220217

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190328

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240608

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250224

A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20250521

Patent event code: PA01071R01D

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250526

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250527

End annual number: 3

Start annual number: 1

PG1601 Publication of registration