[go: up one dir, main page]

KR20200136549A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20200136549A
KR20200136549A KR1020190062053A KR20190062053A KR20200136549A KR 20200136549 A KR20200136549 A KR 20200136549A KR 1020190062053 A KR1020190062053 A KR 1020190062053A KR 20190062053 A KR20190062053 A KR 20190062053A KR 20200136549 A KR20200136549 A KR 20200136549A
Authority
KR
South Korea
Prior art keywords
counter electrodes
disposed
area
display device
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020190062053A
Other languages
English (en)
Inventor
전주희
김건희
김동현
김상훈
문수현
이승찬
홍성진
양태훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190062053A priority Critical patent/KR20200136549A/ko
Priority to US16/861,902 priority patent/US11469276B2/en
Priority to EP20175946.1A priority patent/EP3745463A3/en
Priority to CN202010446878.3A priority patent/CN112002726A/zh
Publication of KR20200136549A publication Critical patent/KR20200136549A/ko
Priority to US17/821,840 priority patent/US11785829B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H01L27/3225—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3248—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/5203—
    • H01L51/5262—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 표시영역, 및 투과부를 구비하는 센서영역을 포함하는 기판; 상기 표시영역에 대응하여 배치된 복수의 제1대향전극들; 상기 센서영역에 대응하여 배치되며, 상기 투과부를 둘러싸도록 배치된 복수의 제2대향전극들;을 포함하며, 상기 복수의 제1대향전극들의 형상은 상기 복수의 제2대향전극들의 형상과 다르게 구비된, 표시 장치를 개시한다.

Description

표시 장치 및 표시 장치의 제조 방법{Display apparatus and Method of manufacturing of the same}
본 발명의 실시예들은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치가 다양하게 활용됨에 따라 표시 장치의 형태를 설계하는데 다양한 방법이 있을 수 있고, 또한 표시 장치에 접목 또는 연계할 수 있는 기능이 증가하고 있다.
본 발명의 실시예들은 화상을 구현하면서 센서 등이 배치될 수 있는 센서영역을 구비한 표시 장치를 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 표시영역, 및 투과부를 구비하는 센서영역을 포함하는 기판; 상기 표시영역에 대응하여 배치된 복수의 제1대향전극들; 상기 센서영역에 대응하여 배치되며, 상기 투과부를 둘러싸도록 배치된 복수의 제2대향전극들;을 포함하며, 상기 복수의 제1대향전극들의 형상은 상기 복수의 제2대향전극들의 형상과 다르게 구비된, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 복수의 제1대향전극들 각각은 제1방향으로 제1폭을 가지는 제1사각형의 형상을 가지며, 상기 복수의 제2대향전극들 각각은 상기 제1방향으로 제2폭을 가지는 제2사각형 및 상기 제2사각형의 4개의 꼭지점에서 돌출된 돌출부를 포함하는 형상을 가질 수 있다.
일 실시예에 있어서, 상기 제1폭은 상기 제2폭에 비해서 클 수 있다.
일 실시예에 있어서, 상기 복수의 제1대향전극들 중 상기 제1방향으로 인접한 제1대향전극들은 상기 제1사각형의 가장자리에서 서로 중첩되며, 상기 복수의 제2대향전극들 중 상기 투과부의 가장자리를 따라 인접한 제2대향전극들은 상기 돌출부에서 서로 중첩될 수 있다.
일 실시예에 있어서, 상기 복수의 제1대향전극들 중 상기 제1방향과 교차하는 제2방향으로 인접한 제1대향전극들은 서로 이격되어 배치될 수 있다.
일 실시예에 있어서, 상기 복수의 제1대향전극들과 상기 복수의 제2대향전극들 사이에 배치된 복수의 제3대향전극들을 더 포함하며, 상기 복수의 제3대향전극들 각각의 면적은 상기 복수의 제1대향전극들 각각의 면적에 비해 클 수 있다.
일 실시예에 있어서, 상기 복수의 제1대향전극들 각각은 제1방향으로 제1폭을 가지는 제1사각형의 형상을 가지고, 상기 복수의 제3대향전극들 각각은 제1방향으로 제3폭을 가지는 제3사각형의 형상을 가지며, 상기 제1폭 및 상기 제3폭의 크기는 실질적으로 동일할 수 있다.
일 실시예에 있어서, 상기 표시영역에는 복수의 메인 화소들이 포함되고, 상기 센서영역에는 복수의 보조 화소들이 포함되며, 상기 제1대향전극들 각각이 커버하는 메인 화소들의 개수는 상기 제2대향전극들 각각이 커버하는 보조 화소들의 개수와 동일할 수 있다.
일 실시예에 있어서, 상기 표시영역에는 복수의 메인 화소들이 포함되고, 상기 센서영역에는 복수의 보조 화소들이 포함되며, 상기 제1대향전극들 각각이 커버하는 메인 화소들의 개수는 상기 제2대향전극들 각각이 커버하는 보조 화소들의 개수의 2배일 수 있다.
일 실시예에 있어서, 상기 제1대향전극들 각각의 제2방향으로의 길이는 상기 제2대향전극들 각각의 상기 제2방향으로의 길이에 비해서 1.8 배 내지 2 배일 수 있다.
일 실시예에 있어서, 상기 투과부 하나의 면적은 상기 센서영역에 배치된 하나의 보조 화소의 발광영역보다 클 수 있다.
일 실시예에 있어서, 상기 투과부는 복수로 구비되며, 상기 투과부는 서로 다른 면적을 가지는 투과부들을 포함할 수 있다.
일 실시예에 있어서, 상기 투과부의 제1방향으로의 폭은 상기 제2대향전극의 제1방향으로의 폭 보다 클 수 있다.
일 실시예에 있어서, 상기 기판은, 상기 표시영역 외곽의 비표시영역에 배치된 전원공급배선을 더 구비하며, 상기 제1대향전극들 중 일부 및 상기 제2대향전극들 중 일부는 상기 전원공급배선과 중첩되어 배치될 수 있다.
일 실시예에 있어서, 상기 센서영역 하부에 대응하여 배치된 컴포넌트;를 더 포함할 수 있다.
일 실시예에 있어서, 상기 센서영역는 보조 박막트랜지스터가 배치되며, 상기 기판과 상기 보조 박막트랜지스터 사이에는 하부금속층;이 더 배치될 수 있다.
본 발명의 다른 실시예는, 표시영역, 및 투과부를 구비하는 센서영역을 포함하는 표시 장치를 제조하는 방법에 있어서, 기판에 대응하여 마스크를 얼라인 하는 단계; 상기 마스크를 이용하여, 상기 기판 상에 대향전극의 일부를 1차 증착하는 단계; 상기 마스크를 제1방향 및 상기 제1방향과 교차하는 제2방향으로 이동시켜 상기 대향전극의 나머지를 2차 증착하는 단계;를 포함하는, 표시 장치의 제조 방법을 개시한다.
일 실시예에 있어서, 상기 마스크는 제1마스크 개구들 및 제2마스크 개구들을 포함하며, 상기 제1마스크 개구들 각각의 형상은 상기 제2마스크 개구들의 형상과 상이할 수 있다.
일 실시예에 있어서, 상기 제1마스크 개구들 각각은 제1폭을 가지는 제1사각형의 형상을 가지며, 상기 제2마스크 개구들 각각은 제2폭을 가지는 제2사각형 및 상기 제2사각형의 4개의 꼭지점에서 확장된 확장홀을 포함하는 형상을 가질 수 있다.
일 실시예에 있어서, 상기 마스크는 제1마스크 개구들 및 상기 제2마스크 개구들 사이에 배치된 제3마스크 개구들을 더 포함하며, 상기 제3마스크 개구들 각각의 면적은 상기 제1마스크 개구들 각각의 면적에 비해서 클 수 있다.
일 실시예에 있어서, 상기 제1마스크 개구들은 상기 제2방향을 따라 제1이격거리를 두고 배열되고, 상기 제2마스크 개구들은 상기 제2방향을 따라 제2이격거리를 두고 배열되며, 상기 제1이격거리는 상기 제2이격거리에 비해서 작을 수 있다.
일 실시예에 있어서, 상기 제2이격거리는 상기 제1이격거리의 5 배 내지 10 배일 수 있다.
본 발명의 또 다른 실시예는, 표시영역, 및 상기 표시영역 주변의 비표시영역을 구비하는 기판; 상기 표시영역에 대응하여 배치된 대향전극; 상기 비표시영역에 배치된 전원공급배선;을 포함하며, 상기 대향전극은 상기 비표시영역으로 연장되어 상기 전원공급배선과 중첩되도록 배치되며, 상기 대향전극의 일 변은 부분적으로 돌출된 외곽 패턴들을 구비한, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 대향전극은 복수의 제1대향전극들 및 복수의 제2대향전극들을 포함하며, 제1방향으로 인접한 제1대향전극들은 서로 중첩되며, 상기 복수의 제1대향전극들은 상기 제2대향전극들과 형상 또는 크기가 상이할 수 있다.
일 실시예에 있어서, 상기 외곽패턴들 중 일부는 제1대향전극과, 또 다른 일부는 제2대향전극과 동일한 형상을 가질 수 있다.
일 실시예에 있어서, 상기 전원공급배선 상에 배치되며, 상기 전원공급배선의 일부를 노출하는 컨택홀을 구비한 평탄화층; 및 상기 평탄화층 상에 배치되서 상기 컨택홀을 통해 상기 전원공급배선과 접속되는 연결배선;을 더 포함하며, 상기 대향전극은 상기 연결배선과 컨택될 수 있다.
일 실시예에 있어서, 상기 기판은 투과부를 구비하는 센서영역을 더 포함하며, 상기 센서영역 외측에 배치된 외곽패턴들이 이격된 이격거리는 상기 표시영역 외측에 배치된 외곽패턴들이 이격된 이격거리보다 클 수 있다.
본 발명의 실시예들에 따르는 표시 장치는, 센서 등과 같은 컴포넌트와 대응되는 센서영역에 화소부 및 광 투과율을 향상시킨 투과부를 배치시켜, 컴포넌트가 동작할 수 있는 환경을 만드는 동시에 컴포넌트와 중첩되는 영역에 이미지를 구현할 수 있다.
이에 따라, 다양한 기능을 가지는 동시에 품질이 향상될 수 있는 표시 장치를 제공할 수 있다. 그러나, 전술한 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2는 본 발명의 실시예들에 따른 표시 장치를 간략하게 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시 장치의 표시 영역에 배치될 수 있는 능동 매트릭스 구동을 하는 화소의 등가 회로도이다.
도 4b는 본 발명의 다른 실시예에 따른 표시 장치의 표시 영역에 배치될 수 있는 능동 매트릭스 구동을 하는 화소의 등가 회로도이다.
도 5 및 도 6은 도 3의 B영역에 대응하는 개략적인 평면도를 나타낸다.
도 7은 도 5의 I-I'선에 따르는 개략적인 단면도이다.
도 8은 도 5의 II-II' 선 및 III-III'선에 따르는 개략적인 단면도이다.
도 9은 본 발명의 다른 실시예에 따른 표시장치를 개략적으로 나타낸 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 표시장치를 개략적으로 나타낸 단면도이다.
도 11은 본 발명의 실시예들에 따른 대향전극을 형성하기 위한 마스크의 일 실시예를 나타낸다.
도 12a 및 도 12b는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 나타낸다.
도 13은 본 발명의 또 다른 실시예에 따른 표시장치를 개략적으로 나타낸 평면도이다.
도 14는 도 13의 C 부분을 확대한 도면이다.
도 15는 도 14의 IV-IV' 선을 따른 개략적인 단면도이다.
도 16는 본 발명의 또 다른 실시예에 따른 표시 장치의 일부를 나타낸 개략적인 평면도이다.
도 17은 본 발명의 실시예들에 따른 대향전극을 형성하기 위한 마스크의 다른 실시예를 나타낸다.
도 18은 본 발명의 다른 실시예에 따른 것으로 표시 패널의 일부를 나타낸 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 표시 장치(1)는 이미지를 구현하는 표시영역(DA)과 이미지를 구현하지 않는 비표시영역(NDA)을 포함한다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 메인 화소(Pm)들에서 방출되는 빛을 이용하여 메인 이미지를 제공할 수 있다.
표시 장치(1)는 센서영역(SA)을 포함한다. 센서영역(SA)은 도 2를 참조하여 후술할 바와 같이 그 하부에 적외선, 가시광선이나 음향 등을 이용하는 센서와 같은 컴포넌트가 배치되는 영역일 수 있다. 센서영역(SA)은 컴포넌트로부터 외부로 출력되거나 외부로부터 컴포넌트를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과부(TA)를 포함할 수 있다. 본 발명의 일 실시예로, 센서영역(SA)을 통해 적외선이 투과하는 경우, 광 투과율은 약 30% 이상, 보다 바람직하게 50% 이상이거나, 75% 이상이거나 80% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
본 실시예에서, 센서영역(SA)에는 복수의 보조 화소(Pa)들이 배치될 수 있으며, 상기 복수의 보조 화소(Pa)들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 센서영역(SA)에서 제공되는 이미지는 보조 이미지로 표시영역(DA)에서 제공하는 이미지에 비해서 해상도가 낮을 수 있다. 즉, 센서영역(SA)은 빛 또는/및 음향이 투과할 수 있는 투과부(TA)를 구비하는 바, 단위 면적 당 배치될 수 있는 보조 화소(Pa)들의 수가 표시영역(DA)에 단위 면적 당 배치되는 메인 화소(Pm)들의 수에 비해 적을 수 있다.
센서영역(SA)은 표시영역(DA)의 일측에 배치될 수 있으며, 일 실시예로서 도 1은 센서영역(SA)은 표시영역(DA)의 상측에 배치되어, 센서영역(SA)이 비표시영역(NDA)와 표시영역(DA) 사이에 배치되는 것을 도시한다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않는다. 다른 실시예로서, 무기 EL 표시 장치(Inorganic Light Emitting Display Apparutus), 퀀텀닷 발광 표시 장치 (Quantum dot Light Emitting Display Apparatus) 등과 같이 다양한 방식의 표시 장치가 사용될 수 있다.
도 1에서는 센서영역(SA)이 사각형인 표시영역(DA)의 상측에 배치된 것을 도시하고 있으나 본 발명은 이에 한정되지 않는다. 표시영역(DA)의 형상은 원형, 타원, 또는 삼각형이나 오각형 등과 같은 다각형일 수 있으며, 센서영역(SA)의 위치 및 개수도 다양하게 변경될 수 있음은 물론이다.
도 2는 본 발명의 실시예들에 따른 표시 장치를 간략하게 나타낸 단면도로서, 도 1의 A-A'선에 따른 단면에 대응할 수 있다.
도 2를 참조하면, 표시 장치(1)는 표시요소를 포함하는 표시 패널(10), 및 센서영역(SA)에 대응하는 컴포넌트(20)를 포함할 수 있다.
표시 패널(10)은 기판(100), 기판(100) 상에 배치된 표시요소층(200), 상기 표시요소층(200)을 밀봉하는 밀봉부재로써 박막봉지층(300)을 포함할 수 있다. 또한, 표시 패널(10)은 기판(100)에 하부에 배치된 하부보호필름(175), 및 하부 커버층(185)을 더 포함할 수 있다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelene n napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
표시요소층(200)은 박막트랜지스터(TFT, TFT')를 포함하는 회로층, 표시요소로서 유기발광다이오드(OLED), 및 이들 사이의 절연층(IL, IL')을 포함할 수 있다.
표시영역(DA)에는 메인 박막트랜지스터(TFT) 및 이와 연결된 유기발광다이오드(organic light-emitting diode, OLED)를 포함하는 메인 화소(Pm)가 배치되며, 센서영역(SA)에는 보조 박막트랜지스터(TFT') 및 이와 연결된 유기발광다이오드(organic light-emitting diode, OLED)를 포함하는 보조 화소(Pa)가 배치될 수 있다.
또한, 센서영역(SA)에는 보조 박막트랜지스터(TFT') 및 표시요소가 배치되지 않는 투과부(TA)가 배치될 수 있다. 투과부(TA)는 컴포넌트(20)로부터 방출되는 빛/신호 나 컴포넌트(20)로 입사되는 빛/신호가 투과(tansmission)되는 영역으로 이해할 수 있다.
컴포넌트(20)는 센서영역(SA)에 위치할 수 있다. 컴포넌트(20)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 컴포넌트(20)는 적외선 센서와 같이 광을 수광하여 이용하는 센서, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등일 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있음은 물론이다. 센서영역(SA)에 배치된 컴포넌트(20)의 수는 복수로 구비될 수 있다. 예컨대, 컴포넌트(20)로써 발광소자 및 수광소자가 하나의 센서영역(SA)에 함께 구비될 수 있다. 또는, 하나의 컴포넌트(20)에 발광부 및 수광부가 동시에 구비될 수 있다.
센서영역(SA)에는 하부금속층(BSM)이 배치될 수 있다. 하부금속층(BSM)은 보조 박막트랜지스터(TFT')의 하부에 대응하도록 배치될 수 있다. 이러한 하부금속층(BSM)은 외부 광이 보조 박막트랜지스터(TFT') 등이 포함된 보조 화소(Pa)에 도달하는 것을 차단할 수 있다. 예컨대, 하부금속층(BSM)은 컴포넌트(20)로부터 출사되는 광이 보조 화소(Pa)에 도달하는 것을 차단할 수 있다.
일부 실시예에서, 하부 금속층(BSM)에는 정전압 또는 신호가 일가되어, 정전기 방전에 의한 화소회로의 손상을 방지할 수 있다.
박막봉지층(300)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 이와 관련하여, 도 2는 제1 및 제2무기봉지층(310, 330)과 이들 사이의 유기봉지층(320)을 나타낸다.
제1 및 제2무기봉지층(310, 330)은 알루미늄옥사이드, 티타늄옥사이드, 타탈륨옥사이드, 하프늄옥사이드, 아연옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
하부보호필름(175)은 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 하부보호필름(175)은 광에 대해서 투과율이 높은 물질로 구비될 수 있다. 하부보호필름(175)는 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET) 또는 폴리이미드(polyimide, PI)를 포함하여 구비될 수 있다.
하부보호필름(175)의 하부에는 하부 커버층(185)이 더 배치될 수 있다. 하부 커버층(185)은 센서영역(SA)에 대응하는 개구(185OP)를 구비할 수 있다. 하부 커버층(185)에 개구(185OP)를 구비함으로써, 센서영역(SA)의 광 투과율을 향상시킬 수 있다. 하부커버층(185)은 광차단 물질을 포함할 수 있다. 이에 따라, 기판(100) 하부면으로 투과될 수 있는 외부 광을 차단할 수 있다.
센서영역(SA)의 면적은 컴포넌트(20)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 하부 커버층(185)에 구비된 개구(185OP)의 면적은 상기 센서영역(SA)의 면적과 일치하지 않을 수 있다. 예컨대, 개구(185OP)의 면적은 센서영역(SA)의 면적에 비해 작게 구비될 수 있다.
또한, 센서영역(SA)에는 복수의 컴포넌트(20)가 배치될 수 있다. 상기 복수의 컴포넌트(20)는 서로 기능을 달리할 수 있다.
도시되지는 않았으나, 표시 패널(10) 상에는 터치입력을 감지하는 입력감지부재, 편광자(polarizer)와 지연자(retarder) 또는 컬러필터와 블랙매트릭스를 포함하는 반사 방지부재, 및 투명한 윈도우와 같은 구성요소가 더 배치될 수 있다.
한편, 본 실시예에서 표시요소층(200)을 밀봉하는 봉지부재로 박막봉지층(300)을 이용한 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 표시요소층(200)을 밀봉하는 부재로써, 실런트 또는 프릿에 의해서 기판(100)과 합착되는 밀봉기판을 이용할 수도 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 3을 참조하면, 표시 패널(10)은 표시영역(DA)에 배치되며, 복수의 메인 화소(Pm)들을 포함한다. 메인 화소(Pm)들은 각각 유기발광다이오드와 같은 표시요소를 포함할 수 있다. 각 메인 화소(Pm)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 메인 화소(Pm)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 부화소로 이해할 수 있다. 표시영역(DA)은 앞서 도 2를 참조하여 설명한 봉지부재로 커버되어 외기 또는 수분 등으로부터 보호될 수 있다.
센서영역(SA)은 표시영역(DA)의 일측에 배치될 수 있으며, 센서영역(SA)에는 복수의 보조 화소(Pa)들이 배치된다. 보조 화소(Pa)들은 각각 유기발광다이오드와 같은 표시요소를 포함할 수 있다. 각 보조 화소(Pa)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 보조 화소(Pa)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 부화소로 이해할 수 있다. 한편, 센서영역(SA)에는 보조 화소(Pa)들 사이에 배치되는 투과부(TA)가 구비될 수 있다. 표시 패널(10)의 센서영역(SA)의 하부 대응하여 적어도 하나의 컴포넌트(20)가 배치될 수 있다.
일 실시예에서, 하나의 메인 화소(Pm)와 하나의 보조 화소(Pa)는 동일한 화소 회로를 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 메인 화소(Pm)에 포함되는 화소 회로와 보조 화소(Pa)에 포함되는 화소 회로는 서로 다를 수 있음은 물론이다.
센서영역(SA)은 투과부(TA)를 구비하고 있는 바, 센서영역(SA)의 해상도는 표시영역(DA) 보다 작을 수 있다. 예컨대, 센서영역(SA)의 해상도는 표시영역(DA)의 약 1/2일 수 있다. 일부 실시예에서, 표시영역(DA)의 해상도는 400ppi 이상이고, 센서영역(SA)의 해상도는 약 200ppi 일 수 있다.
각 화소(Pm, Pa)는 비표시영역에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 비표시영역(NDA)에는 제1스캔 구동회로(110), 제2스캔 구동회로(120), 단자(140), 데이터 구동회로(150), 제1전원공급배선(160), 및 제2전원공급배선(170)이 배치될 수 있다.
제1스캔 구동회로(110)는 스캔라인(SL)을 통해 각 화소(Pm, Pa)에 스캔 신호를 제공할 수 있다. 제1스캔 구동회로(110)는 발광 제어선(EL)을 통해 각 화소에 발광 제어 신호를 제공할 수 있다. 제2스캔 구동회로(120)는 표시영역(DA)을 사이에 두고 제1스캔 구동회로(110)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(Pm, Pa)들 중 일부는 제1스캔 구동회로(110)와 전기적으로 연결될 수 있고, 나머지는 제2스캔 구동회로(120)에 연결될 수 있다. 다른 실시예로, 제2스캔 구동회로(120)는 생략될 수 있다.
단자(140)는 기판(100)의 일 측에 배치될 수 있다. 단자(140)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자(PCB-P)는 표시 패널(10)의 단자(140)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 표시 패널(10)로 전달한다. 제어부에서 생성된 제어 신호는 인쇄회로기판(PCB)을 통해 제1 및 제2 스캔 구동회로(110, 120)에 각각 전달될 수 있다. 제어부는 제1 및 제2연결배선(161, 171)을 통해 제1 및 제2전원공급배선(160, 170)에 각각 제1 및 제2 전원(ELVDD, ELVSS, 후술할 도 4a, 4b 참조)을 제공할 수 있다. 제1전원전압(ELVDD)은 제1전원공급배선(160)과 연결된 구동전압선(PL)을 통해 각 화소(Pm, Pa)에 제공되고, 제2전원전압(ELVSS)은 제2전원공급배선(170)과 연결된 각 화소(Pm, Pa)의 대향전극에 제공될 수 있다.
데이터 구동회로(150)는 데이터선(DL)에 전기적으로 연결된다. 데이터 구동회로(150)의 데이터 신호는 단자(140)에 연결된 연결배선(151) 및 연결배선(151)과 연결된 데이터선(DL)을 통해 각 화소(Pm, Pa)에 제공될 수 있다. 도 3은 데이터 구동회로(150)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 다른 실시예로, 데이터 구동회로(150)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(150)는 단자(140)와 제1전원공급배선(160) 사이에 배치될 수 있다.
제1전원공급배선(160, first power supply line)은 표시영역(DA)을 사이에 두고 x방향을 따라 나란하게 연장된 제1서브배선(162) 및 제2서브배선(163)을 포함할 수 있다. 제2전원공급배선(170, second power supply line)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 표시 패널에 포함될 수 있는 메인 화소 및/또는 보조 화소의 등가회로도들이다.
도 4a를 참조하면, 각 화소(Pm, Pa)는 스캔라인(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광소자(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL) 및 데이터선(DL)에 연결되며, 스캔라인(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 4a에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 도 4b에 도신된 바와 같이, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수 있다.
도 4b를 참조하면, 각 화소(Pm, Pa)는 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 박막트랜지스터들 및 스토리지 커패시터는 신호선(SL, SL-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)에 연결될 수 있다.
도 4b에서는 각 화소(Pm, Pa)가 신호선(SL, SL-1, EL, DL), 초기화전압선(VL), 및 구동전압선(PL)에 연결된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호선(SL, SL-1, EL, DL) 중 적어도 어느 하나, 초기화전압선(VL)과 구동전압선(PL) 등은 이웃하는 화소들에서 공유될 수 있다.
복수의 박막트랜지스터는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
신호선은 스캔신호(Sn)를 전달하는 스캔라인(SL), 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔라인(SL-1), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광 제어선(EL), 스캔라인(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터선(DL)을 포함한다. 구동전압선(PL)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 초기화전압선(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint)을 전달한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 메인 유기발광소자(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 메인 유기발광소자(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔라인(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터선(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압선(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔라인(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1), 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1초기화 박막트랜지스터(T4)의 제1초기화 게이트전극(G4)은 이전 스캔라인(SL-1)에 연결되어 있고, 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4)은 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)과 초기화전압선(VL)에 연결되어 있으며, 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(Cst1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광 제어선(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 하부 구동전압선(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광 제어선(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7) 및 유기발광소자(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광 제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 메인 유기발광소자(OLED)에 전달되어 유기발광소자(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제2초기화 박막트랜지스터(T7)의 제2초기화 게이트전극(G7)은 이전 스캔라인(SL-1)에 연결되어 있고, 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 메인 유기발광소자(OLED)의 화소전극에 연결되어 있으며, 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)은 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4) 및 초기화전압선(VL)에 연결되어 있다. 제2초기화 박막트랜지스터(T7)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 메인 유기발광소자(OLED)의 화소전극을 초기화시킨다.
도 4b에서는 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 이전 스캔라인(SL-1)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)에 연결되어 이전 스캔신호(Sn-1)에 따라 구동하고, 제2초기화 박막트랜지스터(T7)는 별도의 신호선(예컨대, 이후 스캔라인)에 연결되어 상기 신호선에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(Cst2)은 구동전압선(PL)에 연결되어 있으며, 유기발광소자(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 4b에서는 보상 박막트랜지스터(T3)와 제1초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)와 제1초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다.
본 실시예에 있어서, 메인 화소(Pm)와 보조 화소(Pa)는 동일한 화소 회로(PC)를 구비할 수 있다. 그러나, 이에 한정되지 않는다. 메인 화소(Pm)와 보조 화소(Pa)는 다fms 구조의 화소 회로(PC)를 구비할 수도 있다. 예컨대, 메인 화소(Pm)는 도 4b의 화소 회로를 채용하고, 보조 화소(Pa)는 도 4a의 화소 회로를 채용할 수 있는 등 다양한 변형이 가능하다.
도 5 및 도 6은 도 3의 B영역에 대응하는 개략적인 평면도로, 표시영역(DA)과 센서영역(SA)의 경계부의 일부를 나타내며, 도 7은 도 5의 I-I'선에 따르는 개략적인 단면도, 도 8은 도 5의 II-II' 선 및 III-III'선에 따르는 개략적인 단면도이다.
먼저, 도 5 및 도 6을 참조하면, 본 발명의 일 실시예에 따르는 표시 장치는 표시영역(DA) 및 투과부(TA)를 구비하는 센서영역(SA)을 포함하며, 복수의 대향전극(223)들을 포함한다. 대향전극(223)들은 표시영역(DA)에 대응하여 배치된 복수의 제1대향전극(223A)들, 및 센서영역(SA)에 대응하여 배치된 복수의 제2대향전극(223B)들을 포함하며, 상기 복수의 제1대향전극(223A)들의 형상은 상기 복수의 제2대향전극(223B)들의 형상과 다르게 구비된다. 대향전극(223)들은 서로 연결될 수 있으며, 연결부위에서 대향전극(223)의 두께가 더 두껍게 구비될 수 있다.
또한, 본 실시예에 따른 표시 장치는 표시영역(DA)와 센서영역(SA)의 경계에 인접하여 배치된 복수의 제3대향전극(223C)들을 더 구비할 수 있다. 즉, 제3대향전극(223C)들은 제1대향전극(223A)들과 제2대향전극(223B)들 사이에 배치될 수 있다.
제1 내지 제3대향전극(223A, 223B, 223C) 각각은 하나의 화소그룹(Pg)에 대응하여 배치될 수 있다.
화소그룹(Pg)에는 적어도 하나의 화소(Pg, Pm)가 포함될 수 있다. 도 5에 있어서, 하나의 화소그룹(Pg)에는 2열로 배치된 4개의 화소(Pa, Pm)가 포함된 것으로 도시하고 있다. 그러나, 본 발명은 이에 한정되지 않는다. 하나의 화소그룹(Pg)에 포함되는 화소(Pa, Pm)의 개수 및 배치는 다양하게 변형될 수 있다. 예컨대, 하나의 화소그룹(Pg)에는 1열로 나란히 배치된 3개의 화소(Pa, Pm)가 포함되거나, 4열로 배치된 8개의 화소(Pa, Pm)가 포함될 수 있다. 본 명세서에서, 화소(Pa, Pm)는 적색, 녹색, 또는 청색을 내는 부화소를 의미할 수 있다.
투과부(TA)는 표시요소가 배치되지 않아 광 투과율이 높은 영역으로, 센서영역(SA)에 복수로 구비될 수 있다. 투과부(TA)는 제1방향(x) 및/또는 제2방향(y)을 따라 화소그룹(Pg)과 교번적으로 배치될 수 있다. 또는, 투과부(TA)들은 화소그룹(Pg)을 둘러싸도록 배치될 수 있다. 또는, 보조 화소(Pa)들은 투과부(TA)를 둘러싸도록 배치될 수 있다. 본 실시예에서, 투과부(TA)는 제1 내지 제3대향전극(223A, 223B, 223C)이 배치되지 않는 영역으로, 센서영역(SA)에서 대향전극(233)의 개구(233OP)에 대응되는 영역을 의미할 수 있다.
투과부(TA)의 크기는 적어도 하나의 화소(Pa, Pm)의 발광영역에 비해서 크게 구비될 수 있다. 일부 실시예에서, 투과부(TA)의 크기는 하나의 화소그룹(Pg)의 크기와 같거나 더 크게 구비될 수 있다. 본 실시예에서, 투과부(TA)는 복수로 구비될 수 있으며, 이 경우, 투과부(TA)들은 서로 다른 크기의 투과부(TA)를 구비할 수 있다. 예컨대, 도면에 도시된 바와 같이, 제2대향전극(223B)들 사이에 배치된 투과부(TA)의 제1방향(x방향)으로의 폭(Wt)은 제3대향전극(223C)들 사이에 배치된 투과부(TA)의 제1방향(x방향)으로의 폭(Wt')보다 크게 구비될 수 있다.
제1 내지 제3대향전극(223A, 223B, 223C)들은 서로 전기적으로 연결될 수 있다. 제1대향전극(223A)들 중 제1방향(x방향)으로 인접한 제1대향전극(223A)들은 이들의 가장자리에서 서로 중첩되어 컨택될 수 있다. 이와 같이, 제1대향전극(223A)들은 제1방향(x방향)을 따라 서로 컨택되며, 비표시영역(NDA)의 제2전원공급배선(170, 도 3 참조)과 전기적으로 연결될 수 있다. 제1대향전극(223A)들 중 제2방향(y방향)으로 인접한 제1대향전극(223A)들은 서로 이격되어 배치될 수 있다. 그러나, 이와 같이 이격된 제1대향전극(223A)들도 비표시영역(NDA)의 제2전원공급배선과 전기적으로 연결되는 바, 결과적으로 제1대향전극(223A)들은 서로 전기적으로 연결될 수 있다.
제2대향전극(223B)들은 투과부(TA)를 둘러싸도록 배치된다. 상기 투과부(TA)를 둘러싸는 제2대향전극(223B)들 중 상기 투과부(TA)의 가장자리를 따라 인접하게 배치된 제2대향전극(223B)들은 그 꼭지점에서 돌출된 돌출부(PT)들이 서로 중첩되어 컨택될 수 있다. 이와 같이 서로 연결된 제2대향전극(223B)들은 비표시영역(NDA)의 제2전원공급배선과 전기적으로 연결될 수 있다.
본 실시예에서, 제1방향(x)을 따라 나열된 제2대향전극(223B)들은 상기 투과부(TA)를 사이에 두고 이격되어 배치되며, 제2방향(y)을 따라 나열된 제2대향전극(223B)들은 상기 투과부(TA)를 사이에 두고 이격되어 배치되는 것으로 이해될 수 있다. 이 때, 제i열에 배치된 제2대향전극(223B)들은 제i+1열에 배치된 제2대향전극(223B)들과 돌출부(PT)에서 중첩되어 컨택되는 것으로 이해될 수 있다.
제3대향전극(223C)들은 표시영역(DA)와 센서영역(SA)의 경계에 인접하게 배치되어, 일부는 표시영역(DA)의 제1대향전극(223A)과 컨택되며, 일부는 센서영역(SA)의 제2대향전극(223B)와 컨택될 수 있다.
표시영역(DA)에 배치된 제3대향전극(223C)들은 제1방향을 따라 제1대향전극(223A)와 교번적으로 배치될 수 있다. 이 때, 제3대향전극(223C)의 가장자리와 제1대향전극(223A)의 가장자리를 일부 중첩되어 컨택될 수 있다.
센서영역(SA)에 배치된 제3대향전극(223C)은 제2대향전극(223B)과 함께 투과부(TA)를 둘러싸도록 배치되며, 제3대향전극(223C)의 꼭지점과 제2대향전극(223B)의 돌출부(PT)가 서로 중첩되어 컨택될 수 있다.
이와 같이. 제1 내지 제3대향전극(223A~C)들이 서로 전기적으로 연결됨으로써 표시영역(DA) 전체에 균일한 제2전원전압이 공급될 수 있다.
도 6을 참조하여, 제1 내지 제3대향전극(223A~C)의 형상에 대해서 구체적으로 살펴본다. 도 6을 참조하면, 제1대향전극(223A)들 각각은 제1방향(x방향)으로 제1폭(W1)을 가지는 제1사각형의 형상을 가질 수 있다. 제2대향전극(223B)들 각각은 제1방향(x방향)으로 제2폭(W2)을 가지는 제2사각형 및 상기 제2사각형의 4개의 꼭지점에서 돌출된 돌출부(PT)를 포함하는 형상을 가질 수 있다. 이 때, 돌출부(PT)는 인접한 제2대향전극(223B)과 중첩되는 영역으로, 상기 제2사각형의 크기에 비해 작게 구비될 수 있다.
일부 실시예에서, 제1폭(W1)은 제2폭(W2)에 비해서 크게 구비될 수 있다. 즉, 센서영역(SA)에 배치되는 제2대향전극(223B)의 제1방향(x방향)으로의 제2폭(W2)이 표시영역(DA)에 배치되는 제1대향전극(223A)의 제1방향(x방향)으로의 제1폭(W1)보다 작게 구비되는 바, 투과부(TA)를 사이에 두고 배치된 제2대향전극(223B) 간의 이격거리가 크게 구비될 수 있다. 즉, 투과부(TA)의 제1방향(x방향)으로의 폭(Wt)이 제1폭(W1)에 비해서 크게 구비되며, 이에 따라, 광이 투과할 수 있는 투과부(TA)의 면적이 크게 구비될 수 있다. (Wt > W1 > W2)
일부 실시예에서, 제3대향전극(223C) 하나의 면적은 제1대향전극(223A)의 하나의 면적에 비해 크게 구비될 수 있다. 이를 위해, 도 5 및 도 6에서는 제3대향전극(223C)의 제2방향으로의 제3길이(L3)는 제1대향전극(223A)의 제2방향으로의 제1길이(L1)에 비해서 크게 구비되고 있다. 제3길이(L3)가 제1길이(L1)보다 크게 구비됨으로써, 센서영역(SA)에 배치되는 제3대향전극(223C)은 그 꼭지점 영역에서 제1대향전극(223A) 및 제2대향전극(223B)과 중첩되어 컨택될 수 있다. 한편, 도면에서는 제1방향(x방향)으로의 제3폭(W3)은 제1폭(W1)과 실질적으로 동일하게 구비되고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 제3폭(W3)은 제1폭(W1)에 비해서 크게 구비될 수 있다.
한편, 제1대향전극(223A)들 중 제2방향(y방향)으로 인접한 제1대향전극(223A)들 사이의 이격거리(d1)는 투과부(TA)의 제2방향(y방향)으로의 길이(d2)에 비해서 매우 작게 구비될 수 있다. (d1 << d2) 예컨대, 투과부(TA)의 길이(d2)는 상기 이격거리(d1)에 비해서 5 내지 10배 크게 구비될 수 있다. 일부 실시예에서, 상기 이격거리(d1)는 10 내지 20 um 일 수 있다.
이하, 도 7 및 도 8을 참조하여, 본 발명의 일 실시예에 따른 표시 장치의 적층구조에 대해서 살펴보도록 한다. 도 7은 도 5의 I-I'선에 따르는 개략적인 단면도로 표시영역(DA)의 일부 단면을 나타내며, 도 8은 도 5의 II-II' 선 및 III-III'선에 따르는 개략적인 단면도로 센서영역(DA)의 일부 단면을 나타내고 있다.
도 7 및 도 8을 참조하면, 본 발명의 일 실시예에 따르는 표시 장치는 표시 영역(DA) 및 센서영역(SA)를 포함한다. 표시영역(DA)에는 메인 화소(Pm)가 배치되고, 센서영역에는 보조 화소(Pa) 및 투과부(TA)가 배치된다.
메인 화소(Pm)는 메인 박막트랜지스터(TFT), 메인 스토리지 커패시터(Cst), 및 메인 유기발광다이오드(OLED)를 포함할 수 있다. 보조 화소(Pa)는 보조 박막트랜지스터(TFT'), 보조 스토리지 커패시터(Cst'),및 보조 유기발광다이오드(OLED')를 포함할 수 있다. 투과부(TA)는 상기 투과부(TA)에 대응되도록 투과홀(TAH)을 구비할 수 있다.
이하, 본 발명의 일 실시예에 따르는 표시 장치에 포함된 구성들이 적층된 구조에 대해서 설명하도록 한다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelene n napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 기판(100)과 버퍼층(111) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일부 실시예에서, 버퍼층(111)은 실리콘산화물(SiO2) 또는 실리콘질화물(SiNX)으로 구비될 수 있다. 버퍼층(111)은 제1버퍼층(111a) 및 제2버퍼층(111b)이 적층되도록 구비될 수 있다.
센서영역(SA)에서, 제1버퍼층(111a)과 제2버퍼층(111b) 사이에는 하부전극층(BSM)이 배치될 수 있다. 다른 실시예로, 하부전극층(BSM)은 기판(100)과 제1버퍼층(111a) 사이에 배치될 수도 있다. 하부전극층(BSM)은 보조 박막트랜지스터(TFT')의 하부에 배치되어, 컴포넌트(20) 등으로 부터 방출되는 빛에 의해서 보조 박막트랜지스터(TFT')의 특성이 열화되는 것을 방지할 수 있다.
또한, 하부전극층(BSM)은 다른 층에 배치된 배선(GCL)과 컨택홀을 통해 연결될 수 있다. 하부전극층(BSM)은 상기 배선(GCL)으로 부터 정전압 또는 신호를 제공받을 수 있다. 예컨대, 하부전극층(BSM)은 구동전압(ELVDD) 또는 스캔 신호를 제공받을 수 있다. 하부전극층(BSM)은 정전압 또는 신호를 제공받음에 따라 정전기 방전이 발생될 확률을 현저히 줄일 수 있다. 하부전극층(BSM)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있다. 하부전극층(BSM)은 전술한 물질의 단일층 또는 다층일 수 있다.
상기 버퍼층(111) 상부에는 메인 박막트랜지스터(TFT) 및 보조 박막트랜지스터(TFT')가 배치될 수 있다. 메인 박막트랜지스터(TFT)는 제1반도체층(A1), 제1게이트전극(G1), 제1소스전극(S1), 제1드레인전극(D1)을 포함하고, 보조 박막트랜지스터(TFT) 제2반도체층(A2), 제2게이트전극(G2), 제2소스전극(S2), 제2드레인전극(D2)을 포함한다. 메인 박막트랜지스터(TFT)는 표시영역(DA)의 메인 유기발광다이오드(OLED)와 연결되어 메인 유기발광다이오드(OLED)를 구동할 수 있다. 보조 박막트랜지스터(TFT')는 센서영역(SA)의 보조 유기발광다이오드(OLED')와 연결되어 보조 유기발광다이오드(OLED')를 구동할 수 있다.
제1반도체층(A1) 및 제2반도체층(A2)은 상기 버퍼층(111) 상에 배치되며, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1) 및 제2반도체층(A2)은 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 다른 실시예로, 제1반도체층(A1) 및 제2반도체층(A2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 제1반도체층(A1) 및 제2반도체층(A2)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
제2반도체층(A2)은 상기 제2버퍼층(111b)을 사이에 두고 하부전극층(BSM)과 중첩할 수 있다. 일 실시예로서, 제2반도체층(A2)의 폭은 하부전극층(BSM)의 폭 보다 작게 형성될 수 있으며, 따라서 기판(100)에 수직한 방향에서 사영하였을 때 제2반도체층(A2)은 전체적으로 하부전극층(BSM)과 중첩할 수 있다.
제1반도체층(A1) 및 제2반도체층(A2)을 덮도록 제1게이트절연층(112)이 구비될 수 있다. 제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다. 제1게이트절연층(112)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1게이트절연층(112) 상부에는 상기 제1반도체층(A1) 및 제2반도체층(A2)과 각각 중첩되도록 제1게이트전극(G1) 및 제2게이트전극(G2)이 배치된다. 제1게이트전극(G1) 및 제2게이트전극(G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 제1게이트전극(G1) 및 제2게이트전극(G2)은 Mo의 단층일 수 있다.
제2게이트절연층(113)은 상기 제1게이트전극(G1) 및 제2게이트전극(G2)을 덮도록 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다. 제2게이트절연층(113)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2게이트절연층(113) 상부에는 메인 스토리지 커패시터(Cst)의 제1상부 전극(CE2) 및 보조 스토리지 커패시터(Cst')의 제2상부 전극(CE2')이 배치될 수 있다.
표시영역(DA)에서 제1상부 전극(CE2)은 그 아래의 제1게이트전극(G1)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 제1게이트전극(G1) 및 제1상부 전극(CE2)은 메인 스토리지 커패시터(Cst)를 이룰 수 있다. 즉, 제1게이트전극(G1)은 메인 스토리지 커패시터(Cst)의 제1하부 전극(CE1)으로 기능할 수 있다.
센서영역(SA)에서 제2상부 전극(CE2')은 그 아래의 제2게이트전극(G2)과 중첩할 수 있다. 제2게이트절연층(113)을 사이에 두고 중첩하는 제2게이트전극(G2) 및 제2상부 전극(CE2')은 보조 스토리지 커패시터(Cst')를 이룰 수 있다. 제1게이트전극(G1)은 보조 스토리지 커패시터(Cst')의 제2하부 전극(CE1')으로 기능할 수 있다.
제1상부 전극(CE2) 및 제2상부 전극(CE2')은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(115)은 상기 제1상부 전극(CE2) 및 제2상부 전극(CE2')을 덮도록 형성될 수 있다. 층간절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
소스전극(S1, S2) 및 드레인전극(D1, D2)은 층간절연층(115) 상에 배치될 수 있다. 소스전극(S1, S2) 및 드레인전극(D1, D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(S1, S2)과 드레인전극(D1, D2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
소스전극(S1, S2)과 드레인전극(D1, D2)을 덮도록 평탄화층(117)이 배치될 수 있다. 평탄화층(117)은 그 상부에 배치되는 제1화소전극(221) 및 제2화소전극(221')이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다.
평탄화층(117)은 유기 물질 또는 무기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 이러한, 평탄화층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 한편, 평탄화층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 평탄화층(117)을 형성한 후, 평탄한 상면을 제공하기 위해서 화학적 기계적 폴리싱이 수행될 수 있다.
평탄화층(117)에는 메인 박막트랜지스터(TFT)의 제1소스전극(S1) 및 제1드레인전극(D1) 중 어느 하나를 노출시키는 개구부가 존재하며, 제1화소전극(221)은 상기 개구부를 통해 제1소스전극(S1) 또는 제1드레인전극(D1)과 컨택하여 메인 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다.
또한, 평탄화층(117)에는 보조 박막트랜지스터(TFT')의 제2소스전극(S2) 및 제2드레인전극(D2) 중 어느 하나를 노출시키는 개구부를 포함하여, 제2화소전극(221')은 상기 개구부를 통해 제2소스전극(S2) 또는 제2드레인전극(D2)과 컨택하여 보조 박막트랜지스터(TFT')와 전기적으로 연결될 수 있다.
제1화소전극(221) 및 제2화소전극(221')은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 제1화소전극(221) 및 제2화소전극(221')은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 제1화소전극(221) 및 제2화소전극(221')은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다. 일부 실시예에서, 제1화소전극(221) 및 제2화소전극(221')은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
화소정의막(119)은 제1화소전극(221) 및 제2화소전극(221') 각각의 가장자리를 커버할 수 있다. 화소정의막(119)은 제1화소전극(221) 및 제2화소전극(221') 각각에 중첩하며, 화소의 발광영역을 정의하는 제1개구(OP1) 및 제2개구(OP2)를 포함한다. 화소정의막(119)은 화소전극(221, 221')의 가장자리와 화소전극(221, 221') 상부의 대향전극(223)의 사이의 거리를 증가시킴으로써 화소전극(221, 221')의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)는 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(119)의 개구(OP1, OP2)에 의해서 노출된 화소전극(221, 221') 상에는 제1기능층(222a)이 배치될 수 있다. 상기 제1기능층(222a)는 화소정의막(119)의 상면까지 연장되어 배치될 수 있다. 제1기능층(222a)은 단층 또는 다층일 수 있다. 제1기능층(222a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1기능층(222a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제1기능층(222a)은 표시영역(DA)와 센서영역(SA)에 포함된 메인 화소(Pm)들과 보조 화소(Pa)들에 대응되도록 일체로 형성될 수 있다.
제1기능층(222a) 상에는 제1화소전극(221) 및 제2화소전극(221')에 각각 대응되도록 형성된 제1발광층(221b) 및 제2발광층(222b')이 배치된다. 제1발광층(222b)과 제2발광층(222b')은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
상기 제1발광층(222b) 및 제2발광층(222b') 상부에는 제2기능층(222c)이 형성될 수 있다. 제2기능층(222c)은 단층 또는 다층일 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2기능층(222c)은 표시영역(DA)와 센서영역(SA)에 포함된 메인 화소(Pm)들과 보조 화소(Pa)들에 대응되도록 일체로 형성될 수 있다. 제1기능층(222a) 및/또는 제2기능층(222c)은 생략될 수도 있다.
제2기능층(222c) 상부에는 대향전극(223)이 배치된다. 대향전극(223)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
본 실시예에 있어서, 대향전극(223)은 전술한 바와 같이, 표시영역(DA)에 배치된 제1대향전극(223A)들 및 센서영역(SA)에 배치된 제2대향전극(223B)들을 포함한다. 또한, 대향전극(223)은 제3대향전극(223C, 도 5 참조)을 더 포함할 수 있다.
제1대향전극(223A)들 중 서로 인접한 제1대향전극(223A)들은 가장자리에서 서로 중첩되어 컨택될 수 있다.(도 7의 R1 영역) 상기 중첩부분은 메인 화소(Pm)들 사이에서 형성될 수 있다. 한편, 제2대향전극(223B)들 중 서로 인접한 제2대향전극(223B)들은 돌출부(PT)에서 서로 중첩되어 컨택될 수 있다. (도 8의 R2 영역) 이러한, 중첩영역에서의 대향전극(223)의 두께는 제1대향전극(223A) 각각의 중심영역에서의 두께보다 두꺼운 것으로 이해될 수 있다.
한편, 센서영역(SA)에서 일부 제2대향전극(223B)들은 투과부(TA)를 사이에 두고 서로 이격되어 배치될 수 있다. 이 때, 제2대향전극(223B)들에 의한 이격 공간은 대향전극(223)의 개구(223OP)로 이해될 수 있으며, 이러한 개구(223OP)는 광이 투과하는 투과홀(TAH)이 될 수 있다. 투과홀(TAH)의 폭(Wt)은 화소정의막(119)의 제2개구(OP2)로 정의되는 발광영역의 폭(Wa)에 비해서 크게 구비될 수 있다.
투과홀(TAH)이 형성된다는 것은, 투과부(TA)에 대응하여 대향전극(223) 등의 부재가 제거되는 것을 의미하는 바, 투과부(TA)에서의 광 투과율은 현저히 증가될 수 있다.
도면에 도시하고 있지 않으나, 대향전극(223) 상부에는 대향전극(223)을 보호하면서 광 추출효율을 향상시키는 캡핑층이 형성될 수 있다. 캡핑층은 LiF를 포함할 수 있다. 또는, 캡핑층은 실리콘나이트라이드와 같은 무기 절연물을 포함하거나, 및/또는 유기 절연물을 포함할 수 있다. 일부 실시예에서, 캡핑층은 생략될 수 있다.
도 9 및 도 10은 본 발명의 다른 실시예에 따른 표시장치를 개략적으로 나타낸 단면도이다. 도 9 및 도 10은 도 5의 II-II'선에 대응될 수 있다. 도 9 및 도 10에 있어서, 도 8과 동일한 참조부호는 동일 부재를 일컫는 바, 이들의 중복 설명은 생략한다.
도 8에 있어서는 투과홀(TAH)이 대향전극(223)의 개구(223OP)로 형성되는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다.
도 9을 참조하면, 투과홀(TAH)은 화소정의막(119)에 정의된 제1홀(H1), 및/또는 평탄화층(117)에 정의된 제2홀(H2)을 더 구비할 수 있다.
화소정의막(119)은 투과부(TA)에 대응하여 제1홀(H1)을 구비할 수 있다. 제1홀(H1)은 대향전극(223)의 개구(223OP)와 중첩되어 배치될 수 있다. 도면에서는 개구(223OP)의 하부 폭이 제1홀(H1)의 하부 폭에 비해서 크게 구비되도록 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 대향전극(223)은 투과홀(TAH)의 내측벽까지 연장되어 구비되어, 개구(223OP)의 폭은 상기 제1홀(H1)의 폭보다 작게 구비될 수도 있다.
평탄화층(117)은 투과부(TA)에 대응하여 제2홀(H2)를 구비할 수 있다. 제2홀(H2)은 대향전극(223)의 개구(223OP)와 중첩되어 배치될 수 있다. 도면에서는 제1홀(H1)의 하부 폭이 제2홀(H2)의 하부 폭에 비해서 크게 구비되도록 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 화소정의막(119)은 상기 평탄화층(117)의 제2홀(H2)의 가장자리를 덮도록 구비되어, 제1홀(H1)의 폭이 제2홀(H2)의 폭보다 작게 구비될 수 있다.
제1홀(H1) 및/또는 제2홀(H2)이 형성됨에 따라, 투과부(TA)의 광 투과율이 더욱 향상될 수 있다. 도면에서는, 제1홀(H1) 및 제2홀(H2)이 모두 형성되는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 투과부(TA)에 대응하여 제1홀(H1) 및 제2홀(H2) 중 하나 만 구비될 수도 있는 등 다양한 변형이 가능하다. 한편, 제1기능층(222a) 및 제2기능층(222c)은 상기 투과홀(TAH) 내부에 배치될 수 있다.
도 10을 참조하면, 투과홀(TAH)은 투과부(TA)에 대응하는 제3홀(H3)을 더 구비할 수 있다.
제1게이트절연층(112), 제2게이트절연층(113), 및 층간절연층(115)을 통칭하여 무기절연층(IL)이라 하면, 무기절연층(IL)은 투과부(TA)에 대응하는 제3홀(H3)을 구비할 수 있다. 제3홀(H3)은 상기 버퍼층(111) 또는 기판(100)의 상면을 노출하도록 형성될 수 있다. 제3홀(H3)은 투과부(TA)에 대응되도록 형성된 제1게이트절연층(112)의 제1개구, 제2게이트절연층(113)의 제2개구, 및 층간절연층(115)의 제3개구가 중첩되어 형성될 수 있다. 상기 제1 내지 제3 개구는 별도의 공정을 통해서 각각 형성되거나 동일한 공정을 통해서 동시에 형성될 수 있다. 또는, 제1개구 및 제2개구는 동시에 형성되고, 제3개구는 별도로 형성될 수도 있는 등 다양한 변형이 가능하다. 제1개구 내지 제3개구가 별도의 공정으로 형성되는 경우, 제3홀(H3)의 측면에는 단차가 형성될 수도 있다.
한편, 무기절연층(IL)은 버퍼층(111)을 노출하는 제3홀(H3)이 아닌 그루브(groove)를 구비할 수 있다. 예컨대, 무기절연층(IL) 중 제1게이트절연층(112)은 투과부(TA)에 대응하여 연속적으로 배치되고, 제2게이트절연층(113)과 층간절연층(115)은 투과부(TA)에 대응하여 각각 제2개구 및 제3개구를 구비할 수 있다.
또는, 투과부(TA)에 대응하여 제1게이트절연층(112) 및 제2게이트절연층(113)은 연속적으로 배치되고, 층간절연층(115)은 투과부(TA)에 대응한 제3개구를 구비할 수 있는 등 다양한 변형이 가능하다.
본 실시예들에 있어서, 무기절연층(IL), 평탄화층(117), 및 화소정의막(119)등은 컴포넌트(20)가 송/수신할 수 있는 광의 투과율을 구비할 수 있는 바, 투과부(TA)에 대응하는 홀을 구비하지 않을 수 있다. 그러나, 무기절연층(IL), 평탄화층(117), 및 화소정의막(119)가 투과부(TA)에 대응하는 홀을 구비하는 경우, 광 투과율이 더욱 향상될 수 있다.
도 11은 본 발명의 실시예들에 따른 대향전극을 형성하기 위한 마스크의 일 예를 나타내며, 도 12a 및 도 12b는 이를 이용한 제조방법을 나타낸다.
도 11을 참조하면, 본 발명의 일 실시예에 따른 마스크(M1)는 형상이 상이한 제1마스크 개구(510A) 및 제2마스크 개구(510B)를 포함한다. 또한, 본 발명의 일 실시예에 따른 마스크(M1)는 제1마스크 개구(510A)와 크기가 다른 제3마스크 개구(510C)를 더 포함할 수 있다.
제1마스크 개구(510A)는 제1방향(x방향)의 제1마스크 폭(W1') 및 제2방향(y방향)의 제1마스크 길이(ML1)을 가지는 사각형의 형상으로 구비될 수 있다.
제2마스크 개구(510B)는 제1방향(x방향)의 제2마스크 폭(W2') 및 제2방향(y방향)의 제2마스크 길이(ML2)를 가지는 사각형의 형상 개구 및 상기 개구의 꼭지점에서 확장된 확장홀(EH)을 더 포함할 수 있다. 제2마스크 폭(W2')은 상기 제2마스크 개구(510B)의 중심을 지나는 제1방향(x방향)으로의 폭을 의미할 수 있다.
제3마스크 개구(510C)는 제1방향(x방향)의 제3마스크 폭(W3') 및 제2방향(y방향)의 제3마스크 길이(ML3)을 가지는 사각형의 형상으로 구비될 수 있다.
이 때, 제1마스크 폭(MW1)은 상기 제2마스크 폭(MW2)에 비해서 크게 구비될 수 있다. 제1마스크 폭(MW1)은 제3마스크 폭(MW3)과 실질적으로 동일하게 구비될 수 있다. 제3마스크 길이(ML3)는 제1마스크 길이(ML1)에 비해서 크게 구비될 수 있다. 제3마스크 개구(510C)의 면적은 제1마스크 개구(510A)의 면적에 비해 크게 구비될 수 있다.
제1마스크 개구(510A), 제3마스크 개구(510C), 및 제2마스크 개구(510B)는 제2방향(y방향)을 따라 차례로 배열될 수 있다.
제1마스크 개구(510A)는 상기 제3마스크 개구(510C)와 제1이격거리(d1') 두고 배치될 수 있다. 제3마스크 개구(510C)와 제2마스크 개구(510B)는 제2이격거리(d2')를 두고 배치될 수 있다. 이 때, 제2이격거리(d2')는 상기 제1이격거리(d1')에 비해 클 수 있다.(d2' > d1') 일부 실시예에서, 제2이격거리(d2')는 제1이격거리(d1')에 비해서 5배 내지 10배 크게 구비될 수 있다.
제2마스크 개구(510B)들은 제2이격거리(d2')을 두고 +y방향을 따라 더 배치될 수 있으며, 제1마스크 개구(510A)들은 제1이격거리(d1')을 두고 -y방향을 따라 더 배치될 수 있다.
제1마스크 개구(510A)는 복수로 구비되며, 제1마스크 개구(510A)들은 제1방향을 따라 제3이격거리(d3')를 두고 일렬로 배열될 수 있다. 제2마스크 개구(510B)는 복수로 구비되며, 제2마스크 개구(510B)들은 제1방향을 따라 제4이격거리(d4')를 두고 일렬로 배열될 수 있다. 이 때, 제4이격거리(d4')는 제2마스크 개구(510B)들 사이의 최단 거리를 의미할 수 있다. 제3마스크 개구(510C)는 복수로 구비되며, 제3마스크 개구(510C)들은 제1방향을 따라 제3이격거리(d3')를 두고 일렬로 배열될 수 있다.
이 때, 제3이격거리(d3') 및 제4이격거리(d4')는 상기 제1마스크 폭(MW1)에 비해서 작게 구비될 수 있다.
본 실시예에 따른 마스크(M1)는 대향전극(233, 도 5 참조)를 증착할 때 사용하는 마스크로 FMM(fine metal mask)일 수 있다. FMM 마스크는 금속판에 홀을 형성한 후 인장하는 방식으로 제조될 수 있다. 이에 따라, 제1 내지 제3 마스크 개구(510A ~ 510C) 각각은 마스크 개구의 중심을 지나는 제1방향의 축 또는 마스크 개구의 중심을 지나는 제2방향의 축을 기준으로 대칭적으로 형성될 수 있다.
제1마스크 개구(510A)는 제1대향전극(223A)를 형성하기 위한 것으로, 그 크기가 제1대향전극(223A)보다 작거나 동일할 수 있다. 제2마스크 개구(510B)는 제2대향전극(223B)를 형성하기 위한 것으로, 그 크기가 제2대향전극(223B)보다 작거나 동일할 수 있다. 제3마스크 개구(510C)는 제3대향전극(223C)를 형성하기 위한 것으로, 그 크기가 제3대향전극(223C)보다 작거나 동일할 수 있다.
본 실시예에서는, 대향전극(223)을 형성하기 위해서 하나의 마스크(M1)를 이용한 증착을 이용할 수 있다. 도 12a 및 도 12b는 마스크(M1)을 이용하여 대향전극(223)을 증착하는 방법을 나타내고 있다.
도 12a를 참조하면, 기판(100) 상에 제2기능층(222c, 도 7 참조)까지 형성한 후, 제1 내지 제3 마스크 개구(510A ~ 510B)가 일부 화소그룹(Pg)에 대응되도록 배치할 수 있다.
그 다음, 증착원(미도시)을 이용하여 대향전극으로 형성될 증착물질을 방출시켜, 상기 제2기능층(222c) 상부에 일부 대향전극(223)을 1차 증착한다. 이 때, 제1 내지 제3 대향전극(223A ~ 223C)들은 마스크(M1)의 제1 내지 제3 마스크 개구(510A ~ 510C)의 배치에 따라 일부만 형성된다.
그 다음, 도 12b와 같이, 마스크(M1)의 위치를 x 방향 및 y 방향으로 이동시켜 배치 시킨 후, 나머지 대향전극(223)을 2차 증착 시킨다. 2차 증착시 형성되는 제1 내지 제3대향전극(223A ~ 223C)들의 일부 영역은 상기 1차 증착시 형성된 제1 내지 제3 대향전극(223A ~ 223C)들과 중첩되어 컨택될 수 있다.
도 12b에 있어서는 대향전극(223)의 1차 증착 후, 마스크(M1)을 45도 방향으로 우상향 배치하여 2차 증착하고 있으나, 본 발명은 이에 한정되지 않는다. 대향전극(223)의 2차 증착 후, 마스크(M2)를 -45도 방향으로 좌하향 배치하여 2차 증착할 수도 있음은 물론이다.
이와 같이, 본 발명의 실시예에 따른 마스크(M1)를 이용하면, 하나의 마스크(M1)을 이용하여 대향전극(223)을 두 번 증착하게 되는 바, 두 개의 마스크를 이용하는 공정에 비해서 공정 시간 및 공정 비용이 단축될 수 있다.
한편, 이러한 증착 방법에 따른 본 발명의 실시예들에 따른 표시 장치는 도 14에서와 같이 비표시영역(NDA)에 형성된 대향전극(223)의 최외곽 부분에는 와곽 패턴(223D)이 구비될 수 있다. 본 명세서에서, 외곽 패턴(223D)는 대향전극(223)의 최외곽 부분에 형성된 패턴을 의미한다. 외곽 패턴(223D)은 대향전극(223)의 일부를 구성하는 것으로, 도 13에서는 외곽 패턴(223D)의 일부만을 도시하였다.
도 13을 참조하면, 외곽 패턴(223D)은 제2전원공급배선(170)과 중첩되도록 배치될 수 있으며, 이격거리(d1', d2')를 두고 배치될 수 있다.
외곽 패턴(223D)들 간의 이격거리(d1', d2')는 다양하게 구비될 수 있다. 표시영역(DA)와 인접하게 배치된 외곽 패턴(223D)들 사이의 이격거리(d1')은 센서영역(SA)과 인접하게 배치된 외곽 패턴(223D)들 사이의 이격거리(d2')에 비해서 짧게 구비될 수 있다.
도 14는 도 13의 C 부분을 확대한 도면이고, 도 15는 도 14의 IV-IV' 선을 따른 개략적인 단면도이다. 도 14 및 도 15에 있어서, 도 5 및 도 7과 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 14를 참조하면, 대향전극(223)은 비표시영역(NDA)으로 연장되어 배치될 수 있다. 대향전극(223)은 제1대향전극(223A), 제2대향전극(223B), 제3대향전극(223C)를 구비하는 바, 비표시영역(NDA)에는 제1대향전극(223A), 제2대향전극(223B), 제3대향전극(223C)이 배치될 수 있다.
센서영역(SA) 외측의 비표시영역(NDA)에는 제2대향전극(223B)들 및/또는 제3대향전극(223C)들이 배치될 수 있으며, 이들의 이격공간에 따른 투과부를 구비할 수 있다. 이러한 제2대향전극(223B)들 및 제3대향전극(223C)들은 서로 중첩되어 컨택되도록 배치되는 바, 동일한 전압이 인가될 수 있다.
표시영역(DA) 외측의 비표시영역(NDA)에는 제1대향전극(223A)들 및/또는 제3대향전극(223C)들이 배치될 수 있다. 이러한 제1대향전극(223A)들 및 제3대향전극(223C)들은 서로 중첩되어 컨택되도록 배치되는 바, 동일한 전압이 인가될 수 있다.
제1방향(x방향)으로 최외곽에 배치된 외곽 패턴(223D1, 223D2, 223D3)들은 서로 다른 형상으로 구비될 수 있으며, 이격거리(d1' d2')를 구비하고 배치되는 바, 대향전극(223)은 전체적으로 볼 때 비정형 톱니형상을 구비한다고 할 수 있다. 또는, 대향전극(223)의 일 변은 부분적으로 돌출된 외곽 패턴(223D1, 223D2, 223D3)들을 구비하는 것으로 이해될 수 있다. 즉, 평면상으로 볼 때 대향전극(223)의 일 변은 직선형상을 구비하고 있지 않을 수 있다.
이러한 대향전극(223)은 제2전원공급배선(170)과 전기적으로 연결되어 제2전원(ELVSS)를 인가받을 수 있다.
도 15를 참조하면, 표시영역(NDA)과 제2전원공급배선(170) 사이에는 스캔 구동회로(120, 도 3 참조)에 포함될 수 있는 박막트랜지스터(T')가 배치될 수 있다. 이러한 박막트랜지스터(T') 상부에는 평탄화층(117), 화소정의막(119)이 배치되는 바, 대향전극(223)과 이격되어 배치될 수 있다.
제2전원공급배선(170)은 박막트랜지스터(T')의 소스전극 또는 드레인전극과 동일 물질로 동일층에 배치될 수 있다. 제2전원공급배선(170) 상부에는 평탄화층(117)이 배치되며, 평탄화층(117)은 상기 제2전원공급배선(170)의 일부를 노출하는 컨택홀(CNT')을 구비할 수 있다.
평탄화층(117) 상부에는 화소전극(221, 도 7 참조)과 동일 물질로 동일층에 배치된 연결배선(CM)이 배치되며, 연결배선(CM)은 상기 컨택홀(CNT')을 통해서 제2전원공급배선(170)과 컨택될 수 있다.
상기 연결배선(CM) 상부에는 화소정의막(119)이 배치되며, 상기 화소정의막(119)은 연결배선(CM)의 일부를 노출하는 연결개구(CH)를 구비할 수 있다. 상기 연결개구(CH)에는 대향전극(223)의 일부가 배치되어, 연결배선(CM)과 컨택될 수 있다.
대향전극(223)은 제1대향전극(223A), 제2대향전극(223B), 및/또는 제3대향전극(223C)으로 구비되어, 이들이 중첩되는 영역이 존재하며, 상기 중첩 영역의 두께는 중첩되지 않는 영역의 두께보다 두껍게 구비될 수 있다.
대향전극(223)의 최외곽에 배치된 외곽 패턴(223D1)은 제2전원공급배선(170)과 적어도 일부 중첩되도록 배치될 수 있다. 또한, 대향전극(223)의 일부는 컨택홀(CNT')에 대응하도록 배치될 수 있다.
도 16는 본 발명의 다른 실시예에 따른 표시 장치의 일부를 나타낸 개략적인 평면도이다. 도 16에 있어서, 도 5 및 도 6과 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 16를 참조하면, 본 발명의 일 실시예에 따르는 표시 장치는 표시영역(DA) 및 투과부(TA)를 구비하는 센서영역(SA)을 포함하며, 복수의 대향전극들(223)을 포함한다. 대향전극(223)들은 표시영역(DA)에 대응하여 배치된 복수의 제1대향전극(223A')들, 및 센서영역(SA)에 대응하여 배치된 복수의 제2대향전극(223B)들을 포함하며, 상기 복수의 제1대향전극(223A')들의 형상은 상기 복수의 제2대향전극(223B)들의 형상과 다르게 구비된다.
또한, 표시 장치는 표시영역(DA)와 센서영역(SA)의 경계에 인접하여 배치된 복수의 제3대향전극(223C')들을 더 구비할 수 있다. 즉, 제3대향전극(223C')들은 제1대향전극(223A')들과 제2대향전극(223B)들 사이에 배치될 수 있다.
본 실시예에서, 제1 및 제3대향전극(223A', 223C') 각각은 두 개의 화소그룹(Pg)에 대응하여 배치되고, 제2대향전극(223B)은 하나의 화소그룹(Pg)에 대응하여 배치될 수 있다. 즉, 하나의 제1대향전극(223A')이 대응되는 화소의 수는 하나의 제2대향전극(223B)이 대응되는 화소의 수의 2배로 이해될 수 있다. 예컨대, 하나의 화소그룹(Pg)에 포함된 화소의 수가 4개인 경우, 제2대향전극(223B) 하나는 4개의 화소에 대응하여 배치될 수 있으며, 제1 및 제3대향전극(223A', 223C') 하나는 8개의 화소에 대응하여 배치될 수 있다.
본 실시예에 있어서, 제1대향전극(223A')들 각각은 제1방향(x방향)으로 제1폭(W1)을 가지는 제1사각형의 형상을 가질 수 있다. 제2대향전극(223B)들 각각은 제1방향(x방향)으로 제2폭(W2)을 가지는 제2사각형 및 상기 제2사각형의 4개의 꼭지점에서 돌출된 돌출부(PT)를 포함하는 형상을 가질 수 있다. 이 때, 돌출부(PT)는 인접한 제2대향전극(223B)과 중첩되는 영역으로, 상기 제2사각형의 크기에 비해 작게 구비될 수 있다.
일부 실시예에서, 제3대향전극(223C) 하나의 면적은 제1대향전극(223A)의 하나의 면적에 비해 크게 구비될 수 있다. 이를 위해, 도 14에서는 제3대향전극(223C')의 제2방향으로의 제3길이(L3')는 제1대향전극(223A')의 제2방향으로의 제1길이(L1')에 비해서 크게 구비되고 있다. 제3길이(L3')가 제1길이(L1')보다 크게 구비됨으로써, 센서영역(SA)에 배치되는 제3대향전극(223C')은 그 꼭지점 영역에서 제1대향전극(223A') 및 제2대향전극(223B)과 중첩되어 컨택될 수 있다. 한편, 도면에서는 제1방향(x방향)으로의 제3폭(W3)은 제1폭(W1)과 실질적으로 동일하게 구비되고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 제3폭(W3)은 제1폭(W1)에 비해서 크게 구비될 수 있다. 본 실시예에서, 제1길이(L1')는 제2방향에 따른 제2대향전극(223B)의 중심길이인 제2길이(L2)의 1.8 배 내지 2 배 일 수 있다.
한편, 제1대향전극(223A)들 중 제2방향(y방향)으로 인접한 제1대향전극(223A)들 사이의 이격거리(d1)는 투과부(TA)의 제2방향(y방향)으로의 길이(d2)에 비해서 매우 작게 구비될 수 있다. (d1 << d2) 예컨대, 투과부(TA)의 길이(d2)는 상기 이격거리(d1)에 비해서 5 내지 10배 크게 구비될 수 있다. 일부 실시예에서, 상기 이격거리(d1)는 10 내지 20 um 일 수 있다.
제1대향전극(223A')들은 제1방향을 따라 지그재그로 배치될 수 있다. 이에 따라, 하나의 제1대향전극(223A')와 컨택되는 제1 및/또는 제3대향전극(223A', 223C')의 수는 총 4개일 수 있다.
제3대향전극(223C')들은 제1방향을 따라 지그재그로 배치될 수 있다. 이에 따라, 하나의 제3대향전극(223C')은 인접한 제3대향전극(223C') 및 제1대향전극(223A')와 연결되거나, 제1대향전극(223A') 및 제2대향전극(223B)과 컨택될 수 있다.
이와 같이, 하나의 제1대향전극(223A') 및 제3대향전극(223C')와 컨택되는 제1 내지 제3대향전극(223A', 223C')의 수가 많아짐에 따라, 표시영역에 보다 균일한 제2전원전압이 제공될 수 있다. 이에 따라, 표시영역에 따른 휘도 편차가 작아질 수 있다.
도 17는 도 16의 표시 장치를 제조하기 위한 마스크(M2)를 개시한다. 도 17에 있어서, 도 11과 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 17을 참조하면, 본 발명의 일 실시예에 따른 마스크(M2)는 형상이 상이한 제1마스크 개구(510A') 및 제2마스크 개구(510B)를 포함한다. 또한, 본 발명의 일 실시예에 따른 마스크(M2)는 제1마스크 개구(510A')와 크기가 다른 제3마스크 개구(510C')를 더 포함할 수 있다.
제1마스크 개구(510A')는 제1방향(x방향)의 제1마스크 폭(MW1') 및 제2방향(y방향)의 제1마스크 길이(ML1')을 가지는 사각형의 형상으로 구비될 수 있다.
제3마스크 개구(510C')는 제1방향(x방향)의 제3마스크 폭(MW3') 및 제2방향(y방향)의 제3마스크 길이(ML3')을 가지는 사각형의 형상으로 구비될 수 있다.
이 때, 제3마스크 길이(ML3')는 제1마스크 길이(ML1')에 비해서 크게 구비될 수 있다. 제3마스크 개구(510C)의 면적은 제1마스크 개구(510A)의 면적에 비해 크게 구비될 수 있다. 제3마스크의 길이(ML3')는 제2마스크 개구(510B)의 제2마스크 길이(ML2')의 2배 이상일 수 있다. 제1마스크의 길이(ML1')는 제2마스크 개구(510B)의 제2마스크 길이(ML2')의 1.8 내지 2배 일 수 있다.
제1마스크 개구(510A'), 제3마스크 개구(510C'), 및 제2마스크 개구(510B)는 제2방향(y방향)을 따라 차례로 배열될 수 있다.
제1마스크 개구(510A')는 상기 제3마스크 개구(510C')와 제1이격거리(d1') 두고 배치될 수 있다. 제3마스크 개구(510C')와 제2마스크 개구(510B)는 제2이격거리(d2')를 두고 배치될 수 있다. 이 때, 제2이격거리(d2')는 상기 제1이격거리(d1')에 비해 클 수 있다.(d2' > d1') 일부 실시예에서, 제2이격거리(d2')는 제1이격거리(d1')에 비해서 5배 내지 10배 크게 구비될 수 있다.
제2마스크 개구(510B)들은 제2이격거리(d2')을 두고 +y방향을 따라 더 배치될 수 있으며, 제1마스크 개구(510A')들은 제1이격거리(d1')을 두고 -y방향을 따라 더 배치될 수 있다.
제1마스크 개구(510A')는 복수로 구비되며, 제1마스크 개구(510A')들은 제1방향을 따라 제3이격거리(d3')를 두고 일렬로 배열될 수 있다. 제3마스크 개구(510C')는 복수로 구비되며, 제3마스크 개구(510C')들은 제1방향을 따라 제3이격거리(d3')를 두고 일렬로 배열될 수 있다.
이 때, 제3이격거리(d3')는 상기 제1마스크 폭(W1')에 비해서 작게 구비될 수 있다.
본 실시예에 따른 마스크(M2)를 이용하여 대향전극(223)을 1차 증착한 후, 마스크(M2)를 45도 방향으로 우상향 또는 좌하향 이동 시켜 대향전극(223)을 2차 증착하여 도 16의 실시예에 따른 대향전극(223)을 증착할 수 있다.
도 18은 본 발명의 다른 실시예에 따른 것으로 표시 패널의 일부를 나타낸 평면도이다.
도 18을 참조하면, 표시 패널(10')은 개구영역(OA)을 더 포함하며, 센서영역(SA)은 표시영역(DA)의 내측에 배치되어 표시영역(DA)에 의해 둘러싸일 수 있다.
개구영역(OA)은 그 하부에 컴포넌트(30)가 배치되는 영역일 수 있다. 개구영역(OA)은 컴포넌트(30)으로부터 외부로 출력되거나 외부로부터 컴포넌트(30)를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)으로 이해될 수 있다. 본 발명의 일 실시예로, 개구영역(OA)을 통해 빛이 투과하는 경우, 광 투과율은 약 50% 이상, 보다 바람직하게 70% 이상이거나, 75% 이상이거나 80% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다. 개구영역(OA)은 표시요소가 배치되지 않는 영역으로 이미지를 제공할 수 없는 영역일 수 있다. 본 실시예에서, 개구영역(OA)은 표시영역(DA) 내측에 배치되어, 개구영역(OA)을 둘러싸도록 메인 화소들이 배치될 수 있다.
센서영역(SA)에도 그 하부에 컴포넌트(20)가 배치될 수 있다. 또한, 센서영역(SA)은 보조 화소가 배치되어, 소정의 이미지를 제공할 수 있다.
일부 실시예에서, 개구영역(OA)의 광 투과율은 센서영역(SA)의 광 투과율에 비해서 크게 구비될 수 있다. 이에 따라, 개구영역(OA)는 광 투과율이 높아야 하는 컴포넌트(30), 예컨대, 카메라 등이 배치될 수 있으며, 센서영역(SA)는 적외선을 감지하는 센서가 배치될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판
111: 버퍼층
111a: 제1버퍼층
111b: 제2버퍼층
112: 제1게이트절연층
113: 제2게이트절연층
115: 층간절연층
117: 평탄화층
119: 화소정의막
200: 표시요소층
221: 제1화소전극
221': 제2화소전극
222a: 제1기능층
222b: 제1발광층
222c: 제2기능층
223: 대향전극
223A~C: 제1 내지 제3대향전극
223D: 더미 패턴
M1, M2: 마스크
510A~C: 제1 내지 제3 마스크 개구

Claims (27)

  1. 표시영역, 및 투과부를 구비하는 센서영역을 포함하는 기판;
    상기 표시영역에 대응하여 배치된 복수의 제1대향전극들;
    상기 센서영역에 대응하여 배치되며, 상기 투과부를 둘러싸도록 배치된 복수의 제2대향전극들;을 포함하며,
    상기 복수의 제1대향전극들의 형상은 상기 복수의 제2대향전극들의 형상과 다르게 구비된, 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 제1대향전극들 각각은 제1방향으로 제1폭을 가지는 제1사각형의 형상을 가지며,
    상기 복수의 제2대향전극들 각각은 상기 제1방향으로 제2폭을 가지는 제2사각형 및 상기 제2사각형의 4개의 꼭지점에서 돌출된 돌출부를 포함하는 형상을 가지는, 표시 장치.
  3. 제2항에 있어서,
    상기 제1폭은 상기 제2폭에 비해서 큰, 표시 장치.
  4. 제2항에 있어서,
    상기 복수의 제1대향전극들 중 상기 제1방향으로 인접한 제1대향전극들은 상기 제1사각형의 가장자리에서 서로 중첩되며,
    상기 복수의 제2대향전극들 중 상기 투과부의 가장자리를 따라 인접한 제2대향전극들은 상기 돌출부에서 서로 중첩된, 표시 장치.
  5. 제4항에 있어서,
    상기 복수의 제1대향전극들 중 상기 제1방향과 교차하는 제2방향으로 인접한 제1대향전극들은 서로 이격되어 배치된, 표시 장치.
  6. 제1항에 있어서,
    상기 복수의 제1대향전극들과 상기 복수의 제2대향전극들 사이에 배치된 복수의 제3대향전극들을 더 포함하며, 상기 복수의 제3대향전극들 각각의 면적은 상기 복수의 제1대향전극들 각각의 면적에 비해 큰, 표시 장치.
  7. 제6항에 있어서,
    상기 복수의 제1대향전극들 각각은 제1방향으로 제1폭을 가지는 제1사각형의 형상을 가지고,
    상기 복수의 제3대향전극들 각각은 제1방향으로 제3폭을 가지는 제3사각형의 형상을 가지며,
    상기 제1폭 및 상기 제3폭의 크기는 실질적으로 동일한, 표시 장치.
  8. 제1항에 있어서,
    상기 표시영역에는 복수의 메인 화소들이 포함되고,
    상기 센서영역에는 복수의 보조 화소들이 포함되며,
    상기 제1대향전극들 각각이 커버하는 메인 화소들의 개수는 상기 제2대향전극들 각각이 커버하는 보조 화소들의 개수와 동일한, 표시 장치.
  9. 제1항에 있어서,
    상기 표시영역에는 복수의 메인 화소들이 포함되고,
    상기 센서영역에는 복수의 보조 화소들이 포함되며,
    상기 제1대향전극들 각각이 커버하는 메인 화소들의 개수는 상기 제2대향전극들 각각이 커버하는 보조 화소들의 개수의 2배인, 표시 장치.
  10. 제9항에 있어서,
    상기 제1대향전극들 각각의 제2방향으로의 길이는 상기 제2대향전극들 각각의 상기 제2방향으로의 길이에 비해서 1.8 배 내지 2 배인, 표시 장치.
  11. 제1항에 있어서,
    상기 투과부 하나의 면적은 상기 센서영역에 배치된 하나의 보조 화소의 발광영역보다 큰, 표시 장치.
  12. 제1항에 있어서,
    상기 투과부는 복수로 구비되며, 상기 투과부는 서로 다른 면적을 가지는 투과부들을 포함하는, 표시 장치.
  13. 제1항에 있어서,
    상기 투과부의 제1방향으로의 폭은 상기 제2대향전극의 제1방향으로의 폭 보다 큰, 표시 장치.
  14. 제1항에 있어서,
    상기 기판은, 상기 표시영역 외곽의 비표시영역에 배치된 전원공급배선을 더 구비하며, 상기 제1대향전극들의 일부 및 상기 제2대향전극들의 일부는 상기 전원공급배선과 중첩되도록 배치된, 표시 장치.
  15. 제1항에 있어서,
    상기 센서영역 하부에 대응하여 배치된 컴포넌트;를 더 포함하는, 표시 장치.
  16. 제1항에 있어서,
    상기 센서영역는 보조 박막트랜지스터가 배치되며,
    상기 기판과 상기 보조 박막트랜지스터 사이에는 하부금속층;이 더 배치된, 표시 장치.
  17. 표시영역, 및 투과부를 구비하는 센서영역을 포함하는 표시 장치를 제조하는 방법에 있어서,
    기판에 대응하여 마스크를 얼라인 하는 단계;
    상기 마스크를 이용하여, 상기 기판 상에 대향전극의 일부를 1차 증착하는 단계;
    상기 마스크를 제1방향 및 상기 제1방향과 교차하는 제2방향으로 이동시켜 상기 대향전극의 나머지를 2차 증착하는 단계;를 포함하는, 표시 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 마스크는 제1마스크 개구들 및 제2마스크 개구들을 포함하며,
    상기 제1마스크 개구들 각각의 형상은 상기 제2마스크 개구들의 형상과 상이한, 표시 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 제1마스크 개구들 각각은 제1폭을 가지는 제1사각형의 형상을 가지며,
    상기 제2마스크 개구들 각각은 제2폭을 가지는 제2사각형 및 상기 제2사각형의 4개의 꼭지점에서 확장된 확장홀을 포함하는 형상을 가지는, 표시 장치의 제조 방법.
  20. 제17항에 있어서,
    상기 마스크는 제1마스크 개구들 및 상기 제2마스크 개구들 사이에 배치된 제3마스크 개구들을 더 포함하며,
    상기 제3마스크 개구들 각각의 면적은 상기 제1마스크 개구들 각각의 면적에 비해서 큰, 표시 장치의 제조 방법.
  21. 제17항에 있어서,
    상기 제1마스크 개구들은 상기 제2방향을 따라 제1이격거리를 두고 배열되고,
    상기 제2마스크 개구들은 상기 제2방향을 따라 제2이격거리를 두고 배열되며, 상기 제1이격거리는 상기 제2이격거리에 비해서 작은, 표시 장치의 제조 방법.
  22. 제21항에 있어서,
    상기 제2이격거리는 상기 제1이격거리의 5 배 내지 10 배인, 표시 장치의 제조 방법.
  23. 표시영역, 및 상기 표시영역 주변의 비표시영역을 구비하는 기판;
    상기 표시영역에 대응하여 배치된 대향전극;
    상기 비표시영역에 배치된 전원공급배선;을 포함하며,
    상기 대향전극은 상기 비표시영역으로 연장되어 상기 전원공급배선과 중첩되도록 배치되며,
    상기 대향전극의 일 변은 부분적으로 돌출된 외곽 패턴들을 구비한, 표시 장치.
  24. 제23항에 있어서,
    상기 대향전극은 복수의 제1대향전극들 및 복수의 제2대향전극들을 포함하며, 제1방향으로 인접한 제1대향전극들은 서로 중첩되며, 상기 복수의 제1대향전극들은 상기 제2대향전극들과 형상 또는 크기가 상이한, 표시 장치.
  25. 제24항에 있어서,
    상기 외곽패턴들 중 일부는 제1대향전극과, 또 다른 일부는 제2대향전극과 동일한 형상을 가지는, 표시 장치.
  26. 제23항에 있어서,
    상기 전원공급배선 상에 배치되며, 상기 전원공급배선의 일부를 노출하는 컨택홀을 구비한 평탄화층; 및
    상기 평탄화층 상에 배치되서 상기 컨택홀을 통해 상기 전원공급배선과 접속되는 연결배선;을 더 포함하며,
    상기 대향전극은 상기 연결배선과 컨택되는, 표시 장치.
  27. 제23항에 있어서,
    상기 기판은 투과부를 구비하는 센서영역을 더 포함하며,
    상기 센서영역 외측에 배치된 외곽패턴들이 이격된 이격거리는 상기 표시영역 외측에 배치된 외곽패턴들이 이격된 이격거리보다 큰, 표시 장치.
KR1020190062053A 2019-05-27 2019-05-27 표시 장치 및 표시 장치의 제조 방법 Ceased KR20200136549A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190062053A KR20200136549A (ko) 2019-05-27 2019-05-27 표시 장치 및 표시 장치의 제조 방법
US16/861,902 US11469276B2 (en) 2019-05-27 2020-04-29 OLED display apparatus including first and second pluralities of opposite electrodes having different shapes corresponding to a display area and sensor area
EP20175946.1A EP3745463A3 (en) 2019-05-27 2020-05-21 Display apparatus and method of manufacturing the same
CN202010446878.3A CN112002726A (zh) 2019-05-27 2020-05-25 显示设备和制造该显示设备的方法
US17/821,840 US11785829B2 (en) 2019-05-27 2022-08-24 Display apparatus and method of manufacturing the same, the method including depositing different electrode portions by moving a mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190062053A KR20200136549A (ko) 2019-05-27 2019-05-27 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200136549A true KR20200136549A (ko) 2020-12-08

Family

ID=70804468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190062053A Ceased KR20200136549A (ko) 2019-05-27 2019-05-27 표시 장치 및 표시 장치의 제조 방법

Country Status (4)

Country Link
US (2) US11469276B2 (ko)
EP (1) EP3745463A3 (ko)
KR (1) KR20200136549A (ko)
CN (1) CN112002726A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022182123A1 (ko) * 2021-02-23 2022-09-01 삼성전자 주식회사 디스플레이 내장형 광학 센서를 포함하는 전자 장치
US12063831B2 (en) 2022-04-20 2024-08-13 Samsung Electronics Co., Ltd. Electronic device including under display camera
US12066733B2 (en) 2019-07-31 2024-08-20 Samsung Display Co., Ltd. Display device
US12178112B2 (en) 2021-05-11 2024-12-24 Samsung Display Co., Ltd. Mask assembly and apparatus for manufacturing display device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200136549A (ko) 2019-05-27 2020-12-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN112185994B (zh) * 2019-07-05 2022-04-26 武汉华星光电半导体显示技术有限公司 一种显示面板
KR20210009479A (ko) * 2019-07-16 2021-01-27 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
KR20210052656A (ko) 2019-10-29 2021-05-11 삼성디스플레이 주식회사 표시 패널 및 표시 장치
US20220328600A1 (en) * 2019-10-29 2022-10-13 Boe Technology Group Co., Ltd. Display Substrate and Manufacturing Method Thereof, and Display Apparatus
CN111081748A (zh) * 2019-12-27 2020-04-28 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
KR102761646B1 (ko) 2020-04-10 2025-02-04 삼성디스플레이 주식회사 표시패널 및 이를 갖는 표시장치
KR102773867B1 (ko) * 2020-12-18 2025-02-26 엘지디스플레이 주식회사 표시 장치
JP2022104577A (ja) * 2020-12-28 2022-07-08 大日本印刷株式会社 有機デバイス、マスク群、マスク、及び有機デバイスの製造方法
JP2022104578A (ja) * 2020-12-28 2022-07-08 大日本印刷株式会社 有機デバイス、マスク群、マスク、及び有機デバイスの製造方法
US20220208883A1 (en) * 2020-12-30 2022-06-30 Lg Display Co., Ltd. Display device
EP4207160A4 (en) * 2021-05-31 2024-01-10 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY APPARATUS
US20220406853A1 (en) * 2021-06-21 2022-12-22 Dai Nippon Printing Co., Ltd. Organic device, group of masks, mask, and manufacturing method for organic device
US20230006168A1 (en) * 2021-07-01 2023-01-05 Dai Nippon Printing Co., Ltd. Organic device and manufacturing method for organic device
CN115915864A (zh) 2021-08-17 2023-04-04 群创光电股份有限公司 显示面板以及电子装置
KR20230099770A (ko) 2021-12-27 2023-07-05 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3928823B2 (ja) * 1997-05-09 2007-06-13 パイオニア株式会社 発光ディスプレイパネル、その製造方法、及びその第２電極製造用マスク
JP3997888B2 (ja) 2002-10-25 2007-10-24 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
JP4651918B2 (ja) * 2003-05-21 2011-03-16 東北パイオニア株式会社 有機ｅｌパネルの製造方法
KR101156434B1 (ko) 2010-01-05 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20110101980A (ko) 2010-03-10 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조방법
WO2012124512A1 (ja) * 2011-03-11 2012-09-20 シャープ株式会社 蒸着装置、蒸着方法、及び有機ｅｌ表示装置
KR101223727B1 (ko) 2012-03-29 2013-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US9385172B2 (en) 2012-10-19 2016-07-05 Universal Display Corporation One-way transparent display
KR101485166B1 (ko) 2013-04-25 2015-01-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 마스크 유닛
KR20140130965A (ko) 2013-05-02 2014-11-12 삼성디스플레이 주식회사 유기발광 디스플레이 장치, 그 제조방법 및 제조에 사용되는 마스크
JP5846287B1 (ja) * 2013-12-27 2016-01-20 大日本印刷株式会社 フレーム付き蒸着マスクの製造方法、引張装置、有機半導体素子の製造装置及び有機半導体素子の製造方法
KR102160157B1 (ko) * 2014-01-13 2020-09-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102254582B1 (ko) * 2014-10-02 2021-05-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102263604B1 (ko) * 2014-12-03 2021-06-10 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법
KR102453420B1 (ko) 2015-04-30 2022-10-13 삼성디스플레이 주식회사 투명 유기 발광 표시 장치 및 이의 제조방법
KR102465080B1 (ko) 2015-08-24 2022-11-10 엘지디스플레이 주식회사 표시장치 및 표시패널
WO2017048478A1 (en) 2015-09-14 2017-03-23 Cressputi Research Llc Display with embedded components
KR102446875B1 (ko) * 2016-01-22 2022-09-26 삼성디스플레이 주식회사 표시 장치
KR102536252B1 (ko) 2016-03-25 2023-05-25 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
KR102614598B1 (ko) 2016-06-27 2023-12-18 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109565916B (zh) * 2016-07-28 2021-02-05 夏普株式会社 显示装置的制造方法和显示装置
KR101908982B1 (ko) 2016-08-31 2018-10-17 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
US10163984B1 (en) * 2016-09-12 2018-12-25 Apple Inc. Display with embedded components and subpixel windows
KR20180050473A (ko) 2016-11-04 2018-05-15 삼성디스플레이 주식회사 표시 장치
US20190044068A1 (en) * 2017-08-01 2019-02-07 Wuhan China Star Optoelectronics Semiconductor Dis play Technology Co., Ltd. Mask plate
CN107819018B (zh) * 2017-10-31 2020-11-10 武汉天马微电子有限公司 一种电致发光显示面板及显示装置
JP2021503168A (ja) 2017-11-17 2021-02-04 シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． 有機発光ダイオード表示モジュール及びその製造方法、電子装置
CN109055892B (zh) * 2018-07-27 2020-01-10 云谷（固安）科技有限公司 掩膜板及蒸镀装置
CN109119451B (zh) 2018-09-04 2020-08-25 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
KR20200136549A (ko) 2019-05-27 2020-12-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12066733B2 (en) 2019-07-31 2024-08-20 Samsung Display Co., Ltd. Display device
WO2022182123A1 (ko) * 2021-02-23 2022-09-01 삼성전자 주식회사 디스플레이 내장형 광학 센서를 포함하는 전자 장치
US12178112B2 (en) 2021-05-11 2024-12-24 Samsung Display Co., Ltd. Mask assembly and apparatus for manufacturing display device
US12063831B2 (en) 2022-04-20 2024-08-13 Samsung Electronics Co., Ltd. Electronic device including under display camera

Also Published As

Publication number Publication date
CN112002726A (zh) 2020-11-27
US20200381495A1 (en) 2020-12-03
US11785829B2 (en) 2023-10-10
US20220406859A1 (en) 2022-12-22
US11469276B2 (en) 2022-10-11
EP3745463A3 (en) 2021-01-06
EP3745463A2 (en) 2020-12-02

Similar Documents

Publication Publication Date Title
KR20200136549A (ko) 표시 장치 및 표시 장치의 제조 방법
KR102814725B1 (ko) 표시 장치
KR102698880B1 (ko) 표시 장치 및 표시 장치의 제조방법
KR102801008B1 (ko) 표시 장치
US11871601B2 (en) Display apparatus
US12016230B2 (en) Display apparatus
US20210241671A1 (en) Display device
KR102776381B1 (ko) 표시 장치 및 표시 장치의 제조 방법
US12002429B2 (en) Display panel and display apparatus including the same
KR102623058B1 (ko) 표시 장치
KR20250077426A (ko) 표시 장치
CN112992981A (zh) 显示装置
KR102830962B1 (ko) 표시 장치 및 표시 장치의 제조방법
KR20210078650A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210052724A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210130902A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190527

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220329

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20190527

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240730

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20250319

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D