[go: up one dir, main page]

KR20220030380A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220030380A
KR20220030380A KR1020200109467A KR20200109467A KR20220030380A KR 20220030380 A KR20220030380 A KR 20220030380A KR 1020200109467 A KR1020200109467 A KR 1020200109467A KR 20200109467 A KR20200109467 A KR 20200109467A KR 20220030380 A KR20220030380 A KR 20220030380A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
disposed
display area
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020200109467A
Other languages
English (en)
Inventor
김미해
김경화
안준용
오경환
현채한
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200109467A priority Critical patent/KR20220030380A/ko
Priority to US17/445,694 priority patent/US20220069033A1/en
Priority to CN202110996237.XA priority patent/CN114122076A/zh
Publication of KR20220030380A publication Critical patent/KR20220030380A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H01L27/3223—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L27/3225—
    • H01L27/3246—
    • H01L27/3262—
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시 장치를 개시한다. 제1영역 및 제2영역, 상기 제1영역 및 상기 제2영역을 둘러싸는 제1비표시영역, 및 상기 제1비표시영역의 테두리의 적어도 일부분을 둘러싸는 표시영역을 구비한 기판과, 상기 제1비표시영역에 배치되며, 비발광하는 복수의 더미화소들과, 상기 복수의 더미화소들 중 적어도 하나에 연결되는 복수의 발광제어라인들과, 상기 복수의 더미화소들에 구동전압을 공급하는 복수의 전원공급배선들을 포함하며, 상기 복수의 더미화소들 중 하나와 연결되는 상기 복수의 전원공급배선들 중 하나와 상기 복수의 발광제어라인들 중 하나는 서로 전기적으로 연결된다.

Description

표시 장치{Display device}
본 발명의 실시예들은 장치에 관한 것으로서, 더 상세하게는 표시 장치에 관한 것이다.
이동성을 기반으로 하는 전자 기기가 폭 넓게 사용되고 있다. 이동용 전자 기기로는 모바일 폰과 같은 소형 전자 기기 이외에도 최근 들어 태블릿 PC가 널리 사용되고 있다.
이와 같은 이동형 전자 기기는 다양한 기능을 지원하기 위하여, 이미지 또는 영상과 같은 시각 정보를 사용자에게 제공하기 위하여 표시부를 포함한다. 최근, 표시부를 구동하기 위한 기타 부품들이 소형화됨에 따라, 표시부가 전자 기기에서 차지하는 비중이 점차 증가하고 있는 추세이며, 평평한 상태에서 소정의 각도를 갖도록 구부릴 수 있는 구조도 개발되고 있다.
표시 장치에 접목 또는 연계할 수 있는 기능을 증가하는 방법으로, 본 발명의 실시예는, 표시영역의 내측에 카메라, 센서 등이 배치될 수 있는 영역들을 구비한 표시 패널 및 이를 구비한 장치를 제공할 수 있다.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는 제1영역 및 제2영역, 상기 제1영역 및 상기 제2영역을 둘러싸는 제1비표시영역, 및 상기 제1비표시영역의 테두리의 적어도 일부분을 둘러싸는 표시영역을 구비한 기판과, 상기 제1비표시영역에 배치되며, 비발광하는 복수의 더미화소들과, 상기 복수의 더미화소들 중 적어도 하나에 연결되는 복수의 발광제어라인들과, 상기 복수의 더미화소들에 구동전압을 공급하는 복수의 전원공급배선들을 포함하며, 상기 복수의 더미화소들 중 하나와 연결되는 상기 복수의 전원공급배선들 중 하나와 상기 복수의 발광제어라인들 중 하나는 서로 전기적으로 연결되는, 표시 장치를 개시한다.
본 실시예에 있어서, 상기 복수의 더미화소들 중 적어도 하나는 상기 제1영역과 상기 제2영역 사이에 배치될 수 있다.
본 실시예에 있어서, 상기 발광제어라인과 상기 전원공급배선은 서로 상이한 층 상에 배치되며, 콘택홀로 연결될 수 있다.
본 실시예에 있어서, 상기 발광제어라인은, 상기 전원공급배선과 평면 상에서 중첩되도록 배치되어 상기 전원공급배선과 연결되는 돌출부를 포함할 수 있다.
본 실시예에 있어서, 상기 전원공급배선과 상기 돌출부는 콘택홀로 연결될 수 있다.
본 실시예에 있어서, 상기 더미화소는 스위칭 박막트랜지스터를 포함하고, 상기 스위칭 박막트랜지스터 중 적어도 일부분은 단절될 수 있다.
본 실시예에 있어서, 상기 복수의 더미화소들에 데이터신호를 전달하는 복수의 데이터라인들을 더 포함하고, 상기 더미화소는 스위칭 박막트랜지스터를 포함하고, 상기 데이터라인과 상기 더미화소의 스위치 박막트랜지스터는 서로 전기적으로 절연될 수 있다.
본 실시예에 있어서, 적어도 하나의 트랜지스터를 포함하는 화소회로 및 상기 화소회로와 연결된 표시요소를 포함하는 복수개의 화소들을 더 포함하고, 상기 더미화소은 적어도 하나의 더미 트랜지스터를 포함하는 더미화소회로를 포함할 수 있다.
본 실시예에 있어서, 상기 화소회로 상에 배치되며, 상기 화소에 대응하여 개구부를 구비한 화소정의막을 더 포함하며, 상기 화소정의막은 상기 더미화소에 대응하여, 평탄한 상면을 가질 수 있다.
본 실시예에 있어서, 상기 제1영역 및 제2영역 중 적어도 하나에 대응되도록 배치되는 전자요소를 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1영역의 크기 및 상기 제2영역의 크기는 서로 상이할 수 있다.
본 실시예에 있어서, 서로 마주보도록 상기 표시영역의 적어도 일부분을 둘러싸는 제2비표시영역에 배치되는 제1,2구동회로부를 더 포함할 수 있다.
본 실시예에 있어서, 상기 기판은 장변과 단변을 가지며, 상기 제1구동회로부와 상기 제2구동회로부는 상기 기판의 장변 방향으로 배열될 수 있다.
본 발명의 다른 실시예는, 제1영역 및 제2영역, 상기 제1영역 및 상기 제2영역을 둘러싸는 제1비표시영역, 및 상기 제1비표시영역의 테두리의 적어도 일부분을 둘러싸는 표시영역을 구비한 기판과, 상기 제1비표시영역에 배치되어 비발광하며, 동작제어 박막트랜지스터를 포함한 복수의 더미화소들과, 서로 마주보도록 상기 표시영역의 적어도 일부분을 둘러싸는 제2비표시영역에 배치되는 제1,2구동회로부와, 상기 제2비표시영역에 배치되며, 상기 제1구동회로부 및 상기 제2구동회로부 중 적어도 하나에 전원을 인가하는 구동부전원라인을 포함하며, 상기 더미화소의 동작제어 박막트랜지스터와 상기 구동부전원라인과 연결된, 표시 장치를 개시한다.
본 실시예에 있어서, 상기 복수의 더미화소들 중 적어도 하나는 상기 제1영역과 상기 제2영역 사이에 배치될 수 있다.
본 실시예에 있어서, 상기 구동부전원라인과 상기 발광제어라인은 서로 상이한 층 상에 배치될 수 있다.
본 실시예에 있어서, 상기 발광제어라인은 상기 구동부전원라인과 전기적으로 연결될 수 있다.
본 실시예에 있어서, 상기 더미화소는 스위칭 박막트랜지스터를 포함하고, 상기 스위칭 박막트랜지스터 중 적어도 일부분은 단절될 수 있다.
본 실시예에 있어서, 상기 복수의 더미화소들에 데이터신호를 전달하는 복수의 데이터라인들을 더 포함하고, 상기 더미화소는 스위칭 박막트랜지스터를 포함하고, 상기 데이터라인과 상기 더미화소의 스위칭 박막트랜지스터는 서로 전기적으로 절연될 수 있다.
본 실시예에 있어서, 적어도 하나의 트랜지스터를 포함하는 화소회로 및 적어도 하나의 트랜지스터를 포함하는 상기 화소회로와 연결된 표시요소를 포함하는 복수개의 화소들을 더 포함하고, 상기 더미화소는 적어도 하나의 더미 트랜지스터를 포함하는 더미화소회로를 포함할 수 있다.
본 실시예에 있어서, 상기 화소회로 상에 배치되며, 상기 화소에 대응하여 개구부를 구비한 화소정의막을 더 포함하며, 상기 화소정의막은 상기 더미화소에 대응하여, 평탄한 상면을 가질 수 있다.
본 실시예에 있어서, 상기 제1영역 및 제2영역 중 적어도 하나에 대응되도록 배치되는 전자요소를 더 포함할 수 있다.
본 실시예에 있어서, 상기 기판은 장변과 단변을 가지며, 상기 제1구동회로부와 상기 제2구동회로부는 상기 기판의 장변 방향으로 배열될 수 있다.
본 발명의 또 다른 실시예는, 제1영역 및 제2영역, 상기 제1영역 및 상기 제2영역을 둘러싸는 제1비표시영역, 및 상기 제1비표시영역의 테두리의 적어도 일부분을 둘러싸는 표시영역을 구비한 기판과, 상기 제1비표시영역에 배치되며, 비발광하며, 스위칭 박막 트랜지스터를 포함한 복수의 더미화소들과, 서로 마주보도록 상기 표시영역의 적어도 일부분을 둘러싸는 제2비표시영역에 배치되는 제1,2구동회로부와, 상기 복수의 더미화소들에 데이터신호를 전달하는 복수의 데이터라인들을 포함하며, 상기 복수의 더미화소들의 스위칭 박막트랜지스터와 상기 각 데이터라인은 절연된 표시 장치를 개시한다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들은 더미 화소회로의 오작동으로 인하여 화소회로가 오작동하는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2a 내지 도 2c는 본 발명의 실시예들에 따른 표시 장치를 간략하게 나타낸 단면도이다.
도 3a 내지 도 3c 본 발명의 다른 실시예들에 따른 표시 장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 표시 장치 중 어느 한 화소를 나타낸 등가회로도이다.
도 6a 내지 도 6d는 본 발명의 실시예들에 따른 화소 및 더미화소를 나타낸 단면도이다.
도 6e 내지 도 6f는 본 발명의 실시예들에 따른 화소를 나타낸 단면도이다.
도 7a 및 도 7b는 본 발명의 실시예들에 따른 화소의 등가회로도이다.
도 8은 본 발명의 일 실시예에 따른 화소회로의 평면 배치도이다.
도 9는 본 발명의 일 실시예에 따른 보조 화소회로의 등가회로도이다.
도 10은 도 9에 도시된 보조 화소회로의 평면도이다.
도 11은 도 10의 C-C′선을 따라 취한 단면도이다.
도 12a는 본 발명의 다른 실시예에 따른 보조 화소회로의 일부를 보여주는 평면 배치도이다.
도 12b는 도 12a의 E-E′선을 따라 취한 단면도이다.
도 13a는 본 발명의 다른 실시예에 따른 보조 화소회로의 일부를 보여주는 평면 배치도이다.
도 13b는 도 13b의 E-E′선을 따라 취한 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 보조 화소회로의 등가회로도이다.
도 15는 도 14에 도시된 보조 화소회로의 평면 배치도이다.
도 16은 본 발명의 또 다른 실시예에 따른 보조 화소회로의 평면 배치도이다.
도 17은 본 발명의 또 다른 실시예에 따른 보조 화소회로의 평면 배치도이다.
도 18은 본 발명의 또 다른 실시예에 따른 보조 화소회로의 등가회로도이다.
도 19는 본 발명의 또 다른 실시예에 따른 보조 화소회로의 등가회로도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 표시 장치(1)는 빛을 방출하는 표시영역(DA)과 빛을 방출하지 않는 비표시영역(NDA)을 포함한다.
표시 장치(1)는 표시영역(DA)을 통해 이미지를 제공할 수 있다. 표시 장치(1)는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Inorganic Light Emitting Display), 퀀텀닷 발광 표시 장치 (Quantum dot Light Emitting Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display), 등일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않으며, 다양한 방식의 표시 장치가 사용될 수 있다.
표시 장치(1)는 제1영역(R1)과 제2영역(R2)을 포함한다. 제1영역(R1)과 제2영역(R2)은 도 2a등을 참조하여 후술하는 바와 같이 전자요소가 배치되는 위치이다. 제1영역(R1)과 제2영역(R2)은 전자요소로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 개구영역 또는 투과영역(transmission area)으로 이해될 수 있다. 도 1에서는 개구영역 또는 투과영역이 제1영역(R1)과 제2영역(R2)의 2개인 것을 도시하고 있으나, 본 발명은 이에 제한되지 않으며 3개 이상의 투과영역이 구비될 수 있음은 물론이다.
상기와 같은 제1영역(R1)과 제2영역(R2)은 서로 동일하게 형성되거나 서로 상이하게 형성될 수 있다. 예를 들면, 제1영역(R1)과 제2영역(R2)은 크기가 동일한 원형 형상일 수 있다. 다른 실시예로써 제1영역(R1)은 타원형으로 형성되며, 제2영역(R2)은 원형으로 형성될 수 있다. 또 다른 실시예로써 제1영역(R1)은 다각형으로 형성되며, 제2영역(R2)은 타원형으로 형성될 수 있다. 이러한 경우 제1영역(R1)과 제2영역(R2)의 형상 및 크기는 상이게 한정되는 것은 아니며 다양할 수 있다. 다만, 이하에서는 설명의 편의를 위하여 제1영역(R1)과 제2영역(R2)은 서로 동일한 크기의 원인 경우를 중심으로 상세히 설명하기로 한다.
본 발명의 일 실시예로, 제1영역(R1)과 제2영역(R2)으로 빛이 투과하는 경우, 광 투과율은 약 50% 이상, 보다 바람직하게 70% 이상이거나, 75% 이상이거나 80% 이상이거나, 85% 이상일 수 있다.
비표시영역(NDA)은 제1영역(R1)과 제2영역(R2)을 둘러싸는 제1비표시영역(NDA1), 및 표시영역(DA)의 외곽을 둘러싸는 제2비표시영역(NDA2)을 포함할 수 있다. 제1비표시영역(NDA1)은 제1영역(R1)과 제2영역(R2)을 전체적으로 둘러싸고, 표시영역(DA)은 제1비표시영역(NDA1)의 테두리의 적어도 일부분을 둘러쌀 수 있다. 예를 들면, 일 실시예로써 표시영역(DA)은 제1비표시영역(NDA1)의 테두리를 전체적으로 둘러쌀 수 있다. 이러한 경우 표시영역(DA)는 제1비표시영역(NDA1)의 적어도 3면 이상을 둘러쌀 수 있다. 다른 실시예로써 표시영역(DA)은 제1비표시영역(NDA1)의 테두리 중 일부만을 둘러싸도록 배치될 수 있다. 구체적으로 표시영역(DA)은 도 1을 기준으로 제1비표시영역(NDA1)의 테두리 중 하부, 측면 및 상부 중 적어도 2면 이상을 둘러쌀 수 있다. 이러한 경우 제1비표시영역(NDA1)은 하부, 측면 또는 상부 중 하나 또는 두개에서 제2비표시영역(NDA2)와 연결될 수 있다. 예들 들면, 제1비표시영역(NDA1)의 테두리 중 하부와 측면을 표시영역(DA)이 둘러싸는 경우 제1비표시영역(NDA1)의 테두리 중 상부와 측면 중 하나는 제2비표시영역(NDA2)에 연결될 수 있다. 또는 제1비표시영역(NDA1)의 테두리 중 하부와 양측면을 표시영역()이 둘러싸는 경우 제1비표시영역(NDA1)의 테두리 중 상부는 제2비표시영역(NDA2)에 연결될 수 있다.
제2비표시영역(NDA2)은 표시영역(DA)의 테두리 중 적어도 일부를 둘러쌀 수 있다. 예를 들면 일 실시예로써 제2비표시영역(NDA2)는 표시영역(DA)의 테두리를 전체적으로 둘러쌀 수 있다. 이러한 경우 표시영역(DA)은 제2비표시영역(NDA2)의 내부에 배치될 수 있다. 다른 실시예로써 제2비표시영역(NDA2)는 표시영역(DA2)의 테두리 중 일부만을 둘러싸는 것도 가능하다. 이러한 경우 제2비표시영역(NDA2)는 표시영역(DA2)의 테두리의 외곽 중 일부에만 배치될 수 있다. 다만, 이하에서는 설명의 편의를 위하여 표시영역(DA)은 제1비표시영역(NDA1)의 테두리를 완전히 감싸도록 배치되고 제2비표시영역(NDA2)는 표시영역(DA)의 테두리를 완전히 감싸도록 배치되는 경우를 중심으로 상세히 설명하기로 한다.
도 1에는 제1영역(R1) 및 제2영역(R2)이 표시영역(DA)의 우상측에 배치된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예에서, 제1영역(R1) 및 제2영역(R2)의 위치는 다양하게 변경될 수 있다.
도 2a 내지 도 2c는 본 발명의 실시예들에 따른 표시 장치를 간략하게 나타낸 단면도로서, 도 1의 II-II'선에 따른 단면에 대응할 수 있다.
도 2a를 참조하면, 표시 장치(1)는 표시요소를 포함하는 표시 패널(10), 표시 패널(10)의 제1 및 제2영역(R1, R2)에 각각 대응하는 제1 및 제2전자요소(20, 30)을 포함할 수 있다. 도시되지는 않았으나, 표시 패널(10) 상에는 터치입력을 감지하는 입력감지부재, 편광자(polarizer)와 지연자(retarder) 또는 컬러필터와 블랙매트릭스를 포함하는 반사 방지부재, 및 투명한 윈도우와 같은 구성요소가 더 배치될 수 있다.
표시 패널(10)은 기판(100), 기판(100)과 마주보는 봉지부재로서 봉지기판(400A), 및 이들 사이에 개재되는 실링부재(450)를 포함할 수 있다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르이미드(polyetherimide, PEI), 폴리에틸렌나프탈레이트(polyethyelene n napthalate, PEN), 폴리에틸렌테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다. 봉지기판(400A)은 글래스 또는 전술한 고분자 수지를 포함할 수 있다.
기판(100)의 표시영역(DA)에는 박막트랜지스터(TFT), 이와 연결된 표시요소로서 유기발광다이오드(organic light-emitting diode, OLED), 및 신호라인(SGL)들이 배치된다. 기판(100)의 제1비표시영역(NDA1)에는 신호라인(SGL)들 및 더미 박막트랜지스터(TFT')가 배치된다.
도시되지는 않았으나, 신호라인(SGL)은 제1 및 제2영역(R1, R2)을 중심으로 y방향을 따라 상호 이격된 표시요소들에 소정의 신호(예, 데이터신호, 스캔신호 등)을 제공할 수 있다.
표시 패널(10)은 제1 및 제2영역(R1, R2)에 대응하는 관통홀을 포함할 수 있다. 예컨대, 기판(100) 및 봉지기판(400A)은 각각 제1 및 제2영역(R1, R2)에 대응하는 관통홀(100H, 400AH)들을 포함할 수 있으며, 제1 및 제2영역(R1, R2)에 대응하는 기판(100)과 봉지기판(400A)사이의 절연층(IL)이나 구성요소들도 모두 제거될 수 있다.
도 2a는 제1 및 제2영역(R1, R2)의 양측에 실링부재(450)가 배치된 것을 도시하고 있으나, 기판(100)의 주면에 수직한 방향에서 보았을 때, 제1 및 제2영역(R1, R2) 각각은 실링부재(450)에 의해 전체적으로 둘러싸인 것으로 이해할 수 있다.
제1 및 제2전자요소(20, 30)는 각각 제1 및 제2영역(R1, R2)에 위치할 수 있다. 제1 및 제2전자요소(20, 30)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 광을 수광하여 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등일 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있음은 물론이다.
도 2a에서와 같이 표시 패널(10)이 제1 및 제2영역(R1, R2)과 대응하는 관통홀을 포함하는 경우, 제1 및 제2전자요소(20, 30)에서 출력하거나 수신하는 빛이나 음향을 더욱 효과적으로 활용할 수 있다.
도 2a에서 표시 패널(10)이 제1 및 제2영역(R1, R2)과 대응하는 관통홀을 포함하는 것과 달리, 표시 패널(10)의 일부 구성요소는 관통홀을 포함하지 않을 수 있다. 예컨대, 도 2b에 도시된 바와 같이 봉지기판(400A)은 제1 및 제2영역(R1, R2)과 대응하는 관통홀(400AH)을 구비하지만, 기판(100)은 관통홀을 구비하지 않을 수 있다. 또는, 도 2c에 도시된 바와 같이 기판(100)과 봉지기판(400A)이 모두 제1 및 제2영역(R1, R2)과 대응하는 관통홀을 구비하지 않을 수 있다. 도 2b 및 도 2c에 도시된 바와 같이 기판(100)이 관통홀(100H)을 구비하지 않더라도, 제1 및 제2영역(R1, R2)에 대응하는 기판(100)과 봉지기판(400A) 사이의 절연층(IL)이나 구성요소들을 제거함으로써, 제1 및 제2전자요소(20, 30)를 위한 광 투과율을 확보하는 것이 바람직하다. 표시 장치(1)가 도 2b 및 도 2c에 도시된 표시 패널(10)을 포함하는 경우, 제1 및 제2전자요소(20, 30)는 빛을 이용하는 전자요소를 사용하는 것이 바람직할 수 있다.
도 3a 내지 도 3c 본 발명의 다른 실시예들에 따른 표시 장치의 단면도로서, 도 1의 II-II'선에 따른 단면에 대응할 수 있다.
도 3a를 참조하면, 표시 장치(1)는 앞서 도 2a를 참조하여 설명한 표시 장치(1)와 마찬가지로 표시요소를 포함하는 표시 패널(10), 표시 패널(10)의 제1 및 제2영역(R1, R2)에 각각 대응하는 제1 및 제2전자요소(20, 30)을 포함할 수 있다. 또한, 도시되지는 않았으나, 표시 장치(1)는 표시 패널(10) 상에 배치되는, 터치입력을 감지하는 입력감지부재, 반사 방지부재 및 윈도우 등을 더 포함할 수 있다.
앞서 도 2a를 참조하여 설명한 표시 패널(10)이 봉지부재로서 봉지기판(400A) 및 실링부재(450)를 포함하는 것과 달리, 본 실시예에 따른 표시 패널(10)은 박막봉지층(400B)을 포함할 수 있으며, 이 경우 표시 패널(10)의 가요성을 더 향상시킬 수 있다. 이하에서는, 설명의 편의를 위하여 차이점을 중심으로 설명한다.
박막봉지층(400B)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 이와 관련하여, 도 3a는 제1 및 제2무기봉지층(410, 430)과 이들 사이의 유기봉지층(420)을 도시한다.
제1 및 제2무기봉지층(410, 430)은 알루미늄옥사이드, 티타늄옥사이드, 타탈륨옥사이드, 하프늄옥사이드, 아연옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기 절연물을 포함할 수 있다. 유기봉지층(420)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
표시 패널(10)은 제1 및 제2영역(R1, R2)에 대응하는 관통홀을 포함할 수 있다. 예컨대, 기판(100) 및 박막봉지층(400B)은 각각 제1 및 제2영역(R1, R2)에 대응하는 관통홀(100H, 400BH)들을 포함할 수 있다. 제1 및 제2영역(R1, R2)에 빛이나 음향을 이용하는 제1 및 제2전자요소(20, 30)가 배치될 수 있음은 앞서 설명한 바와 같다.
도 3a에서 표시 패널(10)이 제1 및 제2영역(R1, R2)과 대응하는 관통홀을 포함하는 것과 달리, 표시 패널(10)은 관통홀을 포함하지 않을 수 있다. 도 3b에 도시된 바와 같이, 박막봉지층(400B)은 제1 및 제2영역(R1, R2)과 대응하는 관통홀(400BH)을 구비하지만 기판(100)은 관통홀을 구비하지 않을 수 있다. 또는, 도 3c에 도시된 바와 같이, 기판(100)과 박막봉지층(400B)이 모두 제1 및 제2영역(R1, R2)에 대응하는 관통홀을 구비하지 않을 수 있다. 도 3b 및 도 3c에 도시된 바와 같이 기판(100)이 관통홀(100H)을 구비하지 않더라도, 제1 및 제2영역(R1, R2)에 대응하는 기판(100)과 박막봉지층(400B) 사이의 절연층(IL)이나 구성요소들을 제거함으로써, 제1 및 제2전자요소(20, 30)를 위한 광 투과율을 확보하는 것이 바람직하다.
박막봉지층(400B)이 도 3a 및 도 3b에 도시된 바와 같이 관통홀(400BH)을 구비하는 경우, 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층 각각은 관통홀(400BH)과 대응하는 홀을 포함할 수 있다. 이 때, 유기봉지층의 홀은 무기봉지층의 홀 보다 크게 형성됨으로써, 제1 및 제2무기봉지층(410, 430)은 제1 및 제2영역(R1, R2) 주변에서 직접 접촉할 수 있다.
박막봉지층(400B)이 도 3c에 도시된 바와 같이 관통홀을 구비하지 않는 경우, 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층 각각은 제1 및 제2영역(R1, R2)을 커버할 수 있다. 이 경우, 기판(100)과 박막봉지층(400B) 사이의 절연층(IL)이 일부 제거될 수 있다. 도 3a에는 제1 및 제2영역(R1, R2)에 대응하는 절연층(IL)이 모두 제거된 것을 도시하고 있으나, 다층인 절연층(IL) 중 일부 층들만 제거될 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이고, 도 5a 및 도 5b는 도 4의 III 부분에 대응할 수 있는 평면도이다.
도 4 내지 도 5b를 참조하면, 표시 패널(10)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 화소(P)들은 각각 유기발광다이오드(OLED)와 같은 표시요소를 포함할 수 있다. 화소(P)는 유기발광다이오드를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다. 표시영역(DA)은 앞서 도 2a 내지 도 3c를 참조하여 설명한 봉지부재로 커버되어 외기 또는 수분 등으로부터 보호될 수 있다.
제1비표시영역(NDA1)은 동시에 제1 및 제2영역(R1, R2)을 둘러싼다. 제1비표시영역(NDA1)은 이미지가 구현되지 않는 영역으로, 제1 및 제2영역(R1, R2) 주변에 구비된 화소(P)들에 신호를 제공하는 신호라인들이 배치될 수 있다. 또한, 본 실시예에서, 제1비표시영역(NDA1)은 비발광하는 더미화소(Pd)들이 배치된다.
제2비표시영역(NDA2)은 화소(P)들 및 더미화소(Pd)들에 스캔신호, 발광제어신호를 제공하는 제1구동회로부(110), 제2구동회로부(120), 단자부(140), 데이터 구동회로(150), 제1전원공급배선(160), 및 제2전원공급배선(170)이 배치될 수 있다.
제1구동회로부(110)는 스캔라인(SL)을 통해 각 화소(P)에 스캔 신호를 제공할 수 있다. 제1구동회로부(110)는 발광제어라인(EL)을 통해 각 화소에 발광 제어 신호를 제공할 수 있다. 제2구동회로부(120)는 표시영역(DA)을 사이에 두고 제1구동회로부(110)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(P)를 중 일부는 제1구동회로부(110)와 전기적으로 연결될 수 있고, 나머지는 제2구동회로부(120)에 연결될 수 있다.
제1구동회로부(110)과 제2구동회로부(120)는 구동부전원라인(VGHL)에 의해서 서로 연결될 수 있다. 구동부전원라인(VGHL)은 복수로 구비될 수 있으며, 각각 게이트 구동 고전압(Vgh), 게이트 구동 저전압(Vgl), 개시신호(FLM) 등을 전송할 수 있다. 여기서, 게이트 구동 고전압(Vgh), 게이트 구동 저전압(Vgl)은 제1구동회로부(110) 및 제2구동회로부(120)을 구동하기 위한 전압일 수 있다. 구동부전원라인(VGHL)에 의해서 제1구동회로부(110)와 제2구동회로부(120)가 연결됨에 따라, 표시 장치(1)의 휘도 편차가 최소화될 수 있다.
단자부(140)는 기판(100)의 일 측에 배치될 수 있다. 단자부(140)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자(PCB-P)는 표시 패널(10)의 단자부(140)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 표시 패널(10)로 전달한다. 제어부에서 생성된 제어 신호는 인쇄회로기판(PCB)을 통해 제1 및 제2 구동회로부(110, 120)에 각각 전달될 수 있다. 제어부는 제1 및 제2연결배선(161, 171)을 통해 제1 및 제2전원공급배선(160, 170)에 각각 구동전압 및 공통전압(ELVDD, ELVSS, 후술할 도 5a, 도 5b 참조)을 제공할 수 있다.
구동전압(ELVDD)은 제1전원공급배선(160, first power supply line)과 연결된 구동전압라인(PL)을 통해 각 화소(P)에 제공되고, 공통전압(ELVSS)은 제2전원공급배선(170)과 연결된 화소(P)의 대향전극에 제공될 수 있다. 제2전원공급배선(170, second power supply line)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
데이터 구동회로(150)는 데이터라인(DL)에 전기적으로 연결된다. 데이터 구동회로(150)의 데이터 신호는 단자부(140)에 연결된 연결배선(151) 및 연결배선(151)과 연결된 데이터라인(DL)을 통해 각 화소(P)에 제공될 수 있다. 도 4는 데이터 구동회로(150)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 다른 실시예로, 데이터 구동회로(150)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(150)는 단자부(140)와 제1전원공급배선(160) 사이에 배치될 수 있다.
제1전원공급배선(160)은 제1연결배선(161)과 연결되어 단자부(140)에 연결된 제어부로부터 구동전압(ELVDD)를 제공받을 수 있다. 제1전원공급배선(160)은 제1방향으로 배열된 모든 화소(P)열에 대응되도록 배치되어, 각 화소(P)열에 구동전압(ELVDD)을 전달할 수 있다.
본 실시예에서, 제1비표시영역(NDA1)의 좌측에 배치된 스캔라인(SL)은 우측에 배치된 스캔라인(SL)과 제1비표시영역(NDA1)을 사이에 두고 이격되어 배치될 수 있다. 다른 실시예로써 제1비표시영역(NDA1)의 좌측에 배치된 스캔라인(SL)과 우측에 배치된 스캔라인(SL)은 제1비표시영역(NDA1)을 통과하도록 배치되는 것도 가능하다. 이러한 경우 제1비표시영역(NDA1)의 좌측에 배치된 스캔라인(SL)과 우측에 배치된 스캔라인(SL)이 연결되는 부분은 제1비표시영역(NDA1)에 배치될 수 있으며, 스캔라인(SL)의 연결된 부분은 제1영역(R1) 및 제2영역(R2)를 우회하도록 배치될 수 있다. 이하에서는 설명의 편의를 위하여 제1비표시영역(NDA1)의 좌측에 배치된 스캔라인(SL)과 우측에 배치된 스캔라인(SL)은 서로 연결되는 경우를 중심으로 상세히 설명하기로 한다.
또한, 제1비표시영역(NDA1)의 좌측에 배치된 제1발광제어라인(ELa)은 우측에 배치된 제2발광제어라인(ELb)과 제1비표시영역(NDA1)을 사이에 두고 이격되어 배치될 수 있다.
스캔라인(SL) 및 제1발광제어라인(ELa)은 제1구동회로부(110)와 연결되어 (+)제1방향(X)으로 연장될 수 있다. 스캔라인(SL) 및 제2발광제어라인(ELb)은 제2구동회로부(120)과 연결되어 (-)제1방향(-X)으로 연장될 수 있다. 이러한 경우 스캔라인(SL)은 제1비표시영역(NDA1)을 가로지르도록 배치될 수 있다. 특히 스캔라인(SL)은 제1영역(R1)과 제2영역(R2)을 우회함으로써 제1영역(R1) 및 제2영역(R2)과 중첩되지 않을 수 있다. 반면, 제1발광제어라인(ELa)과 제2발광제어라인(ELb)은 제1비표시영역(NDA1)에서 단절될 수 있다. 이러한 경우 제1비표시영역(NDA1)에는 제3발광제어라인(ELc)이 배치될 수 있다. 이러한 제3발광제어라인(ELc)은 보조화소(Pd)에 배치될 수 있으며, 제1비표시영역(NDA1) 외부의 다른 선들로부터 단선된 형태일 수 있다.
한편, 상기와 같은 제1구동회로부(110)와 제2구동회로부(120)는 기판(100)의 장변에 배열될 수 있다. 다른 실시예로써 제1구동회로부(110)와 제2구동회로부(120)는 기판(100)의 각 단변에 서로 마주보도록 배치되는 것도 가능하다. 이하에서는 설명의 편의를 위하여 각 구동회로부가 기판(100)의 장변에 배치되는 경우를 중심으로 상세히 설명하기로 한다.
상기와 같은 각 구동회로부는 스캔신호를 생성하는 스캔구동부와 발광제어신호를 생성하는 발광제어구동부를 포함할 수 있다.
상기와 같은 제1구동회로부(110)와 제2구동회로부(120)는 구동부전원라인(VGHL)과 연결되어 구동전원을 공급받을 수 있다. 이러한 경우 구동부전원라인(VGHL)은 도 4에 도시된 것과 같이 제1구동회로부(110)와 제2구동회로부(120)에 연결되거나 제1구동회로부(110)와 기판(100)의 장변 사이 및 제2구동회로부(120)와 기판(100)의 장변 사이에 배치되어 제1구동회로부(110)와 제2구동회로부(120) 각각에 연결되는 것도 가능하다.
도 5a 및 도 5b는 도 4의 III 영역에 대응될 수 있는 확대 평면도이다.
도 5a 및 도 5b를 참조하면, 제1영역(R1)과 제2영역(R2)은 제1방향을 따라 배치되며, 제1비표시영역(NDA1)은 제1영역(R1)과 제2영역(R2)를 둘러싸고, 표시영역(DA)는 제1비표시영역(NDA1)을 둘러싸며 배치된다.
표시영역(DA)에는 복수의 화소(P)들이 배치되고, 제1비표시영역(NDA1)에는 복수의 더미화소(Pd)들이 배치된다. 복수의 신호라인들은 복수의 화소(P)들과 복수의 더미화소(Pd)들을 전기적으로 연결하도록 배치될 수 있다. 이와 관련하여, 도 5a는 제1방향(x방향)으로 연장된 스캔라인들(SL)이 표시영역(DA)의 화소(P)와 제1비표시영역(NDA1)의 더미화소(Pd)를 연결하는 것을 도시하며, 제1방향과 교차하는 제2방향(y방향)으로 데이터라인들(DLa, DLb)이 화소(P)와 더미화소(Pd)를 연결하는 것을 도시한다.
스캔라인들(SL)들 중 일부 스캔라인(SL)들은 제1비표시영역(NDA1)의 좌측과 우측에 배치된 화소(P)들, 및 제1비표시영역(NDA1)에 배치된 더미화소(Pd)들에 신호를 제공하도록 제1방향(x방향)을 따라 연장되되, 제1비표시영역(NDA1)에서 제1영역(R1)과 제2영역(R2)의 가장자리를 따라 우회할 수 있다. 제1비표시영역(NDA1)에서, 제1영역(R1)과 제2영역(R2)에서 먼 곳에 배치되는 일부 스캔라인(SLb)들 또는 제1비표시영역(NDA1)을 지나지 않는 스캔라인들은 실질적으로 직선으로 연장될 수 있다.
데이터라인들(DLa, DLb)들 중 일부 데이터라인(DLa)들은 제1비표시영역(NDA1)의 상측과 하측에 배치된 화소(P)들에 신호를 제공하도록 제2방향(y방향)을 따라 연장되되, 제1비표시영역(NDA1)에서 제1영역(R1)과 제2영역(R2)의 가장자리를 따라 우회할 수 있다. 제1비표시영역(NDA1)에서, 제1영역(R1)과 제2영역(R2) 사이에 배치되는 일부 데이터라인(DLb)들 또는 제1비표시영역(NDA1)을 지나지 않는 데이터라인들은 실질적으로 직선으로 연장될 수 있다.
예컨대, 제1영역(R1) 및 제2영역(R2)이 원형으로 구비되는 경우, 제1영역(R1) 및 제2영역(R2)과 가깝게 배치되는 신호라인들일수록 제1영역(R1) 및 제2영역(R2)의 가장자리를 따라 큰 곡률을 가지고 커브질 수 있으며, 제1영역(R1) 및 제2영역(R2)과 멀게 배치되는 신호라인들은 직선형상으로 연장될 수 있다.
발광제어라인들(ELa,ELb,ELc)은 제1방향으로 연장되며, 표시 영역(DA)의 화소들(P)과 연결되는 제1,2발광제어라인들(ELa,ELb)을 포함할 수 있다. 또한, 발광제어라인들(ELa,ELb,ELc)은 제1영역(R1)과 제2영역(R2)에 배치된 더미화소들(Pd) 중 적어도 하나와 연결된 제3발광제어라인들(ELc)을 포함한다. 이때, 제3발광제어라인들(ELc)은 제1발광제어라인(ELa) 및 제2발광제어라인(ELb)과 연결되지 않는다.
본 실시예에서, 제1비표시영역(NDA1)에 배치되는 더미화소(Pd)들은 신호라인들에 의해서 전기적 신호를 인가받더라도 발광하지 않도록 구비될 수 있다.
본 실시예에 있어서, 더미화소(Pd)들은 패턴 밀도의 균일성 및 전기적 로드(load)의 균일성을 확보하기 위해서 구비된 것일 수 있다. 만일, 제1비표시영역(NDA1)에 더미화소(Pd)가 배치되지 않고, 표시영역(DA)의 화소(P)들은 연결하는 신호배선들(SL, DLa, DLb, ELa, ELb)만 배치된다면, 제1비표시영역(NDA1)에는 패턴 밀도가 낮아 에칭 공정에 있어서 불균일하게 패턴이 형성될 수 있다.
또한, 제1비표시영역(NDA1)에 더미화소(Pd)가 배치되지 않는다면, 제1비표시영역(NDA1) 및 그 주변에 형성되는 기생 커패시턴스 또는 로드(load)는 표시영역(DA)의 중심부와 다르게 형성될 수 있다. 이에 따라, 휘도 불균일 현상이 발생할 수 있다.
본 실시예에서는, 제1비표시영역(NDA1)에는 화소(P)에 포함된 화소회로(PC)와 실질적으로 동일한 구조를 가지는 더미화소회로(PC')를 포함하며, 더미화소회로(PC')에 전기적 신호를 인가하게 되는 바, 패턴 밀도와 전기적 로드 균일성을 동시에 확보할 수 있다.
더미화소(Pd)는 제1비표시영역(NDA1)에서 제1영역(R1) 및 제2영역(P2) 사이에 배치될 수 있다. 그러나, 본 발명은 이에 한정되지 않는다.
예컨대, 도 5b와 같이, 더미화소(Pd)는 제1영역(R1) 및/또는 제2영역(R2)을 둘러싸도록 배치될 수 있다. 즉, 더미화소(Pd)는 제1영역(R1) 및 제2영역(R2) 사이 뿐 아니라, 제1영역(R1)의 좌측, 상측 및 하측에서 표시영역(DA)와 인접한 영역에 배치될 수 있다. 또한, 더미화소(Pd)는 제2영역(R2)의 우측, 상측 및 하측에서 표시영역(DA)과 인접한 영역에 배치될 수 있다.
더미화소(Pd)가 제1영역(R1) 및/또는 제2영역(R2)을 둘러싸도록 배치되는 것은 더미화소(Pd)가 화소(P)와 제1영역(R1) 사이, 및/또는 화소(P)와 제2영역(R2) 사이에 배치됨을 의미할 수 있다. 이에 따라, 더미화소(Pd)는 제1영역(R1) 및/또는 제2영역(R2) 주변에서 발생할 수 있는 정전기 방전으로부터 표시영역(DA)의 화소(P)들을 보호할 수 있다. 즉, 는 제1영역(R1) 및/또는 제2영역(R2) 주변에서 정전기가 발생할 경우, 더미화소(Pd)가 버퍼 역할을 하여, 화소(P)들에 정전기 방전으로 인한 큰 전압이 전달되지 않게 할 수 있다.
도 6a 내지 도 6c는 본 발명의 실시예들에 따른 화소(P)와 더미화소(Pd)의 개략적인 단면도이다.
도 6a을 참조하면, 화소(P)는 적어도 하나의 박막트랜지스터(TFT)를 포함하는 화소회로(PC) 및 표시요소로써 유기발광다이오드(OLED)를 포함할 수 있다. 더미화소(Pd)는 적어도 하나의 더미 박막트랜지스터(TFT')을 포함하는 더미 화소회로(PC')를 포함할 수 있다. 일부 실시예에 있어서, 화소회로(PC)와 더미 화소회로(PC')는 동일한 구조를 가질 수 있다.
더미화소(Pd)는 표시요소의 일부 구성이 제거되어 더미 화소회로(PC')에 전기적 신호가 인가되더라도 발광하지 않게 구성될 수 있다.
본 실시예에서는, 더미화소(Pd)는 화소(P)와 비교할 때, 유기발광다이오드(OLED)의 화소전극(310)이 배치되지 않음으로써, 비발광을 구현하고 있다. 그러나, 이에 한정되지 않는다. 더미화소(Pd) 영역에는 대향전극(330)이 배치되지 않을 수 있는 등 다양한 변형이 가능하다.
도 6a에 있어서, 화소회로(PC) 및 더미 화소회로(PC')에 포함되는 박막트랜지스터(TFT, TFT')들 중 하나를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터(TFT, TFT')는 복수, 예컨대 2 ~ 7개로 구비될 수 있는 등 다양한 변형이 가능하다.
이하, 화소(P) 및 더미화소(Pd)의 구조를 적층 순서대로 살펴보도록 한다.
기판(100)은 글라스재, 세라믹재, 금속재, 또는 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있다. 기판(100)이 플렉서블 또는 벤더블 특성을 갖는 경우, 기판(100)은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르이미드(polyetherimide, PEI), 폴리에틸렌나프탈레이트(polyethyelenen naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyelene terepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 기판(100)은 상기 물질의 단층 또는 다층구조를 가질 수 있으며, 다층구조의 경우 무기층을 더 포함할 수 있다. 일부 실시예에서, 기판(100)은 유기물/무기물/유기물의 구조를 가질 수 있다.
버퍼층(111)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
기판(100)과 버퍼층(111) 사이에는 배리어층(미도시)이 더 포함될 수 있다. 배리어층은 기판(100) 등으로부터의 불순물이 반도체층(A, A')으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 배리어층은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
버퍼층(111) 상에는 반도체층(A, A')이 배치될 수 있다. 반도체층(A, A')은 비정질 실리콘을 포함하거나, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A, A')은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 일부 실시예에서, 반도체층(A, A')은 Zn 산화물계 물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있다. 또 다른 실시예에서, 반도체층(A, A')은 ZnO에 인듐(In), 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체일 수 있다. 반도체층(A, A')은 채널영역과 상기 채널영역의 양옆에 배치된 소스 영역 및 드레인 영역을 포함할 수 있다. 반도체층(A, A')은 단층 또는 다층으로 구성될 수 있다.
반도체층(A, A') 상에는 제1게이트절연층(112)을 사이에 두고, 상기 반도체층(A, A')과 적어도 일부 중첩되도록 게이트전극(G. G')이 배치된다. 게이트전극(G, G')은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 게이트전극(G, G')은 Mo의 단층일 수 있다.
제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
게이트전극(G, G')을 덮도록 제2게이트절연층(113)이 구비될 수 있다. 제2게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
스토리지 커패시터(Cst, Cst')의 제1스토리지 축전판(CE1, CE1')은 박막트랜지스터(TFT, TFT')와 중첩할 수 있다. 예컨대, 박막트랜지스터(TFT, TFT')의 게이트전극(G, G')은 스토리지 커패시터(Cst, Cst')의 제1스토리지 축전판(CE1, CE1')으로의 기능을 수행할 수 있다.
스토리지 커패시터(Cst, Cst')의 제2스토리지 축전판(CE2, CE2')은 제2게이트절연층(113)을 사이에 두고 제1스토리지 축전판(CE1, CE2')과 중첩한다. 이 경우, 제2게이트절연층(113)은 스토리지 커패시터(Cst, Cst')의 유전체층의 기능을 할 수 있다. 제2스토리지 축전판(CE2, CE2')은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제2스토리지 축전판(CE2, CE2') Mo의 단층이거나 또는 Mo/Al/Mo의 다층일 수 있다.
도면에서, 스토리지 커패시터(Cst, Cst')는 박막트랜지스터(TFT, TFT')과 중첩하는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 스토리지 커패시터(Cst, Cst')는 박막트랜지스터(TFT, TFT')과 비중첩되도록 배치될 수 있는 등 다양한 변형이 가능하다.
스토리지 커패시터(Cst, Cst')의 제2스토리지 축전판(CE2, CE2')을 덮도록 층간절연층(115)이 구비될 수 있다. 층간절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
소스전극(S, S') 및 드레인전극(D, D')은 층간절연층(115) 상에 배치될 수 있다. 소스전극(S, S') 및 드레인전극(D, D')은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(S, S')과 드레인전극(D, D')은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
소스전극(S, S')과 드레인전극(D, D') 상에는 평탄화층이 배치될 수 있다. 이때, 상기 평탄화층은 적어도 한 개 이상 구비될 수 있다. 이하에서는 설명의 편의를 위하여 상기 평탄화층이 제1평탄화층(117)과 제2평탄화층(118)을 포함하는 실시예에 대해서 상세히 설명하기로 한다.
제1평탄화층(117) 및 제2평탄화층(118)이 위치하며, 제2평탄화층(118) 상에 화소(P) 영역에는 유기발광다이오드(OLED)가 위치할 수 있다. 일부 실시예에서, 제2평탄화층(118)은 생략될 수 있다.
제1평탄화층(117) 및 제2평탄화층(118)은 화소전극(310)이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다. 제1평탄화층(117) 및 제2평탄화층(118)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 이러한, 제1평탄화층(117) 및 제2평탄화층(118)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 제1평탄화층(117) 및 제2평탄화층(118)은 무기 물질을 포함할 수 있다. 이러한, 제1평탄화층(117)및 제2평탄화층(118)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 제1평탄화층(117) 및 제2평탄화층(118)이 무기 물질로 구비되는 경우, 경우에 따라서 화학적 평탄화 폴리싱을 진행할 수 있다. 한편, 제1평탄화층(117)은 유기물질 및 무기물질을 모두 포함할 수도 있다.
기판(100)의 표시영역(DA)에 있어서, 제2평탄화층(118) 상에는 유기발광다이오드(OLED)가 배치된다. 유기발광다이오드(OLED)는 화소전극(310), 유기발광층을 포함하는 중간층(320) 및 대향전극(330)을 포함한다.
제1평탄화층(117) 및 제2평탄화층(118)에는 박막트랜지스터(TFT)의 소스전극(S) 및 드레인전극(D) 중 어느 하나를 노출시키는 비아홀이 존재하며, 화소전극(310)은 상기 비아홀을 통해 소스전극(S) 또는 드레인전극(D)과 콘택하여 박막트랜지스터(TFT)와 전기적으로 연결된다.
화소전극(310)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소전극(310)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 화소전극(310)은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
제2평탄화층(118) 상에는 화소정의막(119)이 배치될 수 있으며, 화소정의막(119)은 표시영역(DA)에서 각 화소전극(310)들에 대응하는 개구부, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구부(OP)를 가짐으로써 화소(P)의 발광영역을 정의할 수 있다. 또한, 화소정의막(119)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)는 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
상기 화소정의막(119)의 개구부(OP)에 의해서 화소(P), 즉, 화소(P)의 발광영역이 정의될 수 있다. 즉, 화소(P)의 가장자리는 화소정의막(119)의 개구부(OP)의 가장자리를 의미할 수 있다. 또한, 화소정의막(119)의 개구부(OP)의 가장자리는 화소전극(310)이 상기 개구부(OP)에 의해서 노출되는 경계를 의미할 수 있다.
유기발광다이오드(OLED)의 중간층(320)은 유기발광층(321) 및 유기발광층(321) 상부 및 하부에 배치될 수 있는 제1공통층(322) 및 제2공통층(323)을 포함할 수 있다.
유기발광층(321)은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기발광층(321)은 저분자 유기물 또는 고분자 유기물일 수 있다.
제1공통층(322)은 정공 주입층(HIL: hole injection layer) 및/또는 정공 수송층(HTL: hole transport layer)을 포함할 수 있으며, 제2공통층(323)은 전자 수송층(ETL: electron transport layer) 및/또는 전자 주입층(EIL: electron injection layer)을 포함할 수 있다.
중간층(320)은 복수의 화소전극(310) 각각에 대응하여 배치될 수 있다. 그러나, 이에 한정되지 않는다. 중간층(320)은 복수의 화소전극(310)에 걸쳐서 일체인 층, 예컨대, 제1공통층(322) 및/또는 제2공통층(323)을 포함할 수 있는 등 다양한 변형이 가능하다. 제1공통층(322) 및/또는 제2공통층(323)은 생략될 수 있다.
대향전극(330)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향전극(330)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향전극(330)은 표시영역(DA) 및 주변영역(PA)에 걸쳐 배치되며, 중간층(320)과 화소정의막(119)의 상부에 배치될 수 있다. 대향전극(330)은 복수의 유기발광다이오드(OLED)들에 있어서 일체(一體)로 형성되어 복수의 화소전극(310)에 대응할 수 있다.
화소전극(310)이 반사전극, 대향전극(330)이 투광성 전극으로 구비되는 경우, 중간층(320)에서 방출되는 광은 대향전극(330) 측으로 방출되어, 디스플레이 장치는 전면(全面) 발광형이 될 수 있다. 화소전극(310)이 투명 또는 반투명 전극으로 구성되고, 대향전극(330)이 반사 전극으로 구성되는 경우, 중간층(320)에서 방출된 광은 기판(100) 측으로 방출되어, 디스플레이 장치는 배면 발광형이 될 수 있다. 그러나, 본 실시예는 이에 한정되지 않는다. 본 실시예의 디스플레이 장치는 전면 및 배면 양 방향으로 광을 방출하는 양면 발광형일 수도 있다.
기판(100)의 제1비표시영역(NDA1)에 배치되는 더미화소(Pd)는 화소(P)와 달리 화소전극을 포함하지 않으며, 화소정의막(119)은 더미화소(Pd)에 대응되는 개구를 구비하지 않을 수 있다. 즉, 화소정의막(119)은 더미화소(Pd)에 대응하여 평탄한 상면을 가질 수 있다. 이는 화소정의막(119)는 유기물질로 구비되어, 노광 및 경화로 형성될 수 있는 바, 패턴 밀도에 의한 불균일에 기여하지 않을 수 있기 때문이다.
더미화소(Pd) 영역에서, 화소정의막(119) 상에는 중간층(320)이 배치될 수 있다. 중간층(320)이 배치된다고 하더라도, 더미화소(Pd)는 화소전극을 구비하지 않는 바, 중간층(320)에 의한 발광은 발생하지 않는다.
도 6a에 있어서, 더미화소(Pd) 영역에는 화소(P)에 배치된 중간층(320)과 동일하게 유기발광층(321), 제1공통층(322), 제2공통층(323)이 모두 배치되는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다.
도 6b에서와 같이, 화소(P) 영역에는 유기발광층(321), 제1공통층(322), 제2공통층(323)이 배치되고, 더미화소(Pd) 영역에는 유기발광층(321)은 배치되지 않고, 제1공통층(322)과 제2공통층(323)만 배치될 수 있다. 이 경우, 더미화소(Pd) 영역에서 제1공통층(322)와 제2공통층(323)은 직접 콘택할 수 있다.
또는, 도 6c에서와 같이, 화소(P) 영역에는 중간층(320)이 배치되되, 더미화소(Pd) 영역에는 중간층(320)이 배치되지 않을 수 있는 등 다양한 변형이 가능하다. 이 경우, 더미화소(Pd) 영역에서 대향전극(330)은 화소정의막(119)의 상면에 직접 콘택할 수 있다.
한편, 도 6a 내지 도 6c에서 대향전극(330)은 더미화소(Pd) 영역에도 공통으로 배치되는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 도 6d와 같이 대향전극(330)은 더미화소(Pd)에 대응하여 배치되지 않을 수 있다. 이 경우, 더미화소(Pd)에는 도면과 같이, 화소전극과 동일한 층에 동일한 물질로 배치된 도전층(310'), 및 중간층(320)의 유기발광층(321), 제1공통층(322), 제2공통층(323)이 배치될 수 있다. 그러나, 이에 한정되지 않는다. 상기 도전층(310'), 유기발광층(321), 제1공통층(322), 제2공통층(323) 적어도 하나는 생략될 수 있음은 물론이다.
대향전극(330)은 오픈 마스크를 이용하여 표시 패널 전체에 걸쳐 형성되고 있는 바, 공정상 대향전극(330)이 화소(P) 및 더미화소(Pd)에 대응되도록 배치되는 것이 유리할 수 있다.
대향전극(330) 상부에는 캡핑층(340)이 배치될 수 있다. 캡핑층(340)은 대향전극(330)보다 낮은 굴절률을 가지며, 유기발광층(321)을 포함하는 중간층(320)에서 발생된 빛이 전반사되어 외부로 방출되지 않는 비율을 감소시켜 광효율을 향상시키는 역할을 할 수 있다.
예시적으로, 캡핑층(340)은 폴리(3,4-에틸렌디옥시티오펜)(Poly(3,4- ethylenedioxythiophene), PEDOT), 4,4'－비스[N-(3-메틸페닐)-N-페닐 아미노]비페닐(TPD), 4,4',4''-트리스[(3-메틸페닐)페닐 아미노]트리페닐아민(m-MTDATA), 1,3,5-트리스[N,N-비스(2-메틸페닐)-아미노]-벤젠(o-MTDAB), 1,3,5-트리스[N,N-비스(3-메틸페닐)-아미노]-벤젠(m-MTDAT), 1,3,5-트리스[N,N-비스(4-메틸페닐)-아미노]-벤젠(p-MTDAB), 4,4'－비스[N,N-비스(3-메틸페닐)-아미노]-디페닐메탄(BPPM), 4,4'－디카르바졸릴-1,1'－비페닐(CBP), 4,4',4''-트리스(N-카르바졸)트리페닐아민(TCTA), 2,2',2''-(1,3,5-벤젠톨릴)트리스-[1-페닐-1H-벤조이미다졸](TPBI), 및 3-(4-비페닐)-4-페닐-5-t-부틸페닐-1,2,4-트리아졸(TAZ)과 같은 유기물을 포함할 수 있다.
또는, 캡핑층(340)은 산화 아연(zinc oxide), 산화 티타늄(titanium oxide), 산화 지르코늄(zirconium oxide), 산화 질소(silicon nitride), 산화 나이오븀(niobium oxide), 산화 탄탈(tantalum oxide), 산화 주석(tin oxide), 산화 니켈(nickel oxide), 질화 인듐(indium nitride), 및 질화 갈륨(gallium nitride)과 같은 무기물을 포함할 수 있다. 물론, 캡핑층(340)을 형성할 수 있는 물질은 이에 한정되는 것은 아니며 다양한 물질들로 형성될 수 있다.
캡핑층(340)상에는 커버층(미도시)이 배치될 수 있다. 커버층은 플라즈마 등을 이용한 후속 공정 과정에서 발생할 수 있는 손상으로부터 유기발광소자(OLED)를 보호한다. 커버층은 플루오린화 리튬(LiF; lithium fluoride)을 포함할 수 있다.
도 6e 내지 도 6f는 본 발명의 실시예들에 따른 화소를 나타낸 단면도이다.
도 6e을 참고하면, 화소(P)는 복수개의 평탄화층을 포함할 수 있다. 이때, 6e에 도시된 바와 같이 복수개의 평탄화층이 제1평탄화층(117), 제2평탄화층(118)을 포함하는 경우 제1평탄화층(117)과 제2평탄화층(118) 사이에는 연결전극(CM)이 배치될 수 있다. 이러한 연결전극(CM)은 유기발광다이오드(OLED)의 화소전극(310)과 박막트랜지스터(TFT)를 연결할 수 있다.
도 6f를 참고하면, 6f에 도시된 바와 같이 복수개의 평탄화층이 제1평탄화층(116), 제2평탄화층(117) 및 제3평탄화층(118)을 포함하는 경우 연결전극은 복수개 구비되는 것도 가능하다. 이러한 경우 복수개의 연결전극은 제1평탄화층(116)과 제2평탄화층(117) 사이에 배치되는 제1연결전극(CM) 및 제2평탄화층(117)과 제3평탄화층(118) 사이에 배치되는 제2연결전극(CM′)을 포함할 수 있다. 이러한 경우 제1연결전극(CM)은 박막트랜지스터(TFT) 및 제2연결전극(CM′)을 연결할 수 있으며, 제2연결전극(CM′)은 제1연결전극(CM)과 화소전극(310)을 연결할 수 있다.
도 7a 및 도 7b는 본 발명의 실시예들에 따른 표시 패널의 화소를 개략적으로 나타낸 등가 회로도이다.
도 7a를 참조하면, 각 화소(P)는 화소회로(PC), 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
스위칭 박막트랜지스터(T2)는 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 따라 데이터라인(DL)으로부터 입력된 데이터 전압을 구동 박막트랜지스터(T1)로 전달한다. 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2)와 구동전압라인(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압라인(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압라인(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압라인(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)는 공통전압(ELVSS)을 공급받을 수 있다.
도 7a는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있음은 물론이다.
도 7b를 참조하면, 화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 박막트랜지스터들 및 스토리지 커패시터는 신호라인(SL, SIL, EL, DL), 초기화전압라인(VL), 및 구동전압라인(PL)에 연결될 수 있다.
도 7b에서는 각 화소(P)가 신호라인(SL, SIL, EL, DL), 초기화전압라인(VL), 및 구동전압라인(PL)에 연결된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 신호라인(SL, SIL, EL, DL) 중 적어도 어느 하나, 초기화전압라인(VL)과 구동전압라인(PL) 등은 이웃하는 화소들에서 공유될 수 있다.
복수의 박막트랜지스터는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
신호라인은 스캔신호(GW)를 전달하는 스캔라인(SL), 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)에 이전 스캔신호(SI)를 전달하는 이전 스캔라인(SIL), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(EM)를 전달하는 발광제어라인(EL), 스캔라인(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터라인(DL)을 포함한다. 구동전압라인(PL)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 초기화전압라인(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint)을 전달한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 구동전압라인(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광소자(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔라인(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터라인(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압라인(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL)을 통해 전달받은 스캔신호(GW)에 따라 턴-온되어 데이터라인(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔라인(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1), 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔신호(GW)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1초기화 박막트랜지스터(T4)의 제1초기화 게이트전극(G4)은 이전 스캔라인(SIL)에 연결되어 있고, 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4)은 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)과 초기화전압라인(VL)에 연결되어 있으며, 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔라인(SIL)을 통해 전달받은 이전 스캔신호(GI)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광제어라인(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 구동전압라인(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광제어라인(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7) 및 유기발광소자(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어라인(EL)을 통해 전달받은 발광제어신호(EM)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광소자(OLED)에 전달되어 유기발광소자(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제2초기화 박막트랜지스터(T7)의 제2초기화 게이트전극(G7)은 이전 스캔라인(SIL)에 연결되어 있고, 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 유기발광소자(OLED)의 화소전극에 연결되어 있으며, 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)은 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4) 및 초기화전압라인(VL)에 연결되어 있다. 제2초기화 박막트랜지스터(T7)는 이전 스캔라인(SIL)을 통해 전달받은 이전 스캔신호(GI)에 따라 턴-온되어 유기발광소자(OLED)의 화소전극을 초기화시킨다.
도 7b에서는 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 이전 스캔라인(SIL)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4)는 이전 스캔라인(SIL)에 연결되어 이전 스캔신호(GI)에 따라 구동하고, 제2초기화 박막트랜지스터(T7)는 별도의 신호라인(예컨대, 이후 스캔라인)에 연결되어 상기 신호라인에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)은 구동전압라인(PL)에 연결되어 있으며, 유기발광소자(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 7b에서는 보상 박막트랜지스터(T3)와 제1초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)와 제1초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다.
도 7a와 도 7b에서 개시한 화소(P)에 포함된 화소회로(PC)는 더미화소(Pd)에 포함된 더미화소회로(PC')에도 적용될 수 있다.
도 8은 본 발명의 일 실시예에 따른 화소회로의 평면 배치도이다.
도 8을 참고하면, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)는, 반도체층(1130)을 따라 배치된다. 반도체층(1130)은 무기 절연물질인 버퍼층이 형성된 기판 상에 배치된다.
반도체층(1130)의 일부 영역들은, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)의 반도체층들에 해당한다. 바꾸어 말하면, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)의 반도체층들은 서로 연결되며 다양한 형상으로 굴곡진 것으로 이해할 수 있다.
반도체층(1130)은 채널영역 및 채널영역 양측의 소스영역 및 드레인영역을 포함하는데, 소스영역 및 드레인영역은 해당하는 박막트랜지스터의 소스전극 및 드레인전극으로 이해될 수 있다. 이하는 편의상, 소스영역 및 드레인영역을 각각 소스전극 및 드레인전극으로 부른다.
구동 박막트랜지스터(T1)는 구동 채널영역에 중첩하는 구동 게이트전극(G1) 및 구동 채널영역 양측의 구동 소스전극(S1) 및 구동 드레인전극(D1)을 포함한다. 구동 게이트전극(G1)과 중첩하는 구동 채널영역은 오메가 형상과 같이 절곡된 형상을 가짐으로써 좁은 공간 내에 긴 채널길이를 형성할 수 있다. 구동 채널영역의 길이가 긴 경우 게이트 전압의 구동 범위(driving range)가 넓어지게 되어 유기발광다이오드(OLED)에서 방출되는 빛의 계조를 보다 정교하게 제어할 수 있으며, 표시 품질을 향상시킬 수 있다.
스위칭 박막트랜지스터(T2)는 스위칭 채널영역에 중첩하는 스위칭 게이트전극(G2) 및 스위칭 채널영역 양측의 스위칭 소스전극(S2) 및 스위칭 드레인전극(D2)을 포함한다. 스위칭 드레인전극(D2)은 구동 소스전극(S1)과 연결될 수 있다.
보상 박막트랜지스터(T3)는 듀얼 박막트랜지스터로, 2개의 보상 채널영역에 중첩하는 보상 게이트전극(G3)들을 구비할 수 있으며, 양 측에 배치된 보상 소스전극(S3) 및 보상 드레인전극(D3)을 포함할 수 있다. 보상 박막트랜지스터(T3)는 후술할 노드연결선(1174)을 통해 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 연결될 수 있다.
제1초기화 박막트랜지스터(T4)는 듀얼 박막트랜지스터로, 2개의 제1초기화 채널영역에 중첩하는 제1초기화 게이트전극(G4)을 구비하며, 양측에 배치된 제1초기화 소스전극(S4) 및 제1초기화 드레인전극(D4)을 포함할 수 있다.
동작제어 박막트랜지스터(T5)는 동작제어 채널영역에 중첩하는 동작제어 게이트전극(G5) 및 양측에 위치하는 동작제어 소스전극(S4) 및 동작제어 드레인전극(D5)을 포함할 수 있다. 동작제어 드레인전극(D5)은 구동 소스전극(S1)과 연결될 수 있다.
발광제어 박막트랜지스터(T6)는 발광제어 채널영역에 중첩하는 발광제어 게이트전극(G6), 및 양측에 위치하는 발광제어 소스전극(S6) 및 발광제어 드레인전극(D6)을 포함할 수 있다. 발광제어 소스전극(S6)은 구동 드레인전극(D1)과 연결될 수 있다.
제2초기화 박막트랜지스터(T7)는 제2초기화 채널영역에 중첩하는 제2초기화 게이트전극(G7), 및 양측에 위치하는 제2초기화 소스전극(S7) 및 제2초기화 드레인전극(D7)을 포함할 수 있다.
전술한 박막트랜지스터들은 신호라인(SL, SIL, EL, DL), 초기화전압라인(VL) 및 구동전압라인(PL)에 연결될 수 있다.
전술한 반도체층(1130) 상에는 절연층(들)을 사이에 두고 스캔라인(SL), 이전 스캔라인(SIL), 발광제어라인(EL), 및 구동 게이트전극(G1)이 배치될 수 있다.
스캔라인(SL)은 제1방향을 따라 연장될 수 있다. 스캔라인(SL)의 일 영역들은 스위칭 및 보상 게이트전극(G4, G7)에 해당할 수 있다. 예컨대, 스캔라인(SL) 중 제1 및 제2초기화 박막트랜지스터(T4, T7)의 채널영역들과 중첩하는 영역이 각각 제1 및 제2초기화 게이트전극(G4, G7)일 수 있다.
이전 스캔라인(SIL)은 제1방향을 따라 연장되되, 일부 영역들은 각각 제1 및 제2초기화 게이트전극(G4, G7)에 해당할 수 있다. 예컨대, 이전 스캔라인(SIL) 중 제1 및 제2초기화 박막트랜지스터(T4, T7)의 채널영역들과 중첩하는 영역이 각각 제1 및 제2초기화 게이트전극(G4, G7)일 수 있다.
발광제어라인(EL)은 제1방향을 따라 연장된다. 발광제어라인(EL)의 일 영역들은 각각 동작제어 및 발광제어 게이트전극(G5, G6)에 해당할 수 있다. 예컨대, 발광제어라인(EL) 중 동작제어 및 발광제어 구동박막트랜지스터(T6, T7)의 채널영역들과 중첩하는 영역이 각각 동작제어 및 발광제어 게이트전극(G5, G6)일 수 있다.
구동 게이트전극(G1)은 플로팅 전극으로, 전술한 노드연결선(1174)을 통해 보상 박막트랜지스터(T3)와 연결될 수 있다.
전술한 스캔라인(SL), 이전 스캔라인(SIL), 발광제어라인(EL), 및 구동 게이트전극(G1) 상에는 절연층(들)을 사이에 두고, 전극전압라인(HL)이 배치될 수 있다.
전극전압라인(HL)은 데이터라인(DL) 및 구동전압라인(PL)과 교차하도록 제1방향을 따라 연장될 수 있다. 전극전압라인(HL)의 일부는 구동 게이트전극(G1)의 적어도 일부를 커버하며, 구동 게이트전극(G1)과 함께 스토리지 커패시터(Cst)를 형성할 수 있다. 예컨대, 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1)이 되고 전극전압라인(HL)의 일부는 스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)이 될 수 있다.
스토리지 커패시터(Cst)의 제2스토리지 축전판(CE2)은 구동전압라인(PL)과 전기적으로 연결된다. 이와 관련하여, 전극전압라인(HL)은 전극전압라인(HL) 상에 배치된 구동전압라인(PL)과 콘택홀(CNT)을 통해 접속될 수 있다. 따라서, 전극전압라인(HL)은 구동전압라인(PL)과 동일한 전압 레벨(정전압)을 가질 수 있다. 예컨대, 전극전압라인(HL)은 +5V의 정전압을 가질 수 있다. 전극전압라인(HL)은 횡방향 구동전압라인으로 이해할 수 있다.
구동전압라인(PL)은 제2방향을 따라 연장되고, 구동전압라인(PL)과 전기적으로 연결된 전극전압라인(HL)은 제2방향에 교차하는 제1방향을 따라 연장되므로, 표시영역에서 복수의 구동전압라인(PL)들과 전극전압라인(HL)들은 그물 구조(mesh structure)를 이룰 수 있다.
본 실시예에서, 전극전압라인(HL)은 구동전압라인(PL)과 다른 층에 배치되며, 전극전압라인(HL)의 비저항은 구동전압라인(PL)의 비저항에 비해서 크게 구비될 수 있다.
전극전압라인(HL) 상에는 절연층(들)을 사이에 두고 데이터라인(DL), 구동전압라인(PL), 초기화연결선(1173), 및 노드연결선(1174)이 배치될 수 있다.
데이터라인(DL)은 제2방향으로 연장되며, 콘택홀(1154)을 통해 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)에 접속될 수 있다. 데이터라인(DL)의 일부는 스위칭 소스전극으로 이해될 수 있다.
구동전압라인(PL)은 제2방향으로 연장되며, 전술한 바와 같이 콘택홀(CNT)을 통해 전극전압라인(HL)에 접속된다. 또한, 콘택홀(1155)을 통해 동작제어 박막트랜지스터(T5)에 연결될 수 있다. 구동전압라인(PL)은 콘택홀(1155)을 통해 동작제어 드레인전극(D5)에 접속될 수 있다.
초기화연결선(1173)의 일단은 콘택홀(1152)을 통해 제1 및 제2초기화 박막트랜지스터(T4, T7)에 연결되고, 타단은 콘택홀(1151)을 통해 후술할 초기화전압라인(VL)과 연결될 수 있다.
노드연결선(1174)의 일단은 콘택홀(1156)을 통해 보상 드레인전극(D3)에 연결되고, 타단은 콘택홀(1157)을 통해 구동 게이트전극(G1)에 접속할 수 있다.
데이터라인(DL), 구동전압라인(PL), 초기화연결선(1173), 및 노드연결선(1174) 상에는 절연층(들)을 사이에 두고 초기화전압라인(VL)이 배치될 수 있다.
초기화전압라인(VL)은 제1방향으로 연장된다. 초기화전압라인(VL)은 초기화연결선(1173)을 통해 제1 및 제2초기화 박막트랜지스터(T4, T7)에 연결될 수 있다. 초기화전압라인(VL)은 정전압(예컨대, -2V 등)을 가질 수 있다.
초기화전압라인(VL)은 제2스토리지 축전판(CE2), 즉, 전극전압라인(HL)과 동일층 상에 배치되고, 동일한 물질을 포함할 수 있다. 표시영역(DA)에서, 유기발광다이오드(OLED)의 화소전극은 발광제어 박막트랜지스터(T6)에 연결될 수 있다. 화소전극은 콘택홀(1163)을 통해 접속메탈(1175)에 접속되고, 접속메탈(1175)은 콘택홀(1153)을 통해 발광제어 드레인전극(D6)에 접속할 수 있다.
도 9는 본 발명의 일 실시예에 따른 보조 화소회로의 등가회로도이다. 도 10은 도 9에 도시된 보조 화소회로의 평면도이다. 도 11은 도 10의 C-C′선을 따라 취한 단면도이다.
도 9 내지 도 10을 참고하면, 더미화소회로(PC′)은 상기 도 8에서 설명한 화소회로(P)와 거의 유사할 수 있다. 이하에서는 더미화소회로(PC′) 중 도 8의 화소회로(P)와 동일한 부호는 동일한 부재를 나타내므로 상세한 설명은 생략하기로 한다.
제3발광제어라인(ELc)과 구동전압라인(PL)은 서로 상이한 층에 배치될 수 있다. 예를 들면, 제3발광제어라인(ELc)은 제1게이트절연층(112), 제2게이트절연층(113) 또는 층간절연층(115) 상에 배치될 수 있다. 또한, 구동전압라인(PL)은 층간절연층(115), 제1평탄화층(117), 제2평탄화층(118) 또는 화소정의막(119) 상에 배치될 수 있다. 이러한 경우 평탄화층이 복수개의 평탄화층을 구비할 수 있는 바 구동전압라인(PL)은 복수개의 평탄화층 사이에 배치되는 것도 가능하다. 다만, 이하에서는 설명의 편의를 위하여 제3발광제어라인(ELc)은 제1게이트절연층(112) 상에 배치되며, 구동전압라인(PL)은 층간절연층(115) 상에 배치되는 경우를 중심으로 상세히 설명하기로 한다.
상기와 같은 경우 더미화소회로(PC′)의 제3발광제어라인(ELc)은 구동전압라인(PL)과 콘택홀(CNT1)과 연결될 수 있다. 구체적으로 제3발광제어라인(ELc)은 도 11에 도시된 바와 같이 제1게이트절연층(112) 상에 배치될 수 있으며, 구동전압라인(PL)은 층간절연층(115)에 배치될 수 있다. 이러한 경우 구동전압라인(PL)과 제3발광제어라인(ELc)을 서로 연결하기 위하여 콘택홀(CNT1)을 층간절연층(115)에서 제2게이트절연막(113)까지 형성할 수 있다.
상기와 같이 제3발광제어라인(ELc)과 구동전압라인(PL)을 형성하는 경우 제3발광제어라인(ELc)을 통하여 구동전압(ELVDD)이 인가될 수 있다. 이러한 경우 제3발광제어라인(ELc)과 연결되는 동작제어 박막트랜지스터(T5)이 Off 됨으로써 제3발광제어라인(ELc)와 다른 배선의 배치로 인하여 발생하는 기생 캐패시터의 영향을 받지 않을 수 있다. 이러한 경우 동작제어 박막트랜지스터(T5)는 P형일 수 있다.
즉, 상기와 같은 경우 동작제어 박막트랜지스터(T5)는 항상 Off를 유지함으로써 더미화소회로(PC′)의 작동을 중지함으로써 더미화소회로(PC′)와 다른 화소회로(P)를 연결하는 데이터라인(DL), 스캔라인(SL) 등을 통하여 화소회로(P)로 비정상의 신호가 전달되는 것을 방지할 수 있다.
구체적으로 더미화소회로(PC′)가 상기 도 7B 및 도 8에 도시된 바와 동일하게 형성되는 경우 제3발광제어라인(ELc)에 의도하지 않은 신호가 발생할 수 있다. 예를 들면, 제3발광제어라인(ELc)과 다른 배선, 외부 정전기 등으로 인하여 제3발광제어라인(ELc)에 전압 등과 같은 신호가 인가되면, 동작제어 박막트랜지스터(T5)가 On 될 수 있으며, 이러한 동작으로 인하여 다른 박막트랜지스터의 작동에 따라 더미화소회로(PC′) 외부로 의도하지 않은 신호가 제1비표시영역(NDA1) 외부의 화소회로(P)로 전달될 수 있다. 이때, 이러한 신호는
화소회로(P)에 실제 인가된 신호와 혼합되어 화소회로(P)의 오작동을 야기할 수 있다. 이러한 경우 화소회로(P)는 실제 인가된 신호에 따라 발광하거나 발광하지 않고, 반대로 동작하거나 실에 인가된 신호와 상이한 색을 발광할 수 있다.
그러나 상기와 같은 경우 더미화소회로(PC′)의 동작제어 박막트랜지스터(T5)를 항상 Off시키는 것이 가능하다.
따라서 표시 장치(1)는 제1비표시영역(NDA1)을 구비하는 경우 각 구동회로부에서 제1비표시영역(NDA1)에 배치된 더미 화소(Pd)를 통과하여 화소(P)로 전달하는 신호가 가변하는 것을 방지할 수 있다.
또한, 표시 장치(1)는 제3발광제어라인(ELc)와 다른 라인(또는 배선)의 배치로 인한 제3발광제어라인(ELc)에서 발생하는 오작동 신호를 미연에 방지하는 것이 가능하다.
도 12a는 본 발명의 다른 실시예에 따른 보조 화소회로의 일부를 보여주는 평면 배치도이다. 도 12b는 도 12a의 E-E′선을 따라 취한 단면도이다.
도 12a 및 도 12b를 참고하면, 더미화소회로(PC′)의 구동전압라인(PL)과 제3발광제어라인(ELc)은 도 8에 도시된 화소회로(P)의 콘택홀(1155)이 배치된 부분에서 서로 연결될 수 있다.
상기와 같은 경우 더미화소회로(PC′)의 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(C5)은 구동전압라인(PL)과 중첩되지 않을 수 있다. 이러한 경우 동작제어 박막 트랜지스터의 동작제어 소스전극(C5)과 구동전압라인(PL)은 서로 전기적으로 절연될 수 있다. 다른 실시예로써 더미화소회로(PC′)의 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(C5)은 구동전압라인(PL)과 적어도 일부 중첩되는 것은 가능하나 후술할 돌출부(ELc-1)와 중첩되지 않을 수 있다. 또 다른 실시예로써 더미화소회로(PC′)의 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(C5), 구동전압라인(PL) 및 후술할 돌출부(ELc-1)는 도 12a에 도시된 바와 같이 적어도 일부분이 서로 중첩되도록 배치되는 것도 가능하다. 이러한 경우 더미화소회로(PC′)의 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(C5), 구동전압라인(PL) 및 후술할 돌출부(ELc-1)는 서로 각각 분리되도록 다양한 층 상에 배치될 수 있다. 이하에서는 설명의 편의를 위하여 더미화소회로(PC′)의 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(C5), 구동전압라인(PL) 및 후술할 돌출부(ELc-1)은 적어도 일부분이 서로 중첩되도록 배치되는 경우를 중심으로 상세히 설명하기로 한다.
상기와 같은 경우 더미화소회로(PC′)의 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(C5)은 버퍼층(111) 상에 배치될 수 있다. 또한, 돌출부(ELc-1)는 제1게이트절연층(112) 상에 배치될 수 있다. 또한, 구동전압라인(PL)은 층간절연층(115) 상에 배치될 수 있다. 더미화소회로(PC′)의 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(C5)은 돌출부(ELc-1)와 제1게이트절연층(112)으로 서로 분리되며, 돌출부(ELc-1)는 구동전압라인(PL)은 제2게이트절연층(113) 및 층간절연층(115)로 서로 분리될 수 있다. 돌출부(ELc-1), 구동전압라인(PL) 및 박막트랜지스터(T5)의 동작제어 소스전극(C5)은 콘택홀(CNT1)을 통하여 서로 연결될 수 있다.
제3발광제어라인(ELc)은 돌출부(ELc-1)를 구비할 수 있다. 돌출부(ELc-1)는 제3발광제어라인(ELc)의 길이 방향으로부터 일정 각도를 형성하도록 제3발광제어라인(ELc)의 외면으로부터 돌출될 수 있다. 상기와 같은 돌출부(ELc-1)는 구동전압라인(PL) 및 박막트랜지스터(T5)의 동작제어 소스전극(C5)과 평면 상에서 적어도 일부분이 중첩될 수 있다.
상기와 같은 돌출부(ELc-1)는 콘택홀(CNT1)을 통하여 구동전압라인(PL)과 연결될 수 있다. 이러한 경우 도 12b에 도시된 바와 같이 콘택홀(CNT1)은 돌출부(ELc-1)와 박막트랜지스터(T5)의 동작제어 소스전극(C5) 사이에 배치된 각 층을 관통하도록 형성될 수 있다. 이때, 콘택홀(CNT1)은 구동전압라인(PL)도 관통하도록 형성될 수 있다.
구동전압라인(PL)과 제3발광제어라인(ELc)이 연결되는 경우 상기에서 설명한 바와 같이 더미화소회로(PC′)의 동작제어 박막트랜지스터(T5)에는 구동전압(ELVDD)가 인가되면, 동작제어 박막트랜지스터(T5)이 Off될 수 있다.
뿐만 아니라 상기와 같은 경우 동작제어 박막트랜지스터(T5)가 Off되는 것 이외에 동작제어 박막트랜지스터(T5)가 구동전압라인(PL)과 연결됨으로써 제3발광제어라인(ELc)에서 발생할 수 있는 오작동 신호가 데이터배선(DL)로 전달되는 것을 차단할 수 있다.
따라서 표시 장치(1)는 제1비표시영역(NDA1)을 구비하는 경우 각 구동회로부에서 제1비표시영역(NDA1)에 배치된 더미 화소(Pd)를 통과하여 화소(P)로 전달하는 신호가 가변하는 것을 방지할 수 있다.
도 13a는 본 발명의 다른 실시예에 따른 보조 화소회로의 일부를 보여주는 평면 배치도이다. 도 13b는 도 13b의 E-E′선을 따라 취한 단면도이다.
도 13a 및 도 13b를 참고하면, 더미화소회로(PC′)의 구동전압라인(PL)과 제3발광제어라인(ELc)은 도 8에 도시된 화소회로(P)의 콘택홀(1155)이 배치된 부분에서 서로 연결될 수 있다.
더미화소회로(PC′)의 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(C5), 구동전압라인(PL) 및 후술할 돌출부(ELc-1)는 도 13a에 도시된 바와 같이 적어도 일부분이 서로 중첩되도록 배치되는 것도 가능하다. 이러한 경우 더미화소회로(PC′)의 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(C5), 구동전압라인(PL) 및 후술할 돌출부(ELc-1)는 서로 각각 분리되도록 다양한 층 상에 배치될 수 있다.
상기와 같은 경우 더미화소회로(PC′)의 동작제어 박막트랜지스터의 동작제어 소스전극(C5)은 버퍼층(111) 상에 배치될 수 있다. 또한, 돌출부(ELc-1)는 제1게이트절연층(112) 상에 배치될 수 있다. 또한, 구동전압라인(PL)은 층간절연층(115) 상에 배치될 수 있다. 이러한 경우 더미화소회로(PC′)의 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(C5)은 돌출부(ELc-1)와 제1게이트절연층(112)으로 서로 분리되며, 돌출부(ELc-1)는 구동전압라인(PL)은 제2게이트절연층(113) 및 층간절연층(115)으로 서로 분리될 수 있다. 이러한 경우 돌출부(ELc-1), 동작제어 박막트랜지스터의 동작제어 소스전극(C5)는 구동전압라인(PL)은 콘탤홀(CNT1)을 통하여 서로 연결될 수 있다.
제3발광제어라인(ELc)은 돌출부(ELc-1)를 구비할 수 있다. 돌출부(ELc-1)는 제3발광제어라인(ELc)의 길이 방향으로부터 일정 각도를 형성하도록 제3발광제어라인(ELc)의 외면으로부터 돌출될 수 있다. 상기와 같은 돌출부(ELc-1)는 구동전압라인(PL)과 평면 상에서 적어도 일부분이 중첩될 수 있다.
동작제어 박막트랜지스터의 동작제어 소스전극(C5)는 일부가 절곡되며, 동작제어 박막트랜지스터의 동작제어 소스전극(C5)의 절곡된 부분은 구동전압라인(PL) 및 돌출부(ELc-1)의 하면에 배치될 수 있다.
상기와 같은 돌출부(ELc-1)는 콘택홀(CNT1)을 통하여 구동전압라인(PL) 및 동작제어 박막트랜지스터의 동작제어 소스전극(C5)과 연결될 수 있다. 이러한 경우 도 13b에 도시된 바와 같이 콘택홀(CNT1)은 돌출부(ELc-1)와 구동전압라인(PL) 사이에 배치된 각 층 및 구동전압라인(PL)과 동작제어 박막트랜지스터의 동작제어 소스전극(C5) 사이에 배치된 층을 관통하도록 형성될 수 있다. 이러한 경우 평면 상에서 볼 때 콘택홀(CNT1)은 돌출부(ELc-1), 구동전압라인(PL) 및 동작제어 박막트랜지스터의 동작제어 소스전극(C5)의 상면 상에 배치될 수 있다.
구동전압라인(PL)과 제3발광제어라인(ELc)이 연결되는 경우 상기에서 설명한 바와 같이 더미화소회로(PC′)의 동작제어 박막트랜지스터(T5)에는 구동전압(ELVDD)가 인가되면, 동작제어 박막트랜지스터(T5)이 Off될 수 있다.
뿐만 아니라 상기와 같은 경우 동작제어 박막트랜지스터(T5)가 Off되는 것 이외에 동작제어 박막트랜지스터(T5)와 구동전압라인(PL)과 연결됨으로써 제3발광제어라인(ELc)에서 발생할 수 있는 오작동 신호가 데이터배선(DL)로 전달되는 것을 차단할 수 있다.
따라서 표시 장치(1)는 제1비표시영역(NDA1)을 구비하는 경우 각 구동회로부에서 제1비표시영역(NDA1)에 배치된 더미 화소(Pd)를 통과하여 화소(P)로 전달하는 신호가 가변하는 것을 방지할 수 있다.
또한, 표시 장치(1)는 제3발광제어라인(ELc)와 다른 라인(또는 배선)의 배치로 인한 제3발광제어라인(ELc)에서 발생하는 오작동 신호를 미연에 방지하는 것이 가능하다.
도 14는 본 발명의 또 다른 실시예에 따른 보조 화소회로의 등가회로도이다. 도 15는 도 14에 도시된 보조 화소회로의 평면 배치도이다.
도 14 및 도 15를 참고하면, 더미화소회로(PC′)는 구동전압라인(PL)과 스위칭 박막트랜지스터(T2)를 전기적으로 절연시킬 수 있다.(도 14 및 도 15의 CU 참고) 구체적으로 구동전압라인(PL)과 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)을 서로 연결하지 않을 수 있다. 이러한 경우 도 8에 도시된 화소회로(P)의 콘택홀(1154)를 생략할 수 있다.
상기와 같은 경우 데이터라인(DL)은 복수개의 더미화소회로(PC′) 중 일부와 복수개의 화소회로(P) 중 일부를 연결할 수 있다. 즉, 데이터라인(DL)은 기판(100)의 장변 방향으로 연장됨으로써 표시 영역(DA)을 통과하여 제1비표시영역(NDA1)을 통과할 수 있다.
상기와 같은 경우 제3발광제어라인(ELc)에서 비정상 신호가 발생하는 경우에도 이러한 신호가 데이터라인(DL)으로 전달되는 것을 방지할 수 있다.
특히 상기와 같이 제3발광제어라인(ELc)에서 신호가 발생하는 경우 각 트랜지스터가 동작하더라도 데이터라인(DL)과 스위칭 박막트랜지스터(T2)이 연결되지 않음으로써 스위칭 박막트랜지스터(T2)의 동작에 따라서 신호가 데이터라인(DL)으로 전달되지 않을 수 있다. 이러한 경우 데이터라인(DL)을 통하여 전달되는 신호를 교란시키지 않을 수 있다.
따라서 표시 장치(1)는 제1비표시영역(NDA1)을 구비하는 경우 각 구동회로부에서 제1비표시영역(NDA1)에 배치된 더미 화소(Pd)를 통과하여 화소(P)로 전달하는 신호가 가변하는 것을 방지할 수 있다.
또한, 표시 장치(1)는 제3발광제어라인(ELc)와 다른 라인(또는 배선)의 배치로 인한 제3발광제어라인(ELc)에서 발생하는 오작동 신호를 미연에 방지하는 것이 가능하다.
도 16은 본 발명의 또 다른 실시예에 따른 보조 화소회로의 평면 배치도이다.
도 16을 참고하면, 더미화소회로(PC′)는 도 10에 도시된 바와 같이 제3발광제어라인(ELc)과 구동전압라인(PL)을 연결하고, 도 15에 도시된 바와 같이 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)과 데이터라인(DL)은 서로 전기적으로 절연될 수 있다.
상기와 같은 경우 제3발광제어라인(ELc)으로 구동전압(ELVDD)가 인가됨으로써 동작제어 박막트랜지스터(T5)를 Off 시킬 수 있다. 뿐만 아니라 스위칭 소스전극(S2)과 데이터라인(DL)을 서로 연결하지 않음으로써 동작제어 박막트랜지스터(T5)가 혹시 작동하는 경우라고 하더라도 스위칭 소스전극(S2)을 통하여 더미 화소(Pd)에서 발생한 신호가 데이터라인(DL)으로 전달되는 것을 방지할 수 있다.
따라서 표시 장치(1)는 제1비표시영역(NDA1)을 구비하는 경우 각 구동회로부에서 제1비표시영역(NDA1)에 배치된 더미 화소(Pd)를 통과하여 화소(P)로 전달하는 신호가 가변하는 것을 방지할 수 있다.
또한, 표시 장치(1)는 제3발광제어라인(ELc)와 다른 라인(또는 배선)의 배치로 인한 제3발광제어라인(ELc)에서 발생하는 오작동 신호를 미연에 방지하는 것이 가능하다.
상기와 같은 실시예는 상기에 한정되는 것은 아니며, 도 12에 도시된 바와 같이 제3발광제어라인(ELc)과 구동전압라인(PL)을 연결하는 것도 가능하다.
이러한 경우 구동전압라인(PL)은 동작제어 박막트랜지스터(T5)와 연결되지 않음으로써 제3발광제어라인(ELc)에서 발생한 오작동 신호를 데이터라인(DL)을 전달하지 않을 수 있다.
도 17은 본 발명의 또 다른 실시예에 따른 보조 화소회로의 평면 배치도이다.
도 17을 참고하면, 더미화소회로(PC′)는 도 8에 도시된 화소회로(P)와 유사할 수 있다. 이러한 경우 스위칭 박막트랜지스터(T2)은 서로 분리되어 전기적으로 절연되는 복수개의 스위칭 소스전극(S2)을 포함하는 것도 가능하다.(도 17의 CU-1참고) 예를 들면, 스위칭 박막트랜지스터(T2)는 제1스위칭 소스전극(S2-1)과 제2스위칭 소스전극(S2-2)을 포함할 수 있다. 이때, 제1스위칭 소스전극(S2-1)은 구동 박막트랜지스터(T1)와 연결되며, 동작제어 박막트랜지스터(T5)를 경유하여 구동전압라인(PL)과 연결될 수 있다. 제2스위칭 소스전극(S2-2)은 제1스위칭 소스전극(S2-1)과 서로 이격되도록 배치되어 제1스위칭 소스전극(S2-1)과 전기적으로 절연되며, 데이터라인(DL)과 콘택홀(1154)를 통하여 연결도리 수 있다.
상기와 같은 경우 도 14 및 도 15에서 설명한 바와 같이 제3발광제어라인(ELc)에서 발생하는 신호가 데이터라인(DL)으로 전달되는 것을 방지할 수 있다.
따라서 표시 장치(1)는 제1비표시영역(NDA1)을 구비하는 경우 각 구동회로부에서 제1비표시영역(NDA1)에 배치된 더미 화소(Pd)를 통과하여 화소(P)로 전달하는 신호가 가변하는 것을 방지할 수 있다.
또한, 표시 장치(1)는 제3발광제어라인(ELc)와 다른 라인(또는 배선)의 배치로 인한 제3발광제어라인(ELc)에서 발생하는 오작동 신호를 미연에 방지하는 것이 가능하다.
한편, 본 실시예에서는 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)이 단절된 형태로 도시되어 있으나 이에 한정하지 않고, 스위칭 드레인전극(D2), 구동 드레인전극(D1), 구동 소스전극(S1), 동작제어 드레인전극(D5) 및 동작제어 소스전극(S5) 중 적어도 하나가 상기에 도시된 스위칭 소스전극(S2)과 동일하거나 유사한 형태를 갖는 것도 가능하다.
도 18은 본 발명의 또 다른 실시예에 따른 보조 화소회로의 등가회로도이다.
도 18을 참고하면, 더미화소회로(PC′)는 도 8에 도시된 화소회로(P)와 동일한 형태를 가질 수 있다. 이때, 제3발광제어라인(ELc)과 구동부전원라인(VGHL)을 서로 별도로 형성한 후 제3발광제어라인(ELc)과 구동부전원라인(VGHL)을 서로 연결할 수 있다. 즉, 제3발광제어라인(ELc)과 구동부전원라인(VGHL)은 동일한 층 상에 서로 이격되도록 배치되며, 별도의 콘택홀 등을 통하여 서로 연결될 수 있다. 다른 실시예로서 제3발광제어라인(ELc)과 구동부전원라인(VGHL)은 서로 상이한 층에 서로 이격되도록 배치되며, 제3발광제어라인(ELc1)과 구동부전원라인(VGHL) 사이의 층이 별도의 콘택홀(미도시)를 통하여 서로 연결되는 것도 가능하다. 예를 들면, 구동부전원라인(VGHL)은 도 12b 또는 도 13b에 도시된 구동전압라인(PL)과 동일한 층 상에 배치되어 제3발광제어라인(ELc)와 연결되는 것도 가능하다. 또 다른 실시예로써 제3발광제어라인(ELc)과 구동부전원라인(VGHL)을 서로 동일한 층 상에 배치하면서 일체로 형성하는 것도 가능하다. 이하에서는 설명의 편의를 위하여 제3발광제어라인(ELc)과 구동부전원라인(VGHL)은 동일한 층에 배치되며, 일체로 형성하는 경우를 중심으로 상세히 설명하기로 한다.
상기와 같은 구동부전원라인(VGHL)은 표시 장치(미도시)의 단면으로 볼 때 구동전압라인(PL)과 상이한 층 상에 배치될 수 있다. 예를 들면, 도 12b 및 도 13를 기준으로 구동부전원라인(VGHL)은 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 제1평탄화층(117) 및 제2평탄화층(118) 중 하나의 층 상에 배치될 수 있다. 다른 실시예로써 구동부전원라인(VGHL)은 상기 표시 장치의 단면으로 볼 때 구동전압라인(PL)과 동일한 층에 배치될 수 있다. 이하에서는 설명의 편의를 위하여 구동부전원라인(VGHL)과 구동전압라인(PL)은 서로 상이한 층에 배치되는 경우를 중심으로 상세히 설명하기로 한다. 이러한 경우 구동부전원라인(VGHL)은 상기에서 설명한 제3발광제어라인(ELc)과 동일한 층에 배치될 수 있다.
상기와 같은 구동부전원라인(VGHL)은 구동전압라인(PL)과 연결되지 않고, 동작제어 박막트랜지스터(T5)를 통하여 연결될 수 있다. 이러한 경우 구동부전원라인(VGHL)을 통하여 발광제어전압(VGH)이 인가되면, 발광제어전압(VGH)은 고전압을 가지므로 동작제어 박막트랜지스터(T5)를 Off시킬 수 있다.
따라서 더미화소회로(PC′)에서는 별도의 신호가 생성되지 않으므로 데이터라인(DL)을 통하여 외부의 화소회로(미도시)를 오작동시키지 않을 수 있다.
한편, 상기와 같은 경우 이외에도 구동부전원라인(VGHL)은 도 10 또는 도 12a에 도시된 제3발광제어라인(ELc)과 동일한 형태를 가질 수 있다. 이러한 경우 구동부전원라인(VGHL)이 제3발광제어라인(ELc)과 동일한 층에 형성되는 경우 콘택홀(미도시)을 통하여 구동전압라인(PL)과 연결될 수 있다. 반면, 구동부전원라인(VGHL)이 구동전압라인(PL)과 동일한 층에 배치되는 경우 구동부전원라인(VGHL)과 구동전압라인(PL)은 일부분에서 서로 중첩되도록 배치되거나 서로 이격된 구동부전원라인(VGHL)과 구동전압라인(PL)을 연결하도록 기판(미도시)의 일면에 평행한 방향으로 콘택홀(미도시)를 형성하여 연결하는 것도 가능하다.
상기에서 설명한 바와 같이 동작제어 박막트랜지스터(T5)는 구동부전원라인(VGHL)을 통하여 발광제어전압(VGH)가 인가될 뿐만 아니라 구동전압(EVLDD)가 인가됨으로써 항상 Off 상태를 유지할 수 있다.
따라서 표시 장치(1)는 더미화소회로(PC′)에서는 별도의 신호가 생성되지 않으므로 데이터라인(DL)을 통하여 외부의 화소회로(미도시)를 오작동시키지 않을 수 있다.
도 19는 본 발명의 또 다른 실시예에 따른 보조 화소회로의 등가회로도이다.
도 19를 참고하면, 더미화소회로(PC′)는 도 18에 도시된 바와 유사할 수 있다. 이때, 데이터라인(DL)과 스위칭 박막트랜지스터(T2)은 서로 전기적으로 절연될 수 있다. 이러한 경우 스위칭 박막트랜지스터(T2)가 데이터라인(DL)과 절연되는 방법은 도 17에서 설명한 것과 동일 또는 유사하므로 상세한 설명은 생략하기로 한다.
더미화소회로(PC′)의 제3발광제어라인(ELc)에는 구동부전압라인(VGHL)이 연결될 수 있다. 이때, 제3발광제어라인(ELc)와 구동부전압라인(VGHL)이 연결되는 방법은 상기 도 18에서 설명한 것과 동일 또는 유사하므로 상세한 설명은 생략하기로 한다.
따라서 표시 장치(1)는 더미화소회로(PC′)에서는 별도의 신호가 생성되지 않으므로 데이터라인(DL)을 통하여 외부의 화소회로(미도시)를 오작동시키지 않을 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
EL: 발광제어라인 151: 연결배선
ELa: 제1발광제어라인 160: 제1전원공급배선
ELb: 제2발광제어라인 161: 제1연결배선
ELc: 제3발광제어라인 170: 제2전원공급배선
ELc-1: 돌출부 310: 화소전극
1: 표시 장치 320: 중간층
10: 표시 패널 330: 대향전극
20, 30: 제1 및 제2전자요소 340: 캡핑층
100: 기판 400A: 봉지기판
110: 제1구동회로부 400B: 박막봉지층
111: 버퍼층 100H,400AH,400BH: 관통홀
112: 제1게이트절연층 420: 유기봉지층
113: 제2게이트절연층 450: 실링부재
115: 층간절연층 1130: 반도체층
119: 화소정의막 1173: 초기화연결선
120: 제2구동회로부 1174: 노드연결선
140: 단자부 1175: 접속메탈
150: 데이터 구동회로
1151,1152,1153,1154,1155,1156,1157,1163,CNT,CNT1: 콘택홀

Claims (24)

  1. 제1영역 및 제2영역, 상기 제1영역 및 상기 제2영역을 둘러싸는 제1비표시영역, 및 상기 제1비표시영역의 테두리의 적어도 일부분을 둘러싸는 표시영역을 구비한 기판;
    상기 제1비표시영역에 배치되며, 비발광하는 복수의 더미화소들;
    상기 복수의 더미화소들 중 적어도 하나에 연결되는 복수의 발광제어라인들; 및
    상기 복수의 더미화소들에 구동전압을 공급하는 복수의 전원공급배선들;을 포함하며,
    상기 복수의 더미화소들 중 하나와 연결되는 상기 복수의 전원공급배선들 중 하나와 상기 복수의 발광제어라인들 중 하나는 서로 전기적으로 연결되는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 복수의 더미화소들 중 적어도 하나는 상기 제1영역과 상기 제2영역 사이에 배치되는 표시 장치.
  3. 제 1 항에 있어서,
    상기 발광제어라인과 상기 전원공급배선은 서로 상이한 층 상에 배치되며, 콘택홀로 연결되는 표시 장치.
  4. 제 1 항에 있어서,
    상기 발광제어라인은,
    상기 전원공급배선과 평면 상에서 중첩되도록 배치되어 상기 전원공급배선과 연결되는 돌출부;를 포함하는 표시 장치.
  5. 제 4 항에 있어서,
    상기 전원공급배선과 상기 돌출부는 콘택홀로 연결되는 표시 장치.
  6. 제 1 항에 있어서,
    상기 더미화소는 스위칭 박막트랜지스터를 포함하고,
    상기 스위칭 박막트랜지스터 중 적어도 일부분은 단절되는 표시 장치.
  7. 제 1 항에 있어서,
    상기 복수의 더미화소들에 데이터신호를 전달하는 복수의 데이터라인들;을 더 포함하고,
    상기 더미화소는 스위칭 박막트랜지스터를 포함하고,
    상기 데이터라인과 상기 더미화소의 스위칭 박막트랜지스터는 서로 전기적으로 절연되는 표시 장치.
  8. 제 1 항에 있어서,
    적어도 하나의 트랜지스터를 포함하는 화소회로 및 적어도 하나의 트랜지스터를 포함하는 상기 화소회로와 연결된 표시요소를 포함하는 복수개의 화소들;을 더 포함하고,
    상기 더미화소는 적어도 하나의 더미 트랜지스터를 포함하는 더미화소회로를 포함하는, 표시 장치.
  9. 제 8 항에 있어서,
    상기 화소회로 상에 배치되며, 상기 화소에 대응하여 개구부를 구비한 화소정의막;을 더 포함하며,
    상기 화소정의막은 상기 더미화소에 대응하여, 평탄한 상면을 가지는, 표시 장치.
  10. 제 1 항에 있어서,
    상기 제1영역 및 제2영역 중 적어도 하나에 대응되도록 배치되는 전자요소;를 더 포함하는 표시 장치.
  11. 제 1 항에 있어서,
    상기 제1영역의 크기 및 상기 제2영역의 크기는 서로 상이한 표시 장치.
  12. 제 1 항에 있어서,
    서로 마주보도록 상기 표시영역의 적어도 일부분을 둘러싸는 제2비표시영역에 배치되는 제1,2구동회로부;를 더 포함하는 표시 장치.
  13. 제 12 항에 있어서,
    상기 기판은 장변과 단변을 가지며, 상기 제1구동회로부와 상기 제2구동회로부는 상기 기판의 장변 방향으로 배열되는 표시 장치.
  14. 제1영역 및 제2영역, 상기 제1영역 및 상기 제2영역을 둘러싸는 제1비표시영역, 및 상기 제1비표시영역의 테두리의 적어도 일부분을 둘러싸는 표시영역을 구비한 기판;
    상기 제1비표시영역에 배치되어 비발광하며, 동작제어 박막트랜지스터를 포함한 복수의 더미화소들;
    서로 마주보도록 상기 표시영역의 테두리의 적어도 일부분을 둘러싸는 제2비표시영역에 배치되는 제1,2구동회로부; 및
    상기 제2비표시영역에 배치되며, 상기 제1구동회로부 및 상기 제2구동회로부 중 적어도 하나에 전원을 인가하는 구동부전원라인;을 포함하며,
    상기 더미화소의 동작제어 박막트랜지스터와 상기 구동부전원라인과 연결된, 표시 장치.
  15. 제 14 항에 있어서,
    상기 복수의 더미화소들 중 적어도 하나는 상기 제1영역과 상기 제2영역 사이에 배치되는 표시 장치.
  16. 제 14 항에 있어서,
    상기 구동부전원라인과 발광제어라인은 서로 상이한 층 상에 배치되는 표시 장치.
  17. 제 16 항에 있어서,
    상기 발광제어라인은 상기 구동부전원라인과 전기적으로 연결된 표시 장치.
  18. 제 14 항에 있어서,
    상기 더미화소는 스위칭 박막트랜지스터를 포함하고,
    상기 스위칭 박막트랜지스터 중 적어도 일부분은 단절되는 표시 장치.
  19. 제 14 항에 있어서,
    상기 복수의 더미화소들에 데이터신호를 전달하는 복수의 데이터라인들;을 더 포함하고,
    상기 더미화소는 스위칭 박막트랜지스터를 포함하고,
    상기 데이터라인과 상기 더미화소의 스위치 박막트랜지스터는 서로 전기적으로 절연되는 표시 장치.
  20. 제 14 항에 있어서,
    적어도 하나의 트랜지스터를 포함하는 화소회로 및 적어도 하나의 트랜지스터를 포함하는 상기 화소회로와 연결된 표시요소를 포함하는 복수개의 화소들;을 더 포함하고,
    상기 더미화소는 적어도 하나의 더미 트랜지스터를 포함하는 더미화소회로를 포함하는, 표시 장치.
  21. 제 19 항에 있어서,
    상기 화소회로 상에 배치되며, 상기 화소에 대응하여 개구부를 구비한 화소정의막;을 더 포함하며,
    상기 화소정의막은 상기 더미화소에 대응하여, 평탄한 상면을 가지는, 표시 장치.
  22. 제 14 항에 있어서,
    상기 제1영역 및 제2영역 중 적어도 하나에 대응되도록 배치되는 전자요소;를 더 포함하는 표시 장치.
  23. 제 14 항에 있어서,
    상기 기판은 장변과 단변을 가지며, 상기 제1구동회로부와 상기 제2구동회로부는 상기 기판의 장변 방향으로 배열되는 표시 장치.
  24. 제1영역 및 제2영역, 상기 제1영역 및 상기 제2영역을 둘러싸는 제1비표시영역, 및 상기 제1비표시영역의 테두리의 적어도 일부분을 둘러싸는 표시영역을 구비한 기판;
    상기 제1비표시영역에 배치되며, 비발광하며, 스위칭 박막 트랜지스터를 포함한 복수의 더미화소들;
    서로 마주보도록 상기 표시영역의 테두리의 적어도 일부분을 둘러싸는 제2비표시영역에 배치되는 제1,2구동회로부; 및
    상기 복수의 더미화소들에 데이터신호를 전달하는 복수의 데이터라인들;을 포함하며,
    상기 복수의 더미화소들의 스위칭 박막트랜지스터와 상기 데이터라인은 절연된, 표시 장치.
KR1020200109467A 2020-08-28 2020-08-28 표시 장치 Pending KR20220030380A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200109467A KR20220030380A (ko) 2020-08-28 2020-08-28 표시 장치
US17/445,694 US20220069033A1 (en) 2020-08-28 2021-08-23 Display apparatus
CN202110996237.XA CN114122076A (zh) 2020-08-28 2021-08-27 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200109467A KR20220030380A (ko) 2020-08-28 2020-08-28 표시 장치

Publications (1)

Publication Number Publication Date
KR20220030380A true KR20220030380A (ko) 2022-03-11

Family

ID=80359073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200109467A Pending KR20220030380A (ko) 2020-08-28 2020-08-28 표시 장치

Country Status (3)

Country Link
US (1) US20220069033A1 (ko)
KR (1) KR20220030380A (ko)
CN (1) CN114122076A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220149841A (ko) * 2021-04-30 2022-11-09 삼성디스플레이 주식회사 표시 장치
CN119314394A (zh) * 2022-09-06 2025-01-14 武汉天马微电子有限公司上海分公司 显示面板及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102592955B1 (ko) * 2016-06-17 2023-10-24 삼성디스플레이 주식회사 표시 패널, 및 이를 포함하는 전자 기기
KR102450621B1 (ko) * 2017-10-12 2022-10-06 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220069033A1 (en) 2022-03-03
CN114122076A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
CN111261085B (zh) 显示面板
KR102714931B1 (ko) 표시 패널
KR102516058B1 (ko) 표시 패널
CN107274837B (zh) 显示装置
KR20200068171A (ko) 표시 패널
KR20200015868A (ko) 표시 패널
US11502157B2 (en) Display panel
KR20210078650A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN111952336A (zh) 有机发光显示设备
KR20200131396A (ko) 표시 장치
CN114388578A (zh) 显示面板和包括该显示面板的显示装置
KR20220030380A (ko) 표시 장치
KR20220095400A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20230006692A (ko) 표시 장치
CN114078921A (zh) 显示设备
CN218353027U (zh) 显示设备
US20240324432A1 (en) Display apparatus
CN222339944U (zh) 显示设备
CN112490267A (zh) 显示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200828

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20230821

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20200828

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20241214

Patent event code: PE09021S01D