[go: up one dir, main page]

KR20180027947A - 반도체 패키지 및 그의 제조 방법 - Google Patents

반도체 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR20180027947A
KR20180027947A KR1020160115240A KR20160115240A KR20180027947A KR 20180027947 A KR20180027947 A KR 20180027947A KR 1020160115240 A KR1020160115240 A KR 1020160115240A KR 20160115240 A KR20160115240 A KR 20160115240A KR 20180027947 A KR20180027947 A KR 20180027947A
Authority
KR
South Korea
Prior art keywords
substrate
mold film
film
semiconductor package
external terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020160115240A
Other languages
English (en)
Other versions
KR102634389B1 (ko
Inventor
유재욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160115240A priority Critical patent/KR102634389B1/ko
Priority to US15/499,353 priority patent/US10468353B2/en
Publication of KR20180027947A publication Critical patent/KR20180027947A/ko
Priority to US16/270,184 priority patent/US10629544B2/en
Application granted granted Critical
Publication of KR102634389B1 publication Critical patent/KR102634389B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/782—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/011—Division of wafers or substrates to produce devices, each consisting of a single electric circuit element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

기판 상에 반도체 칩들을 실장하는 것, 상기 기판 상에 상기 반도체 칩들을 덮는 몰드막을 형성하는 것, 상기 기판의 하면 상에 외부 단자들을 형성하는 것, 상기 기판의 상기 하면 및 상기 외부 단자들 상에 분리막을 도포하는 것, 상기 기판 및 상기 몰드막을 절단하여, 상기 반도체 칩들을 개별적으로 분리시키는 것, 및 상기 기판의 측면 및 상기 몰드막을 둘러싸는 차폐부를 형성하는 것을 포함하는 반도체 패키지의 제조 방법을 제공한다.

Description

반도체 패키지 및 그의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF FABRICATING THE SAME}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 상세하게는 전자파 간섭 차폐 (electromagnetic interference(EMI) shield)부를 갖는 반도체 패키지 및 그 제조 방법에 관한 것이다.
각종 전자기기에 실장된 반도체 패키지들로부터 전자파가 발산되면, 그 주변에 실장된 반도체 패키지에까지 영향을 미칠 수 있다. 데이터가 전송되는 각 신호 라인 주위에는 전류의 흐름에 따라 유도되는 전자기장이 형성되며, 이러한 전자기장은 인접한 신호 라인을 통하여 전송되는 신호에 영향을 미치게 된다. 그 결과, 부품의 정상적인 동작을 방해하는 전자파 간섭(electromagnetic interference, EMI) 현상이 유발된다. 이러한 전자파 간섭(EMI)으로 인하여 전자장치 자체에 회로기능 약화 및 동작 불량 등의 기능 장애 및 고장을 유발하게 된다. 특히, 부품의 고속 동작을 위한 고주파 신호가 신호 라인을 통하여 전송되는 경우, EMI 현상은 더욱 심화된다.
본 발명이 해결하고자 하는 일 과제는 전자파 간섭 차폐부를 갖는 반도체 패키지를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 전자파 간섭 차폐부를 형성할 때, 기판 하면 및 외부 단자들의 손상을 막을 있는 반도체 패키지의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법은 기판 상에 반도체 칩들을 실장하는 것, 상기 기판 상에 상기 반도체 칩들을 덮는 몰드막을 형성하는 것, 상기 기판의 하면 상에 외부 단자들을 형성하는 것, 상기 기판의 상기 하면 및 상기 외부 단자들 상에 분리막을 도포하는 것, 상기 기판 및 상기 몰드막을 절단하여, 상기 반도체 칩들을 개별적으로 분리시키는 것, 및 상기 기판의 측면 및 상기 몰드막을 둘러싸는 차폐부를 형성하는 것을 포함할 수 있다.
상술한 기술적 과제들을 해결하기 위한 본 발명의 실시예들에 따른 반도체 패키지는 그의 하면 상에 외부 단자가 배치되는 기판, 상기 기판의 상면에 실장되는 반도체 칩, 상기 기판의 상기 상면 및 상기 반도체 칩을 덮는 몰드막, 상기 몰드막의 상면, 상기 몰드막의 측면 및 상기 기판의 측면을 덮는 차폐부, 및 상기 기판의 상기 하면을 덮는 분리막을 포함할 수 있다.
본 발명의 실시예들에 따른 반도체 패키지의 제조 방법은 기판의 하면 및 외부 단자들을 덮는 분리막을 형성하며, 분리막은 기판의 하면 상으로 오버 플로우되는 도전 물질과 외부 단자들의 단락을 방지할 수 있다. 이를 통해, 도전 물질은 기판의 측면을 덮을 수 있도록 증착될 수 있으며, 기판의 측면에서 발생하는 코팅 불량이 방지될 수 있다. 더하여, 분리막은 기판의 하면 및 외부 단자들을 덮어, 이들을 보호할 수 있다.
본 발명의 실시예들에 따른 반도체 패키지는 기판의 하면 및 외부 단자들을 덮고 있으며, 이를 통해 반도체 패키지의 하면을 보호할 수 있다. 분리막은 이후의 반도체 패키지의 실장 공정 시, 플럭스에 의해 용해되어 제거될 수 있다. 즉, 본 발명의 실시예들에 따른 분리막은 반도체 패키지의 실장 전에 발생할 수 있는 하부의 불량을 방지할 수 있다.
도 1 및 도 2는 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도들이다.
도 3 내지 도 8은 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 9는 분리막의 패터닝을 설명하기 위한 평면도이다.
도 10 내지 도 13은 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도면들 참조하여 본 발명의 개념에 따른 반도체 패키지를 설명한다.
도 1 및 도 2는 본 발명의 실시예들에 따른 반도체 패키지를 설명하기 위한 단면도들이다.
도 1을 참조하여, 본 발명의 실시예들에 따른 반도체 패키지(10)는 기판(100), 외부 단자(110), 반도체 칩(120), 몰드막(130), 차폐부(140) 및 분리막(150)을 포함할 수 있다.
기판(100)이 제공될 수 있다. 기판(100)은 하면(100a), 하면(100a)과 대향하는 상면(100b), 및 하면(100a)과 상면(100b)을 연결하는 측면(100c)을 가질 수 있다. 기판(100)은 인쇄 회로 기판(printed circuit board, PCB) 또는 반도체 기판을 포함할 수 있다.
기판(100)은 접지 패턴(102)을 포함할 수 있다. 접지 패턴들(102)은 기판(100) 내에 매립될 수 있다. 이때, 기판(100)의 측면(100c)은 접지 패턴들(102)을 노출시킬 수 있다.
기판(100)의 아래에 외부 단자들(110)이 배치될 수 있다. 상세하게는, 외부 단자들(110)은 기판(100)의 하면(100a) 상에 배치되는 단자 패드들(104) 상에 배치될 수 있다. 외부 단자들(110) 중 어느 일부는 접지 패턴들(102)과 전기적으로 연결될 수 있다.
기판(100) 상에 반도체 칩(120)이 배치될 수 있다. 반도체 칩(120)과 기판(100)은 기판(100)의 상면(100b) 상에 배치되는 칩 패드들(106)과 본딩 와이어들(122)을 통해 전기적으로 연결될 수 있다. 반도체 칩(120)은 외부 단자들(110)과 전기적으로 연결될 수 있다. 도 1에서는 하나의 반도체 칩(120)을 포함하는 것을 도시하였으나, 반도체 칩(120)은 복수로 제공될 수도 있다. 반도체 칩(120)은 로직 칩, 메모리 칩, 혹은 이들의 조합일 수 있다. 실시예들에서는 반도체 칩(120)이 와이어 본딩 방법으로 실장되는 것을 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 반도체 칩(120)은 플립 칩 본딩(flip chip bonding) 방법과 같은 다양한 방법으로 실장될 수 있다. 반도체 칩(120)과 기판(100) 사이에 접착층(124)이 개재될 수 있다. 예를 들어, 접착층(124)은 다이 접착 필름(die attach film, DAF)을 포함할 수 있다. 반도체 칩(120)은 접착층(124)을 통해 기판(100)의 상면(100b)에 접착될 수 있다.
반도체 칩(120) 상에 몰드막(130)이 배치될 수 있다. 상세하게는, 몰드막(130)은 반도체 칩(120) 및 본딩 와이어들(122)을 감쌀 수 있다. 몰드막(130)은 기판(100)의 상면(100b) 및 반도체 칩(120)을 덮을 수 있다. 몰드막(130)은 절연성 고분자 물질을 포함할 수 있다. 예를 들어, 몰드막(130)은 에폭시 몰딩 컴파운드(epoxy molding compound, EMC)를 포함할 수 있다.
몰드막(130) 상에 차폐부(140)가 배치될 수 있다. 차폐부(140)는 몰드막(130)의 상면(130a), 몰드막(130)의 측면(130b) 및 기판(100)의 측면(100c)을 덮을 수 있다. 이때, 차폐부(140)는 접지 패턴들(102)과 접할 수 있다. 차폐부(140)의 최하부면은 기판(100)의 하면(100a)과 동일하거나 또는 더 낮은 레벨에 제공될 수 있다. 차폐부(140)는 금속과 같은 도전 물질을 포함할 수 있다.
차폐부(140)는 반도체 패키지의 외부로부터 인가되는 전자파 또는 반도체 패키지의 내부로부터 방출되는 전자파를 차폐할 수 있다. 차폐부(140)는 접지 패턴들(102)을 통해 접지될 수 있다. 차폐부(140)는 전자파를 흡수하여 접지 패턴들(102)을 통해 외부로 방출시킬 수 있다.
기판(100)의 하면(100a) 상에 분리막(150)이 배치될 수 있다. 상세하게는, 분리막(150)은 기판(100)의 하면(100a) 및 외부 단자들(110)을 덮을 수 있다. 이때, 분리막(150)은 기판(100)의 하면(100a) 및 외부 단자(110)를 콘포말하게 덮을 수 있다. 분리막(150)은 1nm 내지 10nm의 두께를 가질 수 있다. 분리막(150)의 하면은 차폐부(140)의 최하부면과 동일한 레벨을 가질 수 있다. 분리막(150)의 하면은 차폐부(140)의 최하부면과 공면(coplanar)을 이룰 수 있다. 분리막(150)은 플루오린화 탄소(carbon fluoride, CFx)를 포함할 수 있다. 예를 들어, 분리막(150)은 tetrafluoroethylene 또는 carbon trifluoride를 포함할 수 있다. 도 1에서는 분리막(150)이 기판(100)의 하면(100a) 및 외부 단자들(110)을 덮는 것으로 도시하였지만, 본 발명이 이에 한정되는 것은 아니다. 도 2에 도시된 바와 같이, 분리막(150)은 기판(100)의 하면(100a)의 일부만을 덮을 수도 있다. 상세하게는, 분리막(150)은 기판(100)의 하면(100a)의 중심부 및 외부 단자들(110)을 노출시킬 수 있다. 즉, 분리막(150)은 기판(100)의 하면(100a)의 엣지부와 오버랩될 수 있다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지(10)의 제조 방법을 설명한다. 이하, 도 1 및 도 2의 실시예에서 설명된 구성 요소들은 동일한 참조 부호들을 사용하며, 설명의 편의를 위하여 이에 대한 설명들은 생략되거나 간략히 설명한다.
도 3 내지 도 8을 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다. 도 9는 분리막의 패터닝을 설명하기 위한 평면도이다. 도 10 내지 도 13은 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 3을 참조하여, 기판(100)이 제공될 수 있다. 기판(100)은 스트립형(strip type)의 기판일 수 있다. 기판(100)은 그의 내부에 매립되는 접지 패턴들(102)을 포함할 수 있다.
복수의 반도체 칩들(120)이 기판(100) 상에 실장될 수 있다. 예를 들어, 반도체 칩들(120)은 기판(100) 상에 본딩 와이어(122)를 이용하여 실장될 수 있다. 반도체 칩들(120)은 서로 이격되어 배치될 수 있다. 평면적 관점에서, 반도체 칩들(120)은 접지 패턴들(102)과 사이에 배치될 수 있다.
반도체 칩들(120) 상에 몰드막(130)이 형성될 수 있다. 몰드막(130)은 기판(100)의 상면(100b) 및 반도체 칩들(120)을 덮도록 형성될 수 있다. 예를 들어, 몰드막(130)은 MUF(mold under fill) 공정으로 형성될 수 있다. 몰드막(130)은 에폭시 몰딩 컴파운드(EMC)를 포함할 수 있다.
기판(100)의 아래에 외부 단자들(110)이 형성될 수 있다. 예를 들어, 외부 단자들(110)은 기판(100)의 하면(100a) 상에 배치된 단자 패드들(104) 상에 부착될 수 있다. 일 실시예에 따르면, 외부 단자들은 솔더 볼 또는 솔더 범프를 포함할 수 있다.
도 4를 참조하여, 기판(100)의 아래에 분리막(150)이 형성될 수 있다. 분리막(150)은 기판(100)의 하면(100a) 및 외부 단자들(110)을 덮도록 도포될 수 있다. 예를 들어, 분리막(150)은 플라즈마 코팅 공정(plasma coating) 또는 스프레이 코팅 공정(spray coating)과 같은 유기막 코팅 공정을 이용하여 형성될 수 있다. 분리막(150)은 플루오린화 탄소(CFx)를 포함할 수 있다.
도 5를 참조하여, 기판(100) 및 몰드막(130)이 절단될 수 있다. 기판(100) 및 몰드막(130) 상에 싱귤레이션(sigulation) 공정이 수행될 수 있다. 예를 들어, 기판(100) 및 몰드막(130)은 쏘잉 라인(SL)을 따라 블레이드 쏘잉(blade sawing) 또는 레이저 쏘잉(laser sawing) 이 수행될 수 있다. 쏘잉 라인(SL)은 반도체 칩들(120)의 사이에 설정될 수 있다. 즉, 싱귤레이션 공정에 의한 절단면은 반도체 칩들(120)의 사이에 형성될 수 있다. 기판(100) 및 몰드막(130)의 절단을 통해, 반도체 칩들(120)이 개별적으로 분리될 수 있다. 더하여, 싱귤레이션 공정을 통해 접지 패턴들(102)이 절단될 수 있다. 절단된 접지 패턴들(102)의 측면은 절단된 기판(100)의 측면(100c) 상으로 노출될 수 있다.
도 6을 참조하여, 몰드막(130) 상에 차폐부(140)가 형성될 수 있다. 몰드막(130)의 상면(130a), 몰드막(130)의 측면(130b) 및 기판(100)의 측면(100c) 상에 도전 물질이 증착되어 차폐부(140)가 형성될 수 있다. 예를 들어, 차폐부(140)는 스퍼터링(sputtering) 공정을 통해 형성될 수 있다. 또는, 차폐부(140)는 전해 도금 또는 무전해 도금과 같은 도금 공정을 통해 형성될 수도 있다. 도전 물질은 금속을 포함할 수 있다.
차폐부(140)의 형성 공정에서, 차폐부(140)의 일 부분(140a)은 기판(100) 하면(100a)의 일부를 덮을 수 있다. 도전 물질은 기판(100)의 하면(100a)의 엣지부 상으로 오버 플로우(over flow)될 수 있다. 이는 외부 단자들(110) 사이의 전기적 단락(short)을 유발할 수 있다. 도전 물질이 기판(100)의 하면(100a) 상으로 오버 플로우 되지 않도록 증착량을 조절하는 경우, 도전 물질은 기판(100)의 측면(100c)의 일부를 덮지 않을 수 있다. 즉, 기판(100)의 측면(100c)에서 코팅 불량이 발생할 수 있다.
본 발명의 실시예들에 따르면, 기판(100)의 하면(100a) 및 외부 단자들(110)을 덮는 분리막(150)이 형성되어, 분리막(150)은 기판(100)의 하면(100a) 상으로 오버 플로우되는 도전 물질과 외부 단자들(110)의 단락을 방지할 수 있다. 이를 통해, 도전 물질은 기판(100)의 측면(100c)을 덮을 수 있도록 증착될 수 있으며, 기판(100)의 측면(100c)에서 발생하는 코팅 불량이 방지될 수 있다. 더하여, 분리막(150)은 기판(100)의 하면(100a) 및 외부 단자들(110)을 덮어, 이들을 보호할 수 있다.
도 7을 참조하여, 분리막(150) 상에 형성된 차폐부(140)의 일 부분(140a)이 제거되어 반도체 패키지(10)가 형성될 수 있다. 예를 들어, 분리막(150) 상의 차폐부(140)의 일 부분(140a)은 아세톤 클리닝 공정 또는 플라즈마 클리닝 공정을 통해 제거될 수 있다. 이때, 분리막(150)은 제거되지 않고, 기판(100)의 하면(100a) 상에 잔여할 수 있다. 일 예로, 분리막(150)과 기판(100) 사이의 접착력이 분리막(150)과 분리막(150) 상의 차폐부(140)의 일 부분(140a) 사이의 접착력보다 강할 수 있다. 따라서, 분리막(150)은 클리닝 공정 동안 기판(100)의 하면(100a) 상에 잔여하며, 차폐부(140)의 일 부분(140a)은 분리막(150)으로부터 제거될 수 있다.
도시하지는 않았으나, 차폐부(140)를 형성한 후에, 분리막(150)이 제거될 수도 있다. 분리막(150)은 플라즈마 클리닝 공정을 통해 제거될 수 있다. 예를 들어, 분리막(150)의 제거를 위한 플라즈마 클리닝 공정은 차폐부(140)의 일 부분(140a)의 제거 공정과 다른 조건 하에서 수행될 수 있다. 또는, 차폐부(140)의 일 부분(140a)이 제거된 이후, 플라즈마 클리닝 공정이 장시간 더 수행될 수도 있다. 분리막(150)의 제거 공정은 필요에 따라 수행되지 않을 수 있다. 이하, 설명의 편의를 위하여 도 7과 같이 분리막(150)이 제거되지 않는 것을 기준으로 설명한다.
실시예들에 따르면, 반도체 패키지(10)는 보드(160) 상에 실장될 수 있다. 도 8을 참조하여, 기판(100)의 하면(100a) 상에 보드(160)가 제공될 수 있다. 예를 들어, 보드(160)는 메모리 모듈의 보드를 포함할 수 있다. 보드(160)는 그의 상면에 배치되는 보드 패드들(162)을 가질 수 있다. 보드(160)의 상면과 기판(100)의 하면(100a) 사이에 플럭스(170, flux)가 제공될 수 있다. 예를 들어, 기판(100)의 하면(100a) 상에 플럭스(170)가 도포되어 외부 단자들(110)을 덮을 수 있다. 또는, 보드(160)의 상면 상에 플럭스(170)가 도포되어 보드 패드들(162)을 덮을 수 있다. 플럭스(170)의 도포는 프린팅(printing) 공정 또는 딥핑(dipping) 공정을 통해 수행될 수 있다. 플럭스(170)는 수지(resin), 활성화제(activator) 및 용매를 포함할 수 있다. 용매는 글리콜 에테르 에스테르계 화합물, 글리콜 에테르계 화합물, 에스테르계 화합물, 케톤계 화합물 또는 시클릭 에스테르계 화합물을 포함할 수 있다.
이후, 반도체 패키지(10)가 보드(160) 상에 실장될 수 있다. 이때, 분리막(150)이 제거될 수 있다. 상세하게는, 분리막(150)은 플럭스(170)에 의해 녹을 수 있다. 예를 들어, 분리막(150)은 플루오린화 탄소를 포함하며, 이는 플럭스(170)에 포함된 유기 용매에 용해될 수 있다. 분리막(150)이 용해됨에 따라, 외부 단자들(110)은 보드 패드들(162)과 접할 수 있다.
본 발명의 실시예들에 따른 분리막(150)은 기판(100)의 하면(100a) 및 외부 단자들(110)을 덮고 있으며, 이를 통해 반도체 패키지(10)의 하면을 보호할 수 있다. 분리막(150)은 이후의 반도체 패키지(10)의 실장 공정 시, 플럭스(170)에 의해 용해되어 제거될 수 있다. 즉, 본 발명의 실시예들에 따른 분리막(150)은 반도체 패키지(10)의 실장 전에 발생할 수 있는 하부의 불량을 방지할 수 있다.
본 발명의 실시예들에 따르면, 분리막은 기판의 하면의 일부를 덮지 않을 수 있다.
도 9는 분리막의 패터닝을 설명하기 위한 평면도이다. 도 10 내지 도 13은 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다. 여기서 도 10은 도 9의 A-A'선을 따라 자른 단면도이다. 이하, 상기의 실시예들에서 설명된 구성 요소들은 동일한 참조 부호들을 사용하며, 설명의 편의를 위하여 이에 대한 설명들은 생략되거나 간략히 설명한다.
도 3 및 도 4를 다시 참조하여, 기판(100)이 제공될 수 있다. 복수의 반도체 칩들(120)이 기판(100) 상에 실장될 수 있다. 반도체 칩들(120) 상에 몰드막(130)이 형성될 수 있다. 기판(100)의 아래에 외부 단자들(110)이 형성될 수 있다. 기판(100)의 아래에 분리막(150)이 기판(100)의 하면(100a) 및 외부 단자들(110)을 덮도록 도포될 수 있다.
도 9 및 도 10를 참조하여, 분리막(150)이 패터닝 될 수 있다. 상세하게는, 분리막(150) 상에 마스크 패턴을 형성한 후, 플라즈마 식각을 통해 노출된 분리막(150)의 일부가 제거될 수 있다. 패터닝된 분리막(150a)은 기판(100)의 하면(100a)의 중심부 및 외부 단자들(110)을 노출시킬 수 있다. 패터닝된 분리막(150a)은 쏘잉 라인(SL)과 중첩 배치되며, 기판(100)의 하면(100a)의 엣지부와 오버랩될 수 있다. 여기서, 기판(100)의 중심부 및 엣지부는 싱귤레이션 공정 후 분리되는 기판(100)의 중심 영역 및 엣지 영역을 의미한다.
도 11을 참조하여, 기판(100) 및 몰드막(130)이 절단되어 반도체 칩들(120)이 개별적으로 분리될 수 있다. 예를 들어, 기판(100) 및 몰드막(130)은 쏘잉 라인(SL)을 따라 싱귤레이션 공정이 수행될 수 있다. 싱귤레이션 공정을 통해 접지 패턴들(102)이 절단될 수 있다. 절단된 기판(100)의 측면(100c)에서 노출될 수 있다.
도 12를 참조하여, 몰드막(130) 상에 차폐부(140)가 형성될 수 있다. 차폐부(140)는 도전 물질을 증착하여 형성될 수 있다. 차폐부(140)의 형성 공정에서, 도전 물질은 기판(100)의 하면(100a)의 엣지부 상으로 오버 플로우(over flow)될 수 있다.
도 13을 참조하여, 형성된 차폐부(140)의 일 부분(140a)이 제거되어 반도체 패키지(10)가 형성될 수 있다.
실시예들에 따르면, 패터닝된 분리막(150a)은 도전 물질이 오버 플로우되는 기판(100)의 하면(100a)의 엣지부 상에 형성되며, 외부 단자들(110)을 덮지 않을 수 있다. 이를 통해, 도전 물질의 오버 플로우로부터 반도체 패키지(10)의 하면을 보호할 수 있다. 더하여, 외부 단자들(110)이 패터닝된 분리막(150a)으로부터 노출되어 있어, 반도체 패키지(10)를 보드(160) 상에 실장하는 방식에 많은 변형이 가능할 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 110: 외부 단자
120: 반도체 칩 130: 몰드막
140: 차폐부 150: 분리막
160: 보드 170: 플럭스

Claims (10)

  1. 기판 상에 반도체 칩들을 실장하는 것;
    상기 기판 상에 상기 반도체 칩들을 덮는 몰드막을 형성하는 것;
    상기 기판의 하면 상에 외부 단자들을 형성하는 것;
    상기 기판의 상기 하면 및 상기 외부 단자들 상에 분리막을 도포하는 것;
    상기 기판 및 상기 몰드막을 절단하여, 상기 반도체 칩들을 개별적으로 분리시키는 것; 및
    상기 기판의 측면 및 상기 몰드막을 둘러싸는 차폐부를 형성하는 것을 포함하는 반도체 패키지의 제조 방법.
  2. 제 1 항에 있어서,
    상기 차폐부를 형성하는 것은:
    상기 몰드막, 상기 기판의 상기 측면 및 상기 분리막 상에 도전 물질을 도포하는 것; 및
    클리닝 공정을 수행하여 상기 분리막 상의 상기 도전 물질을 제거하는 것을 포함하는 반도체 패키지의 제조 방법.
  3. 제 1 항에 있어서,
    상기 기판 및 상기 몰드막을 절단하기 전에,
    상기 분리막을 패터닝하여 상기 외부 단자 및 상기 기판의 하면의 중심부를 노출시키는 것을 더 포함하는 반도체 패키지의 제조 방법.
  4. 제 1 항에 있어서,
    상기 분리막은 플루오린화 탄소를 포함하는 반도체 패키지의 제조 방법.
  5. 그의 하면 상에 외부 단자가 배치되는 기판;
    상기 기판의 상면에 실장되는 반도체 칩;
    상기 기판의 상기 상면 및 상기 반도체 칩을 덮는 몰드막;
    상기 몰드막의 상면, 상기 몰드막의 측면 및 상기 기판의 측면을 덮는 차폐부; 및
    상기 기판의 상기 하면을 덮는 분리막을 포함하는 반도체 패키지.
  6. 제 5 항에 있어서,
    상기 분리막은 상기 기판의 상기 하면 및 상기 외부 단자와 오버랩되는 반도체 패키지.
  7. 제 5 항에 있어서,
    상기 분리막은 상기 기판의 하면의 엣지부와 오버랩되고,
    상기 외부 단자 및 상기 기판의 하면의 중심부는 노출되는 반도체 패키지.
  8. 제 5 항에 있어서,
    상기 분리막은 플루오린화 탄소를 포함하는 반도체 패키지.
  9. 제 5 항에 있어서,
    상기 분리막은 상기 기판의 하면 및 외부 단자를 콘포말하게 덮는 반도체 패키지.
  10. 제 5 항에 있어서,
    상기 기판은 그의 내부에 접지 패턴을 더 포함하되,
    상기 차폐부는 상기 접지 패턴과 전기적으로 연결되는 반도체 패키지.
KR1020160115240A 2016-09-07 2016-09-07 반도체 패키지 및 그의 제조 방법 Active KR102634389B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160115240A KR102634389B1 (ko) 2016-09-07 2016-09-07 반도체 패키지 및 그의 제조 방법
US15/499,353 US10468353B2 (en) 2016-09-07 2017-04-27 Semiconductor packages and methods of fabricating the same
US16/270,184 US10629544B2 (en) 2016-09-07 2019-02-07 Semiconductor packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160115240A KR102634389B1 (ko) 2016-09-07 2016-09-07 반도체 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180027947A true KR20180027947A (ko) 2018-03-15
KR102634389B1 KR102634389B1 (ko) 2024-02-06

Family

ID=61280695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160115240A Active KR102634389B1 (ko) 2016-09-07 2016-09-07 반도체 패키지 및 그의 제조 방법

Country Status (2)

Country Link
US (2) US10468353B2 (ko)
KR (1) KR102634389B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200058704A (ko) 2018-11-20 2020-05-28 주식회사 에스모머티리얼즈 반도체 패키지 제조용 몰딩 장치 및 이를 통하여 제조된 반도체 패키지

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319684B2 (en) * 2017-04-11 2019-06-11 STATS ChipPAC Pte. Ltd. Dummy conductive structures for EMI shielding
CN117832199A (zh) * 2022-09-27 2024-04-05 Jcet星科金朋韩国有限公司 半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110020548A (ko) * 2009-08-24 2011-03-03 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
JP2012074607A (ja) * 2010-09-29 2012-04-12 Tdk Corp 電子回路モジュール部品
KR20150073350A (ko) * 2013-12-23 2015-07-01 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000020585U (ko) 1999-05-10 2000-12-05 김영환 반도체 코팅장비의 웨이퍼 세정장치
US6900383B2 (en) 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
JP2005276981A (ja) 2004-03-24 2005-10-06 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールの製造方法
JP4816647B2 (ja) * 2005-11-28 2011-11-16 株式会社村田製作所 回路モジュールの製造方法および回路モジュール
US8394660B2 (en) 2007-11-07 2013-03-12 University of Washington its Center for Commercialization Free-standing two-sided device fabrication
TW201013881A (en) 2008-09-10 2010-04-01 Renesas Tech Corp Semiconductor device and method for manufacturing same
CN102194769A (zh) 2010-03-11 2011-09-21 国碁电子(中山)有限公司 芯片封装结构及方法
KR101171512B1 (ko) 2010-06-08 2012-08-06 삼성전기주식회사 반도체 패키지의 제조 방법
KR20120131530A (ko) * 2011-05-25 2012-12-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101992596B1 (ko) * 2011-08-16 2019-06-25 삼성전자 주식회사 반도체 장치
KR101247343B1 (ko) 2011-09-30 2013-03-26 에스티에스반도체통신 주식회사 전자파 차폐 수단을 갖는 반도체 패키지 제조방법
KR101798571B1 (ko) * 2012-02-16 2017-11-16 삼성전자주식회사 반도체 패키지
US9337073B2 (en) * 2013-03-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D shielding case and methods for forming the same
KR101479248B1 (ko) 2014-05-28 2015-01-05 (주) 씨앤아이테크놀로지 액상 점착제를 이용한 반도체 패키지의 전자파 차폐를 위한 스퍼터링 방법 및 이를 위한 스퍼터링 장치
KR101614721B1 (ko) 2015-03-24 2016-04-22 (주)씨앤아이테크놀로지 점착패드를 이용하여 전자파 차폐막 형성을 위한 반도체 패키지 부착 및 분리 방법
KR101629634B1 (ko) 2015-12-15 2016-06-14 제너셈(주) Ｅｍｉ 실드용 버 제거 브러쉬장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110020548A (ko) * 2009-08-24 2011-03-03 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
JP2012074607A (ja) * 2010-09-29 2012-04-12 Tdk Corp 電子回路モジュール部品
KR20150073350A (ko) * 2013-12-23 2015-07-01 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200058704A (ko) 2018-11-20 2020-05-28 주식회사 에스모머티리얼즈 반도체 패키지 제조용 몰딩 장치 및 이를 통하여 제조된 반도체 패키지

Also Published As

Publication number Publication date
US10629544B2 (en) 2020-04-21
US20180068956A1 (en) 2018-03-08
US20190172792A1 (en) 2019-06-06
US10468353B2 (en) 2019-11-05
KR102634389B1 (ko) 2024-02-06

Similar Documents

Publication Publication Date Title
US9653407B2 (en) Semiconductor device packages
US10271432B2 (en) Encapsulated circuit module, and production method therefor
US9674991B2 (en) Electronic packaged device
US7198987B1 (en) Overmolded semiconductor package with an integrated EMI and RFI shield
KR100431181B1 (ko) 표면 탄성파 필터 패키지 제조방법
US8084300B1 (en) RF shielding for a singulated laminate semiconductor device package
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
CN101728363B (zh) 晶片封装结构及其制作方法
US7745910B1 (en) Semiconductor device having RF shielding and method therefor
CN103400825B (zh) 半导体封装件及其制造方法
KR101046250B1 (ko) 반도체 패키지의 전자파 차폐장치
KR102637567B1 (ko) 사전 형성된 마스크를 이용한 선택적 emi 차폐
CN110098130A (zh) 一种系统级封装方法及封装器件
US11942437B2 (en) Semiconductor package including an electromagnetic shield and method of fabricating the same
US10629544B2 (en) Semiconductor packages
US11764130B2 (en) Semiconductor device
US20180240738A1 (en) Electronic package and fabrication method thereof
KR101478510B1 (ko) 반도체 패키지 제조 방법
KR20150093870A (ko) 반도체 패키지 및 그 제작 방법
US20230075555A1 (en) Electromagnetic shields with bonding wires for sub-modules
CN119314980A (zh) 电子封装件及其制法
TW201322317A (zh) 系統級封裝模組件及其製造方法
US20250157907A1 (en) Semiconductor package including trench structure, manufacturing method thereof, and strip substrate
KR101229591B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
KR20110133822A (ko) 고주파 패키지 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160907

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210803

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160907

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230601

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20231103

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240201

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240202

End annual number: 3

Start annual number: 1

PG1601 Publication of registration