[go: up one dir, main page]

JP2005276981A - 回路部品内蔵モジュールの製造方法 - Google Patents

回路部品内蔵モジュールの製造方法 Download PDF

Info

Publication number
JP2005276981A
JP2005276981A JP2004086243A JP2004086243A JP2005276981A JP 2005276981 A JP2005276981 A JP 2005276981A JP 2004086243 A JP2004086243 A JP 2004086243A JP 2004086243 A JP2004086243 A JP 2004086243A JP 2005276981 A JP2005276981 A JP 2005276981A
Authority
JP
Japan
Prior art keywords
circuit component
component built
manufacturing
metal layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004086243A
Other languages
English (en)
Inventor
Hiroyuki Ishitomi
裕之 石富
Masaaki Katsumata
雅昭 勝又
Eiji Kawamoto
英司 川本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004086243A priority Critical patent/JP2005276981A/ja
Publication of JP2005276981A publication Critical patent/JP2005276981A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】各種電子機器、通信機器等に用いられる回路部品内蔵モジュールの製造方法に関するものであり、３層のめっき被膜からなり、耐環境性、電磁波シールド性に優れたものである。
【解決手段】貫通孔２１を形成した板状体２０と、回路部品２４を実装した離型フィルム２５とを積層して電気絶縁性基板２６を形成し、その後前記電気絶縁性基板２６を単一基板毎に切断し、次に切断により分割した単一回路基板３１の絶縁樹脂表面および切断面に無電解銅めっき層にて第１の金属層２８、電解銅めっきで第２の金属層２９、銅の酸化を防止するために金属めっきにて第３の金属層３０をそれぞれ形成した回路部品内蔵モジュールの製造方法である。
【選択図】図１４

Description

本発明は、各種電子機器、通信機器等に用いられる回路部品内蔵モジュールの製造方法に関するものである。
従来の電気シールドを有する回路部品内蔵モジュールの製造方法を図１５に示す。このシールドめっき形成方法では、まず図１５（ａ）に示すように集合回路基板１は、いずれかの層にグランドパターン２を有している。集合回路基板１の単一基板毎にＩＣ、チップ抵抗、チップコンデンサなどの回路部品３を所定の位置に搭載し、ダイボンド、ワイヤボンド、リフローなどの手段で集合回路基板１に実装する。次いで、図１５（ｂ）に示すように集合回路基板１の上面全体に無機フィラーと熱硬化性樹脂とを含む混合物からなる絶縁樹脂を充填し、集合回路基板１の上に均一な厚さの絶縁体４を形成して実装部品を封止する。
その後、図１５（ｃ）に示すように、ダイシングラインに沿って絶縁体４の上から格子状に切り込みを入れ、集合回路基板１の下半部を残した状態でハーフダイシングを行う。このハーフダイシングによって絶縁体４は単一回路基板毎に溝５が形成されると共に、集合回路基板１の上半部にも切り込みが入るため、グランドパターン２の一端部も集合回路基板１から露出することになる。
そして、図１５（ｄ）に示すように、ハーフダイシングが終了した絶縁体４の表面に、ニッケルめっき層６をグランドパターン２と導通させるように形成することで電子部品パッケージの電磁波シールドを行い、単一回路基板に分割して、図１５（ｅ）のような回路部品内蔵モジュールを形成する。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
特開平１１−１６３５８３号公報
しかしながら、電磁波シールドめっきの被膜方法として、単一基板毎に溝を形成して、グランドパターンを露出してからめっきを行っているが、溝の幅が狭いためにめっき液の侵入が困難で溝部分の均一なるめっき被膜形成は難しく、めっき被膜形成不完全による製品不良が多いという問題点を有していた。
本発明は上記従来の課題を解決するもので、回路部品内蔵モジュールのシールド性向上に対応し、電子機器の小型化、低背化、軽量化、高周波化に十分なシールド効果を容易に実現する回路部品内蔵モジュールの製造方法を提供することを目的とするものである。
上記目的を達成するために本発明は、無機フィラーと未硬化状態の熱硬化性樹脂とを含む混合物からなる板状体に貫通孔を形成し、前記貫通孔に熱硬化性の導電性物質を充填した板状体と、表面に配線パターンと回路部品を実装した離型フィルムとを、位置合わせしながら重ねて加圧することにより基板を形成し、次に前記基板から離型フィルムを剥離し、その後前記基板と別の未硬化状態の板状体とをそれぞれ位置合わせしながら重ねて集合回路基板を形成し、次に金属層を形成する面の離型フィルムを剥離し、その後前記集合回路基板を単一基板毎に切断し、次に切断により分割した回路基板の絶縁樹脂表面および切断面に無電解銅めっき層にて第１の金属層、電解銅めっきで第２の金属層、銅の酸化を防止するために金属めっきにて第３の金属層をそれぞれ形成し、その後離型フィルムを集合回路基板から剥離することを特徴とし、電子機器の小型化、低背化、軽量で電磁波シールド性に優れた回路部品内蔵モジュールを構成することができる。
以上のように本発明は、集合回路基板を個片に分割した後に導体層を形成することにより、回路部品内蔵モジュールのシールド性を向上させることができ、低背化、軽量化、高周波化に十分なシールド効果を有する回路部品内蔵モジュールを提供することができる。
（実施の形態１）
以下、実施の形態１を用いて、本発明の特に請求項１〜７に記載の発明について、図面を参照しながら説明する。
図１は、本発明の実施の形態１の回路部品内蔵モジュールの製造方法を示したものである。
まず、図１に示すように、無機フィラーと未硬化状態の熱硬化性樹脂とを混合してペースト状混練物とし、このペースト状混練物を一定厚みに成型することによって板状体２０を形成する。その後板状体２０の可撓性を維持しながら粘着性を除去することにより、その後の処理を容易にするので、板状体２０の熱処理を行う。また、溶剤によって熱硬化性樹脂を溶解させた混合物では、熱処理をすることによって、溶剤の一部を除去することができる。
次に、図２に示すように、板状体２０の所望の位置に貫通孔２１を形成する。貫通孔２１は、たとえば、レーザ、ドリルまたは金型による加工で形成する。特にレーザ加工は、微細なピッチで貫通孔２１を形成することができ、削り屑が発生しないため好ましい。また炭酸ガスレーザやエキシマレーザを用いると加工が容易である。なお、貫通孔２１は、ペースト状混練物を成型して板状体２０を形成する際に、同時に形成することができる。
その後、図３に示すように、貫通孔２１に導電性樹脂組成物２２を充填する。
一方、図１〜図３の工程と平行して、図４に示すように、離型フィルム２５上に配線パターン２３を形成し、配線パターン２３に回路部品２４を実装する。離型フィルム２５は、たとえば、銅箔、アルミ箔、ＰＰＳなどのフィルムを用いることができる。配線パターン２３は、たとえば、離型フィルム２５に銅箔を接着した後フォトリソ工程およびエッチング工程を行うことによって形成でき、エッチング法または打ち抜き法で形成された金属板のリードフレームを用いてもよい。
また、図１〜図４の工程と平行して、図５に示すように、別の離型フィルム２５上に配線パターン２３を図４と同様に形成する。
次に、図３、図４、図５の工程で形成したものを、図６に示すように、それぞれを位置合わせして重ね合わせる。そしてこの板を加圧、加熱することによって、板状体２０および導電性樹脂組成物２２中の熱硬化性樹脂を硬化させる。加熱は、板状体２０および導電性樹脂組成物２２中の熱硬化性樹脂が硬化する温度以上の温度（１５０℃〜２６０℃）、圧力は１０〜２００ｋｇ／ｃｍ2で行う。
硬化後、図７に示すように、板状体２０は電気絶縁性基板２６となり、導電性樹脂組成物２２はインナービア２７となる。これによって、配線パターン２３、回路部品２４と電気絶縁性基板２６が機械的に強固に接着する。また、インナービア２７によって、表裏の配線パターン２３が電気的に接続され、回路部品モジュールの機械的強度がより向上する。
その後、図８に示すように、両面の離型フィルム２５を剥離する。
次に、図９に示すように、図８で形成された電気絶縁性基板２６に、図１〜図７の工程と同様に形成した、少なくとも一つ以上のグランドパターン２３を有する離型フィルム２５と貫通孔２１に導電性樹脂組成物２２が充填された板状体２０を位置合わせして重ねて、図１０に示すように加圧、加熱することによって、未硬化の板状体２０および導電性樹脂組成物２２中の熱硬化性樹脂を硬化させる。
その後、図１１に示すように、めっきが必要な面の離型フィルム２５を剥離し、図１２に示すように、ダイシングラインにて、単一回路基板３１毎に分割する。このダイシングによって、配線パターン２３の一端部も露出することになる。
その後、図１２のような分割された単一回路基板３１を、無電解銅めっきの前処理としてまずアミノカルボン酸塩等の活性剤で表面の脱脂、コンディショニングを行い、過硫酸ナトリウム、硫酸混合液で表面を軽くエッチングし、硫酸でデスミアを行う。前処理後パラジウムを単一回路基板３１の表面に付与させ、無電解銅めっき液で銅めっきを行い、約１μｍの厚さの第１の金属層２８を形成する。
ここで、無電解銅めっきだけではめっき被膜の緻密さ、被膜物性が劣るため、第２、第３の金属層２９，３０を形成する。以下、その方法について説明する。
第１の金属層２８を形成後、ジエタノールアミン、硫酸混合液で表面を脱脂し、硫酸で表面を活性化する。その後硫酸銅めっき液で電解銅めっきを行い、約１〜５μｍの厚さで第２の金属層２９を形成する。
次に、ジエタノールアミン、硫酸混合液で表面を脱脂し、過硫酸ナトリウム、硫酸混合液で電解銅めっき被膜上の酸化膜を軽くエッチングして除去した後、硫酸で酸活性する。その後銅の酸化防止層からなる電解錫めっきを行い、約１〜６μｍの厚さの電解錫めっき被膜からなる第３の金属層３０を形成する。このようにして、図１３に示すような電磁波シールド層が得られる。
ここで第３の金属層３０を形成した後、１００℃、１時間の熱処理を行うと、単一回路基板３１とめっき被膜との密着性はさらに向上する。さらに、第１、第２の金属層２８，２９のめっき被膜形成後に、それぞれ１００℃、１時間の熱処理を行うと、単一回路基板３１の表面とめっき被膜との密着性はよりいっそう向上する。
なお、電解錫めっきを行うとき、錫めっき浴を周波数１５〜６０Ｈｚの振動攪拌をすることにより錫めっき浴の流動性が良くなり、めっき析出速度が向上し、めっき時間の短縮化が図れると共に、単一回路基板３１の側面部へのめっきカバーリング性が著しく向上し、より電磁波シールド性効果が向上する。
また、錫めっき被膜よりなる第３の金属層３０を形成した単一回路基板３１を、ピーク温度２３０〜３００℃のはんだリフロー炉に通すことにより、錫めっき被膜が溶融し、より緻密な被膜となり耐候性が一段と向上する。
なお、第３の金属層３０の形成方法として、スルファミン酸ニッケルめっき液により１〜２μｍの電解ニッケルめっき被膜を形成してもよく、また、次亜リン酸ナトリウムを還元剤とする無電解Ｎｉ−Ｐ（ニッケル−リン）浴でＮｉ−Ｐめっき被膜を形成してもよい。特に、塩水噴霧試験など環境試験においては純ニッケル被膜より、リンを含有することで著しく耐環境特性は向上する。特にＰが６％〜１０％含有することで、Ｎｉ−Ｐ被膜の耐環境性は著しく向上する。
また、第３の金属層３０の他の形成方法として、３価クロムあるいは６価クロムめっき液により１〜６μｍの電解クロムめっき被膜を形成しても、同等の電磁波シールド層を得ることができる。
金属層を形成後、図１４に示すように、離型フィルム２５を剥離することで回路部品内蔵モジュールが形成される。
なお、本実施の形態では、貫通孔２１に充填する導電性物質として導電性樹脂組成物２２を用いたが、熱硬化性の導電性物質であれば何でもよい。
なお、離型フィルム２５の剥離方法は、たとえば、エッチング法によるキャリアを溶解させてもよい。
以上のように、本実施の形態では、基板切断し、個片に分割した後に金属層を形成するので、切断された単一回路基板３１の表面および側面に確実に電磁波シールド層が形成されることになり、その結果外部の電界ノイズ、磁界ノイズから電子部品をシールドすることができ、これにより、電子部品パッケージ内部から発生する電界ノイズ、磁界ノイズを外部に放出することがないため、他の周辺の電子部品、電子機器に電波障害を与えることもない。
本発明は、絶縁体との密着性、耐環境性、電磁波シールド効果に優れた電磁波シールド被膜を有し、各種電子機器、通信機器等に用いられる回路部品内蔵モジュール及びそのシールド被膜形成技術として有用である。
本発明の実施の形態１における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態１における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態１における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態１における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態１における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態１における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態１における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態１における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態１における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態１における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態１における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態１における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態１における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態１における回路部品内蔵モジュールの製造方法の製造工程図 従来の回路部品内蔵モジュールの製造方法の製造工程図
符号の説明
２０ 板状体
２１ 貫通孔
２２ 導電性樹脂組成物
２３ 配線パターン
２４ 回路部品
２５ 離型フィルム
２６ 電気絶縁性基板
２７ インナービア
２８ 第１の金属層
２９ 第２の金属層
３０ 第３の金属層
３１ 単一回路基板

Claims (7)

  1. 無機フィラーと未硬化状態の熱硬化性樹脂とを含む混合物からなる板状体に貫通孔を形成し、前記貫通孔に熱硬化性の導電性物質を充填した板状体と、表面に配線パターンと回路部品を実装した離型フィルムとを、位置合わせしながら重ねて加圧することにより基板を形成し、次に前記基板から離型フィルムを剥離し、その後前記基板と別の未硬化状態の板状体とをそれぞれ位置合わせしながら重ねて集合回路基板を形成し、次に金属層を形成する面の離型フィルムを剥離し、その後前記集合回路基板を単一基板毎に切断し、次に切断により分割した回路基板の絶縁樹脂表面および切断面に無電解銅めっき層にて第１の金属層、電解銅めっきで第２の金属層、銅の酸化を防止するために金属めっきにて第３の金属層をそれぞれ形成し、その後離型フィルムを集合回路基板から剥離する回路部品内蔵モジュールの製造方法。
  2. 第３の金属層を錫めっきにて形成する請求項１に記載の回路部品内蔵モジュールの製造方法。
  3. 錫めっき時に１５〜６０Ｈｚの周波数で振動撹拌を行う請求項２に記載の回路部品内蔵モジュールの製造方法。
  4. 錫めっき後、２３０〜３００℃の温度ではんだリフローを行う請求項２に記載の回路部品内蔵モジュールの製造方法。
  5. 第３の金属層をニッケルめっきにて形成する請求項１に記載の回路部品内蔵モジュールの製造方法。
  6. ニッケルめっきにて形成する第３の金属層はリンを６〜１０％含有する請求項５に記載の回路部品内蔵モジュールの製造方法。
  7. 第３の金属層をクロムめっきにて形成する請求項１に記載の回路部品内蔵モジュールの製造方法。
JP2004086243A 2004-03-24 2004-03-24 回路部品内蔵モジュールの製造方法 Pending JP2005276981A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004086243A JP2005276981A (ja) 2004-03-24 2004-03-24 回路部品内蔵モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004086243A JP2005276981A (ja) 2004-03-24 2004-03-24 回路部品内蔵モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2005276981A true JP2005276981A (ja) 2005-10-06

Family

ID=35176339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004086243A Pending JP2005276981A (ja) 2004-03-24 2004-03-24 回路部品内蔵モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2005276981A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008155957A1 (ja) * 2007-06-19 2008-12-24 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法および部品内蔵基板
JP2011155213A (ja) * 2010-01-28 2011-08-11 Tdk Corp 回路モジュールの製造方法
US10468353B2 (en) 2016-09-07 2019-11-05 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008155957A1 (ja) * 2007-06-19 2008-12-24 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法および部品内蔵基板
JP2011155213A (ja) * 2010-01-28 2011-08-11 Tdk Corp 回路モジュールの製造方法
US10468353B2 (en) 2016-09-07 2019-11-05 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same
US10629544B2 (en) 2016-09-07 2020-04-21 Samsung Electronics Co., Ltd. Semiconductor packages

Similar Documents

Publication Publication Date Title
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20110019383A1 (en) Wiring board and method for manufacturing the same
CN110636702B (zh) 线路板及所述线路板的制作方法
KR20150013008A (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
TWI733655B (zh) 具有輪廓化導電層的印刷電路板及其製造方法
JP6444651B2 (ja) 多層プリント配線板
GB2086139A (en) Method of producing printed circuit boards with holes having metallized walls
WO2014125567A1 (ja) 部品内蔵基板及びその製造方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP2005276980A (ja) 回路部品内蔵モジュールの製造方法
JPS61288489A (ja) 成形回路基板の製造方法
JP2005276981A (ja) 回路部品内蔵モジュールの製造方法
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5299206B2 (ja) 回路基板の製造方法
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
CN111629513B (zh) 同时具有贯孔及盲孔的多层电路板结构及其制法
CN209861268U (zh) 同时具有贯孔及盲孔的多层电路板结构
JP5287570B2 (ja) プリント配線板の製造方法
JPH11261219A (ja) ビルドアップ多層プリント配線板の製造方法
JP2007335631A (ja) 積層配線板の製造方法
JP3662892B2 (ja) プリント配線板の製造方法及びプリント配線板
CN110521292A (zh) 印刷电路板及其制造方法
JP3858765B2 (ja) フィルムキャリアおよびその製造方法
JP3665036B2 (ja) プリント配線板の製造方法及びプリント配線板
JP2004087551A (ja) 多層配線基板の製造方法およびこれを用いた多層配線基板