[go: up one dir, main page]

KR20150073350A - 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법 - Google Patents

전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20150073350A
KR20150073350A KR1020130160949A KR20130160949A KR20150073350A KR 20150073350 A KR20150073350 A KR 20150073350A KR 1020130160949 A KR1020130160949 A KR 1020130160949A KR 20130160949 A KR20130160949 A KR 20130160949A KR 20150073350 A KR20150073350 A KR 20150073350A
Authority
KR
South Korea
Prior art keywords
substrate
ground
ground wiring
extended
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020130160949A
Other languages
English (en)
Inventor
최형주
김종현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130160949A priority Critical patent/KR20150073350A/ko
Priority to US14/316,261 priority patent/US9184140B2/en
Priority to TW103128231A priority patent/TWI624923B/zh
Priority to CN201410436314.6A priority patent/CN104733444B/zh
Publication of KR20150073350A publication Critical patent/KR20150073350A/ko
Priority to US14/876,752 priority patent/US9275959B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

반도체 패키지는, 기판과, 기판의 둘레를 따라 배치되는 제1 내부 그라운드 배선 및 제1 내부 그라운드 배선으로부터 기판 측면을 향해 연장되어 단부가 기판 측면에서 노출되는 제1 연장 그라운드 배선을 포함하는 제1 그라운드 배선과, 기판 위의 칩과, 기판 및 칩을 덮는 몰딩층과, 그리고 몰딩층 및 기판의 측면을 덮으면서 제1 연장 그라운드 배선의 단부에 컨택되도록 배치되는 전자기간섭 차폐층을 포함한다.

Description

전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법{Semiconductor package having electromagnetic interference shield layer and method of fabricating the same}
본 출원은 반도체 패키지 및 그 제조방법에 관한 것으로서, 특히 전자기 차폐층을 갖는 반도체 패키지 및 그 제조방법에 관한 것이다.
전자기간섭(Electromagnetic Interference; 이하 EMI)은, 전자 회로 또는 시스템에서 발생하는 고주파 잡음이 인접한 회로, 시스템 또는 인체에 영향을 미치는 현상을 의미한다. 이와 같은 EMI 현상을 억제하고 차단하기 위해서는 회로 및 시스템에서 발생하는 고주파 신호의 발생 자체를 억제하고, 발생된 잡음이 공간이나 도선을 타고 이동하는 경로를 차폐하여야 한다. 반도체 패키지의 경우, 내부의 칩에서 발생되는 고주파 잡음을 차폐하기 위해 EMI 차폐층을 반도체 패키지의 상부면 및 측면을 둘러싸도록 배치시키는 구조를 채택하고 있다.
본 출원이 해결하고자 하는 과제는, 그라운드 배선층과 EMI 차폐층 사이의 컨택 면적을 확보하면서 기판과 EMI 차폐층 또는 기판과 솔더층 사이의 접착력을 증대시킬 수 있는 EMI 차폐층을 갖는 반도체 패키지를 제공하는 것이다.
본 출원이 해결하고자 하는 다른 과제는, 위와 같은 EMI 차폐층을 갖는 반도체 패키지를 제조하는 방법을 제공하는 것이다.
일 예에 따른 반도체 패키지는, 기판과, 기판의 둘레를 따라 배치되는 제1 내부 그라운드 배선 및 제1 내부 그라운드 배선으로부터 기판 측면을 향해 연장되어 단부가 기판 측면에서 노출되는 제1 연장 그라운드 배선을 포함하는 제1 그라운드 배선과, 기판 위의 칩과, 기판 및 칩을 덮는 몰딩층과, 그리고 몰딩층 및 기판의 측면을 덮으면서 제1 연장 그라운드 배선의 단부에 컨택되도록 배치되는 전자기간섭 차폐층을 포함한다.
다른 예에 따른 반도체 패키지는, 기판과, 기판의 둘레를 따라 배치되는 제1 내부 그라운드 배선 및 제1 내부 그라운드 배선으로부터 기판 측면을 향해 연장되어 단부가 기판 측면에서 노출되는 제1 연장 그라운드 배선을 포함하는 제1 그라운드 배선과, 기판의 둘레를 따라 배치되는 제2 내부 그라운드 배선 및 제2 내부 그라운드 배선으로부터 기판 측면을 향해 연장되어 단부가 기판 측면에서 노출되는 제2 연장 그라운드 배선을 포함하는 제2 그라운드 배선과, 기판 위의 칩과, 기판 및 칩을 덮는 몰딩층과, 그리고 몰딩층 및 기판의 측면을 덮으면서 제1 연장 그라운드 배선 및 제2 연장 그라운드 배선의 단부에 컨택되도록 배치되는 전자기간섭 차폐층을 포함한다.
또 다른 예에 따른 반도체 패키지는, 기판과, 기판의 둘레를 따라 배치되는 제1 내부 그라운드 배선 및 제1 내부 그라운드 배선으로부터 기판 측면을 향해 연장되어 단부가 기판 측면에서 노출되는 제1 연장 그라운드 배선을 포함하는 제1 그라운드 배선과, 기판의 둘레를 따라 배치되는 제2 내부 그라운드 배선 및 제2 내부 그라운드 배선으로부터 기판 측면을 향해 연장되어 단부가 기판 측면에서 노출되는 제2 연장 그라운드 배선을 포함하는 제2 그라운드 배선과, 기판의 둘레를 따라 배치되는 제3 내부 그라운드 배선 및 제3 내부 그라운드 배선으로부터 기판 측면을 향해 연장되어 단부가 기판 측면에서 노출되는 제3 연장 그라운드 배선을 포함하는 제3 그라운드 배선과, 기판 위의 칩과, 기판 및 칩을 덮는 몰딩층과, 그리고 몰딩층 및 기판의 측면을 덮으면서 제1 연장 그라운드 배선, 제2 연장 그라운드 배선, 및 제3 그라운드 배선의 단부에 컨택되도록 배치되는 전자기간섭 차폐층을 포함한다.
일 예에 따른 반도체 패키지의 제조방법은, 상호 이격되도록 배치되는 복수개의 내부 그라운드 배선들, 및 내부 그라운드 배선으로부터 바깥쪽을 향해 인접한 내부 그라운드 배선까지 연장되는 연장 그라운드 배선을 포함하는 그라운드 배선을 갖는 기판을 준비하는 단계와, 기판 위에 칩을 부착하는 단계와, 기판 및 칩을 덮는 몰딩층을 형성하는 단계와, 몰딩층 및 기판을 절단하여 연장 그라운드 배선의 단부가 기판 측면에 노출되도록 하는 단계와, 그리고 몰딩층 및 기판 측면을 덮으면서 연장 그라운드 배선의 노출면과 컨택되도록 전자기간섭 차페층을 형성하는 단계를 포함한다.
본 예에 따르면, 그라운드 배선층과 EMI 차폐층 사이의 컨택 면적을 확보하면서 기판과 EMI 차폐층 또는 기판과 솔더층 사이의 접착력을 증대시킬 수 있다는 이점이 제공된다.
도 1은 일 예에 따른 EMI 차폐층을 갖는 반도체 패키지를 나타내 보인 단면도이다.
도 2는 도 1의 반도체 패키지의 제1 그라운드 배선을 나타내 보인 레이아웃도이다.
도 3은 도 1의 반도체 패키지의 제3 그라운드 배선을 나타내 보인 레이아웃도이다.
도 4는 다른 예에 따른 EMI 차폐층을 갖는 반도체 패키지를 나타내 보인 단면도이다.
도 5는 도 4의 반도체 패키지의 제1 그라운드 배선을 나타내 보인 레이아웃도이다.
도 6은 도 4의 반도체 패키지의 제2 그라운드 배선을 나타내 보인 레이아웃도이다.
도 7은 도 4의 반도체 패키지의 제3 그라운드 배선을 나타내 보인 레이아웃도이다.
도 8은 또 다른 예에 따른 EMI 차폐층을 갖는 반도체 패키지를 나타내 보인 단면도이다.
도 9는 도 8의 반도체 패키지의 제1 그라운드 배선을 나타내 보인 레이아웃도이다.
도 10은 도 8의 반도체 패키지의 제2 그라운드 배선을 나타내 보인 레이아웃도이다.
도 11은 도 8의 반도체 패키지의 제3 그라운드 배선을 나타내 보인 레이아웃도이다.
도 12 내지 도 16은 일 예에 따른 반도체 패키지의 제조방법을 설명하기 위해 나타내 보인 도면들이다.
본 예에 따른 EMI 차폐층을 갖는 반도체 패키지는, 기판 둘레를 따라 연속적으로 배치되는 내부 그라운드 배선과, 내부 그라운드 배선으로부터 기판 측면을 향해 연장되어 단부가 기판 측면에서 노출되는 연장 그라운드 배선을 포함하는 그라운드 배선을 포함하며, EMI 차폐층은 기판 측면에서 연장 그라운드 배선의 노출면에 컨택된다. 이에 따라 기판의 측면을 따라 EMI 차폐층은 기판의 측면과 연장 그라운드 배선의 노출면에 번갈아가면서 컨택된다. 따라서 EMI 차폐층과 그라운드 배선과의 접착력 또는 EMI 차폐층과 기판과의 접착력 중 상대적으로 낮은 접착력으로 인한 낮은 접착 강도가 상대적으로 높은 접착력이 있는 부분으로 인해 보상되는 효과가 제공된다. 이 외에도 기판의 하부면에 배치되는 그라운드 배선이 연장 그라운드 배선을 포함하는 구조로 이루어짐에 따라, 기판의 하부면에 배치되는 솔더레지스트층도 기판의 둘레를 따라 기판과 그라운드 배선과 교대로 접착되며, 따라서 솔더레지스트층과 그라운드 배선과의 낮은 접착력에도 불구하고 솔더레지스트층이 분리되는 현상을 억제할 수 있게 해준다.
도 1은 일 예에 따른 EMI 차폐층을 갖는 반도체 패키지를 나타내 보인 단면도이다. 그리고 도 2 및 도 3은 각각 도 1의 반도체 패키지의 제1 그라운드 배선층및 제1 그라운드 배선층을 나타내 보인 레이아웃도이다.
도 1을 참조하면, 본 예에 따른 EMI 차폐층을 갖는 반도체 패키지(100)는, 기판(110) 위에 칩들(141, 142)이 부착되고, 기판(110)과 칩(141, 142)이 몰딩재(160)로 덮이는 구조를 갖는다. 기판(110)은 절연체(111)로 이루어진다. 본 예에서는 기판(110) 위에 두 개의 칩들이 부착되지만, 이는 단지 일 예로서 하나의 칩만이 기판(110) 위에 부착될 수도 있다. 또한 기판(110) 위에 두 개 이상의 칩들이 부착될 수도 있으며, 이 경우 칩들은 수직 방향을 따라 적층될 수도 있고, 또는 수평 방향을 따라 배치될 수도 있다. 본 예에서 하부의 칩(141)과 상부의 칩(142)은 제1 와이어(151)를 통해 전기적으로 연결되며, 하부의 칩(141)과 기판(110)은 제2 와이어(152)를 통해 전기적으로 연결된다. 다른 예에서 칩과 기판은 플립 칩 형태의 전기적 연결 구조로 배치될 수도 있다. 기판(110)의 상부면과, 칩들(141, 142)과, 그리고 제1 와이어(151) 및 제2 와이어(152)는 몰딩재(160)에 의해 덮인다. 일 예에서 몰딩재(160)는 에폭시 몰드 컴파운드(EMC; Epoxy Mold Compound)일 수 있다. 몰딩재(160)의 측면은 기판(110)의 측면과 실질적으로 동일한 수직 라인상에 위치한다.
기판(110)의 상부면에는 제1 그라운드 배선(121)이 배치된다. 도 2에 나타낸 바와 같이, 제1 그라운드 배선(121)은, 기판(110) 상부면에서 기판(110) 둘레를 따라 배치되는 제1 내부 그라운드 배선(121a)과, 제1 내부 그라운드 배선(121a)으로부터 기판(110) 측면을 향해 연장되는 제1 연장 그라운드 배선(121b)을 포함하여 구성된다. 일 예에서 제1 내부 그라운드 배선(121a) 및 제1 연장 그라운드 배선(121b)은 구리(Cu) 재질로 이루어질 수 있다. 본 예에서 제1 내부 그라운드 배선(121a)은 연속적인 사각 고리 형태를 갖지만, 이는 단지 일 예로서 다른 형태로 이루어질 수도 있다. 예컨대 제1 내부 그라운드 배선(121a)은 연속적이지 않은 형태로 배치될 수도 있다. 비록 도면에 나타내지는 않았지만, 제1 내부 그라운드 배선(121a)의 안쪽에는 다른 제1 내부 그라운드 배선이 배치될 수도 있다. 제1 연장 그라운드 배선(121b)은 제1 내부 그라운드 배선(121a)의 바깥쪽으로부터 연장되어 그 단부가 기판(110) 측면에서 노출되도록 배치된다. 제1 연장 그라운드 배선(121b)은 복수개로 이루어지며, 각각의 제1 연장 그라운드 배선(121b)은 기판(110)의 둘레를 따라 상호 일정 간격 이격되도록 배치된다. 본 예에서 제1 연장 그라운드 배선(121b)의 이격 간격은 일정하지만, 경우에 따라서 다를 수도 있다. 이에 따라 기판(110)의 측면을 따라서 절연체(111)와 제1 연장 그라운드 배선(121b)이 교대로 노출된다.
EMI 차폐층(170)은 몰딩재(160)의 상부면 및 측면 위에 배치되며, 기판(110)의 측면을 향해 일정 길이만큼 연장된다. 일 예에서 EMI 차폐층(170)은 적어도 한 층 이상의 금속층으로 이루어질 수 있다. EMI 차폐층(170)의 기판(110) 측면으로의 연장된 부분은 기판(110) 측면 둘레를 따라 교대로 배치되는 제1 연장 그라운드 배선(121b) 및 기판(110)의 절연체(111)와 컨택된다. 즉, 도 2에 나타낸 바와 같이, EMI 차폐층(170)은 기판(110) 측면 둘레를 따라 제1 연장 그라운드 배선(121b)의 단부(171a)와 절연체(111)의 노출면(172a)에 교대로 컨택된다. EMI 차폐층(170)이 제1 연장 그라운드 배선(121b)과 컨택되는 부분에서의 접착력과 EMI 차폐층(170)이 절연체(111)와 컨택되는 부분에서의 접착력은 서로 다를 수 있다. 본 예에서와 같이 EMI 차폐층(170)이 제1 연장 그라운드 배선(121b)의 단부(171a)와 절연체(111)의 노출면(172a)에 교대로 컨택됨에 따라 어느 한 부분에서의 낮은 접착력은 다른 부분에서의 높은 접착력으로 인해 보상될 수 있다. 제1 연장 그라운드 배선(121b)이 기판(110) 둘레를 따라 복수개로 배치됨에 따라 EMI 차폐층(170)과 제1 연장 그라운드 배선(121b) 사이의 컨택 면적을 충분히 확보할 수 있다.
기판(110) 내에는 제2 그라운드 배선(122)이 배치된다. 제2 그라운드 배선(122)은 제1 비아컨택(131)을 통해 제1 그라운드 배선(121)과 연결될 수 있다. 제2 그라운드 배선(122)의 단부는 기판(110) 측면을 통해 노출될 수 있다. 제2 그라운드 배선(122)은 제1 그라운드 배선(121)과 함께 그라운드 신호를 전송하기 위한 통로로 작용할 수 있다. 본 예에서 제2 그라운드 배선(122)은 생략될 수도 있다.
기판(110) 하부면에는 제3 그라운드 배선(123)이 배치된다. 제3 그라운드 배선(123)은 제2 비아컨택(132)을 통해 제2 그라운드 배선(122)과 연결될 수 있다. 제3 그라운드 배선(123)은, 도 3에 나타낸 바와 같이, 기판(110) 하부면에서 기판(110) 둘레를 따라 배치되는 제3 내부 그라운드 배선(123a)과, 제3 내부 그라운드 배선(123a)으로부터 기판(110) 측면을 향해 연장되는 제3 연장 그라운드 배선(123b)을 포함하여 구성된다. 일 예에서 제3 내부 그라운드 배선(123a) 및 제3 연장 그라운드 배선(123b)은 구리(Cu) 재질로 이루어질 수 있다. 본 예에서 제3 내부 그라운드 배선(123a)은 연속적인 사각 고리 형태를 갖지만, 이는 단지 일 예로서 다른 형태로 이루어질 수도 있다. 예컨대 제3 내부 그라운드 배선(123a)은 연속적이지 않은 형태로 배치될 수도 있다. 비록 도면에 나타내지는 않았지만, 제3 내부 그라운드 배선(123a)의 안쪽에는 다른 제3 내부 그라운드 배선이 배치될 수도 있다. 제3 연장 그라운드 배선(123b)은 제3 내부 그라운드 배선(123a)의 바깥쪽으로부터 연장되어 그 단부가 기판(110) 측면에서 노출되도록 배치된다. 제3 연장 그라운드 배선(123b)은 복수개로 이루어지며, 각각의 제3 연장 그라운드 배선(123b)은 기판(110)의 둘레를 따라 상호 일정 간격 이격되도록 배치된다. 본 예에서 제3 연장 그라운드 배선(123b)의 이격 간격은 일정하지만, 경우에 따라서 다를 수도 있다. 이에 따라 기판(110)의 측면을 따라서 절연체(111)와 제3 연장 그라운드 배선(123b)이 교대로 노출된다. 또한 기판(110)의 하부면에서 기판(110) 둘레를 따라서 절연체(111)와 제3 연장 그라운드 배선(123b)이 교대로 노출된다.
기판(110) 하부면에는 솔더레지스트층(180)이 배치된다. 솔더레지스트층(180)의 상부면은 기판(110)을 구성하는 절연체(111) 하부면과 제3 그라운드 배선(123)에 부착된다. 특히 기판(110) 하부 가장자리를 따라서 솔더레지스트층(180)은 절연체(111)와 제3 연장 그라운드 배선(123b)에 교대로 부착된다. 이에 따라 기판(110) 하부 가장자리를 따라서 제3 연장 그라운드 배선(123b)과 솔더레지스트층(180) 사이의 낮은 접착력은 절연체(111)와 솔더레지스트층(180) 사이의 상대적으로 높은 접착력으로 인해 보상된다.
도 4는 다른 예에 따른 EMI 차폐층을 갖는 반도체 패키지를 나타내 보인 단면도이다. 그리고 도 5, 도 6, 및 도 7은 각각 도 4의 반도체 패키지의 제1 그라운드 배선층, 제2 그라운드 배선층, 및 제3 그라운드 배선층을 나타내 보인 레이아웃도들이다. 도 4를 참조하면, 본 예에 따른 EMI 차폐층을 갖는 반도체 패키지(200)는, 기판(210) 위에 칩들(241, 242)이 부착되고, 기판(210)과 칩(241, 242)이 몰딩재(260)로 덮이는 구조를 갖는다. 기판(210)은 절연체(211)로 이루어진다. 본 예에서는 기판(210) 위에 두 개의 칩들이 부착되지만, 이는 단지 일 예로서 하나의 칩만이 기판(210) 위에 부착될 수도 있다. 또한 기판(210) 위에 두 개 이상의 칩들이 부착될 수도 있으며, 이 경우 칩들은 수직 방향을 따라 적층될 수도 있고, 또는 수평 방향을 따라 배치될 수도 있다. 본 예에서 하부의 칩(241)과 상부의 칩(242)은 제1 와이어(251)를 통해 전기적으로 연결되며, 하부의 칩(241)과 기판(210)은 제2 와이어(252)를 통해 전기적으로 연결된다. 다른 예에서 칩과 기판은 플립 칩 형태의 전기적 연결 구조로 배치될 수도 있다. 기판(210)의 상부면과, 칩들(241, 242)과, 그리고 제1 와이어(251) 및 제2 와이어(252)는 몰딩재(260)에 의해 덮인다. 일 예에서 몰딩재(260)는 에폭시 몰드 컴파운드(EMC; Epoxy Mold Compound)일 수 있다. 몰딩재(260)의 측면은 기판(210)의 측면과 실질적으로 동일한 수직 라인상에 위치한다.
기판(210)의 상부면에는 제1 그라운드 배선(221)이 배치된다. 도 5에 나타낸 바와 같이, 제1 그라운드 배선(221)은, 기판(210) 상부면에서 기판(210) 둘레를 따라 배치되는 제1 내부 그라운드 배선(221a)과, 제1 내부 그라운드 배선(221a)으로부터 기판(210) 측면을 향해 연장되는 제1 연장 그라운드 배선(221b)을 포함하여 구성된다. 일 예에서 제1 내부 그라운드 배선(221a) 및 제1 연장 그라운드 배선(221b)은 구리(Cu) 재질로 이루어질 수 있다. 본 예에서 제1 내부 그라운드 배선(221a)은 연속적인 사각 고리 형태를 갖지만, 이는 단지 일 예로서 다른 형태로 이루어질 수도 있다. 예컨대 제1 내부 그라운드 배선(221a)은 연속적이지 않은 형태로 배치될 수도 있다. 비록 도면에 나타내지는 않았지만, 제1 내부 그라운드 배선(221a)의 안쪽에는 다른 제1 내부 그라운드 배선이 배치될 수도 있다. 제1 연장 그라운드 배선(221b)은 제1 내부 그라운드 배선(221a)의 바깥쪽으로부터 연장되어 그 단부가 기판(210) 측면에서 노출되도록 배치된다. 제1 연장 그라운드 배선(221b)은 복수개로 이루어지며, 각각의 제1 연장 그라운드 배선(221b)은 기판(210)의 둘레를 따라 상호 일정 간격 이격되도록 배치된다. 본 예에서 제1 연장 그라운드 배선(221b)의 이격 간격은 일정하지만, 경우에 따라서 다를 수도 있다. 이에 따라 기판(210)의 측면을 따라서 절연체(211)와 제1 연장 그라운드 배선(221b)이 교대로 노출된다.
기판(210)의 내부에는 제2 그라운드 배선(222)이 배치된다. 제2 그라운드 배선(222)은 제1 비아컨택(231)을 통해 제1 그라운드 배선(221)과 연결될 수 있다. 제2 그라운드 배선(222)은 제1 그라운드 배선(221)과 수직 방향으로 상호 중첩될 수 있다. 도 6에 나타낸 바와 같이, 제2 그라운드 배선(222)은, 기판(210) 상부면에서 기판(210) 둘레를 따라 배치되는 제2 내부 그라운드 배선(222a)과, 제2 내부 그라운드 배선(222a)으로부터 기판(210) 측면을 향해 연장되는 제2 연장 그라운드 배선(222b)을 포함하여 구성된다. 일 예에서 제2 내부 그라운드 배선(222a) 및 제2 연장 그라운드 배선(222b)은 구리(Cu) 재질로 이루어질 수 있다. 본 예에서 제2 내부 그라운드 배선(222a)은 연속적인 사각 고리 형태를 갖지만, 이는 단지 일 예로서 다른 형태로 이루어질 수도 있다. 예컨대 제2 내부 그라운드 배선(222a)은 연속적이지 않은 형태로 배치될 수도 있다. 비록 도면에 나타내지는 않았지만, 제2 내부 그라운드 배선(222a)의 안쪽에는 다른 제2 내부 그라운드 배선이 배치될 수도 있다. 제2 연장 그라운드 배선(222b)은 제2 내부 그라운드 배선(222a)의 바깥쪽으로부터 연장되어 그 단부가 기판(210) 측면에서 노출되도록 배치된다. 제2 연장 그라운드 배선(222b)은 복수개로 이루어지며, 각각의 제2 연장 그라운드 배선(222b)은 기판(210)의 둘레를 따라 상호 일정 간격 이격되도록 배치된다. 본 예에서 제2 연장 그라운드 배선(222b)의 이격 간격은 일정하지만, 경우에 따라서 다를 수도 있다. 이에 따라 기판(210)의 측면을 따라서 절연체(211)와 제2 연장 그라운드 배선(222b)이 교대로 노출된다.
EMI 차폐층(270)은 몰딩재(260)의 상부면 및 측면 위에 배치되며, 기판(210)을 측면을 향해 일정 길이만큼 연장된다. 일 예에서 EMI 차폐층(270)은 적어도 한 층 이상의 금속층으로 이루어질 수 있다. EMI 차폐층(270)의 기판(210) 측면으로의 연장된 부분 중 상부는, 기판(210) 측면 둘레를 따라 교대로 배치되는 제1 연장 그라운드 배선(221b) 및 절연체(211)와 컨택된다. 즉, 도 5에 나타낸 바와 같이, EMI 차폐층(270)은 기판(210) 측면 둘레를 따라 제1 연장 그라운드 배선(221b)의 단부(271a)와 절연체(211)의 노출면(272a)에 교대로 컨택된다. EMI 차폐층(270)의 기판(210) 측면으로의 연장된 부분 중 하부는, 기판(210) 측면 둘레를 따라 교대로 배치되는 제2 연장 그라운드 배선(222b) 및 절연체(211)와 컨택된다. 즉, 도 6에 나타낸 바와 같이, EMI 차폐층(270)은 기판(210) 측면 둘레를 따라 제2 연장 그라운드 배선(222b)의 단부(271b)와 절연체(211)의 노출면(272b)에 교대로 컨택된다. EMI 차폐층(270)이 제1 연장 그라운드 배선(221b) 또는 제2 연장 그라운드 배선(222b)과 컨택되는 부분에서의 접착력과 EMI 차폐층(270)이 절연체(211)와 컨택되는 부분에서의 접착력은 서로 다를 수 있다. 본 예에서와 같이 EMI 차폐층(270)이, 상부에서는 제1 연장 그라운드 배선(221b)의 단부(271a)와 절연체(211)의 노출면(272a)에 교대로 컨택되고, 하부에서는 제2 연장 그라운드 배선(222b)의 단부(271b)와 절연체(211)의 노출면(272b)에 교대로 컨택됨에 따라 어느 한 부분에서의 낮은 접착력은 다른 부분에서의 높은 접착력으로 인해 보상될 수 있다. 제1 연장 그라운드 배선(221b) 및 제2 연장 그라운드 배선(222b)이 기판(210) 둘레를 따라 복수개로 배치됨에 따라 EMI 차폐층(270)과 그라운드 배선 사이의 컨택 면적을 충분히 확보할 수 있다.
기판(210) 하부면에는 제3 그라운드 배선(223)이 배치된다. 제3 그라운드 배선(223)은 제2 비아컨택(232)을 통해 제2 그라운드 배선(222)과 연결될 수 있다. 제3 그라운드 배선(223)은, 도 7에 나타낸 바와 같이, 기판(210) 하부면에서 기판(210) 둘레를 따라 배치되는 제3 내부 그라운드 배선(223a)과, 제3 내부 그라운드 배선(223a)으로부터 기판(210) 측면을 향해 연장되는 제3 연장 그라운드 배선(223b)을 포함하여 구성된다. 일 예에서 제3 내부 그라운드 배선(223a) 및 제3 연장 그라운드 배선(223b)은 구리(Cu) 재질로 이루어질 수 있다. 본 예에서 제3 내부 그라운드 배선(223a)은 연속적인 사각 고리 형태를 갖지만, 이는 단지 일 예로서 다른 형태로 이루어질 수도 있다. 예컨대 제3 내부 그라운드 배선(223a)은 연속적이지 않은 형태로 배치될 수도 있다. 비록 도면에 나타내지는 않았지만, 제3 내부 그라운드 배선(223a)의 안쪽에는 다른 제3 내부 그라운드 배선이 배치될 수도 있다. 제3 연장 그라운드 배선(223b)은 제3 내부 그라운드 배선(223a)의 바깥쪽으로부터 연장되어 그 단부가 기판(210) 측면에서 노출되도록 배치된다. 제3 연장 그라운드 배선(223b)은 복수개로 이루어지며, 각각의 제3 연장 그라운드 배선(223b)은 기판(210)의 둘레를 따라 상호 일정 간격 이격되도록 배치된다. 본 예에서 제3 연장 그라운드 배선(223b)의 이격 간격은 일정하지만, 경우에 따라서 다를 수도 있다. 이에 따라 기판(210)의 측면을 따라서 절연체(211)와 제3 연장 그라운드 배선(223b)이 교대로 노출된다. 또한 기판(210)의 하부면에서 기판(210) 둘레를 따라서 절연체(211)와 제3 연장 그라운드 배선(223b)이 교대로 노출된다.
기판(210) 하부면에는 솔더레지스트층(280)이 배치된다. 솔더레지스트층(280)의 상부면은 기판(210)을 구성하는 절연체(211) 하부면과 제3 그라운드 배선(223)에 부착된다. 특히 기판(210) 하부 가장자리를 따라서 솔더레지스트층(280)은 절연체(211)와 제3 연장 그라운드 배선(223b)에 교대로 부착된다. 이에 따라 기판(210) 하부 가장자리를 따라서 제3 연장 그라운드 배선(223b)과 솔더레지스트층(280) 사이의 낮은 접착력은 절연체(211)와 솔더레지스트층(280) 사이의 상대적으로 높은 접착력으로 인해 보상된다.
도 8은 또 다른 예에 따른 EMI 차폐층을 갖는 반도체 패키지를 나타내 보인 단면도이다. 그리고 도 9, 도 10, 및 도 11은 각각 도 8의 반도체 패키지의 제1 그라운드 배선층, 제2 그라운드 배선층, 및 제3 그라운드 배선층을 나타내 보인 레이아웃도들이다. 도 8을 참조하면, 본 예에 따른 EMI 차폐층을 갖는 반도체 패키지(300)는, 기판(310) 위에 칩들(341, 342)이 부착되고, 기판(310)과 칩(341, 342)이 몰딩층(360)으로 덮이는 구조를 갖는다. 기판(310)은 절연체(311)로 이루어진다. 본 예에서는 기판(310) 위에 두 개의 칩들이 부착되지만, 이는 단지 일 예로서 하나의 칩만이 기판(310) 위에 부착될 수도 있다. 또한 기판(310) 위에 두 개 이상의 칩들이 부착될 수도 있으며, 이 경우 칩들은 수직 방향을 따라 적층될 수도 있고, 또는 수평 방향을 따라 배치될 수도 있다. 본 예에서 하부의 칩(341)과 상부의 칩(342)은 제1 와이어(351)를 통해 전기적으로 연결되며, 하부의 칩(341)과 기판(310)은 제2 와이어(352)를 통해 전기적으로 연결된다. 다른 예에서 칩과 기판은 플립 칩 형태의 전기적 연결 구조로 배치될 수도 있다. 기판(310)의 상부면과, 칩들(341, 342)과, 그리고 제1 와이어(351) 및 제2 와이어(352)는 몰딩재(360)에 의해 덮인다. 일 예에서 몰딩재(360)는 에폭시 몰드 컴파운드(EMC; Epoxy Mold Compound)일 수 있다. 몰딩재(360)의 측면은 기판(310)의 측면과 실질적으로 동일한 수직 라인상에 위치한다.
기판(310)의 상부면에는 제1 그라운드 배선(321)이 배치된다. 도 9에 나타낸 바와 같이, 제1 그라운드 배선(321)은, 기판(310) 상부면에서 기판(310) 둘레를 따라 배치되는 제1 내부 그라운드 배선(321a)과, 제1 내부 그라운드 배선(321a)으로부터 기판(310) 측면을 향해 연장되는 제1 연장 그라운드 배선(321b)을 포함하여 구성된다. 일 예에서 제1 내부 그라운드 배선(321a) 및 제1 연장 그라운드 배선(321b)은 구리(Cu) 재질로 이루어질 수 있다. 본 예에서 제1 내부 그라운드 배선(321a)은 연속적인 사각 고리 형태를 갖지만, 이는 단지 일 예로서 다른 형태로 이루어질 수도 있다. 예컨대 제1 내부 그라운드 배선(321a)은 연속적이지 않은 형태로 배치될 수도 있다. 비록 도면에 나타내지는 않았지만, 제1 내부 그라운드 배선(321a)의 안쪽에는 다른 제1 내부 그라운드 배선이 배치될 수도 있다. 제1 연장 그라운드 배선(321b)은 제1 내부 그라운드 배선(321a)의 바깥쪽으로부터 연장되어 그 단부가 기판(310) 측면에서 노출되도록 배치된다. 제1 연장 그라운드 배선(321b)은 복수개로 이루어지며, 각각의 제1 연장 그라운드 배선(321b)은 기판(310)의 둘레를 따라 상호 일정 간격 이격되도록 배치된다. 본 예에서 제1 연장 그라운드 배선(321b)의 이격 간격은 일정하지만, 경우에 따라서 다를 수도 있다. 이에 따라 기판(310)의 측면을 따라서 절연체(311)와 제1 연장 그라운드 배선(321b)이 교대로 노출된다.
기판(310)의 내부에는 제2 그라운드 배선(322)이 배치된다. 제2 그라운드 배선(322)은 제1 비아컨택(331)을 통해 제1 그라운드 배선(321)과 연결될 수 있다. 제2 그라운드 배선(322)은 제1 그라운드 배선(321)과 수직 방향으로 상호 중첩될 수 있다. 도 10에 나타낸 바와 같이, 제2 그라운드 배선(322)은, 기판(310) 상부면에서 기판(310) 둘레를 따라 배치되는 제2 내부 그라운드 배선(322a)과, 제2 내부 그라운드 배선(322a)으로부터 기판(310) 측면을 향해 연장되는 제2 연장 그라운드 배선(322b)을 포함하여 구성된다. 일 예에서 제2 내부 그라운드 배선(322a) 및 제2 연장 그라운드 배선(322b)은 구리(Cu) 재질로 이루어질 수 있다. 본 예에서 제2 내부 그라운드 배선(322a)은 연속적인 사각 고리 형태를 갖지만, 이는 단지 일 예로서 다른 형태로 이루어질 수도 있다. 예컨대 제2 내부 그라운드 배선(322a)은 연속적이지 않은 형태로 배치될 수도 있다. 비록 도면에 나타내지는 않았지만, 제2 내부 그라운드 배선(322a)의 안쪽에는 다른 제2 내부 그라운드 배선이 배치될 수도 있다. 제2 연장 그라운드 배선(322b)은 제2 내부 그라운드 배선(322a)의 바깥쪽으로부터 연장되어 그 단부가 기판(310) 측면에서 노출되도록 배치된다. 제2 연장 그라운드 배선(322b)은 복수개로 이루어지며, 각각의 제2 연장 그라운드 배선(322b)은 기판(310)의 둘레를 따라 상호 일정 간격 이격되도록 배치된다. 본 예에서 제2 연장 그라운드 배선(322b)의 이격 간격은 일정하지만, 경우에 따라서 다를 수도 있다. 이에 따라 기판(310)의 측면을 따라서 절연체(311)와 제2 연장 그라운드 배선(322b)이 교대로 노출된다.
기판(310) 하부면에는 제3 그라운드 배선(323)이 배치된다. 제3 그라운드 배선(323)은 제2 비아컨택(332)을 통해 제2 그라운드 배선(322)과 연결될 수 있다. 제3 그라운드 배선(323)은, 도 11에 나타낸 바와 같이, 기판(310) 하부면에서 기판(310) 둘레를 따라 배치되는 제3 내부 그라운드 배선(323a)과, 제3 내부 그라운드 배선(323a)으로부터 기판(310) 측면을 향해 연장되는 제3 연장 그라운드 배선(323b)을 포함하여 구성된다. 일 예에서 제3 내부 그라운드 배선(323a) 및 제3 연장 그라운드 배선(323b)은 구리(Cu) 재질로 이루어질 수 있다. 본 예에서 제3 내부 그라운드 배선(323a)은 연속적인 사각 고리 형태를 갖지만, 이는 단지 일 예로서 다른 형태로 이루어질 수도 있다. 예컨대 제3 내부 그라운드 배선(323a)은 연속적이지 않은 형태로 배치될 수도 있다. 비록 도면에 나타내지는 않았지만, 제3 내부 그라운드 배선(323a)의 안쪽에는 다른 제3 내부 그라운드 배선이 배치될 수도 있다. 제3 연장 그라운드 배선(323b)은 제3 내부 그라운드 배선(323a)의 바깥쪽으로부터 연장되어 그 단부가 기판(310) 측면에서 노출되도록 배치된다. 제3 연장 그라운드 배선(323b)은 복수개로 이루어지며, 각각의 제3 연장 그라운드 배선(323b)은 기판(310)의 둘레를 따라 상호 일정 간격 이격되도록 배치된다. 본 예에서 제3 연장 그라운드 배선(323b)의 이격 간격은 일정하지만, 경우에 따라서 다를 수도 있다. 이에 따라 기판(310)의 측면을 따라서 기판(310)과 제3 연장 그라운드 배선(323b)이 교대로 노출된다. 또한 기판(310)의 하부면에서 기판(310) 둘레를 따라서 절연체(311)와 제3 연장 그라운드 배선(323b)이 교대로 노출된다.
EMI 차폐층(370)은 몰딩재(360)의 상부면 및 측면 위에 배치되며, 기판(310)의 측면 하부 끝까지 연장된다. 일 예에서 EMI 차폐층(370)은 적어도 한 층 이상의 금속층으로 이루어질 수 있다. EMI 차폐층(370)의 기판(310) 측면으로의 연장된 부분 중 상부는, 기판(310) 측면 둘레를 따라 교대로 배치되는 제1 연장 그라운드 배선(321b) 및 절연체(311)와 컨택된다. 즉, 도 9에 나타낸 바와 같이, EMI 차폐층(370)은 기판(310) 측면 둘레를 따라 제1 연장 그라운드 배선(321b)의 단부(371a)와 절연체(311)의 노출면(372a)에 교대로 컨택된다. EMI 차폐층(370)의 기판(310) 측면으로의 연장된 부분 중 중간 부분은, 기판(310) 측면 둘레를 따라 교대로 배치되는 제2 연장 그라운드 배선(322b) 및 절연체(311)와 컨택된다. 즉, 도 10에 나타낸 바와 같이, EMI 차폐층(370)은 기판(310) 측면 둘레를 따라 제2 연장 그라운드 배선(322b)의 단부(371b)와 절연체(311)의 노출면(372b)에 교대로 컨택된다. EMI 차폐층(370)의 기판(310) 측면으로의 연장된 부분 중 하부는, 기판(310) 측면 둘레를 따라 교대로 배치되는 제3 연장 그라운드 배선(323b) 및 기판(310)과 컨택된다. 즉, 도 11에 나타낸 바와 같이, EMI 차폐층(370)은 기판(310) 측면 둘레를 따라 제3 연장 그라운드 배선(323b)의 단부(371c)와 절연체(311)의 노출면(371c)에 교대로 컨택된다.
EMI 차폐층(370)이 제1 연장 그라운드 배선(321b), 제2 연장 그라운드 배선(322b), 및 제3 연장 그라운드 배선(323b)과 컨택되는 부분에서의 접착력과 EMI 차폐층(370)이 절연체(311)와 컨택되는 부분에서의 접착력은 서로 다를 수 있다, 본 예에서와 같이 EMI 차폐층(370)이, 상부에서는 제1 연장 그라운드 배선(321b)의 단부(371a)와 절연체(311)의 노출면(372a)에 교대로 컨택되고, 중간부분에서는 제2 연장 그라운드 배선(322b)의 단부(371b)와 절연체(311)의 노출면(372b)의 노출면에 교대로 컨택되며, 그리고 하부에서는 제3 연장 그라운드 배선(322c)의 단부(371c)와 절연체(311)의 노출면(372c)에 교대로 컨택됨에 따라 어느 한 부분에서의 낮은 접착력이 다른 부분에서의 높은 접착력으로 인해 보상될 수 있다. 제1 연장 그라운드 배선(321b), 제2 연장 그라운드 배선(322b), 및 제3 연장 그라운드 배선(323b)이 기판(310) 둘레를 따라 복수개로 배치됨에 따라 EMI 차폐층(370)과 그라운드 배선 사이의 컨택 면적을 충분히 확보할 수 있다.
기판(310) 하부면에는 솔더레지스트층(380)이 배치된다. 솔더레지스트층(380)의 상부면은 기판(310) 하부면과 제3 그라운드 배선(323)에 부착된다. 특히 기판(310) 하부 가장자리를 따라서 솔더레지스트층(380)은 기판(310)을 구성하는 절연체(311) 하부면과 제3 연장 그라운드 배선(323b)에 교대로 부착된다. 이에 따라 기판(310) 하부 가장자리를 따라서 제3 연장 그라운드 배선(323b)과 솔더레지스트층(380) 사이의 낮은 접착력은 절연체(311)와 솔더레지스트층(380) 사이의 상대적으로 높은 접착력으로 인해 보상된다.
도 12 내지 도 16은 일 예에 따른 반도체 패키지의 제조방법을 설명하기 위해 나타내 보인 도면들이다. 특히 도 12는 도 13의 선 I-I'을 따라 절단하여 나타내 보인 단면도이다. 먼저 도 12를 참조하면, 도면에서 점선으로 나타낸 절단 라인(400)에 의해 한정되는 복수개의 기판(310)들을 갖는 기판 스트립(301)을 준비한다. 기판 스트립(301)은 절연체(311)로 이루어진다. 각각의 기판(310)은 제1 그라운드 배선(321), 제2 그라운드 배선(322), 및 제3 그라운드 배선(323)을 갖는다. 제1 그라운드 배선(321)은 각각의 기판(310) 상부면에 배치된다. 제2 그라운드 배선(322)은 각각의 기판(310) 내에 배치된다. 제3 그라운드 배선(323)은 각각의 기판(310) 하부면에 배치된다. 제1 그라운드 배선(321) 및 제2 그라운드 배선(322)은 제1 비아컨택(331)에 의해 상호 연결된다. 제2 그라운드 배선(322) 및 제3 그라운드 배선(323)은 제2 비아컨택(332)에 의해 상호 연결된다. 기판 스트립(301) 하부면에는 솔더레지스트층(380)이 배치된다.
다음에 도 13을 참조하면, 각각의 기판(310)은 제1 그라운드 패턴(321)을 갖는데, 제1 그라운드 패턴(321)은 제1 내부 그라운드 패턴(321a) 및 제1 연장 그라운드 패턴(321b)을 포함하여 구성된다. 제1 내부 그라운드 패턴(321a)은 각각의 기판(310)의 둘레를 따라 연속적인 링(ring) 형태로 배치될 수 있다. 그러나 이는 단지 일 예로서 제1 내부 그라운드 패턴(321a)은 연속적이지 않은 형태로 배치될 수도 있다. 제1 연장 그라운드 패턴(321b)은 제1 내부 그라운드 패턴(321a)의 외주면으로부터 기판(310)의 측면을 향해 연장되는 형태로 배치된다. 상호 인접한 기판(310)의 제1 내부 그라운드 패턴(321a)은 그 사이의 제2 연장 그라운드 패턴(321b)에 의해 연결된다. 절단 라인(400)은 상호 인접한 기판(310)의 제1 내부 그라운드 패턴(321a)을 연결하는 제1 연장 그라운드 패턴(321b)의 중심 부분을 가로지른다. 제2 그라운드 패턴(322) 및 제3 그라운드 패턴(323)은, 제1 그라운드 패턴(321)과 유사한 구조로 이루어질 수 있으며, 특히 기판(310) 둘레를 따라서는 제1 연장 그라운드 패턴(321b)과 동일한 구조의 제2 연장 그라운드 패턴(322b) 및 제3 연장 그라운드 패턴(323b)을 각각 가질 수 있다.
다음에 도 14를 참조하면, 칩들(341, 342)을 각각의 기판(310) 상부면 위에 부착한다. 이어서 제1 와이어(351) 및 제2 와이어(352)를 형성하여 상부 칩(342) 및 하부 칩(341)과 하부 칩(341) 및 기판(310)을 각각 연결시킨다. 본 예에서는 와이어를 이용하여 전기적 연결 구조를 형성하지만, 이는 단지 일 예로서 다른 예에서 플립 칩 구조로 전기적 연결 구조를 형성할 수도 있다. 다음에 기판(310)의 상부면, 칩들(341, 342), 제1 와이어(351), 및 제2 와이어(352)를 덮도록 몰딩재(360)를 형성한다. 일 예에서 몰딩재(360)은 에폭시 몰드 컴파운드(EMC)로 형성할 수 있다.
다음에 도 15를 참조하면, 절단 라인(400)을 따른 절단 공정을 수행하여 각각의 기판(310)을 상호 분리시킨다. 이 절단 공정을 통해 기판(310)의 측면에는 각각 제1 그라운드 배선(321), 제2 그라운드 배선(322), 및 제3 그라운드 배선(323)의 단부가 노출된다. 특히 도 9 내지 도 11을 참조하여 설명한 바와 같이, 기판(310)의 측면 상부에는 제1 연장 그라운드 배선(321b)과 기판(310)이 교대로 노출되고, 기판(310) 측면 중간부분에는 제2 연장 그라운드 배선(322b)과 기판(310)이 교대로 노출되며, 그리고 기판(310) 측면 하부에는 제3 연장 그라운드 배선(323b)과 기판(310)이 교대로 노출된다. 위 절단 공정을 수행하는 과정에서 기판(310) 하부 둘레를 따라 솔더레지스트층(380)의 접착 상태가 변화될 수 있다. 예컨대 기판(310) 하부 둘레를 따라 솔더레지스트층(380)이 그라운드 배선에만 부착되는 경우 낮은 부착력으로 인해 솔더레지스트층(380)이 박리될 수 있다. 그러나 본 예에서는 솔더레지스트층(380)이 기판(310)을 구성하는 절연체(311)의 하부면과 제3 연장 그라운드 배선(323b)의 하부면과 교대로 컨택됨에 따라 제3 연장 그라운드 배선(323b)과의 낮은 부착력이 절연체(311)와의 높은 부착력에 의해 보상될 수 있으며, 이에 따라 기판(310) 하부 둘레에서 솔더레지스트층(380)이 절단 공정 과정에서 박리되는 현상이 억제된다.
다음에 도 16을 참조하면, EMI 차폐층(370)을 형성한다. EMI 차폐층(370)은 몰드층(360)의 상부면 및 측면을 덮으면서, 기판(310)의 측면 하부까지 연장된다. 이에 따라 EMI 차폐층(370)은, 기판(310) 측면 둘레를 따라서, 기판(310) 측면 상부에서는 제1 연장 그라운드 배선(321b) 및 기판(310)과 교대로 컨택되고, 기판(310) 측면 중간부분에서는 제2 연장 그라운드 배선(322b) 및 기판(310)과 교대로 컨택되며, 그리고 기판(310) 측면 하부에서는 제3 연장 그라운드 배선(323b) 및 기판(310)과 교대로 컨택된다.
도 15를 참조하여 설명한 바와 같이, 본 예에서는 1차 절단을 통해 각각의 기판(310)을 완전히 분리하지만, 경우에 따라서 복수의 절단 과정들을 수행할 수도 있다. 예컨대 제1 그라운드 배선(321)의 단부까지 노출되도록 1차 절단을 수행한 후에 EMI 차폐층을 형성하고, 이어서 2차 절단을 수행하여 각각의 기판을 분리시키면 도 1을 참조하여 설명한 바와 같이, EMI 차폐층이 제1 그라운드 배선에만 컨택되는 구조를 만들 수 있다. 마찬가지로 제2 그라운드 배선(322)의 단부까지 노출되도록 1차 절단을 수행한 후에 EMI 차폐층을 형성하고, 이어서 2차 절단을 수행하여 각각의 기판을 분리시키면 도 4를 참조하여 설명한 바와 같이, EMI 차폐층이 제1 그라운드 배선 및 제2 그라운드 배선의 단부에 컨택되는 구조를 만들 수 있다.
110, 210, 310...기판
111, 211, 311...절연체
121, 221, 321...제1 그라운드 배선
121a, 221a, 321a...제1 내부 그라운드 배선
121b, 221b, 321b...제1 연장 그라운드 배선
122, 222, 322...제2 그라운드 배선
122a, 222a, 322a...제2 내부 그라운드 배선
122b, 222b, 322b...제2 연장 그라운드 배선
123, 223, 323...제3 그라운드 배선
123a, 223a, 323a...제3 내부 그라운드 배선
123b, 223b, 323b...제3 연장 그라운드 배선
131, 231, 331...제1 비아컨택 132, 232, 332...제2 비아컨택
141, 142, 241, 242, 341, 342...칩 151, 251, 351...제1 와이어
152, 252, 352...제2 와이어 160, 260, 360...몰딩층
170, 270, 370...EMI 차폐층 180, 280, 380...솔더레지스트층
400...절단라인

Claims (23)

  1. 기판;
    상기 기판의 둘레를 따라 배치되는 제1 내부 그라운드 배선 및 상기 제1 내부 그라운드 배선으로부터 상기 기판 측면을 향해 연장되어 단부가 상기 기판 측면에서 노출되는 제1 연장 그라운드 배선을 포함하는 제1 그라운드 배선;
    상기 기판 위의 칩;
    상기 기판 및 칩을 덮는 몰딩층; 및
    상기 몰딩층 및 기판의 측면을 덮으면서 상기 제1 연장 그라운드 배선의 단부에 컨택되도록 배치되는 전자기간섭 차폐층을 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 제1 연장 그라운드 배선은, 상기 기판의 둘레를 따라 상호 이격되도록 배치되는 복수개로 이루어지는 반도체 패키지.
  3. 제1항에 있어서,
    상기 제1 그라운드 배선은, 상기 기판의 상부면에 배치되는 반도체 패키지.
  4. 제3항에 있어서,
    상기 기판 내에 배치되는 제2 그라운드 배선, 및 상기 기판의 하부면에 배치되는 제3 그라운드 배선을 더 포함하는 반도체 패키지.
  5. 제4항에 있어서,
    상기 제3 그라운드 배선은, 상기 기판의 둘레를 따라 연속적으로 배치되는 제3 내부 그라운드 배선 및 상기 제3 내부 그라운드 배선으로부터 상기 기판 측면을 향해 연장되어 단부가 상기 기판 측면에서 노출되는 제3 연장 그라운드 배선을 포함하는 반도체 패키지.
  6. 제5항에 있어서,
    상기 제3 연장 그라운드 배선은, 상기 기판의 둘레를 따라 상호 이격되도록 배치되는 복수개로 이루어지는 반도체 패키지.
  7. 제6항에 있어서,
    상기 기판의 하부면 및 상기 제3 그라운드 배선의 하부면 위에 배치되는 솔더레지스트층을 더 포함하는 반도체 패키지.
  8. 기판;
    상기 기판의 둘레를 따라 배치되는 제1 내부 그라운드 배선 및 상기 제1 내부 그라운드 배선으로부터 상기 기판 측면을 향해 연장되어 단부가 상기 기판 측면에서 노출되는 제1 연장 그라운드 배선을 포함하는 제1 그라운드 배선;
    상기 기판의 둘레를 따라 배치되는 제2 내부 그라운드 배선 및 상기 제2 내부 그라운드 배선으로부터 상기 기판 측면을 향해 연장되어 단부가 상기 기판 측면에서 노출되는 제2 연장 그라운드 배선을 포함하는 제2 그라운드 배선;
    상기 기판 위의 칩;
    상기 기판 및 칩을 덮는 몰딩층; 및
    상기 몰딩층 및 기판의 측면을 덮으면서 상기 제1 연장 그라운드 배선 및 제2 연장 그라운드 배선의 단부에 컨택되도록 배치되는 전자기간섭 차폐층을 포함하는 반도체 패키지.
  9. 제8항에 있어서,
    상기 제1 연장 그라운드 배선 및 제2 연장 그라운드 배선은, 상기 기판의 둘레를 따라 상호 이격되도록 배치되는 복수개로 이루어지는 반도체 패키지.
  10. 제8항에 있어서,
    상기 제1 연장 그라운드 배선은 상기 기판의 상부면에 배치되고, 상기 제2 연장 그라운드 배선은 상기 기판 내에 배치되는 반도체 패키지.
  11. 제10항에 있어서,
    상기 기판의 하부면에 배치되는 제3 그라운드 배선을 더 포함하는 반도체 패키지.
  12. 제11항에 있어서,
    상기 제3 그라운드 배선은, 상기 기판의 둘레를 따라 배치되는 제3 내부 그라운드 배선, 및 상기 제3 내부 그라운드 배선으로부터 상기 기판 측면을 향해 연장되어 단부가 상기 기판 측면에서 노출되는 제3 연장 그라운드 배선을 포함하는 반도체 패키지.
  13. 제12항에 있어서,
    상기 제3 연장 그라운드 배선은, 상기 기판의 둘레를 따라 상호 이격되도록 배치되는 복수개로 이루어지는 반도체 패키지.
  14. 제13항에 있어서,
    상기 기판의 하부면 및 상기 제3 그라운드 배선의 하부면 위에 배치되는 솔더레지스트층을 더 포함하는 반도체 패키지.
  15. 기판;
    상기 기판의 둘레를 따라 배치되는 제1 내부 그라운드 배선 및 상기 제1 내부 그라운드 배선으로부터 상기 기판 측면을 향해 연장되어 단부가 상기 기판 측면에서 노출되는 제1 연장 그라운드 배선을 포함하는 제1 그라운드 배선;
    상기 기판의 둘레를 따라 배치되는 제2 내부 그라운드 배선 및 상기 제2 내부 그라운드 배선으로부터 상기 기판 측면을 향해 연장되어 단부가 상기 기판 측면에서 노출되는 제2 연장 그라운드 배선을 포함하는 제2 그라운드 배선;
    상기 기판의 둘레를 따라 배치되는 제3 내부 그라운드 배선 및 상기 제3 내부 그라운드 배선으로부터 상기 기판 측면을 향해 연장되어 단부가 상기 기판 측면에서 노출되는 제2 연장 그라운드 배선을 포함하는 제3 그라운드 배선;
    상기 기판 위의 칩;
    상기 기판 및 칩을 덮는 몰딩층; 및
    상기 몰딩층 및 기판의 측면을 덮으면서 상기 제1 연장 그라운드 배선, 제2 연장 그라운드 배선, 및 제3 그라운드 배선의 단부에 컨택되도록 배치되는 전자기간섭 차폐층을 포함하는 반도체 패키지.
  16. 제15항에 있어서,
    상기 제1 그라운드 배선은 상기 기판의 상부면에 배치되고, 상기 제2 그라운드 배선은 상기 기판 내에 배치되며, 그리고 상기 제3 그라운드 배선은 상기 기판의 하부면에 배치되는 반도체 패키지.
  17. 제16항에 있어서,
    상기 제1 연장 그라운드 배선, 제2 연장 그라운드 배선, 및 제3 연장 그라운드 배선은, 상기 기판의 둘레를 따라 상호 이격되도록 배치되는 복수개로 이루어지는 반도체 패키지.
  18. 제17항에 있어서,
    상기 기판의 하부면 및 상기 제3 그라운드 배선의 하부면 위에 배치되는 솔더레지스트층을 더 포함하는 반도체 패키지.
  19. 상호 이격되도록 배치되는 복수개의 내부 그라운드 배선들, 및 상기 내부 그라운드 배선으로부터 바깥쪽을 향해 인접한 내부 그라운드 배선까지 연장되는 연장 그라운드 배선을 포함하는 그라운드 배선을 갖는 기판을 준비하는 단계;
    상기 기판 위에 칩을 부착하는 단계;
    상기 기판 및 칩을 덮는 몰딩층을 형성하는 단계;
    상기 몰딩층 및 기판을 절단하여 상기 연장 그라운드 배선의 단부가 상기 기판 측면에 노출되도록 하는 단계; 및
    상기 몰딩층 및 기판 측면을 덮으면서 상기 연장 그라운드 배선의 노출면과 컨택되도록 전자기간섭 차페층을 형성하는 단계를 포함하는 반도체 패키지 제조방법.
  20. 제19항에 있어서,
    상기 그라운드 배선은 상기 기판의 상부면에 배치되는 반도체 패키지 제조방법.
  21. 제19항에 있어서,
    상기 연장 그라운드 배선은, 상기 내부 그라운드 배선의 둘레를 따라 상호 이격되도록 배치되는 복수개로 이루어지는 반도체 패키지 제조방법.
  22. 제19항에 있어서,
    상기 그라운드 배선은, 상기 기판의 상부면에 배치되는 제1 그라운드 배선과, 상기 기판 내에 배치되는 제2 그라운드 배선과, 상기 기판 하부면에 배치되는 제3 그라운드 배선을 포함하는 반도체 패키지 제조방법.
  23. 제22항에 있어서,
    상기 기판의 하부면 및 상기 제3 그라운드 배선의 하부면 위에 솔더레지스트층을 형성하는 단계를 더 포함하는 반도체 패키지 제조방법.
KR1020130160949A 2013-12-23 2013-12-23 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법 Ceased KR20150073350A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130160949A KR20150073350A (ko) 2013-12-23 2013-12-23 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법
US14/316,261 US9184140B2 (en) 2013-12-23 2014-06-26 Semiconductor packages having emi shielding layers, methods of fabricating the same, electronic systems including the same, and memory cards including the same
TW103128231A TWI624923B (zh) 2013-12-23 2014-08-18 具有電磁干擾屏蔽層的半導體封裝、製造其之方法、包含其之電子系統及包含其之記憶卡
CN201410436314.6A CN104733444B (zh) 2013-12-23 2014-08-29 具有电磁干扰屏蔽层的半导体封装体、其制造方法
US14/876,752 US9275959B2 (en) 2013-12-23 2015-10-06 Semiconductor packages having EMI shielding layers, methods of fabricating the same, electronic systems including the same, and memory cards including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130160949A KR20150073350A (ko) 2013-12-23 2013-12-23 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20150073350A true KR20150073350A (ko) 2015-07-01

Family

ID=53400886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130160949A Ceased KR20150073350A (ko) 2013-12-23 2013-12-23 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법

Country Status (4)

Country Link
US (2) US9184140B2 (ko)
KR (1) KR20150073350A (ko)
CN (1) CN104733444B (ko)
TW (1) TWI624923B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180027947A (ko) * 2016-09-07 2018-03-15 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20190124012A (ko) * 2018-04-25 2019-11-04 에스케이하이닉스 주식회사 전자기 차폐층을 갖는 반도체 패키지

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5989757B2 (ja) * 2014-12-26 2016-09-07 日本写真印刷株式会社 タッチパネル
US9881140B2 (en) * 2015-11-04 2018-01-30 Screening Room Media, Inc. Presenting sonic signals to prevent digital content misuse
KR102497577B1 (ko) 2015-12-18 2023-02-10 삼성전자주식회사 반도체 패키지의 제조방법
JP2017162989A (ja) * 2016-03-09 2017-09-14 イビデン株式会社 電子部品内蔵基板およびその製造方法
US10229887B2 (en) * 2016-03-31 2019-03-12 Intel Corporation Systems and methods for electromagnetic interference shielding
TWI635595B (zh) * 2017-08-28 2018-09-11 晨星半導體股份有限公司 電路板及晶片封裝體
CN109509736A (zh) * 2017-09-14 2019-03-22 晨星半导体股份有限公司 电路板及芯片封装体
KR102681256B1 (ko) * 2018-12-13 2024-07-04 에스케이하이닉스 주식회사 컨택저항 측정용 반도체 패키지 및 이를 이용한 컨택저항 측정방법
KR102212079B1 (ko) 2019-03-22 2021-02-04 쓰리엠 이노베이티브 프로퍼티즈 캄파니 전자 어셈블리, 이를 포함하는 전자 장치 및 전자 어셈블리를 제작하는 방법
KR102562315B1 (ko) * 2019-10-14 2023-08-01 삼성전자주식회사 반도체 패키지
CN111092665B (zh) * 2019-12-17 2021-08-03 惠州Tcl移动通信有限公司 用于防止agps灵敏度劣化的方法以及电子设备
WO2021131663A1 (ja) * 2019-12-26 2021-07-01 株式会社村田製作所 モジュール
CN219677248U (zh) * 2020-08-26 2023-09-12 株式会社村田制作所 高频电子部件和模块
CN118099139B (zh) * 2024-04-28 2024-07-16 锐睛微电子(珠海)有限公司 芯片封装结构及制造方法、设备、图像传感器和内窥镜

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JP4647243B2 (ja) * 2004-05-24 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
TWI293235B (en) * 2004-11-03 2008-02-01 Advanced Semiconductor Eng Circuitized substrate with trace embedded inside ground layer
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US7799602B2 (en) * 2008-12-10 2010-09-21 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI420644B (zh) * 2010-04-29 2013-12-21 Advanced Semiconductor Eng 具有遮蔽電磁干擾的半導體裝置封裝件
TWI447888B (zh) * 2011-06-13 2014-08-01 Advanced Semiconductor Eng 具有凹部之半導體結構及其製造方法
US8704341B2 (en) * 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180027947A (ko) * 2016-09-07 2018-03-15 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20190124012A (ko) * 2018-04-25 2019-11-04 에스케이하이닉스 주식회사 전자기 차폐층을 갖는 반도체 패키지

Also Published As

Publication number Publication date
US20160027741A1 (en) 2016-01-28
US9184140B2 (en) 2015-11-10
TW201526194A (zh) 2015-07-01
CN104733444B (zh) 2019-05-28
CN104733444A (zh) 2015-06-24
US20150179588A1 (en) 2015-06-25
US9275959B2 (en) 2016-03-01
TWI624923B (zh) 2018-05-21

Similar Documents

Publication Publication Date Title
KR20150073350A (ko) 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법
JP7120295B2 (ja) 高周波モジュール
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US20100265159A1 (en) Electromagnetic band gap element, and antenna and filter using the same
US7378743B2 (en) Circuit board and electronic assembly
KR101416159B1 (ko) 접촉 패드를 구비하는 인쇄회로기판
TWI572256B (zh) 線路板及電子總成
KR102279978B1 (ko) 모듈
CN103889145B (zh) 线路板及电子总成
JP2014165424A (ja) 電子回路および電子機器
KR102279979B1 (ko) 모듈
US9565750B2 (en) Wiring board for mounting a semiconductor element
TWI493668B (zh) 接墊結構、線路載板及積體電路晶片
TWI491009B (zh) 晶片級電磁干擾屏蔽結構及製造方法
JPWO2020071493A1 (ja) モジュール
KR101971281B1 (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
US9691722B2 (en) Surface mount high-frequency circuit
JP6089557B2 (ja) 電子部品モジュール
US9275940B2 (en) Semiconductor device and manufacturing method thereof
JP5234527B2 (ja) 部品内蔵基板
US20150342054A1 (en) Embedded coreless substrate and method for manufacturing the same
TW201438172A (zh) 半導體裝置及其製造方法
JP2006114623A (ja) 基板モジュール及び印刷配線板並びにこれを用いた電子装置
JP5527262B2 (ja) 半導体装置
KR20150040578A (ko) 기판 스트립

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131223

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20181026

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20131223

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200114

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20200727

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20200114

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20200826

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20200727

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20210702

Appeal identifier: 2020101002133

Request date: 20200826

J301 Trial decision

Free format text: TRIAL NUMBER: 2020101002133; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20200826

Effective date: 20210702

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20210702

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20200826

Decision date: 20210702

Appeal identifier: 2020101002133