[go: up one dir, main page]

KR20140010521A - 발광소자 패키지 및 그 제조방법 - Google Patents

발광소자 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20140010521A
KR20140010521A KR1020120076286A KR20120076286A KR20140010521A KR 20140010521 A KR20140010521 A KR 20140010521A KR 1020120076286 A KR1020120076286 A KR 1020120076286A KR 20120076286 A KR20120076286 A KR 20120076286A KR 20140010521 A KR20140010521 A KR 20140010521A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
metal
compound semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020120076286A
Other languages
English (en)
Inventor
김준연
김재균
김주성
양문승
채수희
탁영조
홍현기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120076286A priority Critical patent/KR20140010521A/ko
Priority to US13/835,921 priority patent/US20140014990A1/en
Publication of KR20140010521A publication Critical patent/KR20140010521A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies

Landscapes

  • Led Device Packages (AREA)

Abstract

발광소자 패키지 및 그 제조방법이 개시된다. 개시된 발광소자 패키지는, 적어도 하나의 발광 구조물을 포함하며, 상기 발광 구조물은, 순차적으로 적층된 제1 화합물 반도체층, 활성층 및 제2 화합물 반도체층과, 상기 제1 화합물 반도체층과 연결되도록 마련되는 적어도 하나의 제1 메탈층과, 상기 제2 화합물 반도체층과 연결되도록 마련되는 제2 메탈층과, 제1 면에 도전성 접착층이 형성된 기판과, 상기 제1 메탈층과 상기 도전성 접착층 사이에 마련되는 유테틱 본딩용 본딩 메탈층을 포함한다.

Description

발광소자 패키지 및 그 제조방법{Light emitting device package and method of manufacturing the same}
발광소자 패키지 및 그 제조방법에 관한 것이다.
발광소자(LED; Light Emitting device) 패키지는 일반적으로, 액정 표시장치용 백라이트 유닛, 디스플레이 장치, 조명 장치 등에 널리 이용되고 있다. 예를 들면, 가시광을 방출하는 발광소자 패키지는 자동차 정지등, 경관 조명 등과 같은 다양한 용도의 광원으로 사용되고 있다. 한편, 발광소자 패키지의 제작비용 중 패키징 비용이 많이 차지하고 있는 바, 이러한 패키징 비용을 줄이기 위한 방법을 최근에는 실리콘 기판 상에 발광 소자를 실장하고 그 위에 형광체 및 렌즈를 덮는 웨이퍼 레벨 패키지(WLP; Wafer Level Package)에 대한 연구가 활발히 진행되고 있다. 또한, 발광소자 패키지의 효율은 패키지 구조를 개선함으로써 향상될 수 있다.
본 발명의 실시예는 발광소자 패키지 및 그 제조방법을 제공한다.
본 발명의 일 측면에 있어서,
적어도 하나의 발광 구조물을 포함하며, 상기 발광 구조물은,
순차적으로 적층된 제1 화합물 반도체층, 활성층 및 제2 화합물 반도체층;
상기 제1 화합물 반도체층과 연결되도록 마련되는 적어도 하나의 제1 메탈층;
상기 제2 화합물 반도체층과 연결되도록 마련되는 제2 메탈층;
제1 면에 도전성 접착층이 형성된 기판; 및
상기 제1 메탈층과 상기 도전성 접착층 사이에 마련되는 유테틱 본딩(eutectic)용 본딩 메탈층;을 포함하는 발광소자 패키지가 제공된다.
상기 적어도 하나의 제1 메탈층은 상기 제2 화합물 반도체층 및 상기 활성층을 관통하여 그 일단부가 상기 제1 화합물 반도체층의 내부에 매립되도록 마련될 수 있다.
상기 적어도 하나의 제1 메탈층은 복수의 제1 메탈층들이며, 상기 제1 메탈층들 사이는 제1메탈 연결층으로 연결될 수 있다. 상기 본딩 메탈층은 상기 제1메탈 연결층과 상기 도전성 접착층 사이에 마련될 수 있다.
상기 본딩 메탈층과 상기 도전성 접착층 사이에는 유테틱 본딩(eutectic bonding)이 형성될 수 있다. 상기 본딩 메탈층은 공정 합금(eutectic alloy)을 포함할 수 있다. 상기 공정 합금은 예를 들면, Au-Sn 합금 또는 Cu-Sn 합금을 포함할 수 있다.
상기 발광소자 구조물은 상기 기판의 제2 면에 형성되는 제1 및 제2 패드;
상기 기판을 관통하는 제1 비아홀 내부에 마련되어 상기 제1 패드와 상기 도전성 접착층을 연결하는 제1 도전층; 및 상기 기판 및 상기 도전성 접착층을 관통하는 제2 비아홀 내부에 마련되어 상기 제2 패드와 상기 제2 메탈층을 연결하는 제2 도전층;을 더 포함할 수 있다. 여기서, 상기 제1 및 제2 비아홀의 내벽에는 절연층이 형성될 수 있다. 상기 기판은 예를 들면, 실리콘 기판을 포함할 수 있다.
상기 발광소자 패키지는, 상기 발광 구조물 상에 마련되는 형광체층; 및 상기 형광체층 및 상기 발광구조물을 덮도록 마련되는 렌즈;를 더 포함할 수 있다.
상기 발광소자 패키지는, 상기 적어도 하나의 발광 구조물은 복수의 발광 구조물들이며, 상기 발광 구조물들 상에 각각 마련되는 복수의 형광체층; 및 상기 형광체층들 및 상기 발광구조물들을 덮도록 마련되는 복수의 렌즈;를 더 포함할 수 있다.
상기 발광소자 패키지는, 상기 적어도 하나의 발광 구조물은 복수의 발광 구조물들이며, 상기 발광 구조물들 상에 각각 마련되는 복수의 형광체층; 및 상기 형광체층들 및 상기 발광구조물들을 덮도록 마련되는 하나의 렌즈;를 더 포함할 수 있다.
본 발명의 다른 측면에 있어서,
성장용 기판 상에 제1 화합물 반도체층, 활성층 및 제2 화합물 반도체층을 순차적으로 형성하는 단계;
상기 제2 화합물 반도체층 및 활성층을 관통하여 그 일단부가 상기 제1 화합물 반도체층 내부에 매립되는 적어도 하나의 제1 메탈층을 형성하는 단계;
상기 제2 화합물 반도체층 상에 제2 메탈층을 형성하는 단계;
상기 적어도 하나의 제1 메탈층과 연결되는 본딩 메탈층을 형성하는 단계;
제1 면에 도전성 접착층이 형성된 기판을 준비하는 단계;
상기 본딩 메탈층과 상기 도전성 접착층 사이를 유테틱 본딩시키는 단계; 및
상기 성장용 기판을 상기 제1 화합물 반도체층으로부터 제거하는 단계;를 포함하는 발광소자 패키지의 제조방법이 제공된다.
본 발명의 실시예에 따른 발광소자 패키지는 보다 많은 발광면적을 확보할 수 있는 구조를 가지고 있으므로, 발광효율을 향상시킬 수 있다. 따라서, 발광소자 패키지 내에 요구되는 발광 구조물들의 수를 줄일 수 있으므로, 비용을 절감할 수 있다. 또한, 발광소자 패키지의 제조공정에서, Au 등과 같은 고가의 금속이 사용될 필요가 없고, 유테틱 본딩을 이용한 웨이퍼 레벨 패키지(WLP)에 의해 발광소자 패키지를 제작할 수 있으므로, 제작 비용을 절감할 수 있다.
도 1은 본 발명의 예시적인 실시예에 따른 발광소자 패키지를 도시한 것이다.
도 2 내지 도 12는 도 1에 도시된 본 발명의 예시적인 실시예에 따른 발광소자 패키지의 제조방법을 설명하기 위한 도면들이다.
도 13은 본 발명의 예시적인 실시예에 따른 발광소자 패키지를 도시한 것이다.
도 14는 본 발명의 예시적인 실시예에 따른 발광소자 패키지를 도시한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 아래에 예시되는 실시예는 본 발명의 범위를 한정하는 것은 아니며, 본 발명을 이 기술 분야에서 통상의 지식을 가진 자에게 설명하기 위해서 제공되는 것이다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면 상에서 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 편의상 과장되어 있을 수 있다. 또한, 한 층이 기판이나 다른 층의 위에 존재한다고 설명될 때, 그 층은 기판이나 다른 층에 직접 접하면서 위에 존재할 수도 있고, 그 사이에 다른 제3의 층이 존재할 수도 있다.
도 1은 본 발명의 예시적인 실시예에 따른 발광소자 패키지를 도시한 것이다.
도 1을 참조하면, 본 실시예에 따른 발광소자 패키지는 적어도 하나의 발광구조물(100)을 포함한다. 이하에서는 예시적으로 하나의 발광 구조물(100)에 대해서만 설명하기로 한다. 상기 발광 구조물(100)은 순차적으로 적층된 제1 화합물 반도체층(121), 활성층(122) 및 제2 화합물 반도체층(123)과, 상기 제1 화합물 반도체층(121)과 연결되도록 마련되는 적어도 하나의 제1 메탈층(125)과, 상기 제2 화합물 반도체층(123)과 연결되도록 마련되는 제2 메탈층(126)과, 제1 면에 도전성 접착층(112)이 형성된 기판(110)과, 상기 제1 메탈층(125)과 상기 도전성 접착층(112) 사이에 마련되는 유테틱 본딩(eutectic)용 본딩 메탈층(127)을 포함한다. 상기 제1 및 제2 화합물 반도체층(121,123)은 각각 n형 및 p형 화합물 반도체층이 될 수 있다. 예를 들면, 상기 제1 및 제2 화합물 반도체층(121,123)은 각각 n-GaN층 및 p-GaN층이 될 수 있다. 하지만, 이에 한정되는 것은 아니며, 이외에도 상기 제1 및 제2 화합물 반도체층(121,123)은 다른 다양한 화합물 반도체 물질을 포함할 수 있다. 한편, 도 1에는 도시되어 있지 않으나, 활성층(123)에 발생된 빛이 보다 균일하게 제1 화합물 반도체층(121)을 통해 외부로 출사될 수 있도록 상기 제1 화합물 반도체층(121)의 상면이 표면 처리를 통해 소정의 거칠기(roughness)를 가질 수 있다.
상기 적어도 하나의 제1 메탈층(125)은 제2 화합물 반도체층(123) 및 활성층(122)을 관통하여 제1 화합물 반도체층((121)의 내부에 매립되도록 마련될 수 있다. 여기서, 상기 제1 메탈층(125)은 n형 전극이 될 수 있다. 상기 제1 메탈층(125)은 예를 들면 Al를 포함할 수 있으나, 이는 단지 예시적인 것으로 이외에도 다른 다양한 금속 물질을 포함할 수 있다. 한편, 도 1에서는 제1 메탈층(125)이 2개가 마련된 경우가 도시되어 있으나, 상기 제1 메탈층(125)은 하나 또는 3개 이상이 될 수도 있다. 여기서, 상기 제1 메탈층(125)이 복수개로 형성되는 경우에 상기 제1 메탈층들(125) 사이는 제1메탈 연결층(125')으로 연결될 수 있다. 상기 제1메탈 연결층(125')은 상기 제1 메탈층(125)을 이루는 물질과 동일한 물질로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다.
상기 제2 화합물 반도체층(123)의 하면에는 제2 메탈층(126)이 형성되어 있다. 여기서, 상기 제2 메탈층(126)은 p형 전극이 될 수 있다. 상기 제2 메탈층(126)은 예를 들면 Ag를 포함할 수 있으나, 이는 단지 예시적인 것으로 이외에도 다른 다양한 금속 물질을 포함할 수 있다. 상기 제2 메탈층(126)은 상기 제2 화합물 반도체층(123)의 하면에서 적어도 하나의 제1 메탈층(125)을 둘러싸도록 형성될 수 있다. 여기서, 상기 제1 메탈층(125) 및 상기 제1메탈 연결층(125')은 절연층(124)에 의해 상기 제2 메탈층(126)으로부터 절연될 수 있다. 상기 절연층(124)은 예를 들면 실리콘 산화물을 포함할 수 있으나, 이는 단지 예시적인 것으로 이외에도 다른 다양한 절연물질을 포함할 수 있다. 이러한 제1메탈 연결층(125')은 예를 들면, Ag를 포함할 수 있으나, 이는 단지 예시적인 것으로 이외에도 다른 다양한 금속 물질을 포함할 수 있다.
상기 본딩 메탈층(127)은 적어도 하나의 제1 메탈층(125)에 연결되도록 마련될 수 있다. 상기 제1 메탈층(125)이 복수개로 형성되는 경우에는 상기 본딩 메탈층(127)은 제1 메탈층들(125) 사이를 연결하는 제1메탈 연결층(125')과 접하도록 마련될 수 있다. 이러한 본딩 메탈층(127)은 후술하는 기판(110) 상에 형성된 도전성 접착층(112)과 유테틱 본딩을 위한 것으로, 공정 합금(eutectic alloy)을 포함할 수 있다. 여기서, 상기 공정 합금은 예를 들면, Au-Sn 합금 또는 Cu-Sn 합금 등을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니며, 이외에도 상기 공정합금은 다양한 물질을 포함할 수 있다.
상기 본딩 메탈층(127)의 하면에는 도전성 접착층(112)이 마련되어 있으며, 이러한 도전성 접착층(112)의 하면에 기판(110)이 마련되어 있다. 상기 도전성 접착층(112)과 상기 본딩 메탈층(127) 사이에는 후술하는 바와 같이 유테틱 본딩이 형성될 수 있다. 이러한 도전성 접착층(112)은 예를 들면, Ti, Ni 및Au를 포함할 수 있다. 하지만, 이에 한정되는 것은 아니며, 상기 도전성 접착층(112)은 Ti, Ni, Cu 또는 이외에 다른 다양한 도전성 물질을 포함할 수 있다. 상기 기판(110)으로는 예를 들면 실리콘 기판이 사용되지만, 이에 한정되는 것은 아니며 다른 다양한 재질의 기판이 사용될 수 있다.
상기 기판(110)의 하면에는 각각 제1 및 제2 패드(130a,130b)가 마련되어 있다. 상기 제1 패드(130a)는 제1 도전층(131a)에 의해 도전성 접착층(112)에 연결되며, 상기 제2 패드(130b)는 제2 도전층(131b)에 의해 제2 메탈층(126)에 연결되어 있다. 이를 위해, 제1 비아홀(via hole,110a)이 기판(110)을 관통하도록 형성되며, 상기 제1 비아홀(110a)의 내부에 상기 제1 도전층(131a)이 형성된다. 그리고, 제2 비아홀(110b)이 기판(110), 도전성 접착층(112) 및 절연층(124)을 관통하도록 형성되며, 상기 제2 비아홀(110b) 내부에 상기 제2 도전층(131b)이 형성된다. 상기 제1 및 제2 도전층(131a,131b)은 예를 들면, Cu 또는 Ag 등을 포함할 수 있지만, 이에 한정되는 것은 아니며, 이외에도 다른 다양한 도전성 물질을 포함할 수 있다. 그리고, 상기 기판과 접하는 제1 비아홀의 측벽에는 기판(110)과 제1 도전층(131a) 사이의 절연을 위한 절연층(111a)이 형성되어 있으며, 상기 기판(110) 및 도전성 접착층(112)과 접하는 제2 비아홀(110b)의 측벽에는 기판(110) 및 도전성 접착층(112)과 제2 도전층(131b) 사이의 절연을 위한 절연층(111b)이 형성되어 있다. 상기 절연층들(110a,110b)은 예를 들면 실리콘 산화물을 포함할 수 있으나, 이는 단지 예시적인 것으로 이외에도 다른 다양한 절연물질을 포함할 수 있다. 도 1에는 도시되어 있지 않으나, 전술한 발광 구조물(100) 상(구체적으로는 제1 화합물 반도체층(121) 상)에 형광체층이 형성되고, 상기 형광체층 및 상기 발광 구조물(100)을 덮도록 렌즈가 더 마련될 수도 있다. 한편, 이상에서는 상기 기판의 상면 전체에 도전성 접착층(112)이 형성된 경우가 설명되었으나, 상기 도전성 접착층(112)은 상기 제2 비아홀(110b)이 형성된 기판(110)의 상면에는 형성되어 있지 않을 수도 있다.
상기와 같은 구조에서, 제1 패드(130a)로 공급된 전류는 제1 도전층(131a), 도전성 접착층(112), 본딩 메탈층(127) 및 제1 메탈층(125)을 통해 제1 화합물 반도체층(121)으로 유입되며, 제2 패드(130b)로 공급된 전류는 제2 도전층(131b) 및 제2 메탈층(1267)을 통해 제2 화합물 반도체층(123)으로 유입된다. 이에 따라, 활성층(122)에서 발생된 소정 색상의 빛은 제1 화합물 반도체층(121)의 상면을 통해 외부로 방출된다.
이상과 같은 발광소자 패키지는 보다 많은 발광면적을 확보할 수 있는 구조를 가지고 있으므로, 발광효율을 향상시킬 수 있다. 따라서, 발광소자 패키지 내에 요구되는 발광 구조물들(100)의 수를 줄일 수 있으므로, 비용을 절감할 수 있다.
이하에서는 본 발명의 예시적인 실시예에 따른 발광소자 패키지의 제조방법을 설명하기로 한다. 도 2 내지 도 12는 도 1에 도시된 본 발명의 예시적인 실시예에 따른 발광소자 패키지의 제조방법을 설명하기 위한 도면들이다. 이하에서는 발광소자 패키지가 하나의 발광 구조물을 포함하는 경우를 예로 들어 설명한다.
도 2를 참조하면, 먼저 성장용 기판(120)을 준비한다. 상기 성장용 기판(120)으로는 실리콘 기판 또는 사파이어 기판 등이 사용될 수 있지만 이에 한정되는 것은 아니다. 다음으로, 상기 성장용 기판(120) 상에 예를 들어 MOCVD(Metal-Organic Chemical Vapor Deposition) 또는 MBE(Molecular Beam Epitaxy)를 이용하여 제1 화합물 반도체층(121), 활성층(122) 및 제2 화합물 반도체층(123)을 순차적으로 성장시킨다. 여기서, 상기 제1 및 제2 화합물 반도체층(121,123)은 각각 n형 및 p형 화합물 반도체층이 될 수 있다. 예를 들면, 상기 제1 및 제2 화합물 반도체층(121,123)은 각각 n-GaN층 및 p-GaN층이 될 수 있다. 하지만, 이에 한정되는 것은 아니다.
도 3을 참조하면, 상기 제2 화합물 반도체층(123), 활성층(122) 및 제1 화합물 반도체층(121)을 순차적으로 식각한 다음, 식각된 표면 및 제2 화합물 반도체층의 표면을 덮도록 제1 절연층(124a)를 형성한다. 이어서, 상기 제1 절연층(124a)를 패터닝한 다음, 제1 메탈층들(125)을 제1 화합물 반도체층(121)과 연결되도록 형성한다. 상기 제1 절연층(124a)은 예를 들면, 실리콘 산화물을 포함할 수 있지만 이에 한정되는 것은 아니다. 이에 따라, 상기 제1 메탈층들(125)은 제2 화합물 반도체층(123) 및 활성층(122)을 관통하여 제1 화합물 반도체층(121)의 내부에 매립되도록 마련될 수 있다. 상기 제1 메탈층(125)은 n형 전극이 될 수 있다. 상기 제1 메탈층(125)은 예를 들면 Al를 포함할 수 있으나, 이외에도 다른 다양한 금속 물질을 포함할 수 있다. 한편, 도 3에서는 제1 메탈층(125)이 2개가 형성된 경우가 도시되어 있으나, 상기 제1 메탈층(125)은 하나 또는 3개 이상이 형성될 수도 있다.
도 4를 참조하면, 상기 제1 절연층(124a)을 패터닝한 다음, 제2 화합물 반도체층(123)의 상면에 제2 메탈층(126)을 증착한다. 상기 제2 메탈층(126)은 p형 전극이 될 수 있다. 상기 제2 메탈층(126)은 예를 들면 Ag를 포함할 수 있으나, 이는 단지 예시적인 것으로 이외에도 다른 다양한 금속 물질을 포함할 수 있다. 상기 제2 메탈층(126)은 상기 제1 메탈층들(125)을 둘러싸도록 형성될 수 있으며, 이때 상기 제1 메탈층(125)과 상기 제2 메탈층(126)은 제1 절연층(124a)에 의해 절연될 수 있다. 그리고, 도 5를 참조하면, 상기 제1 절연층(124a) 및 제2 메탈층(126)의 상면에 제2 절연층(124b)을 형성한다. 여기서, 상기 제2 절연층(124b)은 제1 절연층(124a)과 동일한 물질을 포함할 수 있지만, 이에 한정되는 것은 아니다.
도 6을 참조하면, 상기 제1 메탈층들(125) 사이를 연결하는 제1메탈 연결층(125')을 형성한다. 구체적으로, 상기 제2 절연층(124b)을 식각한 다음, 소정 금속을 증착하여 상기 제1 메탈층들(125)의 타단부들을 서로 연결하는 제1메탈 연결층(125')을 형성한다. 여기서, 상기 제1메탈 연결층(125')은 상기 제1 메탈층들(125)과 동일한 물질을 포함할 수 있지만, 이에 한정되는 것은 아니다. 그리고, 상기 제1메탈 연결층(125')과 상기 제2 절연층(124b)을 덮도록 제3 절연층(124c)을 형성한다. 여기서, 상기 제3 절연층(124c)은 제1 및 제2 절연층(124a,124b)과 동일한 물질을 포함할 수 있지만, 이에 한정되는 것은 아니다. 이하에서는 순차적으로 적층된 제1, 제2 및 제3 절연층(124a,124b,124c)을 합하여 절연층(124)으로 기재한다.
도 7을 참조하면, 상기 제1메탈 연결층(125')의 상면이 노출되도록 상기 절연층(124)의 상면을 식각한 다음, 본딩 메탈층(127)을 증착한다. 여기서, 상기 본딩 메탈층(127)은 후술하는 도전성 접착층(112)과의 유테틱 본딩(eutectic bonding)을 위한 것으로, 공정 합금(eutectic alloy)를 포함할 수 있다. 상기 공정 합금은 예를 들면, Au-Sn 합금 또는 Cu-Sn 합금을 포함할 수 있다. 하지만, 이는 단지 예시적인 것으로, 상기 공정합금은 이외에도 다른 다양한 물질을 포함할 수 있다.
도 8을 참조하면, 도전성 접착층(112)이 형성된 기판(110)을 마련한다. 상기 도전성 접착층(112)은 기판(110)의 제1 면(도 8에서는 기판의 하면)에 마련될 수 있다. 여기서, 상기 기판(110)으로는 실리콘 기판이 사용될 수 있으나, 이에 한정되지는 않는다. 이어서, 상기 기판(110)의 제1 면에 형성된 도전성 접착층(112)을 유테틱 본딩(eutectic bonding)에 의해 상기 본딩 메탈층(127)에 접합한다. 이러한 유테틱 본딩은 예를 들면 대략 200 ~ 400℃ 정도에서 수행될 수 있으나, 이는 단지 예시적인 것으로, 본딩 메탈층(127)과 도전성 접착층(112)을 이루는 물질들에 따라 유테틱 본딩 온도는 달라질 수 있다. 도 9는 도 8에서 유테틱 본딩에 의해 본딩 메탈층(127)과 도전성 접착층(112)이 접합된 구조물을 뒤집은 상태를 도시한 것이다. 이어서, 상기 제1 화합물 반도체층(121)의 상면에 형성된 성장용 기판(120)을 제거한다. 한편, 상기 성장용 기판(120)이 제거된 후에는 제1 화합물 반도체층(121)의 상면이 소정의 거칠기를 가지도록 표면처리될 수 있다.
도 10을 참조하면, 상기 기판(110)에 제1 비아홀(110a) 및 하부 제2 비아홀(110b')을 형성한다. 상기 제1 비아홀(110a) 및 하부 제2 비아홀(110b')은 기판(110)의 제2 면(도 10에서 기판(110)의 하면)을 도전성 접착층(112)이 노출될 때 까지 식각함으로써 형성될 수 있다. 도 11을 참조하면, 상기 하부 제2 비아홀(110b')을 통해 상기 제2 메탈층(126)이 노출될 때까지 도전성 접착층(112) 및 절연층(124)을 식각하여 상기 하부 제2 비아홀(110b')과 연통하는 상부 제2 비아홀(110b")을 형성한다. 이에 따라, 상기 기판(110)의 일측에는 상기 기판(110)을 관통하여 도전성 접착층(112)을 노출시키는 제1 비아홀(110a)이 형성될 수 있으며, 상기 기판(110)의 타측에는 상기 기판(110), 도전성 접착층(112) 및 절연층(124)을 관통하여 제2 메탈층(126)을 노출시키는 제2 비아홀(110b)이 형성될 수 있다.
도 12를 참조하면, 상기 제1 및 제2 비아홀(110a,110b)의 내부에 각각 제1 및 제2 도전층(131a,131b)을 형성한 다음, 상기 기판(110)의 제2 면(도 12에서 기판(110)의 하면)에 상기 제1 및 제2 도전층(131a,131b)과 전기적으로 연결되는 제1 및 제2 패드(130a,130b)를 형성한다. 여기서, 상기 제1 및 제2 도전층(131a,131b)은 전기전도도 및 열전도도가 좋은 물질을 제1 및 제2 비아홀(110a,110b) 내부에 채움으로써 형성될 수 있다. 상기 제1 및 제2 도전층(131a,131b)은 예를 들면, 메탈 패이스트(metal paste) 또는 메탈 플레이팅(metal plating) 등을 포함할 수 있지만, 이에 한정되는 것은 아니며, 이외에 다른 물질을 포함할 수도 있다. 한편, 상기 기판(110)과 접하는 상기 제1 비아홀(110a)의 측벽에는 상기 기판(110)과 상기 제1 도전층(131a) 사이의 절연을 위해 절연층(111a)이 형성될 수 있다. 그리고, 상기 기판(110) 및 도전성 접착층(112)과 접하는 상기 제2 비아홀(110b)의 측벽에는 상기 기판(110) 및 도전성 접착층(112)과 상기 제2 도전층(131b) 사이의 절연을 위해 절연층(111b)이 형성될 수 있다. 상기 제1 패드(130a), 제1 도전층(131a), 도전성 접착층(112), 본딩 메탈층(127) 및 제1 메탈층(125)이 전기적으로 연결되며, 상기 제2 패드(130b), 제2 도전층(131b) 및 제2 메탈층(126)이 전기적으로 연결될 수 있다. 이에 따라, 발광소자 패키지의 발광 구조물(도 1의 100)이 완성된다. 한편, 도면에는 도시되어 있지 않지만, 완성된 발광 구조물(100) 상(구체적으로는, 제1 화합물 반도체층(121) 상)에 형광체층을 형성한 다음, 상기 형광체층 및 발광 구조물(100)을 덮도록 렌즈가 더 마련될 수도 있다. 한편, 이상에서는 상기 기판(110)의 제1 면 전체에 도전성 접착층(112)이 형성된 경우가 설명되었으나, 상기 도전성 접착층(112)은 기판(110)의 제1 면 중 제2 비아홀(110b)이 형성될 부분에는 형성되어 있지 않을 수도 있으며, 이 경우 제2 비아홀(110b) 형성을 위한 식각 공정이 보다 용이해질 수 있다.
이상에서 설명된 본 실시예에 따른 발광소자 패키지의 제조공정에 따르면, Au 등과 같은 고가의 금속이 사용될 필요는 없으며, 또한 유테틱 본딩을 이용한 웨이퍼 레벨 패키지(WLP)에 의해 발광소자 패키지를 제작할 수 있으므로, 그 제작 비용을 절감할 수 있다.
도 13은 본 발명의 예시적인 실시예에 따른 발광소자 패키지를 도시한 것이다.
도 13를 참조하면, 본 실시예에 따른 발광소자 패키지는 제1 및 제2 발광 구조물(101,102)을 포함한다. 여기서, 상기 제1 및 제2 발광 구조물(101,102)은 도 1에 도시된 발광 구조물(100)과 동일한 것으로, 이에 대한 상세한 설명은 생략한다. 상기 제1 발광 구조물(101) 상에 제1 형광체층(151)이 형성될 수 있으며, 상기 제2 발광 구조물(102) 상에 제2 형광체층(152)이 형성될 수 있다. 여기서, 상기 제1 및 제2 형광체층(151,152)은 상기 제1 및 제2 발광 구조물(101,102) 상에서 다양한 형태로 형성될 수 있다.
그리고, 상기 제1 형광체층(151) 및 상기 제1 발광 구조물(101)을 덮도록 제1 렌즈(161)가 마련될 수 있으며, 상기 제2 형광체층(152) 및 상기 제2 발광 구조물(102)을 덮도록 제2 렌즈(162)가 마련될 수 있다. 한편, 도 13에 도시된 발광소자 패키지는 2개의 발광 구조물(101,102)을 포함하고 있는 경우를 예시적으로 도시한 것이며, 이외에도 상기 발광소자 패키지는 3개 이상의 발광 구조물을 포함할 수도 있다.
도 14는 본 발명의 예시적인 실시예에 따른 발광소자 패키지를 도시한 것이다.
도 14를 참조하면, 본 실시예에 따른 발광소자 패키지는 제1 및 제2 발광 구조물(101,102)을 포함한다. 여기서, 상기 제1 및 제2 발광 구조물(101,102)은 도 1에 도시된 발광 구조물(100)과 동일한 것으로, 이에 대한 상세한 설명은 생략한다. 상기 제1 발광 구조물(101) 상에 제1 형광체층(151)이 형성될 수 있으며, 상기 제2 발광 구조물(102) 상에 제2 형광체층(152)이 형성될 수 있다. 그리고, 상기 제1 형광체층(151) 및 상기 제1 발광 구조물(101)과, 상기 제2 형광체층(152) 및 상기 제2 발광 구조물(102)을 모두 덮도록 렌즈(160)가 마련될 수 있다. 한편, 도 14에 도시된 발광소자 패키지는 2개의 발광 구조물(101,102)을 포함하고 있는 경우를 예시적으로 도시한 것이며, 이외에도 상기 발광소자 패키지는 3개 이상의 발광 구조물을 포함할 수도 있다.
이상에서 본 발명의 실시예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
100... 발광 구조물 101... 제1 발광 구조물
102.. 제2 발광 구조물 110... 기판
110a... 제1 비아홀 110b... 제2 비아홀
111a, 111b, 124... 절연층 112... 도전성 접착층
121... 제1 화합물 반도체층 122... 활성층
123... 제2 화합물 반도체층 125... 제1 메탈층
125'... 제1메탈 연결층 126... 제2 메탈층
127... 본딩 메탈층 130a... 제1 패드
130b... 제2 패드 131a... 제1 도전층
131b... 제2 도전층 151... 제1 형광체층
152... 제2 형광체층 160... 렌즈
161... 제1 렌즈 162... 제2 렌즈

Claims (19)

  1. 적어도 하나의 발광 구조물을 포함하며, 상기 발광 구조물은,
    순차적으로 적층된 제1 화합물 반도체층, 활성층 및 제2 화합물 반도체층;
    상기 제1 화합물 반도체층과 연결되도록 마련되는 적어도 하나의 제1 메탈층;
    상기 제2 화합물 반도체층과 연결되도록 마련되는 제2 메탈층;
    제1 면에 도전성 접착층이 형성된 기판; 및
    상기 제1 메탈층과 상기 도전성 접착층 사이에 마련되는 유테틱 본딩(eutectic)용 본딩 메탈층;을 포함하는 발광소자 패키지.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 제1 메탈층은 상기 제2 화합물 반도체층 및 상기 활성층을 관통하여 그 일단부가 상기 제1 화합물 반도체층의 내부에 매립되도록 마련되는 발광소자 패키지.
  3. 제 2 항에 있어서,
    상기 적어도 하나의 제1 메탈층은 복수의 제1 메탈층들이며, 상기 제1 메탈층들 사이는 제1메탈 연결층으로 연결되는 발광소자 패키지.
  4. 제 3 항에 있어서,
    상기 본딩 메탈층은 상기 제1메탈 연결층과 상기 도전성 접착층 사이에 마련되는 발광소자 패키지.
  5. 제 1 항에 있어서,
    상기 본딩 메탈층과 상기 도전성 접착층 사이에는 유테틱 본딩(eutectic bonding)이 형성되는 발광소자 패키지.
  6. 제 5 항에 있어서,
    상기 본딩 메탈층은 공정 합금(eutectic alloy)을 포함하는 발광소자 패키지.
  7. 제 6 항에 있어서,
    상기 공정 합금은 Au-Sn 합금 또는 Cu-Sn 합금을 포함하는 발광소자 패키지.
  8. 제 1 항에 있어서,
    상기 발광구조물은, 상기 기판의 제2 면에 형성되는 제1 및 제2 패드; 상기 기판을 관통하는 제1 비아홀 내부에 마련되어 상기 제1 패드와 상기 도전성 접착층을 연결하는 제1 도전층; 및 상기 기판 및 상기 도전성 접착층을 관통하는 제2 비아홀 내부에 마련되어 상기 제2 패드와 상기 제2 메탈층을 연결하는 제2 도전층;을 더 포함하는 발광소자 패키지.
  9. 제 8 항에 있어서,
    상기 제1 및 제2 비아홀의 내벽에는 절연층이 형성된 발광소자 패키지.
  10. 제 1 항에 있어서,
    상기 기판은 실리콘 기판을 포함하는 발광소자 패키지.
  11. 제 1 항에 있어서,
    상기 발광 구조물 상에 마련되는 형광체층; 및
    상기 형광체층 및 상기 발광구조물을 덮도록 마련되는 렌즈;를 더 포함하는 발광소자 패키지.
  12. 제 1 항에 있어서,
    상기 적어도 하나의 발광 구조물은 복수의 발광 구조물들이며,
    상기 발광 구조물들 상에 각각 마련되는 복수의 형광체층; 및
    상기 형광체층들 및 상기 발광구조물들을 덮도록 마련되는 복수의 렌즈;를 더 포함하는 발광소자 패키지.
  13. 제 1 항에 있어서,
    상기 적어도 하나의 발광 구조물은 복수의 발광 구조물들이며,
    상기 발광 구조물들 상에 각각 마련되는 복수의 형광체층; 및
    상기 형광체층들 및 상기 발광구조물들을 덮도록 마련되는 하나의 렌즈;를 더 포함하는 발광소자 패키지.
  14. 성장용 기판 상에 제1 화합물 반도체층, 활성층 및 제2 화합물 반도체층을 순차적으로 형성하는 단계;
    상기 제2 화합물 반도체층 및 활성층을 관통하여 그 일단부가 상기 제1 화합물 반도체층 내부에 매립되는 적어도 하나의 제1 메탈층을 형성하는 단계;
    상기 제2 화합물 반도체층 상에 제2 메탈층을 형성하는 단계;
    상기 적어도 하나의 제1 메탈층과 연결되는 본딩 메탈층을 형성하는 단계;
    제1 면에 도전성 접착층이 형성된 기판을 준비하는 단계;
    상기 본딩 메탈층과 상기 도전성 접착층 사이를 유테틱 본딩시키는 단계; 및
    상기 성장용 기판을 상기 제1 화합물 반도체층으로부터 제거하는 단계;를 포함하는 발광소자 패키지의 제조방법.
  15. 제 14 항에 있어서,
    상기 적어도 하나의 제1 메탈층은 복수의 제1 메탈층이며,
    상기 제1 메탈층들 사이를 연결하는 상기 제1메탈 연결층을 형성하는 단계; 및
    상기 제1메탈 연결층과 연결되는 상기 본딩 메탈층을 형성하는 단계;를 포함하는 발광소자 패키지의 제조방법.
  16. 제 14 항에 있어서,
    상기 본딩 메탈층은 공정 합금(eutectic alloy)을 포함하는 발광소자 패키지의 제조방법.
  17. 제 14 항에 있어서,
    상기 기판을 관통하여 제1 비아홀을 형성하고, 상기 제1 비아홀 내부에 상기 도전성 접착층과 연결되는 제1 도전층을 형성하는 단계;
    상기 기판 및 상기 도전성 접착층을 관통하여 제2 비아홀을 형성하고, 상기 제2 비아홀 내부에 상기 제2 메탈층과 연결되는 제2 도전층을 형성하는 단계;
    상기 기판의 제2 면상에 상기 제1 도전층과 연결되는 제1 패드를 마련하는 단계; 및
    상기 기판의 제2 면상에 상기 제2 도전층과 연결되는 제2 패드를 마련하는 단계;를 더 포함하는 발광소자 패키지의 제조방법.
  18. 제 17 항에 있어서,
    상기 제1 및 제2 비아홀의 내벽에 절연층을 형성하는 단계를 더 포함하는 발광소자 패키지의 제조방법.
  19. 제 14 항에 있어서,
    상기 제1 화합물 반도체층 상에 형광체층을 형성하는 단계; 및
    상기 형광체층을 덮도록 렌즈를 형성하는 단계;를 더 포함하는 발광소자 패키지의 제조방법.
KR1020120076286A 2012-07-12 2012-07-12 발광소자 패키지 및 그 제조방법 Withdrawn KR20140010521A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120076286A KR20140010521A (ko) 2012-07-12 2012-07-12 발광소자 패키지 및 그 제조방법
US13/835,921 US20140014990A1 (en) 2012-07-12 2013-03-15 Light-emitting device packages and methods of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120076286A KR20140010521A (ko) 2012-07-12 2012-07-12 발광소자 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20140010521A true KR20140010521A (ko) 2014-01-27

Family

ID=49913227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120076286A Withdrawn KR20140010521A (ko) 2012-07-12 2012-07-12 발광소자 패키지 및 그 제조방법

Country Status (2)

Country Link
US (1) US20140014990A1 (ko)
KR (1) KR20140010521A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190140435A (ko) * 2017-01-12 2019-12-19 엔크리스 세미컨덕터, 아이엔씨. 반도체 소자 및 그 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6219177B2 (ja) * 2014-01-17 2017-10-25 スタンレー電気株式会社 半導体発光装置
EP3054492B1 (en) * 2015-02-03 2024-04-17 Epistar Corporation Light-emitting device
JP6570312B2 (ja) * 2015-05-22 2019-09-04 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
DE102015112280A1 (de) * 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
DE102015115722A1 (de) * 2015-09-17 2017-03-23 Osram Opto Semiconductors Gmbh Träger für ein Bauelement, Bauelement und Verfahren zur Herstellung eines Trägers oder eines Bauelements
JP2018018008A (ja) * 2016-07-29 2018-02-01 株式会社ジャパンディスプレイ 表示装置
DE102018103169A1 (de) * 2018-02-13 2019-08-14 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
FR3082663B1 (fr) * 2018-06-14 2022-01-07 Aledia Dispositif optoelectronique
CN112864291A (zh) * 2021-01-13 2021-05-28 广州市艾佛光通科技有限公司 一种嵌入式led芯片及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
US8653542B2 (en) * 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190140435A (ko) * 2017-01-12 2019-12-19 엔크리스 세미컨덕터, 아이엔씨. 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20140014990A1 (en) 2014-01-16

Similar Documents

Publication Publication Date Title
KR20140010521A (ko) 발광소자 패키지 및 그 제조방법
KR101891257B1 (ko) 반도체 발광장치 및 그 제조방법
US9620681B2 (en) Semiconductor device and method of manufacturing the same
US9502627B2 (en) Wafer level photonic devices dies structure and method of making the same
TWI422065B (zh) 發光二極體晶片、包含其之封裝結構以及其製造方法
US8236584B1 (en) Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
US10297711B2 (en) Integrated LED and LED driver units and methods for fabricating the same
CN105280772B (zh) 发光二极管及其制造方法
EP2533313B1 (en) Light emitting diode
EP2477244B1 (en) Method of manufacturing a light-emitting device package on a wafer level
CN104170100A (zh) 发光二极管及其制造方法
CN103594584A (zh) 半导体发光器件及其制造方法、和发光设备
JP2014160736A (ja) 半導体発光装置及び発光装置
TW201349585A (zh) 半導體發光裝置
KR102530758B1 (ko) 반도체 발광소자 패키지
CN104393137A (zh) 一种倒装发光器件及其制作方法
US20130236997A1 (en) Method of fabricating light emitting device
KR20150069228A (ko) 파장변환층을 갖는 발광 다이오드 및 그것을 제조하는 방법
US20170069792A1 (en) Semiconductor light emitting device
TWI542044B (zh) 半導體發光裝置及其製造方法
KR101910556B1 (ko) 질화갈륨 기판을 갖는 발광 다이오드
KR101128261B1 (ko) 전공정이 웨이퍼 레벨로 제조된 ｌｅｄ 패키지 및 그 제조방법
TW201628220A (zh) 發光二極體模組及其製造方法
KR20130136260A (ko) 반도체 발광소자 패키지 및 그 제조방법
CN101494260B (zh) 发光二极管元件

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120712

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid