KR20130108162A

KR20130108162A - 충전 시스템을 구비하는 반도체 장치

Info

Publication number: KR20130108162A
Application number: KR1020130030426A
Authority: KR
Inventors: 마코토 미타니; 고타로 와타나베
Original assignee: 세이코 인스트루 가부시키가이샤
Priority date: 2012-03-23
Filing date: 2013-03-21
Publication date: 2013-10-02
Anticipated expiration: 2033-03-21
Also published as: TWI578663B; JP2013226030A; TW201349708A; KR101918302B1; CN103326414B; US9343915B2; JP5989532B2; US20130249473A1; CN103326414A

Abstract

(과제)
과충전 방지 회로에서의 축전 수단의 전력 소비를 제로로 억제한 충전 시스템을 구비하는 반도체 장치를 제공하는 것.
(해결 수단)
전력을 공급하는 발전 수단과, 발전 수단의 전력을 축전하는 축전 수단과, 발전 수단의 전력을 축전 수단에 충전하기 위한 충전 경로에 형성된 스위치 수단과, 발전 수단의 전력에 의해 구동되어 참조 전압과 축전 수단의 축전 전압을 비교하는 비교기와, 비교기와 스위치 수단 사이에 형성되어 비교기의 판정 결과를 발전 전압으로부터 축전 전압으로 전압 레벨 변환하여 스위치 수단에 전달하는 레벨 변환기를 구비하는 충전 시스템을 구비하는 반도체 장치.

Description

충전 시스템을 구비하는 반도체 장치{SEMICONDUCTOR DEVICE INCLUDING CHARGING SYSTEM}

본 발명은, 발전 수단의 발전 전력을 축전 수단에 충전하는 시스템을 구비하는 반도체 장치에 관한 것으로, 보다 상세하게는, 축전 수단에 대한 과충전을 방지하는 과충전 방지 회로에 관한 것이다.

도 7 은, 종래의 충전 시스템을 구비하는 반도체 장치의 회로도이다. 발전 수단으로서 태양 전지 (11) 와, 축전 수단으로서 2 차 전지 (12) 와, 역류 방지 회로로서 다이오드 (13) 와, 전압 검출 회로 (14) 와, 스위치 수단 (15) 을 구비하고 있다. 전압 검출 회로 (14) 와 스위치 수단 (15) 은, 과충전 방지 회로를 구성한다.

태양 전지 (11) 로부터 2 차 전지 (12) 로의 충전 경로에 역류 방지 다이오드 (13) 를 접속하고, 스위치 수단 (15) 을 태양 전지 (11) 와 병렬로 접속한다.

2 차 전지 (12) 에 의해 구동되는 전압 검출 회로 (14) 가 2 차 전지 (12) 의 전압을 감시하고, 과충전 전압에 도달하면, 스위치 수단을 ON 하고, 태양 전지를 쇼트하여 과충전을 방지한다. 전압 검출 회로 (14) 가 과충전을 검출하지 않을 때에는, 태양 전지 (11) 의 발전에 따라 2 차 전지 (12) 에 충전을 실시한다. 역류 방지 다이오드 (13) 의 동작에 의해 2 차 전지 (12) 로부터 태양 전지 (11) 에 대한 역류는 방지된다 (예를 들어 특허문헌 1 참조).

일본 공개특허공보 평10-336914호

그러나, 종래의 충전 시스템을 구비하는 반도체 장치는, 전압 검출 회로 (14) 를 2 차 전지 (12) 에 의해 구동시키기 때문에, 2 차 전지 (12) 의 소비 전력이 커진다는 문제가 있다. 도시는 하지 않지만, 2 차 전지 (12) 에 의해 구동되는 부하 회로는 전지의 장수명화 때문에, 극저소비로 동작하는 설계가 이루어지는 가운데, 전압 검출 회로 (14) 에서 여분의 전력 소비하는 것은 치명적인 결점이다.

또한, 충전 경로에 역류 방지 다이오드 (13) 를 형성하고 있기 때문에, 충전시에 역류 방지 다이오드의 순방향 전압분의 전압 손실이 발생하여, 충전 효율을 악화시킨다. 본 발명은, 이러한 문제점을 감안하여 이루어진 것으로, 2 차 전지 (12) 의 전력 소비를 제로로 억제하고, 또한 충전 효율이 양호한 충전 시스템을 구비하는 반도체 장치를 제공한다.

본 발명의 충전 시스템을 구비하는 반도체 장치는, 종래의 과제를 해결하기 위해서, 전력을 공급하는 발전 수단과, 발전 수단의 전력을 축전하는 축전 수단과, 발전 수단의 전력을 축전 수단에 충전하기 위한 충전 경로에 형성된 스위치 수단과, 발전 수단의 전력에 의해 구동되어 참조 전압과 축전 수단의 축전 전압을 비교하는 비교기와, 비교기와 스위치 수단 사이에 형성되어 비교기의 판정 결과를 발전 전압으로부터 축전 전압으로 전압 레벨 변환하여 스위치 수단에 전달하는 레벨 변환기를 구비한다.

본 발명에 의하면, 축전 수단의 전력 소비를 제로로 억제할 수 있기 때문에, 2 차 전지의 소비 전력을 작게 할 수 있고, 또한 충전 효율을 양호하게 할 수 있다.

도 1 은 본 발명의 제 1 실시형태의 충전 시스템을 구비하는 반도체 장치의 블록도.
도 2 는 본 발명의 제 1 실시형태의 충전 시스템을 구비하는 반도체 장치의 블록도.
도 3 은 본 발명의 제 1 실시형태의 충전 시스템을 구비하는 반도체 장치의 과충전 방지 회로의 동작 설명도.
도 4 는 제 1 실시형태의 과충전 방지 회로의 정전압 출력 수단의 일례.
도 5 는 제 1 실시형태의 과충전 방지 회로의 비교기, 레벨 변환기의 일례.
도 6 은 제 1 실시형태의 과충전 방지 회로의 정 (定) 전압 출력 수단의 동작 설명도.
도 7 은 종래의 충전 시스템을 구비하는 반도체 장치의 블록도.
도 8 은 본 발명의 제 2 실시형태의 충전 시스템을 구비하는 반도체 장치의 블록도.
도 9 는 본 발명의 제 2 실시형태의 충전 시스템을 구비하는 반도체 장치의 동작 설명도.

이하, 본 발명의 실시형태를, 도면을 참조하여 설명한다. 실시형태의 설명에 있어서 전제 조건으로서, 고전위측을 접지 전위로 하고, 발전 수단 (1) 은 부 (負) 전압을 발전시키고, 축전 수단 (2) 은 부전압을 축전하는 상황에서의 설명을 실시한다. 즉, 전압이 높은, 전압이 상 (上) 이라는 표기는 전압의 절대값이 작은 것을 나타내고, 전압이 낮은, 전압이 하 (下) 라는 표기는 전압의 절대값이 큰 것을 나타낸다.

＜제 1 실시형태＞

도 1 에, 본 발명의 제 1 실시형태의 충전 시스템을 구비하는 반도체 장치의 블록도를 나타낸다. 제 1 실시형태의 충전 시스템은, 발전 수단 (1) 과, 축전 수단 (2) 과, 충전 경로에 형성된 스위치 수단 (5) 과, 발전 전압 (VGEN) 에 의해 구동되어 정전압 (V1) 을 출력하는 정전압 출력 수단 (6) 과, 발전 전압 (VGEN) 에 의해 구동되어 정전압 (V1) 과 축전 전압 (VSTO) 을 비교하는 비교기 (3) 와, 비교기 (3) 의 출력을 필요에 따라 축전 전압 (VSTO) 의 전압 레벨로 변환하여 스위치 수단 (5) 의 제어 단자에 출력하는 레벨 변환기 (4) 를 구비하고 있다.

정전압 출력 수단 (6) 의 동작에 대해 설명을 한다. 도 6 에, 정전압 출력 수단 (6) 의 출력 파형을 나타낸다. t0 으로부터 잠시 후 발전 전압 (VGEN) 이 부전압을 출력하고 있지만, 이 때 정전압 (V1) 은 발전 전압 (VGEN) 과 동일한 전압을 출력한다. t3 의 시점에서 발전 전압 (VGEN) 이 과충전 방지 전압 (VLIM) 에 도달하고, 이 이하로 발전 전압 (VGEN) 이 부전압 출력해도 정전압 (V1) 은, 과충전 방지 전압 (VLIM) 의 전압 레벨인 상태를 유지한다.

비교기 (3) 는, 축전 전압 (VSTO) 에 비해 정전압 (V1) 이 높을 때 Low 레벨을 출력하고, 축전 전압 (VSTO) 에 비해 정전압 (V1) 이 낮을 때 High 레벨을 출력한다.

레벨 변환기 (4) 는, 발전 전압 (VGEN) 레벨을 필요에 따라 축전 전압 (VSTO) 레벨로 변환하고, 비교기 (3) 의 출력이 부정 (不定) 일 때에는 Low 레벨을 출력한다.

스위치 수단 (5) 은, 제어 단자에 High 레벨의 신호 (VSW) 가 입력되면 충전 경로를 도통하고, Low 레벨의 신호 (VSW) 가 입력되면 충전 경로를 차단한다.

도 3 은, 도 1 에 나타내는 과충전 방지 회로의 동작 설명도이다. t0 에서 t5 로 시간이 진행됨에 따라, 발전 수단 (1) 이 부전압을 발전시키고, 전압이 낮아지는 모습을 나타내고 있다.

t0 ∼ t1 의 기간은, 정전압 (V1) 이 축전 전압 (VSTO) 보다 높고, 비교기 (3) 의 판정에 의해 스위치 수단 (5) 의 제어 단자에 Low 레벨의 신호 (VSW) 가 입력되고, 충전 경로는 차단되는, 비충전 상태 (역류 방지 상태) 이다.

t1 ∼ t2 의 기간은, 정전압 (V1) 이 축전 전압 (VSTO) 보다 낮고, 비교기 (3) 의 판정에 의해 스위치 수단 (5) 의 제어 단자에 High 레벨의 신호 (VSW) 가 입력되고, 충전 경로는 도통한다.

그러나, 축전 전압 (VSTO) 과 발전 전압 (VGEN) 의 차이의 절대값｜VSTO-VGEN｜이 스위치 수단 (5) 의 온 저항에 발생하는 전압 (VRON) 미만이기 때문에 충전 전류는 흐르지 않고, 비충전 상태이다.

t2 ∼ t3 의 기간은, 발전 전압 (VGEN) 이 축전 전압 (VSTO) 보다 낮고, 축전 전압 (VSTO) 과 발전 전압 (VGEN) 의 차이의 절대값｜VSTO-VGEN｜이 스위치 수단 (5) 의 온 저항에 발생하는 전압 (VRON) 을 초과하기 때문에, 충전 전류가 흐른다. 즉, 축전 수단 (2) 이 충전되는 충전 상태이다.

t3 의 시점에서 발전 전압 (VGEN) 이 과충전 방지 전압 (VLIM) 에 도달하여, 이 이후 정전압 (V1) 은 과충전 방지 전압 (VLIM) 의 전압 레벨을 유지한다.

t4 의 시점에서 충전된 축전 전압 (VSTO) 이 정전압 (V1) 에 도달하여, 비교기 (3) 의 판정에 의해 스위치 수단 (5) 의 제어 단자에 Low 레벨의 신호 (VSW) 가 입력되고, 충전 경로는 차단되어, 비충전 상태 (과충전 방지 상태) 가 된다.

도 2 에, 스위치 수단 (5) 의 구체적인 일례를 나타내고, 스위치 수단 (5) 과 레벨 변환기 (4) 에 대해 보다 상세하게 설명을 한다.

스위치 수단 (5) 은, 백 게이트 단자와 일방의 확산 단자를 축전 전압 (VSTO) 에 접속한 NMOS 트랜지스터 (51) 와, 백 게이트 단자와 일방의 확산 단자를 발전 전압 (VGEN) 에 접속하고, 타방의 확산 단자는 NMOS 트랜지스터 (51) 의 타방의 확산 단자에 접속한 NMOS 트랜지스터 (52) 로 구성된다. 이와 같이 접속하면, NMOS 트랜지스터 (51) 의 타방의 확산 단자를 캐소드 단자, 백 게이트 단자를 애노드 단자로 한 기생 다이오드 (53) 가 형성된다. 동일하게 NMOS 트랜지스터 (52) 의 타방의 확산 단자를 캐소드 단자, 백 게이트 단자를 애노드 단자로 한 기생 다이오드 (54) 가 형성된다. 기생 다이오드 (53, 54) 는 발전 수단 (1) 과 축전 수단 (2) 사이에 서로 역방향으로 접속되기 때문에, 발전 전압 (VGEN) 과 축전 전압 (VSTO) 이 기생 다이오드 (53, 54) 를 개재하여 도통하는 경우는 없다. MOS 트랜지스터의 온 저항에 발생하는 전압 (VRON) 은 다이오드의 순방향 전압보다 작기 때문에, 충전 효율을 양호하게 할 수 있다.

레벨 변환기 (4) 는, 입력된 발전 전압 (VGEN) 레벨의 신호를 축전 전압 (VSTO) 레벨로 변환된 신호 VSW1 과, 레벨 변환하지 않고 발전 전압 (VGEN) 레벨 상태인 신호 VSW2 의 2 계통의 신호를 출력한다. 신호 VSW1 은 NMOS 트랜지스터 (51) 의 게이트 단자에, 신호 VSW2 는 NMOS 트랜지스터 (52) 의 게이트 단자에 각각 입력된다.

도 2 에 나타내는 바와 같이 구성된 스위치 수단 (5) 과 레벨 변환기 (4) 는, 이하와 같이 동작한다.

t0 에서 t1 의 기간은 역류 방지 상태이며, 신호 VSW1 과 신호 VSW2 는 Low 레벨이 된다. 신호 VSW1 의 Low 레벨은 레벨 변환기 (4) 로 레벨 변환되기 때문에 축전 전압 (VSTO) 이며, 한편, 신호 VSW2 의 Low 레벨은 레벨 변환되지 않기 때문에 발전 전압 (VGEN) 이다. 이 때, 가장 낮은 전압은 축전 전압 (VSTO) 이며, NMOS 트랜지스터 (51) 의 게이트 단자와 축전 수단측에 접속된 확산 단자가, 모두 축전 전압 (VSTO) 이기 때문에, NMOS 트랜지스터 (51) 는 확실하게 OFF 할 수 있다. NMOS 트랜지스터 (52) 의 게이트 단자는 Low 레벨이지만, 축전 전압 (VSTO) 보다 높은 발전 전압 (VGEN) 이기 때문에, NMOS 트랜지스터 (52) 는 확실하게 OFF 하는 보증은 없다. 그러나, NMOS 트랜지스터 (51) 가 OFF 가 되기 때문에 전체의 동작에 지장은 없다.

t1 에서 t4 의 기간은 스위치 수단 (5) 을 ON 시키는 기간이며, 신호 VSW1 과 신호 VSW2 는 High 레벨이 된다. 신호 VSW1 과 신호 VSW2 는, 레벨 변환의 유무에 상관없이 접지 전압 (VDD) 이 출력된다. 접지 전압 (VDD) 은 가장 높은 전압이기 때문에, NMOS 트랜지스터 (51, 52) 모두 확실하게 ON 시킬 수 있다.

t4 에서 t5 의 기간은 과충전 방지 상태이며, 신호 VSW1 과 신호 VSW2 는 Low 레벨이 된다. 신호 VSW1 의 Low 레벨은 레벨 변환기 (4) 로 레벨 변환되기 때문에 축전 전압 (VSTO) 이며, 한편, 신호 VSW2 의 Low 레벨은 레벨 변환되지 않기 때문에 발전 전압 (VGEN) 이다. 이 때, 가장 낮은 전압은 발전 전압 (VGEN) 이며, NMOS 트랜지스터 (52) 의 게이트 단자와 발전 수단측에 접속된 확산 단자가, 모두 발전 전압 (VGEN) 이기 때문에, NMOS 트랜지스터 (52) 는 확실하게 OFF 할 수 있다. NMOS 트랜지스터 (51) 의 게이트 단자는 Low 레벨이지만, 발전 전압 (VGEN) 보다 높은 축전 전압 (VSTO) 이기 때문에, NMOS 트랜지스터 (51) 는 확실하게 OFF 하는 보증은 없다. 그러나, NMOS 트랜지스터 (52) 가 OFF 가 되기 때문에 전체의 동작에 지장은 없다.

마지막으로, 비교기 (3), 레벨 변환기 (4), 정전압 출력 수단 (6) 의 회로 구성에 대해 일례를 나타낸다.

정전압 출력 수단 (6) 의 회로 구성의 일례를 도 4 에 나타낸다. 정전압 출력 수단 (6) 은, 예를 들어 기준 전압 회로 (61), 증폭기 (62), 블리더 저항 (63), 출력 드라이버 (64) 로 구성된다. 출력 전압을 과충전 방지 전압 (VLIM) 이 되도록 기준 전압 회로 (61) 의 출력 전압과 블리더 저항의 비를 조정한다. 이와 같이 구성된 정전압 출력 수단 (6) 은, 발전 전압 (VGEN) 이 정전압 출력 V1 인 과충전 방지 전압 (VLIM) 보다 낮을 때에는 V1=VLIM 이 되고, 발전 전압 (VGEN) 이 과충전 방지 전압 (VLIM) 보다 높을 때에는 V1=VGEN 이 되어, 원하는 동작을 실현할 수 있다.

비교기 (3), 레벨 변환기 (4) 의 회로 구성의 일례를 도 5 에 나타낸다. 비교기 (3) 는, 예를 들어 차동쌍으로 PMOS 트랜지스터 (31, 32) 를, 차동쌍의 부하 회로에 NMOS 트랜지스터 (33, 34) 를, 바이어스 전류원으로서 전류원 (35) 을 구비한다. 레벨 변환기 (4) 는, 예를 들어 비교기 (3) 의 입력을 NMOS 트랜지스터 (41), 저항 (42) 으로 구성되는 소스 접지단에서 받고, 그 출력을 인버터 (43, 44) 에서 파형 정형한다. 인버터 (43) 는 접지 전압 (VDD) 과 축전 전압 (VSTO) 에 의해 구동되어, Low 레벨이 축전 전압 (VSTO) 인 신호 VSW1 을 출력하고, 인버터 (44) 는 접지 전압 (VDD) 과 발전 전압 (VGEN) 에 의해 구동되어, Low 레벨이 발전 전압 (VGEN) 인 신호 VSW2 를 출력한다.

저항 (42) 은 초기 전압 고정 수단으로서 동작하고, 저항에 한정하지 않고 디프레션 트랜지스터를 사용해도 된다.

이상에 의해, 제 1 실시형태의 충전 시스템에 있어서, 축전 수단의 전력 소비를 제로로 억제하고, 과충전 방지 기능을 구비한 충전 효율이 양호한 충전 시스템을 구비하는 반도체 장치를 제공할 수 있다.

또한, 실시형태의 설명에 있어서 전제 조건으로서, 고전위측을 접지 전위로 하고, 발전 수단 (1) 은 부전압을 발전시키고, 축전 수단 (2) 은 부전압을 축전하는 상황에서의 설명을 실시하였지만, 저전위측을 접지 전위로 하고, 발전 수단 (1) 은 정전압을 발전시키고, 축전 수단 (2) 은 정전압을 축전하는 경우도 본 발명의 범위로 한다.

＜제 2 실시형태＞

도 8 에, 본 발명의 제 2 실시형태의 충전 시스템을 구비하는 반도체 장치의 블록도를 나타낸다. 제 2 실시형태의 충전 시스템은, 발전 수단 (1) 과, 축전 수단 (2) 과, 비교기 (3) 와, 레벨 변환기 (4) 와, 스위치 수단 (5) 과, 클램프 회로 (7) 를 구비하고 있다.

제 1 실시형태와의 상이점은, 클램프 회로 (7) 에 의해 과충전을 방지하도록 구성했으므로, 비교기 (3) 에 발전 전압 (VGEN) 을 직접 입력한 점이다. 즉, 정전압 출력 수단 (6) 을 필요로 하지 않는다. 또한, 스위치 수단 (5) 은 NMOS 트랜지스터 (51) 만으로 구성 가능하다.

도 9 는, 제 2 실시형태의 충전 시스템의 동작 설명도이다.

t0 에서 t4 로 시간이 진행됨에 따라, 발전 수단 (1) 이 부전압을 발전시켜, 전압이 낮아지는 모습을 나타내고 있다. 전압 (VA) 은, 비교기 (3) 의 최저 동작 전압이다.

t0 ∼ t1 의 기간은, 발전 전압 (VGEN) 이 전압 (VA) 보다 높기 때문에, 비교기 (3) 는 동작하지 못하고, 비교기 (3) 의 출력은 부정이 된다. 레벨 변환기 (4) 는, 이 때 Low 레벨을 출력하고, NMOS 트랜지스터 (51) 는 OFF 한다.

t1 ∼ t2 의 기간은, 발전 전압 (VGEN) 이 전압 (VA) 보다 낮아지기 때문에, 비교기 (3) 는 동작을 개시한다. 이 때, 발전 전압 (VGEN) 은 축전 전압 (VSTO) 보다 높기 때문에, 비교기 (3) 의 판정에 의해 레벨 변환기 (4) 는 Low 레벨을 출력하고, NMOS 트랜지스터 (51) 는 OFF 하고 있다.

따라서, t0 ∼ t2 의 기간은, NMOS 트랜지스터 (51) 가 OFF 하고 있기 때문에, 축전 수단 (2) 으로부터 발전 수단 (1) 에 역류 전류는 흐르지 않는다.

t2 ∼ t3 의 기간은, 발전 전압 (VGEN) 이 축전 전압 (VSTO) 보다 낮기 때문에, 비교기 (3) 의 판정에 의해 NMOS 트랜지스터 (51) 는 ON 한다. 그러나, 축전 전압 (VSTO) 과 발전 전압 (VGEN) 의 차이의 절대값｜VSTO-VGEN｜이 NMOS 트랜지스터 (51) 의 온 저항에 발생하는 전압 (VRON) 미만이기 때문에 충전 전류는 흐르지 않고, 비충전 상태이다.

t3 ∼ t4 의 기간은, 발전 전압 (VGEN) 이 축전 전압 (VSTO) 보다 낮고, 축전 전압 (VSTO) 과 발전 전압 (VGEN) 의 차이의 절대값｜VSTO-VGEN｜이 NMOS 트랜지스터 (51) 의 온 저항에 발생하는 전압 (VRON) 을 초과하기 때문에, 충전 전류가 흐른다. 즉, 축전 수단 (2) 이 충전되는 충전 상태이다.

여기서, 레벨 변환기 (4) 의 동작에 대해 설명한다. 도 8 에서, 비교기 (3) 의 출력 단자를 N1, 레벨 변환기 (4) 의 출력 단자를 N3 으로 한다. t0 ∼ t2 의 기간에서는, NMOS 트랜지스터 (51) 를 OFF 로 하기 때문에, 레벨 변환기 (4) 는 Low 레벨을 출력할 필요가 있다. 따라서, 레벨 변환기 (4) 는 부정 레벨이 입력될 때에는, Low 레벨을 출력해야 한다. 또, 축전 전압 (VSTO) 은 발전 전압 (VGEN) 보다 낮기 때문에, NMOS 트랜지스터 (51) 를 OFF 하기 위해서는, 비교기 (3) 의 출력을 레벨 변환기 (4) 로 축전 전압 (VSTO) 의 전압 레벨로 변환한다.

여기서, 비교기 (3) 는 발전 전력에 의해 구동되므로, 축전 전력의 전력 소비를 억제할 수 있다.

이상과 같이 구성함으로써, 제 2 실시형태의 충전 시스템은, 축전 수단의 전력 소비를 제로로 억제한 충전 효율이 양호한 충전 시스템을 구비하는 반도체 장치를 제공할 수 있다.

1 : 발전 수단
2 : 축전 수단
3 : 비교기
4 : 레벨 변환기
5 : 스위치 수단
6 : 정전압 출력 수단
7 : 클램프 회로
31, 32 : PMOS 트랜지스터
33, 34 : NMOS 트랜지스터
35 : 전류원
41 : NMOS 트랜지스터
42 : 저항
43, 44 : 인버터
51, 52 : NMOS 트랜지스터
53, 54 : 기생 다이오드
61 : 기준 전압 회로
62 : 증폭기
63 : 블리더 저항
64 : 출력 드라이버

Claims

전력을 공급하는 발전 수단과,
상기 발전 수단의 전력을 축전하는 축전 수단과,
상기 발전 수단의 전력을 상기 축전 수단에 충전하기 위한 충전 경로에 형성된 스위치 수단과,
상기 발전 수단의 전력에 의해 구동되고, 참조 전압과 상기 축전 수단의 축전 전압을 비교하는 비교기와,
상기 비교기와 상기 스위치 수단 사이에 형성되고, 상기 비교기의 판정 결과를 상기 발전 수단의 발전 전압으로부터 상기 축전 전압으로 전압 레벨 변환하고, 상기 스위치 수단에 전달하는 레벨 변환기를 구비하는 것을 특징으로 하는 충전 시스템을 구비하는 반도체 장치.
제 1 항에 있어서,
상기 참조 전압은, 상기 발전 수단의 발전 전압인 것을 특징으로 하는 충전 시스템을 구비하는 반도체 장치.
제 1 항에 있어서,
상기 참조 전압은, 정전압 출력 수단이 출력하는 정전압인 것을 특징으로 하는 충전 시스템을 구비하는 반도체 장치.
제 3 항에 있어서,
상기 정전압 출력 수단은,
상기 발전 전압이 과충전 방지 전압 미만인 경우에는, 상기 정전압은 상기 발전 전압과 동 레벨의 전압이고,
상기 발전 전압이 상기 과충전 방지 전압 이상인 경우에는, 상기 정전압은 상기 과충전 방지 전압과 동 레벨의 전압인 것을 특징으로 하는 충전 시스템을 구비하는 반도체 장치.
제 3 항 또는 제 4 항에 있어서,
상기 스위치 수단은,
백 게이트 단자와 일방의 확산 단자를 상기 축전 수단측에 접속된 제 1 MOS 트랜지스터와,
백 게이트 단자와 일방의 확산 단자를 상기 발전 수단측에 접속하고, 타방의 확산 단자는 상기 제 1 MOS 트랜지스터의 타방의 확산 단자에 접속되는 제 2 MOS 트랜지스터로 구성되고,
상기 레벨 변환기는,
상기 판정 결과에 따라 접지 전압 또는 상기 축전 전압을 출력하는 제 1 출력 단자와,
상기 판정 결과에 따라 접지 전압 또는 상기 발전 전압을 출력하는 제 2 출력 단자를 갖고,
상기 제 1 출력 단자는 상기 제 1 MOS 트랜지스터의 게이트 단자와 접속되고,
상기 제 2 출력 단자는 상기 제 2 MOS 트랜지스터의 게이트 단자와 접속되는 것을 특징으로 하는 충전 시스템을 구비하는 반도체 장치.