[go: up one dir, main page]

KR20120076265A - 프로브 카드용 세라믹 기판 및 그 제조방법 - Google Patents

프로브 카드용 세라믹 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20120076265A
KR20120076265A KR1020100138343A KR20100138343A KR20120076265A KR 20120076265 A KR20120076265 A KR 20120076265A KR 1020100138343 A KR1020100138343 A KR 1020100138343A KR 20100138343 A KR20100138343 A KR 20100138343A KR 20120076265 A KR20120076265 A KR 20120076265A
Authority
KR
South Korea
Prior art keywords
vias
common
substrate
group
probe card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020100138343A
Other languages
English (en)
Inventor
윤석출
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100138343A priority Critical patent/KR20120076265A/ko
Priority to JP2011050163A priority patent/JP5774332B2/ja
Publication of KR20120076265A publication Critical patent/KR20120076265A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 프로브 카드용 세라믹 기판 및 그 제조방법에 관한 것으로, 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판은 복수개의 제1 공용 비아가 형성된 제1 공용 기판과, 복수개의 제2 공용 비아가 형성된 제2 공용 기판; 제1 공용 기판 및 제2 공용 기판 사이에 배치되며, 하나 이상의 그룹 비아를 포함하고, 복수개의 제1 공용 비아 및 복수개의 제2 공용 비아를 전기적 성질에 따라 그룹화하여 그룹별로 동일한 그룹 비아에 연결하는 그룹화 기판; 및 개별적인 전자부품에 형성된 하나 이상의 단자에 대응하도록 형성되며, 상기 복수개의 제1 공용 비아 및 제2 공용 비아 중 전부 또는 일부에 연결되는 하나 이상의 배선 비아를 포함하는 빌드업층;을 포함한다.

Description

프로브 카드용 세라믹 기판 및 그 제조방법 {CERAMIC SUBSTRATE FOR PROBE CARD AND FABRICATING METHOD THEREPOF}
본 발명은 프로브 카드용 세라믹 기판 및 그 제조방법에 관한 것으로서, 보다 구체적으로 다양한 제품에 적용될 수 있고, 내구성이 강한 프로브 카드용 세라믹 기판 및 그 제조방법에 관한 것이다.
일반적으로 반도체 소자는 웨이퍼(wafer) 상에 패턴(pattern)을 형성시키는 패브리케이션(Fabrication) 공정과 패턴이 형성된 웨이퍼를 각각의 소자로 조립하는 어셈블리(Assembly) 공정을 통하여 제조된다.
패브리케이션 공정이 끝난 반도체 소자는 어셈블리 공정을 거치기 이전에 웨이퍼에 형성된 각각의 소자에 대하여 전기적 특성을 검사하는 EDS(Electrical Die Sorting) 공정을 거치게 된다.
여기서 EDS 공정은 웨이퍼에 형성된 소자들 중에서 불량소자를 판별하기 위해서 실시되는 공정이다. EDS 공정에서는 웨이퍼 위의 소자에 전기적 신호를 인가시키고 소자로부터 응답되는 전기적 신호를 분석하여 소자의 불량여부를 판정하는 검사 장치를 주로 이용한다.
반도체 소자 검사 장치로 소자의 불량 여부를 판정하고, 반도체 소자와 검사 장치 사이의 전기적 신호를 전달하기 위해 프로브 카드가 사용될 수 있다. 프로브 카드는 프로브 카드용 기판과 하나 이상의 탐침을 가지고 있다.
웨이퍼 위의 소자에 연결된 패드에 탐침을 접촉시킬 수 있다. 반도체 소자 검사 장치는 프로브 카드의 기판에 연결된 프로브 카드의 탐침을 통하여 소자의 패드와 전기적 신호를 주고 받음으로써 소자의 불량 여부를 판단하게 된다.
종래 프로브 카드를 제작하기 위하여 개별적인 반도체 소자와 테스트 요구 조건에 맞추어 별도로 설계되어 제조되어야만 했다.
그러나, 이러한 번거로움을 덜기 위하여 복수개의 비아가 형성된 프로브 카드를 미리 제작한 뒤, 프로브 카드 위에 반도체 소자와 테스트 요구 조건에 따라 개별적인 배선층을 형성하여 각각의 요구에 맞추어 제작하였다.
이러한 과정에서 모든 제품에 적용하기 위한 복수개의 비아가 프로브 카드에 형성되게 된다. 비아의 개수가 많아질수록 프로브 카드의 기판 강도가 저하되는 문제점이 발생하였다.
본 발명의 목적은 다양한 프로브 카드에 적용될 수 있으면서도, 강한 내구성을 갖는 프로브 카드용 세라믹 기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판은 복수개의 제1 공용 비아가 형성된 제1 공용 기판과, 복수개의 제2 공용 비아가 형성된 제2 공용 기판; 제1 공용 기판 및 제2 공용 기판 사이에 배치되며, 하나 이상의 그룹 비아를 포함하고, 복수개의 제1 공용 비아 및 복수개의 제2 공용 비아를 전기적 성질에 따라 그룹화하여 그룹별로 동일한 그룹 비아에 연결하는 그룹화 기판; 및 개별적인 전자부품에 형성된 하나 이상의 단자에 대응하도록 형성되며, 상기 복수개의 제1 공용 비아 및 제2 공용 비아 중 전부 또는 일부에 연결되는 하나 이상의 배선 비아를 포함하는 빌드업층;을 포함한다.
상기 제1 및 제2 공용 기판을 하나 이상의 구역으로 분할하고, 서로 다른 구역에 형성된 제1 공용 비아 및 제2 공용 비아는 전기적 성질이 유사하더라도 서로 다른 그룹 비아에 연결될 수 있다.
상기 그룹 비아는 시그널 비아, 접지 비아 및 파워 비아로 구성된 군 중에서 선택된 어느 하나일 수 있다.
상기 복수개의 제1 및 제2 공용 비아는 시그널(signal), 접지 여부 및 파워(power)로 이루어진 군 중에서 선택된 하나 이상의 전기적 성질에 따라 그룹화되어 그룹별로 동일한 시그널 비아, 접지 비아 또는 파워 비아에 연결될 수 있다.
상기 복수개의 제1 및 제2 공용 비아 중 접지되는 제1 및 제2 공용 비아는 접지 비아에 연결될 수 있다.
상기 복수개의 제1 및 제2 공용 비아는 파워의 크기에 따라 그룹화되어 서로 같은 크기의 파워를 전달하는 제1 및 제2 공용 비아는 서로 같은 파워 비아에 연결될 수 있다.
상기 빌드업층은 세라믹 또는 폴리이미드로 이루어질 수 있다.
상기 빌드업층은 제1 공용 기판의 상부, 제2 공용 기판의 하부 또는 둘 다에 형성될 수 있다.
상기 그룹화 기판의 두께는 1 내지 5mm일 수 있다.
상기 제1 및 제2 공용 기판의 두께는 각각 40 내지 500㎛일 수 있다.
상기 전자부품은 프로브 카드용 인쇄 회로 기판 또는 반도체 소자일 수 있다.
본 발명의 다른 실시예에 따른 프로브 카드용 세라믹 기판 제조방법은 복수개의 복수개의 그룹 비아가 형성된 그룹화 기판을 마련하는 단계; 그룹화 기판의 상부 및 하부에, 복수개의 제1 공용 비아가 형성된 제1 공용 기판과 복수개의 제2 공용 비아가 형성된 제2 공용 기판을 각각 적층하며, 상기 제1 및 제2 공용 비아의 전기적 성질에 따라 그룹화하여 그룹별로 동일한 그룹 비아에 연결하는 단계; 및 개별적인 전자부품에 형성된 하나 이상의 단자에 대응하고, 상기 복수개의 제1 공용 비아 및 제2 공용 비아 중 전부 또는 일부에 연결되는 하나 이상의 배선 비아를 포함하는 빌드업층을 형성하는 단계;를 포함한다.
상기 제1 및 제2 공용 기판을 하나 이상의 구역으로 분할하고, 서로 다른 구역에 형성된 제1 공용 비아 및 제2 공용 비아는 전기적 성질이 유사하더라도 서로 다른 그룹 비아에 연결할 수 있다.
상기 그룹 비아는 시그널 비아, 접지 비아 및 파워 비아로 구성된 군 중에서 선택된 어느 하나일 수 있다.
상기 복수개의 제1 및 제2 공용 비아는 시그널(signal), 접지 여부 및 파워(power)로 이루어진 군 중에서 선택된 하나 이상의 전기적 성질에 따라 그룹화하여 그룹별로 동일한 시그널 비아, 접지 비아 또는 파워 비아에 연결할 수 있다.
상기 복수개의 제1 및 제2 공용 비아 중 접지되는 제1 및 제2 공용 비아는 접지 비아에 연결될 수 있다.
상기 복수개의 제1 및 제2 공용 비아는 파워의 크기에 따라 그룹화되어 서로 같은 크기의 파워를 전달하는 제1 및 제2 공용 비아는 서로 같은 파워 비아에 연결될 수 있다.
상기 빌드업층은 세라믹 또는 폴리이미드로 이루어질 수 있다.
상기 제1 공용 기판의 상부, 제2 공용 기판의 하부 또는 둘 다에 빌드업층을 형성할 수 있다.
상기 전자부품은 프로브 카드용 인쇄 회로 기판 또는 반도체 소자일 수 있다.
본 발명의 일 실시예에 따르면 다양한 프로브 카드에 적용될 수 있는 공용 기판을 미리 제작하여 둘 수 있기 때문에 제조 시간이 단축될 수 있고, 융통성 높은 공용화 기판을 제조할 수 있다.
그에 따라 프로브 카드의 제조 비용 및 제조 효율이 향상될 수 있다.
또한, 본 발명의 일 실시예에 따르면 프로브 카드용 세라믹 기판의 강도를 강화하여 프로브 카드에 적용 시 신뢰성을 높일 수 있는 프로브 카드용 세라믹 기판 및 그 제조방법을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 프로브 카드용 공용화 기판의 단면을 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따라 프로브 카드용 인쇄 회로 기판의 복수개의 단자에 연결된 프로브 카드용 세라믹 기판을 나타내는 개략도이다.
도 3은 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판의 제조방법을 나타내는 공정 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시예에 따른 프로브 카드용 공용화 기판의 단면을 나타내는 도면이고, 도 2는 본 발명의 일 실시예에 따라 프로브 카드용 인쇄 회로 기판의 복수개의 단자에 연결된 프로브 카드용 세라믹 기판을 나타내는 개략도이다.
이하, 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판에 대하여 알아보자.
본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판은 복수개의 제1 공용 비아(101, 102, 103)가 형성된 제1 공용 기판(10)과, 복수개의 제2 공용 비아(201, 202, 203)가 형성된 제2 공용 기판(20); 제1 공용 기판 및 제2 공용 기판 사이에 배치되며, 하나 이상의 그룹 비아를 포함하고, 복수개의 제1 공용 비아 및 복수개의 제2 공용 비아를 전기적 성질에 따라 그룹화하여 하나 이상의 그룹 비아(300, 301, 302)에 연결하는 그룹화 기판(30); 및 개별적인 전자부품에 형성된 하나 이상의 단자에 대응하도록 형성되며, 상기 복수개의 제1 공용 비아 및 제2 공용 비아 중 전부 또는 일부에 연결되는 하나 이상의 배선 비아를 포함하는 빌드업층(80);을 포함한다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 공용화 기판은 복수개의 제1 공용 비아(101, 102, 103, 105, 106)가 형성된 제1 공용 기판(10)과, 복수개의 제2 공용 비아(201, 202, 203, 205, 206)가 형성된 제2 공용 기판(20)으로 구성될 수 있다.
상기 제1 공용 기판(10)과 제2 공용 기판(20)에는 모든 프로브 카드에 적용될 수 있도록 복수개의 공용 비아가 일정한 간격으로 이격되어 형성되어 있으며, 개별적인 전자부품에 따라 하나 이상의 공용 비아가 선택되어 사용될 수 있다.
상기 제1 공용 기판(10)과 제2 공용 기판(20)은 모든 전자부품에 적용될 수 있도록 미리 제작되어 준비될 수 있으며, 개별적인 전자부품의 종류에 관계없이 적용될 수 있다.
본 발명의 일 실시예에 따르면 이에 제한되는 것은 아니나 상기 전자부품은 반도체에 세라믹 기판을 연결하기 위한 프로브 카드용 인쇄 회로 기판일 수 있고, 또는 테스트를 위한 반도체 소자가 사용될 수 있다.
개별적인 프로브 카드에 적용하기 위해서는 개별적인 인쇄 회로 기판에 형성된 단자에 대응하는 위치에 배선 비아 또는 패턴이 세라믹 기판에 형성되어 있어야 한다.
본 발명의 일 실시예에 따르면 상기와 같은 공용화 기판은 모든 프로브 카드에 적용될 수 있는 복수개의 비아가 형성되어 있기 때문에 한 층 또는 두 층의 빌드업층을 형성함으로써 반도체 소자 또는 프로브 카드용 인쇄 회로 기판과 같은 개별적인 전자부품에 형성된 단자에 대응되는 위치에 배선 비아가 형성될 수 있다.
본 발명의 일 실시예에 따르면 상기 제1 공용 기판(10) 및 제2 공용 기판(20)은 하나 이상의 세라믹층이 적층되어 형성될 수 있으며, 상기 제1 및 제2 공용 기판은 개별적인 전자부품에 적용되기 위하여 추가적인 빌드업(build-up) 공정을 더 거칠 수 있고 인쇄 회로 기판과 같은 기판에 부착되는 공정을 거쳐 반도체 테스트 공정에 적용될 수 있다.
따라서, 제1 공용 기판(10) 및 제2 공용 기판(20)은 내구성이 강한 기판으로 이루어지는 것이 바람직하며, 내구성이 강하지 못할 경우 추가적인 빌드업 공정 또는 인쇄 회로 기판에 부착하는 공정에서 공용 기판이 파괴되거나 변형될 수 있다.
기판에 있어서 비아의 수가 많아질수록 기판의 강도는 저하되게 된다. 그러나 공용 기판의 경우 비아의 수가 적어지면 다양한 프로브 카드에 적용될 수 없으므로, 비아의 수를 많게 하는 것이 바람직하다. 그러나, 비아의 수가 많아질수록 공용 기판의 강도가 저하되게 된다.
따라서, 본 발명의 일 실시예에 따르면 상기 제1 공용 기판(10)과 제2 공용 기판(20) 사이에 비아의 수를 최적화한 그룹화 기판(30)이 형성될 수 있다.
그룹화 기판(30)은 비아의 수를 최적화한 것으로서, 복수개의 공용 비아를 그 전기적 성질에 따라 그룹화하여 동일한 그룹에 속하는 공용 비아는 하나의 그룹 비아에 연결하는 방식으로 비아의 수를 줄인 기판이다.
따라서, 본 발명의 일 실시예에 따르면 비아의 수를 그룹화를 통하여 최소화하였기 때문에 기판의 강도를 강화하면서도, 그룹화 기판(30)은 제1 공용 기판(10)과 제2 공용 기판(20) 사이에 배치되므로 표면으로 노출되는 복수개의 공용 비아의 개수는 유지할 수 있다.
본 발명의 일 실시예에 따르면 복수개의 공용 비아를 그룹화하기 위하여, 제1 및 제2 공용 비아를 그룹화하여 그룹별로 동일한 그룹에 속하는 제1 및 제2 공용 비아를 동일한 그룹 비아에 연결할 수 있다.
본 발명의 일 실시예에 따르면, 상기 그룹 비아는 기판 전체에 걸쳐 제1 및 제2 공용 비아의 전기적 성질에 따라 그룹화하여 연결하는 것으로, 동일한 전기적 성질을 갖는 공용 비아들은 하나의 그룹 비아에 연결될 수 있다.
도 2를 참조하면, 제1 공용 기판 또는 제2 공용 기판의 위치에 따라 A, B 및 C 구역으로 분할하고, A 구역에 속하는 A구역 그룹 비아(300, 301, 302), B구역에 속하는 B구역 그룹 비아(310, 311, 312) 및 C 구역에 속하는 C구역 그룹 비아(320, 321)로 구별할 수 있다.
상기 A 구역에 속하는 제1 및 제2 공용 비아는 A구역 그룹 비아(300, 301, 302)에 연결될 수 있으며, B 구역에 속하는 제1 및 제2 공용 비아는 B구역 그룹 비아(310, 311, 312)에 연결될 수 있다.
복수개의 공용 비아는 시그널이 송수신되는 비아, 접지 단자에 연결되는 비아 및 파워가 전송되는 비아로 나눌 수 있다. 그리고 상기 복수개의 공용 비아는 시그널, 접지, 파워와 같은 전기적 성질에 따라 그룹화될 수 있다.
본 발명의 일 실시예에 따르면 상기 그룹 비아는 시그널 비아, 접지 비아 및 파워 비아로 구성된 군 중에서 선택된 어느 하나일 수 있다.
그리고, 상기 제1 및 제2 공용 비아는 시그널, 접지 및 파워와 같은 전기적 성질을 가질 수 있으며, 그 전기적 성질에 따라 그룹화될 수 있다.
본 발명의 일 실시예에 따르면 상기 복수개의 제1 및 제2 공용 비아는 시그널(signal), 접지 여부 및 파워(power)로 이루어진 군 중에서 선택된 하나 이상의 전기적 성질에 따라 그룹화되어 그룹별로 시그널 비아, 접지 비아 및 파워 비아에 연결할 수 있다.
보다 구체적으로, 상기 복수개의 제1 및 제2 공용 비아는 시그널에 따라 그룹화되어 서로 같은 시그널을 입출력하는 제1 및 제2 공용 비아는 서로 같은 시그널 비아에 연결될 수 있다.
본 발명의 일 실시예에 따르면 제1 시그널을 입출력할 수 있는 A 구역의 첫 번째 제1 공용 비아(101), 두 번째 제1 공용 비아(102), 세 번째 제1 공용 비아(103) 및 네 번째 제1 공용 비아는 동일한 제1 시그널 비아(300)에 연결될 수 있다.
그리고 제1 시그널과 다른 제2 시그널을 입출력할 수 있는 A 구역의 여덟 번째 제1 공용 비아(108)와 아홉 번째 제1 공용 비아(109)는 동일한 제2 시그널 비아(302)에 연결될 수 있다.
한편, 제2 공용 비아는 제1 공용 비아와 대칭되도록 그룹 비아에 연결될 수 있다. 즉, A 구역의 첫 번째 제2 공용 비아(201), 두 번째 제2 공용 비아(202), 세 번째 제2 공용 비아(203) 및 네 번째 제2 공용 비아(204)는 동일한 제1 시그널 비아(300)에 연결될 수 있다. 그러나, 반드시 이에 제한되는 것은 아니고 비대칭적으로 그룹 비아에 연결될 수도 있다.
또한, 본 발명의 일 실시예에 따르면 상기 복수개의 제1 및 제2 공용 비아 중 접지되는 제1 및 제2 공용 비아는 접지 비아에 연결될 수 있다.
도 1을 참조하면, A 구역의 다섯 번째 제1 공용 비아(105), 여섯 번째 제1 공용 비아(106) 및 일곱 번째 제1 공용 비아는 제1 접지 비아(301)에 연결될 수 있다.
본 발명의 일 실시예에 따르면, 제1 및 제2 공용 비아가 제1 및 제2 공용 기판의 서로 다른 구역에 배치된 경우 전기적 성질이 유사하더라도 서로 다른 그룹 비아에 연결될 수 있다.
즉, A 구역의 다섯 번째 제1 공용 비아(105)와 B 구역의 여덟 번째 제1 공용 비아(118)은 모두 접지되지만, A 구역의 다섯 번째 제1 공용 비아(105)는 제1 접지 비아(301)에 연결되고 B 구역의 여덟 번째 제1 공용 비아(118)는 제2 접지 비아(312)에 연결될 수 있다.
즉, 전기적 성질이 유사하더라도 공용 비아가 배치된 위치에 따라 서로 다른 그룹 비아에 연결될 수 있다.
본 발명의 또 다른 실시예에 다르면, 상기 복수개의 제1 및 제2 공용 비아는 파워의 크기에 따라 그룹화되어 서로 같은 크기의 파워를 전달하는 제1 및 제2 공용 비아는 서로 같은 파워 비아에 연결될 수 있다.
도 1을 참조하면, B 구역의 첫 번째 제1 공용 비아(111), 두 번째 제1 공용 비아(112) 및 세 번째 제1 공용 비아(113)는 직류 전압이 인가되는 비아로서 모두 제1 파워 비아(310)에 연결될 수 있다.
또한, B 구역의 네 번째 제1 공용 비아(114), 다섯 번째 제1 공용 비아, 여섯 번째 제1 공용 비아 및 일곱 번째 제1 공용 비아는 직류 전압이 인가되더라도 첫 번째 제1 공용 비아(111)와 크기가 다른 전압이 인가되므로 제2 파워 비아(311)에 연결될 수 있다.
예를 들면, C 구역의 첫 번째 제1 공용 비아와 두 번째 제1 공용 비아는 1.5V의 직류 전압이 인가되는 비아로서 제3 파워 비아(320)에 연결될 수 있다. 그리고, C 구역의 세 번째 제1 공용 비아, 네 번째 제1 공용 비아 및 다섯 번째 제1 공용 비아는 3.0V의 직류 전압이 인가되는 비아로서 제4 파워 비아(321)에 연결될 수 있다. 즉, 서로 다른 크기의 파워를 전달하는 경우 서로 다른 파워 비아에 연결될 수 있다.
본 발명의 일 실시예에 따라 제조된 제1 공용 기판, 제2 공용 기판 및 그룹화 기판으로 이루어진 공용화 기판은 미리 제작될 수 있다. 그리고, 제1 공용 기판 및 제2 공용 기판에 복수개의 제1 및 제2 공용 비아가 형성되어 있으므로 모든 프로브 카드에 적용될 수 있는 상태로 미리 제작되어 준비될 수 있다.
그에 따라 프로브 카드용 세라믹 기판 중 공용화 기판의 대량 생산이 가능하며, 개별적인 프로브 카드에 적용하기 위하여 간단한 공정만 거치면 되므로 제품의 적용 융통성이 증가하게 된다. 그에 따라 제조 비용, 제조 시간 및 제조 효율성이 증가하게 된다.
개별적인 프로브 카드에 적용하기 위하여 상기 공용화 기판의 상부 또는 하부에 제1 또는 제2 빌드업층(80, 90)을 형성할 수 있다.
도 3f는 본 발명의 일 실시예에 따라 공용화 기판의 상부에 제1 빌드업층(80)이 형성된 프로브 카드용 세라믹 기판을 나타내는 도면이고, 도 3g는 공용화 기판의 상부 및 하부에 각각 제1 빌드업층(80) 및 제2 빌드업층(90)이 형성된 프로브 카드용 세라믹 기판을 나타내는 도면이다.
상기 빌드업층은 개별적인 프로브 카드에 맞추기 위한 복수개의 배선 회로를 포함할 수 있으며, 개별적인 프로브 카드용 인쇄 회로 기판(2000)에 적용하기 위하여 상기 공용화 기판에 형성된 복수개의 공용 비아의 전부 또는 일부와 인쇄 회로 기판의 단자와 연결되는 배선 비아를 포함할 수 있다
프로브 카드용 인쇄 회로 기판(2000)의 제1 시그널이 송신 및 수신되는 제1 시그널 단자(S1) 는 각각 제2 배선 비아(802)에 패드(P)를 통하여 연결될 수 있다.
여기서, 개별적인 프로브 카드용 인쇄 회로 기판(2000)에 적용하기 위하여 첫 번째 제1 공용 비아(101), 두 번째 제1 공용 비아(102) 및 세 번째 제1 공용 비아(103)는 사용되지 않을 수 있다. 개별적인 프로브 카드용 인쇄 회로 기판(2000)의 배치 및 구성에 따라 복수개의 제1 공용 비아 중 일부만 선택될 수 있다.
본 발명의 일 실시예에 따르면, 개별적인 프로브 카드용 인쇄 회로 기판(2000)의 첫 번째 제1 그라운드 단자(G11) 및 두 번째 제1 그라운드 단자(G12)는 각각 제3 배선 비아(803) 및 제4 배선 비아(804)에 연결될 수 있다.
그리고, 상기 제3 배선 비아(803) 및 제4 배선 비아(804)는 각각 A 구역의 다섯 번째 제1 공용 비아와 일곱 번째 제1 공용 비아에 전기적으로 연결될 수 있고, 결과적으로 제1 접지 비아(301)에 연결될 수 있다.
그리고, 상기 제1 접지 비아(301)는 복수개의 제2 공용 비아에 연결될 수 있으며, 제2 공용 비아의 패드(P')에 형성된 프로브(미도시)에 의하여 상기 프로브 카드의 테스트가 이루어질 수 있다.
또한, 도 3g에서와 같이 제2 공용 비아 위에 제2 빌드업층에 의한 복수개의 배선 비아가 형성된 경우, 제2 빌드업층의 배선 비아에 형성된 프로브(미도시)에 의하여 프로브 카드의 테스트가 이루어질 수 있다.
마찬가지로, 프로브 카드용 인쇄 회로 기판에 형성된 첫 번째 제2 시그널 단자(S2)는 제5 배선 비아와 연결되어, 제2 시그널 비아(302)에 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따르면, 상기 빌드업층은 세라믹 또는 폴리이미드로 이루어질 수 있다.
상기 빌드업층은 이미 제작된 공용화 기판 위에 형성되기 때문에, 공용화 기판과 동일한 물질인 세라믹으로 이루어진 세라믹 기판을 적층하여 빌드업층을 형성할 수 있다.
본 발명의 다른 실시예에 따르면, 공용화 기판 상부 및/또는 하부, 즉 제1 공용 기판(10)의 상부, 제2 공용 기판(20)의 하부 또는 둘 다에 폴리이미드로 빌드업층을 형성할 수 있으며, 폴리이미드층을 형성하는 경우 별도의 소성 과정을 거치지 않고 간단한 방법으로 빌드업층을 형성할 수 있다.
본 발명의 일 실시예에 따르면, 상기 빌드업층은 공용화 기판의 상부, 하부 또는 상하부에 형성될 수 있다. 즉, 공용 기판(10)의 상부, 제2 공용 기판(20)의 하부 또는 둘 다에 빌드업층이 형성될 수 있으며 개별적인 프로브 카드에서 필요한 공용 비아만을 선택하여 하나 이상의 배선 비아로 연결할 수 있다.
본 발명의 일 실시예에 따르면, 상기 그룹화 기판의 두께는 1 내지 5mm이 것이 바람직하다.
상기 그룹화 기판의 두께가 1mm 미만인 경우 그룹화 기판의 두께가 지나치게 얇아져 기판 강도가 낮아질 수 있고, 5mm를 초과하는 경우 그룹화 프로브 카드의 두께가 지나치게 두꺼워질 수 있기 때문이다.
본 발명의 다른 실시예에 따르면, 상기 제1 및 제2 공용 기판의 두께는 각각 40 내지 500㎛인 것이 바람직하다.
상기 제1 및 제2 공용 기판의 두께가 40㎛ 미만인 경우 제1 및 제2 공용화 기판의 성형이 어려워지고, 500㎛를 초과하는 경우 기판의 강도가 약화되기 때문이다.
도 3를 참조하여 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판 제조방법에 대하여 알아보자.
본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판은 복수개의 제1 공용 비아가 형성된 제1 공용 기판, 복수개의 제2 공용 비아가 형성된 제2 공용 기판 및 복수개의 그룹 비아가 형성된 그룹화 기판을 마련하는 단계 제1 공용 기판, 그룹화 기판 및 제2 공용 기판의 순서대로, 상기 제1 및 제2 공용 비아의 전기적 성질에 따라 그룹화하여 그룹별로 동일한 그룹 비아에 연결하도록 적층하는 단계; 및 개별적인 전자부품에 맞추어 상기 복수개의 제1 및 제2 공용 비아 중 전부 또는 일부와 연결되며, 상기 전자부품와 전기적으로 연결되는 하나 이상의 배선 비아를 포함하는 빌드업층을 형성하는 단계;를 포함한다.
도 3a를 참조하면, 복수개의 그룹 비아(300, 310, 320)가 형성된 그룹화 기판을 마련한다.
상기 그룹화 기판은 HTCC(High Temperature Cofired Ceamics: 고온 동시 소성 세라믹) 또는 LTCC(Low Temperature Cofired Ceramics: 저온 동시 소성 세라믹)으로 제조될 수도 있다.
본 발명의 일 실시예에 따르면 일정한 두께와 폭을 가진 저온 소결용 유전체 후막 필름을 롤에 감겨 있는 형태로 공급하여, 슬릿(slitting) 공정을 통하여 후막 필름을 잘라내어 원하는 두께를 갖도록 적층하여 적층체를 형성할 수 있다.
상기 적층체에 펀칭 방식 또는 레이저 방식으로 적당한 크기의 비아홀을 형성할 수 있고, 층간 전기적 연결을 위하여 도전성 페이스트로 비아홀을 충진하여 복수개의 그룹 비아(300, 310, 320)를 형성할 수 있다.
그룹 비아(300)가 형성된 그룹화 기판(30)의 상부 및 하부에 복수개의 제1 배선 패턴(40, 41) 및 제2 배선 패턴(50, 51)을 형성할 수 있다.
제1 배선 패턴(40, 41)과 제2 배선 패턴(50, 51)은 복수개의 그룹 비아 위에 형성되어 그룹 비아와 이후 적층되는 제1 공용 비아 및 제2 공용 비아를 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 따르면, 상기 그룹화 기판의 두께는 1 내지 5mm이 것이 바람직하다.
상기 그룹화 기판의 두께가 1mm 미만인 경우 그룹화 기판의 두께가 지나치게 얇아져 기판 강도가 낮아질 수 있고, 5mm를 초과하는 경우 프로브 카드의 두께가 지나치게 두꺼워질 수 있기 때문이다.
이후, 상기 그룹화 기판의 상부 및 하부에 각각 제1 공용 비아(101, 102, 103)가 형성된 제1 공용 기판(10)과 제2 공용 비아(201, 202, 203)가 형성된 제2 공용 기판(20)을 적층할 수 있다.
도 1을 참조하면, 상기 제1 및 제2 공용 기판(10, 20)을 하나 이상의 구역(A, B, C)으로 분할하고, 서로 다른 구역에 형성된 제1 공용 비아 및 제2 공용 비아는 전기적 성질이 유사하더라도 서로 다른 그룹 비아에 연결될 수 있다.
상기 그룹 비아는 시그널 비아, 접지 비아 및 파워 비아로 구성된 군 중에서 선택된 어느 하나일 수 있다.
상기 복수개의 제1 및 제2 공용 비아는 시그널(signal), 접지 여부 및 파워(power)로 이루어진 군 중에서 선택된 하나 이상의 전기적 성질에 따라 그룹화되어 그룹별로 시그널 비아, 접지 비아 또는 파워 비아에 연결될 수 있다.
상기 복수개의 제1 및 제2 공용 비아는 시그널에 따라 그룹화되어 서로 다른 시그널을 입출력하는 제1 및 제2 공용 비아는 서로 다른 시그널 비아에 연결될 수 있다.
상기 복수개의 제1 및 제2 공용 비아 중 접지되는 제1 및 제2 공용 비아는 접지 비아에 연결될 수 있다.
상기 복수개의 제1 및 제2 공용 비아는 파워의 크기에 따라 그룹화되어 서로 같은 크기의 파워를 전달하는 제1 및 제2 공용 비아는 서로 같은 파워 비아에 연결될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제1 및 제2 공용 기판의 두께는 각각 40 내지 500㎛인 것이 바람직하다.
상기 제1 및 제2 공용 기판의 두께가 40㎛ 미만인 경우 제1 및 제2 공용화 기판의 성형이 어려워지고, 500㎛를 초과하는 경우 기판의 강도가 약화되기 때문이다.
본 발명의 일 실시예에 따른 제1 공용 기판(10), 제2 공용 기판(20) 및 그룹화 기판(30)을 포함하는 공용화 기판은 상부 및 하부에 복수개의 공용 비아가 형성되며, 내부에 형성되는 그룹화 기판을 통하여 복수개의 공용 비아를 그룹화하여 비아의 개수를 줄일 수 있다.
그에 따라 내부에 형성되는 비아의 개수를 줄여 기판의 강도를 강화할 수 있으며, 더 나아가 기판의 상 하부에는 모든 전자부품에 적용될 수 있도록 복수개의 공용 비아를 유지할 수 있다.
결국, 내구성이 강하면서도 융통성이 높은 공용화 기판을 제작할 수 있다.
도 3e 및 도 3f를 참조하면, 본 발명의 상기 공용화 기판의 상부 및/또는 하부에 빌드업층을 형성할 수 있다.
도 3e를 참조하면, 공용화 기판의 상부에 제1 빌드업층(80)을 형성할 수 있다. 상기 제1 빌드업층(80)에 복수개의 비아홀을 펀칭하고 비아홀에 도전성 페이스트를 충진하여 도전성 비아인 복수개의 제1 배선 비아(802, 803)을 형성할 수 있다.
그리고, 도 3f를 참조하면, 상기 제1 배선 비아(802, 803) 위에 복수개의 패드(P)를 형성할 수 있으며 상기 패드는 이 후 프로브 카드용 인쇄 회로 기판에 형성된 복수개의 단자와 연결될 수 있다.
이 경우, 제2 공용 기판에 형성된 제2 공용 비아에 프로브를 형성할 수 있으며, 프로브 형성 후 인쇄 회로 기판에 테스터를 연결하여 공정 완료된 반도체 전자부품을 테스트할 수 있다.
도 3g를 참조하면, 본 발명의 다른 실시예에 따르면 상기 공용화 기판의 상부 및 하부에 제1 빌드업층(80)과 제2 빌드업층(90)을 형성할 수 있다.
제2 빌드업층(90)은 복수개의 제2 공용 비아 중 필요한 공용 비아만 노출되게 할 수 있으며, 제2 빌드업층(90)에 형성된 배선 비아에 프로브를 형성하여 공정이 완료된 반도체 소자를 테스트할 수 있다.

Claims (20)

  1. 복수개의 제1 공용 비아가 형성된 제1 공용 기판과, 복수개의 제2 공용 비아가 형성된 제2 공용 기판;
    상기 제1 공용 기판 및 제2 공용 기판 사이에 배치되며, 하나 이상의 그룹 비아를 포함하고, 복수개의 제1 공용 비아 및 복수개의 제2 공용 비아를 전기적 성질에 따라 그룹화하여 그룹별로 동일한 그룹 비아에 연결하는 그룹화 기판; 및
    개별적인 전자부품에 형성된 하나 이상의 단자에 대응하도록 형성되며, 상기 복수개의 제1 공용 비아 및 제2 공용 비아 중 전부 또는 일부에 연결되는 하나 이상의 배선 비아를 포함하는 빌드업층;
    을 포함하는 프로브 카드용 세라믹 기판.
  2. 제1항에 있어서,
    상기 제1 및 제2 공용 기판을 하나 이상의 구역으로 분할하고, 서로 다른 구역에 형성된 제1 공용 비아 및 제2 공용 비아는 전기적 성질이 유사하더라도 서로 다른 그룹 비아에 연결되는 프로브 카드용 세라믹 기판.
  3. 제1항에 있어서,
    상기 그룹 비아는 시그널 비아, 접지 비아 및 파워 비아로 구성된 군 중에서 선택된 어느 하나인 프로브 카드용 세라믹 기판.
  4. 제1항에 있어서,
    상기 복수개의 제1 및 제2 공용 비아는 시그널(signal), 접지 여부 및 파워(power)로 이루어진 군 중에서 선택된 하나 이상의 전기적 성질에 따라 그룹화되어 그룹별로 동일한 시그널 비아, 접지 비아 또는 파워 비아에 연결되는 프로브 카드용 세라믹 기판.
  5. 제4항에 있어서,
    상기 복수개의 제1 및 제2 공용 비아 중 접지되는 제1 및 제2 공용 비아는 접지 비아에 연결되는 프로브 카드용 세라믹 기판.
  6. 제4항에 있어서,
    상기 복수개의 제1 및 제2 공용 비아는 파워의 크기에 따라 그룹화되어 서로 같은 크기의 파워를 전달하는 제1 및 제2 공용 비아는 서로 같은 파워 비아에 연결되는 프로브 카드용 세라믹 기판.
  7. 제1항에 있어서,
    상기 빌드업층은 세라믹 또는 폴리이미드로 이루어지는 프로브 카드용 세라믹 기판.
  8. 제1항에 있어서,
    상기 빌드업층은 상기 제1 공용 기판의 상부, 상기 제2 공용 기판의 하부 또는 둘 다에 형성되는 프로브 카드용 세라믹 기판.
  9. 제1항에 있어서,
    상기 그룹화 기판의 두께는 1 내지 5mm인 프로브 카드용 세라믹 기판.
  10. 제1항에 있어서,
    상기 제1 및 제2 공용 기판의 두께는 각각 40 내지 500㎛인 프로브 카드용 세라믹 기판.
  11. 제1항에 있어서,
    상기 전자부품은 프로브 카드용 인쇄 회로 기판 또는 반도체 소자인 프로브 카드용 세라믹 기판.
  12. 복수개의 복수개의 그룹 비아가 형성된 그룹화 기판을 마련하는 단계;
    상기 그룹화 기판의 상부 및 하부에, 복수개의 제1 공용 비아가 형성된 제1 공용 기판과 복수개의 제2 공용 비아가 형성된 제2 공용 기판을 각각 적층하며, 상기 제1 및 제2 공용 비아의 전기적 성질에 따라 그룹화하여 그룹별로 동일한 그룹 비아에 연결하는 단계; 및
    개별적인 전자부품에 형성된 하나 이상의 단자에 대응하고, 상기 복수개의 제1 공용 비아 및 제2 공용 비아 중 전부 또는 일부에 연결되는 하나 이상의 배선 비아를 포함하는 빌드업층을 형성하는 단계;
    를 포함하는 프로브 카드용 세라믹 기판 제조방법.
  13. 제12항에 있어서,
    상기 제1 및 제2 공용 기판을 하나 이상의 구역으로 분할하고, 서로 다른 구역에 형성된 제1 공용 비아 및 제2 공용 비아는 전기적 성질이 유사하더라도 서로 다른 그룹 비아에 연결하는 프로브 카드용 세라믹 기판 제조방법.
  14. 제12항에 있어서,
    상기 그룹 비아는 시그널 비아, 접지 비아 및 파워 비아로 구성된 군 중에서 선택된 어느 하나인 프로브 카드용 세라믹 기판 제조방법.
  15. 제14항에 있어서,
    상기 복수개의 제1 및 제2 공용 비아는 시그널(signal), 접지 여부 및 파워(power)로 이루어진 군 중에서 선택된 하나 이상의 전기적 성질에 따라 그룹화하여 그룹별로 동일한 시그널 비아, 접지 비아 또는 파워 비아에 연결하는 프로브 카드용 세라믹 기판 제조방법.
  16. 제15항에 있어서,
    상기 복수개의 제1 및 제2 공용 비아 중 접지되는 제1 및 제2 공용 비아는 접지 비아에 연결되는 프로브 카드용 세라믹 기판 제조방법.
  17. 제15항에 있어서,
    상기 복수개의 제1 및 제2 공용 비아는 파워의 크기에 따라 그룹화되어 서로 같은 크기의 파워를 전달하는 제1 및 제2 공용 비아는 서로 같은 파워 비아에 연결되는 프로브 카드용 세라믹 기판 제조방법.
  18. 제13항에 있어서,
    상기 빌드업층은 세라믹 또는 폴리이미드로 이루어지는 프로브 카드용 세라믹 기판 제조방법.
  19. 제12항에 있어서,
    상기 제1 공용 기판의 상부, 상기 제2 공용 기판의 하부 또는 둘 다에 빌드업층을 형성하는 프로브 카드용 세라믹 기판 제조방법.
  20. 제12항에 있어서,
    상기 전자부품은 프로브 카드용 인쇄 회로 기판 또는 반도체 소자인 프로브 카드용 세라믹 기판 제조방법.
KR1020100138343A 2010-12-29 2010-12-29 프로브 카드용 세라믹 기판 및 그 제조방법 Withdrawn KR20120076265A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100138343A KR20120076265A (ko) 2010-12-29 2010-12-29 프로브 카드용 세라믹 기판 및 그 제조방법
JP2011050163A JP5774332B2 (ja) 2010-12-29 2011-03-08 プローブカード用セラミック基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100138343A KR20120076265A (ko) 2010-12-29 2010-12-29 프로브 카드용 세라믹 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120076265A true KR20120076265A (ko) 2012-07-09

Family

ID=46677695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100138343A Withdrawn KR20120076265A (ko) 2010-12-29 2010-12-29 프로브 카드용 세라믹 기판 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP5774332B2 (ko)
KR (1) KR20120076265A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021133560A1 (en) * 2019-12-24 2021-07-01 Teradyne, Inc. Transposed via arrangement in probe card for automated test equipment
US11162980B2 (en) 2019-12-24 2021-11-02 Teradyne, Inc. Coaxial via arrangement in probe card for automated test equipment
US11215641B2 (en) 2019-12-24 2022-01-04 Teradyne, Inc. Probe card assembly in automated test equipment
US11340260B2 (en) 2019-12-24 2022-05-24 Teradyne, Inc. Probe card pad geometry in automated test equipment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006275714A (ja) * 2005-03-29 2006-10-12 Nec Corp プローブカード
JP4897961B2 (ja) * 2006-12-08 2012-03-14 日本特殊陶業株式会社 電子部品検査用配線基板およびその製造方法
KR20090027353A (ko) * 2007-09-12 2009-03-17 주식회사 아이엠 프로브카드용 기판 및 이의 제조방법
JP2009074823A (ja) * 2007-09-19 2009-04-09 Ngk Spark Plug Co Ltd 電子部品検査装置用配線基板およびその製造方法
JP5108433B2 (ja) * 2007-09-25 2012-12-26 日本特殊陶業株式会社 電子部品検査装置用配線基板
KR20120077165A (ko) * 2010-12-30 2012-07-10 삼성전기주식회사 프로브 카드용 세라믹 기판 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021133560A1 (en) * 2019-12-24 2021-07-01 Teradyne, Inc. Transposed via arrangement in probe card for automated test equipment
US11162980B2 (en) 2019-12-24 2021-11-02 Teradyne, Inc. Coaxial via arrangement in probe card for automated test equipment
US11215641B2 (en) 2019-12-24 2022-01-04 Teradyne, Inc. Probe card assembly in automated test equipment
US11333683B2 (en) 2019-12-24 2022-05-17 Teradyne, Inc. Transposed via arrangement in probe card for automated test equipment
US11340260B2 (en) 2019-12-24 2022-05-24 Teradyne, Inc. Probe card pad geometry in automated test equipment

Also Published As

Publication number Publication date
JP5774332B2 (ja) 2015-09-09
JP2012141275A (ja) 2012-07-26

Similar Documents

Publication Publication Date Title
KR101926922B1 (ko) 검사용 배선기판
US20130299221A1 (en) Space transformer for probe card and method of manufacturing the same
US20120018193A1 (en) Multi layer circuit board and method of manufacturing the same
US20110063066A1 (en) Space transformer for probe card and method of repairing space transformer
KR101550484B1 (ko) 전자부품 검사장치용 배선기판 및 그 제조방법
US9730328B2 (en) Printed circuit board with embedded component and method for manufacturing same
US20160323996A1 (en) Multilayer circuit board and inspection apparatus including the same
US9341648B2 (en) Probe card and manufacturing method thereof
US20160313393A1 (en) Multilayer circuit board and tester including the same
US10820416B2 (en) Substrate apparatus and method of manufacturing the same
CN115219866A (zh) 用于半导体测试的电路板
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
JP6889672B2 (ja) 検査装置用配線基板
US8981237B2 (en) Wiring board for electronic parts inspecting device and its manufacturing method
JP2004347591A (ja) 集積回路用プローブ・カード
JP5690678B2 (ja) 電子部品検査装置用配線基板およびその製造方法
JP4960854B2 (ja) 電子部品検査装置用配線基板
JP2009092581A (ja) 電子部品検査装置用配線基板
KR20120077165A (ko) 프로브 카드용 세라믹 기판 및 그 제조방법
JP2007134427A (ja) モジュールパッケージ及びモジュールパッケージの製造方法
KR100979502B1 (ko) 프로브카드용 기판
KR20090030442A (ko) 핀 일체형 스페이스 트랜스포머를 구비한 프로브 카드
KR101829327B1 (ko) 테스트 보드와 반도체 칩 매개장치
KR20240129789A (ko) 반도체 검사용 인쇄회로기판 인터페이스 보드 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101229

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid