[go: up one dir, main page]

KR20120077165A - 프로브 카드용 세라믹 기판 및 그 제조방법 - Google Patents

프로브 카드용 세라믹 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20120077165A
KR20120077165A KR1020100139028A KR20100139028A KR20120077165A KR 20120077165 A KR20120077165 A KR 20120077165A KR 1020100139028 A KR1020100139028 A KR 1020100139028A KR 20100139028 A KR20100139028 A KR 20100139028A KR 20120077165 A KR20120077165 A KR 20120077165A
Authority
KR
South Korea
Prior art keywords
common
vias
substrate
probe card
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020100139028A
Other languages
English (en)
Inventor
윤석출
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100139028A priority Critical patent/KR20120077165A/ko
Priority to JP2011045969A priority patent/JP2012142534A/ja
Publication of KR20120077165A publication Critical patent/KR20120077165A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 프로브 카드용 세라믹 기판 및 그 제조방법에 관한 것으로, 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판은 복수개의 공용 비아가 형성되며, 제1 세라믹 파우더를 포함하는 공용 기판; 및 공용 기판의 상부 및 하부에 각각 형성되며, 프로브 카드용 인쇄회로기판 또는 반도체 소자와 같은 개별적인 전자부품에 형성된 복수개의 단자와 대응하여 연결되는 복수개의 배선 비아, 및 상기 복수개의 배선 비아를 연결되는 단자의 전기적 성질에 따라 그룹화하여 그룹별로 동일한 공용 비아에 연결하는 배선 패턴을 포함하고, 제1 세라믹 파우더보다 입경이 작은 제2 세라믹 파우더를 포함하는 제1 빌드업층 및 제2 빌드업층;을 포함한다.

Description

프로브 카드용 세라믹 기판 및 그 제조방법 {CERAMIC SUBSTRATE FOR PROBE CARD AND FABRICATING METHOD THEREOF}
본 발명은 프로브 카드용 세라믹 기판 및 그 제조방법에 관한 것으로, 보다 구체적으로 기판의 강도를 강화하면서도 용이하게 제조할 수 있는 프로브 카드용 세라믹 기판 및 그 제조방법에 관한 것이다.
일반적으로 반도체 소자는 웨이퍼(wafer) 상에 패턴(pattern)을 형성시키는 패브리케이션(Fabrication) 공정과 패턴이 형성된 웨이퍼를 각각의 소자로 조립하는 어셈블리(Assembly) 공정을 통하여 제조된다.
패브리케이션 공정이 끝난 반도체 소자는 어셈블리 공정을 거치기 이전에 웨이퍼에 형성된 각각의 소자에 대하여 전기적 특성을 검사하는 EDS(Electrical Die Sorting) 공정을 거치게 된다.
여기서 EDS 공정은 웨이퍼에 형성된 소자들 중에서 불량소자를 판별하기 위해서 실시되는 공정이다. EDS 공정에서는 웨이퍼 위의 소자에 전기적 신호를 인가시키고 소자로부터 응답되는 전기적 신호를 분석하여 소자의 불량여부를 판정하는 검사 장치를 주로 이용한다.
반도체 소자 검사 장치로 소자의 불량 여부를 판정하고, 반도체 소자와 검사 장치 사이의 전기적 신호를 전달하기 위해 프로브 카드가 사용될 수 있다. 프로브 카드는 프로브 카드용 기판과 하나 이상의 탐침을 가지고 있다.
웨이퍼 위의 소자에 연결된 패드에 탐침을 접촉시킬 수 있다. 반도체 소자 검사 장치는 프로브 카드의 기판에 연결된 프로브 카드의 탐침을 통하여 소자의 패드와 전기적 신호를 주고 받음으로써 소자의 불량 여부를 판단하게 된다.
종래 프로브 카드를 제작하기 위하여 개별적인 반도체 소자와 테스트 요구 조건에 맞추어 별도로 설계되어 제조되어야만 했다.
그러나, 이러한 번거로움을 덜기 위하여 복수개의 비아가 형성된 프로브 카드를 미리 제작한 뒤, 프로브 카드 위에 반도체 소자와 테스트 요구 조건에 따라 개별적인 배선층을 형성하여 각각의 요구에 맞추어 제작하였다.
이러한 과정에서 모든 제품에 적용하기 위한 복수개의 비아가 프로브 카드에 형성되게 된다. 비아의 개수가 많아질수록 프로브 카드의 기판 강도가 저하되는 문제점이 발생하였다.
본 발명의 목적은 기판의 강도를 강화하면서 용이하게 제조할 수 있는 프로브 카드용 세라믹 기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판은 복수개의 공용 비아가 형성되며, 제1 세라믹 파우더를 포함하는 공용 기판; 및 공용 기판의 상부 및 하부에 각각 형성되며, 개별적인 전자부품에 형성된 복수개의 단자와 대응하여 연결되는 복수개의 배선 비아, 및 상기 복수개의 배선 비아를 연결되는 단자의 전기적 성질에 따라 그룹화하여 그룹별로 동일한 공용 비아에 연결하는 배선 패턴을 포함하고, 제1 세라믹 파우더보다 입경이 작은 제2 세라믹 파우더를 포함하는 제1 빌드업층 및 제2 빌드업층;을 포함한다.
상기 공용 기판은 위치에 따라 하나 이상의 구역으로 분할되며, 서로 다른 구역에 연결되는 단자들은 전기적 성질이 동일하더라도 서로 다른 공용 비아에 연결될 수 있다.
상기 공용 비아는 시그널 비아, 접지 비아 및 파워 비아로 구성된 군 중에서 선택된 어느 하나일 수 있다.
상기 복수개의 단자들을 시그널(signal), 접지 여부 및 파워(power)로 이루어진 군 중에서 선택된 하나 이상의 전기적 성질에 따라 그룹화하여 동일한 전기적 성질을 갖는 단자는 동일한 시그널 비아, 접지 비아 또는 파워 비아에 연결할 수 있다.
상기 제1 세라믹 파우더의 입경은 1 내지 3㎛일 수 있다.
상기 제2 세라믹 파우더의 입경은 20 내지 150nm일 수 있고, 바람직하게는 상기 제2 세라믹 파우더의 입경은 50 내지 120nm일 수 있다.
상기 제1 및 제2 빌드업층은 각각 하나 이상의 층으로 구성될 수 있다.
상기 공용 기판의 두께는 3 내지 5mm일 수 있다.
상기 제1 빌드업층 또는 제2 빌드업층의 두께는 100㎛ 이하일 수 있다. 바람직하게는, 상기 제1 빌드업층 또는 제2 빌드업층의 두께는 20 내지 50㎛일 수 있다.
상기 전자부품은 프로브 카드용 인쇄 회로 기판 또는 반도체 소자일 수 있다.
본 발명의 다른 실시예에 따른 프로브 카드용 세라믹 기판 제조방법은 복수개의 공용 비아를 포함하고, 제1 세라믹 파우더를 포함하는 공용 기판을 마련하는 단계; 및 공용 기판의 상부 및 하부에, 개별적인 전자부품에 형성된 복수개의 단자에 대응하여 연결되는 복수개의 배선 비아, 및 상기 복수개의 배선 비아를 연결되는 단자의 전기적 성질에 따라 그룹화하여 그룹별로 동일한 공용 비아에 연결하는 배선 패턴을 포함하고, 제1 세라믹 파우더보다 입경이 작은 제2 세라믹 파우더를 포함하는 제1 빌드업층 및 제2 빌드업층을 형성하는 단계;를 포함한다.
상기 공용 기판은 위치에 따라 하나 이상의 구역으로 분할되며, 서로 다른 구역에 연결되는 단자들은 전기적 성질이 동일하더라도 서로 다른 공용 비아에 연결될 수 있다.
상기 공용 비아는 시그널 비아, 접지 비아 및 파워 비아로 구성된 군 중에서 선택된 어느 하나일 수 있다.
상기 복수개의 단자들은 시그널(signal), 접지 여부 및 파워(power)로 이루어진 군 중에서 선택된 하나 이상의 전기적 성질에 따라 그룹화하여 동일한 전기적 성질을 갖는 단자는 동일한 시그널 비아, 접지 비아 또는 파워 비아에 연결할 수 있다.
상기 제1 세라믹 파우더의 입경은 1 내지 3㎛일 수 있다.
상기 제2 세라믹 파우더의 입경은 20 내지 150nm일 수 있다. 바람직하게는 상기 제2 세라믹 파우더의 입경은 50 내지 120nm일 수 있다.
상기 공용 기판은 800 내지 900°C의 소성 온도에서 미리 소성되어 제조될 수 있다.
상기 제1 및 제2 빌드업층은 상기 미리 소성된 공용 기판 위에 형성되어 400 내지 700°C에서 소성될 수 있다.
상기 전자부품은 프로브 카드용 인쇄 회로 기판 또는 반도체 소자일 수 있다.
본 발명의 일 실시예에 따르면, 모든 프로브 카드에 적용될 수 있는 복수개의 공용 비아가 형성된 공용화 기판을 미리 제작하고, 이후 개별적인 전자부품에 맞추어 빌드업 층을 형성하기 때문에 사전에 미리 공용화 기판을 대량으로 제작하여 두기 때문에 그 제조 시간 및 제조 비용이 단축될 수 있다.
또한, 본 발명의 일 실시예에 따른 공용화 기판은 공용 비아를 그룹화하여 최소한의 비아를 공용화 기판에 형성하기 때문에 기판의 강도를 강화할 수 있다.
그리고, 본 발명의 일 실시예에 따르면 상기 공용화 기판 위에 빌드업층을 형성함에 있어 공용화 기판층보다 소결 온도가 낮은 세라믹 파우더로 빌드업층을 형성하기 때문에 공용화 기판층에 가해지는 열적 스트레스를 최소화하면서 빌드업층을 형성할 수 있다.
도 1은 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판과 프로프 카드용 인쇄 회로 기판이 결합된 것을 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판의 제조방법을 나타내는 공정 흐름도이다.
도 3은 본 발명의 다른 실시예에 따른 프로브 카드용 세라믹 기판을 나타내는 단면도이다.
아래에서 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분을 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 사용하였다.
명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치한다는 것은, 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 또한 어떤 부분이 어떤 구성 요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
이하, 도 1 내지 도 3을 참조하여, 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판 및 그 제조방법에 대하여 알아보자.
도 1은 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판과 인쇄회로기판이 결합한 것을 도시한 단면도이고, 도 2는 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판의 제조방법을 나타내는 공정 흐름도이며, 도 3은 본 발명의 다른 실시예에 따른 프로브 카드용 세라믹 기판을 나타내는 단면도이다.
이하, 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판에 대하여 알아보자.
본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판은 복수개의 공용 비아를 포함하고, 상기 복수개의 공용 비아중 하나 이상은 전기적 성질에 따라 그룹화하는 공용 비아(3G1, 3S1, 3P1, 3S2, 3P2, 3G2)이며, 제1 세라믹 파우더를 포함하는 공용 기판(30); 공용 기판(30)의 상부 및 하부에 각각 형성되며, 상기 공용 비아 중 전부 또는 일부를 선택하여 개별적인 전자부품에 맞추어 형성되는 복수개의 배선 비아(101, 102, 103, 104, 201, 202, 203, 204) 및 배선 패턴(121, 122, 221, 222)을 포함하고, 상기 제1 세라믹 파우더보다 입경이 작은 제2 세라믹 파우더를 포함하는 제1 빌드업층(10) 및 제2 빌드업층(20);을 포함한다.
상기 공용 기판(30)은 모든 전자부품에 적용될 수 있도록 형성된 복수개의 공용 비아를 포함한다. 상기 공용 기판(30)은 대량으로 모든 프로브 카드에 적용될 수 있도록 제조된 뒤, 개별적인 프로브 카드에 맞추어 제1 빌드업층(10) 및 제2 빌드업층(20)을 형성함으로써 개별적인 프로브 카드를 구성하는 세라믹 기판으로 제조될 수 있다.
상기 복수개의 공용 비아는 소정의 간격으로 이격되도록 형성될 수 있으며, 바람직하게는 복수개의 공용 비아는 일정한 간격으로 이격될 수 있다. 각각의 공용 비아는 시그널을 송수신하거나, 파워를 전달하거나, 단자를 접지하는 역할을 하는 비아로 이루어질 수 있다.
본 발명의 일 실시예에 따르면 상기 공용 비아 중 하나 이상은 복수개의 공용 비아 중 같은 전기적 성질을 갖는 단자들을 그룹화하여 그룹별로 동일한 공용 비아에 연결할 수 있다.
본 발명의 일 실시예에 따르면 공용 기판에는 최소 개수의 공용 비아가 형성되는 것이 바람직하다. 공용 비아의 수가 많아질수록 기판 강도가 저하되기 때문이다.
따라서, 본 발명의 일 실시예에 따르면 개별적인 전자부품에 형성된 단자들은 최대한 같은 성질을 갖는 단자 또는 배선 비아끼리 동일한 공용 비아에 연결하는 것이 바람직하다.
그에 따라, 최소 개수의 공용 비아가 형성된 공용 기판을 형성할 수 있고 기판의 강도를 강화할 수 있다.
본 발명의 일 실시예에 따른 전자부품은 이에 제한되는 것은 아니나 프로브 카드를 구성하는 프로브 카드용 인쇄회로기판 또는 테스트를 위한 반도체 소자가 사용될 수 있다.
본 발명의 일 실시예에 따르면, 상기 공용 기판을 위치에 따라 하나 이상의 구역으로 분할할 수 있으며 서로 다른 구역에 연결되는 단자들은 서로 다른 구역의 공용 비아에 연결될 수 있다.
즉, 전기적 성질이 동일하더라도 서로 다른 구역에 배치되는 경우 서로 다른 공용 비아에 연결될 수 있다.
상기 복수개의 공용 비아는 시그널 비아, 접지 비아 또는 파워 비아 중 어느 하나일 수 있으며, 복수개의 단자 또는 상기 단자가 대응하여 연결되는 복수개의 배선 비아들을 시그널(signal), 접지 여부 및 파워(power)로 이루어진 군 중에서 선택된 하나 이상의 전기적 성질에 따라 그룹화하여 각각의 성질에 따라 시그널 비아, 접지 비아 또는 파워 비아 중 어느 하나에 연결될 수 있다.
복수개의 단자들이 시그널을 송수신하는 경우 시그널의 종류에 따라 다른 종류의 시그널을 송수신하는 단자는 서로 다른 시그널 비아에 연결될 수 있다.
복수개의 단자들이 접지되는 경우, 접지되는 단자들은 하나의 접지 비아에 연결될 수 있다.
그리고 복수개의 단자들이 파워를 전달하는 경우 파워의 크기에 따라 그룹화하여 동일한 크기의 파워를 전달하는 단자는 동일한 파워 비아에 연결할 수 있다.
예를 들면 1.5V의 전압이 인가되는 단자들, 3.0V의 전압이 인가되는 단자들로 그룹화할 수 있으며, 서로 같은 크기의 파워가 전송되는 단자들은 동일한 파워 비아에 연결될 수 있다. 즉, 1.5V 전압이 인가되는 단자들은 1.5V 파워 비아에, 3.0V 전압이 인가되는 단자들은 3.0V 파워 비아에 각각 연결할 수 있다.
도 1을 참조하면, 프로브 카드용 세라믹 기판이 연결되는 상기 프로브 카드용 인쇄 회로 기판(500)의 단자에 연결하기 위하여, 본 발명의 일 실시예에 따르면 공용 기판의 상면 및 하면에 각각 제1 빌드업층(10) 및 제2 빌드업층(20)을 형성할 수 있다.
개별적인 반도체에 적용되는 프로브 카드를 제작하기 위하여, 제1 빌드업층(10) 및 제2 빌드업층(20)에는, 이에 제한되는 것은 아니나 프로브 카드용 인쇄 회로 기판(500)과 같은 개별적인 전자부품에 형성된 단자의 수와 위치에 맞추어 복수개의 배선 비아 및 배선 패턴이 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 공용 기판(30)의 상면 및 하면에 각각 복수개의 배선 패턴이 형성될 수 있다. 상기 복수개의 배선 패턴은 공용 기판 위에 공용 비아를 덮도록 형성되어 공용 비아와 배선 비아를 연결하는 역할을 하는 것이다.
본 발명의 일 실시예에 따르면, 복수개의 배선 비아와 배선 패턴은 공용 비아와 개별적인 프로브 카드용 인쇄 회로 기판에 형성된 단자를 연결하기 위하여 형성될 수 있다.
특히, 배선 비아는 개별적인 프로브 카드용 인쇄 회로 기판에 형성된 단자와 대응하도록 형성될 수 있다. 즉 단자의 위치와 개수에 따라 대응하는 위치와 개수를 포함하도록 배선 비아가 형성될 수 있다. 배선 패턴은 빌드업층과 공용 기판 사이에서 상기 배선 바아와 공용 비아를 전기적으로 연결하기 위한 배선 형상을 가질 수 있다.
개별적인 프로브 카드용 인쇄 회로 기판(500)에 형성된 복수개의 단자와 대응되는 위치에 배선 비아가 형성될 수 있으며, 대응하는 위치에 형성된 배선 비아와 대응하는 단자는 서로 와이어 또는 인터포져와 같은 수단을 이용하여 각각의 배선 비아에 형성된 패드(P1)에 전기적으로 연결될 수 있다.
도 1을 참조하면, 프로브 카드용 인쇄 회로 기판(500)에 형성된 제1 접지 단자(G11), 제2 접지 단자(G12) 제1 시그널 단자(S1) 및 제1 파워 단자(P11)의 위치와 대응되는 위치에 제1 빌드업층(10)에 제1 배선 비아(101), 제2 배선 비아(102), 제3 배선 비아(103) 및 제4 배선 비아(104)가 형성될 수 있다.
본 발명의 일 실시예에 따르면, 공용 비아는 특히 그룹화를 위하여 시그널 비아, 접지 비아 및 파워 비아로 구성된 군 중에서 선택된 하나 이상일 수 있다. 즉, 공용 비아는 연결되는 단자의 전기적 성질에 따라 시그널을 송수신하는 시그널 비아, 단자를 접지하는 접지 비아 및 파워를 전달하는 파워 비아로 분류될 수 있다.
그리고, 배선 패턴과 배선 비아를 통하여 동일한 전기적 성질을 갖는 단자는 동일한 공용 비아에 연결되도록 형성될 수 있다.
도 1을 참조하면, 연결하고자 하는 프로브 카드용 인쇄회로기판(500)에 형성된 복수개의 단자(G11, G12, S1, P11, P12, P13)와 공용 비아(3G1, 3S1, 3P1)를 연결하기 위하여 상기 제1 빌드업층(10)에는 복수개의 배선 비아(101, 102, 103, 104)가 형성될 수 있다.
특히, 접지되는 제1 접지 단자(G11)과 제2 접지 단자(G12)는 각각 제1 배선 비아(101) 및 제2 배선 비아(102)에 연결되며, 상기 제1 배선 비아(101) 및 제2 배선 비아(102)는 모두 제1 배선 패턴(121)에 연결되어 제1 접지 비아(3G1)에 연결될 수 있다.
제1 시그널을 송수신하는 제1 시그널 단자(S1)는 제3 배선 비아(103)에 연결되며, 제1 시그널 비아(3S1)에 연결될 수 있고, 상기 제1 시그널과 구별되는 제2 시그널을 송수신하는 제2 시그널 단자(S2)는 제7 배선 비아(107) 및 제4 배선 패턴(124)를 통하여 제2 시그널 비아(3S2)에 전기적으로 연결될 수 있다.
즉, 서로 다른 시그널을 송수신 하는 단자는 서로 다른 공용 비아인 시그널 비아에 연결될 수 있다.
이와 유사하게 단자에 전달되는 파워의 크기에 따라 서로 같은 크기의 전압이 인가되는 단자들은 동일한 공용 비아에 연결될 수 있다.
예를 들여, 서로 같은 크기의 전압이 인가되는 단자들은 동일한 공용 비아인 파워 비아에 연결될 수 있으나, 서로 다른 크기의 전압이 인가되는 단자들은 서로 다른 파워 비아에 연결될 수 있다.
한편, 본 발명의 일 실시예에 따르면 공용 기판 또는 프로브 카드용 인쇄 회로 기판의 위치에 따라 하나 이상의 구역으로 분할할 수 있으며, 서로 다른 구역에 배치된 단자 또는 배선 비아들은 같은 성질을 지닌다 할지라도 서로 다른 공용 비아에 연결될 수 있다.
도 1을 참조하면, 제1 접지 단자(G11)와 제2 접지 단자(G21) 및 제3 접지 단자(G21)와 제4 접지 단자(G22)는 모두 접지되는 단자이지만, 서로 다른 구역에 배치되므로 제1 접지 단자(G11)와 제2 접지 단자(G21)는 제1 접지 비아(3G1)에 연결될 수 있고, 제3 접지 단자(G21)와 제4 접지 단자(G22)는 제2 접지 비아(3G2)에 연결될 수 있다.
즉, 서로 다른 구역에 배치된 단자의 경우 서로 다른 구역에 형성된 공용 비아에 연결될 수 있다.
상기 공용 기판(30)은 제1 세라믹 파우더를 포함하는 세라믹 슬러리를 성형하여 하나 이상의 세라믹 그린시트를 형성한 후 적층하여 형성된다. 공용 기판(30)은 모든 제품에 적용되기 위하여 미리 제작되어 준비될 수 있으며, 세라믹 그린시트를 소성한 뒤, 개별적인 제품의 테스트를 위하여 빌드업 층이 형성하는 공정을 거친 뒤 개별적인 제품에 적용될 될 수 있다.
제1 빌드업층(10) 및 제2 빌드업층(20)을 형성하기 위하여 상기 공용 기판(30)의 상면 및 하면에 제2 세라믹 파우더를 포함하는 세라믹 슬러리를 도포할 수 있다.
도 1 및 도 3을 참조하면, 상기 제1 및 제2 빌드업층은 각각 하나 이상의 층으로 구성될 수 있으며 적용되는 전자부품에 맞추어 적절한 배선 비아 및 배선 패턴이 형성되도록 각각 하나 이상의 세라믹층으로 구성될 수 있다.
도 3을 참조하면, 본 발명의 다른 실시예에 다른 프로브 카드용 세라믹 기판은 복수개의 공용 비아(3S1', 3P1', 3P2', 3S2', 3G1', 3P3')를 포함하는 공용 기판(30')을 포함한다. 그리고 상기 공용 기판(30')의 상부 및 하부에 각각 2개의 제1 빌드업층(11, 13) 및 제2 빌드업층(21, 23)이 형성될 수 있다.
연결하고자 하는 인쇄회로기판 또는 반도체 소자에 형성된 복수개의 단자와 최외층에 형성된 복수개의 배선 비아가 서로 대응하도록 하나 이상의 빌드업층을 형성할 수 있다.
본 발명의 일 실시예에 따르면 공용 기판의 두께는 3 내지 5mm일 수 있다. 3mm 미만인 경우 기판의 강도를 확보하기 어렵고 5mm 이상인 경우 프로브 카드가 지나치게 두꺼워질 수 있기 때문이다.
상기 제1 빌드업층 또는 제2 빌드업층의 두께는 100㎛ 이하일 수 있다. 바람직하게는, 상기 제1 빌드업층 또는 제2 빌드업층의 두께는 20 내지 50㎛일 수 있다.
상기 빌드업층의 두께가 100㎛를 초과하는 경우 빌드업층의 두께가 지나치게 두꺼워져 개별적인 제품에 적용하기 위한 공정이 복잡해질 수 있다. 따라서, 100㎛이하, 바람직하게는 50㎛이하인 것이 바람직하다.
또한, 상기 빌드업층의 두께가 20㎛ 미만인 경우 빌드업층의 시트 성형에 어려움이 있기 때문에 20㎛이상인 것이 바람직하다.
제2 세라믹 파우더의 소성 온도가 제1 세라믹 파우더의 소성 온도보다 높은 경우 이미 소성된 공용 기판(30) 층에 열적 스트레스를 가할 수 있고, 그에 따라 공용 기판이 파괴되는 결과를 초래할 수 있다.
따라서, 본 발명의 일 실시예에 따르면 제2 세라믹 파우더의 소성 온도는 제1 세라믹 파우더의 소성온도보다 낮은 것이 바람직하며, 그에 따라 빌드업층을 형성함에 있어 공용 기판(30)에 가해지는 열적 스트레스를 최소화할 수 있다.
제2 세라믹 파우더의 소성 온도가 제1 세라믹 파우더의 소성 온도보다 낮게 하기 위하여, 1 내지 3㎛을 갖는 제1 세라믹 파우더를 사용한다면, 제2 세라믹 파우더의 입경은 20 내지 150nm인 것이 바람직하다. 더욱 바람직하게는 상기 제2 세라믹 파우더의 입경은 50 내지 120nm일 수 있다.
상기 제2 세라믹 파우더의 입경이 20nm 보다 작은 경우 슬러리 내부에서 응집 현상이 발생하여 세라믹 파우더가 잘 분산되지 않을 수 있고, 150nm 보다 큰 경우 소성 온도가 고온화 되어 제1 세라믹 파우더를 포함하는 공용 기판을 훼손시킬 수 있다. 소성 온도 차이를 최적화하기 위하여 상기 제2 세라믹 파우더의 입경은 50 내지 120nm인 것이 가장 바람직하다.
본 발명의 일 실시예에 따르면 제1 세라믹 파우더를 포함하는 상기 공용 기판의 소성 온도는 800 내지 900°C일 수 있다. 그리고 제2 세라믹 파우더를 포함하는 제1 빌드업층(10) 및 제2 빌드업층(20)의 소성 온도는 400 내지 700°C일 수 있다.
상기 제1 및 제2 빌드업층의 소성 온도가 400°C 미만인 경우 세라믹 파우더가 치밀화되지 않을 수 있으며, 700°C를 초과하는 경우 공용 기판이 변형될 수 있기 때문이다
제1 세라믹 파우더를 포함하는 공용 기판을 소성한 뒤, 제1 및 제2 빌드업층을 형성하고 제1 및 제2 빌드업층의 소성 온도인 400 내지 700°C에서 소성하더라도 제1 세라믹 파우더를 포함하는 공용 기판의 소성 온도는 그보다 더 높기 때문에 공용 기판이 훼손되거나 변형되지 않게 된다.
이하, 도 2를 참조하여 본 발명의 일 실시예에 따른 프로브 카드용 세라믹 기판 제조방법에 대하여 알아보자.
본 발명의 다른 실시예에 따른 프로브 카드용 세라믹 기판 제조방법은 복수개의 공용 비아를 포함하고, 상기 복수개의 공용 비아 중 하나 이상은 전기적 성질에 따라 그룹화되는 공용 비아이며, 제1 세라믹 파우더를 포함하는 공용 기판을 마련하는 단계; 및 공용 기판의 상부 및 하부에, 개별적인 전자부품에 형성된 복수개의 단자에 대응하여 연결되는 배선 비아 및 상기 복수개의 단자 또는 상기 복수개의 단자를 그룹화하여 공용 비아에 연결하는 배선 패턴을 포함하고, 상기 제1 세라믹 파우더보다 입경이 작은 제2 세라믹 파우더를 포함하는 제1 빌드업층 및 제2 빌드업층을 형성하는 단계;를 포함한다.
도 2a를 참조하면, 복수개의 공용 비아가 형성된 공용 기판(30)을 마련할 수 있다. 상기 복수개의 공용 비아 중 하나 이상은 단자를 그룹화하여 연결하기 위한 공용 비아일 수 있다.
그리고 본 발명의 일 실시예에 따르면 상기 복수개의 공용 비아 전부가 공용 비아(3G1, 3S1, 3P1, 3S2, 3P2, 3G2)로 형성되어 기판에 형성되는 비아의 수를 최소화할 수 있다.
공용 기판은 모든 프로브 카드에 적용되기 위하여 미리 제조될 수 있으며, 제1 세라믹 파우더를 포함하는 세라믹 슬러리가 복수개의 세라믹 그린시트로 성형된 뒤, 상기 복수개의 세라믹 그린시트를 적층하여 형성될 수 있다.
상기 공용 기판은 대량 생산 방식으로 미리 제조되어 소성 된 상태로 마련될 수 있으며, 그에 따라 개별적인 제품에 적용하기 위하여 제1 및 제2 빌드업층을 형성하는 공정만을 거칠 수 있다.
결국 모든 프로브 카드에 적용될 수 있는 공용 기판을 미리 제작함으로 제조 과정의 효율성 및 제조 시간을 단축할 수 있으며, 대량 생산 공정이 적용될 수 있으므로 제조 비용이 감소하게 된다.
도 2b를 참조하면, 상기 공용 기판(30)의 상부 및 하부에 복수개의 배선 패턴(121, 122, 221, 222)을 형성할 수 있다. 상기 복수개의 배선 패턴은 상기 공용 기판(30)의 상부 및 하부에 형성되는 제1 빌드업층 및 제2 빌드업층에 형성되는 배선 비아와 공용 비아를 전기적으로 연결하는 것이다.
배선 비아는 개별적인 전자부품의 위치에 맞추어 형성되기 때문에 서로 떨어져 있을 수 있으므로, 서로 떨어져 배치된 배선 비아들은 하나의 배선 패턴으로 연결하여 공용 비아에 연결하도록 구성될 수 있다. 상기 배선 비아는 도전성 파우더를 포함하는 도전성 페이스트를 공용 기판의 상부 및 하부에 인쇄함으로써 형성될 수 있다.
도 2c를 참조하면, 상기 배선 패턴이 형성된 공용 기판(30)의 상부 및 하부에 제1 및 제2 빌드업층을 형성할 수 있다.
상기 제1 및 제2 빌드업층에는 복수개의 배선 비아가 형성될 수 있으며, 배선 비아는 연결하고자 하는 전자부품에 형성된 복수개의 단자와 대응되는 위치에 형성될 수 있다.
그리고, 상기 전자부품은 프로브 카드를 구성하는 인쇄 회로 기판 또는 테스트하고자 하는 반도체 소자일 수 있다.
본 발명의 일 실시예에 따르면 공용 기판에 형성된 공용 비아에 하나 이상의 배선 비아가 연결될 수 있다. 상기 배선 비아가 연결되는 단자의 전기적 성질에 따라 같은 성질을 갖는 단자에 연결된 배선 비아는 동일한 공용 비아에 연결될 수 있다.
상기 공용 기판은 위치에 따라 하나 이상의 구역 분할 될 수 있다. 상기 공용 비아는 시그널 비아, 접지 비아 및 파워 비아로 구성된 군 중에서 선택된 하나 이상을 포함할 수 있다.
상기 복수개의 배선 비아 또는 전자부품에 형성된 복수개의 단자들은 시그널(signal), 접지 여부 및 파워(power)로 이루어진 군 중에서 선택된 하나 이상의 전기적 성질에 따라 그룹화되어 동일한 성질을 갖는 배선 비아 또는 단자들은 동일한 시그널 비아, 접지 비아 및 파워 비아 중 어느 하나에 연결될 수 있다.
그에 따라 동일한 성질을 갖는 단자들은 동일한 공용 비아에 연결하여 공용 기판에 형성되는 비아의 수를 최소화할 수 있다. 그리고 비아의 수가 작아지므로 기판의 강도를 증가시킬 수 있다.
상기 제1 및 제2 빌드업층은 제2 세라믹 파우더를 포함하는 세라믹 슬러리를 공용 기판(30)의 상부 및 하부에 도포함으로써 형성될 수 있다.
세라믹 파우더를 포함하는 경우 제조가 용이하고 기판의 강도를 확보할 수 있으며 우수한 절연층을 확보할 수 있으나, 세라믹 파우더를 치밀화하는 소성 과정에서 공용 기판이 훼손될 수 있다.
공용 기판은 미리 소성 과정을 거치기 때문에 제2 세라믹 파우더를 포함하는 제1 및 제2 빌드업층을 치밀화하기 위한 소성 온도가 공용 기판의 소성 온도보다 높아지는 경우 제1 및 제2 빌드업층 형성 과정에서 공용 기판의 변형이 발생할 수 있다.
따라서, 제1 및 제2 빌드업층의 소성온도가 공용 기판의 소성온도보다 낮은 것이 바람직하며, 본 발명의 일 실시예에 따르면 제1 및 제2 빌들업층의 소성온도를 낮추기 위하여 상기 입경은 1 내지 3㎛인 제1 세라믹 파우더를 사용한다면, 상기 제2 세라믹 파우더의 입경은 20 내지 150nm일 수 있다. 더욱 바람직하게는 상기 제2 세라믹 파우더의 입경은 50 내지 120nm일 수 있다.
상기 제2 세라믹 파우더의 입경이 20nm미만인 경우 세라믹 슬러리 내부에서 세라믹 파우더가 응집될 우려가 있으며 150nm를 초과하는 경우 제1 및 제2 빌드업층의 소성온도가 높아져 공용 기판을 훼손시킬 우려가 있기 때문이다.
본 발명의 일 실시예에 따르면 상기 공용 기판은 800 내지 900°C의 소성 온도에서 미리 소성되어 제조될 수 있다. 상기 제1 및 제2 빌드업층은 상기 미리 소성된 공용 기판 위에 형성되어 400 내지 700°C에서 소성될 수 있다.
상기 제1 및 제2 빌드업층의 소성 온도가 400°C보다 낮아지면 세라믹 파우더가 치밀화되지 않을 우려가 있고 700°C를 초과하는 경우 공용 기판이 열적 스트레스에 의하여 훼손될 우려가 있기 때문이다.
본 발명의 일 실시예에 따르면, 모든 프로브 카드에 적용될 수 있는 공용 기판이 미리 마련되기 때문에 개별적인 프로브 카드에 적용되는 프로브 카드를 제작하기 위한 제조 시간이 단축될 수 있고, 제조 효율이 높아질 수 있다.
그리고 공용 기판은 미리 대량 생산될 수 있기 때문에 제품의 제조 공정에서 소모되는 비용을 낮출 수 있다.
그리고 본 발명의 일 실시예에 따르면 공용 기판에는 프로브 카드에 적용되는 단자들을 그룹화할 수 있는 공용 비아가 형성되기 때문에 공용 기판에 형성되는 비아의 수를 최소화할 수 있고, 그에 따라 공용 기판의 강도를 높일 수 있다.
그리고 본 발명의 일 실시예에 따르면 제1 및 제2 빌드업층에 포함되는 제2 세라믹 파우더의 입경을 작게 하여 제1 및 제2 빌드업층의 제조 과정에 있어서 공용 기판에 가해지는 스트레스를 최소화할 수 있으며, 그에 따라 보다 안정적인 방법으로 프로브 카드를 제조할 수 있고, 제조된 프로브 카드의 불량률을 낮출 수 있다.

Claims (22)

  1. 복수개의 공용 비아가 형성되며, 제1 세라믹 파우더를 포함하는 공용 기판; 및
    상기 공용 기판의 상부 및 하부에 각각 형성되며,
    개별적인 전자부품에 형성된 복수개의 단자와 대응하여 연결되는 복수개의 배선 비아, 및 상기 복수개의 배선 비아를 연결되는 단자의 전기적 성질에 따라 그룹화하여 그룹별로 동일한 공용 비아에 연결하는 배선 패턴을 포함하고,
    상기 제1 세라믹 파우더보다 입경이 작은 제2 세라믹 파우더를 포함하는 제1 빌드업층 및 제2 빌드업층;
    을 포함하는 프로브 카드용 세라믹 기판.
  2. 제1항에 있어서,
    상기 공용 기판은 위치에 따라 하나 이상의 구역으로 분할되며, 서로 다른 구역에 연결되는 단자들은 전기적 성질이 동일하더라도 서로 다른 공용 비아에 연결되는 프로브 카드용 세라믹 기판.
  3. 제2항에 있어서,
    상기 공용 비아는 시그널 비아, 접지 비아 및 파워 비아로 구성된 군 중에서 선택된 어느 하나인 프로브 카드용 세라믹 기판.
  4. 제3항에 있어서,
    상기 복수개의 단자들을 시그널(signal), 접지 여부 및 파워(power)로 이루어진 군 중에서 선택된 하나 이상의 전기적 성질에 따라 그룹화하여 동일한 전기적 성질을 갖는 단자는 동일한 시그널 비아, 접지 비아 또는 파워 비아에 연결하는 프로브 카드용 세라믹 기판.
  5. 제1항에 있어서,
    상기 제1 세라믹 파우더의 입경은 1 내지 3㎛인 프로브 카드용 세라믹 기판.
  6. 제1항에 있어서,
    상기 제2 세라믹 파우더의 입경은 20 내지 150nm인 프로브 카드용 세라믹 기판.
  7. 제1항에 있어서,
    상기 제2 세라믹 파우더의 입경은 50 내지 120nm인 프로브 카드용 세라믹 기판.
  8. 제1항에 있어서,
    상기 제1 및 제2 빌드업층은 각각 하나 이상의 층으로 구성되는 프로브 카드용 세라믹 기판.
  9. 제1항에 있어서,
    상기 공용 기판의 두께는 3 내지 5mm인 프로브 카드용 세라믹 기판.
  10. 제1항에 있어서,
    상기 제1 빌드업층 또는 제2 빌드업층의 두께는 100㎛ 이하인 프로브 카드용 세라믹 기판.
  11. 제1항에 있어서,
    상기 제1 빌드업층 또는 제2 빌드업층의 두께는 20 내지 50㎛인 프로브 카드용 세라믹 기판.
  12. 제1항에 있어서,
    상기 전자부품은 프로브 카드용 인쇄 회로 기판 또는 반도체 소자인 프로브 카드용 세라믹 기판.
  13. 복수개의 공용 비아를 포함하고, 제1 세라믹 파우더를 포함하는 공용 기판을 마련하는 단계; 및
    상기 공용 기판의 상부 및 하부에, 개별적인 전자부품에 형성된 복수개의 단자에 대응하여 연결되는 복수개의 배선 비아, 및 상기 복수개의 배선 비아를 연결되는 단자의 전기적 성질에 따라 그룹화하여 그룹별로 동일한 공용 비아에 연결하는 배선 패턴을 포함하고,
    상기 제1 세라믹 파우더보다 입경이 작은 제2 세라믹 파우더를 포함하는 제1 빌드업층 및 제2 빌드업층을 형성하는 단계;
    를 포함하는 프로브 카드용 세라믹 기판 제조방법.
  14. 제13항에 있어서,
    상기 공용 기판은 위치에 따라 하나 이상의 구역으로 분할되며, 서로 다른 구역에 연결되는 단자들을 전기적 성질이 동일하더라도 서로 다른 공용 비아에 연결하는 프로브 카드용 세라믹 기판 제조방법.
  15. 제13항에 있어서,
    상기 공용 비아는 시그널 비아, 접지 비아 및 파워 비아로 구성된 군 중에서 선택된 어느 하나인 프로브 카드용 세라믹 기판 제조방법.
  16. 제15항에 있어서,
    상기 복수개의 단자들은 시그널(signal), 접지 여부 및 파워(power)로 이루어진 군 중에서 선택된 하나 이상의 전기적 성질에 따라 그룹화하여 동일한 전기적 성질을 갖는 단자는 동일한 시그널 비아, 접지 비아 또는 파워 비아에 연결하는 프로브 카드용 세라믹 기판 제조방법.
  17. 제13항에 있어서,
    상기 제1 세라믹 파우더의 입경은 1 내지 3㎛인 프로브 카드용 세라믹 기판 제조방법.
  18. 제13항에 있어서,
    상기 제2 세라믹 파우더의 입경은 20 내지 150nm인 프로브 카드용 세라믹 기판 제조방법.
  19. 제13항에 있어서,
    상기 제2 세라믹 파우더의 입경은 50 내지 120nm인 프로브 카드용 세라믹 기판 제조방법.
  20. 제13항에 있어서,
    상기 공용 기판은 800 내지 900°C의 소성 온도에서 미리 소성되어 제조되는 프로브 카드용 세라믹 기판 제조방법.
  21. 제20항에 있어서,
    상기 제1 및 제2 빌드업층은 상기 미리 소성된 공용 기판 위에 형성되어 400 내지 700°C에서 소성되는 프로브 카드용 세라믹 기판 제조방법.
  22. 제13항에 있어서,
    상기 전자부품은 프로브 카드용 인쇄 회로 기판 또는 반도체 소자인 프로브 카드용 세라믹 기판 제조방법.
KR1020100139028A 2010-12-30 2010-12-30 프로브 카드용 세라믹 기판 및 그 제조방법 Withdrawn KR20120077165A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100139028A KR20120077165A (ko) 2010-12-30 2010-12-30 프로브 카드용 세라믹 기판 및 그 제조방법
JP2011045969A JP2012142534A (ja) 2010-12-30 2011-03-03 プローブカード用セラミック基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100139028A KR20120077165A (ko) 2010-12-30 2010-12-30 프로브 카드용 세라믹 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120077165A true KR20120077165A (ko) 2012-07-10

Family

ID=46678480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100139028A Withdrawn KR20120077165A (ko) 2010-12-30 2010-12-30 프로브 카드용 세라믹 기판 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP2012142534A (ko)
KR (1) KR20120077165A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120076265A (ko) * 2010-12-29 2012-07-09 삼성전기주식회사 프로브 카드용 세라믹 기판 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0232595A (ja) * 1988-07-22 1990-02-02 Mitsubishi Electric Corp セラミック多層配線基板の製造方法
JP2003021668A (ja) * 1999-11-18 2003-01-24 Ibiden Co Ltd 検査装置およびプローブカード
JP2006275714A (ja) * 2005-03-29 2006-10-12 Nec Corp プローブカード
JP4960854B2 (ja) * 2007-12-27 2012-06-27 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP2010177383A (ja) * 2009-01-28 2010-08-12 Ngk Spark Plug Co Ltd 多層セラミック基板及びその製造方法並びにプローブカード

Also Published As

Publication number Publication date
JP2012142534A (ja) 2012-07-26

Similar Documents

Publication Publication Date Title
KR101004843B1 (ko) 세라믹 다층 회로 기판 및 그의 제조 방법
CN110678434B (zh) 多层陶瓷基板及其制造方法
JP6691762B2 (ja) 検査用配線基板
TWI555985B (zh) 用於探針卡之板件、製造該板件之方法，及探針卡
US20130299221A1 (en) Space transformer for probe card and method of manufacturing the same
US20150028912A1 (en) Board for probe card, method of manufacturing the same, and probe card
US20110063066A1 (en) Space transformer for probe card and method of repairing space transformer
JP5445985B2 (ja) プローブカード及びその製造方法
US9414486B2 (en) Wiring board, wiring board with lead, and electronic device
JP6687100B1 (ja) 半導体素子テストのための多層セラミック基板およびその製造方法
US9607754B2 (en) Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer
KR102229729B1 (ko) 검사장치용 배선기판
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
JP2004347591A (ja) 集積回路用プローブ・カード
KR20120077165A (ko) 프로브 카드용 세라믹 기판 및 그 제조방법
JP2005079144A (ja) 多層配線基板およびプローブカード
KR20120092915A (ko) 프로브 카드용 세라믹 기판 제조 방법
JP4960854B2 (ja) 電子部品検査装置用配線基板
US20050221635A1 (en) Micro-bumps to enhance lga interconnections
JP5294828B2 (ja) 積層基板
JP2011138833A (ja) 多層セラミック基板およびその製造方法
JP2009092581A (ja) 電子部品検査装置用配線基板
US20110254578A1 (en) Space transformer comprising an isolation resistor for a probe card, and method for manufacturing same
JPH08181447A (ja) セラミック多層基板
JP2005101339A (ja) 配線基板

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101230

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid