[go: up one dir, main page]

KR20110130502A - Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법 - Google Patents

Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법 Download PDF

Info

Publication number
KR20110130502A
KR20110130502A KR1020117024798A KR20117024798A KR20110130502A KR 20110130502 A KR20110130502 A KR 20110130502A KR 1020117024798 A KR1020117024798 A KR 1020117024798A KR 20117024798 A KR20117024798 A KR 20117024798A KR 20110130502 A KR20110130502 A KR 20110130502A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
group iii
iii nitride
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020117024798A
Other languages
English (en)
Other versions
KR101321654B1 (ko
Inventor
류이치 토바
마사히토 미야시타
타츠노리 토요타
요시타카 카도와키
Original Assignee
도와 홀딩스 가부시키가이샤
도와 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도와 홀딩스 가부시키가이샤, 도와 일렉트로닉스 가부시키가이샤 filed Critical 도와 홀딩스 가부시키가이샤
Publication of KR20110130502A publication Critical patent/KR20110130502A/ko
Application granted granted Critical
Publication of KR101321654B1 publication Critical patent/KR101321654B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

성장 온도가 1050℃ 이하의 AlGaN나 GaN나 GaInN 뿐만이 아니라, 성장 온도가 높은 고 Al 조성의 AlxGa1 - xN에 대해도 결정성이 좋은 III족 질화물 반도체 에피택셜 기판, III족 질화물 반도체 소자, III족 질화물 반도체 자립 기판 및 이들을 제조하기 위한 III족 질화물 반도체 성장용 기판, 및 이들을 효율적으로 제조하는 방법을 제공한다. 　적어도 표면 부분이 Al을 포함한 III족 질화물 반도체로 이루어진 결정 성장 기판과, 상기 표면 부분 상에 형성된 스칸듐 질화물 막을 구비하는 것을 특징으로 한다.

Description

Ⅲ족 질화물 반도체 성장용 기판, Ⅲ족 질화물 반도체 에피택셜 기판, Ⅲ족 질화물 반도체 소자 및 Ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법{SUBSTRATE FOR GROWING GROUP-III NITRIDE SEMICONDUCTORS, EPITAXIAL SUBSTRATE FOR GROUP-III NITRIDE SEMICONDUCTORS, GROUP-III NITRIDE SEMICONDUCTOR ELEMENT, STAND-ALONE SUBSTRATE FOR GROUP-III NITRIDE SEMICONDUCTORS, AND METHODS FOR MANUFACTURING THE PRECEDING}
본 발명은, III족 질화물 반도체 성장용 기판, III족 질화물 반도체 에피택셜 기판, III족 질화물 반도체 소자 및 III족 질화물 반도체 자립 기판, 및 이들의 제조 방법에 관한 것이다.
일반적으로, Al, Ga 등과 N의 화합물로 이루어진 III족 질화물 반도체로 구성되는 예를 들면 III족 질화물 반도체 소자는, 발광소자 또는 전자 디바이스용 소자로서 널리 이용되고 있다. 이러한 III족 질화물 반도체는, 현재, 예를 들면 사파이어로 이루어진 결정 성장 기판 상에, MOCVD법에 의해 형성되는 것이 일반적이다.
그렇지만, III족 질화물 반도체와 결정 성장 기판(일반적으로는 사파이어)이란, 격자 정수가 크게 다르기 때문에 이 격자 정수의 차이에 기인하는 전위가 생겨 결정 성장 기판 상에 성장시킨 III족 질화물 반도체층의 결정 품질이 저하되어 버린다고 하는 문제가 있다.
이 문제를 해결하기 위해, 종래, 예를 들면 사파이어 기판 상에, 저온 다결정체 또는 비정질 상태의 버퍼층을 개재하여 GaN층을 성장시키는 방법이 널리 이용되고 있었다. 그러나, 사파이어 기판의 열전도율이 작고, 절연성으로 전류를 흐르지 않게 하기 위하여 사파이어 기판의 한 면에 n전극과 p전극을 형성하여 전류를 흐르게 하는 구성을 취하기 때문에, 대전류를 흐르게 하기 어렵고, 또한 방열성이 나쁘기 때문에 고출력의 발광다이오드(LED)의 작성에는 부적당하다.
이 때문에, 도전성과 열전도율이 큰 다른 지지 기판에 바꿔 붙여, 종방향으로 전류를 흐르게 할 수 있는 구조로 하여, GaN의 에너지 갭보다 큰 양자 에너지를 가지는 레이저 광을, 사파이어 기판 상에 형성되어 있는 GaN층에 조사해 Ga과 질소로 열분해시켜, 사파이어 기판과 III족 질화물 반도체층을 박리하는 레이저 리프트 오프법 등의 방법이 채용되고 있다.
또한, 다른 종래 기술로서는, 특허문헌 1~3에, 사파이어 기판 상에, 금속 질화물층을 개재하여 GaN층을 성장시키는 기술이 개시되고 있다. 이 방법에 의하면, GaN층의 전위밀도를 상기 기술과 비교해 저감할 수 있어 고품질의 GaN층을 성장시키는 것이 가능하다. 이것은, 금속 질화물 층인 CrN층 등과 GaN층의 격자 정수 및 열팽창 계수의 차이가 비교적 작기 때문이다. 또, 이 CrN층은 화학 에칭액으로 선택적으로 에칭할 수 있어 케미컬 리프트 오프법을 이용하는 프로세스에 있어서 유용하다.
그렇지만, 청색보다 단파장 영역(예를 들면 파장이 400 nm 이하)의 광을 발생시키기 위한 질화물 반도체 소자에 있어서, 발생시켜야 할 광의 파장을 단파장화할수록 질화물 반도체 소자의 AlxGa1 - xN층의 Al 조성 x를 크게 할 필요가 있다. 대체로 Al 조성이 30원자%를 초과하는 AlxGa1 - xN의 성장 온도는, CrN의 융점인 1050℃ 정도를 초과한다. 이 때문에, CrN층 상에 대체로 Al 조성이 30원자%를 초과하는 AlxGa1 - xN를 포함한 III족 질화물 반도체층을 성장시키면, 고온 정도 환경하에서 CrN가 용해하여, 편재 등에 의해 화학 에칭으로 제거하는 것이 곤란해져, 케미컬 리프트 오프가 곤란해진다. 이것은, 케미컬 리프트 오프법을 채용하는 경우, CrN층은, 질화물 반도체 소자의 AlxGa1 - xN층의 Al조성 x의 값은, 대체로 0.3 이하의 경우 밖에 사용하지 못하고, 제조하는 발광소자에는 파장 제한이 있는 것을 나타낸다. 따라서, 소자 형성 프로세스로 케미컬 리프트 오프법을 채용하는 경우에는, 성장 온도가 높은 고 Al 조성의 AlxGa1 - xN를 성장시키기 위한 버퍼층으로서는, CrN를 이용하지 못하고, 1050℃을 초과하는 고온의 열처리를 행해도, 화학 에칭에 의해 제거가 용이하므로, 케미컬 리프트 오프법에 적절한 재료가 요구되고 있었다.
CrN 대신에, 고융점의 금속을 사용하는 것도 생각할 수 있지만, 고융점의 금속(Zr, Hf 등)은, 화학 에칭으로 용해 제거하려면, 부식성이 강한 불화수소산계 에칭액을 사용할 필요가 있다. 케미컬 리프트 오프시, 상기 불화수소산계 에칭액을 사용했을 경우에는, 기판이나 전극 등에 대한 부식성이 강해져, 그 보호 대책이 필요하고, 그만큼 제조 비용이 높아져, 제조 공정의 자유도가 낮아질 것으로 생각된다.
WO2006/126330호 공보 일본 특허공개 2008-91728호 공보 일본 특허공개 2008-91729호 공보
본 발명의 목적은, 상술한 문제를 해결하여, 성장 온도가 1050℃ 이하의 AlGaN나 GaN나 GaInN 뿐만이 아니라, 성장 온도가 높은 고 Al 조성의 AlxGa1 - xN에 대해서도, 디바이스 제조 공정에서 케미컬 리프트 오프법을 채용하는 것이 가능하고, 결정성이 좋은 III족 질화물 반도체 에피택셜 기판, III족 질화물 반도체 소자, III족 질화물 반도체 자립 기판 및 이들을 제조하기 위한 III족 질화물 반도체 성장용 기판, 및 이들을 효율적으로 제조하는 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명의 요지 구성은 이하와 같다.
(1) 적어도 표면 부분이 Al을 포함한 III족 질화물 반도체로 이루어진 결정 성장 기판과, 상기 표면 부분 상에 형성된 스칸듐 질화물 막을 구비하는 것을 특징으로 하는 III족 질화물 반도체 성장용 기판.
(2) 상기 (1)에 있어서, 상기 스칸듐 질화물 막은, 면방위가 {111}인 결정 방위를 가지는 것을 특징으로 하는 III족 질화물 반도체 성장용 기판.
(3) 상기 (1) 또는 (2)에 있어서, 상기 III족 질화물 반도체의 표면의 면방위가 {0001}인 III족 질화물 반도체 성장용 기판.
(4) 상기 (1), (2) 또는 (3)에 있어서, 상기 스칸듐 질화물 막 상에, AlxGa1 -xN(0=x=1)로 이루어진 적어도 1층의 버퍼층으로 이루어진 초기 성장층을 1층 더 구비하는 III족 질화물 반도체 성장용 기판.
(5) 상기 (1) 내지 (4) 중 어느 하나에 있어서, 상기 스칸듐 질화물 막의 두께는 3~100nm인 III족 질화물 반도체 성장용 기판.
(6) 상기 (1) 내지 (5) 중 어느 하나에 있어서, 상기 결정 성장 기판의 베이스 기판이 사파이어, Si, SiC, GaN 중 어느 하나인 것을 특징으로 하는 III족 질화물 반도체 성장용 기판.
(7) 상기 (1) 내지 (6) 중 어느 하나에 있어서, 상기 적어도 표면 부분이 AlN으로 이루어진 III족 질화물 반도체 성장용 기판.
(8) 상기 (1) 내지 (7) 중 어느 하나에 있어서, 상기 스칸듐 질화물 막은, 삼각뿔 형상의 복수의 미결정부로 이루어지고, 상기 복수의 미결정부가 상기 표면 부분 상에 동일하게 형성되어 있는 것을 특징으로 하는 III족 질화물 반도체 성장용 기판.
(9) 상기 (1) 내지 (8) 중 어느 하나에 기재된 III족 질화물 반도체 성장용 기판 상에, 적어도 1층의 III족 질화물 반도체층을 구비하는 것을 특징으로 하는 III족 질화물 반도체 에피택셜 기판.
(10) 상기 (1) 내지 (8) 중 어느 하나에 기재된 III족 질화물 반도체 성장용 기판을 이용해 제작하는 것을 특징으로 하는 III족 질화물 반체 자립 기판.
(11) 상기 (1) 내지 (8) 중 어느 하나에 기재된 III족 질화물 반도체 성장용 기판을 이용해 제작하는 것을 특징으로 하는 III족 질화물 반도체 소자.
(12) 적어도 표면 부분이 Al을 포함한 III족 질화물 반도체로 이루어진 결정 성장 기판 상에, Sc 재료로 이루어진 금속층을 형성하는 공정과, 암모니아 가스를 포함한 분위기 가스 중에서, 상기 금속층을 가열하고, 질화 처리를 실시해 스칸듐 질화물 막을 형성하는 공정을 구비하는 것을 특징으로 하는 III족 질화물 반도체 성장용 기판의 제조 방법.
(13) 상기 (12)에 있어서, 상기 암모니아가스를 포함한 분위기 가스가, 불활성 가스 및 수소가스로부터 선택되는 1종 이상을 더 포함한 혼합가스인 III족 질화물 반도체 성장용 기판의 제조 방법.
(14) 상기 (12) 또는 (13)에 있어서, 상기 금속층을 가열할 때의 최고 온도는 850~1300℃의 범위이며, 한편 850℃ 이상에서의 가열 시간이 1~120분인 III족 질화물 반도체 성장용 기판의 제조 방법.
(15) 상기 (12), (13) 또는 (14)에 있어서, 상기 질화 처리를 실시하는 공정 후, 상기 스칸듐 질화물막 상에 AlxGa1 - xN(0=x=1)로 이루어진 적어도 1층의 버퍼층으로 이루어진 초기 성장층을 형성하는 공정을 1층 더 구비하는 III족 질화물 반도체 성장용 기판의 제조 방법.
(16) 적어도 표면 부분이 Al을 포함한 III족 질화물 반도체로 이루어진 결정 성장 기판 상에 Sc 재료로 이루어진 금속층을 형성하는 공정과, 암모니아가스를 포함한 분위기 가스 중에서 상기 금속층을 가열하고 질화 처리를 실시해 스칸듐 질화물 막을 형성하여 III족 질화물 반도체 성장용 기판을 제작하는 공정과, 상기 III족 질화물 반도체 성장용 기판의 위쪽에 적어도 1층의 III족 질화물 반도체층을 에피택셜 성장시켜 III족 질화물 반도체 에피택셜 기판을 제작하는 공정과, 상기 적어도 1층의 III족 질화물 반도체층을 소자 분리하는 공정과, 상기 III족 질화물 반도체층 측에 지지 기판을 형성하는 공정과, 상기 스칸듐 질화물 막을 선택 에칭함으로써 상기 III족 질화물 반도체층과 상기 결정 성장 기판을 케미컬 리프트 오프에 의해 분리하고, III족 질화물 반도체 소자를 얻는 공정을 구비하는 것을 특징으로 하는 III족 질화물 반도체 소자의 제조 방법.
(17) 상기 (16)에 있어서, 상기 III족 질화물 반도체 에피택셜 기판을 제작하는 공정에 있어서, 상기 III족 질화물 반도체층을 최고 온도 900~1300℃의 범위에서 성장시키는 것을 포함한 III족 질화물 반도체 소자의 제조 방법.
(18) 상기 (16) 또는 (17)에 있어서, 상기 질화 처리를 실시한 후, 상기 스칸듐 질화물 막 상에, AlxGa1 - xN(0=x=1)으로 이루어진 적어도 1층의 버퍼층으로 이루어진 초기 성장층을 형성하는 공정을 더 구비하는 III족 질화물 반도체 소자의 제조 방법.
(19) 상기 (18)에 있어서, 상기 초기 성장층이 제1 버퍼층 및 상기 제1 버퍼층 상에 성장된 제2 버퍼층으로 이루어진, 상기 제1 버퍼층의 성장 온도가 900~1260℃의 범위이고, 상기 제2 버퍼층의 성장 온도가 1030~1300℃의 범위이고, 상기 제1 버퍼층의 성장 온도가 상기 제2 버퍼층의 성장 온도와 동일하게 낮은 III족 질화물 반도체 소자의 제조 방법.
(20) 적어도 표면 부분이 Al을 포함한 III족 질화물 반도체로 이루어진 결정 성장 기판 상에 Sc 재료로 이루어진 금속층을 형성하는 공정과 암모니아가스를 포함한 분위기 가스중에서 상기 금속층을 가열하고, 질화 처리를 실시해 스칸듐 질화물 막을 형성하여 III족 질화물 반도체 성장용 기판을 제작하는 공정과, 상기 III족 질화물 반도체 성장용 기판의 위쪽에, 적어도 1층의 III족 질화물 반도체층을 에피택셜 성장시키는 공정과, 상기 스칸듐 질화물 막을 선택 에칭함으로써, 상기 III족 질화물 반도체층과 상기 결정 성장 기판을 케미컬 리프트 오프에 의해 분리하고, III족 질화물 반도체 자립 기판을 얻는 공정을 구비하는 것을 특징으로 하는 III족 질화물 반도체 자립 기판의 제조 방법.
(21) 상기 (20)에 있어서, 상기 III족 질화물 반도체 에피택셜 기판을 제작하는 공정에 있어서, 상기 III족 질화물 반도체층을 최고 온도 900~1300℃의 범위에서 성장시키는 것을 포함한 III족 질화물 반도체 자립 기판의 제조 방법.
본 발명의 III족 질화물 반도체 성장용 기판은, 적어도 표면 부분이 Al을 포함한 III족 질화물 반도체로 이루어진 결정 성장 기판과 표면 부분 상에 형성된 스칸듐 질화물 막을 구비함으로써, 그 후 형성되는 III족 질화물 반도체층 AlxGayIn1 -x-yN(0=x=1,0=y=1,0=x+y=1)의 결정성을 크게 해치는 일 없이, 결정 성장 기판으로부터 III족 질화물 반도체층을 케미컬 리프트 오프에 의해 용이하게 박리할 수 있다.
또한, 케미컬 리프트 오프시, 산성용액을 에칭액으로서 이용함으로써 결정 성장 기판으로부터 III족 질화물 반도체층을 용이하게 박리할 수 있다. 에칭액으로서는, 예를 들면 염산 수용액, 질산 수용액, 황산과 질산의 혼산, 유기산 등을 사용할 수 있어, 이용하는 지지 기판이나 전극재 등은 녹지 않고, ScN 만이 용해되는 산성용액을 적당히 선택할 수 있다.
또, 본 발명에 의하면, 상기 III족 질화물 반도체 성장용 기판을 이용함으로써, 케미컬 리프트 오프에 의해 기판 제거가 가능하고, CrN 재료를 이용했을 경우의 파장 제한을 초과하고, III족 질화물 반도체 재료로 커버할 수 있는 파장대 전역(200nm~1.5㎛)을 커버하고, 다시 말해 1200℃ 이상의 고온에서 성장되는 AlN으로부터 500℃ 전후에서 성장되는 InN까지를 포함한 AlxGayIn1 -x-yN(0=x=1,0=y=1,0=x+y=1)의 전 조성역의 성장 온도대를 커버할 수 있는, 결정성이 양호한 III족 질화물 반도체 에피택셜 기판, III족 질화물 반도체 소자 및 III족 질화물 반도체 자립 기판을 제공할 수 있다.
또한, 본 발명에 의하면, 적어도 표면 부분이 Al을 포함한 III족 질화물 반도체로 이루어진 결정 성장 기판 상에 Sc재료로 이루어진 금속층을 형성하는 공정과, 상기 금속층에 대해서 질화 처리를 실시하는 공정을 구비함으로써 그 후 형성되는 III족 질화물 반도체층 AlxGayIn1 -x- yN(0=x=1,0=y=1,0=x+y=1)의 결정성을 크게 해치는 일 없이, 결정 성장 기판으로부터 III족 질화물 반도체층을 케미컬 리프트 오프에 의해 용이하게 박리할 수 있는 III족 질화물 반도체 성장용 기판을 제조할 수 있다.
또한, 본 발명은 상기 III족 질화물 반도체 성장용 기판을 이용하고, 케미컬 리프트 오프를 실시함으로써 CrN 재료를 이용했을 경우의 파장 제한을 초과하고, III족 질화물 반도체 재료로 커버할 수 있는 파장대 전역(200nm~1.5㎛)을 커버하는 결정성이 양호한 III족 질화물 반도체 에피택셜 기판, III족 질화물 반도체 소자 및 III족 질화물 반도체 자립 기판을 효율적으로 제조할 수 있다.
도 1은 본 발명에 따르는 질화물 반도체 용 기판의 단면 구조를 나타내는 모식도이다.
도 2는 본 발명에 따르는 질화물 반도체 소자 구조체의 제조 공정을 나타내는 모식도이다.
도 3은 X 선 회절 장치에 의한 2θ/ω 스캔 측정의 결과를 나타내는 그래프이다.
도 4는 본 발명에 따르는 시료의 표면 SEM 사진이다.
도 5는 본 발명에 따르는 시료의 표면 SEM 사진이다.
도 6은 본 발명에 따르는 시료의 표면 SEM 사진이다.
도 7은 본 발명에 따르는 시료의 표면 SEM 사진이다.
도 8은 본 발명에 따르는 시료의 AFM에 의한 표면 높이 상이다.
도 9는 본 발명에 따르는 시료의 발광 스펙트럼을 나타내는 그래프이다.
이어서, 본 발명의 III족 질화물 반도체 성장용 기판의 실시형태에 대해 도면을 참조하면서 설명한다. 여기서, 본 발명에 있어서의 III족 질화물 반도체 에피택셜 기판이란, 상기 III족 질화물 반도체 성장용 기판 상에, 적어도 1층의 III족 질화물 반도체층을 성장시킨 것을 말하고, III족 질화물 반도체 소자란, 상기 III족 질화물 반도체 에피택셜 기판에 대해서, 전극 증착 등의 디바이스 프로세스를 실시한 것, 및 소자 분리한 것을 말하고, 그리고 III족 질화물 반도체 자립 기판이란, 적어도 50㎛ 이상의 두께의 III족 질화물 반도체층을 상기 III족 질화물 반도체 성장용 기판 상에 성장시킨 후, 이 III족 질화물 반도체 성장용 기판을 박리하여 얻을 수 있던 것을 말한다. 도 1은, 이 발명에 따르는 III족 질화물 반도체 성장용 기판의 단면 구조를 모식적으로 나타낸 것이다.
도 1에 나타내는 III족 질화물 반도체 성장용 기판(1)은 적어도 표면 부분, 도 1에서는 표면 부분(2)이 적어도 Al을 포함한 III족 질화물 반도체이며, 이 표면 부분을 가지는 결정 성장 기판(3)과 표면 부분(2) 상에 형성된 스칸듐 질화물로 이루어진 질화물막(4)을 구비하고, 이러한 구성을 채용함으로써 스칸듐 질화물막(4)의 위쪽에 형성되는 III족 질화물 반도체층의 결정성을 크게 해치지 않고, III족 질화물 반도체층으로부터 결정 성장 기판(3)을 케미컬 리프트 오프에 의해 박리하는 것을 가능하게 한 것이다. 또한, 도 중 해칭은, 설명을 위해 편의상 설비한 것이다.
III족 질화물 반도체 성장용 기판(1)은, 상기 스칸듐 질화물막(4) 상에 형성된 AlxGa1 - xN(0=x=1)로 이루어진 적어도 1층, 도 1에서는 2층의 버퍼층(5a,5b)으로 이루어진 초기 성장층(5)을 1층 더 구비하는 것이 바람직하다. 그 위에 성장시키는 질화물 반도체층 결정성을 향상시키기 때문이다. 이들 버퍼층의 Al 조성은 그 위에 형성되는 재료에 따라 적당히 선택할 수 있다. 또한 소량의 In를 포함하고 있어도 좋다.
결정 성장 기판(3)은, 예를 들면 사파이어, Si, SiC 혹은 GaN나 AlGaN와 같은 III족 질화물 반도체의 성장에 이용되는 재료의 베이스 기판(6) 상에 적어도 Al을 포함한 III족 질화물 반도체(2)를 가지는 템플레이트 기판, III족 질화물 반도체(2)의 단결정 기판, 또는, 사파이어의 표면을 질화하여 형성되는 표면 질화 사파이어 기판으로 할 수 있다. 도 1은 결정 성장 기판(3)이 사파이어 기판(6) 상에 AlN 단결정층(2)을 가지는 AlN 템플레이트 기판인 경우를 나타낸 것이다. 이 적어도 Al을 포함한 III족 질화물 반도체로 이루어진 표면 부분(2)은 위쪽에 성장시키는 AlGaN층의 결정 결함을 저감시키는 효과를 가진다.
결정 성장 기판(3)은, 적어도 표면 부분(2)이 Al 조성이 50원자% 이상의 AlxGa1-xN(0.5=x=1)로 이루어진 것이 보다 바람직하고, 80원자% 이상의 AlxGa1 -xN(0.8=x=1)로 이루어진 것이 더 바람직하다. 위쪽에 성장시키는 III족 질화물 반도체층의 Al 조성과 동등한 정도의 경우, 호모 에피택셜 성장되어, 전위 결함 밀도가 적은 양호한 결정성을 가지는 층을 성장시킬 수 있기 때문이다. 또한, 위쪽에 성장시키는 III족 질화물 반도체층의 Al 조성보다 높게 하면, 압축 응력에 의해 더욱 전위 저감의 효과를 기대할 수 있고, 및 III족 질화물 반도체 재료 중에서 성장 온도가 가장 높고, 그 위에 성장시키는 III족 질화물 반도체층의 성장시에 열화하지 않음으로써, 표면 부분(2)은 AlN로 이루어진 것이 가장 바람직하다.
스칸듐 질화물(ScN)막(4)은 금속 Sc막을 질화 처리함으로써 얻을 수 있다. ScN 재료는, 고융점이고, 다양한 산성용액을 에칭액으로서 이용해 용해제거가 가능하다고 하는 우수한 물리적 성질을 가진다. 또한, ScN 결정은 암염 구조이지만, 결정 성장 기판(3)의 적어도 표면 부분(2)을 Al을 포함한 III족 질화물 반도체 재료로 했을 경우, 이 Al을 포함한 III족 질화물 반도체의 결정구조와 같은 3회 회전축을 가지는 (111) 면방위로 배열해, a축의 격자 정수 및 선팽창 계수가 상기 Al을 포함한 III족 질화물 반도체의 것과 가까워진다. CrN를 이용했을 경우와 달리, 사파이어 기판 상에 Al을 포함한 III족 질화물 반도체 재료를 개재하여 직접 ScN를 형성했을 경우는, ScN와 사파이어와의 격자 정수차이가 크기 때문에 ScN의 배향성이 나쁘고, 그 위에 양질인 III족 질화물 반도체층을 성장시키는 것은 곤란하다.
스칸듐 질화물막(4)의 두께는 3~100 nm로 하는 것이 바람직하다. 3 nm 미만이면, 스칸듐 질화물막(4)이 너무 얇아서 에칭액이 비집고 들어가기 어려워지거나 혹은, 금속 Sc층의 두께가 질화 처리에 의해서 불연속 상태가 되어, 기질 기판인 결정 성장 기판 표면이 노출하고, 결정 성장 기판 상에 III족 질화물 반도체층이 직접 성장하거나 하고, 케미컬 리프트 오프가 곤란해지는 경우가 있다. 한편, 100 nm를 초과하면, 스칸듐 질화물막 자체의 고상 에피에 의한 고결정화를 바랄 수 없고, 게다가 III족 질화물 반도체층의 결정성이 악화되어, 결함이 증가할 가능성이 있기 때문이다. 또, 이 스칸듐 질화물막(4)은 스퍼터링법이나 금속화법 등의 방법을 이용해 결정 성장 기판(3) 상에 금속 Sc층을 형성하여, 질화 처리함으로써 형성시킬 수 있다.
도 1에는 나타내지 않지만, 상술한 구성을 가지는 III족 질화물 반도체 성장용 기판(1) 상에 적어도 1층의 III족 질화물 반도체층을 구비함으로써, 본 발명에 따르는 III족 질화물 반도체 에피택셜 성장 기판을 얻을 수 있다.
마찬가지로, 도 1에는 나타내지 않지만, 상술한 구성을 가지는 III족 질화물 반도체 성장용 기판(1)을 이용하고, 본 발명에 따르는 III족 질화물 반도체 자립 기판 및 III족 질화물 반도체 소자를 얻을 수 있다.
이어서, 본 발명의 III족 질화물 반도체 성장용 기판의 제조 방법의 실시형태에 대해 도면을 참조하면서 설명한다.
본 발명의 III족 질화물 반도체 성장용 기판(1)은, 도 1에 나타낸 바와 같이, 적어도 표면 부분(2)이 Al을 포함한 III족 질화물 반도체로 이루어진 결정 성장 기판(3) 상에 Sc재료로 이루어진 단일 금속층을 형성하는 공정과, 상기 금속층을 질화 처리함으로써 스칸듐 질화물막(4)을 형성하는 공정을 구비하고, 이러한 구성을 채용함으로써, 그 위쪽에 형성되는 III족 질화물 반도체층의 결정성을 크게 해치는 일 없이 III족 질화물 반도체층으로부터 결정 성장 기판(3)을 케미컬 리프트 오프에 의해 박리하는 것을 가능하게 한 것이다.
베이스 기판(6)은, 예를 들면 사파이어, Si, SiC, GaN, AlGaN, AlN 등을 사용할 수 있다. 기판 조달 비용의 관점으로부터, 특히 사파이어 또는 Si가 매우 적합하게 사용할 수 있다. Sc 재료로 이루어진 금속층은 스퍼터링법으로 형성할 수 있다. 증착법이라도 좋지만 스퍼터링법이 보다 매우 적합하다.
Sc 재료의 질화 처리는, 암모니아를 포함하고, 불활성 가스(N2, Ar, He, Ne 등의 희소가스로부터 선택되는 1종 이상)와 수소가스의 1종 또는 2종을 포함한 혼합가스, 또는 암모니아가스 중에 가열함으로써 실시할 수 있다. Sc 재료는 승화성을 가지기 때문에, 온도 과정에 있어서, 승화 온도보다 낮은 온도로부터 상기 혼합가스 또는 암모니아가스를 흐르게 시작하는 것이 바람직하다. 이것에 의해 Sc가 질화되어 ScN이 됨으로써 고온에서도 안정한 재료가 된다. 또, 실온으로부터 상기 혼합가스 또는 암모니아가스를 흐르게 시작해도 좋지만, 암모니아의 분해 온도인 500℃ 부근으로부터 상기 혼합가스 또는 암모니아가스를 흐르게 하기 시작하면, 암모니아가스의 낭비를 막을 수 있어 비용 저하와 연결되어 바람직하다. 가열 온도(베이스 기판 표면온도)는, 최고 온도를 850~1300℃로 하는 것이 바람직하다. 850℃ 미만의 경우, 질화가 충분할 수 없는 경우가 있고, 1300℃ 초과하는 경우에는, 고온으로 함으로써 설비 수명이 짧아지는 경우가 있다. 상기 가열은 850℃ 이상인 시간이 1~120분의 범위인 것이 바람직하다. 1분 미만에서는, 질화가 충분할 수 없는 경우가 있고, 120분을 초과해도 특별히 효과는 없고, 생산성의 점에서 불리해진다. 불활성 가스의 종류는 특별히 한정되지 않고, N, Ar 등을 사용할 수 있다. 암모니아가스의 밀도는 0.01~100 용량%의 범위가 바람직하다. 상기 하한치 미만에서는, 질화가 충분할 수 없는 경우가 있다. 암모니아가스의 밀도가 너무 높은 경우, 질화 처리 후의 표면의 표면 조도가 커지는 경우가 있어, 암모니아가스의 밀도는 0.01~90 용량%가 더욱 바람직하다. 또, 상기 혼합가스에는 수소를 20 용량%이하 포함해도 괜찮다.
또한, 상기의 질화가 충분하지 않은 조건이어도, Sc 재료의 적어도 표면이 (111) 면방위로 배열한 ScN인 것을 확인할 수 있으면, III족 질화물 반도체를 성장시키는 것은 가능하다.
스칸듐 질화물막(4) 상에, AlxGa1 - xN재료(0=x=1)로 이루어진 적어도 1층의 버퍼층으로 이루어진 초기 성장층(5)을 형성하는 공정을 더 구비하는 것이 바람직하다. 그 후 형성되는 II1족 질화물 반도체층의 결정성 향상을 위해, 그 성장 온도는 900~1300℃의 범위로 하는 것이 바람직하다. 한편, 상기 초기 성장층은 MOCVD법, HVPE법(하이드라이드 버퍼 페이스 에피택시법(hydride vapor phase epitaxy)), PLD법(펄스 레이저 디포지션법) 등의 공지의 성장법으로 성장할 수 있다.
본 발명에 따르는 III 질화물 반도체 성장용 기판(1)은, 상술한 방법을 이용해 제조할 수 있다.
이어서, 도 2(a)에 나타낸 바와 같이, 본 발명의 III족 질화물 반도체 에피택셜 기판(8)의 제조 방법은, 상술한 방법으로 제작된 III족 질화물 반도체 성장용 기판(1)의 위쪽에, 적어도 1층의 III족 질화물 반도체층(7)을 에피택셜 성장시키는 공정을 갖추고, 이러한 구성을 가짐으로써, 후술하는 결정 성장용 기판(3)을 케미컬 리프트 오프에 의해 제거하기 위해서 CrN 재료를 이용했을 경우의 온도 제한(파장 제한)을 초과하고, 전 조성역의 III족 질화물 반도체 재료의 성장 온도대를 커버하는, 결정성이 양호한 III족 질화물 반도체 에피택셜 기판을 제조할 수 있는 것이다.
III족 질화물 반도체층(7)은 최고 온도 900~1300℃의 범위에서 MOCVD법, HVPE법, PLD법, MBE법 등을 이용해 성장시키는 것을 포함하는 것이 바람직하다.
스칸듐 질화물막(4) 상에 AlxGa1 - xN재료(0=x=1)로 이루어진 적어도 1층의 버퍼층으로 이루어진 초기 성장층(5)을 형성하는 공정을 더 구비하는 것이 바람직하다. 그 후 형성되는 III족 질화물 반도체층(7)의 결정성 향상을 위해, 그 성장 온도는 900~1300℃의 범위로 하는 것이 바람직하다.
초기 성장층(5)은 1층으로 할 수도 있지만, 2층 이상으로 하는 것이 그 후 형성되는 III족 질화물 반도체층(7)의 결정성 향상의 관점에서는 바람직하다. 초기 성장층(5)을 2층으로 하는 경우, 제1 버퍼층(5a) 및 이 제1 버퍼층(5a) 상에 성장된 제2 버퍼층(5b)로 이루어지고, 제1 버퍼층(5a)의 성장 온도가 900~1260℃의 범위이고, 제2 버퍼층(5b)의 성장 온도가 1000~1300℃의 범위이고, 제1 버퍼층(5a)의 성장 온도가 제2 버퍼층(5b)의 성장 온도보다 작은 것이 바람직하다. 제1 버퍼층(5a)을 성장시키는 성장 초기의 단계에 있어서, 비교적 낮은 온도로 성장시킴으로써 다수의 성장 초기 핵의 형성을 재촉해 결정성의 향상을 도모하고, 그 후의 제2의 버퍼층(5b)을 성장시킬 때에 성장 온도를 높게 함으로써 다수의 초기 핵 사이에 생긴 도랑·구덩이를 메우는 것에 의해, 결정성의 향상과 함께 평탄성을 향상시키기 때문이다. 또, 버퍼층은 3층 이상으로 해도 좋고, 그 경우는 성장 온도를 차례로 높여가는 것이 바람직하다. 초기 성장층(5)을 1층으로 하는 경우에는 성장 온도를 1000~1300℃의 범위로 하는 것이 바람직하다.
본 발명에 따르는 III족 질화물 반도체 에피택셜 기판(8)은, 상술한 방법을 이용해 제조할 수 있다.
이어서, 본 발명의 III족 질화물 반도체 소자(9)의 제조 방법은, 도 2(a) 및 도 2(b)에 나타낸 바와 같이, 상술한 방법으로 작성된 III족 질화물 반도체 에피택셜 기판(8)에 대해, 적어도 1층의 III족 질화물 반도체층(7)을 소자 분리하는 공정과, III족 질화물 반도체층(7) 측에 지지 기판(10)을 형성하는 공정과, 스칸듐 질화물막(4)을 선택 에칭함으로써, III족 질화물 반도체층(7)(도 2(b)에 나타내는 경우에는 III족 질화물 반도체층(7) 및 버퍼층(5))으로 결정 성장 기판(3)을 케미컬 리프트 오프에 의해 분리하고, III족 질화물 반도체 소자(9)를 얻는 공정을 구비하고, 이러한 구성을 채용함으로써, 결정 성장용 기판(3)을 케미컬 리프트 오프에 의해 제거하기 위해서 CrN 재료를 이용했을 경우의 온도 제한(파장 제한)을 초과하고, 전 조성역의 III족 질화물 반도체 재료의 성장 온도대를 커버하는, 결정성이 양호한 III족 질화물 반도체 소자를 효율적으로 제조할 수 있다.
적어도 1층의 III족 질화물 반도체층(7)은, 도 2(a) 및 도 2(b)에 나타낸 바와 같이, 예를 들면 n-AlGaN층(11), AlInGaN계 양자 우물 활성층(12), p-AlGaN층(13)으로 할 수 있다. 또한, 이들 III족 질화물 반도체층(11, 12 및 13)의 도전형의 적층 순서는 역이어도 괜찮다. 또, 지지 기판(10)은 방열성을 가지는 재료를 이용해 형성하는 것이 바람직하다.
본 발명에 따르는 III족 질화물 반도체 소자(9)는, 상술한 방법을 이용해 제조할 수 있다.
이어서, 본 발명의 III족 질화물 반도체 자립 기판의 제조 방법은, 상술한 방법으로 제작된 III족 질화물 반도체 성장용 기판의 위쪽에, 적어도 1층의 III족 질화물 반도체층을 에피택셜 성장시키는 공정과 스칸듐 질화물막(4)을 선택 에칭함으로써, III족 질화물 반도체층과 결정 성장 기판을 케미컬 리프트 오프에 의해 분리하고, III족 질화물 반도체 자립 기판을 얻는 공정을 구비하고, 이러한 구성을 채용함으로써, 결정 성장용 기판(3)을 케미컬 리프트 오프에 의해 제거하기 위해서 CrN 재료를 이용했을 경우의 온도 제한(파장 제한)을 넘고, 전 조성역의 III족 질화물 반도체 재료의 성장 온도대를 커버하는, 결정성이 양호한 III족 질화물 반도체 자립 기판을 효율적으로 제조할 수 있다.
III족 질화물 반도체층의 두께는 50㎛ 이상으로 한다. 핸들링성 확보를 위해서이다.
본 발명에 따르는 III족 질화물 반도체 자립 기판은, 상술한 방법을 이용해 제조할 수 있다.
또한, 상술한 바는, 대표적인 실시형태의 예를 나타낸 것이며, 본 발명은 이 실시형태로 한정되는 것은 아니다.
실시예
(실시예 1)
사파이어 상에, MOCVD법을 이용해 AlN 단결정 층(두께:1㎛)을 성장시키고, 질화물 반도체 성장용 기판으로서 AlN(0001) 템플레이트 기판을 제작했다. 얻을 수 있는 AlN 템플레이트 기판 상에, 스퍼터링법을 이용하고, Sc를 표 1에 나타내는 두께로 성막하고, 그 후 MOCVD 장치 안에 설치하고, 질소 가스 및 암모니아가스의 혼합가스를 표 1에 기재된 유량으로 흐르게 하여, 이 분위기하에서 표 1의 온도(기판 표면온도)까지 승온시키고, 압력 200 Torr에서, 이 온도를 10분간 보관 유지해 질화 처리를 실시했다. 그 후, 실온까지 70분 걸려 냉각하고, MOCVD 장치로부터 꺼내, 시료 1-1~1-5의 5 시료를 얻었다.
Figure pct00001
(평가)
상기 5 시료에 대해서, 스칸듐 질화물 막의 결정화 및 결정 방위를 확인하기 위해, X선 회절 장치에 의해, 2θ/ω 스캔 측정을 각각 행했다. 도 3은 측정 결과이며, 횡축이 2e의 각도, 종축은 회절 X선의 강도를 나타낸다. 시료 1-1~1-4에서는, 기질 기판으로서 이용한 AIN 텐프레이트의 사파이어 및 AIN로부터의 회절피크 외에, ScN의 (111) 및 (222)의 회절 피크를 볼 수 있다. 이 결과로부터, Sc막은 질화되고 있어 면방위가 (111)인 결정 방위도 ScN가 되고 있는 것을 알았다.
질화 처리 온도가 830℃로 낮은 시료 1-5에서는, ScN (111) 및 (222)의 x선 회절 피크는 확인되지 않고, (111) 배향의 ScN가 형성하지 않았다.
또한, 시료 1-1~1-4의 표면을 주사형전자현미경(SEM)으로 10만배로 관찰한 결과를 도 4~도 7에 나타낸다. 특히 도 4에서는, 스칸듐 질화물 막의 표면에 삼각뿔 형상의 복수의 볼록부가 존재하여, 각 볼록부는 거의 동일한 크기이며, 틈 사이 없이 줄지어 있었다. 이러한 볼록부는 기질 기판의 표면 전면에 동일하게 분포하고 있었다. 삼각뿔군은 저변의 방향이 2종류인 것으로 구성되어 있어 저변의 방향은 기질의 AIN (0001)의 <1-100> 방향군에 따른 것이 되고 있다. 또한, 삼각뿔의 저면 이외의 면은 약 {100} 면으로 구성되어 있다.
시료 1-1~1-4를 아래와 같은 에칭액에 실온으로 침지했는데, 상기 4 시료 모두에 대해서도, 모든 에칭액에 의해 ScN막을 제거할 수 있는 것을 확인했다.
<에칭액>
불화수소산(46%), 버퍼드 불화수소산(NH4HF2: 17.1%, NHF4: 18.9%), 질산(61%), 염산(36%), 황산(96%), 황산과 질산의 혼산(상기 황산:상기 질산=9:1), 말산, 구연산, 주석산(%는 질량%)
이와 같이, 본 출원의 ScN막은, 폭넓은 산용액에 의해 제거 가능하고, 사용하는 지지 기판, 전극, 접합 재료에 따라 선택할 수 있다.
(실시예 2)
실시예 1과 동일하게 AIN (0001) 템프레이트 기판 상에, 스퍼터링법을 이용하고, 표 2에 나타내는 금속종 및 두께의 단일 금속층을 성막 했다. 이와 같이 하여 형성한 시료에 대해, 실시예 1과 동일하게 하여, 표 2의 조건으로 질화 처리를 가했다. 다만, 시료 2-2는 질화를 하지 않는 비교예이며, 수소가스 중에서 열처리를 실시했다. 그 후, 계속 MOCVD법을 이용해 표 2에 나타내는 조건으로, AIN 재료로 이루어진 버퍼층(1㎛)을 더 성막하여, 시료 2-1~2-3를 얻었다. AI의 원료 가스는 TMA이다.
Figure pct00002
(평가)
시료 2-1~2-3의 AlN 버퍼층에 대해, AlN의 (0002) 면 및 (10-12)면에 대한 X선 록킹(rocking) 커브 측정, AFM에 의한 표면 평탄성의 평가를 실시한 결과를 표 3에 나타낸다. 금속 질화물층이 ScN인 시료 2-1의 X선 록킹 커브의 반값폭은, 표 3에 나타낸 바와 같이, 금속 질화물층이 CrN인 시료 2-3과 거의 동등하고, 시료 2-1의 AlN 버퍼층의 결정성은, 시료 2-3과 거의 동등하고, 양호했다.
시료 2-1~2-3에 마스크로서 □850㎛의 SiO2 패턴을 형성하여, 드라이 에칭에 의해, AlN 버퍼층을 에칭해, 금속 질화물층을 노출한 구부(溝部)를 형성했다. 그 후 AlN 버퍼층 상에 Au를 포함한 접합층을 형성하여, 지지 기판에 접합했다. 지지 기판은 에칭시 수용액에 내성이 있는 재료를 선택했다. 지지 기판 및 에칭액의 편성은 아래와 같이 조건 1~4에 나타낸 대로이다.
조건 1 불화수소산: HF(46질량%)를 포함한 수용액(지지 기판: Mo, 접합층: Au-Sn)
조건 2 질산: HNO3(61질량%)를 포함한 수용액(지지 기판: Si, 접합층: Au-Au)
조건 3 염산: HCl(36질량%)를 포함한 수용액(지지 기판: Si, 접합층: Au-Au)
조건 4 Cr 에칭액: (NH4) 2Ce(NO3)6(14질량%), HNO3(3질량%)를 포함한 수용액
(지지 기판: Si, 접합층: Au-Au)
이들 조건 1~4에 대해 수용액의 온도는 25℃로 하여, 시료 2-1~2-3을 24시간 침지했다.
결과를 표 4에 나타낸다. 표 4에 있어서, AlN 버퍼층과 성장용 기판을 분리 할 수 있는 경우에는 ○로 하고, 분리할 수 없었던 경우는 ×로 했다. 시료 2-1에서는 모든 조건으로 리프트 오프가 가능하다. 시료 2-2에서는 금속 Sc가 승화함으로써 피에칭층인 금속층이 없어져, AlN 템플레이트 상에 직접 AlN 버퍼층이 형성했기 때문에, 리프트 오프 할 수 없었다고 추정된다. 시료 2-3에서는 고온하에서 CrN가 용해하여, 표면 전체를 가릴 수 없게 되어, 부분적으로 AlN 템플레이트 상에 직접 AlN 버퍼층이 형성되었기 때문에, 리프트 오프 할 수 없었다고 추정된다.
Figure pct00003
Figure pct00004
(실시예 3)
실시예 1과 동일하게 AlN(0001) 템플레이트 기판 상에, 스퍼터링법을 이용하고, 표 5에 나타내는 두께의 Sc 금속층을 성막한 후, 표 5에 나타내는 조건으로, 질화 처리를 행했다. 이와 같이 하여 형성한 시료에, 표 5에 나타내는 조건하에서 AlN 재료로 이루어진 버퍼층을 1층 또는 2층 성막하여, 시료 3-1, 3-2를 얻었다. 또한, 표 5에 기재된 것 이외의 성막 조건은 실시예 2와 같다.
Figure pct00005
(평가)
시료 3-1의 AFM의 시료 표면 사진을 도 8에 나타낸다. 원자 스텝이 관찰되어 원자 레벨로 평탄한 AlN층이 얻어지고 있는 것을 알 수 있다. 한편, 시료 3-2에 대해서는, 표면의 거침에 의한 요철이 크고, AFM에 의한 측정이 곤란했다.
시료 3-1, 3-2의 AlN 버퍼층에 대해, 시료 2-1~2-3의 경우와 유사한 방법으로, X선 록킹 커브의 평가를 실시한 결과, 및 AFM에 의해 측정한 Ra의 결과를 표 6에 나타낸다. 금속층 상의 AlN 버퍼층이 2층인 시료 3-1에서는, AlN 버퍼층이 1층인 시료 3-2와 비교하여, Ra가 크게 개선되었다. AlN 버퍼층을 2층으로 함으로써, AlN 버퍼층의 표면 평탄성을 향상하는 것이 가능해진다.
Figure pct00006
(실시예 4)
실시예 1과 동일하게 직경 2 인치의 AlN(0001) 템플레이트 기판 상에, 스퍼터링법을 이용해 15nm 두께의 Sc 금속층을 성막한 후, MOCVD 장치 안에서 압력 200 Torr, 기판 온도 1150℃에서 10분간의 질화 처리를 실시했다. 이 때, NH3와 N2의 혼합비는 각각 체적%로 30, 70으로 했다.
질화 처리 후 기판 온도를 1020℃까지 강온하고, 압력 10 Torr의 조건하에서, 제1 버퍼층으로서 AlN를 80nm 스칸듐 질화물막 상으로 성장한 후, 기판 온도를 1200℃까지 승온해, 제2 버퍼층으로서 AlN층을 920nm 성장시켰다. AlN 성장시 V/III비는 120으로 하고, 성장 속도는 약 1000nm/hr로 했다.
이어서, MOCVD로로 n형 AlGaN 클래드층을 2.5㎛, AlInGaN/AlGaN의 MQW(다중 양자 우물) 발광층, p-AlGaN 전자 블록층, p-AlGaN 클래드층·컨택트층(p형층의 토탈 두께는 0.25㎛)을 성장시켜 자외 LED 구조 에피택셜 기판을 얻었다.
이 에피택셜 기판의 에피택셜층을, 격자형상에 드라이 에칭으로 AlN 템플레이트부까지 도랑(grooved) 가공하여, 개개의 LED 칩에 1차 분리했다. 이어서, p형 컨택트층에 Rh계 오믹(ohmic) 전극을 형성한 후, AuSu계 접합층을 개재하여 저저항율 p형 Si 기판과 진공 가열 프레스법으로 접합했다. 도랑 가공부를 에칭 채널로서 염산을 이용해 스칸듐 질화물 막을 선택적으로 용해하여, 성장용 기판과 LED 구조 에피택셜부를 분리시켜 Si 지지 기판 측으로 바꾸었다. 또한, Si 기판의 이면 측에 양극되는 오믹 전극이 형성되고 있다.
AlN층의 적어도 일부를 드라이 에칭으로 제거해, 노출한 n형 AlGaN 클래드층부에 Ti/Al계 오믹 전극을 형성했다. 1차 분리 도랑에 따라서 블레이드 다이서에 의해 다이싱하여, LED 칩으로 개편화했다. 얻어진 종형 구조 자외 LED의 특성을 평가했는데, 도 9에 나타낸 바와 같이 피크 파장이 326 nm의 발광 스펙트럼을 나타냈다. 또, 광출력은 순서 방향 구동 전류 If가 20 mA일 때에 2.5 mW로 이 파장대로서는 매우 양호한 결과가 되었다. 또한, Cr를 이용했을 경우에는, 자외 LED 구조 에피택셜 성장에 이르기 전에 1200℃의 기판 온도를 이력(履歷)해 버려, 그 이후의 프로세스에 이르지 않고, 이 파장의 LED는 할 수 없었다.
(실시예 5)
실시예 1과 동일하게 직경 2인치의 AlN (0001) 템플레이트 기판 상에, 스퍼터링법을 이용해 15nm 두께의 Sc 금속층을 성막한 후, MOCVD 장치 안에서 압력 200 Torr, 기판 온도 1150℃에서 10분간의 질화 처리를 실시했다. 이 때, NH3와 N2의 혼합비는 각각 체적%로 30, 70으로 했다.
질화 처리 후 기판 온도를 1020℃까지 강온하여, 압력 10 Torr의 조건하에서, 제1 버퍼층으로서 AlN를 80 nm 스칸듐 질화물막 상으로 성장한 후, 기판 온도를 1200℃까지 승온하여, 제2 버퍼층으로서 AlN층을 920nm 성장시켰다. AlN 성장시의 V/III비는 120으로 하고, 성장 속도는 약 1000 nm/hr로 했다. Al의 재료 가스는 TMA이다.
또한, 기판 온도를 1250℃까지 승온한 후, V/III비를 유지하면서 TMA의 공급량을 2배로 하고, 두께 100㎛의 AlN층을 48시간 걸려 성막했다. 냉각하고, 꺼낸 후, 염산에 침지하여, 스칸듐 질화물 막을 선택적으로 에칭하고, 성장용 AlN 템플레이트 기판을 박리하고, 직경 2 인치의 AlN 단결정 자립 기판을 얻었다.
(실시예 6)
실시예 1과 동일하게 직경 2 인치의 AlN(0001) 템플레이트 기판 상에, 스퍼터링법을 이용해 20nm 두께의 Sc 금속층을 성막한 후, MOCVD 장치 안에서 압력 200 Torr, 기판 온도 1200℃에서 10분간의 질화 처리를 실시했다.
질화 처리 후 기판 온도를 900℃까지 강온하고, 10분간 GaN층 초기 성장을 실시한 후, 기판 온도 1040℃에서 2시간의 GaN 후막 성장(약 7㎛ 두께)을 실시했다. 냉각하고, 꺼낸 후, HVPE로에 해당 시료를 세팅하여 20℃/분의 승온 속도로 기판 온도 1040℃까지 승온시켰다. 또한, 기판 가열과 병행해 Ga 재료 소스부의 온도를 850℃까지 가열해 둔다. 또한, 분위기 가스의 유량은, N2가 300 sccm, H2가 100 sccm로, 시료 승온 중 600℃가 된 시점에서부터 NH3를 1000 sccm로 했다. 기판 온도 1040℃에서 약 5분간 계의 온도 안정을 대기하고, Ga 소스부에 40 sccm의 유량으로 HCl를 공급 개시해, GaN의 성장을 개시했다. 2시간 후 HCl의 공급을 정지해, 성장을 종료하고, 25℃/분의 냉각속도로 냉각을 실시했다. 기판 온도가 600℃로 완성된 시점에서 NH3 가스의 공급을 정지했다. 냉각을 종료하고, 꺼낸 해당 시료를 염산에 침지하여, 스칸듐 질화물 막을 선택적으로 에칭하여, 성장용 AlN 템플레이트 기판을 박리하고, 직경 2 인치, 두께 163㎛의 GaN 단결정의 자립 기판을 얻었다.
이상, 실시형태 및 실시예에 있어서 구체예를 나타내면서 본 발명을 상세하게 설명했지만, 본 발명은 상기 발명의 실시형태 및 실시예로 한정되는 것이 아니고, 본 발명의 범주를 일탈하지 않는 범위에서 모든 변경이나 변형이 가능하다.
(산업상의 이용 가능성)
본 발명의 III족 질화물 반도체 성장용 기판은, 적어도 표면 부분이 Al을 포함한 III족 질화물 반도체로 이루어진 결정 성장 기판과 표면 부분 상에 형성된 스칸듐 질화물 막을 구비함으로써, 그 후 형성되는 III족 질화물 반도체층 AlxGayIn1 -x-yN(0=x=1,0=y=1,0=x+y=1)의 결정성을 크게 해치는 일 없이, 결정 성장 기판으로부터 III족 질화물 반도체층을 케미컬 리프트 오프에 의해 용이하게 박리할 수 있다.
또한, 케미컬 리프트 오프시, 산성용액을 에칭액으로 이용함으로써 결정 성장 기판으로부터 III족 질화물 반도체층을 용이하게 박리할 수 있다. 에칭액으로서는, 예를 들면 염산 수용액, 질산 수용액, 황산과 질산의 혼산, 유기산 등을 사용할 수 있어 이용하는 지지 기판이나 전극재 등은 녹지 않고, ScN만이 용해되는 산성용액을 적당히 선택할 수 있다.
또, 본 발명에 의하면, 상기 III족 질화물 반도체 성장용 기판을 이용함으로써, 케미컬 리프트 오프에 의해 기판 제거가 가능하고, CrN 재료를 이용했을 경우의 파장 제한을 초과하고, III족 질화물 반도체 재료로 커버할 수 있는 파장대 전역(200nm~1.5㎛)을 커버하고, 다시 말해 1200℃ 이상의 고온에서 성장되는 AlN로부터 500℃ 전후로 성장되는 InN까지를 포함한 AlxGayIn1 -x- yN(0=x=1,0=y=1,0=x+y≤1)의 전 조성역의 성장 온도대를 커버할 수 있는, 결정성이 양호한 III족 질화물 반도체 에피택셜 기판, III족 질화물 반도체 소자 및 III족 질화물 반도체 자립 기판을 제공할 수 있다.
또한, 본 발명에 의하면, 적어도 표면 부분이 Al을 포함한 III족 질화물 반도체로 이루어진 결정 성장 기판 상에, Sc재료로 이루어진 금속층을 형성하는 공정과, 상기 금속층에 대해서 질화 처리를 실시하는 공정을 구비함으로써, 그 후 형성되는 III족 질화물 반도체층 AlxGayIn1 -x- yN(0=x=1,0=y=1,0=x+y=1)의 결정성을 크게 해치는 일 없이, 결정 성장 기판으로부터 III족 질화물 반도체층을 케미컬 리프트 오프에 의해 용이하게 박리할 수 있는 III족 질화물 반도체 성장용 기판을 제조할 수 있다.
또한, 본 발명은 상기 III족 질화물 반도체 성장용 기판을 이용하고, 케미컬 리프트 오프를 실시함으로써, CrN 재료를 이용했을 경우의 파장 제한을 초과하고, III족 질화물 반도체 재료로 커버할 수 있는 파장대 전역(200nm~1.5㎛)을 커버하는, 결정성이 양호한 III족 질화물 반도체 에피택셜 기판, III족 질화물 반도체 소자 및 III족 질화물 반도체 자립 기판을 효율적으로 제조할 수 있다.
1: III족 질화물 반도체 성장용 기판
2: 표면 부분
3: 결정 성장 기판
4: 스칸듐 질화물막
5: 초기 성장층
5a: 제1 버퍼층
5b: 제2 버퍼층
6: 베이스 기판
7: III족 질화물 반도체층
8: III족 질화물 반도체 에피택셜 기판
9: III족 질화물 반도체 소자
10: 지지 기판
11: n-AlGaN층
12: AlInGaN계 양자 우물 활성층
13: p-AlGaN층

Claims (21)

  1. 적어도 Al을 포함한 III족 질화물 반도체로 이루어진 표면 부분을 가지는 결정 성장 기판과,
    상기 표면 부분 상에 형성된 스칸듐 질화물 막을 구비하는 것을 특징으로 하는 III족 질화물 반도체 성장용 기판.
  2. 제1항에 있어서,
    상기 스칸듐 질화물 막은, 면방위가 {111}인 결정 방위를 가지는 것을 특징으로 하는 III족 질화물 반도체 성장용 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 III족 질화물 반도체의 표면의 면방위가 {0001}인 III족 질화물 반도체 성장용 기판.
  4. 제1항, 제2항 또는 제3항에 있어서,
    상기 스칸듐 질화물 막 상에 AlxGa1 - xN(0=x=1)로 이루어진 적어도 1층의 버퍼층으로 이루어진 초기 성장층을 더 구비한 III족 질화물 반도체 성장용 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 스칸듐 질화물 막의 두께는 3~100nm인 III족 질화물 반도체 성장용 기판.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 결정 성장 기판의 베이스 기판이 사파이어, Si, SiC, GaN 중 어느 하나인 것을 특징으로 하는 III족 질화물 반도체 성장용 기판.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 적어도 표면 부분이 AlN로 이루어진 III족 질화물 반도체 성장용 기판.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 스칸듐 질화물 막은, 삼각뿔 형상의 복수의 미결정부를 가져, 상기 복수의 미결정부가 상기 표면 부분 상에 동일하게 형성되고 있는 것을 특징으로 하는 III족 질화물 반도체 성장용 기판.
  9. 제1항 내지 제8항 중 어느 한 항에 기재된 III족 질화물 반도체 성장용 기판 상에, 적어도 1층의 III족 질화물 반도체층을 구비하는 것을 특징으로 하는 III족 질화물 반도체 에피택셜 기판.
  10. 제1항 내지 제8항 중 어느 한 항에 기재된 III족 질화물 반도체 성장용 기판을 이용해 제작하는 것을 특징으로 하는 III족 질화물 반도체 자립 기판.
  11. 제1항 내지 제8항 중 어느 한 항에 기재된 III족 질화물 반도체 성장용 기판을 이용해 제작하는 것을 특징으로 하는 III족 질화물 반도체 소자.
  12. 적어도 Al을 포함한 III족 질화물 반도체로 이루어진 표면 부분을 가지는 결정 성장 기판 상에 Sc재료로 이루어진 금속층을 형성하는 공정과 암모니아가스를 포함한 분위기 가스중에서, 상기 금속층을 가열하고, 질화 처리를 실시해 스칸듐 질화물 막을 형성하는 공정을 구비하는 것을 특징으로 하는 III족 질화물 반도체 성장용 기판의 제조 방법.
  13. 제12항에 있어서,
    상기 암모니아가스를 포함한 분위기 가스가, 불활성 가스 및 수소가스로부터 선택되는 1종 이상을 더 포함한 혼합가스인 III족 질화물 반도체 성장용 기판의 제조 방법.
  14. 제12항 또는 제13항에 있어서,
    상기 금속층을 가열할 때의 최고 온도는 850~1300℃의 범위이며, 한편 850℃ 이상으로의 가열 시간이 1~120분인 III족 질화물 반도체 성장용 기판의 제조 방법.
  15. 제12항, 제13항 또는 제14항에 있어서,
    상기 질화 처리를 실시하는 공정 후, 상기 스칸듐 질화물막 상에 AlxGa1 -xN(0=x=1)로 이루어진 적어도 1층의 버퍼층으로 이루어진 초기 성장층을 형성하는 공정을 더 구비하는 III족 질화물 반도체 성장용 기판의 제조 방법.
  16. 적어도 표면 부분이 Al을 포함한 III족 질화물 반도체로 이루어진 결정 성장 기판 상에 Sc재료로 이루어진 금속층을 형성하는 공정과,
    암모니아가스를 포함한 분위기 가스중에서, 상기 금속층을 가열하고, 질화 처리를 실시해 스칸듐 질화물 막을 형성하여, III족 질화물 반도체 성장용 기판을 제작하는 공정과,
    상기 III족 질화물 반도체 성장용 기판의 위쪽에, 적어도 1층의 III족 질화물 반도체층을 에피택셜 성장 시켜 III족 질화물 반도체 에피택셜 기판을 제작하는 공정과,
    상기 적어도 1층의 III족 질화물 반도체층을 소자 분리하는 공정과,
    상기 III족 질화물 반도체층 측에 지지 기판을 형성하는 공정과,
    상기 스칸듐 질화물 막을 선택 에칭함으로써, 상기 III족 질화물 반도체층과 상기 결정 성장 기판을 케미컬 리프트 오프에 의해 분리하고, III족 질화물 반도체 소자를 얻는 공정을 구비하는 것을 특징으로 하는 III족 질화물 반도체 소자의 제조 방법.
  17. 제16항에 있어서,
    상기 III족 질화물 반도체 에피택셜 기판을 제작하는 공정에 있어서, 상기 III족 질화물 반도체층을 최고 온도 900~1300℃의 범위에서 성장시키는 것을 포함하는 III족 질화물 반도체 소자의 제조 방법.
  18. 제16항 또는 제17항에 있어서,
    상기 질화 처리를 실시한 후, 상기 스칸듐 질화물막 상에 AlxGa1 - xN(0=x=1)로 이루어진 적어도 1층의 버퍼층으로 이루어진 초기 성장층을 형성하는 공정을 더 구비하는 III족 질화물 반도체 소자의 제조 방법.
  19. 제18항에 있어서,
    상기 초기 성장층이, 제1 버퍼층 및 상기 제1 버퍼층 상에 성장된 제2 버퍼층으로 이루어진, 상기 제1 버퍼층의 성장 온도가 900~1260℃의 범위이고, 상기 제2 버퍼층의 성장 온도가 1030~1300℃의 범위이고, 또한 상기 제1 버퍼층의 성장 온도가 상기 제2 버퍼층의 성장 온도와 동일하거나 낮은 III족 질화물 반도체 소자의 제조 방법.
  20. 적어도 표면 부분이 Al을 포함한 III족 질화물 반도체로 이루어진 결정 성장 기판 상에 Sc재료로 이루어진 금속층을 형성하는 공정과,
    암모니아가스를 포함한 분위기 가스 중에서, 상기 금속층을 가열하고, 질화 처리를 실시해 스칸듐 질화물 막을 형성하여, III족 질화물 반도체 성장용 기판을 제작하는 공정과,
    상기 III족 질화물 반도체 성장용 기판의 위쪽에 적어도 1층의 III족 질화물 반도체층을 에피택셜 성장시키는 공정과,
    상기 스칸듐 질화물 막을 선택 에칭함으로써, 상기 III족 질화물 반도체층과 상기 결정 성장 기판을 케미컬 리프트 오프에 의해 분리하고, III족 질화물 반도체 자립 기판을 얻는 공정을 구비하는 것을 특징으로 하는 III족 질화물 반도체 자립 기판의 제조 방법.
  21. 제20항에 있어서,
    상기 III족 질화물 반도체 에피택셜 기판을 제작하는 공정에 있어서, 상기 III족 질화물 반도체층을 최고 온도 900~1300℃의 범위에서 성장시키는 것을 포함한 III족 질화물 반도체 자립 기판의 제조 방법.
KR1020117024798A 2009-03-27 2010-03-25 Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법 Expired - Fee Related KR101321654B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009080242 2009-03-27
JPJP-P-2009-080242 2009-03-27
JP2010069413A JP4597259B2 (ja) 2009-03-27 2010-03-25 Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JPJP-P-2010-069413 2010-03-25
PCT/JP2010/055986 WO2010110489A1 (ja) 2009-03-27 2010-03-25 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法

Publications (2)

Publication Number Publication Date
KR20110130502A true KR20110130502A (ko) 2011-12-05
KR101321654B1 KR101321654B1 (ko) 2013-10-23

Family

ID=42781174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117024798A Expired - Fee Related KR101321654B1 (ko) 2009-03-27 2010-03-25 Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법

Country Status (7)

Country Link
US (2) US8878189B2 (ko)
EP (1) EP2413350A4 (ko)
JP (1) JP4597259B2 (ko)
KR (1) KR101321654B1 (ko)
CN (1) CN102714145B (ko)
TW (1) TWI479541B (ko)
WO (1) WO2010110489A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367571A (zh) * 2012-03-26 2013-10-23 日立电线株式会社 氮化镓基板及外延晶片
US9147726B2 (en) 2013-03-12 2015-09-29 Siltronic Ag Semiconductor wafer with a layer of AlzGa1-zN and process for producing it
KR20170095025A (ko) * 2016-02-12 2017-08-22 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
KR20190129854A (ko) * 2017-03-29 2019-11-20 후루카와 기카이 긴조쿠 가부시키가이샤 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6017834B2 (ja) 2012-05-16 2016-11-02 Ｄｏｗａエレクトロニクス株式会社 半導体素子の製造方法ならびに半導体素子集合体および半導体素子
JP5876386B2 (ja) * 2012-07-19 2016-03-02 日本電信電話株式会社 窒化物半導体装置の製造方法
JP2015153826A (ja) * 2014-02-12 2015-08-24 ウシオ電機株式会社 窒化物半導体発光素子及びその製造方法
GB2552526A (en) * 2016-07-28 2018-01-31 Siemens Ag Electrochemical method of ammonia generation
US10283597B2 (en) * 2016-11-10 2019-05-07 The United States Of America, As Represented By The Secretary Of The Navy Scandium-containing III-N etch-stop layers for selective etching of III-nitrides and related materials
JP6783990B2 (ja) * 2017-09-07 2020-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体素子の製造方法および基板の製造方法
CN107681025B (zh) * 2017-09-12 2020-07-28 西安交通大学 一种GaN基白光LED外延结构及制备方法
JP6933265B2 (ja) * 2017-12-19 2021-09-08 株式会社Sumco Ｉｉｉ族窒化物半導体基板の製造方法
CN109545913A (zh) * 2018-10-30 2019-03-29 江苏晶曌半导体有限公司 一种Si衬底大功率绿光LED外延结构的优化方法
CN111218643A (zh) * 2020-01-19 2020-06-02 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制作方法
CN111172509A (zh) * 2020-01-19 2020-05-19 镓特半导体科技（上海）有限公司 半导体结构、自支撑掺杂氮化镓层及其制备方法
CN112735944A (zh) * 2021-01-05 2021-04-30 西安电子科技大学 氮极性面GaN材料及其制作方法
JP2023034052A (ja) * 2021-08-30 2023-03-13 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN113921665B (zh) * 2021-12-14 2022-04-12 山西中科潞安紫外光电科技有限公司 一种垂直结构的深紫外led外延片及其生长方法
CN114220889B (zh) * 2021-12-14 2024-04-30 山西中科潞安紫外光电科技有限公司 一种垂直结构的深紫外led外延片及其生长方法
WO2024094613A1 (en) * 2022-11-03 2024-05-10 Ams-Osram International Gmbh Method for manufacturing a semiconductor device and semiconductor device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
JP2000150875A (ja) 1998-11-13 2000-05-30 Toshiba Corp 半導体装置及び薄膜形成方法
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
GB2398672A (en) 2003-02-19 2004-08-25 Qinetiq Ltd Group IIIA nitride buffer layers
JP4396816B2 (ja) 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
GB0424957D0 (en) * 2004-11-11 2004-12-15 Btg Int Ltd Methods for fabricating semiconductor devices and devices fabricated thereby
EP1876270B1 (en) 2005-04-04 2010-09-29 Tohoku Techno Arch Co., Ltd. Method for growth of GaN single crystals
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP2007134388A (ja) * 2005-11-08 2007-05-31 Sharp Corp 窒化物系半導体素子とその製造方法
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
US7601430B2 (en) * 2006-01-31 2009-10-13 Los Alamos National Security, Llc Biaxially oriented film on flexible polymeric substrate
US8013320B2 (en) * 2006-03-03 2011-09-06 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
JP4236122B2 (ja) 2006-10-03 2009-03-11 株式会社 東北テクノアーチ 半導体基板の製造方法
JP4236121B2 (ja) 2006-10-03 2009-03-11 株式会社 東北テクノアーチ 半導体基板の製造方法
JP2008100860A (ja) 2006-10-17 2008-05-01 Sumitomo Metal Mining Co Ltd 単結晶窒化アルミニウム積層基板の製造方法
JP5060875B2 (ja) 2007-08-28 2012-10-31 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体とその製造方法
JP5014217B2 (ja) 2008-03-18 2012-08-29 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367571A (zh) * 2012-03-26 2013-10-23 日立电线株式会社 氮化镓基板及外延晶片
CN103367571B (zh) * 2012-03-26 2017-12-01 住友化学株式会社 氮化镓基板及外延晶片
US9147726B2 (en) 2013-03-12 2015-09-29 Siltronic Ag Semiconductor wafer with a layer of AlzGa1-zN and process for producing it
KR20170095025A (ko) * 2016-02-12 2017-08-22 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
KR20190129854A (ko) * 2017-03-29 2019-11-20 후루카와 기카이 긴조쿠 가부시키가이샤 Ⅲ족 질화물 반도체 기판 및 ⅲ족 질화물 반도체 기판의 제조방법

Also Published As

Publication number Publication date
TW201041016A (en) 2010-11-16
US20120061683A1 (en) 2012-03-15
TWI479541B (zh) 2015-04-01
JP4597259B2 (ja) 2010-12-15
WO2010110489A9 (ja) 2012-03-01
JP2010251736A (ja) 2010-11-04
CN102714145A (zh) 2012-10-03
KR101321654B1 (ko) 2013-10-23
EP2413350A1 (en) 2012-02-01
US20130137246A1 (en) 2013-05-30
US8878189B2 (en) 2014-11-04
CN102714145B (zh) 2015-07-08
WO2010110489A1 (ja) 2010-09-30
EP2413350A4 (en) 2013-10-23

Similar Documents

Publication Publication Date Title
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
JP4117156B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
US8216869B2 (en) Group III nitride semiconductor and a manufacturing method thereof
JP4886711B2 (ja) Ｉｉｉ族窒化物単結晶の製造方法
JP2009505938A (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
KR101178505B1 (ko) 반도체 기판과 이의 제조 방법
EP2802002A1 (en) Substrate having hetero-structure and method for manufacturing the same
JP2007246289A (ja) 窒化ガリウム系半導体基板の作製方法
JP4768759B2 (ja) Ｉｉｉ族窒化物半導体基板
KR101358541B1 (ko) Ⅲ족질화물 반도체 성장용 기판, ⅲ족질화물 반도체 에피택셜 기판, ⅲ족질화물 반도체소자 및 ⅲ족질화물 반도체 자립 기판, 및, 이들의 제조 방법
JP6117821B2 (ja) 複合基板および機能素子
JP5430467B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
JP2007053251A (ja) Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
JP2010278470A (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP5684551B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP2000277440A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜、窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体装置及び窒化物系ｉｉｉ−ｖ族化合物半導体結晶膜をもちいた半導体レーザ
JP2002237458A (ja) 窒化物半導体基板の製造方法
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
JP2008222478A (ja) 配向層の形成方法、結晶製造方法、基板、半導体素子、およびｉｉｉ族窒化物半導体の製造方法
JP2011222778A (ja) 積層体の製造方法、ｉｉｉ族窒化物単結晶自立基板の製造方法、および、積層体

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20111020

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111223

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130523

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130926

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131017

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131017

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160921

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170919

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190728