[go: up one dir, main page]

KR101358541B1 - Ⅲ족질화물 반도체 성장용 기판, ⅲ족질화물 반도체 에피택셜 기판, ⅲ족질화물 반도체소자 및 ⅲ족질화물 반도체 자립 기판, 및, 이들의 제조 방법 - Google Patents

Ⅲ족질화물 반도체 성장용 기판, ⅲ족질화물 반도체 에피택셜 기판, ⅲ족질화물 반도체소자 및 ⅲ족질화물 반도체 자립 기판, 및, 이들의 제조 방법 Download PDF

Info

Publication number
KR101358541B1
KR101358541B1 KR1020117016554A KR20117016554A KR101358541B1 KR 101358541 B1 KR101358541 B1 KR 101358541B1 KR 1020117016554 A KR1020117016554 A KR 1020117016554A KR 20117016554 A KR20117016554 A KR 20117016554A KR 101358541 B1 KR101358541 B1 KR 101358541B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
group iii
iii nitride
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020117016554A
Other languages
English (en)
Other versions
KR20110099040A (ko
Inventor
류이치 토바
마사히토 미야시타
타츠노리 토요타
Original Assignee
도와 일렉트로닉스 가부시키가이샤
도와 홀딩스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도와 일렉트로닉스 가부시키가이샤, 도와 홀딩스 가부시키가이샤 filed Critical 도와 일렉트로닉스 가부시키가이샤
Publication of KR20110099040A publication Critical patent/KR20110099040A/ko
Application granted granted Critical
Publication of KR101358541B1 publication Critical patent/KR101358541B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 목적은, 상술한 문제를 해결하고, 성장 온도가 1050 ℃ 이하의 AlGaN나 GaN나 GaInN 뿐만이 아니라, 성장 온도가 높은 고Al 조성의 AlxGa1 - xN에서도 결정성이 좋은 Ⅲ족질화물 반도체 에피택셜 기판, Ⅲ족질화물 반도체소자, Ⅲ족질화물 반도체 자립 기판 및 이들을 제조하기 위한 Ⅲ족질화물 반도체 성장용 기판, 및 이들을 효율적으로 제조하는 방법을 제공한다.　 적어도 표면 부분이 Al를 포함한 Ⅲ족질화물 반도체로 이루어지는 결정 성장 기판과, 상기 표면 부분 상에 형성된 Zr 또는 Hf로 이루어지는 단일 금속층을 구비하는 것을 특징으로 한다.

Description

Ⅲ족질화물 반도체 성장용 기판, Ⅲ족질화물 반도체 에피택셜 기판, Ⅲ족질화물 반도체소자 및 Ⅲ족질화물 반도체 자립 기판, 및, 이들의 제조 방법{Ⅲ-NITRIDE SEMICONDUCTOR GROWTH SUBSTRATE, Ⅲ-NITRIDE SEMICONDUCTOR EPITAXIAL SUBSTRATE, Ⅲ-NITRIDE SEMICONDUCTOR ELEMENT, Ⅲ-NITRIDE SEMICONDUCTOR FREESTANDING SUBSTRATE, AND METHOD FOR FABRICATING THESE}
본 발명은, Ⅲ족질화물 반도체 성장용 기판, Ⅲ족질화물 반도체 에피택셜 기판, Ⅲ족질화물 반도체소자 및 Ⅲ족질화물 반도체 자립 기판, 및, 이들의 제조 방법에 관한 것이다.
일반적으로, Al, Ga 등과 N과의 화합물로 이루어지는 Ⅲ족질화물 반도체로 구성되는 예컨대 Ⅲ족질화물 반도체소자는, 발광소자 또는 전자 디바이스용 소자로서 넓게 이용되고 있다. 이러한 Ⅲ족질화물 반도체는, 현재, 예컨대 사파이어로 이루어지는 결정 성장 기판 상에, MOCVD법에 의해 형성되는 것이 일반적이다.
하지만, Ⅲ족질화물 반도체와 결정 성장 기판(일반적으로는 사파이어)은, 격자 정수가 크게 다르기 때문에, 이 격자 정수의 차이에 기인하는 전위가 발생하여, 결정 성장 기판 상에 성장시킨 Ⅲ족질화물 반도체층의 결정 품질이 저하되어 버린다고 하는 문제가 있다.
이 문제를 해결하기 위해, 종래 기술로는, 예컨대 사파이어 기판 상에, 저온 다결정 또는 비정질 상태의 버퍼층을 통해 GaN층을 성장시키는 방법이 있다. 하지만, 이 형성된 GaN층의 전위 밀도는 109~1010cm-2로 크고, 충분한 결정성을 얻는 것은 곤란하다.
또, 다른 종래 기술로서는, 특허 문헌 1~3에, 사파이어 기판 상에, 금속 질화물층을 통해 GaN층을 성장시키는 기술이 개시되고 있다. 이 방법에 의하면, GaN층의 전위 밀도를 상기 기술과 비교하여 저감 할 수 있고, 고품질의 GaN층을 성장시키는 것이 가능하다. 이것은, 금속 질화물층인 CrN층 등과 GaN층과의 격자 정수 및 열팽창 계수의 차가 비교적 작기 때문이다. 또, 이 CrN층은, 화학 에칭액으로 선택적으로 에칭 할 수 있고, 케미컬 리프트 오프법(chemical lift off)을 이용하는 프로세스에서 유용하다.
특허 문헌 1 : WO 2006/126330호 공보
특허 문헌 2 : 일본특허공보 2008-91728호 공보
특허 문헌 3 : 일본특허공보 2008-91729호 공보
하지만, 청색 보다 단파장 영역(예컨대, 파장이 400 ㎚ 이하)의 빛을 발생시키기 위한 질화물 반도체소자에서, 발생시켜야 할 빛의 파장을 단파장화하는 만큼, 질화물 반도체소자의 AlxGa1 - xN 층의 Al 조성을 크게 할 필요가 있다. 대체로 Al 조성 30 원자%를 넘는 AlxGa1 - xN의 성장 온도는, CrN의 융점인 1050 ℃ 정도를 넘는다. 이 때문에, CrN을 이용하여 대체로 Al 조성 30 원자%를 넘는 AlxGa1 - xN을 포함한 Ⅲ족질화물 반도체층을 성장시키면, CrN이 용해하고 결정성이 없어지고, 그 위에 형성한 Ⅲ족질화물 반도체층의 결정성이 저하할 우려가 있다. 따라서, 성장 온도가 높은 고Al 조성의 AlxGa1 - xN을 성장시키기 위한 버퍼층으로서는, CrN을 이용할 수 없고, 1050 ℃를 넘는 고온의 열처리에 견딜 수 있는 재료를 이용하는 것이 필요하다. 또, 금속 질화물층으로서 CrN층을 형성하는 경우, 질화 공정을 거치기 때문에, 제품 비율이 저하하고, 처리량(throughput)의 저하가 제조 코스트를 증가시켜 버린다고 하는 문제도 있었다.
본 발명의 목적은, 상술한 문제를 해결하고, 성장 온도가 1050 ℃ 이하의 AlGaN나 GaN나 GaInN 뿐만이 아니라, 성장 온도가 높은 고Al 조성의 AlxGa1 - xN에 대해도 결정성이 좋은 Ⅲ족질화물 반도체 에피택셜 기판, Ⅲ족질화물 반도체소자, Ⅲ족질화물 반도체 자립 기판 및 이들을 제조하기 위한 Ⅲ족질화물 반도체 성장용 기판, 및, 이들을 효율적으로 제조하는 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명의 요지 구성은 이하와 같다.
(1) 적어도 표면 부분이 Al를 포함한 Ⅲ족질화물 반도체로 이루어지는 결정 성장 기판과, 상기 표면 부분 상에 형성된 Zr 또는 Hf로 이루어지는 단일 금속층을 구비하는 것을 특징으로 하는 Ⅲ족질화물 반도체 성장용 기판.
(2) 상기 단일 금속층 상에, AlxGa1-xN(0≤x≤1)으로 이루어지는 적어도 1층의 버퍼층으로 이루어지는 초기 성장층을 한층 더 구비하는 상기 (1)에 기재된 Ⅲ족질화물 반도체 성장용 기판.
(3) 상기 단일 금속층의 두께는, 5~100 ㎚인 상기 (1) 또는 (2)에 기재된 Ⅲ족질화물 반도체 성장용 기판.
(4) 상기 적어도 표면 부분이, Al 조성이 50 원자% 이상의 AlxGa1-xN(0.5≤x≤1)로 이루어지는 상기 (1), (2) 또는 (3)에 기재된 Ⅲ족질화물 반도체 성장용 기판.
(5) 상기 적어도 표면 부분이, AlN로 이루어지는 상기 (1), (2) 또는 (3)에 기재된 Ⅲ족질화물 반도체 성장용 기판.
(6) 상기 (1)~(5) 중 어느 하나에 기재된 Ⅲ족질화물 반도체 성장용 기판 상에, 적어도 1층의 Ⅲ족질화물 반도체층을 구비하는 것을 특징으로 하는 Ⅲ족질화물 반도체 에피택셜 기판.
(7) 상기 (1)~(5) 중 어느 하나에 기재된 Ⅲ족질화물 반도체 성장용 기판을 이용하여 제작하는 것을 특징으로 하는 Ⅲ족질화물 반도체 자립 기판.
(8) 상기 (1)~(5) 중 어느 하나에 기재된 Ⅲ족질화물 반도체 성장용 기판을 이용하여 제작하는 것을 특징으로 하는 Ⅲ족질화물 반도체소자.
(9) 적어도 표면 부분이 Al를 포함한 Ⅲ족질화물 반도체로 이루어지는 결정 성장 기판 상에, Zr 또는 Hf 재료로 이루어지는 단일 금속층을 형성하는 공정과, 수소 분위기 중에서, 상기 단일 금속층에 열처리를 실시하는 공정을 구비하는 것을 특징으로 하는 Ⅲ족질화물 반도체 성장용 기판의 제조 방법.
(10) 상기 열처리를 실시하는 공정의 후, 상기 단일 금속층 상에, AlxGa1-xN(0≤x≤1)으로 이루어지는 적어도 1층의 버퍼층으로 이루어지는 초기 성장층을 형성하는 공정을 더 구비하는 상기 (9)에 기재된 Ⅲ족질화물 반도체 성장용 기판의 제조 방법.
(11) 적어도 표면 부분이 Al를 포함한 Ⅲ족질화물 반도체로 이루어지는 결정 성장 기판 상에, Zr 또는 Hf 재료로 이루어지는 단일 금속층을 형성하는 공정과, 수소 분위기 중에서, 상기 단일 금속층에 열처리를 실시하여 Ⅲ족질화물 반도체 성장용 기판을 제작하는 공정과, 상기 Ⅲ족질화물 반도체 성장용 기판의 상방에, 적어도 1층의 Ⅲ족질화물 반도체층을 에피택셜 성장 시켜 Ⅲ족질화물 반도체 에피택셜 기판을 제작하는 공정과, 상기 적어도 1층의 Ⅲ족질화물 반도체층을 소자 분리하는 공정과, 상기 Ⅲ족질화물 반도체층 측에 지지 기판을 형성하는 공정과, 상기 단일 금속층을 선택 에칭 함으로써, 상기 Ⅲ족질화물 반도체층과 상기 결정 성장 기판을 케미컬 리프트 오프에 의해 분리하고, Ⅲ족질화물 반도체소자를 얻는 공정을 구비하는 것을 특징으로 하는 Ⅲ족질화물 반도체소자의 제조 방법.
(12) 상기 Ⅲ족질화물 반도체 에피택셜 기판을 제작하는 공정에서, 상기 Ⅲ족질화물 반도체층을 최고 온도 900~1300 ℃의 범위에서 성장시키는 것을 포함한 상기 (11)에 기재된 Ⅲ족질화물 반도체소자의 제조 방법.
(13) 상기 Ⅲ족질화물 반도체 에피택셜 기판을 제작하는 공정에서, 상기 Ⅲ족질화물 반도체층을 최고 온도 1050~1300 ℃의 범위에서 성장시키는 것을 포함한 상기 (11)에 기재된 Ⅲ족질화물 반도체소자의 제조 방법.
(14) 상기 열처리를 실시한 후, 상기 단일 금속층 상에, AlxGa1-xN(0≤x≤1)으로 이루어지는 적어도 1층의 버퍼층으로 이루어지는 초기 성장층을 형성하는 공정을 더 구비하는 상기 (11), (12) 또는 (13)에 기재된 Ⅲ족질화물 반도체소자의 제조 방법.
(15) 상기 초기 성장층이, 제1 버퍼층 및 상기 제 1 버퍼층 상에 성장된 제2 버퍼층으로 구성되고, 상기 제 1 버퍼층의 성장 온도가 900~1260 ℃의 범위에서, 상기 제 2 버퍼층의 성장 온도가 1030~1300 ℃의 범위에서, 또 상기 제 1 버퍼층의 성장 온도가 상기 제 2 버퍼층의 성장 온도와 동등하거나 낮은 상기 (14)에 기재된 Ⅲ족질화물 반도체소자의 제조 방법.
(16) 적어도 표면 부분이 Al를 포함한 Ⅲ족질화물 반도체로 이루어지는 결정 성장 기판 상에, Zr 또는 Hf로 이루어지는 단일 금속층을 형성하는 공정과, 수소 분위기 중에서, 상기 단일 금속층에 열처리를 실시하여 Ⅲ족질화물 반도체 성장용 기판을 제작하는 공정과, 상기 Ⅲ족질화물 반도체 성장용 기판의 상방에, 적어도 1층의 Ⅲ족질화물 반도체층을 에피택셜 성장시키는 공정과, 상기 단일 금속층을 선택 에칭 함으로써, 상기 Ⅲ족질화물 반도체층과 상기 결정 성장 기판을 케미컬 리프트 오프에 의해 분리하고, Ⅲ족질화물 반도체 자립 기판을 획득하는 공정을 구비하는 것을 특징으로 하는 Ⅲ족질화물 반도체 자립 기판의 제조 방법.
(17) 상기 Ⅲ족질화물 반도체 에피택셜 기판을 제작하는 공정에서, 상기 Ⅲ족질화물 반도체층을 최고 온도 900~1300 ℃의 범위에서 성장시키는 것을 포함한 상기 (16)에 기재된 Ⅲ족질화물 반도체 자립 기판의 제조 방법.
본 발명의 Ⅲ족질화물 반도체 성장용 기판은, 적어도 표면 부분이 Al를 포함한 Ⅲ족질화물 반도체로 이루어지는 결정 성장 기판과, 상기 표면 부분 상에 형성된 Zr 또는 Hf로 이루어지는 단일 금속층을 구비 함으로써, 단일 금속층의 표면 평탄성의 저하를 억제하고, 그 후 형성되는 Ⅲ족질화물 반도체층 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 결정성을 향상시키고, 한편, Ⅲ족질화물 반도체층으로부터 결정 성장 기판을 케미컬 리프트 오프에 의해 용이하게 박리 할 수 있다.
또, 본 발명에 의하면, 상기 Ⅲ족질화물 반도체 성장용 기판을 이용하는 것에 의해, CrN 재료를 이용했을 경우의 파장 제한을 넘어, Ⅲ족질화물 반도체 재료로 커버 할 수 있는 파장대 전역(200 ㎚~1.5 ㎛)을 커버하는, 결정성이 양호한 Ⅲ족질화물 반도체 에피택셜 기판, Ⅲ족질화물 반도체소자 및 Ⅲ족질화물 반도체 자립 기판을 제공할 수 있다.
게다가, 본 발명에 의하면, 적어도 표면 부분이 Al를 포함한 Ⅲ족질화물 반도체로 이루어지는 결정 성장 기판 상에, Zr 또는 Hf 재료로 이루어지는 단일 금속층을 형성하는 공정과, 수소 분위기 중에서, 상기 단일 금속층에 열처리를 실시하는 공정을 구비하는 것에 의해, 단일 금속층의 표면 평탄성의 저하를 억제하고, 그 후 형성되는 Ⅲ족질화물 반도체층 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 결정성을 향상시키고, 또 Ⅲ족질화물 반도체층으로부터 결정 성장 기판을 케미컬 리프트 오프에 의해 용이하게 박리 할 수 있는 Ⅲ족질화물 반도체 성장용 기판을 제조할 수 있다.
더욱이, 본 발명은, 상기 Ⅲ족질화물 반도체 성장용 기판을 이용하여, 케미컬 리프트 오프법을 실시하는 것에 의해, CrN 재료를 이용했을 경우의 파장 제한을 넘어, Ⅲ족질화물 반도체 재료로 커버 할 수 있는 파장대 전역(200 ㎚~1.5 ㎛)을 커버하는, 결정성이 양호한 Ⅲ족질화물 반도체 에피택셜 기판, Ⅲ족질화물 반도체소자 및 Ⅲ족질화물 반도체 자립 기판을 효율적으로 제조할 수 있다.
도 1은 본 발명에 따른 질화물 반도체용 기판의 단면 구조를 나타내는 모식도이다.
도 2는 본 발명에 따른 질화물 반도체소자 구조체의 제조 공정을 나타내는 모식도이다.
도 3은 본 발명에 따른 시료의 표면 SEM 사진이다.
도 4는 본 발명에 따른 시료의 표면 SEM 사진이다.
도 5는 종래예에 따른 시료의 표면 SEM 사진이다.
도 6은 X선 회절 장치에 의한 2θ/ω 스캔 측정의 결과를 나타내는 그래프이다.
도 7은 X선 회절 장치에 의한 2θ/ω 스캔 측정의 결과를 나타내는 그래프이다.
도 8은 종래예에 따른 시료의 표면 SEM 사진이다.
도 9는 X선 회절 장치에 의한 2θ/ω 스캔 측정의 결과를 나타내는 그래프이다.
도 10은 X선 회절 장치에 의한 2θ/ω 스캔 측정의 결과를 나타내는 그래프이다.
도 11은 AFM에 의한 본 발명에 따른 시료의 표면 사진이다.
도 12는 AFM에 의한 본 발명에 따른 시료의 표면 사진이다.
다음으로, 본 발명의 Ⅲ족질화물 반도체 성장용 기판의 실시 형태에 대해 도면을 참조하면서 설명한다. 여기서, 본 발명에서의 Ⅲ족질화물 반도체 에피택셜 기판이란, 상기 Ⅲ족질화물 반도체 성장용 기판 상에, 적어도 1층의 Ⅲ족질화물 반도체층을 성장시킨 것을 지칭하고, Ⅲ족질화물 반도체소자란, 상기 Ⅲ족질화물 반도체 에피택셜 기판에 대해서, 전극 증착 등의 디바이스 프로세스를 실시하여 소자 분리한 것을 지칭하며, 그리고, Ⅲ족질화물 반도체 자립 기판이란, 수백 ㎛ 이상의 두께의 Ⅲ족질화물 반도체층을 상기 Ⅲ족질화물 반도체 성장용 기판 상에 성장시킨 후, 이 Ⅲ족질화물 반도체 성장용 기판을 박리하여 회득된 것을 지칭한다. 도 1은, 이 발명에 따른 Ⅲ족질화물 반도체 성장용 기판의 단면 구조를 모식적으로 나타낸 것이다.
도 1에 나타내는 Ⅲ족질화물 반도체 성장용 기판(1)은, 적어도 표면 부분, 도 1에서는 표면 부분(2)이 적어도 Al를 포함한 Ⅲ족질화물 반도체로 이루어지는 결정 성장 기판(3)과, 표면 부분(2) 상에 형성된 Zr 또는 Hf 재료로 이루어지는 단일 금속층(4)을 구비하고, 이러한 구성을 채용하는 것에 의해, 단일 금속층(4)의 표면 평탄성의 저하를 억제하고, 그 후의 열처리에 의해 금속층의 결정성을 향상시키고, 그 상방에 형성되는 Ⅲ족질화물 반도체층의 결정성을 향상시키고, 한편 Ⅲ족질화물 반도체층으로부터 결정 성장 기판(3)을 케미컬 리프트 오프에 의해 박리하는 것을 가능하게 한 것이다. 아울러 도면 중의 해칭은, 설명을 위해, 편의상 시행한 것이다.
Ⅲ족질화물 반도체 성장용 기판(1)은, 상기 단일 금속층(4) 상에 형성된, AlxGa1-xN(0≤x≤1)으로 이루어지는 적어도 1층, 도 1에서는 2층의 버퍼층(5a, 5b)로 이루어지는 초기 성장층(5)을 더 구비하는 것이 바람직하다. 그 위에 성장시키는 질화물 반도체층 결정성을 향상시키기 위함이다. 이들 버퍼층의 Al 조성은, 그 위에 형성되는 재료에 따라 적당히 선택할 수 있다.
결정 성장 기판(3)은, 예컨대 사파이어, Si, SiC 혹은 GaN와 같은 베이스 기판(6) 상에 적어도 Al를 포함한 Ⅲ족질화물 반도체를 갖는 탬플릿 기판, AlN 단결정 기판, 또는 사파이어의 표면을 질화하여 형성되는 표면 질화 사파이어 기판으로 할 수 있다. 도 1은, 결정 성장 기판(3)이, 사파이어 기판(6) 상에 AlN 단결정층을 갖는 AlN 탬플릿 기판인 경우를 나타낸 것이다. 이 적어도 Al를 포함한 Ⅲ족질화물 반도체로 이루어지는 표면 부분(2)은, 이 상방에 성장시키는 AlGaN층의 결정 결함을 저감시키는 효과를 갖는다.
결정 성장 기판(3)은, 적어도 표면 부분(2)이, Al 조성이 50 원자% 이상의 AlxGa1-xN(0.5≤x≤1)로 이루어지는 것이 바람직하고, 80 원자% 이상의 AlxGa1-xN(0.8≤x≤1)로 이루어지는 것이 보다 바람직하다. 상방으로 성장시키는 Ⅲ족질화물 반도체층의 Al 조성과 동등 정도의 경우, 호모 에피택셜 성장이 되고, 전위 결함 밀도가 적은 양호한 결정성을 갖는 층을 성장시킬 수 있기 위함이다. 또, 상방으로 성장시키는 Ⅲ족질화물 반도체층의 Al 조성 보다 높게 하면, 압축 응력에 의해 더욱 전위 저감의 효과를 기대할 수 있는 것, 및 Ⅲ족질화물 반도체 재료 중에서 성장 온도가 가장 높고, 그 위에 성장시키는 Ⅲ족질화물 반도체층의 성장시에 열화하지 않는 것으로부터, 적어도 표면 부분(2)은 AlN로 이루어지는 것이 바람직하다.
단일 금속층(4)은, Zr 또는 Hf로 이루어지는 것으로 한다. Zr 또는 Hf 재료는, 고융점이고, 본 발명의 단일 금속층으로서 뛰어난 물성을 갖기 때문이다. 또, 결정 성장 기판(3)의 적어도 표면 부분(2)을 Al를 포함한 Ⅲ족질화물 반도체 재료로 했을 경우, 이 Al를 포함한 Ⅲ족질화물 반도체의 결정 구조와 같은 육방최밀충전(hcp) 구조를 가지고, a축의 격자 정수 및 선팽창 계수가 상기 Al를 포함한 Ⅲ족질화물 반도체의 것과 가깝기 때문이다.
단일 금속층(4)의 두께는, 5~100 ㎚로 하는 것이 바람직하다. 5 ㎚ 미만으로 하면, 단일 금속층(4)이 너무 얇아 에칭액이 들어가기 어려워지거나, 혹은 단일 금속층의 두께가 열처리에 의해 불연속 상태가 되고, 하지 기판인 결정 성장 기판 표면이 노출하고, 결정 성장 기판 상에 Ⅲ족질화물 반도체층이 직접 성장하거나 하여, 케미컬 리프트 오프가 곤란해진다. 한편, 100 ㎚를 넘으면, 단일 금속층 자체의 고상 에피택시(solid-phase epitaxial)에 의한 고결정화를 바랄 수 없고, 그에 더해 Ⅲ족질화물 반도체층의 결정성이 악화되어, 결함이 증가하기 때문이다. 또, 이 단일 금속층(4)은, 스퍼터(sputter)법이나 진공 증착법 등의 방법을 이용하여 결정 성장 기판(3) 상에 성막 시킬 수 있다.
도 1에는 도시하지 않지만, 상술한 구성을 가지는 Ⅲ족질화물 반도체 성장용 기판(1) 상에, 적어도 1층의 Ⅲ족질화물 반도체층을 구비하는 것에 의해, 본 발명에 따른 Ⅲ족질화물 반도체 에피택셜 성장 기판을 얻을 수 있다.
동일하게, 도 1에는 도시하지 않지만, 상술한 구성을 가지는 Ⅲ족질화물 반도체 성장용 기판(1)을 이용하여, 본 발명에 따른 Ⅲ족질화물 반도체 자립 기판 및 Ⅲ족질화물 반도체소자를 얻을 수 있다.
다음으로, 본 발명의 Ⅲ족질화물 반도체 성장용 기판의 제조 방법의 실시 형태에 대해 도면을 참조하면서 설명한다.
본 발명의 Ⅲ족질화물 반도체 성장용 기판(1)은, 도 1에 도시한 바와 같이, 적어도 표면 부분(2)이 Al를 포함한 Ⅲ족질화물 반도체로 이루어지는 결정 성장 기판(3) 상에 Zr 또는 Hf 재료로 이루어지는 단일 금속층(4)을 형성하는 공정과, 수소 분위기 중에서, 단일 금속층(4)에 열처리를 실시하는 공정을 구비하고, 이러한 구성을 채용하는 것에 의해, 단일 금속층(4)의 표면 평탄성의 저하를 억제하고, 그 후의 열처리에 의해 금속층의 결정성을 향상시키고, 그 상방에 형성되는 Ⅲ족질화물 반도체층의 결정성을 향상시키고, 한편 Ⅲ족질화물 반도체층으로부터 결정 성장 기판(3)을 케미컬 리프트 오프에 의해 박리하는 것을 가능하게 한 것이다.
열처리는, 수소 분위기 하에서, 온도 1000~1300 ℃의 범위, 압력 50~760 Torr의 범위, 시간 1~60 분의 범위에서 시행하는 것이 바람직하다. 단일 금속층(4)을 고상 에피택시에 의해 결정화시키고, 그 후 단일 금속층 상에 성장시키는 Ⅲ족질화물 반도체층의 결정성을 향상시키기 때문이다.
열처리를 실시하는 공정의 후, 단일 금속층(4) 상에, AlxGa1-xN 재료(0≤x≤1)로 이루어지는 적어도 1층의 버퍼층으로 이루어지는 초기 성장층(5)을 형성하는 공정을 더 구비하는 것이 바람직하다. 그 후 형성되는 Ⅲ족질화물 반도체층의 결정성 향상을 위함이다. GaN의 가장 적합한 성장 온도는 900~1100 ℃이고, AlN의 가장 적합한 성장 온도는 1000~1300 ℃이고, 또, AlxGa1-xN 재료(0<x<1)는 GaN과 AlN의 혼정(混晶)인 것으로부터, AlxGa1-xN 재료(0<x<1)는, 900~1300 ℃의 범위의 성장 온도로 형성되는 것이 바람직하다.
본 발명에 따른 Ⅲ 질화물 반도체 성장용 기판(1)은, 상술한 방법을 이용하여 제조할 수 있다.
다음으로, 도 2(a)에 도시한 바와 같이, 본 발명의 Ⅲ족질화물 반도체 에피택셜 기판(8)의 제조 방법은, 상술한 방법으로 제작된 Ⅲ족질화물 반도체 성장용 기판(1)의 상방에, 적어도 1층의 Ⅲ족질화물 반도체층(7)을 에피택셜 성장시키는 공정을 구비하고, 이러한 구성을 갖는 것에 의해, CrN 재료를 이용했을 경우의 파장 제한을 넘어, Ⅲ족질화물 반도체 재료로 커버 할 수 있는 파장대 전역(200 ㎚~1.5 ㎛)을 커버하는, 결정성이 양호한 Ⅲ족질화물 반도체 에피택셜 기판을 제조할 수 있는 것이다.
Ⅲ족질화물 반도체층(7)은, GaN, AlxGa1 - xN 재료(0<x<1), AlN 중 어느 하나를 포함하는 것으로부터, 최고 온도 900~1300 ℃의 범위에서, MOCVD법, HVPE법, MBE법 등을 이용하여 성장시키는 것이 바람직하다. 최고 온도 1050~1300 ℃의 범위에서도 성장시킬 수 있기 때문에, CrN 재료를 이용했을 경우와 달리, 리프트 오프 가능한 Ⅲ족질화물 반도체 재료 및 그 성장 조건이 제한되지 않아, 보다 바람직하다.
열처리를 실시하는 공정의 후, 단일 금속층(4) 상에, AlxGa1-xN 재료(0≤x≤1)로 이루어지는 적어도 1층의 버퍼층으로 이루어지는 초기 성장층(5)을 형성하는 공정을 더 구비하는 것이 바람직하다. 그 후 형성되는 Ⅲ족질화물 반도체층(7)의 결정성 향상을 위한 것이고, 그 성장 온도는, 900~1300 ℃의 범위로 하는 것이 바람직하다.
초기 성장층(5)은, 제1 버퍼층(5a) 및 이 제1 버퍼층(5a) 상에 성장된 제2 버퍼층(5b)으로 구성되고, 제1 버퍼층(5a)의 성장 온도가 900~1260 ℃의 범위에서, 제2 버퍼층(5b)의 성장 온도가 1030~1300 ℃의 범위에서, 또한 제1 버퍼층(5a)의 성장 온도가 제2 버퍼층(5b)의 성장 온도 보다 작은 것이 바람직하다. 제1 버퍼층(5a)을 성장시키는 성장 초기의 단계에서, 비교적 낮은 온도로 성장시키는 것에 의해 다수의 성장 초기핵의 형성을 촉진하여 결정성의 향상을 도모하고, 그 후의 제2 버퍼층(5b)을 성장시킬 때에 성장 온도를 높게 함으로써 다수의 초기핵의 사이에 생긴 골, 웅덩이를 덮는 것에 의해, 결정성의 향상과 함께 평탄성을 향상시키기 때문이다. 또, 버퍼층은 3층 이상으로 해도 무방하고, 그 경우는, 성장 온도를 순차로 높게 해 가는 것이 바람직하다.
본 발명에 따른 Ⅲ족질화물 반도체 에피택셜 기판(8)은, 상술한 방법을 이용하여 제조할 수 있다.
다음으로, 본 발명의 Ⅲ족질화물 반도체소자(9)의 제조 방법은, 도 2(a) 및 도 2(b)에 도시한 바와 같이, 상술한 방법으로 작성된 Ⅲ족질화물 반도체 에피택셜 기판(8)에 대해, 적어도 1층의 Ⅲ족질화물 반도체층(7)을 소자 분리하는 공정과, Ⅲ족질화물 반도체층(7) 측에 지지 기판(10)을 형성하는 공정과, 단일 금속층(4)을 선택 에칭 함으로써, Ⅲ족질화물 반도체층(7)(도 2(b)에 도시하는 경우에는 Ⅲ족질화물 반도체층(7) 및 버퍼층(5))과 결정 성장 기판(3)을 케미컬 리프트 오프에 의해 분리하고, Ⅲ족질화물 반도체소자(9)를 얻는 공정을 구비하고, 이러한 구성을 채용하는 것에 의해, CrN 재료를 이용했을 경우의 파장 제한을 넘어, Ⅲ족질화물 반도체 재료로 커버 할 수 있는 파장대 전역(200 ㎚~1.5 ㎛)을 커버하는, 결정성이 양호한 Ⅲ족질화물 반도체소자를 효율적으로 제조할 수 있다.
적어도 1층의 Ⅲ족질화물 반도체층(7)은, 도 2(a) 및 도 2(b)에 도시한 바와 같이, 예컨대 n-AlGaN층(11), AlInGaN계 양자 우물 활성층(12), p-AlGaN층(13)으로 할 수 있다. 또한 이들 Ⅲ족질화물 반도체층(11, 12 및 13)의 도전형의 적층 순서는 역이라도 무방하다. 또, 지지 기판(10)은, 방열성을 가지는 재료를 이용하여 형성하는 것이 바람직하다.
본 발명에 따른 Ⅲ족질화물 반도체소자(9)는, 상술한 방법을 이용하여 제조할 수 있다.
다음으로, 본 발명의 Ⅲ족질화물 반도체 자립 기판의 제조 방법은, 상술한 방법으로 제작된 Ⅲ족질화물 반도체 성장용 기판의 상방에, 적어도 1층의 Ⅲ족질화물 반도체층을 에피택셜 성장시키는 공정과, 단일 금속층을 선택 에칭 함으로써, Ⅲ족질화물 반도체층과 결정 성장 기판을 케미컬 리프트 오프에 의해 분리하고, Ⅲ족질화물 반도체 자립 기판을 획득하는 공정을 구비하고, 이러한 구성을 채용하는 것에 의해, CrN 재료를 이용했을 경우의 파장 제한을 넘어, Ⅲ족질화물 반도체 재료로 커버 할 수 있는 파장대 전역(200 ㎚~1.5 ㎛)을 커버하는, 결정성이 양호한 Ⅲ족질화물 반도체 자립 기판을 효율적으로 제조할 수 있다.
Ⅲ족질화물 반도체층의 두께는, 50㎛ 이상으로 한다. 핸들링(handling)성 확보를 위함이다.
본 발명에 따른 Ⅲ족질화물 반도체 자립 기판은, 상술한 방법을 이용하여 제조할 수 있다.
또한, 상술한 바와 같이, 대표적인 실시 형태의 예를 나타낸 것이며, 본 발명은 이 실시 형태로 한정되는 것은 아니다.
실시예
(실시예 1)
사파이어 상에, MOCVD법을 이용하여 AlN 단결정층(두께 : 1 ㎛)을 성장시켜, 질화물 반도체 성장용 기판으로서 AlN 탬플릿 기판을 제작하였다.
얻어진 AlN 탬플릿 기판 상에, 스퍼터법을 이용하여, 표 1에 도시한 금속종 및 두께의 단일 금속층을 성막하고, 그 후 수소 분위기하에서 열처리를 실시하였다. 이와 같이 하여 형성한 시료의 일부에, 소정의 조건 하에서 AlN 재료로 이루어지는 버퍼층(두께 : 1㎛)을 더 성막하고, 시료 1-1~1-6을 얻었다.
Figure 112011054556528-pct00001
(평가)
시료 1-1~1-6에 대해, 표면을 SEM(주사형 전자현미경)을 이용하여 배율 5000배로 관찰하였다. 그 결과, 금속종으로서 Zr 및 Hf를 각각 이용한 시료 1-1 및 1-3은, 질화 처리를 하지 않고, 수소 분위기 하에서의 열처리를 실시하여도, 도 3 및 도 4에 도시한 바와 같이 연속적으로 연결된 평탄한 막상태를 유지하고 있었다. 또, X선 회절 장치에 의한 2θ/ω 측정에 의해, 결정화하고 있는 것을 알 수 있었다. 한편, 금속종으로서 Cr을 이용한 시료 1-5는, 도 5에 도시한 바와 같이, Cr이 부정형으로 응집한 것이 랜덤하게 점재(scatter)하고, 하지의 AlN면이 나타내는 것과 같이, Cr에 의한 피복 면적이 현저하게 감소하는 것을 알았다. 또, X선 회절 장치에 의한 2θ/ω 측정에 의해, Cr는 아몰포스(amorphous) 상태인 것을 알았다.
또, 단일 금속층 상에 AlN 버퍼층을 형성한 시료 1-2 및 1-4는, AlN 버퍼층이 단결정이 되고, AFM(원자간력 현미경)에 의한 원자 레벨에서의 평탄성도 양호했다. 또, 플루오르화수소산(hydrofluoric acid)에 담그는 것으로, 금속층을 용이하게 에칭 할 수 있고, 케미컬 리프트 오프가 가능했다. 한편, 시료 1-6은, Cr상에 성장한 AlN 버퍼층은 결정성, 평탄성도 매우 양호했지만, Cr에칭액에 담그어도, 케미컬 리프트 오프 할 수 없었다. 이것은, 이러한 표면을 가지는 금속층 상에 AlN 버퍼층을 성장시키면, 하지 AlN층 상에 직접 접하여 호모 에피택셜 성장하고, 하지 AlN의 양호한 결정성 및 평탄성을 계승하여 성장했기 때문이다.
(실시예 2)
실시예 1과 동일하게 AlN 탬플릿 기판 상에, 스퍼터법을 이용하여, 표 2에 도시한 금속종 및 두께의 단일 금속층을 성막 했다. 이와 같이 하여 형성한 시료의 일부에, 표 2에 도시하는 수소 분위기 하에서의 열처리 또는 수소 및 암모니아 분위기 하에서의 질화 처리를 실시하여, 혹은 소정의 조건 하에서 AlN 재료로 이루어지는 버퍼층(1㎛)을 더 성막하여, 시료 2-1~2-12를 얻었다.
Figure 112011054556528-pct00002
(평가)
금속층의 결정화 및 결정 방위를 확인하기 위해, X선 회절 장치에 의해, 2θ/ω 측정을 실시하였다. 도 6에 도시한 바와 같이, 단일 금속층 Zr를 스퍼터링으로 성막한 채로의 시료 2-1은, Zr의 회절 피크가 보이지 않고, 아몰포스 상태였다. 한편, 시료 2-3은 Zr(0002) 및 (0004)의 회절 피크가 보이고, 수소 분위기 하에서의 열처리에 의해 Zr금속이 결정화하고 있는 것을 알았다. 시료 2-2의 피크는, 시료 2-3과 비교하여 겨우 고각(高角)측으로 어긋나 있었다. 이것은, 시료 2-2는, Zr 중에 ZrN이 조금 섞인 상태가 되기 때문으로 사료된다.
단일 금속층 Hf를 스퍼터링으로 성막한 채로의 시료 2-6은, 도 7에 도시한 바와 같이, 어느 정도 결정 배향성을 가지고 있는 것을 확인할 수 있었지만, 시료 2-8과는 다른 위치에 회절 피크가 보여진다. 시료 2-7에서는, HfN에 유래하는 회절 피크를 몇 개 볼 수 있고, 다결정으로 되어 있는 것을 알았다. 시료 2-8에서는, Hf(0002) 및 (0004)의 회절 피크를 볼 수 있고, 수소 분위기 하에서의 열처리에 의해, Hf금속이 결정화하고 있는 것을 알았다.
CrN의 융점 이상의 온도로 질화한 시료 2-11의 표면을 SEM로 관찰한 결과를 도 8에 도시한다. Cr은 질화되어 삼각형의 사다리꼴 형상에 응집한 것이 랜덤하게 점재하고 있다. 또, CrN에 의한 피복율이 저하하고, 하지의 AlN 탬플릿이 노출되어 있는 부분이 많은 상태이였다.
시료 2-4, 2-5, 2-9, 2-10, 2-12의 AlN 버퍼층에 대해, X선 록킹 커브 측정, AFM에 의한 표면 평탄성의 평가를 실시한 결과를 표 3에 나타낸다. Zr 및 Hf에서, 금속층에 질화 처리를 실시하는 경우와 비교하여, 수소 분위기 하에서의 열처리를 실시한 경우의 쪽이, 결정성은 거의 동등하거나, 보다 양호하고, 또한 표면 평탄성을 큰 폭으로 개선할 수 있는 것을 알 수 있었다. 또, 시료 2-4, 2-5, 2-9, 2-10을 플루오르화수소산에 담그었는데, 각 금속이 용해하여 케미컬 리프트 오프가 가능한 것을 확인하였다.
한편, Cr를 질화하여 CrN로 하고, 이 CrN의 융점 이상의 온도로 AlN 버퍼층을 성장시킨 시료 2-12에서는, 결정성 및 표면 평탄성도 매우 양호하지만, Cr 에칭액에 담근 장소, 케미컬 리프트 오프 할 수 없었다. 이것은, 도 8에 도시한 바와 같이 CrN에 의한 피복율이 저하하고, AlN 버퍼층이, 하지의 AlN 탬플릿의 양호한 결정성, 평탄성을 그대로 계승하여 직접 성장했기 때문이다.
Figure 112011054556528-pct00003
(실시예 3)
실시예 1과 동일하게 AlN 탬플릿 기판 상에, 스퍼터법을 이용하여, 표 4에 도시한 금속종 및 두께의 단일 금속층을 성막하였다. 이와 같이 하여 형성한 시료의 일부에, 표 4에 도시한 수소 분위기 하에서의 열처리를 실시하여, 혹은 소정의 조건 하에서 AlN 재료로 이루어지는 버퍼층(1㎛)을 더 성막하여, 시료 3-2, 3-4, 3-6, 3-8을 얻었다.
이것과는 별도로, 표면을 질화 처리하고 있지 않는 사파이어 기판 상에, 스퍼터법을 이용하여, 표 4에 도시한 금속종 및 두께의 단일 금속층을 성막하였다. 이와 같이 하여 형성한 시료의 일부에, 표 4에 도시한 수소 분위기 하에서의 열처리를 실시하여, 혹은 소정의 조건 하에서 AlN 재료로 이루어지는 버퍼층(1㎛)을 더 성막하여, 시료 3-1, 3-3, 3-5, 3-7을 얻었다.
Figure 112011054556528-pct00004
(평가)
시료 3-1, 3-2, 3-5, 3-6에 대해, 금속층의 결정화 및 결정 방위를 확인하기 위해, X선 회절 장치에 의해, 2θ/ω 스캔의 측정을 실시하였다. 도 9 및 도 10에 도시한 대로, AlN 탬플릿을 이용하지 않고도 모든 금속종의 경우도 금속막은 결정화하고 있는 것을 알았다.
시료 3-3, 3-4, 3-7, 3-8의 AlN 버퍼층에 대해, X선 록킹 커브의 평가를 실시한 결과를 표 5에 나타낸다. 금속층의 아래에 AlN 단결정층이 없는 경우, 금속층 위의 AlN 버퍼층에 대한 회절 X선의 피크가 보여지지 않고, 아몰포스 상태가 되어 있었다. 따라서, 금속층이 결정 배향성을 갖는 것 만으로는 불충분하고, 적어도 표면 부분이 AlN 단결정으로 이루어지는 결정 성장 기판을 이용하여, 그 위에 단일 금속층을 형성한 쪽이, 결정성이 현격히 양호한 초기 성장층을 얻을 수 있다.
Figure 112011054556528-pct00005
(실시예 4)
실시예 1과 동일하게 AlN 탬플릿 기판 상에, 스퍼터법을 이용하여, 단일 금속층으로서 Hf를 20 ㎚ 성막하였다. 이와 같이 하여 형성한 시료에, 표 6에 도시하는 수소 분위기 하에서의 열처리를 실시하였다. 그 후, 표 6에 도시하는 소정의 조건 하에서 AlN 버퍼층(두께 : 1㎛)을 더 성막하고, 시료 4-1 및 4-2를 얻었다. 게다가 시료 4-1로 얻어진 AlN 버퍼층 상에, 두께 100㎛의 AlN층을 1250 ℃에서 48시간에 걸쳐 성막하고, 그 후 BHF(Buffered Hydrofluoric acid)에 침지 하는 것보다, Hf 금속층을 선택적으로 에칭하고, 성장용의 AlN 탬플릿 기판을 박리하여, 직경 2 인치의 AlN 단결정의 자립 기판을 얻었다.
Figure 112011054556528-pct00006
(평가)
AlN 버퍼층에 대한 X선 록킹 커브의 측정, AFM에 의한 표면 평탄성의 평가를 실시하였다. 도 11에 도시한 바와 같이, 단일 조건에서 성장시킨 시료 4-2에서는, 일부 표면이 거칠어지고 있고, 피트(pit)도 볼 수 있는 것에 대해, 성장 온도를 도중에 바꾸어 성장한 시료 4-1에서는, 도 12에 도시한 바와 같이, 표면이 매우 평탄한 막을 얻을 수 있다. 또, 표 7에 도시한 바와 같이, 록킹 커브의 반치폭도 측정 오차의 범위 내에서 동등하고, 양호한 결정을 얻을 수 있다. 따라서, 단일 조건에서의 성장에서도 결정성이 양호하고 또한 원자 레벨로 평탄한 버퍼층을 얻을 수 있지만, 성장 온도를 단계적으로 높게 함으로써, 양호한 결정성을 유지하고, 게다가 표면을 보다 양호하게 평탄화할 수 있다. 또, 평탄한 표면상에 두껍게 성막을 실시하여, 자립 기판을 얻을 수 있다. 또, Hf 금속층을 에칭한 후의 AlN 탬플릿 기판은, 다음의 성장용 기판으로서 재이용할 수도 있다.
Figure 112011054556528-pct00007
(실시예 5)
실시예 1과 동일하게 AlN 탬플릿 기판 상에, 스퍼터법을 이용하여 두께 10 ㎚의 Hf를 성막하였다. 해당 시료를 MOCVD 장치에 세트하고, 수소 분위기 하에서 압력 200 Torr, 기판 온도 1250 ℃, 10분간의 열처리를 실시하였다. 다음으로, 기판 온도를 1100 ℃까지 온도 하강시키고, 암모니아 가스 및 TMA(Trimethylaluminium)의 공급을 실시하여 초기 성장층의 제1 버퍼층인 AlN층을 50 ㎚ 성막하였다. 그 다음으로 기판 온도를 1250 ℃까지 온도 상승하여 초기 성장층의 제2 버퍼층인 AlN층을 900 ㎚ 성막하였다.
계속해서, n 클래드(clad)층으로서 Si도프 Al0 .32Ga0 .68N층을 1070 ℃로 1.3 ㎛, 발광층으로서 AlInGaN MQW(다중 양자 우물)층을 0.15 ㎛, p 클래드층으로서 Mg도프 Al0 .32Ga0 .68N을 0.2 ㎛, p 컨택트층으로서 Mg도프 Al0 .25Ga0 .75N을 0.02 ㎛ 성막하여, LED(발광 다이오드) 구조의 적층층을 형성하였다.
LED 소자 가공에서는, 각각의 소자(약 1 ㎜ 각도)의 윤곽부 형성을 위한 p 클래드층 측으로부터 Hf 금속층을 제거하여 사파이어 기판에 이를 때까지 드라이에칭에 의해 골 가공을 실시하였다. 각각의 소자의 p 클래드층 측 상면에 스퍼터법으로 Rh(rhodium)를 100 ㎚ 성막하여, 600 ℃의 열처리를 실시하여 p측 오믹 전극을 형성하였다. 상기의 골 가공부를 레지스터로 매립한 후, Au를 스퍼터법으로 성막하고, 전기 도금용의 종층을 형성하고, 그 다음으로 Au를 전기 도금에 의해 70 ㎛의 두께 막층을 얻었다.
골 가공부의 레지스터를 아세톤으로 제거한 후, BHF(Buffered Hydrofluoric acid)에 의해, Hf 금속층을 선택적으로 에칭하여, 성장용 기판을 박리하였다. 다음으로, 박리면인 AlN층을 드라이에칭에 의해 제거하고, n 클래드(컨택트) 층을 노출시켜, 해당 표면 상에 Ti/Al의 오믹 전극을 스퍼터법에서 형성 후, 500 ℃로 열처리 하여 종형 구조의 LED 소자를 얻었다.
(평가)
얻어진 LED 소자 20개를 추출하여, 특성을 평가했는데, 순방향 전류가 300 mA시에 평균 발광 파장은 325 ㎚, 평균 출력 73 mW으로 양호하였다.
이상, 실시의 형태 및 실시예에 대해 구체적인 예를 나타내면서 본 발명을 상세하게 설명했지만, 본 발명은 상기 발명의 실시의 형태 및 실시예로 한정되는 것은 아니고, 본 발명의 범주를 일탈하지 않는 범위에서 모든 변경이나 변형이 가능하다.
산업상의 이용 가능성
본 발명의 Ⅲ족질화물 반도체 성장용 기판은, 적어도 표면 부분이 Al를 포함한 Ⅲ족질화물 반도체로 이루어지는 결정 성장 기판과, 상기 표면 부분 상에 형성된 Zr 또는 Hf로 이루어지는 단일 금속층을 구비하는 것에 의해, 단일 금속층의 표면 평탄성의 저하를 억제하고, 그 후의 열처리에 의해 금속층의 결정성을 향상시키고, 그 상방에 형성되는 Ⅲ족질화물 반도체층 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 결정성을 향상시키고, 또한 Ⅲ족질화물 반도체층으로부터 결정 성장 기판을 케미컬 리프트 오프에 의해 용이하게 박리 할 수 있다.
또, 본 발명에 의하면, 상기 Ⅲ족질화물 반도체 성장용 기판을 이용하는 것에 의해, CrN 재료를 이용했을 경우의 파장 제한을 넘어, Ⅲ족질화물 반도체 재료로 커버 할 수 있는 파장대 전역(200 ㎚~1.5 ㎛)를 커버하는, 결정성이 양호한 Ⅲ족질화물 반도체 에피택셜 기판, Ⅲ족질화물 반도체소자 및 Ⅲ족질화물 반도체 자립 기판을 제공할 수 있다.
게다가 본 발명에 의하면, 적어도 표면 부분이 Al를 포함한 Ⅲ족질화물 반도체로 이루어지는 결정 성장 기판 상에, Zr 또는 Hf 재료로 이루어지는 단일 금속층을 형성하는 공정과, 수소 분위기 중에서, 상기 단일 금속층에 열처리를 실시하는 공정을 구비하는 것에 의해, 단일 금속층의 표면 평탄성의 저하를 억제하고, 그 후 형성되는 Ⅲ족질화물 반도체층 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 결정성을 향상시키고, 또한 Ⅲ족질화물 반도체층으로부터 결정 성장 기판을 케미컬 리프트 오프에 의해 용이하게 박리 할 수 있는 Ⅲ족질화물 반도체 성장용 기판을 제조할 수 있다.
더욱이, 본 발명은, 상기 Ⅲ족질화물 반도체 성장용 기판을 이용하여, 케미컬 리프트 오프법을 실시하는 것에 의해, CrN 재료를 이용했을 경우의 파장 제한을 넘어, Ⅲ족질화물 반도체 재료로 커버 할 수 있는 파장대 전역(200 ㎚~1.5 ㎛)을 커버하는, 결정성이 양호한 Ⅲ족질화물 반도체 에피택셜 기판, Ⅲ족질화물 반도체소자 및 Ⅲ족질화물 반도체 자립 기판을 효율적으로 제조할 수 있다.
1 : Ⅲ족질화물 반도체 성장용 기판
2 : 표면 부분
3 : 결정 성장 기판
4 : 단일 금속층
5 : 초기 성장층
5a : 제1 버퍼층
5b : 제2 버퍼층
6 : 베이스 기판
7 : Ⅲ족질화물 반도체층
8 : Ⅲ족질화물 반도체 에피택셜 기판
9 : Ⅲ족질화물 반도체소자
10 : 지지 기판
11 : n-AlGaN층
12 : AlInGaN계 양자 우물 활성층
13 : p-AlGaN층

Claims (17)

  1. 적어도 표면 부분이 AIN으로 이루어지는 결정 성장 기판과,
    상기 표면 부분 상에 형성되고, 수소 분위기 중에서 온도 1000~1300 ℃의 열처리를 실시하여 결정화된 Zr 또는 Hf로 이루어지는 단일 금속층과,
    상기 단일 금속층 상에 형성되고, AlxGa1-xN(0≤x≤1)으로 이루어지는 적어도 1층의 버퍼층으로 이루어지는 초기 성장층
    을 구비하는 것을 특징으로 하는 Ⅲ족질화물 반도체 성장용 기판.
  2. 삭제
  3. 제1항에 있어서,
    상기 단일 금속층의 두께는, 5~100 ㎚인 Ⅲ족질화물 반도체 성장용 기판.
  4. 삭제
  5. 삭제
  6. 제1항 또는 제3항에 기재된 Ⅲ족질화물 반도체 성장용 기판 상에, 적어도 1층의 Ⅲ족질화물 반도체층을 구비하는 것을 특징으로 하는 Ⅲ족질화물 반도체 에피택셜 기판.
  7. 제1항 또는 제3항에 기재된 Ⅲ족질화물 반도체 성장용 기판을 이용하여 제작하는 것을 특징으로 하는 Ⅲ족질화물 반도체 자립 기판.
  8. 제1항 또는 제3항에 기재된 Ⅲ족질화물 반도체 성장용 기판을 이용하여 제작하는 것을 특징으로 하는 Ⅲ족질화물 반도체소자.
  9. 적어도 표면 부분이 AIN으로 이루어지는 결정 성장 기판 상에, Zr 또는 Hf 재료로 이루어지는 단일 금속층을 형성하는 공정과,
    수소 분위기 중에서, 상기 단일 금속층에 온도 1000~1300 ℃의 열처리를 실시하여 상기 단일 금속층을 결정화하는 공정과,
    상기 단일 금속층 상에, AlxGa1-xN(0≤x≤1)으로 이루어지는 적어도 1층의 버퍼층으로 이루어지는 초기 성장층을 형성하는 공정
    을 구비하는 것을 특징으로 하는 Ⅲ족질화물 반도체 성장용 기판의 제조 방법.
  10. 삭제
  11. 적어도 표면 부분이 AIN으로 이루어지는 결정 성장 기판 상에, Zr 또는 Hf 재료로 이루어지는 단일 금속층을 형성하는 공정과,
    수소 분위기 중에서, 상기 단일 금속층에 온도 1000~1300 ℃의 열처리를 실시하여 상기 단일 금속층을 결정화하는 공정과,
    상기 단일 금속층 상에, AlxGa1-xN(0≤x≤1)으로 이루어지는 적어도 1층의 버퍼층으로 이루어지는 초기 성장층을 형성하여, Ⅲ족질화물 반도체 성장용 기판을 제작하는 공정과,
    상기 Ⅲ족질화물 반도체 성장용 기판의 상방에, 적어도 1층의 Ⅲ족질화물 반도체층을 에피택셜 성장시켜 Ⅲ족질화물 반도체 에피택셜 기판을 제작하는 공정과,
    상기 적어도 1층의 Ⅲ족질화물 반도체층을 소자 분리하는 공정과,
    상기 Ⅲ족질화물 반도체층 측에 지지 기판을 형성하는 공정과,
    상기 단일 금속층을 선택 에칭 함으로써, 상기 Ⅲ족질화물 반도체층과 상기 결정 성장 기판을 케미컬 리프트 오프에 의해 분리하여, Ⅲ족질화물 반도체소자를 얻는 공정
    을 구비하는 것을 특징으로 하는 Ⅲ족질화물 반도체소자의 제조 방법.
  12. 제11항에 있어서,
    상기 Ⅲ족질화물 반도체 에피택셜 기판을 제작하는 공정에서, 상기 Ⅲ족질화물 반도체층을 최고 온도 900~1300 ℃의 범위에서 성장시키는 것을 포함하는 Ⅲ족질화물 반도체소자의 제조 방법.
  13. 제11항에 있어서,
    상기 Ⅲ족질화물 반도체 에피택셜 기판을 제작하는 공정에서, 상기 Ⅲ족질화물 반도체층을 최고 온도 1050~1300 ℃의 범위에서 성장시키는 것을 포함하는 Ⅲ족질화물 반도체소자의 제조 방법.
  14. 삭제
  15. 제11항에 있어서,
    상기 초기 성장층이, 제1 버퍼층 및 상기 제1 버퍼층 상에 성장된 제2 버퍼층으로 구성되고, 상기 제1 버퍼층의 성장 온도가 900~1260 ℃의 범위에서, 상기 제2 버퍼층의 성장 온도가 1030~1300 ℃의 범위에서, 또한 상기 제1 버퍼층의 성장 온도가 상기 제2 버퍼층의 성장 온도와 동일하거나 낮은 Ⅲ족질화물 반도체소자의 제조 방법.
  16. 적어도 표면 부분이 AIN으로 이루어지는 결정 성장 기판 상에, Zr 또는 Hf로 이루어지는 단일 금속층을 형성하는 공정과,
    수소 분위기 중에서, 상기 단일 금속층에 온도 1000~1300 ℃의 열처리를 실시하여 상기 단일 금속층을 결정화하는 공정과,
    상기 단일 금속층 상에, AlxGa1-xN(0≤x≤1)으로 이루어지는 적어도 1층의 버퍼층으로 이루어지는 초기 성장층을 형성하여, Ⅲ족질화물 반도체 성장용 기판을 제작하는 공정과,
    상기 Ⅲ족질화물 반도체 성장용 기판의 상방에, 적어도 1층의 Ⅲ족질화물 반도체층을 에피택셜 성장시키는 공정과,
    상기 단일 금속층을 선택 에칭 함으로써, 상기 Ⅲ족질화물 반도체층과 상기 결정 성장 기판을 케미컬 리프트 오프에 의해 분리하고, Ⅲ족질화물 반도체 자립 기판을 획득하는 공정
    을 구비하는 것을 특징으로 하는 Ⅲ족질화물 반도체 자립 기판의 제조 방법.
  17. 제16항에 있어서,
    상기 Ⅲ족질화물 반도체 에피택셜 기판을 제작하는 공정에서, 상기 Ⅲ족질화물 반도체층을 최고 온도 900~1300 ℃의 범위에서 성장시키는 것을 포함하는 Ⅲ족질화물 반도체 자립 기판의 제조 방법.
KR1020117016554A 2008-12-26 2009-12-25 Ⅲ족질화물 반도체 성장용 기판, ⅲ족질화물 반도체 에피택셜 기판, ⅲ족질화물 반도체소자 및 ⅲ족질화물 반도체 자립 기판, 및, 이들의 제조 방법 Active KR101358541B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008332659 2008-12-26
JPJP-P-2008-332659 2008-12-26
JP2009293875A JP4809471B2 (ja) 2008-12-26 2009-12-25 Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
PCT/JP2009/071903 WO2010074346A1 (ja) 2008-12-26 2009-12-25 Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
JPJP-P-2009-293875 2009-12-25

Publications (2)

Publication Number Publication Date
KR20110099040A KR20110099040A (ko) 2011-09-05
KR101358541B1 true KR101358541B1 (ko) 2014-02-05

Family

ID=42287927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117016554A Active KR101358541B1 (ko) 2008-12-26 2009-12-25 Ⅲ족질화물 반도체 성장용 기판, ⅲ족질화물 반도체 에피택셜 기판, ⅲ족질화물 반도체소자 및 ⅲ족질화물 반도체 자립 기판, 및, 이들의 제조 방법

Country Status (6)

Country Link
US (1) US8736025B2 (ko)
EP (1) EP2378545A4 (ko)
JP (1) JP4809471B2 (ko)
KR (1) KR101358541B1 (ko)
CN (1) CN102326228B (ko)
WO (1) WO2010074346A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311391B (zh) * 2012-03-06 2016-07-20 展晶科技(深圳)有限公司 发光二极管晶粒及其制作方法
JP6017834B2 (ja) 2012-05-16 2016-11-02 Ｄｏｗａエレクトロニクス株式会社 半導体素子の製造方法ならびに半導体素子集合体および半導体素子
CN103400888A (zh) * 2013-08-22 2013-11-20 南京大学 高增益的AlGaN紫外雪崩光电探测器及其制备方法
CN114761630B (zh) * 2019-12-23 2024-07-19 日本碍子株式会社 AlN单晶板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2005268642A (ja) * 2004-03-19 2005-09-29 Uni Light Technology Inc 金属ベースを有する発光ダイオードの形成方法
JP2008091728A (ja) 2006-10-03 2008-04-17 Tohoku Techno Arch Co Ltd 半導体基板の製造方法及び半導体基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261031A (ja) * 1999-03-12 2000-09-22 Toyoda Gosei Co Ltd ＧａＮ系の半導体発光素子
JP2001122693A (ja) * 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2003224072A (ja) * 2002-01-29 2003-08-08 Matsushita Electric Ind Co Ltd 半導体構造物およびその製造方法
JP3821232B2 (ja) * 2003-04-15 2006-09-13 日立電線株式会社 エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
CN1538535A (zh) 2003-04-16 2004-10-20 威凯科技股份有限公司 氮化镓系化合物半导体的磊晶结构及其制作方法
KR20060059891A (ko) 2003-06-04 2006-06-02 유명철 수직 구조 화합물 반도체 디바이스의 제조 방법
JP2005005378A (ja) * 2003-06-10 2005-01-06 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその製造方法
US6884646B1 (en) 2004-03-10 2005-04-26 Uni Light Technology Inc. Method for forming an LED device with a metallic substrate
JP4189386B2 (ja) 2005-01-27 2008-12-03 ローム株式会社 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
DE602006017195D1 (de) 2005-04-04 2010-11-11 Dowa Holdings Co Ltd Verfahren zur Zucht von GaN-Einkristallen
JP4236122B2 (ja) 2006-10-03 2009-03-11 株式会社 東北テクノアーチ 半導体基板の製造方法
JP5060875B2 (ja) 2007-08-28 2012-10-31 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2005268642A (ja) * 2004-03-19 2005-09-29 Uni Light Technology Inc 金属ベースを有する発光ダイオードの形成方法
JP2008091728A (ja) 2006-10-03 2008-04-17 Tohoku Techno Arch Co Ltd 半導体基板の製造方法及び半導体基板

Also Published As

Publication number Publication date
WO2010074346A1 (ja) 2010-07-01
US8736025B2 (en) 2014-05-27
EP2378545A1 (en) 2011-10-19
CN102326228B (zh) 2014-03-05
CN102326228A (zh) 2012-01-18
JP2010171420A (ja) 2010-08-05
JP4809471B2 (ja) 2011-11-09
US20110254135A1 (en) 2011-10-20
KR20110099040A (ko) 2011-09-05
EP2378545A4 (en) 2013-07-10

Similar Documents

Publication Publication Date Title
TWI479541B (zh) A group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor semiconductor substrate, a group III nitride semiconductor device, and a group III nitride semiconductor self-supporting substrate, and a method of manufacturing the same
JP4088111B2 (ja) 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US7118934B2 (en) Porous substrate for epitaxial growth, method for manufacturing same, and method for manufacturing III-nitride semiconductor substrate
TWI570956B (zh) 三族氮化物半導體之製造方法
JP4457576B2 (ja) Ｉｉｉ−ｖ族化合物結晶およびその製造方法
EP2031642A2 (en) Group III nitride semiconductor and a manufacturing method thereof
KR101503618B1 (ko) Iii족 질화물 반도체 소자 제조용 기판의 제조 방법, iii족 질화물 반도체 자립 기판 또는 iii족 질화물 반도체 소자의 제조 방법, 및 iii족 질화물 성장용 기판
JP2007070154A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
KR101358541B1 (ko) Ⅲ족질화물 반도체 성장용 기판, ⅲ족질화물 반도체 에피택셜 기판, ⅲ족질화물 반도체소자 및 ⅲ족질화물 반도체 자립 기판, 및, 이들의 제조 방법
JP4554469B2 (ja) Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
JP5684551B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP5430467B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
JP5254263B2 (ja) Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
KR100678857B1 (ko) 질화물 반도체 소자 및 그 제조방법
JP2010278470A (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP5076094B2 (ja) Ｉｉｉ族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP2009292718A (ja) Ｉｉｉ−ｖ族化合物結晶含有体、およびｉｉｉ−ｖ族化合物結晶の製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20110715

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111223

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130523

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20131125

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20131227

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140127

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140127

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170102

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180103

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190103

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20200103

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210108

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20211215

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20231218

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20241216

Start annual number: 12

End annual number: 12