[go: up one dir, main page]

KR20100128275A - 열 기계 플립 칩 다이 본딩 - Google Patents

열 기계 플립 칩 다이 본딩 Download PDF

Info

Publication number
KR20100128275A
KR20100128275A KR1020107016008A KR20107016008A KR20100128275A KR 20100128275 A KR20100128275 A KR 20100128275A KR 1020107016008 A KR1020107016008 A KR 1020107016008A KR 20107016008 A KR20107016008 A KR 20107016008A KR 20100128275 A KR20100128275 A KR 20100128275A
Authority
KR
South Korea
Prior art keywords
substrate
bonding
die
copper pillar
dies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020107016008A
Other languages
English (en)
Other versions
KR101592044B1 (ko
Inventor
스티브 엑스. 리앙
Original Assignee
스카이워크스 솔루션즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈 인코포레이티드 filed Critical 스카이워크스 솔루션즈 인코포레이티드
Publication of KR20100128275A publication Critical patent/KR20100128275A/ko
Application granted granted Critical
Publication of KR101592044B1 publication Critical patent/KR101592044B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

기판에 플립 칩 다이를 본딩하는 열 기계 방법이 제공된다. 플립 칩 다이는 다이에 부착된 구리 부분과 구리 부분에 부착된 본딩 캡을 각기 갖는 복수의 구리 기둥 범프를 포함한다. 상기 방법은 복수의 구리 기둥 범프 각각의 본딩 캡이 기판상의 복수의 본딩 패드 중 대응하는 본딩 패드에 접촉하도록 기판상에 다이를 위치 결정하는 스텝 및 기판에 다이를 서모소닉 본딩하는 스텝을 포함한다.

Description

열 기계 플립 칩 다이 본딩{THERMAL MECHANICAL FLIP CHIP DIE BONDING}
본 발명은 일반적으로 반도체 장치 및 그것을 제작하는 방법에 관한 것이다. 특히, 하나 이상의 실시형태는 플립 칩 반도체 패키지 및 다이 접합 방법에 관한 것이다.
무선 주파수(RF) 부품 산업에서 널리 사용되는 하나의 반도체 패키징 기술을 "플립 칩" 패키징이라 칭한다. 플립 칩은 패키지 캐리어에 다이 또는 "칩"을 전기적으로 접속하는 방법을 말한다. 캐리어에 다이를 접속하기 위해 접합 와이어를 사용하는 표준 칩 및 와이어 패키징과 대조적으로 플립 칩 패키징에 있어서의 다이와 캐리어 사이의 상호접속은 다이의 표면상에 직접 위치되는 도전성 "범프"를 통하여 이루어진다. 이때, 범핑된 다이는 "플립드 오버(flipped over)"이며 캐리어에 직접 다이를 접속하는 범프에 의해 하방을 향하여 배치된다.
플립 칩 조립 공정은 일반적으로 3개의 주요 단계: 1) 다이의 범핑; 2) 기판 또는 보드에 범핑된 다이를 "하방을 향하여" 부착; 및 비도전성이지만 기계적으로 보호하는 재료의 기판 또는 보드와 다이 사이의 개구 공간을 충전하는 공정인 언더 필링(under-filling)을 포함한다. 플립 칩 소자에 대하여 여러 유형의 범프 및 범핑 공정이 사용된다. 예를 들면, 솔더 범핑은 (예를 들면, 프린팅, 스퍼터링 또는 유사한 기술에 의해) 접합 패드상에 언더범프 금속화를 배치하는 것을 포함한다. 다른 유형의 플립 칩 범핑으로는 "도골드 범핑"이 알려져 있다. 접합 패드는 소망의 도금 두께로 니켈층을 커버해서 범프의 기초를 형성한다. 이때, 보호를 위해 니켈 범프 위에 골드 도금층이 첨가된다. 접착제 범핑은 접합 패드 위에 배치된 언더범프 금속화 위에 전기적으로 도전성 접착제를 스텐실하는 다른 플립 칩 범핑 공정이다. 스텐실된 접착제는 그것이 경화된 후에 범프로서 이용된다.
골드 범핑은 골드 접합이 골드 재료의 모노리식 구조로 인한 우수한 접합력을 제공하므로 유리한 범핑 공정이다. 또한, 골드 접합은 일반적으로 솔더 또는 다른 도전성 재료와 비교할 때 우수한 고주파 성능 및 낮은 저항을 갖는다. 골드 범프는 소망의 범프 위치에서 금층을 적층하거나 다른 재료(예를 들면, 니켈)로 형성된 패드를 골드 도금함으로써 플립 칩 다이 상에 형성될 수 있다. 골드 범프를 갖는 플립 칩은 초음파 골드-골드 상호접속(GGI) 공정을 사용하여 골드 접합 패드에 의해 기판에 부착된다.
GGI는 GGI 본더라 불리는 기계를 사용하여 골드 범프와 골드 접합 패드가 압력 수두 하에 열 및 초음파 파워에 의해 함께 이어지는 열초음파 공정이다. 열초음파 공정 접속은 2개의 금층 사이의 고체상 접합에 의해 이루어진다. 하중 및 초음파 파워 하의 금(마이크로 용접)의 확산은 보이드 프리이고 모놀리식인 접합층으로서 골드-골드 접속을 생성한다. 초음파 GGI 공정은 대략 +/-10㎛의 장착 정밀도를 갖으며, 100㎛만큼 얇은 두께의 다이를 신뢰성있게 접합할 수 있다. 그러나, GGI 공정의 단점은 범프 및 패드 모두에 고가의 재료인 골드를 사용한다는 것이다.
골드-골드 열초음파 플립 칩 조립은 일반적으로 150℃보다 낮게 가열되는 무연의 저스트레스 어프로치 및 범프당 100g보다 작은 하중이다. 골드 범프에 의해 제공되는 양호한 접합력 및 전기적 성능을 결합하는 그러한 특징은 많은 응용에 대하여 매력적인 골드-골드 상호접속(GGI) 공정을 이룬다. 그러나, 상기 논의된 바와 같이, 금은 고가의 재료이므로 골드 범핑(및 골드 접합 패드를 갖는 기판을 제공하는 것)은 솔더 범핑보다 매우 고가이다.
구리 기둥 범핑은 이하 논의되는 이유로 솔더 범핑보다 유리할 수 있는 공정 및 구조이고, 또한 보다 저가이므로 골드 범핑보다 유리할 수 있다. 그러나, 구리 기둥 범프를 갖는 플립 칩에 대한 종래의 구리-주석 플립 칩 다이 접합은 다이/플럭스 배치, 솔더 리플로우, 및 플럭스 세정에 대한 분리된 단계를 종래 포함하는 조립 공정을 요구한다. 종래의 구리-주석 플립 칩 다이 접합 공정에 있어서, 웨이퍼는 처음 플럭스에 담그고 분리된 리플로우 공정이 웨이퍼와 기판 사이의 접속을 형성한 후에 기판상에 배치된다. 마지막으로, 웨이퍼 및 기판은 플럭스를 제거하기 위한 추가의 단계에서 세정된다. 이러한 조립 공정은 실질적으로 부품의 제조 비용을 증가시키고 전부는 아니지만 대부분은 GGI 공정 대신에 구리-주석 접합을 사용함으로써 성취되는 절약을 약화시킨다. 그러므로, GGI 공정이거나 구리-주석 접합이거나 종래의 다이 접합 공정은 여러 단점을 갖는다. 따라서, 적어도 몇몇 형태 및 실시형태는 구리 기둥 범핑에 통합되어 간이한 조립 공정과 함께 구리 기둥 범프의 저가이고 양호한 성능의 이점을 제공하는 일단계, 무플럭스 다이 접합 공정을 나타낸다.
일실시형태는 대응하는 하나 이상의 패드를 구비한 기판에 구리 부분과 본딩 캡을 포함하는 하나 이상의 구리 기둥 범프를 포함하는 다이를 본딩하는 방법에 관한 것이다. 본 실시행태에 있어서, 상기 방법은 상기 하나 이상의 구리 기둥 범프의 본딩 캡이 상기 하나 이상의 패드와 접촉하도록 상기 기판상에 상기 다이를 위치 결정하는 스텝과, 상기 기판에 상기 다이를 본딩하기 위해 상기 하나 이상의 구리 기둥 범프에 열 기계 에너지를 적용하는 스텝을 포함한다. 일실시예에 있어서, 상기 다이를 위치 결정하는 스텝과 열 기계 에너지를 적용하는 스텝은 실질적으로 동시에 수행될 수 있다. 다른 실시예에 있어서, 상기 본딩 캡은 솔더 캡일 수 있고, 열 기계 에너지를 적용하는 스텝은 상기 솔더 캡을 적어도 부분적으로 용융시켜서 상기 기판에 상기 다이를 본딩하기 위해 충분한 열 기계 에너지를 적용하는 스텝을 포함한다. 또 다른 실시예에 있어서, 열 기계 에너지를 적용하는 스텝은 상기 기판에 상기 다이를 가압하기 위해 기계적 압력을 적용하면서 상기 하나 이상의 구리 기둥 범프에 초음파 에너지를 적용하는 스텝을 포함한다. 상기 방법은 초음파 에너지와 기계적 압력을 적용하기 전에 상기 다이 및/또는 상기 기판을 예열하는 스텝을 포함할 수도 있다.
다른 실시형태에 의하면, 반도체 장치의 제조 방법은 각기 구리 부분과 본딩 캡을 포함하는 복수의 구리 기둥 범프를 형성하는 스텝과, 상기 복수의 구리 기둥 범프 중 하나 이상을 각각 포함하는 복수의 다이로 웨이퍼를 분리하는 스텝과, 기판상에 상기 복수의 다이를 위치 결정하는 스텝과, 상기 기판에 상기 복수의 다이를 서모소닉(thermosonic) 본딩하는 스텝을 포함한다. 일실시예에 있어서, 상기 기판은 복수의 도전성 패드(예컨대, 구리, 금, 니켈 등의 금속을 포함함)를 포함하고, 상기 기판상에 상기 복수의 다이를 위치 결정하는 스텝은 복수의 구리 기둥 범프 각각의 본딩 캡이 상기 복수의 도전성 패드 각각에 접촉하도록 상기 복수의 다이를 위치 결정하는 스텝을 포함한다. 다른 실시예에 있어서, 상기 본딩 캡은 솔더 캡을 포함하고, 상기 기판에 상기 복수의 다이를 서모소닉 본딩하는 스텝은 상기 솔더 캡을 적어도 부분적으로 용융시키기 위해 상기 복수의 구리 기둥 범프에 열에너지를 적용하는 스텝을 포함한다. 다른 실시예에 있어서, 상기 기판에 상기 복수의 다이를 서모소닉 본딩하는 스텝은 상기 복수의 구리 기둥 범프에 초음파 에너지를 적용하는 스텝과, 상기 기판에 상기 복수의 다이를 가압하기 위해 기계적 압력을 적용하는 스텝을 포함한다. 또 다른 실시예에 있어서, 상기 기판에 상기 복수의 다이를 서모소닉 본딩하는 스텝은 상기 복수의 다이를 예열한 후에 상기 기판에 상기 복수의 다이를 본딩하기 위해 초음파 에너지와 기계적 압력을 적용하는 스텝을 포함한다. 상기 방법은 상기 복수의 다이를 오버몰딩 화합물로 적어도 부분적으로 커버링하는 스텝을 더 포함할 수 있다.
다른 실시형태는 다이에 부착된 구리 부분과 상기 구리 부분에 부착된 본딩 캡을 각기 포함하는 복수의 구리 기둥 범프를 포함하는 플립 칩 다이를 기판에 본딩하는 방법을 지향한다. 본 실시형태에 있어서, 상기 방법은 복수의 구리 기둥 범프 각각의 본딩 캡이 상기 기판상의 복수의 본딩 패드 중 대응하는 각 본딩 패드에 접촉하도록 상기 기판상에 상기 다이를 위치 결정하는 스텝과, 상기 기판에 상기 다이를 서모소닉 본딩하는 스텝을 포함한다. 일실시예에 있어서, 상기 본딩 캡은 솔더 캡을 포함하고, 상기 기판에 상기 다이를 서모소닉 본딩하는 스텝은 상기 솔더 캡을 적어도 부분적으로 용융시켜서 상기 복수의 구리 기둥 범프와 상기 기판상의 복수의 본딩 패드 중 대응하는 본딩 패드 사이에 본딩을 형성하기 위해 상기 다이에 열 기계 에너지를 적용하는 스텝을 포함한다. 예컨대, 열 기계 에너지를 적용하는 스텝은 상기 기판에 상기 다이를 가압하기 위해 초음파 에너지를 적용하는 스텝과 기계적 압력을 적용하는 스텝을 포함할 수 있다. 상기 서모소닉 본딩 스텝은 상기 다이 및/또는 상기 기판을 예열하는 스텝을 선택적으로 포함할 수도 있다. 상기 스텝은 개별적으로 또는 실질적으로 동시에 수행될 수 있다.
예시적 실시예 및 실시형태의 또 다른 실시예, 실시형태 및 장점을 이하에 상세히 설명한다. 또한, 상기 정보와 이하의 설명은 다양한 실시예 및 실시형태의 예시일 뿐이고, 제시한 실시예 및 실시형태의 본질 및 특성의 이해를 위한 개관 또는 구조를 제공하기 위한 것임을 이해해야 한다. 첨부 도면은 다양한 실시예 및 실시형태의 예시와 추가적인 이해를 위해 제공되고, 본 명세서의 일부에 포함되고, 본 명세서의 일부를 구성하기 위해 포함된 것이다. 본 명세서의 나머지 부분과 도면은 모두 설명되고 제시되는 실시예와 실시형태의 원리와 동작을 설명하기 위해 제공된다.
적어도 일실시형태의 각종 형태는 첨부 도면을 참조하여 이하 논의된다. 일정한 비율로 도시되도록 의도된 것이 아닌 도면에 있어서, 여러 도면에서의 나타내어지는 각각의 동일한 또는 거의 동일한 구성요소는 동일한 참조번호에 의해 지시된다. 명료화를 위해서 모든 도면에서 구성요소에 라벨링되지 않을 수도 있다. 도면은 도시 및 예시의 목적으로 제공되고 본 발명의 한정을 정의하도록 의도되지 않는다.
도 1은 본 발명의 형태에 의한 공정의 일례를 나타내는 흐름도이며;
도 2는 웨이퍼의 일례의 단면도이며;
도 3은 구리 기둥 범프가 부착된 도 2의 웨이터의 단면도이며;
도 4는 도금된 기판의 일례의 단면도이며;
도 5는 본 발명의 형태에 의한 도 4의 도금된 기판에 접합된 다이의 단면도이고;
도 6은 오버몰딩 및 언더필링된 도 5의 기판의 단면도이다.
적어도 몇몇 양상 및 실시형태는 플립 칩 다이 접합 기술 및 공정, 및 그것에 의해 이루어진 장치를 나타낸다. 상기 논의된 바와 같이, 기판 상호접속 구리-주석 접합 방법에 대한 종래의 플립 칩은 소망하지 않는 다단계 조립 공정을 요구한다. 골드-골드 상호접속(GGI) 공정이 보다 간이하고 정확할 수 있지만, 골드는 고가이므로 골드 범핑된 다이를 사용하는 것은 종종 소망되지 않을 수 있다. 본 발명의 적어도 몇몇 형태에 의하면, 플립 칩 접합 방법은 웨이퍼 상의 구리 기둥 범프와 기판의 도전성 패드 사이의 접합을 성취하기 위해 압력 하에 열 및 초음파 에너지가 가해질 수 있는 열초음파 다이 접합 공정을 포함할 수 있다. 상기 논의된 바와 같이, 열초음파 접합은 골드 범핑된 다이와 기판의 금 패드 사이에 순수한 골드 접합을 형성하기 위해 GGI 본더에서 사용된다. 그러나, 그러한 골드 접합은 균질이고, 골드는 상당히 잘 부러지는 많은 솔더 합금, 특히 무연 솔더 합금과 달리 부드럽고 탄성이 있는 금속으로 알려져 있다. 놀랍게도, 구리 기둥 펌프는 이질적인 재료이고 무연 솔더도 사용된다는 사실에도 불구하고 열초음파 공정은 구리 기둥 범프에 성공적으로 적용될 수 있다는 것을 발견하였다. 열초음파 다이 접합 방법의 각종 형태 및 실시형태가 첨부 도면을 참조하여 이하 논의된다.
여기서 논의된 방법 및 장치의 실시형태는 이하의 내용에서 설명되거나 첨부 도면에 도시된 구성요소의 상세한 구성 및 배열로의 적용에 한정되지 않는다는 것을 인식해야 한다. 상기 방법 및 장치는 다른 실시형태로 구현되고 실시될 수 있거나 다양한 방식으로 수행될 수 있다. 특정 임플리먼테이션의 예는 예시의 목적만을 위해 여기에 제공된 것이고, 한정을 의도한 것은 아니다. 특히, 하나 이상의 실시형태와 관련되어 논의된 스텝, 요소 및 특징은 다른 실시형태에 있어서 유사한 역할이 배제되는 것을 의도하지 않는다. 또한, 여기서 사용된 표현 및 용어는 설명을 위한 것이고 한정으로서 간주되지 않아야 한다. 여기서 사용된 "포함한다", "구성된다", "구비한다", "내포한다", "수반한다", 및 그 변형은 이하에 나열된 아이템과 그 등가물뿐만 아니라 추가적인 아이템을 포함하는 것을 의미한다.
반도체 장치의 제조 프로세스 및 방법의 일실시예의 플로우 다이어그램이 도 1에 도시되어 있다. 상기 프로세스의 실시예 및 실시형태는 도 1을 계속해서 참조하여 이하에 설명된다.
일실시형태에 의하면, 반도체 장치 제조 프로세스는, 도 1에 스텝(100)으로 도시된 바와 같이, 웨이퍼 범핑 프로세스에서 반도체 웨이퍼에 "범프"를 부착하는 스텝을 포함할 수 있다. 도 2를 참조하면, 반도체 웨이퍼(200)의 일실시예가 도시되어 있다. 웨이퍼는, 후술하는 바와 같이, 웨이퍼(100)가 기판에 플립칩을 마운팅하도록 범프가 부착되는 패드(202) 및 다이(220)를 포함할 수 있다. 하나 이상의 실시형태에 있어서, 범핑의 전체 프로세스는 웨이퍼 레벨에서 이루어질 수 있기 때문에 웨이퍼(200)는 복수의 다이(220)를 포함할 수 있다는 것을 인식해야 한다. 범핑된 웨이퍼는, 후술하는 바와 같이, 보드 또는 기판상에 마운팅되는 개별 플립 칩으로 분리[도 1에서 스텝(102)]될 수 있다. 대안으로서, 범핑 프로세스는 복수의 다이(또는 복수의 모듈, 각 모듈은 둘 이상의 다이를 포함함)를 포함하는 웨이퍼가 개별 칩으로 분리되고, 각 칩은 개별적으로 범핑될 수 있는 바와 같이, 칩 레벨에서 이루어질 수 있다. 따라서, 웨이퍼(200)와 관련되어 사용되는 "웨이퍼"라는 용어는 복수의 다이 또는 그 위에 배치된 모듈, 개별 다이 또는 둘 이상의 다이로 이루어진 개별 모듈을 구비한 반도체 웨이퍼의 전체 또는 일부를 포함하는 것으로 의도된다. 또한, 여기서 사용된 "다이 본딩"(및 유사 표현)이라는 용어는 기판에 웨이퍼(하나 이상의 다이를 포함함)를 본딩하는 것을 나타내는 것으로 의도된다.
일실시형태에 있어서, 웨이퍼를 범핑하는 스텝[스텝(100)]은 구리 기둥 범핑 프로세스를 수행하는 스텝을 포함할 수 있다. 도 3에는 패드(202)에 부착된 구리 기둥 범프(204)를 가진 웨이퍼(200)의 일실시예가 도시되어 있다. 구리 기둥 범프(204)는 두개의 부분, 즉 구리 기둥(206) 및 본딩 캡(208)을 포함한다. 일실시예에 있어서, 본딩 캡은 솔더 탭이고, 기둥(206)은 실린더 형상이다. 그러나, 본 발명은 이에 한정되지 않고, 본딩 캡(208)은 예컨대 금과 같은 솔더 이외의 물질을 포함할 수 있고, 구리 기둥(206)은 실린더 형상이 아닌 다른 형상을 가질 수 있다는 것을 인식해야 한다. 구리 기둥 범프는 다양한 이유로 순수 솔더 범프가 바람직하다. 구리 기둥 범프는 통상적으로 솔더 합금에 비해 구리의 더 큰 도전성으로 인해 향상된 열적 특성에 의해 더 좋은 전기 접속을 제공한다. 또한, 구리 기둥 범프는 구리 실린더이므로 동일 높이의 구상(spherical)의 솔더 범프보다 폭이 좁을 수 있다. 따라서, 구리 기둥 범프는 더 미세한 접속 격자를 용이하게 할 수 있다. 따라서, 종래의 구리-주석 본딩 프로세스와 관련된 멀티-스텝 어셈블리와 클린-업 절차를 필요로 하지 않는 장치와 구리 기둥 범프를 본딩하기 위한 본 발명의 실시형태에 의한 방법이 유리할 수 있다.
일실시예에서, 계속 도 3을 참조하면 구리 기둥(206)은 높이가 대략 60~70 마이크로미터(㎛)일 것이다. 다수의 출원에서 무연의 "녹색" 구성 요소를 제공하거나 적어도 납의 최소의 양을 사용하는 것이 바람직하다. 따라서, 적어도 일부 실시예에서, 접합 캡(208)은 골드 등의 무연 땜납 합금이나 금속을 포함할 수 있다. 이 경우에 접합 캡(208)이 땜납을 포함하면 땜납 합금은 높은 주석 함유량을 가질 수 있다. 대안으로, 접합 캡(208)은 공융 주석-납 솔더를 포함할 수 있다. 구리 기둥 범프(204)를 제조하기 위해 범핑 스텝(100)은 구리 기둥(206)이 패드(102)에 전기 도금되고, 접합 캡(208)이 구리 실린더(206)상에 부착되는 2단계의 전기 도금 공정을 포함할 수 있다.
상술된 바와 같이, 적어도 일실시형태에서 구리 기둥 범프(204)가 웨이퍼(200)에 부착된 후에, 웨이퍼(200)는 기판에 실장되는 플립 칩일수 있는 개개의 다이(216)에 분리될 수 있다(도 1에서 스텝 102). 웨이퍼가 분리될 수 있어서 각 개개의 다이가 하나 이상의 그리고 일반적으로 몇몇의 구리 기둥 범프를 포함할 수 있다.
도 4를 참조하면, 기판의 일실시예의 일부가 예시된다. 기판(210)은 웨이퍼(또는 분리 다이)의 구리 기둥 범프가 부착될 수 있는 도전성 패드(212)를 포함할 수 있다. 일실시예에서, 기판(210)은 골드 피니싱으로 FR4 등의 통상의 라미네이트 기판일 수 있어서 패드(212)가 금(또는 적어도 도금됨)으로 형성된다. 그러나 패드는, 예를 들면 구리, 은, 팔라듐, 또는 땜납 등의 금 이외의 도전성 물질이나 금속을 대안으로 포함할 수 있다. 다이를 패드(212)에 접합하기 전에, 골드 패드(212)는 당업자에게 알려진 바와 같이, 플라즈마 세정 처리를 사용하여 세정될 수 있다. 이 세정은 접합을 위한 기판을 준비하는 스텝(104)(도 1 참조)의 일부일 수 있다. 준비 스텝(104)은 유전체층(솔더 마스크 등)(214)을 부착하는 것을 포함할 수도 있다. 스텝(104)은 다음 스텝(100 및 102)으로서 도 1에 예시되었지만 본 발명이 한정되지 않는 것으로 평가되고, 스텝(104)은 접합[예를 들면, 스텝(106)]에 앞서 언제라도 실행될 수 있다.
다음 스텝(106)은 하나 이상의 다이[분리 웨이퍼(200)로부터]를 기판(210)에 접합하는 것을 포함할 수 있다. 도 5를 참조하면, 기판(210)에 접합을 위한 준비가 위치되는 플립 칩 다이(216)[상기 검토된 구리 기둥 범프(204)를 가짐]의 일실시예가 예시된다. 일실시형태에 의하면, 접합 스텝(106)은 열 기계 에너지가 다이(216)와 기판(210) 사이의 접속을 이루기 위해 사용되는 열기계적 다이 접합 처리를 포함할 수 있다. 그러한 또는 유사한 기계는 통상의 GGI 본더가 열 기계 에너지를 가하기 위해 사용될 수 있다. 예를 들면, 기판(210), 및 다이(216)는 접합 기계(GGI 처리 동안 이루어질 때)의 압력 헤드에 배치될 수 있다. 기계는 열 에너지를 제공하도록 컨트롤되어 구리 기둥 범프(204)의 솔더 캡(208)을 용융할 수 있고 압력 헤드가 기계적 에너지를 공급하는 동안에 다이(216)를 기판(210)에 프레싱한다. 열 기계 에너지의 조합은 접합 캡(208)을 충분히 변형시켜 구리 기둥 범프가 기판(210)의 도전성 패드(212)에 접합되고 기판(210)에 다이(216)의 접속을 이루게 한다. 예를 들면, 접합 캡(208)이 솔더 캡이면 충분한 열 에너지와 기계적 압력의 조합이 솔더 캡(208)에 적어도 용융을 부분적으로 가해져 구리 기둥 범프를 기판(210)의 도전성 패드(212)에 접합한다.
일실시형태에서 다이는, 예를 들면 솔더 캡(208)이 사용되는 곳에서 땜납을 연화시키도록 예열될 수 있다. 기판(210)은 접합을 향상시키기 위해 가열될 수도 있다. 그 후 접합 기계는 압력 헤드가 다이를 기판에 기계적으로 프레싱하는 동안 초음파 에너지를 가할 수 있다. 솔더 캡이 되는 접합 캡(208)의 실시예에서 접합 기계의 압력 헤드에 의해 공급되는 압력의 조합에서 초음파 에너지는 솔더 캡(208)을 용해하기 위한 제한된 기계적인 리플로우 처리로서 작동하여 다이(216)와 기판(210) 사이의 영구 접속을 형성할 수 있다. 서모소닉 접합 처리는, 분리된 준비, 리플로우, 및 세정 스텝을 요구하는 통상의 처리와 달리 단일 스텝으로 기판에 다이의 접합을 이룰 수 있다. 또한, 본 발명의 실시형태에 의한 서모소닉 다이 접합은 플럭스없는 처리이므로 오염을 최소화하는 것을 용이하게 한다. 이것은 특히 플럭스 잔사에 의해 오염에 매우 민감한 벌크 초음파(BAW)나 다른 MEMS 장치 등의 구성 요소의 제조에 대해 이점일 수 있다.
일실시예에서, 성공적인 접합은 구리 기둥 범프를 갖는 다이와 골드 패드를 갖는 기판 사이에 이루어졌다. 이 실시예에서, 순수 주석 땜납은 솔더 캡(208)에 대해 이용되었다. 접합 전에, 기판의 골드 패드는 플라즈마 세정 처리를 이용해서 세정되었다. Panasonic사의 PSX303 플라즈마 세정 기계가 이용되었다. 기계는 600Watts와 20Pascals의 가스 압력의 작동 전력으로 세정에 대해 아르곤 가스를 이용한다. 아르곤 가스는 30초 동안 분당 5millimiters의 흐름 속도로 기판 패드에 적용되었다. 대략 12Newtons의 압력이 대략 절반의 Watts의 초음파 전력으로 접합에 이용되었다. 대략 섭씨 260°의 온도가 순수 주석 땜납의 용해에 이용되었고, 접합 시간은 대략 0.3초 이었다. 다른 온도, 압력 및/또는 초음파 에너지가 순수 주석 외의 땜납 합금을 갖는 구리 기둥 범프에 대해 필요하게 되는 것으로 평가되고, 본 발명은 순수 주석 땜납에 한정되는 것은 아니다. 접합 후에, 다이와 기판은 다이와 기판 사이에 열기계적으로 형성된 접합의 기계적인 성질을 시험하기 위해 다이 전단 시험을 받게 되었다. 구리 기둥 범프당 평균 다이 전단력은 대략 43 grams 이었다. 고장점이 주석 땜납된 것으로 관찰되었다.
도 1을 다시 참조하면 다이가 기판에 접합된 후에 유닛이 더 처리되어 구성 요소(스텝 108)의 패키징을 완료하였다. 이것은 플립 칩 장치로 통상적으로 되므로 저충전과 오버몰딩을 포함할뿐만 아니라, 다이에 접속을 형성하고 선택적으로 볼 그리드 어레이(또는 다른 접속 구조)를 기판에 부착하는 것을 포함할 수 있다. 도 6을 참조하면, 기판(210)에 접합되는 다이(216)의 실시예와 다이(216)를 통해 지정되는 오버몰딩 합성(218)이 나타나게 된다. 접합 캡(208)은 접합 처리(예를 들면, 솔더 캡이 사용되는 곳의 땜납이 용해되어서 형상이 변화됨)에 의해 변형되어 기판(210)의 패드(212)에 접합되는 것을 볼 수 있다.
상술한 바와 같이, 통상의 구리 주석 다이 접합 처리는 플럭스 부착, 땜납 리플로잉, 및 플럭스 세정을 포함하는 일반적으로 분리된 몇몇의 어셈블리 스텝을 요구하고, 구리 주석 다이 접합의 통상적인 이용에 비용이 들고 불편하다. 대조적으로, 본 발명의 관점과 실시형태에 의한 열기계적 다이 접합 처리는 간단한 처리 플로우와 낮은 어셈블리 비용을 갖는 플럭스 프리 처리이다. 적어도 일실시형태에서, 열 기계 에너지는 기판에 다이의 처리 동안 가해지고 원스텝 다이 집합 처리를 용이하게 한다.
따라서, 적어도 일실시형태에서 몇몇 관점을 설명하면 다양한 대안, 변경, 및 개량이 당업자들에게 쉽게 고안할 수 있는 것으로 평가된다. 예를 들면, 충전 전류(및 충전 전력)는 최대로 허용가능한 입력 전류와 최대로 허용가능한 베터리 충전 전류 이외의 입력에 의거하여 조절될 수 있다. 그러한 대안, 변경, 및 개량은 본 출원의 일부로서 의도되고 본 발명의 범위 내에서 의도된다. 따라서, 이전 명세서와 도면은 실시예만의 방법이며 본 발명의 범위는 첨부된 클레임과 그들의 균등물의 적절한 구조로 결정된다.

Claims (19)

  1. 대응하는 하나 이상의 패드를 갖는 기판에 구리 부분과 본딩 캡을 구비한 하나 이상의 구리 기둥 범프를 포함하는 다이를 본딩하는 방법으로서:
    상기 하나 이상의 구리 기둥 범프의 본딩 캡이 상기 하나 이상의 패드와 접촉하도록 상기 기판상에 상기 다이를 위치 결정하는 스텝; 및
    상기 기판에 상기 다이를 본딩하기 위해 상기 하나 이상의 구리 기둥 범프에 열 기계 에너지를 적용하는 스텝을 포함하는 것을 특징으로 하는 다이를 본딩하는 방법.
  2. 제 1 항에 있어서,
    상기 다이를 위치 결정하는 스텝 및 열 기계 에너지를 적용하는 스텝은 실질적으로 동시에 수행되는 것을 특징으로 하는 다이를 본딩하는 방법.
  3. 제 1 항에 있어서,
    상기 본딩 캡은 솔더 캡을 포함하는 것을 특징으로 하는 다이를 본딩하는 방법.
  4. 제 3 항에 있어서,
    상기 열 기계 에너지를 적용하는 스텝은 상기 솔더 캡을 적어도 부분적으로 용융시켜서 상기 기판에 상기 다이를 본딩하기 위해 충분한 열 기계 에너지를 적용하는 스텝을 포함하는 것을 특징으로 하는 다이를 본딩하는 방법.
  5. 제 1 항에 있어서,
    상기 열 기계 에너지를 적용하는 스텝은 상기 기판에 상기 다이를 가압하기 위해 기계적 압력을 적용하면서 상기 하나 이상의 구리 기둥 범프에 초음파 에너지를 적용하는 스텝을 포함하는 것을 특징으로 하는 다이를 본딩하는 방법.
  6. 제 5 항에 있어서,
    상기 초음파 에너지와 기계적 압력을 적용하기 전에 상기 다이를 예열하는 스텝을 더 포함하는 것을 특징으로 하는 다이를 본딩하는 방법.
  7. 제 5 항에 있어서,
    상기 초음파 에너지와 기계적 압력을 적용하기 전에 상기 기판을 예열하는 스텝을 더 포함하는 것을 특징으로 하는 다이를 본딩하는 방법.
  8. 각기 구리 부분과 본딩 캡을 포함하는 복수의 구리 기둥 범프를 웨이퍼상에 형성하는 스텝;
    상기 복수의 구리 기둥 범프 중 하나 이상의 구리 기둥 범프를 각각 포함하는 복수의 다이로 상기 웨이퍼를 분리하는 스텝;
    기판상에 상기 복수의 다이를 위치 결정하는 스텝; 및
    상기 기판에 상기 복수의 다이를 서모소닉 본딩하는 스텝을 포함하는 것을 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 기판은 복수의 도전성 패드를 포함하고, 상기 기판상에 상기 복수의 다이를 위치 결정하는 스텝은 복수의 구리 기둥 범프 각각의 본딩 캡이 상기 복수의 도전성 패드 각각에 접촉하도록 상기 복수의 다이를 위치 결정하는 스텝을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 각 구리 기둥 범프의 본딩 캡은 솔더 캡을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 기판에 상기 복수의 다이를 서모소닉 본딩하는 스텝은 상기 솔더 캡을 적어도 부분적으로 용용시키기 위해 상기 복수의 구리 기둥 범프에 열에너지를 적용하는 스텝을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 9 항에 있어서,
    상기 기판에 상기 복수의 다이를 서모소닉 본딩하는 스텝은 상기 복수의 구리 기둥 범프에 초음파 에너지를 적용하는 스텝, 및 상기 기판에 상기 복수의 다이를 가압하기 위해 기계적 압력을 적용하는 스텝을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 9 항에 있어서,
    상기 기판에 상기 복수의 다이를 서모소닉 본딩하는 스텝은 상기 복수의 다이를 예열한 후에 상기 기판에 상기 복수의 다이를 본딩하기 위해 초음파 에너지와 기계적 압력을 적용하는 스텝을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 8 항에 있어서,
    상기 복수의 다이를 오버몰딩 화합물로 적어도 부분적으로 커버링하는 스텝을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 다이에 부착된 구리 부분과 상기 구리 부분에 부착된 본딩 캡을 각기 포함하는 복수의 구리 기둥 범프를 포함하는 플립 칩 다이를 기판에 본딩하는 방법으로서:
    복수의 구리 기둥 범프 각각의 본딩 캡이 상기 기판상의 복수의 본딩 패드 중 대응하는 각 본딩 패드에 접촉하도록 상기 기판상에 상기 다이를 위치 결정하는 스텝; 및
    상기 기판에 상기 다이를 서모소닉 본딩하는 스텝을 포함하는 것을 특징으로 하는 플립 칩 다이를 기판에 본딩하는 방법.
  16. 제 15 항에 있어서,
    상기 본딩 캡은 솔더 캡을 포함하는 것을 특징으로 하는 플립 칩 다이를 기판에 본딩하는 방법.
  17. 제 16 항에 있어서,
    상기 기판에 상기 다이를 서모소닉 본딩하는 스텝은 상기 솔더 캡을 적어도 부분적으로 용융시켜서 상기 복수의 구리 기둥 범프와 상기 기판상의 대응하는 복수의 본딩 패드 사이에 본딩을 형성하기 위해 상기 다이에 열 기계 에너지를 적용하는 스텝을 포함하는 것을 특징으로 하는 플립 칩 다이를 기판에 본딩하는 방법.
  18. 제 17 항에 있어서,
    상기 열 기계 에너지를 적용하는 스텝은 초음파 에너지와 기계적 압력을 적용하는 스텝을 포함하는 것을 특징으로 하는 플립 칩 다이를 기판에 본딩하는 방법.
  19. 제 15 항에 있어서,
    상기 기판에 상기 다이를 서모소닉 본딩하는 스텝은 상기 다이 및 상기 기판 중 하나 이상을 예열한 후에 상기 기판에 상기 다이를 가압하기 위해 기계적 압력을 적용하면서 상기 복수의 구리 기둥 범프에 초음파 에너지를 적용하는 스텝을 포함하는 것을 특징으로 하는 플립 칩 다이를 기판에 본딩하는 방법.
KR1020107016008A 2007-12-17 2008-11-10 열 기계 플립 칩 다이 본딩 Active KR101592044B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/957,730 2007-12-17
US11/957,730 US7642135B2 (en) 2007-12-17 2007-12-17 Thermal mechanical flip chip die bonding

Publications (2)

Publication Number Publication Date
KR20100128275A true KR20100128275A (ko) 2010-12-07
KR101592044B1 KR101592044B1 (ko) 2016-02-05

Family

ID=40753809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107016008A Active KR101592044B1 (ko) 2007-12-17 2008-11-10 열 기계 플립 칩 다이 본딩

Country Status (6)

Country Link
US (1) US7642135B2 (ko)
EP (1) EP2232543A4 (ko)
KR (1) KR101592044B1 (ko)
CN (1) CN101939832A (ko)
TW (1) TWI428967B (ko)
WO (1) WO2009079114A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170121743A (ko) * 2015-02-25 2017-11-02 인텔 코포레이션 마이크로전자 구조체 내의 상호연결 패드를 위한 표면 마감부

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007028288B4 (de) * 2007-06-20 2013-06-06 Epcos Ag Mit akustischen Wellen arbeitendes MEMS Bauelement und Verfahren zur Herstellung
DE102008063401A1 (de) * 2008-12-31 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
US8546254B2 (en) * 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
TW201214584A (en) * 2010-09-23 2012-04-01 Walton Advanced Eng Inc Flip-chip bonding method to reduce voids in underfill material
TWI478303B (zh) 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
EP2671251A2 (de) 2011-02-02 2013-12-11 Pac Tech - Packaging Technologies GmbH Verfahren und vorrichtung zur elektrischen kontaktierung von anschlussflächen zweier substrate
US8939346B2 (en) 2011-02-15 2015-01-27 International Business Machines Corporation Methods and systems involving soldering
US8604597B2 (en) * 2011-04-28 2013-12-10 Monolithic Power Systems, Inc. Multi-die packages incorporating flip chip dies and associated packaging methods
US8513795B2 (en) 2011-12-27 2013-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. 3D IC configuration with contactless communication
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US10192804B2 (en) * 2012-07-09 2019-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace packaging structure and method for forming the same
JP5967678B2 (ja) * 2012-09-24 2016-08-10 国立研究開発法人産業技術総合研究所 半導体装置の製造方法、及び半導体製造装置
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
CN102931108B (zh) * 2012-10-10 2014-04-30 矽力杰半导体技术(杭州)有限公司 一种倒装芯片封装方法
US8932909B2 (en) 2012-11-14 2015-01-13 International Business Machines Corporation Thermocompression for semiconductor chip assembly
JP6161380B2 (ja) * 2013-04-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6147689B2 (ja) * 2014-03-05 2017-06-14 株式会社東芝 Ｍｅｍｓ装置
US10032699B1 (en) * 2014-04-28 2018-07-24 Amkor Technology, Inc. Flip chip self-alignment features for substrate and leadframe applications
DE102015116081A1 (de) * 2015-09-23 2017-03-23 Infineon Technologies Ag Elektronisches Sensorbauelement mit einem Flip-Chip-montierten Halbleiterchip und einem Substrat mit einer Öffnung
US9875986B2 (en) 2015-10-09 2018-01-23 International Business Machines Corporation Micro-scrub process for fluxless micro-bump bonding
US9806043B2 (en) 2016-03-03 2017-10-31 Infineon Technologies Ag Method of manufacturing molded semiconductor packages having an optical inspection feature
WO2018117361A1 (ko) * 2016-12-23 2018-06-28 주식회사 루멘스 마이크로 엘이디 모듈 및 그 제조방법
JP6534700B2 (ja) * 2017-04-28 2019-06-26 アオイ電子株式会社 半導体装置の製造方法
TWI647769B (zh) * 2018-02-14 2019-01-11 矽品精密工業股份有限公司 電子封裝件之製法
CN109065509A (zh) * 2018-08-10 2018-12-21 付伟 带有单围堰及外移通孔的芯片封装结构及其制作方法
CN110233110B (zh) * 2019-05-30 2021-04-27 同辉电子科技股份有限公司 一种GaN倒装芯片的焊接方法
US11316550B2 (en) 2020-01-15 2022-04-26 Skyworks Solutions, Inc. Biasing of cascode power amplifiers for multiple power supply domains
US12334885B2 (en) 2021-07-09 2025-06-17 Skyworks Solutions, Inc. Biasing of cascode power amplifiers for multiple operating modes

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3470611A (en) * 1967-04-11 1969-10-07 Corning Glass Works Semiconductor device assembly method
JPH07115109A (ja) * 1993-10-15 1995-05-02 Nec Corp フリップチップボンディング方法及び装置
JP2000174059A (ja) * 1998-12-09 2000-06-23 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
JP2002158257A (ja) * 2000-11-16 2002-05-31 Mitsubishi Electric Corp フリップチップボンディング方法
US7087458B2 (en) * 2002-10-30 2006-08-08 Advanpack Solutions Pte. Ltd. Method for fabricating a flip chip package with pillar bump and no flow underfill
FR2857153B1 (fr) * 2003-07-01 2005-08-26 Commissariat Energie Atomique Micro-commutateur bistable a faible consommation.
KR100604334B1 (ko) * 2003-11-25 2006-08-08 (주)케이나인 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법
US7279359B2 (en) * 2004-09-23 2007-10-09 Intel Corporation High performance amine based no-flow underfill materials for flip chip applications
US7223695B2 (en) * 2004-09-30 2007-05-29 Intel Corporation Methods to deposit metal alloy barrier layers
US7505284B2 (en) * 2005-05-12 2009-03-17 International Business Machines Corporation System for assembling electronic components of an electronic system
TW200731430A (en) * 2006-02-08 2007-08-16 Jung-Tang Huang Controllable method for manufacturing uniform planarity of plating-based solder bumps on multi-layer flip chip used in the three-dimensional packaging

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170121743A (ko) * 2015-02-25 2017-11-02 인텔 코포레이션 마이크로전자 구조체 내의 상호연결 패드를 위한 표면 마감부
KR20220054886A (ko) * 2015-02-25 2022-05-03 인텔 코포레이션 마이크로전자 구조체 내의 상호연결 패드를 위한 표면 마감부
KR20230071195A (ko) * 2015-02-25 2023-05-23 인텔 코포레이션 마이크로전자 구조체, 그 제조 방법 및 그를 포함하는 전자 시스템

Also Published As

Publication number Publication date
KR101592044B1 (ko) 2016-02-05
EP2232543A2 (en) 2010-09-29
EP2232543A4 (en) 2012-05-16
US20090155955A1 (en) 2009-06-18
US7642135B2 (en) 2010-01-05
CN101939832A (zh) 2011-01-05
WO2009079114A3 (en) 2009-08-13
TWI428967B (zh) 2014-03-01
WO2009079114A2 (en) 2009-06-25
TW200941564A (en) 2009-10-01

Similar Documents

Publication Publication Date Title
KR101592044B1 (ko) 열 기계 플립 칩 다이 본딩
TWI431701B (zh) 可熔ｉ／ｏ互連系統與涉及基板安裝之柱狀凸塊的覆晶封裝方法
JP4262672B2 (ja) 半導体装置およびその製造方法
US6214642B1 (en) Area array stud bump flip chip device and assembly process
EP1386356B1 (en) Fluxless flip chip interconnection
JP6050308B2 (ja) スタッドバンプとそのパッケージ構造、および、その製造方法
JPH1197480A (ja) 導電性接着剤による相互接続構造物
TWI284973B (en) Flip-chip joint structure, and fabricating process thereof
US20060255474A1 (en) Packaging structure and method
CN113808953B (zh) 功率模块中不同元件的批量焊接
US6998293B2 (en) Flip-chip bonding method
US20020089836A1 (en) Injection molded underfill package and method of assembly
KR20100080352A (ko) 금속 범프를 가진 반도체 패키지 기판
US9601374B2 (en) Semiconductor die assembly
KR20130100441A (ko) 복합구조의 범프를 사용하여 이루어지는 플립칩 패키지의 제조방법 및 이에 의해 제조된 플립칩 패키지
JP2001094004A (ja) 半導体装置、外部接続端子構造体及び半導体装置の製造方法
HK1149852A (en) Thermal mechanical flip chip die bonding
JP3906130B2 (ja) 半導体装置の製造方法
JP2010263200A (ja) 半導体装置の製造方法およびこの方法に用いる圧力容器
EP3248216A1 (en) Method of generating a power semiconductor module
JP3826737B2 (ja) 半導体装置の製造方法
JP3674550B2 (ja) 半導体装置
JPH1022337A (ja) 半導体チップの接合方法
JPH10303059A (ja) 多レベル相互接続技術を有するコンデンサ
US20080093734A1 (en) High Density IC Module

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20100719

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20131111

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20141008

Patent event code: PE09021S01D

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150409

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20150925

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20150409

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20141008

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20151030

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20150925

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20151216

Appeal identifier: 2015101006494

Request date: 20151030

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20151030

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20151030

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20150609

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20141208

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20131111

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20151216

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20151202

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160129

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160129

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20190114

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20200114

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20200114

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210118

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20220117

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20240110

Start annual number: 9

End annual number: 9