[go: up one dir, main page]

KR20100035140A - 고애스펙트비 구조의 식각시 마이크로로딩의 감소 방법 - Google Patents

고애스펙트비 구조의 식각시 마이크로로딩의 감소 방법 Download PDF

Info

Publication number
KR20100035140A
KR20100035140A KR1020097027614A KR20097027614A KR20100035140A KR 20100035140 A KR20100035140 A KR 20100035140A KR 1020097027614 A KR1020097027614 A KR 1020097027614A KR 20097027614 A KR20097027614 A KR 20097027614A KR 20100035140 A KR20100035140 A KR 20100035140A
Authority
KR
South Korea
Prior art keywords
feature
etching
conductive layer
aspect ratio
wider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020097027614A
Other languages
English (en)
Other versions
KR101494923B1 (ko
Inventor
쳰 푸
선?? 류
원철 이
브라이언 푸
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20100035140A publication Critical patent/KR20100035140A/ko
Application granted granted Critical
Publication of KR101494923B1 publication Critical patent/KR101494923B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

도전층에 상이한 애스펙트비의 피쳐를 식각하는 방법이 제공된다. 그 방법은, 도전층 상부에 애스펙트비 종속 증착을 증착하는 단계와, 도전층의 애스펙트비 종속 식각에 의해 도전층에 피쳐를 식각하는 단계와, 증착 단계 및 식각 단계를 적어도 1회 반복하는 단계를 포함한다.
고애스펙트비, 마이크로로딩, 증착, 식각, 반도체 디바이스

Description

고애스펙트비 구조의 식각시 마이크로로딩의 감소 방법{METHOD FOR REDUCING MICROLOADING IN ETCHING HIGH ASPECT RATIO STRUCTURES}
본 발명은 상이한 애스펙트비의 피쳐를 가지는 도전층의 식각에 관한 것이다. 보다 구체적으로, 본 발명은 오픈 (open) 및 덴스 (dense) 피쳐 모두를 가지는 도전층의 식각 동안의 마이크로로딩 (microloading) 의 감소에 관한 것이다.
반도체 웨이퍼 프로세싱 동안, 반도체 디바이스는 간혹 오픈 및 덴스 피쳐 모두를 가질 수 있다. 오픈 피쳐는 더 넓은 폭을 가지는 반면, 덴스 피쳐는 더 좁은 폭을 가진다. 그 결과, 반도체 디바이스는 상이한 애스펙트비의 피쳐를 가질 수 있다. 피쳐의 애스펙트비는 피쳐의 높이 및 폭 사이의 비율이다. 즉, 반도체 디바이스의 모든 피쳐의 높이가 대략 동일하다면, 오픈 피쳐는 상대적으로 낮은 애스펙트비를 가지는 반면, 덴스 피쳐는 상대적으로 높은 애스펙트비를 가진다.
상이한 애스펙트비의 피쳐를 가지는 반도체 디바이스의 식각 동안, 특히 피쳐의 애스펙트비가 높은 경우, 마이크로로딩이 일반적인 문제가 되고 있다. 그 결과, 오픈 피쳐가 덴스 피쳐보다 더 빨리 식각된다. 종종, 오픈 피쳐의 식각이 완료되는 경우, 덴스 피쳐의 식각은 단지 부분적으로만 완료될 수 있었다. 이것이, "애스펙트비 종속 식각 (aspect ratio dependent etching)" 으로 알려져 있다. 덴스 피쳐의 식각을 완료하기 위해서 식각 공정을 계속하는 것은, 기판과 같이 식각될 층 바로아래의 층(들)에 오픈 피쳐가 식각되게 하여, 반도체 디바이스를 손상시킬 수 있다.
애스펙트비 종속 식각에 있어서, 통상적인 식각 공정 파라미터 변화는 오픈 및 덴스 피쳐들 사이의 마이크로로딩을 감소시키는데 효과가 거의 없거나 전혀 없다. 따라서, 상술한 문제를 처리하는 시스템 및 방법이 필요하다.
발명의 요약
전술한 바를 달성하기 위해서, 본 발명의 목적에 따라서, 일 실시형태에서는, 도전층에 상이한 애스펙트비의 피쳐를 식각하는 방법이 제공된다. 그 방법은, 도전층 상부에 애스펙트비 종속 증착물 (aspect ratio dependent depsoition) 을 증착하는 단계와, 도전층의 애스펙트비 종속 식각 (aspect ratio dependent etching) 에 의해 도전층에 피쳐를 식각하는 단계와, 증착 단계 및 식각 단계를 적어도 1회 반복하는 단계를 포함한다.
또 다른 실시형태에서, 도전층에 상이한 애스펙트비의 피쳐를 식각하는 방법이 제공된다. 그 방법은 도전층 상부에 애스펙트비 종속 증착물을 증착하는 단계와, 도전층의 애스펙트비 종속 식각에 의해 도전층에 피쳐를 식각하는 단계와, 증착 단계 및 식각 단계를 적어도 1회 반복하는 단계를 포함하며, 피쳐의 애스펙트비는 7:1 을 초과하고, 더 넓은 피쳐 (wider features) 의 폭은 더 좁은 피쳐 (narrower features) 의 폭보다 적어도 5배 더 넓으며, 증착 단계는 선택적으로 피쳐의 측벽 및 더 좁은 피쳐의 버텀보다 더 넓은 피쳐의 버텀 상에 더 많이 증착하고, 식각 단계는 선택적으로 더 좁은 피쳐보다 더 넓은 피쳐를 더 빨리 식각한다.
또 다른 실시형태에서, 도전층에 상이한 애스펙트비의 피쳐를 식각하기 위한 장치가 제공된다. 그 장치는 플라즈마 프로세싱 챔버, 가스 소스, 및 제어부를 포함한다. 플라즈마 프로세싱 챔버는 플라즈마 프로세싱 챔버 인클로져를 형성하는 챔버 벽과, 플라즈마 프로세싱 챔버 인클로져 내에서 기판을 지지하는 기판 지지체와, 플라즈마 프로세싱 챔버 인클로져에서 압력을 조절하는 압력 조절기와, 플라즈마 프로세싱 챔버 인클로져에 전력을 제공하여 플라즈마를 유지하는 적어도 하나의 전극과, 적어도 하나의 전극에 전기적으로 연결되는 적어도 하나의 RF 전원과, 플라즈마 프로세싱 챔버 인클로져로 가스를 제공하는 가스 유입구와, 플라즈마 프로세싱 챔버 인클로져로부터 가스를 배출하는 가스 배출구를 포함한다.
가스 소스는 플라즈마 프로세싱 챔버의 가스 유입구와 유체 연통되고, 증착 가스 소스 및 식각 가스 소스를 포함한다.
제어부는 가스 소스 및 플라즈마 프로세싱 챔버의 적어도 하나의 RF 전원에 제어가능하게 연결되며, 적어도 하나의 프로세서와 컴퓨터 판독가능 매체를 포함하고, 컴퓨터 판독가능 매체는 도전층 상부에 애스펙트비 종속 증착물을 증착하기 위한 컴퓨터 판독가능 코드와, 도전층의 애스펙트비 종속 식각에 의해 도전층에 피쳐를 식각하기 위한 컴퓨터 판독가능 코드와, 증착 및 식각을 적어도 1회 반복하기 위한 컴퓨터 판독가능 코드를 포함한다.
이하, 본 발명의 여러가지 피쳐들을 하기의 도면과 연관시켜 본 발명의 상세한 설명에서 보다 상세히 설명한다.
본 발명은 첨부된 도면의 그림에서 한정하기 위해서가 아니라 예시하기 위해서 나타내며, 유사한 참조 번호는 비슷한 엘리먼트를 지시한다;
도 1은 본 발명의 실시형태의 하이 레벨 흐름도이다.
도 2는 식각시 사용될 수 있는 플라즈마 프로세싱 챔버의 개략도이다.
도 3a 및 도 3b는 본 발명의 실시형태에서 사용되는 제어부를 구현하기에 적합한, 컴퓨터 시스템을 나타낸다.
도 4a 내지 도 4f는 본 발명의 실시형태에 따라 프로세싱된 적층체의 개략도이다.
바람직한 실시형태의 상세한 설명
이하, 본 발명은 첨부된 도면에 나타낸 바와 같이 몇몇 바람직한 실시형태를 참조하여 상세히 설명된다. 하기 설명에서, 본 발명의 완전한 이해를 제공하기 위해서 다수의 특정 상세를 기재한다. 하지만, 당업자에게는, 본 발명이 이들 특정 상세의 일부 또는 전부 없이도 수행될 수 있음이 명백할 것이다. 다른 예시에서는, 본 발명을 불필요하게 모호해지도록 하지 않기 위해서 잘 알려진 공정 단계 및/또는 구조는 상세히 기재되지 않는다.
상이한 애스펙트비 또는 상이한 폭의 피쳐를 가지는 반도체 디바이스의 식각 동안, 특히 피쳐의 애스펙트비가 높은 경우, 마이크로로딩은 확산 (diffusion) 때 문에 일반적인 문제가 되고 있다. 식각 화학물질은 더 좁은 덴스 피쳐보다 더 넓은 오픈 피쳐 내측으로 더 빨리 들어간다. 마찬가지로, 식각 공정의 부산물은 더 좁은 덴스 피쳐보다 더 넓은 오픈 피쳐로부터 더 빨리 나온다. 그 결과, 오픈 피쳐, 즉, 더 넓은 폭을 가진 피쳐가 덴스 피쳐, 즉, 더 좁은 폭을 가진 피쳐보다 더 빨리 식각된다.
이해를 용이하게 하기 위한 것으로, 도 1은 본 발명의 실시형태에서 적용되는 공정의 하이 레벨 흐름도이다. 상이한 애스펙트비의 피쳐 (즉, 오픈 및 덴스 피쳐) 를 가지도록 패터닝된 마스크층을 도전층 상부에 형성한다 (단계 100). 오픈 및 덴스 피쳐가 결국 도전층에 식각된다. 애스펙트비 종속 증착이 도전층 상부에서 이루어진다 (단계 110). 이 실시형태에서, 오픈 (더 넓은) 및 덴스 (더 좁은) 피쳐가 도전층 상부의 하드 마스크 또는 마스크를 사용하여 패터닝된다. 도전층 상부의 증착은 애스펙트비 종속적이어서, 보다 많은 물질이 덴스 (더 좁은) 피쳐 내측보다는 오픈 (더 넓은) 피쳐 내측에 증착될 수 있다. 이 애스펙트비 종속 증착은, 증착이 식각 챔버에서 수행되는 경우, 상대적으로 낮은 웨이퍼 온도에 기인한다. 증착 공정은 시간의 특정 기간 동안 수행된다. 일 실시형태에서, 증착 공정은, 너무 많은 물질이 피쳐의 측벽 상부에 증착되기 이전에 정지되어, 피쳐의 개구가 상당히 좁아지지 않도록 한다.
다음, 애스펙트비 종속 식각이 도전층에 이루어진다 (단계 120). 식각 공정은 먼저 단계 110 동안 도전층 상부에 미리 증착된 증착물을 통해 식각하고, 이후 계속해서 도전층을 식각한다. 오픈 (더 넓은) 및 덴스 (더 좁은) 피쳐 모 두가 도전층에 식각된다. 또한, 도전층의 식각은, 확산에 기인하여 오픈 (더 넓은) 피쳐가 덴스 (더 좁은) 피쳐보다 더 빨리 도전층에 식각되기 때문에, 애스펙트비 종속적이다. 그러나, 오픈 (더 넓은) 피쳐에서의 더 두꺼운 증착 때문에, 도전층의 식각이 덴스 (더 좁은) 피쳐보다 더 지연될 수 있다. 오픈 (더 넓은) 피쳐에 대한 도전층의 식각이 덴스 (더 좁은) 피쳐보다 더 늦게 시작하는 한, 식각 마이크로로딩은 감소되거나 반전된다. 식각 공정은 시간의 특정 기간동안 수행된다.
식각 공정의 완료 여부가 결정된다 (단계 130). 식각 공정은, 모든 오픈 및 덴스 피쳐가 도전층에 완전히 식각될 때 완료된다. 즉, 도전층에서의 식각 종점이 도달될 때 식각 공정이 완료되고, 식각 종점은, 피쳐가 식각될 필요가 있는 도전층에서의 미리정의된 레벨 또는 깊이이다. 식각 공정이 여전히 완료되지 않은 경우에는, 단계 110 및 단계 120이 반복된다. 식각 공정이 완료된 경우에는, 식각 공정이 정지된다. 이 실시형태에서, 단계 110 및 단계 120 이 적어도 1회 반복되지만, 도전층의 식각을 완료하기 위해서, 필요에 따라 다수회 반복될 수도 있다. 선택적으로, 식각 공정이 완료된 후, 마스크층을 제거할 수 있다 (단계 140).
도전층을 식각하기 위해서, 도전층 및 관련 적층체를 플라즈마 프로세싱 챔버에 배치할 수 있다. 도 2는 플라즈마 프로세싱 툴 (201) 을 포함하는 플라즈마 프로세싱 시스템 (200) 의 개략도이다. 플라즈마 프로세싱 툴 (201) 은 유도 결합형 (inductively coupled) 플라즈마 식각 툴이고, 내부에 플라즈마 프로세 싱 챔버 (204) 를 가지는 플라즈마 반응기 (202) 를 포함한다. 트랜스포머 결합된 전력 (TCP) 제어부 (250) 및 바이어스 전력 제어부 (255) 는 각각 플라즈마 챔버 (204) 내부에 생성된 플라즈마 (224) 에 영향을 주는 TCP 전력 공급부 (251) 및 바이어스 전력 공급부 (256) 를 포함한다.
TCP 전력 제어부 (250) 는, TCP 매치 네트워크 (252) 에 의해 튜닝된 13.56MHz 에서의 무선 주파수 신호를 플라즈마 챔버 (204) 근처에 배치된 TCP 코일 (253) 에 공급하도록 구성된 TCP 전력 공급부 (251) 에 대해 설정점을 설정한다. RF 투명 윈도우 (254) 는 플라즈마 챔버 (204) 로부터 TCP 코일 (253) 을 분리하기 위해 제공되는 한편, 에너지를 TCP 코일 (253) 에서 플라즈마 챔버 (204) 로 통과시키는 것을 허용한다. 광학적 투명 윈도우 (265) 는 RF 투명 윈도우 (254) 의 개구에 배치된 직경이 대략 2.5 cm (1 인치) 인 사파이어의 원형 피스 (circular piece) 에 의해 제공된다.
바이어스 전력 제어부 (255) 는 바이어스 매치 네트워크 (257) 에 의해 튜닝된 RF 신호를, 반도체 웨이퍼 워크 피스 (work piece) 와 같이 프로세싱될 기판 (206) 을 수용하기 위해 채택된 전극 (208) 상부의, 플라즈마 챔버 (204) 내에 배치되고 직류 (DC) 바이어스를 생성하는 척 전극 (208) 에 공급하도록 구성된 바이어스 전력 공급부 (256) 에 대해 설정점을 설정한다.
가스 공급 메카니즘 또는 가스 소스 (210) 는 가스 매니폴드 (217) 를 통해 부착된 가스 소스들을 포함하여 플라즈마 챔버 (204) 내부로 공정에 필요한 적합한 화학물질을 공급한다. 하나의 가스 소스는 도전층 식각에 적합한 화학물질을 공급하는 식각 가스 소스 (215) 일 수 있다. 또 다른 가스 소스는 도전층 상부로 증착하기에 적합한 화학물질을 공급하는 증착 가스 소스 (216) 일 수 있다. 가스 배출 메카니즘 (218) 은 압력 제어 밸브 (219) 및 배출 펌프 (220) 를 포함하며 플라즈마 챔버 (204) 내부로부터 파티클을 제거하고 플라즈마 챔버 (204) 내의 특정 압력을 유지한다.
온도 제어부 (280) 는 히터 전력 공급부 (284) 를 제어함으로써 척 전극 (208) 내에 제공된 히터 (282) 의 온도를 제어한다. 플라즈마 프로세싱 시스템 (200) 은 또한 전기 제어 회로 (270) 를 포함한다. 플라즈마 프로세싱 시스템 (200) 은 또한 종점 검출기 (260) 를 가질 수 있다.
도 3a 및 도 3b는 본 발명의 하나 이상의 실시형태에서 사용되는 제어부 (235) 를 구현하기에 적합한 컴퓨터 시스템을 나타낸다. 도 3a는 컴퓨터 시스템 (300) 의 하나의 가능한 물리적 형태를 나타낸다. 물론, 컴퓨터 시스템은 집적 회로, 인쇄회로 기판 및 소형 휴대 장치에서부터 대형 슈퍼 컴퓨터까지 이르는 많은 물리적 형태를 가질 수도 있다. 컴퓨터 시스템 (300) 은 모니터 (302), 디스플레이 (304), 하우징 (306), 디스크 드라이브 (308), 키보드 (310) 및 마우스 (312) 를 포함한다. 디스크 (314) 는 컴퓨터 시스템 (300) 으로 및 컴퓨터 시스템 (300) 으로부터 데이터를 전달하는데 사용되는 컴퓨터 판독가능 매체이다.
도 3b 는 컴퓨터 시스템 (300) 에 대한 블록도의 일 예이다. 다양한 서브시스템이 시스템 버스 (320) 에 부착된다. 프로세서(들) (322) (또한 중앙 처리장치 또는 CPU 라고 칭함) 는, 메모리 (324) 를 포함하는 저장 디바이스에 커플링된다. 메모리 (324) 는 RAM (random access memory) 및 ROM (read-only memory) 을 포함한다. 당업계에 주지된 바와 같이, ROM 은 데이터 및 명령들을 일방향으로 CPU 에 전달하도록 작용하고, RAM 은 양방향 방식으로 데이터 및 명령들을 전달하기 위해 일반적으로 사용된다. 이러한 유형의 메모리들 모두는 이하 설명되는 임의의 적합한 컴퓨터 판독가능 매체를 포함할 수도 있다. 고정 디스크 (326) 는 CPU (322) 에 양방향으로 커플링되는데; 그것은 추가적인 데이터 저장 용량을 제공하며, 또한 이하 설명되는 임의의 컴퓨터 판독가능 매체를 포함할 수도 있다. 고정 디스크 (326) 는 프로그램, 데이터 등을 저장하는데 사용될 수도 있으며, 일반적으로 주 저장소보다 더 느린 (하드 디스크와 같은) 보조 저장 매체이다. 적절한 경우에, 고정 디스크 (326) 내에 보존되는 정보가 메모리 (324) 에서의 가상 메모리로서 표준 방식으로 통합될 수도 있다는 것이 이해될 것이다. 탈착가능 디스크 (314) 는 이하 설명되는 임의의 컴퓨터 판독가능 매체의 형태를 취할 수도 있다.
CPU (322) 는 또한 디스플레이 (304), 키보드 (310), 마우스 (312) 및 스피커 (330) 와 같은 각종 입/출력 디바이스에 커플링된다. 일반적으로, 입/출력 디바이스는, 영상 디스플레이, 트랙 볼, 마우스, 키보드, 마이크로폰, 터치-감지 디스플레이, 트랜스듀서 카드 판독기, 자기 또는 종이 테이프 판독기, 태블릿 (tablet), 스타일러스 (stylus), 음성 또는 핸드라이팅 인식기, 바이오메트리 판독기, 또는 다른 컴퓨터 중 임의의 것일 수도 있다. CPU (322) 는 선택적으로 네 트워크 인터페이스 (340) 를 사용하여 다른 컴퓨터 또는 전기통신 네트워크에 커플링될 수도 있다. 이러한 네트워크 인터페이스에 의해, CPU 는 네트워크로부터 정보를 수신할 수도 있고, 또는 상술한 방법 단계들을 수행하는 과정에서 네트워크에 정보를 출력할 수도 있다고 생각된다. 또한, 본 발명의 방법 실시형태는 오직 CPU (322) 상에서만 실행할 수도 있고, 또는 처리의 일부를 공유하는 원격 CPU 와 결합하여 인터넷과 같은 네트워크를 통해 실행할 수도 있다.
부가하여, 본 발명의 실시형태는 또한 다양한 컴퓨터 구현 동작들을 수행하기 위한 컴퓨터 코드를 갖는 컴퓨터 판독가능 매체를 구비한 컴퓨터 저장 제품에 관한 것이다. 그 매체 및 컴퓨터 코드는 본 발명의 목적을 위해 특별히 설계되고 구성된 것들일 수도 있으며, 또는 컴퓨터 소프트웨어 업계의 당업자에게 이용가능하고 주지된 종류의 것일 수도 있다. 컴퓨터 판독가능 매체의 예는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체; CD-ROM 및 홀로그래픽 디바이스와 같은 광학 매체; 플옵티컬 디스크와 같은 자기광학 매체; 및 주문형 집적회로 (ASIC), 프로그램가능 로직 디바이스 (PLD) 및 ROM 및 RAM 디바이스와 같이 프로그램 코드를 저장하고 실행하도록 특별히 구성된 하드웨어 디바이스를 포함하지만, 이에 한정되지 않는다. 컴퓨터 코드의 예는 컴파일러에 의해 생성되는 것과 같은 머신 코드 및 인터프리터를 사용하여 컴퓨터에 의해 실행되는 보다 하이 레벨의 코드를 포함하는 파일들을 포함한다. 컴퓨터 판독가능 매체는 또한 반송파로 구현되는 컴퓨터 데이터 신호에 의해 송신되고 프로세서에 의해 실행가능한 명령들의 시퀀스를 나타내는 컴퓨터 코드일 수도 있다.
본 발명의 이해를 용이하게 하기 위해, 도 4a 내지 도 4f는 본 발명의 실시형태에 따라 프로세싱된 적층체의 개략도이다.
도 4a는 상부에 식각층 (420) 이 제공된 기판 (410) 을 갖는 적층체 (400) 의 개략 단면도이다. 식각층 (420) 은 텅스텐 (W), 텅스텐 실리사이드 (WSi2), 또는 알루미늄 (Al) 과 같은 도전층이다. 마스크층 (430) 이 도전층 (420) 상부에 형성된다 (단계 100). 마스크층 (430) 은 CH 또는 CF 등의 탄소계 마스크이거나, 또는 SiO 등의 산화물계 하드 마스크일 수 있다. 마스크층 (430) 은 오픈 피쳐 (440) 및 덴스 피쳐 (450) 모두를 가지도록 패터닝된다.
오픈 피쳐 (440) 의 폭 (441) 은 덴스 피쳐 (450) 의 폭 (451) 보다 상대적으로 더 크다. 즉, 오픈 피쳐 (440) 는 덴스 피쳐 (450) 보다 더 넓은 개구를 가진다. 이로써, 오픈 피쳐 (440) 를 "더 넓은" 피쳐라고도 칭할 수 있고, 덴스 피쳐 (450) 를 "더 좁은" 피쳐라고도 칭할 수 있다. 바람직하게, 오픈 피쳐 또는 더 넓은 피쳐 (440) 는 덴스 피쳐 또는 더 좁은 피쳐 (450) 보다 적어도 5배 더 넓다. 보다 바람직하게, 오픈 피쳐 또는 더 넓은 피쳐 (440) 는 덴스 피쳐 또는 더 좁은 피쳐 (450) 보다 적어도 10배 더 넓다. 가장 바람직하게, 오픈 피쳐 또는 더 넓은 피쳐 (440) 는 덴스 피쳐 또는 더 좁은 피쳐 (450) 보다 적어도 20배 더 넓다.
애스펙트비 종속 증착은 시간의 일정한 기간 동안 도전층 상부에서 이루어진다 (단계 110). 도 4b는 증착 완료후 적층체 (400) 의 개략 단면도를 나타낸 다. 오픈 (더 넓은, 저애스펙트비) 피쳐 (440) 의 내측, 특히 그 버텀 상의 증착물 (443) 은 덴스 (더 좁은, 고애스펙트비) 피쳐 (450) 의 내측의 증착물 (453) 보다 더 많으며, 그 이유는 증착 화학물질이 덴스 피쳐 (450) 보다 더 빨리 오픈 피쳐 (440) 내측에 들어가기 때문이다. 즉, 증착물은 애스펙트비 종속적이다. 바람직하게, 덴스 피쳐 (450) 의 버텀 상에서보다 오픈 피쳐 (440) 의 버텀 상에 적어도 2배의 많은 증착물이 있다.
또한, 증착물은 콘포멀 (conformal) 하지 않아, 피쳐의 측벽 상부보다 피쳐의 버텀 상에 증착물이 훨씬 더 많다. 피쳐의 측벽 상부에 증착물이 없거나 거의 없는 것은, 피쳐의 개구를 좁히는 것을 방지할 수 있다. 이 실시예에서, 증착물은 SiCl4/O2 플라즈마를 사용하는 것과 같은 실리콘 산화물 (SiO) 계, 또는 CH4/HBr 플라즈마를 사용하는 것과 같은 탄소 또는 수소화불화탄소 (C-H-(F, Cl, Br)) 계일 수 있다. 또한, 마스크층 (430) 의 상부에 일정량의 증착물 (446, 456) 이 있을 수 있다.
애스펙트비 종속 식각은 시간의 일정한 기간동안 도전층에 이루어진다 (단계 120). 도 4c는 식각 완료 후의 적층체 (400) 의 개략 단면도를 나타낸다. 식각 공정은 이전 단계 (단계 110) 에서 도전층 (420) 상부에 증착된 증착물 (443, 453) 을 통해 먼저 식각하고, 이후 계속해서 도전층 (420) 에 피쳐 (440, 450) 를 식각한다. 증착물 (443, 453) 의 식각은 도전층 (420) 의 오픈 (더 넓은) 피쳐에서의 식각을 지연시킨다.
도전층 (420) 의 식각은 애스펙트비 종속적이다. 도전층 (420) 의 식각은 확산 제한적이다. 오픈 (더 넓은, 저애스펙트비) 피쳐 (440) 는 덴스 (더 좁은, 고애스펙트비) 피쳐 (450) 보다 더 빨리 식각된다. 하지만, 오픈 피쳐 (440) 의 버텀 상의 증착물 (443) 이 덴스 피쳐 (450) 의 버텀 상의 증착물 (453) 보다 더 많기 때문에, 오픈 피쳐 (440) 의 보다 빠른 식각을 보상하고, 식각 단계 동안 오픈 피쳐 (440) 및 덴스 피쳐 (450) 모두에 대해 대략 동일한 깊이의 도전층 (420) 이 식각된다 (제로 마이크로로딩). 증착 및 식각 단계의 시간을 변경함으로써, 리버스 또는 포지티브 마이크로로딩이 또한 성취될 수 있다.
도전층 식각의 완료 여부에 대한 결정이 이루어진다 (단계 130). 도 4c에서, 도전층 (420) 은 완전히 식각되지 않았다 - 즉, 피쳐가 도전층 (420) 의 버텀에 도달되지 않았다. 이로써, 증착 및 식각 단계가 반복된다.
도 4d는 제 2 증착이 완료된 이후의 적층체 (400) 의 개략 단면도이다. 또, 오픈 (더 넓은, 저애스펙트비) 피쳐 (440) 내측의 증착물 (443) 이 덴스 (더 좁은, 고애스펙트비) 피쳐 (450) 내측의 증착물 (453) 보다 더 많다. 일부 덴스 피쳐 (450) 는 그 버텀 (453) 상에 증착물이 거의 없다. 피쳐의 측벽보다 피쳐의 버텀 상에 증착물이 더 많다. 그리고, 마스크층 (430) 의 상부에도 일부량의 증착물 (446, 456) 이 또한 있을 수 있다.
도 4e는 제 2 식각 완료 후의 적층체 (400) 의 개략 단면도를 나타낸다. 이 시점에서, 도전층 (420) 이 완전히 식각된다. 즉, 도전층 (420) 에서의 식각 종점에 도달되었다. 공정이 정지되어도 된다.
선택적으로, 마스크층 (430) 이 제거될 수도 있다 (단계 140). 도 4f는 기판 (410) 및 도전층 (420) 만을 가진 적층체 (400) 의 개략 단면도를 나타내며, 도전층 (420) 은 내부에 오픈 피쳐 (440) 및 덴스 피쳐 (450) 를 가진다. 마스크층 (430) 을 제거하였다.
오픈 (더 넓은) 피쳐 (440) 의 폭 (441) 은 덴스 (더 좁은) 피쳐 (450) 의 폭 (451) 보다 상대적으로 더 크다. 오픈 (더 넓은) 피쳐 (440) 및 덴스 (더 좁은) 피쳐 (450) 모두의 높이 (442) 는 대략 동일하다. 이로써, 오픈 (더 넓은) 피쳐 (440) 의 애스펙트비는 덴스 (더 좁은) 피쳐 (450) 의 애스펙트비보다 상대적으로 더 낮거나 더 작다. 이 실시예에서, 도전층 (420) 에서의 피쳐의 애스펙트비는 1:1 을 초과할 수 있다. 또 다른 실시예에서, 도전층 (420) 에서의 피쳐의 애스펙트비는 7:1 을 초과할 수도 있다. 제 3 실시예에서, 도전층 (420) 에서의 피쳐의 애스펙트비는 15:1 을 초과할 수도 있다. 이 실시예에서, 덴스 (더 좁은) 피쳐의 폭은 대략 30 nm 이하이다. 피쳐의 높이는 대략 220 nm 이상이다.
이 실시예에서는, 증착 및 식각 단계가 단지 1회 반복되는데, 그 이유는 이 실시예에서는 도전층 (420) 이 완전히 식각될 때 식각 종점에 도달되기 때문이다. 다른 실시예에서는, 도전층 (420) 에서의 미리정의된 식각 종점에 도달하기 위해서 필요에 따라 증착 및 식각 단계가 수회 반복될 수도 있다. 다수의 증착 및 식각 사이클을 이용하는 것은, 피쳐의 측벽 (프로파일) 상부에 너무 많은 재료를 증착하여 피쳐의 개구를 좁히는 것을 방지한다. 또한, 그 방법은 낮은 마스 크 침식률을 제공한다. 또한, 증착 및 식각 단계는 동일한 플라즈마 반응기 내에서 인-시튜로 수행되거나, 별도의 장비에서 수행될 수 있다.
본 발명을 여러가지 바람직한 실시형태의 관점에서 설명하는 한편, 본 발명의 범위 내의 변화, 변형, 수정, 및 각종 치환 등가물도 있다. 또한, 본 발명의 방법 및 장치를 구현하는 많은 대체 방법이 있음에 유의한다. 따라서, 하기에 첨부된 청구범위는 본 발명의 진정한 사상 및 범위 내에 있는 모든 변화, 변형 및 각종 치환 등가물을 포함하는 것으로 해석되는 것으로 의도된다.

Claims (20)

  1. 도전층에 상이한 애스펙트비의 피쳐를 식각하는 방법으로서,
    상기 도전층 상부에 애스펙트비 종속 증착물을 증착하는 단계;
    상기 도전층의 애스펙트비 종속 식각에 의해 상기 도전층에 피쳐를 식각하는 단계; 및
    상기 증착 단계 및 상기 식각 단계를 적어도 1회 반복하는 단계를 포함하는, 피쳐 식각 방법.
  2. 제 1 항에 있어서,
    상기 증착 단계는 선택적으로 상기 피쳐의 측벽 및 더 좁은 피쳐 (narrower features) 의 버텀보다 더 넓은 피쳐 (wider features) 의 버텀 상에 보다 많이 증착하는, 피쳐 식각 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 식각 단계는 선택적으로 더 좁은 피쳐보다 더 넓은 피쳐를 더 빨리 식각하는, 피쳐 식각 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 식각 단계는 상기 애스펙트비 종속 증착물을 제거하고,
    상기 애스펙트비 종속 증착물의 식각은 더 넓은 피쳐보다 먼저 더 좁은 피쳐에서 종료하는, 피쳐 식각 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 도전층의 식각은 더 넓은 피쳐보다 먼저 더 좁은 피쳐 상에서 시작하는, 피쳐 식각 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 증착 단계는, 상기 피쳐가 상당히 좁아지기 이전에 정지되는, 피쳐 식각 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 증착 단계는 실리콘 산화물 또는 수소화불화탄소계 증착물을 증착하는, 피쳐 식각 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 도전층은 텅스텐 (W), 텅스텐 실리사이드 (WSi2), 및 알루미늄 (Al) 으로 이루어지는 그룹에서 선택된 하나인, 피쳐 식각 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 피쳐의 애스펙트비는 7:1 을 초과하는, 피쳐 식각 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    더 넓은 피쳐의 폭은 더 좁은 피쳐의 폭보다 적어도 5배 더 넓은, 피쳐 식각 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    더 좁은 피쳐의 폭은 30 nm 이하인, 피쳐 식각 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 도전층 상부에 마스크층을 형성하는 단계를 더 포함하며,
    상기 마스크층은 상이한 폭의 피쳐를 가지도록 패터닝되고, 상기 애스펙트비 종속 증착물이 상기 마스크층 상부에 형성되는, 피쳐 식각 방법.
  13. 제 12 항에 있어서,
    상기 마스크층은 실리콘 산화물계 또는 탄소계인, 피쳐 식각 방법.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 마스크층을 제거하는 단계를 더 포함하는, 피쳐 식각 방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 기재된 피쳐 식각 방법에 의해 제조된, 반도체 디바이스.
  16. 도전층에 상이한 애스펙트비의 피쳐를 식각하는 방법으로서,
    상기 도전층 상부에 애스펙트비 종속 증착물을 증착하는 단계;
    상기 도전층의 애스펙트비 종속 식각에 의해 상기 도전층에 피쳐를 식각하는 단계; 및
    상기 증착 단계 및 상기 식각 단계를 적어도 1회 반복하는 단계를 포함하고,
    상기 피쳐의 애스펙트비는 7:1 을 초과하고,
    더 넓은 피쳐 (wider features) 의 폭은 더 좁은 피쳐 (narrower features) 의 폭보다 적어도 5배 더 넓으며,
    상기 증착 단계는 선택적으로 상기 피쳐의 측벽 및 상기 더 좁은 피쳐의 버텀보다 상기 더 넓은 피쳐의 버텀 상에 더 많이 증착하고, 그리고
    상기 식각 단계는 선택적으로 상기 더 좁은 피쳐보다 상기 더 넓은 피쳐를 더 빨리 식각하는, 피쳐 식각 방법.
  17. 제 16 항에 있어서,
    상기 식각 단계는 상기 애스펙트비 종속 증착물을 제거하고,
    상기 애스펙트비 종속 증착물의 식각은 상기 더 넓은 피쳐보다 먼저 상기 더 좁은 피쳐에서 종료하는, 피쳐 식각 방법.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 도전층의 식각은 상기 더 넓은 피쳐보다 먼저 상기 더 좁은 피쳐 상에서 시작하는, 피쳐 식각 방법.
  19. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 증착 단계는, 상기 피쳐가 상당히 좁아지기 이전에 정지되는, 피쳐 식각 방법.
  20. 도전층에 상이한 애스펙트비의 피쳐를 식각하는 장치로서,
    플라즈마 프로세싱 챔버 인클로져를 형성하는 챔버 벽과, 상기 플라즈마 프로세싱 챔버 인클로져 내에서 기판을 지지하는 기판 지지체와, 상기 플라즈마 프로세싱 챔버 인클로져에서 압력을 조절하는 압력 조절기와, 상기 플라즈마 프로세싱 챔버 인클로져에 전력을 제공하여 플라즈마를 유지하는 적어도 하나의 전극과, 상기 적어도 하나의 전극에 전기적으로 연결되는 적어도 하나의 RF 전원과, 상기 플라즈마 프로세싱 챔버 인클로져로 가스를 제공하는 가스 유입구와, 상기 플라즈마 프로세싱 챔버 인클로져로부터 가스를 배출하는 가스 배출구를 포함하는 플라즈마 프로세싱 챔버;
    상기 가스 유입구와 유체 연통되고, 증착 가스 소스 및 식각 가스 소스를 포 함하는 가스 소스; 및
    상기 가스 소스 및 상기 적어도 하나의 RF 전원에 제어가능하게 연결되고, 적어도 하나의 프로세서 및 컴퓨터 판독가능 매체를 포함하는 제어부를 포함하며,
    상기 컴퓨터 판독가능 매체는,
    상기 도전층 상부에 애스펙트비 종속 증착물을 증착하기 위한 컴퓨터 판독가능 코드와,
    상기 도전층의 애스펙트비 종속 식각에 의해 상기 도전층에 피쳐를 식각하기 위한 컴퓨터 판독가능 코드와,
    상기 증착 및 상기 식각을 적어도 1회 반복하기 위한 컴퓨터 판독가능 코드를 포함하는, 피쳐 식각 장치.
KR1020097027614A 2007-06-04 2008-06-02 고애스펙트비 구조의 식각시 마이크로로딩의 감소 방법 Expired - Fee Related KR101494923B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/757,950 2007-06-04
US11/757,950 US7629255B2 (en) 2007-06-04 2007-06-04 Method for reducing microloading in etching high aspect ratio structures
PCT/US2008/065512 WO2008151120A1 (en) 2007-06-04 2008-06-02 Method for reducing microloading in etching high aspect ratio structures

Publications (2)

Publication Number Publication Date
KR20100035140A true KR20100035140A (ko) 2010-04-02
KR101494923B1 KR101494923B1 (ko) 2015-02-23

Family

ID=40087194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097027614A Expired - Fee Related KR101494923B1 (ko) 2007-06-04 2008-06-02 고애스펙트비 구조의 식각시 마이크로로딩의 감소 방법

Country Status (6)

Country Link
US (1) US7629255B2 (ko)
JP (1) JP5632280B2 (ko)
KR (1) KR101494923B1 (ko)
CN (1) CN101730930B (ko)
TW (1) TWI473161B (ko)
WO (1) WO2008151120A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150130920A (ko) * 2014-05-14 2015-11-24 도쿄엘렉트론가부시키가이샤 피에칭층을 에칭하는 방법
KR20170089782A (ko) * 2016-01-27 2017-08-04 램 리써치 코포레이션 하이브리드 스테어-스텝 에칭

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9771648B2 (en) 2004-08-13 2017-09-26 Zond, Inc. Method of ionized physical vapor deposition sputter coating high aspect-ratio structures
US7749398B2 (en) * 2006-09-29 2010-07-06 Tokyo Electron Limited Selective-redeposition sources for calibrating a plasma process
US8058176B2 (en) * 2007-09-26 2011-11-15 Samsung Electronics Co., Ltd. Methods of patterning insulating layers using etching techniques that compensate for etch rate variations
CN102969240B (zh) * 2007-11-21 2016-11-09 朗姆研究公司 控制对含钨层的蚀刻微负载的方法
JP5223878B2 (ja) * 2010-03-30 2013-06-26 株式会社デンソー 半導体装置の製造方法
US8563428B2 (en) * 2010-09-17 2013-10-22 Applied Materials, Inc. Methods for depositing metal in high aspect ratio features
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
US8377632B2 (en) * 2011-05-29 2013-02-19 Nanya Technology Corp. Method of reducing microloading effect
TWI556306B (zh) * 2012-02-01 2016-11-01 Tokyo Electron Ltd Plasma etching method and plasma etching device
CN103663357B (zh) * 2012-09-18 2017-07-07 无锡华润上华半导体有限公司 硅的刻蚀方法
CN104658882B (zh) * 2013-11-25 2017-09-01 北京北方微电子基地设备工艺研究中心有限责任公司 控制浅沟槽深度微负载效应的刻蚀方法
US11289402B2 (en) 2019-02-22 2022-03-29 Samsung Electronics Co., Ltd. Semiconductor device including TSV and method of manufacturing the same
KR102729079B1 (ko) 2019-08-07 2024-11-14 삼성전자주식회사 반도체 소자
JP2021028968A (ja) * 2019-08-13 2021-02-25 東京エレクトロン株式会社 基板および基板処理方法
US12354880B2 (en) 2020-02-13 2025-07-08 Lam Research Corporation High aspect ratio etch with infinite selectivity
CN114914156A (zh) * 2022-06-30 2022-08-16 北京北方华创微电子装备有限公司 刻蚀方法
CN117219506B (zh) * 2023-11-09 2024-03-12 深圳基本半导体有限公司 一种消除刻蚀负载效应的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115900A (ja) 1994-10-18 1996-05-07 Sony Corp シリコン系材料層のパターニング方法
JP2000031128A (ja) * 1998-05-06 2000-01-28 Mitsubishi Electric Corp エッチング処理装置及びエッチング処理方法、並びに半導体装置の製造方法及び半導体装置
JP4163857B2 (ja) * 1998-11-04 2008-10-08 サーフィス テクノロジー システムズ ピーエルシー 基板をエッチングするための方法と装置
US6251791B1 (en) 1999-07-20 2001-06-26 United Microelectronics Corp. Eliminating etching microloading effect by in situ deposition and etching
US7105098B1 (en) * 2002-06-06 2006-09-12 Sandia Corporation Method to control artifacts of microstructural fabrication
US6905626B2 (en) * 2002-07-24 2005-06-14 Unaxis Usa Inc. Notch-free etching of high aspect SOI structures using alternating deposition and etching and pulsed plasma
US6828240B2 (en) * 2002-08-02 2004-12-07 Advanced Micro Devices, Inc. Method of manufacturing multi-level contacts by sizing of contact sizes in integrated circuits
JP2004241586A (ja) 2003-02-05 2004-08-26 Fujitsu Ltd 半導体装置の製造方法
US6916746B1 (en) 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US7397634B2 (en) * 2003-06-23 2008-07-08 Hitachi Global Storage Technologies Netherlands B.V. Magnetic head coil system and damascene/reactive ion etching method for manufacturing the same
JP5089850B2 (ja) * 2003-11-25 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
TWI255502B (en) * 2005-01-19 2006-05-21 Promos Technologies Inc Method for preparing structure with high aspect ratio
US20060264054A1 (en) * 2005-04-06 2006-11-23 Gutsche Martin U Method for etching a trench in a semiconductor substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150130920A (ko) * 2014-05-14 2015-11-24 도쿄엘렉트론가부시키가이샤 피에칭층을 에칭하는 방법
KR20170089782A (ko) * 2016-01-27 2017-08-04 램 리써치 코포레이션 하이브리드 스테어-스텝 에칭

Also Published As

Publication number Publication date
WO2008151120A1 (en) 2008-12-11
TW200903634A (en) 2009-01-16
CN101730930B (zh) 2013-04-10
US20080296736A1 (en) 2008-12-04
KR101494923B1 (ko) 2015-02-23
CN101730930A (zh) 2010-06-09
JP2010529679A (ja) 2010-08-26
JP5632280B2 (ja) 2014-11-26
US7629255B2 (en) 2009-12-08
TWI473161B (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
KR101494923B1 (ko) 고애스펙트비 구조의 식각시 마이크로로딩의 감소 방법
JP5070196B2 (ja) エッチングプロセスのための安定化したフォトレジスト構成
US8262920B2 (en) Minimization of mask undercut on deep silicon etch
KR101652138B1 (ko) 스페이서들을 형성하기 위한 장치 및 방법
TWI451496B (zh) 含鎢層之蝕刻微負載效應的控制方法
US20070056925A1 (en) Selective etch of films with high dielectric constant with H2 addition
KR101534883B1 (ko) 마스크 트리밍
TWI467651B (zh) 活性硬遮罩電漿蝕刻時之現場光阻剝除
TWI545648B (zh) 擬硬遮罩用之擺動控制
KR101380544B1 (ko) 핀 구조물 형성
KR20110007192A (ko) 선택적인 유도성 이중 패터닝
KR20110040933A (ko) Ｈ₂플라즈마 처리법을 이용한 유기 선폭 조도의 개선
KR101605005B1 (ko) Ａｒｃ 층 오프닝을 이용한 ｃｄ 바이어스 로딩 제어
JP5164981B2 (ja) 相変化合金のエッチング方法及び装置
TW201442108A (zh) 在原處之金屬殘餘物清潔
TW200539289A (en) Waferless automatic cleaning after barrier removal
JP2008512853A (ja) 均一性を制御したエッチング

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20091231

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130530

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140527

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140902

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141113

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150212

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150212

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180130

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180130

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20200130

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20200130

Start annual number: 6

End annual number: 6

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20221123