[go: up one dir, main page]

KR20090122514A - 플립 칩 패키지 및 그 제조방법 - Google Patents

플립 칩 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20090122514A
KR20090122514A KR1020080048374A KR20080048374A KR20090122514A KR 20090122514 A KR20090122514 A KR 20090122514A KR 1020080048374 A KR1020080048374 A KR 1020080048374A KR 20080048374 A KR20080048374 A KR 20080048374A KR 20090122514 A KR20090122514 A KR 20090122514A
Authority
KR
South Korea
Prior art keywords
bump
substrate
semiconductor chip
pad
flip chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020080048374A
Other languages
English (en)
Inventor
성현호
박용규
김인회
Original Assignee
(주)아이셀론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아이셀론 filed Critical (주)아이셀론
Priority to KR1020080048374A priority Critical patent/KR20090122514A/ko
Publication of KR20090122514A publication Critical patent/KR20090122514A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 플립 칩 패키지 및 그 제조방법에 관한 것으로서, 보다 상세하게는 기판 상의 패드 오픈부와 커버레이 간의 단차를 제거하여 언더필 수지의 흐름을 원활하게 함으로써, 반도체 칩과 기판 패드가 접합되는 본딩부의 경계면에서의 기포(void)발생을 방지할 수 있게 한 반도체 플립 칩 패키지 및 그 제조방법에 관한 것이다.
플립 칩 패키지, 제1범프, 제2범프. 단차, 초음파, 언더필 수지

Description

플립 칩 패키지 및 그 제조방법{FLIP CHIP PACKAGE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 플립 칩 패키지 및 그 제조방법에 관한 것으로서, 보다 상세하게는 기판 상의 패드 오픈부와 커버레이 간의 단차를 제거하여 언더필 수지의 흐름을 원활하게 함으로써, 반도체 칩과 기판 패드가 접합되는 본딩부의 경계면에서의 기포(void)발생을 방지할 수 있게 한 반도체 플립 칩 패키지 및 그 제조방법에 관한 것이다.
일반적으로 반도체 기판에 여러 공정들을 수행하여 복수개의 반도체 칩들을 형성한 후, 다양한 패키징 공정을 수행하며 각 반도체 칩들을 인쇄회로기판에 실장하여 반도체 패키지를 형성한다.
이와 같이 반도체 패키지를 형성하기 위해서는 금속 리드 등의 와이어(wire)를 반도체 칩에 부착시켜 반도체 칩을 기판과 접속시키는 와이어 본딩 공정과, 반도체 칩에 구비된 전극에 범프를 형성하여 범프와 기판의 패드를 접속하는 플립 칩 패키지 공정 등이 이용되고 있다.
이때, 상기 플립 칩 패키지는 반도체 칩과 기판이 대향하도록 배치되어 반도 체 칩에 구비된 도전성 범프들과 기판의 패드들이 일대일 방식으로 전기적으로 연결된 구조를 갖게 되며, 반도체 칩과 기판 사이에는 언더필(underfill)층이 형성되어 도전성 범프를 외부 충격으로부터 보호하도록 구성된다.
특히, 최근 반도체 칩의 동작 속도가 증가하면서 기존의 와이어 본딩 방식으로는 패키지의 특성을 만족시키기 어려워지고 있으며, 그에 따라 고기능 반도체 칩의 패키지에서는 반도체 칩과 기판을 직접 연결하는 플립 칩 패키지 공정의 이용이 증가되고 있다.
도 9a 내지 도 9c는 종래의 플립 칩 패키지를 나타내는 것으로서, 도 9a는 종래 플립 칩 패키지를 위해 반도체 칩의 전극에 범프가 형성된 것을 나타내는 단면도이고, 도 9b는 범프가 형성된 반도체 칩에 초음파와 열을 인가하여 범프를 기판상의 패드에 접합시키는 것을 나타내는 단면도이고, 도 9c는 종래의 플립 칩 패키지에 의한 접합 후 기포(void)가 생성된 것을 나타내는 단면도이다.
도 9a 내지 도 9c를 참조하면, 먼저 반도체 칩 보호막(7)이 형성된 반도체 칩(8)에 구비된 전극(6)에 도전성 범프(4)를 형성하고, 상기 도전성 범프에 접합되는 패드(1)를 제외한 기판(3)의 나머지 부분에 회로를 보호하기 위한 커버레이(2)를 형성하며, 이와 같이 도전성 범프가 형성된 반도체 칩을 패드가 형성된 기판의 상부에 정렬시킨 후, 반도체 칩에 초음파 에너지(9)를 인가하고 하중을 가하면서 가열하여 범프가 열, 압력 및 초음파에 의한 에너지로 인해 용융되어 패드에 접합됨으로써 반도체 칩과 기판을 전기적으로 연결시키도록 구성되었다.
이와 같이, 종래의 플립 칩 패키지는 반도체 칩의 전극에 범프를 형성하고 열압착 및 열가열을 통하여 기판의 패드에 접합한 후 열경화성 접착제인 에폭시 수지 등의 언더필(underfill) 수지(5)를 충진시켜 범프 사이의 공간을 보강함으로써, 온도 변화에 따른 열팽창, 열수축 등에 의해 반도체 칩과 범프의 경계 부위에 응력이 집중되어 불량이 발생되는 것을 방지하였다.
이러한 종래의 플립 칩 패키지 공정을 수행함에 있어 메모리 반도체 플립 칩 패키지의 경우 기판과 범프의 접합부인 패드만 노출시키고, 다른 부분은 솔더 레지스터(SR : Solder Resister)와 같은 커버레이를 형성하여 기판을 보호하게 됨이 일반적이었다.
그러나, 이와 같이 기판상에 커버레이를 형성할 경우 기판 패드의 노출영역인 패드부분과 커버레이 사이에 단차가 존재하게 되며, 이러한 단차에 의해 언더필 수지의 흐름이 원활하게 이루어지지 않아 언더필 작업 후 본딩 부분의 경계면에 공동(void)(10)이 발생하게 되는 문제점이 있었다.
이와 같이 의도하지 않았던 공동(기포)은 반도체 칩의 신뢰성에 악 영향을 주게 되며, 특히 반도체 칩의 전극 수가 증가하거나 전극 간격이 좁아질수록 반도체 칩에 더욱 심각한 문제를 야기하게 되었다.
본 발명이 해결하고자 하는 과제는, 기판상에서의 단차를 제거하여 언더필 수지의 원활한 흐름을 확보함으로써, 언더필 공정시 본딩 부분 경계면에서 공동(void)이 발생되는 것을 방지할 수 있는 반도체 플립 칩 패키지 및 그 제공방법을 제공함에 있다.
상기 기술적 과제를 이루기 위한 플립 칩 패키지 제조방법은, 기판의 패드 상에 제1범프를 형성하는 단계; 상기 기판 상의 단차를 제거하는 단계; 상기 반도체 칩 전극에 제2범프를 형성하는 단계; 상기 기판과 반도체 칩을 정렬시키는 단계; 상기 제1범프와 제2범프를 초음파 접합시키는 단계; 상기 기판과 반도체 칩 사이에 언더필 수지를 충진시키는 단계; 및 상기 언더필 수지를 경화시키는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 플립 칩 패키지 제조방법은, 기판의 패드 상에 제1범프를 형성하는 단계; 상기 기판 상의 단차를 제거하는 단계; 상기 반도체 칩 전극에 제2범프를 형성하는 단계; 상기 기판 상에 언더필 수지를 도포하는 단계; 상기 기판과 반도체 칩을 정렬시키는 단계; 상기 제1범프와 제2범프를 초음파 접합시키는 단계; 및 상기 언더필 수지를 경화시키는 단계를 포함하는 것을 특징으로 한다.
본 발명은 기판의 패드 상부에 커버레이와의 단차를 제거할 수 있는 제1범프를 먼저 형성하고, 그 상부에 반도체 칩의 전극에 형성된 통상의 제2범프를 초음파 접합시켜, 기판 상면에서의 단차를 제거하여 기판 상에서 상기 언더필 수지의 흐름을 원활하게 함으로써, 초음파 접합시 기포(void)가 생성되는 것을 방지하며 그에 따라 반도체 칩의 신뢰성을 향상 시킬 수 있는 장점이 있다.
이하에서는 본 발명의 구체적인 실시예를 도면을 참조하여 상세히 설명하도록 한다.
본 발명에 따른 플립 칩 패키지는 도 5 및 도 8에 도시된 바와 같이, 회로 패턴을 보호하는 커버레이가 형성되고 패드가 노출된 기판(100)과, 상기 패드 상부에 형성되며 커버레이와의 단차를 제거하는 높이로 형성된 제1범프(200)와, 상기 기판 상부에 위치하고 반도체 칩 보호막이 형성되며 전극이 구비된 반도체 칩(300), 상기 전극에 형성되어 제1범프에 초음파 접합되어 반도체 칩과 기판간의 전기적 연결을 이루는 제2범프(400), 및 상기 기판과 반도체 칩 사이에 충진되는 언더필 수지(500)를 포함하여 구성된다.
상기 제1범프(200)는 기판 상의 커버레이(120)와 패드(110) 간의 단차를 제거하여 언더필 수지(500)의 흐름을 원활하게 유지하기 위해, 상기 기판(100) 상에서 노출되는 패드 오픈부와 동일한 크기로 형성되고, 상기 커버레이(120)와 동일한 높이에 이르도록 형성된다. 그에 따라, 상기 제1범프(200)는 크기가 50 ~ 300㎛이고, 높이는 50㎛ 이하인 것이 바람직하다.
또한, 상기 제1범프(200)는 기판(100)상의 단차를 제거할 수 있는 평평한 상부면을 갖도록 형성되고, 상기 제2범프(400)와의 전기적인 연결을 위해 금(Au : Gold)이나 구리(Cu : Copper) 등 전기저항도가 낮은 금속 물질로 구성되는 것이 바람직하다.
다음에는 이와 같이 구성된 본 발명에 따른 플립 칩 패키지의 제조방법을 설명한다.
도 1은 본 발명에 따른 플립 칩 패키지 제조방법의 흐름을 나타내는 일 실시예의 구성도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 플립 칩 패키지 제조방법은, 기판의 패드 상에 제1범프를 형성하는 단계(S110)와, 기판상의 단차를 제거하는 단계(S120)와, 반도체 칩 전극에 제2범프를 형성하는 단계(S130)와, 기판과 반도체 칩을 정렬시키는 단계(S140)와, 상기 제1범프와 제2범프를 초음파 접합시키는 단계(S150)와, 언더필 수지를 충진시키는 단계(S160)와, 언더필 수지를 경화시키는 단계(S170)를 포함하여 구성된다.
도 2는 패드만 노출되고 다른 부분은 커버레이로 덮인 기판의 단면도이다.
도 2에 도시된 바와 같이, 상기 기판과 범프의 접합부인 패드(110)만 노출시키고, 상기 기판(100)의 그 외 부분에 PSR(Photo Solder Resist) 인쇄 및 노광 등으로 절연층 커버레이를 형성하여 기판을 보호하도록 구성된다.
이와 같이, 상기 기판(100)에 제1범프(200)를 형성하기에 앞서 기판에 형성된 회로 패턴을 보호하기 위한 커버레이(120)를 상기 패드를 제외한 영역에 형성하 고, 상기 패드 상부에 형성되는 제1범프의 접합특성을 향상시킴과 아울러 상기 커버레이 상부에서 열경화성 접착제인 언더필 수지의 도포 현상 개선을 위해, 상기 기판을 플라즈마 세척하는 단계(S100)가 선행되도록 구성되는 것이 바람직하다. 이때, 상기 기판(100)을 세척하는 플라즈마는 아르곤(Ar)이나 산소(O2) 가스로 구성되는 것이 바람직하다.
도 3a는 본 발명에 따라 기판에 구비된 패드에 제1범프가 형성된 단면도이고, 도 3b는 본 발명에 따라 제1범프가 형성된 기판과 제2범프가 형성된 반도체 칩이 정렬된 상태의 단면도이다.
도 3a에 도시된 바와 같이, 상기 기판의 패드 상에 제1범프를 형성하는 단계(S110)는, 상기 커버레이(120)가 형성된 기판의 패드(110) 상부에 도전성 물질로 이루어진 제1범프(200)를 먼저 형성하여 구성된다. 이때, 상기 제1범프(200)는 반도체 칩에 형성되는 제2범프(400)와의 전기적인 연결을 위해 금(Au)이나 구리(Cu) 등 전기저항도가 낮은 금속 물질로 구성되는 것이 바람직하다.
또한, 상기 제1범프(200)는 끝단이 코인 형태로 구성되어 평평한 상부면을 형성하도록 구성되는 것이 바람직하며, 끝단이 뾰족하게 경사진 고깔모양으로 형성된 경우에는 후술하는 기판상의 단차를 제거하는 단계(S120)에서 상부면을 평평하게 평탄화시킨 후 후속공정을 진행하게 된다.
그리고, 상기 제1범프(200)는 기판(100)상에서 패드(110)와 커버레이(120) 간의 단차를 제거할 수 있도록, 상기 커버레이에 의해 보호되지 않고 외부로 노출 되어 있는 패드 오픈부와 동일한 크기로 형성되며, 그에 따라 상기 제1범프(200)의 크기는 50~300㎛인 것이 바람직하다.
상기 기판상의 단차를 제거하는 단계(S120)는, 상기 제1범프(200)의 끝단이 뾰족하게 형성되거나 커버레이보다 높게 형성된 경우, 상기 제1범프(200)의 높이를 상기 커버레이의 높이에 대응하도록 평탄화시켜 상기 패드(110)와 커버레이(120)간의 단차를 제거하도록 구성된다. 이때, 상기 제1범프(200)의 높이는 솔더 레지스터 등으로 이루어진 커버레이(120)의 상단과 동일한 50㎛ 이하로 이루어지는 것이 바람직하다.
상기 반도체 칩 전극에 제2범프를 형성하는 단계(S130)는 통상적인 플립 칩 패키지 에서와 동일하게 반도체 칩(300)의 전극(310)에 도전성 물질로 이루어진 제2범프(400)를 형성한다.
도 3b에 도시된 바와 같이, 상기 기판과 반도체 칩을 정렬시키는 단계(S140)는, 패드 상부에 제1범프(200)가 미리 형성되고 상기 제1범프(200)에 의해 커버레이(120)와의 단차가 제거된 기판(100)과, 전극(310)에 제2범프(400)가 형성되고 반도체 칩 보호막(320)이 형성된 반도체 칩(300)을 정렬시킨다.
도 4는 본 발명에 따라 반도체 칩에 초음파와 압력을 가하여 제1범프와 제2범프를 접합하는 것을 나타내는 단면도이고, 도 5는 제1범프와 제2범프가 접합된 후에 그 사이 공간에 언더필 수지를 충진한 것을 나타내는 단면도이다.
도 4를 참조하면, 상기 제1범프와 제2범프를 초음파 접합시키는 단계(S150)는 반도체 칩(300)에 열과 압력을 가하여 열압착하면서 초음파(600)를 인가하여, 열, 압력 및 초음파에 의한 에너지로 인해 금속물질로 이루어진 도전성 범프가 용융되면서 상기 제1범프(200)와 제2범프(400)가 접합되어, 반도체 칩(300)과 기판(100)을 전기적으로 연결시킨다.
이때, 상기 반도체 칩(300)에 가해지는 압력에 의한 하중 인가시 초음파(600) 진동을 동시에 인가하여 상기 제1범프(200)와 제2범프(400) 간에 국부적으로 금속의 확산에 의하여 접합이 완료된다. 이 경우 상기 반도체 칩(300)에 인가되는 초음파(600)의 주파수는 40 ~ 120㎑의 영역인 것이 바람직하다.
또한, 상기 반도체 칩(300)에 인가되는 열에너지는 상기 제1 및 제2범프를 이루는 금속물질의 용융온도 이상으로서 100℃를 넘지 않도록 조절되는 것이 바람직하며, 이와 같이 반도체 칩(300)에 인가되는 열에너지가 100℃ 이하로 유지될 경우 반도체 칩의 전극(310)에 가해지는 충격을 최소화하여 소자의 신뢰성을 보다 확보할 수 있게 된다.
도 5를 참조하면, 상기 언더필 수지를 충진시키는 단계(S160)는 상기 제1범프와 제2범프가 접합되어 기판과 반도체 칩이 전기적으로 연결된 후 사이드 필 또는 언더필 재료인 열경화성 접착제를 상기 기판(100)과 반도체 칩(300) 사이 공간에 충진시킨다. 이때, 상기 열경화성 접착제는 에폭시 수지나 필름 형태의 열경화성 수지로 구성되는 것이 바람직하다.
상기 언더필 수지를 경화시키는 단계(S170)는 언더필 수지(500)가 충진된 반도체 칩(300)을 일정한 온도로 가열하여 건조시켜 견고하게 경화시킨다. 이때, 상기 언더필 수지(500)의 건조는 오븐을 이용하여 배치(batch)형식으로 건조를 진행 할 수 있음은 물론, 레일을 이용하여 벨트 타입의 인라인 건조방식으로 이루어 질수도 있다.
도 6은 본 발명에 따른 플립 칩 패키지 제조방법의 흐름을 나타내는 다른 실시예의 구성도이다.
도 6에 도시된 바와 같이, 본 발명에 따른 플립 칩 패키지 제조방법은, 기판의 패드 상에 제1범프를 형성하는 단계(S610)와, 기판상의 단차를 제거하는 단계(S620)와, 반도체 칩 전극에 제2범프를 형성하는 단계(S630)와, 기판에 언더필 수지를 도포하는 단계(S640)와, 기판과 반도체 칩을 정렬시키는 단계(S650)와, 상기 제1범프와 제2범프를 초음파 접합시키는 단계(S660)와, 언더필 수지를 경화시키는 단계(S670)를 포함하여 구성된다.
도 7a는 기판에 구비된 패드에 제1범프가 형성된 단면도이고, 도 7b는 제1범프가 형성된 기판 상에 언더필 수지를 도포한 단면도이고, 도 7c는 제1범프가 형성된 기판의 상부에 제2범프가 형성된 반도체 칩을 정렬시킨 단면도이다.
도 7a를 참조하면, 상기 다른 실시예는 기판(100)상에 언더필 수지(500)를 먼저 도포 한 후 초음파 접합이 이루어지는 것을 제외하고는 본 발명의 일 실시예와 동일하기 때문에, 제1범프 형성 전에 기판을 플라즈마 세척하는 단계(S600)와, 상기 기판의 패드 상에 제1범프를 형성하는 단계(S610)와, 기판상의 단차를 제거하는 단계(S620)와, 반도체 칩 전극에 제2범프를 형성하는 단계(S630)에 대한 상세한 설명은 중복되므로 생략한다.
도 7b에 도시된 바와 같이, 상기 기판에 언더필 수지를 도포하는 단계(S640) 는 상기 반도체 칩(300)과의 초음파 접합 전에 상기 제1범프(200)가 형성된 기판(100)의 상부에 접착성분이 있는 열경화성 접착제로 이루어진 언더필 수지(500)를 먼저 도포하여 구성된다.
이때, 상기 언더필 수지(500)는 에폭시나 필름 형태의 열경화성 수지를 이용하여 구성되는 것이 바람직하며, 이러한 언더필 수지(500)를 스핀 코팅하거나, 디스펜싱하거나, 스크린 프린팅하여 상기 기판(100)의 상부에 일정한 두께로 도포한다. 이때, 상기 에폭시 수지로 이루어진 층의 높이는 반도체 칩과의 접합시에 기포(void)의 생성을 방지하기 위해, 상기 제2범프의 높이에 대응하여 약 40㎛ 내외로 형성되는 것이 바람직하다.
도 7c에 도시된 바와 같이, 상기 기판과 반도체 칩을 정렬시키는 단계(S650)는, 패드(110) 상부에 제1범프(200)가 먼저 형성되고 그 상부에 언더필 수지(500)가 도포된 기판(100)과, 전극(310)에 제2범프(400)가 형성되고 반도체 칩 보호막(320)이 형성된 반도체 칩(300)을 정렬시킨다.
도 8은 반도체 칩에 초음파와 열을 가하여 접합시키는 것을 나타내는 단면도이다.
도 8에 도시된 바와 같이, 상기 제1범프와 제2범프를 초음파 접합시키는 단계(S660)는 반도체 칩(300)에 열과 압력을 가하여 열압착하면서 초음파(600)를 인가하여, 열, 압력 및 초음파에 의한 에너지로 인해 금속물질로 이루어진 제1 및 제2범프(200, 400)가 용융되면서 접합되어 반도체 칩(300)의 전극(310)과 기판의 패드(110)를 전기적으로 연결시킨다.
이와 같이, 언더필 수지(500)를 기판(100)에 먼저 도포한 경우 상기 패드 상부에 형성된 제1범프를 언더필 수지가 덮고 있는바, 상기 초음파(600) 에너지를 이용하여 범프 상면에 도포되어 있는 에폭시를 효과적으로 제거하면서 제1범프와 제2범프간의 직접 접합이 이루어질 수 있게 된다. 이때, 상기 반도체 칩(300)에 인가되는 초음파(600)의 주파수는 40 ~ 120㎑의 영역인 것이 바람직하다.
상기 언더필 수지를 경화시키는 단계(S670)는 초음파 에너지에 의해 기판에 접합된 반도체 칩(300)을 일정한 온도로 가열하여 건조시켜 견고하게 경화시킨다. 이때, 상기 언더필 수지(500)의 건조는 오븐을 이용한 배치(batch) 형식으로 이루어질 수 있음은 물론, 레일을 이용한 벨트 타입의 인라인 건조방식으로 이루어질 수도 있다.
이때, 상기 제1범프와 제2범프를 초음파 접합시키는 단계(S660)에서 상기 반도체 칩(300)에 열에너지를 가하는 헤드의 온도를 100℃ 이하로 할 경우 상기 언더필 수지를 경화시키기 위한 별도의 건조단계가 요구되지만, 상기 헤드의 온도를 150℃ 이상으로 유지할 경우 초음파 에너지의 인가에 의한 초음파 접합과 동시에 언더필 수지의 경화가 진행되므로 별도의 건조단계가 불필요하게 된다.
이와 같이, 기판의 패드 상부에 커버레이와의 단차를 제거할 수 있는 제1범프를 먼저 형성하고, 그 상부에 반도체 칩의 전극에 형성된 제2범프를 초음파 접합함으로써, 기판 상면에서의 단차를 제거하여 기판 상에서 상기 언더필 수지의 흐름을 원활하게 하여 초음파 접합시 기포(void)가 생성되는 것을 방지할 수 있고, 그에 따라 반도체 칩의 신뢰성을 향상 시킬 수 있게 된다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 본 발명에 따른 플립 칩 패키지 제조방법의 구성도.
도 2는 패드만 노출되고 다른 부분은 커버레이로 덮인 기판의 단면도.
도 3a는 본 발명에 따라 기판 상의 패드에 제1범프가 형성된 기판의 단면도.
도 3b는 본 발명에 따라 제1범프가 형성된 기판과 제2범프가 형성된 반도체 칩이 정렬된 상태의 단면도.
도 4는 본 발명에 따라 반도체 칩에 초음파와 압력을 가하여 제1범프와 제2범프를 접합시키는 것을 나타내는 단면도.
도 5는 본 발명에 따라 제1범프와 제2범프가 접합된 후 그 사이 공간에 언더필 수지를 충진한 것을 나타내는 단면도.
도 6은 본 발명에 따른 플립 칩 패키지 제조방법의 다른 실시예의 구성도.
도 7a는 본 발명에 따라 기판 상의 패드에 제1범프가 형성된 기판의 단면도.
도 7b는 본 발명에 따라 제1범프가 형성된 기판에 언더필 수지가 도포된 상태의 단면도.
도 7c는 본 발명에 따라 제1범프가 형성된 기판과 제2범프가 형성된 반도체 칩이 정렬된 상태의 단면도.
도 8은 본 발명에 따라 반도체 칩에 초음파를 인가하여 제1범프와 제2범프를 접합시키는 것을 나타내는 단면도.
도 9a는 종래 반도체 칩의 전극에 범프가 형성된 것을 나타내는 단면도.
도 9b는 종래의 범프가 형성된 반도체 칩에 초음파를 인가하여 범프를 기판 상의 패드에 접합시키는 것을 나타내는 단면도.
도 9c는 종래의 플립 칩 패키지에 의한 접합 후 기포가 생성된 것을 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100 - 기판 110 - 패드
120 - 커버레이 200 - 제1범프
300 - 반도체 칩 310 - 전극
320 - 반도체 칩 보호막 400 - 제2범프
500 - 언더필 수지 600 - 초음파

Claims (19)

  1. 회로패턴을 보호하는 커버레이와 패드가 구비된 기판;
    상기 패드 상부에 커버레이와의 단차를 제거하는 높이로 형성되며, 상부가 평평하게 형성된 제1범프;
    전극이 구비된 반도체 칩;
    상기 전극에 형성되며 상기 제1범프에 초음파 접합되어 반도체 칩과 기판간의 전기적 연결을 이루는 제2범프; 및
    상기 기판과 반도체 칩 사이에 충진되는 언더필 수지를 포함하는 것을 특징으로 하는 플립 칩 패키지.
  2. 제1항에 있어서,
    상기 제1범프는 기판 상에서 노출되는 패드 오픈부와 동일한 크기로 형성되는 것을 특징으로 하는 플립 칩 패키지.
  3. 반도체 칩의 전극을 기판의 패드에 전기적으로 연결시키는 플립 칩 패키지 제조방법에 있어서,
    상기 기판의 패드 상에 제1범프를 형성하는 단계;
    상기 기판 상의 단차를 제거하는 단계;
    상기 반도체 칩 전극에 제2범프를 형성하는 단계;
    상기 기판과 반도체 칩을 정렬시키는 단계;
    상기 제1범프와 제2범프를 초음파 접합시키는 단계;
    상기 기판과 반도체 칩 사이에 언더필 수지를 충진시키는 단계; 및
    상기 언더필 수지를 경화시키는 단계를 포함하는 것을 특징으로 하는 플립 칩 패키지 제조방법.
  4. 제3항에 있어서,
    상기 기판을 아르곤(Ar) 또는 산소(O2) 가스로 플라즈마 세척하는 단계가 상기 패드 상에 제1범프를 형성하는 단계보다 선행적으로 이루어지는 것을 특징으로 하는 플립 칩 패키지 제조방법.
  5. 제3항에 있어서,
    상기 패드 상에 형성되는 제1범프와 상기 전극에 형성되는 제2범프는 금(Au) 또는 구리(Cu) 등 전기저항도가 낮은 금속으로 형성된 것을 특징으로 하는 플립 칩 패키지 제조방법.
  6. 제3항에 있어서,
    상기 기판 상의 단차를 제거하는 단계는 상기 제1범프의 크기를 기판 상의 패드 오픈부의 크기와 동일하게 형성하는 것을 특징으로 하는 플립 칩 패키지 제조 방법.
  7. 제6항에 있어서,
    상기 제1범프의 크기는 50 ~ 300㎛로 형성되는 것을 특징으로 하는 플립 칩 패키지 제조방법.
  8. 제6항에 있어서,
    상기 기판 상의 단차를 제거하는 단계는 상기 제1범프의 높이를 상기 커버레이의 상단 높이와 동일하게 형성하는 것을 특징으로 하는 플립 칩 패키지 제조방법.
  9. 제8항에 있어서,
    상기 제1범프의 높이는 50㎛인 것을 특징으로 하는 플립 칩 패키지 제조방법.
  10. 제3항에 있어서,
    상기 제1범프와 제2범프를 초음파 접합시키는 단계는 반도체 칩에 열과 압력을 가하여 열압착하면서 동시에 초음파를 인가하여, 상기 제1범프와 제2범프를 용융시키고 국부적으로 접합시키며, 상기 인가되는 초음파의 주파수는 40 ~ 120㎑ 영역인 것을 특징으로 하는 플립 칩 패키지 제조방법.
  11. 제10항에 있어서,
    상기 반도체 칩에 열에너지를 가하는 헤드의 온도는 100℃ 아래로 유지되는 것을 특징으로 하는 플립 칩 패키지 제조방법.
  12. 반도체 칩의 전극을 기판의 패드에 전기적으로 연결시키는 플립 칩 패키지 제조방법에 있어서,
    상기 기판의 패드 상에 제1범프를 형성하는 단계;
    상기 기판 상의 단차를 제거하는 단계;
    상기 반도체 칩 전극에 제2범프를 형성하는 단계;
    상기 기판 상에 언더필 수지를 도포하는 단계;
    상기 기판과 반도체 칩을 정렬시키는 단계;
    상기 제1범프와 제2범프를 초음파 접합시키는 단계; 및
    상기 언더필 수지를 경화시키는 단계를 포함하는 것을 특징으로 하는 플립 칩 패키지 제조방법.
  13. 제12항에 있어서,
    상기 기판을 아르곤(Ar) 또는 산소(O2) 가스로 플라즈마 세척하는 단계가 상기 패드 상에 제1범프를 형성하는 단계보다 선행적으로 이루어지는 것을 특징으로 하는 플립 칩 패키지 제조방법.
  14. 제12항에 있어서,
    상기 기판 상의 단차를 제거하는 단계는 상기 제1범프의 크기를 기판 상의 패드 오픈부의 크기와 동일하게 형성하는 것을 특징으로 하는 플립 칩 패키지 제조방법.
  15. 제12항에 있어서,
    상기 기판 상의 단차를 제거하는 단계는 상기 제1범프의 높이를 상기 커버레이의 상단 높이와 동일하게 형성하는 것을 특징으로 하는 플립 칩 패키지 제조방법.
  16. 제12항에 있어서,
    상기 언더필 수지는 에폭시 또는 필름 형태의 열경화성 수지로 구성되는 것을 특징으로 하는 플립 칩 패키지 제조방법.
  17. 제16항에 있어서,
    상기 기판에 언더필 수지를 도포하는 단계는 상기 언더필 수지를 스핀 코팅하거나, 디스펜싱, 또는 스크린 프린팅하여 이루어지는 것을 특징으로 하는 플립 칩 패키지 제조방법.
  18. 제12항에 있어서,
    상기 제1범프와 제2범프를 초음파 접합시키는 단계는 반도체 칩에 열과 압력을 가하여 열압착하면서 동시에 초음파를 인가하여, 제1범프를 덮는 초음파 에너지로 언더필 수지를 제거하면서 상기 제1범프와 제2범프를 접합시키며, 상기 인가되는 초음파의 주파수는 40 ~ 120㎑ 영역인 것을 특징으로 하는 플립 칩 패키지 제조방법.
  19. 제18항에 있어서,
    상기 제1범프와 제2범프를 초음파 접합시키는 단계에서 상기 반도체 칩에 열에너지를 가하는 헤드의 온도를 150℃ 이상으로 유지하여, 초음파 접합과 동시에 상기 언더필 수지가 건조되게 하는 특징으로 하는 플립 칩 패키지 제조방법.
KR1020080048374A 2008-05-26 2008-05-26 플립 칩 패키지 및 그 제조방법 Ceased KR20090122514A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080048374A KR20090122514A (ko) 2008-05-26 2008-05-26 플립 칩 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080048374A KR20090122514A (ko) 2008-05-26 2008-05-26 플립 칩 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20090122514A true KR20090122514A (ko) 2009-12-01

Family

ID=41684973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080048374A Ceased KR20090122514A (ko) 2008-05-26 2008-05-26 플립 칩 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20090122514A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108109980A (zh) * 2017-12-01 2018-06-01 中芯长电半导体（江阴）有限公司 芯片尺寸封装结构及其制备方法
US10361135B2 (en) 2016-09-12 2019-07-23 Samsung Electronics Co., Ltd. Semiconductor package including landing pads extending at an oblique angle toward a through-hole in the package substrate
CN113594051A (zh) * 2021-07-09 2021-11-02 苏州汉天下电子有限公司 半导体封装方法
US11552155B2 (en) 2019-11-18 2023-01-10 Samsung Display Co., Ltd. Method for manufacturing display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361135B2 (en) 2016-09-12 2019-07-23 Samsung Electronics Co., Ltd. Semiconductor package including landing pads extending at an oblique angle toward a through-hole in the package substrate
US10607905B2 (en) 2016-09-12 2020-03-31 Samsung Electronics Co., Ltd. Package substrate for a semiconductor package having landing pads extending toward a through-hole in a chip mounting region
CN108109980A (zh) * 2017-12-01 2018-06-01 中芯长电半导体（江阴）有限公司 芯片尺寸封装结构及其制备方法
US11552155B2 (en) 2019-11-18 2023-01-10 Samsung Display Co., Ltd. Method for manufacturing display device
CN113594051A (zh) * 2021-07-09 2021-11-02 苏州汉天下电子有限公司 半导体封装方法
CN113594051B (zh) * 2021-07-09 2024-02-20 苏州汉天下电子有限公司 半导体封装方法

Similar Documents

Publication Publication Date Title
JP3701542B2 (ja) 半導体装置およびその製造方法
EP0684644B1 (en) Method for manufacturing bump leaded film carrier type semiconductor device
US7154189B2 (en) Semiconductor device and method for fabricating the same
JP3546131B2 (ja) 半導体チップパッケージ
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP5186741B2 (ja) 回路基板及び半導体装置
CN101252092B (zh) 多芯片封装结构及其制作方法
JP2003197856A (ja) 半導体装置
WO2001059839A1 (en) Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
JP2001094003A (ja) 半導体装置及びその製造方法
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JPH10233463A (ja) 半導体装置およびその製造方法
JPH08153830A (ja) 半導体装置およびその製造方法
KR20090122514A (ko) 플립 칩 패키지 및 그 제조방법
CN101656246B (zh) 具有开口的基板的芯片堆叠封装结构及其封装方法
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JP2002064162A (ja) 半導体チップ
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP2001118968A (ja) 半導体装置
US6822323B1 (en) Semiconductor package having more reliable electrical conductive patterns
JP2940491B2 (ja) マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板
JP4978244B2 (ja) 半導体装置及びその製造方法
JP2001015647A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080526

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100317

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20100916

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20100317

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I