JPH10233463A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10233463A JPH10233463A JP1266597A JP1266597A JPH10233463A JP H10233463 A JPH10233463 A JP H10233463A JP 1266597 A JP1266597 A JP 1266597A JP 1266597 A JP1266597 A JP 1266597A JP H10233463 A JPH10233463 A JP H10233463A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin
- wiring
- wiring board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】片面樹脂封止型パッケージにおいて、チップと
樹脂系配線基板の熱膨脹係数が異なっても熱応力による
パッケージの反りを低減し、チップ・基板間の充填樹脂
の水分が熱により気化した時の樹脂のひび割れを防止す
る。 【解決手段】チップ搭載面に被接続部を含む配線パター
ン１３および配線パターンを避けた位置で外側端に連な
る溝２０を有する配線基板２１と、外部接続端子１２群
を有する素子形成面が配線基板面にフェースダウン型に
実装され、外部接続端子群が被接続部に接続された半導
体チップ１０と、チップ・基板間を充填すると共にチッ
プの各外周側面を覆うように封止された樹脂１６と、基
板のチップ非搭載面に形成され、配線パターンに電気的
に接続された外部接続用端子２２とを具備し、溝の内面
は樹脂に対する剥離剤２０ａが塗布されている。
樹脂系配線基板の熱膨脹係数が異なっても熱応力による
パッケージの反りを低減し、チップ・基板間の充填樹脂
の水分が熱により気化した時の樹脂のひび割れを防止す
る。 【解決手段】チップ搭載面に被接続部を含む配線パター
ン１３および配線パターンを避けた位置で外側端に連な
る溝２０を有する配線基板２１と、外部接続端子１２群
を有する素子形成面が配線基板面にフェースダウン型に
実装され、外部接続端子群が被接続部に接続された半導
体チップ１０と、チップ・基板間を充填すると共にチッ
プの各外周側面を覆うように封止された樹脂１６と、基
板のチップ非搭載面に形成され、配線パターンに電気的
に接続された外部接続用端子２２とを具備し、溝の内面
は樹脂に対する剥離剤２０ａが塗布されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係り、特にボールグリッドアレイ（ＢＧ
Ａ）パッケージ構造を有する半導体装置の配線基板およ
び半導体装置の製造方法に関する。
その製造方法に係り、特にボールグリッドアレイ（ＢＧ
Ａ）パッケージ構造を有する半導体装置の配線基板およ
び半導体装置の製造方法に関する。
【０００２】
【従来の技術】例えば集積回路カード、ゲーム用マスク
ＲＯＭカード、小型携帯電話器などに使用される半導体
装置は、パッケージの小型化・薄型化に対する要求が特
に強い。このような要求に応じるべく、ベア状態の半導
体チップ（ベア・チップ）の実装技術が発展しており、
チップ・オン・ボード（ＣＯＢ）実装、フリップチップ
実装などが知られている。
ＲＯＭカード、小型携帯電話器などに使用される半導体
装置は、パッケージの小型化・薄型化に対する要求が特
に強い。このような要求に応じるべく、ベア状態の半導
体チップ（ベア・チップ）の実装技術が発展しており、
チップ・オン・ボード（ＣＯＢ）実装、フリップチップ
実装などが知られている。
【０００３】上記フリップチップ実装は、ベア・チップ
の素子形成面の金属バンプ電極を配線基板上のチップ搭
載面に形成されている電極パッドに押し付けて接続（フ
リップチップボンディング）するものである。これは、
ワイヤーボンディングを必要とするＣＯＢ実装よりも実
装密度が優れているが、基板の熱膨脹などに起因する応
力が基板・チップの接続部に加わって接続の信頼性を損
なうという問題がある。
の素子形成面の金属バンプ電極を配線基板上のチップ搭
載面に形成されている電極パッドに押し付けて接続（フ
リップチップボンディング）するものである。これは、
ワイヤーボンディングを必要とするＣＯＢ実装よりも実
装密度が優れているが、基板の熱膨脹などに起因する応
力が基板・チップの接続部に加わって接続の信頼性を損
なうという問題がある。
【０００４】上記フリップチップ実装の改良例として、
ベア・チップと基板との間に樹脂を介在させて基板・チ
ップ相互を機械的に固定した片面樹脂封止型パッケージ
構造が知られており、その一例としてボールグリッドア
レイ（ＢＧＡ）パッケージ構造が知られている。
ベア・チップと基板との間に樹脂を介在させて基板・チ
ップ相互を機械的に固定した片面樹脂封止型パッケージ
構造が知られており、その一例としてボールグリッドア
レイ（ＢＧＡ）パッケージ構造が知られている。
【０００５】図７は、従来のＢＧＡパッケージ構造を有
する半導体装置の断面構造の一例を概略的に示してい
る。図７のパッケージ構造は、主面に被接続部を含む配
線パターン１３を有する例えば二層の配線基板１１と、
上記配線基板１１のチップ搭載面に金属バンプ電極（例
えば半田バンプ）１２を介してフェースダウン型に実装
された半導体チップ１０と、上記半導体チップ１０と配
線基板１１との間に充填された封止樹脂１６と、前記配
線基板１１のチップ非搭載面に形成され、前記配線パタ
ーン１３に電気的に接続された外部接続用端子２２とを
具備する。
する半導体装置の断面構造の一例を概略的に示してい
る。図７のパッケージ構造は、主面に被接続部を含む配
線パターン１３を有する例えば二層の配線基板１１と、
上記配線基板１１のチップ搭載面に金属バンプ電極（例
えば半田バンプ）１２を介してフェースダウン型に実装
された半導体チップ１０と、上記半導体チップ１０と配
線基板１１との間に充填された封止樹脂１６と、前記配
線基板１１のチップ非搭載面に形成され、前記配線パタ
ーン１３に電気的に接続された外部接続用端子２２とを
具備する。
【０００６】この場合、前記外部接続用端子２２とし
て、配線基板１１の下面で垂直方向にバンプ状に形成さ
れ、スルーホール配線１３ｂ、あるいは層間配線パター
ン１３ａとブラインドビアホール配線を介して配線パタ
ーン１３に接続されている。
て、配線基板１１の下面で垂直方向にバンプ状に形成さ
れ、スルーホール配線１３ｂ、あるいは層間配線パター
ン１３ａとブラインドビアホール配線を介して配線パタ
ーン１３に接続されている。
【０００７】前記封止樹脂１６の形成に際しては、例え
ば樹脂供給装置（図示せず）のノズルから液状の樹脂を
基板１１上に供給し、樹脂の表面張力と毛細管現象を利
用してチップ・基板間に樹脂を流し込んで充填した後に
硬化させている。
ば樹脂供給装置（図示せず）のノズルから液状の樹脂を
基板１１上に供給し、樹脂の表面張力と毛細管現象を利
用してチップ・基板間に樹脂を流し込んで充填した後に
硬化させている。
【０００８】前記したようなパッケージ構造を有する半
導体装置の使用に際して、図７中に点線で示すように応
用製品のマザーボード５０上の配線に配線基板１１の下
面の外部接続用バンプ２２が例えば半田付けにより実装
される。
導体装置の使用に際して、図７中に点線で示すように応
用製品のマザーボード５０上の配線に配線基板１１の下
面の外部接続用バンプ２２が例えば半田付けにより実装
される。
【０００９】この場合、前記配線基板１１は、チップ１
０とマザーボード５０とのピッチ変換の役割を持つイン
ターポーザとして機能するが、その材質として、コスト
低減や生産性向上の要求により、セラミック系の材料か
ら樹脂系の材料に転換されつつあり、これに伴い、以下
に述べるような問題（１）、（２）が生じる。
０とマザーボード５０とのピッチ変換の役割を持つイン
ターポーザとして機能するが、その材質として、コスト
低減や生産性向上の要求により、セラミック系の材料か
ら樹脂系の材料に転換されつつあり、これに伴い、以下
に述べるような問題（１）、（２）が生じる。
【００１０】（１）チップ１０と配線基板１１の熱膨脹
係数が異なるので、例えば図８に示すように、熱応力に
より配線基板１１が反り、コプラナリティが低下し、マ
ザーボード５０への半導体装置の実装が困難になる。仮
に実装がされても、基板１１・マザーボード５０間の半
田接合部、チップ１０・基板１１間の半田接合部に歪み
が生じ、疲労寿命が低下する。
係数が異なるので、例えば図８に示すように、熱応力に
より配線基板１１が反り、コプラナリティが低下し、マ
ザーボード５０への半導体装置の実装が困難になる。仮
に実装がされても、基板１１・マザーボード５０間の半
田接合部、チップ１０・基板１１間の半田接合部に歪み
が生じ、疲労寿命が低下する。
【００１１】（２）樹脂系の配線基板１１は保管中に吸
湿し、チップ１０・基板１１間の充填樹脂１６まで水分
が達するので、マザーボード５０への半導体装置の実装
時の熱により気化し、例えば図８に示すように樹脂１６
が散発的に弾けてひび割れ（いわゆる、ポプコーンクラ
ック）１７が生じる。
湿し、チップ１０・基板１１間の充填樹脂１６まで水分
が達するので、マザーボード５０への半導体装置の実装
時の熱により気化し、例えば図８に示すように樹脂１６
が散発的に弾けてひび割れ（いわゆる、ポプコーンクラ
ック）１７が生じる。
【００１２】なお、特開平８−９７３１３号公報の「マ
ルチチップモジュール」には、フリップチップ搭載用の
ガラスエポキシ回路基板上の素子搭載部に形成した絶縁
性保護膜を選択的にエッチングして接続端子間を通る溝
を形成しておき、チップ搭載後に流し込む封止樹脂の流
れを均一化し、ボイドの発生を防止する技術が開示され
ているが、この技術は前記したような問題（１）、
（２）を解決するものではない。
ルチチップモジュール」には、フリップチップ搭載用の
ガラスエポキシ回路基板上の素子搭載部に形成した絶縁
性保護膜を選択的にエッチングして接続端子間を通る溝
を形成しておき、チップ搭載後に流し込む封止樹脂の流
れを均一化し、ボイドの発生を防止する技術が開示され
ているが、この技術は前記したような問題（１）、
（２）を解決するものではない。
【００１３】
【発明が解決しようとする課題】上記したように従来の
片面樹脂封止型パッケージ構造を有する半導体装置は、
チップと樹脂系配線基板の熱膨脹係数が異なると、熱応
力によりパッケージが反り、マザーボードへの半導体装
置の実装が困難になり、チップ・基板間の半田接合部、
基板・マザーボード間の半田接合部に歪みが生じ、疲労
寿命が低下するという問題、基板の吸湿性に起因してチ
ップ・基板間の充填樹脂まで達した水分がマザーボード
への実装時の熱により気化した時に樹脂のひび割れが生
じるという問題があった。
片面樹脂封止型パッケージ構造を有する半導体装置は、
チップと樹脂系配線基板の熱膨脹係数が異なると、熱応
力によりパッケージが反り、マザーボードへの半導体装
置の実装が困難になり、チップ・基板間の半田接合部、
基板・マザーボード間の半田接合部に歪みが生じ、疲労
寿命が低下するという問題、基板の吸湿性に起因してチ
ップ・基板間の充填樹脂まで達した水分がマザーボード
への実装時の熱により気化した時に樹脂のひび割れが生
じるという問題があった。
【００１４】本発明は上記の問題点を解決すべくなされ
たもので、チップと樹脂系配線基板の熱膨脹係数が異な
っても熱応力によるパッケージの反りを低減でき、マザ
ーボードへの半導体装置の実装が容易になり、チップ・
基板間の半田接合部、基板・マザーボード間の半田接合
部の歪みが発生せず、基板の吸湿性に起因してチップ・
基板間の充填樹脂まで達した水分がマザーボードへの実
装時の熱により気化した時でも樹脂のひび割れが生じな
くなり、パッケージの信頼性の向上を図り得る片面樹脂
封止型パッケージ構造を有する半導体装置およびその製
造方法を提供することを目的とする。
たもので、チップと樹脂系配線基板の熱膨脹係数が異な
っても熱応力によるパッケージの反りを低減でき、マザ
ーボードへの半導体装置の実装が容易になり、チップ・
基板間の半田接合部、基板・マザーボード間の半田接合
部の歪みが発生せず、基板の吸湿性に起因してチップ・
基板間の充填樹脂まで達した水分がマザーボードへの実
装時の熱により気化した時でも樹脂のひび割れが生じな
くなり、パッケージの信頼性の向上を図り得る片面樹脂
封止型パッケージ構造を有する半導体装置およびその製
造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明の半導体装置は、
チップ搭載面に被接続部を含む配線パターンおよび前記
配線パターンを避けた位置でチップ外側端に連なる溝を
有する配線基板と、素子形成面に外部接続端子群を有
し、前記素子形成面が前記配線基板のチップ搭載面にフ
ェースダウン型に実装され、前記外部接続端子群が前記
被接続部と電気的に接続された半導体チップと、前記半
導体チップと配線基板との間を充填すると共に前記半導
体チップの各外周側面を覆うように封止する樹脂と、前
記配線基板のチップ非搭載面に形成され、前記配線パタ
ーンに電気的に接続された外部接続用端子とを具備し、
前記溝は、その内面が前記樹脂に対する剥離性を有する
ことを特徴とする。
チップ搭載面に被接続部を含む配線パターンおよび前記
配線パターンを避けた位置でチップ外側端に連なる溝を
有する配線基板と、素子形成面に外部接続端子群を有
し、前記素子形成面が前記配線基板のチップ搭載面にフ
ェースダウン型に実装され、前記外部接続端子群が前記
被接続部と電気的に接続された半導体チップと、前記半
導体チップと配線基板との間を充填すると共に前記半導
体チップの各外周側面を覆うように封止する樹脂と、前
記配線基板のチップ非搭載面に形成され、前記配線パタ
ーンに電気的に接続された外部接続用端子とを具備し、
前記溝は、その内面が前記樹脂に対する剥離性を有する
ことを特徴とする。
【００１６】また、本発明の半導体装置の製造方法は、
チップ搭載面に被接続部を含む配線パターンが形成さ
れ、チップ搭載面の前記配線パターンを避ける位置でチ
ップ外側端に連なるとともに内面が樹脂に対する剥離性
を持つ溝が形成され、前記チップ搭載面の配線パターン
とチップの他主面との間に配線経路が形成された配線基
板を製造する工程と、前記配線基板の被接続部に対応す
る位置で素子形成面に外部接続用電極端子部を有する半
導体チップを製造する工程と、前記半導体チップをその
電極端子部の位置が前記被接続部に対向するように前記
配線基板上に配置し、前記半導体チップの電極端子部と
配線基板の被接続部とを固定接続する工程と、この後、
前記半導体チップと配線基板との間を充填すると共に前
記半導体チップの各外周側面を覆うように封止用の樹脂
を形成する工程と、前記配線基板の他主面側に前記配線
経路に連なる外部接続用端子を形成する工程とを具備す
ることを特徴とする。
チップ搭載面に被接続部を含む配線パターンが形成さ
れ、チップ搭載面の前記配線パターンを避ける位置でチ
ップ外側端に連なるとともに内面が樹脂に対する剥離性
を持つ溝が形成され、前記チップ搭載面の配線パターン
とチップの他主面との間に配線経路が形成された配線基
板を製造する工程と、前記配線基板の被接続部に対応す
る位置で素子形成面に外部接続用電極端子部を有する半
導体チップを製造する工程と、前記半導体チップをその
電極端子部の位置が前記被接続部に対向するように前記
配線基板上に配置し、前記半導体チップの電極端子部と
配線基板の被接続部とを固定接続する工程と、この後、
前記半導体チップと配線基板との間を充填すると共に前
記半導体チップの各外周側面を覆うように封止用の樹脂
を形成する工程と、前記配線基板の他主面側に前記配線
経路に連なる外部接続用端子を形成する工程とを具備す
ることを特徴とする。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は、ＢＧＡパッケージ
構造を有する半導体装置の一例を概略的に示す斜視図で
ある。
施の形態を詳細に説明する。図１は、ＢＧＡパッケージ
構造を有する半導体装置の一例を概略的に示す斜視図で
ある。
【００１８】図２は、図１の半導体装置に本発明の第１
の実施の形態を適用した場合に図１中のＢ−Ｂ線に沿っ
て概略的に示す断面図である。図３は、図２中の配線基
板を取り出して一例を示す斜視図である。
の実施の形態を適用した場合に図１中のＢ−Ｂ線に沿っ
て概略的に示す断面図である。図３は、図２中の配線基
板を取り出して一例を示す斜視図である。
【００１９】図１乃至図３に示す半導体装置は、チップ
搭載面に被接続部を含む配線パターン１３および前記配
線パターン１３を避けた位置でチップ外側端に連なる溝
２０を有する配線基板２１と、素子形成面に外部接続端
子群（例えば金属バンプ電極群）を有し、前記素子形成
面が前記配線基板２１のチップ搭載面にフェースダウン
型に実装され、前記外部接続端子群が前記被接続部と電
気的に接続された方形の半導体チップ１０と、前記半導
体チップ１０と配線基板２１との間を充填すると共に前
記半導体チップ１０の各外周側面を覆うように封止した
樹脂１６と、前記配線基板２１のチップ非搭載面（本例
では、チップ下面）に形成され、前記配線パターン１３
に電気的に接続された外部接続用端子２２とを具備す
る。
搭載面に被接続部を含む配線パターン１３および前記配
線パターン１３を避けた位置でチップ外側端に連なる溝
２０を有する配線基板２１と、素子形成面に外部接続端
子群（例えば金属バンプ電極群）を有し、前記素子形成
面が前記配線基板２１のチップ搭載面にフェースダウン
型に実装され、前記外部接続端子群が前記被接続部と電
気的に接続された方形の半導体チップ１０と、前記半導
体チップ１０と配線基板２１との間を充填すると共に前
記半導体チップ１０の各外周側面を覆うように封止した
樹脂１６と、前記配線基板２１のチップ非搭載面（本例
では、チップ下面）に形成され、前記配線パターン１３
に電気的に接続された外部接続用端子２２とを具備す
る。
【００２０】なお、前記配線基板２１のサイズは、縦・
横がチップ１０のサイズより１〜２ｍｍ程度大きく、厚
さが５００μｍ〜１ｍｍである。本例では、前記溝２０
は、配線基板２１のチップ搭載面の対角線上に２本形成
され、前記２本の溝２０はチップ搭載面の中央部で交差
しており、溝２０のサイズは、幅が１〜２ｍｍ、深さが
５０〜１００μｍである。
横がチップ１０のサイズより１〜２ｍｍ程度大きく、厚
さが５００μｍ〜１ｍｍである。本例では、前記溝２０
は、配線基板２１のチップ搭載面の対角線上に２本形成
され、前記２本の溝２０はチップ搭載面の中央部で交差
しており、溝２０のサイズは、幅が１〜２ｍｍ、深さが
５０〜１００μｍである。
【００２１】そして、溝２０の内面は、前記樹脂１６に
対する剥離性を有するように処理されている。この処理
としては、溝２０の内面にワックスなどの剥離剤２０ａ
を塗布しておくことにより樹脂１６に対する剥離性を持
たせることが可能であり、あるいは、溝２０の内面にＣ
ｕ膜をコーティングしておけば、その表面に存在する酸
化膜により樹脂１６の層に対する剥離性を持たせること
が可能である。
対する剥離性を有するように処理されている。この処理
としては、溝２０の内面にワックスなどの剥離剤２０ａ
を塗布しておくことにより樹脂１６に対する剥離性を持
たせることが可能であり、あるいは、溝２０の内面にＣ
ｕ膜をコーティングしておけば、その表面に存在する酸
化膜により樹脂１６の層に対する剥離性を持たせること
が可能である。
【００２２】なお、本例では、配線基板２１として、外
部接続用端子２２がスルーホール配線１３ｂ、あるいは
層間配線パターン１３ａとブラインドビアホール配線
（図示せず）を介して配線パターン１３に接続されてい
る多層構造のものが用いられており、前記端子２２は配
線基板２１に垂直方向なバンプ状に形成されている。
部接続用端子２２がスルーホール配線１３ｂ、あるいは
層間配線パターン１３ａとブラインドビアホール配線
（図示せず）を介して配線パターン１３に接続されてい
る多層構造のものが用いられており、前記端子２２は配
線基板２１に垂直方向なバンプ状に形成されている。
【００２３】また、配線基板２１は、配線パターン１３
が配線基板面から突出する状態で形成されているものも
のに限らず、配線パターン１３が配線基板面とほぼ同一
平面を成すように埋め込まれているものを用いてもよ
い。
が配線基板面から突出する状態で形成されているものも
のに限らず、配線パターン１３が配線基板面とほぼ同一
平面を成すように埋め込まれているものを用いてもよ
い。
【００２４】また、半導体チップ１０の素子形成面の金
属バンプ電極１２群（例えば半田バンプ群）を配線基板
２１のチップ搭載面にフェースダウン型に実装する際に
は、予め配線基板２１のチップ搭載面上で配線パターン
１３の被接続部以外の領域にソルダーレジストなどの絶
縁性保護膜を塗布しておくことが望ましい。
属バンプ電極１２群（例えば半田バンプ群）を配線基板
２１のチップ搭載面にフェースダウン型に実装する際に
は、予め配線基板２１のチップ搭載面上で配線パターン
１３の被接続部以外の領域にソルダーレジストなどの絶
縁性保護膜を塗布しておくことが望ましい。
【００２５】また、前記封止樹脂１６の形成に際して
は、例えば樹脂供給装置（図示せず）のノズルから液状
の樹脂を基板２１上に供給し、樹脂の表面張力と毛細管
現象を利用してチップ・基板間に樹脂を流し込んで充填
した後に硬化させている。
は、例えば樹脂供給装置（図示せず）のノズルから液状
の樹脂を基板２１上に供給し、樹脂の表面張力と毛細管
現象を利用してチップ・基板間に樹脂を流し込んで充填
した後に硬化させている。
【００２６】なお、前記チップ１０の露出上面は、緻
密、堅牢な素材（例えばシリコン）からなり、樹脂封止
を行わなくても信頼性上の問題は少ない。次に、図４
（ａ）乃至（ｃ）を参照しながら、図１乃至図３に示し
た半導体装置の製造工程の一例を簡単に説明する。
密、堅牢な素材（例えばシリコン）からなり、樹脂封止
を行わなくても信頼性上の問題は少ない。次に、図４
（ａ）乃至（ｃ）を参照しながら、図１乃至図３に示し
た半導体装置の製造工程の一例を簡単に説明する。
【００２７】まず、図４（ａ）に示すように、配線基板
２１として、チップ搭載面に被接続部を含む配線パター
ン１３が絶縁基材面から少し突出するように形成され、
この配線パターン１３を避ける位置でチップ外側端に連
なる溝２０が形成され、溝２０の内面に剥離剤２０ａが
塗布され、前記被接続部とチップ非搭載面（本例では下
面）との間に配線経路（例えば前記したようなスルーホ
ール配線１３ｂ、あるいは層間配線パターン１３ａとブ
ラインドビアホール配線）が形成されたものを用意す
る。
２１として、チップ搭載面に被接続部を含む配線パター
ン１３が絶縁基材面から少し突出するように形成され、
この配線パターン１３を避ける位置でチップ外側端に連
なる溝２０が形成され、溝２０の内面に剥離剤２０ａが
塗布され、前記被接続部とチップ非搭載面（本例では下
面）との間に配線経路（例えば前記したようなスルーホ
ール配線１３ｂ、あるいは層間配線パターン１３ａとブ
ラインドビアホール配線）が形成されたものを用意す
る。
【００２８】一方、半導体チップ１０として、素子形成
面上における前記配線基板２１の被接続部に対応する位
置に外部接続用端子部としてパッドに導電性物質（例え
ば半田からなるバンプ電極１２（インナーリード）が形
成されているものを用意する。
面上における前記配線基板２１の被接続部に対応する位
置に外部接続用端子部としてパッドに導電性物質（例え
ば半田からなるバンプ電極１２（インナーリード）が形
成されているものを用意する。
【００２９】なお、前記基板２１のチップ搭載面に被接
続部を形成する際には、チップ搭載面に配線パターン１
３を有する基板２１を例えば真空吸着機構付きのスクリ
ーン印刷機のステージ上に固定し、基板２１上でチップ
１０のバンプ電極１２に対応する部分に例えば平面型の
接続パッドを形成する。
続部を形成する際には、チップ搭載面に配線パターン１
３を有する基板２１を例えば真空吸着機構付きのスクリ
ーン印刷機のステージ上に固定し、基板２１上でチップ
１０のバンプ電極１２に対応する部分に例えば平面型の
接続パッドを形成する。
【００３０】この際、チップ１０のバンプ電極１２に対
応する開口を有するメタルマスクを用いて基板２１の配
線形成面上に導電性ペースト、例えば銀ペーストをスク
リーン印刷して前記接続パッドを形成する。
応する開口を有するメタルマスクを用いて基板２１の配
線形成面上に導電性ペースト、例えば銀ペーストをスク
リーン印刷して前記接続パッドを形成する。
【００３１】次に、チップ１０を真空吸着し得る機構を
有するボンディング装置を用いて基板２１上にチップ１
０をフェースダウン型に実装するためにフリップチップ
ボンディング（インナーリードボンディング）を行う。
即ち、図４（ｂ）に示すように、チップ１０の外部接続
用の電極端子部１２の位置が基板２１の被接続部に対向
するように、チップ１０を基板上に配置し、チップ１０
の電極端子部１２と基板２１の被接続部とを固定接続す
る。次に、チップ・基板間に樹脂１６を充填させるとと
もにチップの各外周側面部を樹脂で覆うように樹脂１６
で封止する。
有するボンディング装置を用いて基板２１上にチップ１
０をフェースダウン型に実装するためにフリップチップ
ボンディング（インナーリードボンディング）を行う。
即ち、図４（ｂ）に示すように、チップ１０の外部接続
用の電極端子部１２の位置が基板２１の被接続部に対向
するように、チップ１０を基板上に配置し、チップ１０
の電極端子部１２と基板２１の被接続部とを固定接続す
る。次に、チップ・基板間に樹脂１６を充填させるとと
もにチップの各外周側面部を樹脂で覆うように樹脂１６
で封止する。
【００３２】次に、図４（ｃ）に示すように、基板２１
のチップ非搭載面（本例では下面）に前記配線経路に連
なるように外部接続用端子２２（アウターリード）とし
て例えば半田バンプを形成する。
のチップ非搭載面（本例では下面）に前記配線経路に連
なるように外部接続用端子２２（アウターリード）とし
て例えば半田バンプを形成する。
【００３３】図１乃至図３に示したようなパッケージ構
造を有する半導体装置の使用に際して、図５に示すよう
に応用製品のマザーボード５０上の配線に基板２１を例
えば半田付けにより実装（アウターリードボンディン
グ）する。この場合、基板２１は、チップ１０とマザー
ボード５０とのピッチ変換の役割を持つインターポーザ
として機能する。
造を有する半導体装置の使用に際して、図５に示すよう
に応用製品のマザーボード５０上の配線に基板２１を例
えば半田付けにより実装（アウターリードボンディン
グ）する。この場合、基板２１は、チップ１０とマザー
ボード５０とのピッチ変換の役割を持つインターポーザ
として機能する。
【００３４】即ち、図１乃至図３に示した半導体装置に
よれば、配線基板２１のチップ搭載面に形成された溝２
０の内面が樹脂１６に対する剥離性を有するように処理
されており、チップ１０と基板１１の熱膨脹係数が異な
ることに起因して熱などにより生じた応力による配線基
板２１の反りが生じても溝２０の部分で樹脂１６が剥離
するので、パッケージの反りが低減し、マザーボード５
０への半導体装置の実装が容易になり、実装状態におけ
るチップ１０・基板１１間の半田接合部、基板２１・マ
ザーボード５０間の半田接合部での破断不良が防止さ
れ、半導体装置の信頼性が向上する。
よれば、配線基板２１のチップ搭載面に形成された溝２
０の内面が樹脂１６に対する剥離性を有するように処理
されており、チップ１０と基板１１の熱膨脹係数が異な
ることに起因して熱などにより生じた応力による配線基
板２１の反りが生じても溝２０の部分で樹脂１６が剥離
するので、パッケージの反りが低減し、マザーボード５
０への半導体装置の実装が容易になり、実装状態におけ
るチップ１０・基板１１間の半田接合部、基板２１・マ
ザーボード５０間の半田接合部での破断不良が防止さ
れ、半導体装置の信頼性が向上する。
【００３５】また、樹脂系の配線基板２１の保管中にお
ける吸湿によりチップ・基板間の充填樹脂１６まで達し
た水分がマザーボード５０への半導体装置の実装時の熱
により気化したとしても、それは基板２１のチップ搭載
面の溝２０（樹脂剥離部分）に沿って配線基板２１のチ
ップ外側端から放出されるので、パッケージにひび割れ
（クラック）が生じるおそれがなくなり、半導体装置の
信頼性が向上する。
ける吸湿によりチップ・基板間の充填樹脂１６まで達し
た水分がマザーボード５０への半導体装置の実装時の熱
により気化したとしても、それは基板２１のチップ搭載
面の溝２０（樹脂剥離部分）に沿って配線基板２１のチ
ップ外側端から放出されるので、パッケージにひび割れ
（クラック）が生じるおそれがなくなり、半導体装置の
信頼性が向上する。
【００３６】なお、上記実施例では、配線基板２１のチ
ップ搭載面の溝２０は、方形のチップ搭載面の中央部で
交差するようにチップ搭載面の対角線上に２本形成され
ているが、図６に示すように、さらに２本の溝２０の交
差部に例えば円形の皿状の溝２０ｂを形成しても、本発
明の効果が得られる。
ップ搭載面の溝２０は、方形のチップ搭載面の中央部で
交差するようにチップ搭載面の対角線上に２本形成され
ているが、図６に示すように、さらに２本の溝２０の交
差部に例えば円形の皿状の溝２０ｂを形成しても、本発
明の効果が得られる。
【００３７】また、前記中央部の溝２０ｂに代えてチッ
プ貫通孔を形成すれば、樹脂封止に際してチップの裏面
から上記チップ貫通孔を通して素子形成面（基板対向
面）側に樹脂を注入することが可能になる。
プ貫通孔を形成すれば、樹脂封止に際してチップの裏面
から上記チップ貫通孔を通して素子形成面（基板対向
面）側に樹脂を注入することが可能になる。
【００３８】
【発明の効果】上述したように本発明によれば、チップ
と樹脂系配線基板の熱膨脹係数が異なっても熱応力によ
るパッケージの反りを低減でき、マザーボードへの半導
体装置の実装が容易になり、チップ・基板間の半田接合
部、基板・マザーボード間の半田接合部の歪みが発生せ
ず、基板の吸湿性に起因してチップ・基板間の充填樹脂
まで達した水分がマザーボードへの実装時の熱により気
化した時でも樹脂のひび割れが生じなくなり、パッケー
ジの信頼性の向上を図り得る片面樹脂封止型パッケージ
構造を有する半導体装置およびその製造方法を提供する
ことができる。
と樹脂系配線基板の熱膨脹係数が異なっても熱応力によ
るパッケージの反りを低減でき、マザーボードへの半導
体装置の実装が容易になり、チップ・基板間の半田接合
部、基板・マザーボード間の半田接合部の歪みが発生せ
ず、基板の吸湿性に起因してチップ・基板間の充填樹脂
まで達した水分がマザーボードへの実装時の熱により気
化した時でも樹脂のひび割れが生じなくなり、パッケー
ジの信頼性の向上を図り得る片面樹脂封止型パッケージ
構造を有する半導体装置およびその製造方法を提供する
ことができる。
【図１】 ＢＧＡパッケージ構造を有する半導体装置の
一例を概略的に示す斜視図。
一例を概略的に示す斜視図。
【図２】 図１の半導体装置に本発明の第１の実施の形
態を適用した場合に図１中のＢ−Ｂ線に沿って概略的に
示す断面図。
態を適用した場合に図１中のＢ−Ｂ線に沿って概略的に
示す断面図。
【図３】 図２中の配線基板を取り出して一例を示す斜
視図。
視図。
【図４】 図１乃至図３に示した半導体装置の製造工程
の一例を説明するために示す図。
の一例を説明するために示す図。
【図５】 図１乃至図３に示した半導体装置を応用製品
のマザーボード上に半田付けにより実装した状態を示す
図。
のマザーボード上に半田付けにより実装した状態を示す
図。
【図６】 図３の配線基板の変形例を示す斜視図。
【図７】 従来のＢＧＡパッケージ構造を有する半導体
装置の構造の一例を概略的に示す断面図。
装置の構造の一例を概略的に示す断面図。
【図８】 図７中の半導体装置において配線基板として
ミック系の材料を用いた場合にパッケージが反る様子お
よびマザーボードへの半導体装置の実装時の熱により樹
脂にひび割れが生じる様子を示す図。
ミック系の材料を用いた場合にパッケージが反る様子お
よびマザーボードへの半導体装置の実装時の熱により樹
脂にひび割れが生じる様子を示す図。
１０…半導体チップ、 １２…チップの外部接続端子（バンプ電極）、 １３…配線パターン、 １３ａ…層間配線パターン、 １３ｂ…スルーホール配線、 １６…封止樹脂、 ２０…溝、 ２０ａ…剥離剤、 ２１…配線基板、 ２２…基板の外部接続端子（バンプ電極）。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/12 Ｌ
Claims (5)
- 【請求項１】 チップ搭載面に被接続部を含む配線パタ
ーンおよび前記配線パターンを避けた位置でチップ外側
端に連なる溝を有する配線基板と、 素子形成面に外部接続端子群を有し、前記素子形成面が
前記配線基板のチップ搭載面にフェースダウン型に実装
され、前記外部接続端子群が前記被接続部と電気的に接
続された半導体チップと、 前記半導体チップと配線基板との間を充填すると共に前
記半導体チップの少なくとも各外周側面を覆うように封
止する樹脂と、 前記配線基板のチップ非搭載面に形成され、前記配線パ
ターンに電気的に接続された外部接続用端子とを具備
し、 前記溝の内面は、前記樹脂に対する剥離性を有すること
を特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記溝は、方形のチップ搭載面の対角線上に２本形成さ
れ、前記２本の溝はチップ搭載面の中央部で交差してい
ることを特徴とする半導体装置。 - 【請求項３】 請求項１または２記載の半導体装置にお
いて、 前記溝は、内面にＣｕ膜がコーティングされていること
を特徴とする半導体装置。 - 【請求項４】 請求項１または２記載の半導体装置にお
いて、 前記溝は、内面に剥離剤が塗布されていることを特徴と
する半導体装置。 - 【請求項５】 チップ搭載面に被接続部を含む配線パタ
ーンが形成され、チップ搭載面の前記配線パターンを避
ける位置でチップ外側端に連なるとともに内面が樹脂に
対する剥離性を持つ溝が形成され、前記チップ搭載面の
配線パターンとチップの他主面との間に配線経路が形成
された配線基板を製造する工程と、 前記配線基板の被接続部に対応する位置で素子形成面に
外部接続用電極端子部を有する半導体チップを製造する
工程と、 前記半導体チップをその電極端子部の位置が前記被接続
部に対向するように前記配線基板上に配置し、前記半導
体チップの電極端子部と配線基板の被接続部とを固定接
続する工程と、 この後、前記半導体チップと配線基板との間を充填する
と共に前記半導体チップの各外周側面を覆うように封止
用の樹脂を形成する工程と、 前記配線基板の他主面側に前記配線経路に連なる外部接
続用端子を形成する工程とを具備することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1266597A JPH10233463A (ja) | 1997-01-27 | 1997-01-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1266597A JPH10233463A (ja) | 1997-01-27 | 1997-01-27 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10233463A true JPH10233463A (ja) | 1998-09-02 |
Family
ID=11811673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1266597A Pending JPH10233463A (ja) | 1997-01-27 | 1997-01-27 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10233463A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469373B2 (en) | 2000-05-15 | 2002-10-22 | Kabushiki Kaisha Toshiba | Semiconductor apparatus with improved thermal and mechanical characteristic under-fill layer and manufacturing method therefor |
| WO2002101831A1 (fr) * | 2001-05-14 | 2002-12-19 | Sony Corporation | Dispositif a semi-conducteur et son procede de fabrication |
| WO2004026010A1 (ja) * | 2002-09-12 | 2004-03-25 | Matsushita Electric Industrial Co., Ltd. | 回路部品内蔵モジュール |
| FR2856520A1 (fr) * | 2003-06-17 | 2004-12-24 | St Microelectronics Sa | Dispositif semi-conducteur a billes de connexion electrique entre une puce de circuits integres et une plaque support et procede pour sa fabrication |
| EP1519641A3 (en) * | 2003-09-29 | 2005-08-24 | Matsushita Electric Industrial Co., Ltd. | Module and method of manufacturing module |
| JP2006173434A (ja) * | 2004-12-17 | 2006-06-29 | Seiko Epson Corp | 配線基板、半導体装置及びその製造方法 |
| JP2006173435A (ja) * | 2004-12-17 | 2006-06-29 | Seiko Epson Corp | 配線基板、半導体装置及びその製造方法 |
| WO2007074601A1 (ja) * | 2005-12-27 | 2007-07-05 | Sharp Kabushiki Kaisha | 多層配線基板と、それを備えた電子モジュールおよび電子機器 |
| US7476975B2 (en) | 2004-08-23 | 2009-01-13 | Seiko Epson Corporation | Semiconductor device and resin structure therefor |
| JP2009267163A (ja) * | 2008-04-25 | 2009-11-12 | Sharp Corp | 配線基板、半導体装置、ならびに半導体装置の製造方法 |
| JP2009289984A (ja) * | 2008-05-29 | 2009-12-10 | Canon Inc | 半導体装置の製造方法及び半導体装置 |
| JP4867990B2 (ja) * | 2006-04-21 | 2012-02-01 | パナソニック株式会社 | メモリカード |
| CN103180079A (zh) * | 2010-11-08 | 2013-06-26 | 松下电器产业株式会社 | 焊料转印基材的制造方法、焊料预涂方法、及焊料转印基材 |
| JP6068645B2 (ja) * | 2013-07-30 | 2017-01-25 | 京セラ株式会社 | 配線基板および電子装置 |
| JP2018040816A (ja) * | 2017-12-14 | 2018-03-15 | 株式会社東芝 | センサ |
| CN113645759A (zh) * | 2021-08-09 | 2021-11-12 | 维沃移动通信有限公司 | 电路板组件、电子设备和电路板组件的加工方法 |
-
1997
- 1997-01-27 JP JP1266597A patent/JPH10233463A/ja active Pending
Cited By (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469373B2 (en) | 2000-05-15 | 2002-10-22 | Kabushiki Kaisha Toshiba | Semiconductor apparatus with improved thermal and mechanical characteristic under-fill layer and manufacturing method therefor |
| WO2002101831A1 (fr) * | 2001-05-14 | 2002-12-19 | Sony Corporation | Dispositif a semi-conducteur et son procede de fabrication |
| US7064005B2 (en) | 2001-05-14 | 2006-06-20 | Sony Corporation | Semiconductor apparatus and method of manufacturing same |
| KR100825658B1 (ko) | 2001-05-14 | 2008-04-29 | 소니 가부시끼 가이샤 | 반도체 장치 및 그 제조 방법 |
| WO2004026010A1 (ja) * | 2002-09-12 | 2004-03-25 | Matsushita Electric Industrial Co., Ltd. | 回路部品内蔵モジュール |
| US7382628B2 (en) | 2002-09-12 | 2008-06-03 | Matsushita Electric Industrial Co., Ltd. | Circuit-component-containing module |
| FR2856520A1 (fr) * | 2003-06-17 | 2004-12-24 | St Microelectronics Sa | Dispositif semi-conducteur a billes de connexion electrique entre une puce de circuits integres et une plaque support et procede pour sa fabrication |
| US7247928B2 (en) | 2003-06-17 | 2007-07-24 | Stmicroelectronics Sa | Semiconductor device with electrical connection balls between an integrated circuit chip and a support plate, and process for fabricating it |
| CN100369532C (zh) * | 2003-09-29 | 2008-02-13 | 松下电器产业株式会社 | 微型组件及其制造方法 |
| EP1519641A3 (en) * | 2003-09-29 | 2005-08-24 | Matsushita Electric Industrial Co., Ltd. | Module and method of manufacturing module |
| US7231712B2 (en) * | 2003-09-29 | 2007-06-19 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a module |
| US8368233B2 (en) | 2004-08-23 | 2013-02-05 | Seiko Epson Corporation | Semiconductor device with improved resin configuration |
| US7982319B2 (en) | 2004-08-23 | 2011-07-19 | Seiko Epson Corporation | Semiconductor device with improved resin configuration |
| US7656044B2 (en) | 2004-08-23 | 2010-02-02 | Seiko Epson Corporation | Semiconductor device with improved resin configuration |
| US7476975B2 (en) | 2004-08-23 | 2009-01-13 | Seiko Epson Corporation | Semiconductor device and resin structure therefor |
| JP2006173435A (ja) * | 2004-12-17 | 2006-06-29 | Seiko Epson Corp | 配線基板、半導体装置及びその製造方法 |
| JP2006173434A (ja) * | 2004-12-17 | 2006-06-29 | Seiko Epson Corp | 配線基板、半導体装置及びその製造方法 |
| JP4692720B2 (ja) * | 2004-12-17 | 2011-06-01 | セイコーエプソン株式会社 | 配線基板、半導体装置及びその製造方法 |
| JP4692719B2 (ja) * | 2004-12-17 | 2011-06-01 | セイコーエプソン株式会社 | 配線基板、半導体装置及びその製造方法 |
| WO2007074601A1 (ja) * | 2005-12-27 | 2007-07-05 | Sharp Kabushiki Kaisha | 多層配線基板と、それを備えた電子モジュールおよび電子機器 |
| JP4867990B2 (ja) * | 2006-04-21 | 2012-02-01 | パナソニック株式会社 | メモリカード |
| US8599571B2 (en) | 2006-04-21 | 2013-12-03 | Panasonic Corporation | Memory card |
| JP2009267163A (ja) * | 2008-04-25 | 2009-11-12 | Sharp Corp | 配線基板、半導体装置、ならびに半導体装置の製造方法 |
| US8436456B2 (en) | 2008-04-25 | 2013-05-07 | Sharp Kabushiki Kaisha | Wiring board, semiconductor device and method for manufacturing semiconductor device |
| JP2009289984A (ja) * | 2008-05-29 | 2009-12-10 | Canon Inc | 半導体装置の製造方法及び半導体装置 |
| CN103180079A (zh) * | 2010-11-08 | 2013-06-26 | 松下电器产业株式会社 | 焊料转印基材的制造方法、焊料预涂方法、及焊料转印基材 |
| US9027822B2 (en) | 2010-11-08 | 2015-05-12 | Panasonic Intellectual Property Management Co., Ltd. | Manufacturing method of solder transfer substrate, solder precoating method, and solder transfer substrate |
| JP6068645B2 (ja) * | 2013-07-30 | 2017-01-25 | 京セラ株式会社 | 配線基板および電子装置 |
| JPWO2015016289A1 (ja) * | 2013-07-30 | 2017-03-02 | 京セラ株式会社 | 配線基板および電子装置 |
| JP2018040816A (ja) * | 2017-12-14 | 2018-03-15 | 株式会社東芝 | センサ |
| CN113645759A (zh) * | 2021-08-09 | 2021-11-12 | 维沃移动通信有限公司 | 电路板组件、电子设备和电路板组件的加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8022532B2 (en) | Interposer and semiconductor device | |
| CN100407422C (zh) | 半导体装置及其制造方法 | |
| JP3546131B2 (ja) | 半導体チップパッケージ | |
| JP3683996B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07302858A (ja) | 半導体パッケージ | |
| JP3277997B2 (ja) | ボールグリッドアレイパッケージとその製造方法 | |
| JPH11233678A (ja) | Ｉｃパッケージの製造方法 | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| KR20100009941A (ko) | 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지 | |
| JP4228457B2 (ja) | 電子モジュール及び電子機器 | |
| JPH08153830A (ja) | 半導体装置およびその製造方法 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3277083B2 (ja) | 半導体チップおよびそれを用いた半導体装置 | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4440494B2 (ja) | 半導体装置の製造方法 | |
| JP2768315B2 (ja) | 半導体装置 | |
| JP4626063B2 (ja) | 半導体装置の製造方法 | |
| JP3684517B2 (ja) | 半導体装置 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP3325410B2 (ja) | 半導体装置の製造方法 | |
| JP2001267452A (ja) | 半導体装置 | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
| JPH0846091A (ja) | ボールグリッドアレイ半導体装置 |