[go: up one dir, main page]

KR20090033809A - 액정 표시 장치 및 전자 기기 - Google Patents

액정 표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR20090033809A
KR20090033809A KR1020080095975A KR20080095975A KR20090033809A KR 20090033809 A KR20090033809 A KR 20090033809A KR 1020080095975 A KR1020080095975 A KR 1020080095975A KR 20080095975 A KR20080095975 A KR 20080095975A KR 20090033809 A KR20090033809 A KR 20090033809A
Authority
KR
South Korea
Prior art keywords
wiring
liquid crystal
electrode
display area
low resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020080095975A
Other languages
English (en)
Inventor
히데키 가네코
마사히로 호리구치
오사무 고바야시
Original Assignee
엡슨 이미징 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엡슨 이미징 디바이스 가부시키가이샤 filed Critical 엡슨 이미징 디바이스 가부시키가이샤
Publication of KR20090033809A publication Critical patent/KR20090033809A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

크로스토크(crosstalk)가 적고, 표시 화질이 양호하고, 시야각이 넓은 액정 표시 장치를 제공하는 것이다.
액정 표시 장치는 액정층을 협지(挾持)한 한 쌍의 투명 기판(어레이 기판, 컬러 필터 기판)을 구비하고, 한 쌍의 투명 기판 중 한 쪽의 투명 기판의 액정층측에는, 표시 영역 DA에 매트릭스 형상으로 배치된 복수의 주사선 및 신호선(15)과; 주사선 및 신호선(15)으로 구획된 화소 영역마다에 형성된 제1 전극으로서의 하전극(19)과; 하전극(19)상에 절연막을 개재시켜 형성되고, 적어도 표시 영역 DA에 걸쳐서 형성된 제2 전극으로서의 상전극(22)과; 표시 영역 DA보다 외측으로 형성된 공통 배선(161)을 갖고, 상전극(22)은 표시 영역 DA의 적어도 한 변부(邊部)를 따라서 형성된, 예를 들어 제1 저저항화 배선(162)을 통하여 공통 배선(161)에 전기적으로 접속되어 있다.

Description

액정 표시 장치 및 전자 기기{LIQUID CRYSTAL DISPLAY DEVICE AND ELECTRONIC APPARATUS}
본 발명은 크로스토크가 적고, 표시 품질이 양호하고, 시야각이 넓은 액정 표시 장치 및 전자 기기에 관한 것이다.
액정 표시 장치는 표면에 전극 등이 형성된 한 쌍의 투명 기판과, 이 한 쌍의 기판 사이에 협지된 액정층을 갖고, 양 기판상의 전극에 전압을 인가하는 것에 의해 액정을 재배열시켜 각종 정보를 표시하는 종방향 전계 방식의 것이 많이 사용되고 있다. 이와 같은 종방향 전계 방식의 액정 표시 장치는 TN(Twisted Nematic) 모드의 것이 일반적이지만, 시야각이 좁다고 하는 문제점이 존재하기 때문에, VA(Vertical Alignment) 모드나 MVA(Multidomain Vertical Alignment) 모드 등, 각종 개량된 종방향 전계 방식의 액정 표시 장치가 개발되고 있다.
한편, 상술한 종방향 전계 방식의 액정 표시 장치와는 달리, 한 쪽의 기판에만 화소 전극 및 공통 전극으로 이루어지는 한 쌍의 전극을 구비한 IPS(In-Plane Switching) 모드 내지 FFS(Fringe Field Switching) 모드의 액정 표시 장치도 알려져 있다.
이 중 IPS 모드의 액정 표시 장치는 한 쌍의 전극을 동일 층에 배치하고, 액정에 인가하는 전계의 방향을 기판에 거의 평행한 방향으로 하여 액정 분자를 기판에 평행한 방향으로 재배열하는 것이다. 그 때문에, 이 IPS 모드의 액정 표시 장치는 횡방향 전계 방식의 액정 표시 장치라고도 말해지며, 상술한 종방향 전계 방식의 액정 표시 장치에 비하면 매우 광시야각이라고 하는 잇점을 갖고 있다. 그러나 IPS 모드의 액정 표시 장치는 한 쌍의 전극이 동일 층에 마련되어 있기 때문에, 화소 전극의 상측에 위치하는 액정 분자는 충분히 구동되지 않고, 투과율 등의 저하를 초래한다고 하는 문제점이 존재하고 있다.
이와 같은 IPS 모드의 액정 표시 장치의 문제점을 해결하기 위해, 이른바 경사 전계 방식이라고도 하는 FFS 모드의 액정 표시 장치가 개발되고 있다(하기 특허 문헌 1 및 2 참조). 이 FFS 모드의 액정 표시 장치는 액정층에 전계를 인가하기 위한 화소 전극과 공통 전극을 각각 절연막을 개재시켜 다른 층에 배치한 것이다.
이 FFS 모드의 액정 표시 장치는 IPS 모드의 액정 표시 장치보다도 광시야각이면서 고콘트라스트(high contrast)이고, 또한 저전압 구동을 할 수 있는 동시에 보다 고투과율이기 때문에 밝은 표시가 가능하게 된다고 하는 특징을 구비하고 있다. 이에 더하여, FFS 모드의 액정 표시 장치는 IPS 모드의 액정 표시 장치보다도 평면에서 보아 화소 전극과 공통 전극의 중복 면적이 크기 때문에, 보다 큰 유지 용량이 부차적으로 발생하여 별도 보조 용량선을 마련할 필요가 없어진다고 하는 장점도 존재하고 있다.
한편, FFS 모드의 액정 표시 장치에 있어서는 스위칭 소자나 화소 전극의 표 면에는 단차가 형성되지 않도록 하기 위해, 상술한 VA 방식 내지 MVA 방식의 액정 표시 장치에서 사용되어 있는 것과 같은 평탄화막을 사용하고, 이 평탄화막상에 화소 전극이나 공통 전극을 배치하는 것이 개시되어 있다(하기 특허 문헌 3 참조).
[특허 문헌 1] 일본 특개 2001－235763호 공보
[특허 문헌 2] 일본 특개 2002－182230호 공보
[특허 문헌 3] 일본 특개 2007－226199호 공보
상기 특허 문헌 3에 의하면, 평탄화막상에 화소 전극이나 공통 전극을 형성한 경우, 절연막의 상측의 전극(이하,「상전극」이라 함) 및 하측의 전극(이하,「하전극」이라 함)의 어느 쪽도 화소 전극 및 공통 전극으로서 사용할 수 있다. 그리고, 하전극을 화소 전극으로서 사용하는 경우, 하전극을 스위칭 소자인 박막 트랜지스터(TFT)의 근방 및 신호선과 주사선의 근방에까지 연재(延在)시킬 수 있기 때문에, 개구도(開口度)가 커져서 밝은 표시의 액정 표시 패널을 얻을 수 있다고 하는 잇점이 있다. 그리고, 화소 영역에 있어서 상전극에 복수의 슬릿을 형성할 필요가 있으나, 상전극을 베타 형상으로 형성할 수 있기 때문에, 공통 전극으로서의 상전극의 저항이 작아지고, 공통 전극의 전위가 안정화하여 표시 품질이 양호한 FFS 모드의 액정 표시 장치가 얻어지고 있다.
한편, 상전극을 공통 전극으로서 사용하는 경우, 상전극에는 슬릿이 형성되어 있기 때문에 단차(段差)가 있고, 이 단차에 기인하여 번인(burn-in) 현상이 발생하는 것이 발견되고 있다. 이 번인 현상을 억제하는데는 상전극의 단차를 작게 하면 효과적이다. 그래서, 상전극의 두께를 하전극의 두께의 반 정도(구체적으로, 50nm 정도)로 얇게 하는 것을 고려할 수 있다. 그러나 상전극은 ITO나 IZO 등, 도전성 재료로 형성되어 있기 때문에, 상전극의 두께를 얇게 하면 상전극의 저항값이 보다 높게 되고 만다. 또한, 상전극에는 화소 영역마다 복수의 슬릿이 형성되어 있으므로, 상전극의 저항값은 상전극을 베타 형상으로 형성한 경우보다도 높아지고 만다. 상전극의 저항값이 상승하면, 인가된 신호가 전기적으로 열화(劣化)되고 말아, 액정층에 소정의 구동 전위가 알맞게 부여되지 않는 것에 기인하는 크로스토크가 발생한다. 이와 같은 크로스토크의 발생은 특히 와이드 사이즈라 칭해지는 가로로 긴 액정 표시 장치에 있어서 현저히 나타난다고 하는 과제가 있었다.
본 발명은 상기 과제의 적어도 일부를 해결하기 위해서 이루어진 것이고, 이하의 형태 또는 적용예로서 실현하는 것이 가능하다.
[적용예 1] 본 적용예에 관한 액정 표시 장치는, 액정층을 협지한 한 쌍의 투명 기판을 구비하고, 상기 한 쌍의 투명 기판 중 한 쪽의 투명 기판의 상기 액정층측에는 표시 영역에 매트릭스 형상으로 배치된 복수의 주사선 및 복수의 신호선과; 상기 주사선 및 상기 신호선으로 구획된 화소 영역마다 형성된 제1 전극과; 상기 제1 전극의 위에 절연막을 개재시켜 형성되고, 적어도 상기 표시 영역에 걸쳐서 형성된 제2 전극과; 상기 표시 영역보다 외측으로 형성된 공통 배선을 갖고, 상기 제2 전극은 상기 표시 영역의 적어도 한 변부를 따라서 형성된 저저항화 배선을 통하여 상기 공통 배선과 전기적으로 접속되어 있는 것을 특징으로 한다.
이 구성에 의하면, 제2 전극(예를 들어 상전극)은 화소 영역의 열마다 또는 복수열마다 제2 전극의 전기 저항에 비해 충분히 작은 저저항화 배선을 통하여 공통 배선과 전기적으로 접속되어 있다. 그 때문에, 제2 전극의 저항은 외관상 작아지기 때문에, 공통 배선을 통하여 인가되는 제2 전극의 전위가 안정되어 크로스토크가 적은 액정 표시 장치가 얻어진다.
또한, 제1 전극 및 제2 전극으로서, ITO 또는 IZO 등의 도전성 재료를 사용할 수 있다. 이 경우, 제1 전극과 제2 전극과는 동일 조성의 것이어도 되고 다른 조성의 것이어도 된다. 또, 이들의 전극에 접속하는 스위칭 소자로서는 p－Si(폴리실리콘)형의 박막 트랜지스터(TFT：Thin Film Transistor) 소자, a－Si(아모퍼스 실리콘)형의 TFT 소자, 저온 폴리실리콘(LTPS：Low Temperature Poly Silicon)형의 TFT 소자 등의 3 단자형 소자, 또는 박막 다이오드(TFD：Thin Film Diode) 소자 등으로 대표되는 2 단자형 비선형 소자 등을 사용할 수 있다.
[적용예 2] 상기 적용예에 관한 액정 표시 장치에 있어서, 상기 저저항화 배선은 평면에서 보아 상기 표시 영역과 상기 공통 배선의 사이에 형성되어 있는 것이 바람직하다.
이 구성에 의하면, 제2 전극의 면적을 필요 이상으로(예를 들어 공통 배선의 외측까지) 넓게 하지 않아도 제2 전극과 저저항화 배선을 접속할 수 있다. 또, 표시 영역과 공통 배선 사이에 스페이스가 있는 경우, 이 스페이스의 일부를 사용하여 저저항화 배선을 형성할 수 있다. 따라서, 저저항화 배선의 형성을 위해 표시 영역의 면적을 줄일 필요가 없어져서, 스페이스를 유효하게 사용할 수 있다.
상기한 바와 같이, 저저항화 배선은 표시 영역의 적어도 한 변부를 따라서 형성되어 있으면 된다. 즉, 액정 표시 장치는 표시 영역에 있어서 공통 배선이 존재하는 변에서는 표시 영역과 공통 배선 사이에 저저항화 배선을 마련하고, 공통 배선이 존재하지 않는 변에서는 표시 영역의 외측에 저저항화 배선을 마련하여, 제2 전극을 저저항화 배선에 전기적으로 접속하도록 하고 있으므로, 공통 전극으로서 기능하는 제2 전극의 전위가 안정되어, 표시의 화질이 양호한 액정 표시 장치가 얻어진다.
[적용예 3] 상기 적용예에 관한 액정 표시 장치에 있어서, 상기 저저항화 배선은 평면에서 보아 상기 표시 영역보다 외측으로 연출(延出)하는 상기 제2 전극과 중첩하여 형성되어 있는 것이 바람직하다.
이 구성에 의하면, 제2 전극보다 외측의 영역에 저저항화 배선을 마련한 경우와 비교하여, 액정 표시 장치의 크기를 작게 할 수 있다.
[적용예 4] 상기 적용예에 관한 액정 표시 장치에 있어서, 상기 저저항화 배선은 상기 저저항화 배선의 양 단부가 상기 공통 배선에 전기적으로 접속되어 있는 것이 바람직하다.
이 구성에 의하면, 저저항화 배선의 한 쪽에서 공통 배선과 전기적으로 접속하는 것보다도 양 단부에서 접속한 쪽이 제2 전극의 저항은 외관상 보다 작아지므로, 효과가 양호하게 나타나게 된다.
[적용예 5] 상기 적용예에 관한 액정 표시 장치에 있어서, 상기 공통 배선은 상기 표시 영역으로부터 이간(離間)한 위치에 평행하게 배치되어 있고, 상기 저저항화 배선과 상기 공통 배선은 접속 배선을 통하여 전기적으로 접속되어 있는 것이 바람직하다.
이 구성에 의하면, 제2 전극은 (예를 들어 행방향으로 뻗는) 저저항화 배선뿐만 아니라, 공통 배선과 저저항화 배선 사이(예를 들어 열방향)에 형성된 접속 배선에 의해서도 공통 배선과 접속된 상태로 된다. 따라서, 제2 전극의 외관상의 저항을 보다 작게 할 수 있기 때문에, 효과가 보다 양호하게 나타나게 된다. 또한, 접속 배선은 표시 영역에 형성되어 있는 화소 영역의 열마다에 형성되어 있어도 되고, 또는 복수 열마다에 형성되어 있어도 되지만, 표시 영역에 형성되어 있는 화소 영역의 열마다 형성되어 있는 쪽이 보다 제2 전극의 외관상의 저항이 작아지므로 바람직하다.
[적용예 6] 상기 적용예에 관한 액정 표시 장치에 있어서, 상기 저저항화 배선 및 상기 접속 배선은 상기 주사선 또는 상기 신호선과 같은 재료로 형성되어 있는 것이 바람직하다.
이 구성에 의하면, 주사선 내지 신호선의 형성과 동시에 저저항화 배선 및 접속 배선을 형성할 수 있으므로, 제조 공정을 변경하는 일 없이 용이하게 저저항화 배선 및 접속 배선을 형성할 수 있다.
[적용예 7] 상기 적용예에 관한 액정 표시 장치에 있어서, 상기 표시 영역은 거의 장방형이고, 상기 저저항화 배선은 상기 표시 영역의 긴 쪽 방향을 따라서 형성되어 있는 것이 바람직하다.
이 구성에 의하면, 표시 영역의 긴 쪽 방향을 따라서 저저항화 배선이 형성되어 있고, 이 저저항화 배선을 통하여 공통 배선과 제2 전극이 전기적으로 접속되어 있으므로, 표시 영역의 짧은 쪽 방향으로 저저항화 배선이 형성되어 있는 경우와 비교하여, 제2 전극에 있어서 한 변의 양 단부의 저항이 평면적으로 보면 커지는 것을 억제할 수 있다. 즉, 긴 쪽 방향에 저저항화 배선을 마련하여 공통 배선과 접속한 쪽이, 보다 제2 전극의 저항을 작게 할 수 있다. 또한, 저저항화 배선은 긴 쪽 방향인 표시 영역의 외측의 열방향 상하의 적어도 한 쪽에 형성하면 되지만, 양측에 형성한 쪽이 제2 전극의 저항은 외관상 보다 작아지므로, 보다 양호한 효과를 나타낸다.
[적용예 8] 본 적용예에 관한 전자 기기는 상기의 어느 한 적용예에 기재된 액정 표시 장치를 구비한 것을 특징으로 한다.
이 구성에 의하면, 크로스토크가 적고, 표시 품질이 양호하여 시야각이 넓은 액정 표시 장치를 사용한 전자 기기가 얻어진다다.
이하, 도면을 참조하여 본 발명의 최선의 실시 형태를 실시예로부터 설명한다. 단, 이하에 나타내는 실시예는 본 발명의 기술 사상을 구체화하기 위한 액정 표시 장치를 예시하는 것이다. 본 발명을 이 액정 표시 장치에 특정하는 것을 의도하는 것은 아니다. 따라서, 특허 청구의 범위에 포함되는 그외 실시 형태의 것에도 동일하게 적응할 수 있는 것이다. 또, 이 명세서에 있어서 설명을 위해 사용된 각 도면에 있어서는 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 다르게 하여 표시하고 있다. 즉, 반드시 실제의 치수에 비례하여 표시되어 있는 것은 아니다.
도 1은 실시예의 액정 표시 장치의 어레이 기판의 2 화소분의 모식 평면도이다. 도 2는 실시예의 액정 표시 장치의 어레이 기판의 개략 평면도이다. 도 3은 도 1의 III－III 선을 따른 모식 단면도이다. 도 4는 도 1의 IV－IV선을 따른 모식 단 면도이다. 또, 도 5는 도 2의 V 부분의 확대 평면도이다. 도 6은 도 5의 X부분의 확대 평면도이다. 도 7은 도 2의 VI 부분의 확대 평면도이다. 도 8은 도 5의 VII－VII 선을 따른 모식 단면도이다. 도 9는 실시예의 변형예의 도 8에 대응하는 모식 단면도이다. 도 10(A)는 액정 표시 패널을 탑재한 퍼스널 컴퓨터를 나타내는 도면이고, 도 10(B)는 액정 표시 패널을 탑재한 휴대 전화기를 나타내는 도면이다.
실시예 1
이 실시예의 FFS 모드의 액정 표시 장치(10)는 한 쌍의 대향하는 기판 사이에 액정층(도시하지 않음)을 끼우도록 구성된 것이다. 그리고 한 쌍의 기판 중, 한 쪽의 기판을 어레이 기판 AR(도 3 참조)로 하고, 다른 쪽의 기판을 컬러 필터 등이 형성되는 컬러 필터 기판(도시하지 않음)으로 하는 것이다.
어레이 기판 AR는 최초에 유리 기판 등의 투명 기판(11; 도 3 참조)의 표면 전체에 걸쳐서 알루미늄 또는 알루미늄 합금 등의 도전성층이 형성된다. 그 후, 주지된 포토리소그래피법 및 에칭법에 의해서, 표시 영역 DA에 복수의 주사선(12)을 서로 평행하게 되도록 형성한다. 또, 표시 영역 DA의 주위(이하, 「액자 영역」이라 함)에 공통 배선(161) 및 게이트 배선(도시하지 않음)을 형성한다. 이 게이트 배선은 공통 배선(161)보다도 표시 영역 DA측에 마련된다. 또한, 도 2에 나타낸 패턴으로 되도록, 제1 저저항화 배선(162), 제2 저저항화 배선(163), 및 제3 저저항화 배선(164)을 형성한다.
이 표시 영역 DA는 액정 표시 장치(10)의 외부로부터 입력된 영상을 위한 신 호에 기초하여, 액정층의 액정 분자를 제어하는 영역이다. 그리고, 표시 영역 DA는 직사각 형상의 투명 기판(11)의 형상과 동양(同樣)으로, 가로로 긴 표시 영역 DA로 되어 있다.
구체적으로, 공통 배선(161)은 드라이버 IC나 각종 단자가 배치되는 액자 영역의 일부 TA를 제외하고 표시 영역 DA의 외주부를 둘러싸도록, 다른 배선보다 굵게 형성되어 있다. 즉, 이 공통 배선(161)은 예를 들어 도 2에 나타내는 바와 같이, 직사각 형상의 투명 기판(11)의 두 개의 단변과 하나의 장변을 따라서, 표시 영역 DA보다도 외측으로 형성되어 있다. 그리고, 공통 배선(161)이 형성되어 있지 않은 투명 기판(11)의 하나의 장변에 드라이버 IC나 각종 단자가 배치된다.
그리고, 제1 ~ 제3 저저항화 배선(162, 163, 164) 중에서, 제1 및 제2 저저항화 배선(162 및 163)은 각각 「행방향의 저저항화 배선」을 형성하는 것이고, 표시 영역 DA의 외측의 열방향 상하에 행방향을 따라서 형성되어 있다.
즉, 제1 저저항화 배선(162)은 투명 기판(11)의 장변을 따라서 형성되어 있는 공통 배선(161)과 평행하게 형성되어 있다. 또, 표시 영역 DA보다도 외측의 영역에서, 표시 영역 DA의 긴 쪽 방향을 따라서 형성되어 있다. 또한, 제1 저저항화 배선(162)은 표시 영역 DA의 외측의 영역에 마련되어 있으나, 가능한 표시 영역 DA에 가까운 쪽이 바람직하다. 따라서, 표시 영역 DA 중에서 가장 외측에 위치하는 제1 전극으로서의 하전극(19; 도 5 참조)에 인접하도록, 제1 저저항화 배선(162)을 형성하는 것이 좋다.
그리고, 제2 저저항화 배선(163)은 표시 영역 DA보다도 외측의 영역에서, 투명 기판(11)의 공통 배선(161)이 형성되어 있지 않은 표시 영역 DA의 긴 쪽 방향을 따라서 형성되어 있다. 또한, 열방향은 신호선(15)과 평행한 방향이고, 행방향은 주사선(12)과 평행한 방향이다.
그리고, 이 제1 및 제2 저저항화 배선(162 및 163)은 모두 행방향의 양 단부에서 공통 배선(161)에 일체로 접속되어 있다. 즉, 표시 영역 DA의 긴 쪽 방향을 따라서 뻗는 제1 및 제2 저저항화 배선(162 및 163)의 양 단부는 투명 기판(11)의 두 개의 단변에 형성된 공통 배선(161)에 각각 접속되어 있다. 이것에 의해, 한 쪽에서 공통 배선(161)과 전기적으로 접속하는 것보다도 양 단부에서 접속한 쪽이 제2 전극으로서의 상전극(22)의 저항은 외관상 보다 작아지므로, 효과가 양호하게 나타나게 된다.
또한, 도 2에 나타내는 바와 같이, 표시 영역 DA의 외측의 상측(도 2에 있어서 상측)에 형성된 제1 저저항화 배선(162)은 화소 영역의 열방향에 형성된 제3 저저항화 배선(164)에 의해서 공통 배선(161)에 전기적으로 접속되어 있다. 이 제3 저저항화 배선(164)은「열방향의 저저항화 배선」을 형성하는 것이다. 또, 제3 저저항 화 배선(164)은 표시 영역 DA의 외측에 있어서, 열방향 하측에는 공통 배선(161)이 형성되어 있지 않기 때문에 열방향의 상측에만 형성되어 있다.
즉, 제1 저저항화 배선(162)과, 이 제1 저저항화 배선(162)과 평행하게 뻗는 투명 기판(11)의 장변에 형성된 공통 배선(161)은 양 배선을 접속하는 접속 배선에 의해서 전기적으로 접속되어 있다. 그리고, 제1 저저항화 배선(162)으로부터, 예를 들어 수직으로 뻗는 접속 배선이 열방향의 저저항화 배선인 제3 저저항화 배선(164)으로 된다.
이 제3 저저항화 배선(164)은 표시 영역 DA에 형성되어 있는 화소 영역의 열마다에 형성해도 되고, 또는 복수열마다에 형성되어 있어도 되지만, 표시 영역 DA에 형성되어 있는 화소 영역의 열마다에 형성되어 있던 쪽이 보다 후술하는 제2 전극으로서의 상전극(22)의 외관상의 저항이 작아지기 때문에 바람직하다.
또, 도 5에 나타내는 바와 같이, 제1 저저항화 배선(162)과 공통 배선(161) 사이의 스페이스에는 정전기 보호 회로(30)가 마련되어 있다. 구체적으로, 정전기 보호 회로(30)는 한 쪽이 신호선(15)의 단부와 접속하고, 다른 쪽이 공통 배선(161)에 접속하고 있다. 또, 정전기 보호 회로(30)는 화소 영역의 열마다에 마련되어 있다. 따라서, 제3 저저항화 배선(164)은 신호선(15)의 단부에 형성된 정전기 보호 회로(30)의 옆에 (정전기 보호 회로(30)를 피하도록) 각각을 마련한다.
여기서 정전기 보호 회로(30)의 구성과 기능에 대해 간단하게 설명한다. 정전기 보호 회로(30)는 신호선(15)의 단부와 공통 배선(161) 사이에 두 개의 TFT(TFT1, TFT2)를 갖고 있다. 도 6(A)에 나타내는 바와 같이, 각 제조 공정중에 공통 배선(161)측이 고전압으로 된 경우에는 신호선(15)측에 전하를 도피하게 하고, 반대로 신호선(15)측이 고전압으로 된 경우에는 도 6(B)에 나타내는 바와 같이, 공통 배선(161)측에 전하를 도피시키도록 되어 있다. 즉, 이 정전기 보호 회로(30)에 의해서, 액정 표시 장치(10)의 제조 공정에 있어서 발생한 정전기에 의한, 표시 영역 DA에 형성된 스위칭 소자의 파괴 등을 방지할 수 있다.
이와 같이, 신호선(15)의 단부나, 도시하지 않은 주사선(12)의 단부는 일반적으로 한 쪽이 신호의 입력 때문에 드라이버 IC와 접속되게 되지만, 다른 쪽은 정전기 보호 회로(30)를 통하여 공통 배선(161)에 접속된다. 따라서, 표시 영역 DA와 공통 배선(161) 사이는 정전기 보호 회로(30)가 존재하기 위해 일정한 거리를 필요로 한다. 따라서, 이 정전기 보호 회로(30)를 통하여 존재하는 공통 배선(161)과 제1 저저항화 배선(162) 사이에는 접속 배선(제3 저저항화 배선(164))을 마련하는 쪽이 보다 상전극(22)의 저항을 작게 할 수 있다.
또, 후술하는 상전극(22)과의 접속부를 형성하기 위해, 공통 배선(161)으로부터 내측(표시 영역 DA측)에 돌출한 접속부(165)가 형성되어 있다. 또, 제1 저저항 화 배선(162) 및 제2 저저항화 배선(163)에는 각각 부분적으로 폭이 넓게 된 접속부(166 및 167)가 형성되어 있다(도 5 및 도 7참조). 여기서는 이들의 제1 저저항화 배선(162) 및 제2 저저항화 배선(163)에 형성된 접속부(166 및 167)는 표시 영역 DA에 형성되어 있는 화소 영역의 열마다에 형성되어 있다.
이어서, 이 표면 전체에 질화 규소층 내지 산화 규소층으로 이루어지는 게이트 절연막(13)을 피복한다. 그 후, CVD법에 의해 예를 들어 아모퍼스 실리콘(이하「a－Si」라 함) 층을 게이트 절연막(13)의 표면 전체에 걸쳐서 피복한 후, 동일하게 포토리소그래피법 및 에칭법에 의해서, TFT 형성 영역에 a－Si층으로 이루어지는 반도체층(14)을 형성한다. 이 반도체층(14)이 형성되어 있는 위치의 주사선(12)의 영역이 TFT의 게이트 전극 G를 형성한다(도 3 참조).
이어서, 알루미늄 또는 알루미늄 합금 등으로 이루어지는 도전성층을, 반도체층(14)을 형성한 투명 기판(11)의 표면 전체에 걸쳐서 피복한다. 또한, 그 도전성층을, 포토리소그래피법 및 에칭법에 의해 에칭하여, 표시 영역 DA에 있어서 주사선(12)에 직교하도록 소스 전극 S를 포함하는 신호선(15)을 형성하고, TFT 형성 영역에 드레인 전극 D를 형성한다. 또한, 액자 영역에 신호선(15)과 접속하는 소스 배선(도시하지 않음)을 형성한다. 또한, 신호선(15)의 소스 전극 S 부분 및 드레인 전극 D 부분은 모두 반도체층(14)의 표면에 부분적으로 겹쳐지고 있다.
그 후, 상기 공정에서 얻어진 투명 기판(11)의 표면 전체에 패시베이션 막(17)을 피복한다. 이 패시베이션막(17)으로서는 질화 규소층 내지 산화 규소층으 로 이루어지는 것을 사용할 수 있으나, 절연성의 관점으로부터는 질화 규소층이 바람직하다. 또한, 패시베이션막(17)의 표면 전체에 예를 들어 아크릴 수지 내지 폴리이미드 수지로부터 이루어지는 평탄화막(층간막이라고도 칭해짐; 18)을 적층한다. 이어서, (1) 평탄화막(18) 및 패시베이션막(17)을 관통하여 드레인 전극 D의 표면에 도달하는 제1 콘택트 홀(21a), (2) 평탄화막(18), 패시베이션막(17) 및 게이트 절연막(13)을 관통하여, 공통 배선(161)의 접속부(165)의 표면에 도달하는 제2 콘택트 홀(21b), 제1 저저항화 배선(162)의 접속부(166)의 표면에 도달하는 제3 콘택트 홀(21c) 및 제2 저저항화 배선(163)의 접속부(167)의 표면에 도달하는 제4 콘택트 홀(21d)을 동시에 형성한다. 이 제1 ~ 제4 콘택트 홀(21a ~ 21d)의 형성에는 건식 에칭법의 일종인 플라즈마 에칭법을 채용할 수 있다.
이어서, ITO 내지 IZO로 이루어지는 하측의 투명 도전성층을 적층한다. 이 때, 하측의 투명 도전성층은 드레인 전극 D, 공통 배선(161)의 접속부(165), 제1 저저항화 배선(162)의 접속부(166) 및 제2 저저항화 배선(163)의 접속부(167)와 전기적으로 접속된다. 이 후, 투명 도전성층에 대하여 포토리소그래피법 및 에칭법에 의해서, 표시 영역 DA의 화소 영역마다에 하전극(19)을 형성한다. 또, 공통 배선(161)의 접속부(165), 제1 저저항화 배선(162)의 접속부(166), 및 제2 저저항화 배선(163)의 접속부(167)에, 도 8에 나타낸 바와 같은 소정의 패턴의 하측 투명 도전성 층(19a)을 형성한다. 또한, 여기서는 공통 배선(161)의 접속부(165), 제1 저저항화 배선(162)의 접속부(166), 및 제2 저저항화 배선(163)의 접속부(167)에 형성되는 구성은 콘택트 홀의 형상이나 크기가 다른 경우는 있어도 실질적으로 동일 구성으로 형성된다. 그리고, 실시예의 액정 표시 장치(10)에 있어서는 이 하전극(19)이 화소 전극에 대응한다.
또한, 하전극(19)이 형성된 투명 기판(11)의 표면 전체에 걸쳐서 질화 규소층 내지 산화 규소층으로 이루어지는 절연막(20)을 소정의 두께로 형성한다. 이 절연막(20)은 평탄화막(18)이나 하전극(19)의 표면을 파손하지 않도록 하기 위해, 게이트 절연막(13)이나 패시베이션막(17)의 형성 조건보다도 온화한 조건, 이른바 저온 성막 조건으로 형성한다.
이어서, 이 절연막(20)의 표면으로부터, 제2 콘택트 홀(21b), 제3 콘택트 홀(21c) 및 제4 콘택트 홀(21d)내에 형성된 절연막을 에칭하여 제거한다. 그리고, 이들의 제2 ~ 제4 콘택트 홀(21b ~ 21d)내의 하측 투명 도전성층(19a)을 노출시킨다. 그 후, 투명 기판(11)의 표면 전체에 걸쳐서 ITO 내지 IZO로 이루어지는 투명 도전성층을 형성한다. 이 때, 투명 도전성층에 의해서 제2 ~ 제4 콘택트 홀(21b ~ 21d)을 통하여 공통 배선(161), 제1 저저항화 배선(162), 및 제2 저저항화 배선(163)은 서로 전기적으로 접속된 상태로 된다.
그 후, 포토리소그래피법 및 에칭법에 의해서, 이 투명 도전성층을 에칭 하는 것에 의해, 표시 영역 DA의 전체를 투명 도전성층으로 피복한다. 그리고 화소 영역마다에, 프린지 필드 효과(fringe field effect)를 발생시키기 위한 복수의 슬릿(24)을 갖는 상전극(22)을 이 투명 도전성층에서 형성한다. 이 때, 상전극(22)은 도 8에 나타내는 바와 같이, 공통 배선(161)의 접속부(165), 제1 저저항화 배선(162)의 접속부(166), 및 제2 저저항화 배선(163)의 접속부(167)의 표면과 하측 투명 도전성층(19a)을 통하여 서로 전기적으로 접속된 상태로 된다. 실시예의 액정 표시 장치(10)에 있어서는 이 상전극(22)이 공통 전극에 대응한다.
또한, 상전극(22)의 저항을 작게 한다면, 상전극(22)을 구성하는 투명 도전성층을, 투명 기판(1)의 장변을 따라서 형성되어 있는 공통 배선(161)의 위까지 뻗게 해두고, 그 위치에서 상전극(22)과 공통 배선(161)을 전기적으로 접속하는 것도 고려할 수 있다. 그러나 상기한 바와 같이, 표시 영역 DA와 공통 배선(161)사이에는 정전기 보호 회로(30)가 존재하고 있다. 따라서, 표시 영역 DA와 공통 배선(161) 사이에는 일정한 거리가 필요하게 된다. 이 때, 상전극(22)은 가능한 표시 영역 DA의 근처에서, 금속으로 이루어지는 배선인 공통 배선(161)과 전기적으로 접속한 쪽이 좋으므로, 제1 저저항화 배선(162)을 통하여 상전극(22)과 공통 배선(161)을 전기적으로 접속하는 쪽이 좋다. 또, 상전극(22)을 평면에서 보아 제1 저저항화 배선(162) 및 제2 저저항화 배선(163)이 형성되어 있는 위치까지 연출하여 형성한다. 이것에 의하면, 상전극(22)으로부터 외측의 영역에 제1 저저항화 배선(162) 및 제2 저저항 화 배선(163)을 마련한 경우와 비교하여, 액정 표시 장치(10)의 크기를 작게 할 수 있다.
또, 공통 배선(161)상에는 일반적으로 한 쌍의 기판을 첩합(貼合)시키기 위한 씰재(seal material; 도시하지 않음)가 위치하고 있다. 상전극(22)을 구성하는 투명 도전성층과 씰재는 밀착성이 좋지 않다는 것이 알려져 있으므로, 상전극(22)은 가능한 씰재로부터 떨어트려 놓는 쪽이 바람직하다. 이 점으로부터도 상기한 내용은 매우 우수하다.
이와 같이 하여, 상전극(22)은 제2 ~ 제4 콘택트 홀(21b ~ 21d)을 통하여 공통 배선(161), 제1 저저항화 배선(162), 및 제2 저저항화 배선(163)과 서로 전기적으로 접속된 상태로 된다. 이 후, 상전극(22)측의 표면 전체에 배향막(도시하지 않음)을 마련하는 것에 의해 실시예의 액정 표시 장치(10)의 어레이 기판 AR이 완성된다.
상기의 어레이 기판 AR에 대향하는 컬러 필터 기판은 도시 생략하였으나, 종래의 FFS 모드의 액정 표시 패널용의 컬러 필터 기판과 실질적으로 동양의 것을 사용할 수 있다. 즉, 이 컬러 필터 기판은 각각의 화소 전극으로서 기능하는 하전극(19)에 대향하는 위치에는 각 색의 컬러 필터층이 형성되고, 그리고 컬러 필터층의 표면에는 배향막이 마련되어 있다. 그리고, 컬러 필터층과 투명 기판 사이의 주사선(12) 및 신호선(15)에 대향하는 위치, TFT에 대향하는 위치에는 각각 블랙 매트릭스가 마련되어 있다. 이어서, 상술한 어레이 기판 AR 및 컬러 필터 기판을 각 각 대향시켜서 내부에 액정을 봉입하는 것에 의해 실시예의 액정 표시 장치(10)가 얻어진다.
이와 같이 하여 제조된 실시예의 액정 표시 장치(10)에 의하면, 상전극(22)은 제2 ~ 제4 콘택트 홀(21b ~ 21d)을 통하여 공통 배선(161), 제1 저저항화 배선(162), 및 제2 저저항화 배선(163)과 서로 전기적으로 서로 접속된 상태로 된다. 따라서, 제1 저저항화 배선(162) 및 제2 저저항화 배선(163)은 공통 배선(161)과 직접 전기적으로 접속되어 있는 동시에, 제1 저저항화 배선(162)은 제3 저저항화 배선(164)까지도 통하여 공통 배선(161)과 전기적으로 접속된 상태로 된다. 그 때문에, 상전극(22)은 다수의 콘택트 홀을 통하여 공통 배선(161)과 전기적으로 접속된 상태로 되어 있기 때문에, 상전극(22)이 번인 방지를 위해 얇게 되었다고 해도, 상전극(22)의 저항은 외관상 매우 작게 된다. 따라서, 실시예의 액정 표시 패널에 의하면, 공통 전극으로서 기능하는 상전극(22)에 인가되는 신호가 열화되는 일이 없기 때문에, 비록 가로로 긴 액정 표시 장치라도 횡방향 크로스토크가 적고, 표시 품질이 양호한 액정 표시 장치로 된다. 특히, 소형의 액정 표시 장치라면, 상전극(22)의 저항값의 영향은 적을지도 모르나, 예를 들어 6인치나 7인치 정도의 중형, 또는 그 이상의 대형의 액정 표시 장치로 될수록, 상전극(22)의 저항값의 영향이 커진다. 따라서, 중형, 대형의 액정 표시 장치에 관해 특히 유효하게 된다.
또한, 상기 실시예에 있어서는 상측의 투명 도전성층을 형성하기 전에, 제2 콘택트 홀(21b), 제3 콘택트 홀(21c) 및 제4 콘택트 홀(21d)내에 형성된 절연막을 에칭하여 제거하는 공정이 존재하고 있다. 그러나 이 공정은 액정 표시 장치(10)의 액자 영역의 일부 TA에 드라이버 IC 탑재용 단자, 검사 단자, 외부 접속용 단자 등(모두 도시하지 않음)을 동시에 형성할 때에도 필요하게 되는 공정이므로, 새롭게 공정을 추가하는 것은 아니다.
또, 공통 배선(161), 제1 저저항화 배선(162), 제2 저저항화 배선(163), 및 제3 저저항화 배선(164) 모두 주사선(12)과 동일 재료로 형성해도 되고, 신호선(15)과 동일 재료로 형성해도 된다. 이것에 의하면, 주사선(12) 내지 신호선(15)의 형성과 동시에 형성할 수 있으므로, 제조 공정을 변경하는 일 없이 용이하게 형성할 수 있다. 이 경우의 도 8에 대응하는 모식 단면도는 도 9에 나타낸 바와 같이 되고, 공통 배선(161), 제1 저저항화 배선(162), 제2 저저항화 배선(163), 및 제3 저저항화 배선(164)은 게이트 절연막(13)의 표면에 형성된다. 또, 공통 배선(161), 제1 저저항화 배선(162), 제2 저저항화 배선(163), 및 제3 저저항화 배선(164) 모두를 신호선(15)과 동일 재료로 형성해도 되고, 일부만 신호선(15)과 동일 재료로 형성해도 된다.
이상, 실시예로서 FFS 모드의 액정 표시 장치의 예를 설명하였다. 이와 같은 액정 표시 장치는 퍼스널 컴퓨터, 휴대 전화기, 휴대 정보 단말 등의 전자 기기에 사용할 수 있다. 이 중, 표시부(액정 표시 패널; 71)를 퍼스널 컴퓨터(70)에 사용 한 예를 도 10(A)에, 동일하게 표시부(액정 표시 패널; 76)을 휴대 전화기(75)에 사용한 예를 도 10(B)에 나타낸다. 단, 이들 퍼스널 컴퓨터(70) 및 휴대 전화기(75)의 기본적 구성은 당업자에게 주지된 것이므로, 상세한 설명은 생략한다.
또한, 실시 형태는 상기에 한정되지 않으며, 이하와 같은 형태로 실시할 수도 있다.
(변형예 1)
상기한 바와 같이, 표시 영역 DA를 둘러싸도록(표시 영역 DA의 두 개의 단변과 하나의 장변을 따라서) 공통 배선(161)을 형성하는 것에 한정되지 않으며, 예를 들어 하나의 장변에만 형성하거나 두 개의 장변에만 형성하도록 해도 된다. 이 경우, 표시 영역 DA에 있어서 공통 배선(161)이 형성된 변에 제1 저저항화 배선(162) 및 제2 저저항화 배선(163)이 마련되어 있으면, 이들 제1 저저항화 배선(162) 및 제2 저저항화 배선(163)과 공통 배선(161)을 제3 저저항화 배선(164; 접속 배선)으로 접속하도록 해도 된다.
(변형예 2)
상기한 바와 같이, 제1 저저항화 배선(162)과 제2 저저항화 배선(163)을 표시 영역 DA의 장변을 따라서 형성하는 것에 한정되지 않으며, 예를 들어 표시 영역 DA의 주위(전체 둘레 또는 3변)에 연속하여 저저항화 배선을 형성하도록 해도 된다. 이 경우, 예를 들어 저저항화 배선의 여러 개소와 공통 배선(161)을 전기적으로 접속하도록 해도 무방하고, 접속 배선(제3 저저항화 배선(164))을 사용하여 저저항화 배선과 공통 배선을 전기적으로 접속하도록 해도 된다.
(변형예 3)
상기한 바와 같이, 표시 영역 DA가 가로로 긴 경우는 행방향에 제1 저저항화 배선(162) 및 제2 저저항화 배선(163)을 마련하였으나, 표시 영역 DA의 긴 쪽 방향에 저저항화 배선이 마련되어 있으면 되고, 예를 들어 표시 영역 DA가 세로로 긴 경우는 열방향으로 저저항화 배선을 마련한다. 이것에 의하면, 표시 영역 DA의 짧은 쪽 방향으로 제1 저저항화 배선(162) 및 제2 저저항화 배선(163)이 형성되어 있는 경우와 비교하여, 상전극(22)에 있어서 한 변의 양 단부의 저항이 평면적으로 보면 커지는 것을 억제할 수 있다.
(변형예 4)
상기한 바와 같이, 제1 저저항화 배선(162), 제2 저저항화 배선(163), 제3 저저항화 배선(164)의 구성을, FFS 모드의 투과형의 액정 표시 장치(10)에 사용하는 것에 한정되지 않으며, 예를 들어 반사 반투과형의 액정 표시 장치나 IPS 모드, VA 모드의 액정 표시 장치에 적용하도록 해도 된다. 또, 투과형의 액정 표시 장치면, 하전극(19)이 상측에 배치되는 전극으로, 상전극(22)이 하측에 배치되는 전극으로 되도록, 액정 표시 장치를 구성해도 된다.
도 1은 실시예의 액정 표시 장치의 어레이 기판의 2 화소분의 모식 평면도.
도 2는 실시예의 액정 표시 장치의 어레이 기판의 개략 평면도.
도 3은 도 1의 III－III 선을 따른 모식 단면도.
도 4는 도 1의 IV－IV선을 따른 모식 단면도.
도 5는 도 2의 V부분의 확대 평면도.
도 6은 도 5의 X부분의 확대 평면도.
도 7은 도 2의 VI부분의 확대 평면도.
도 8은 도 5의 VII－VII 선을 따른 모식 단면도.
도 9는 실시예의 변형예의 도 8에 대응하는 모식 단면도.
도 10(A)는 액정 표시 패널을 탑재한 퍼스널 컴퓨터를 나타내는 도면이고, (B)는 액정 표시 패널을 탑재한 휴대 전화기를 나타내는 도면.
<부호의 설명>
10ㆍㆍㆍ액정 표시 장치, 11ㆍㆍㆍ투명 기판, 12ㆍㆍㆍ주사선, 13ㆍㆍㆍ게이트 절연막, 14ㆍㆍㆍ반도체층, 15ㆍㆍㆍ신호선, 161ㆍㆍㆍ공통 배선, 162 ~ 164ㆍㆍㆍ제1 ~ 제3 저저항화 배선, 17ㆍㆍㆍ패시베이션막, 18ㆍㆍㆍ평탄화막, 19ㆍㆍㆍ제1 전극으로서의 하전극, 19aㆍㆍㆍ하측 투명 도전성층, 20ㆍㆍㆍ절연막, 21a ~ 21dㆍㆍㆍ제1 ~ 제4 콘택트 홀, 22ㆍㆍㆍ제2 전극으로서의 상전극, 24ㆍㆍㆍ슬릿, 30ㆍㆍㆍ정전기 보호 회로, 70ㆍㆍㆍ전자 기기로서의 퍼스널 컴퓨터, 75ㆍㆍㆍ전자 기기로서 의 휴대 전화기, DAㆍㆍㆍ표시 영역.

Claims (8)

  1. 액정층을 협지(挾持)한 한 쌍의 투명 기판을 구비하고, 상기 한 쌍의 투명 기판 중 한 쪽의 투명 기판의 상기 액정층측에는
    표시 영역에 매트릭스 형상으로 배치된 복수의 주사선 및 복수의 신호선과,
    상기 주사선 및 상기 신호선으로 구획된 화소 영역마다 형성된 제1 전극과,
    상기 제1 전극의 위에 절연막을 개재시켜 형성되고, 적어도 상기 표시 영역에 걸쳐서 형성된 제2 전극과,
    상기 표시 영역보다 외측으로 형성된 공통 배선을 갖고,
    상기 제2 전극은 상기 표시 영역의 적어도 한 변부(邊部)를 따라서 형성된 저저항화 배선을 통하여 상기 공통 배선과 전기적으로 접속되어 있는 것을 특징으로 하는 액정 표시 장치.
  2. 청구항 1에 있어서,
    상기 저저항화 배선은 평면에서 보아 상기 표시 영역과 상기 공통 배선의 사이에 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 저저항화 배선은 평면에서 보아 상기 표시 영역보다 외측으로 연출(延出)하는 상기 제2 전극과 중첩하여 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 저저항화 배선은 상기 저저항화 배선의 양 단부가 상기 공통 배선에 전기적으로 접속되어 있는 것을 특징으로 하는 액정 표시 장치.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 공통 배선은 상기 표시 영역으로부터 이간(離間)한 위치에 평행하게 배치되어 있고,
    상기 저저항화 배선과 상기 공통 배선은 접속 배선을 통하여 전기적으로 접속되어 있는 것을 특징으로 하는 액정 표시 장치.
  6. 청구항 5에 있어서,
    상기 저저항화 배선 및 상기 접속 배선은 상기 주사선 또는 상기 신호선과 같은 재료로 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 표시 영역은 거의 장방형이고,
    상기 저저항화 배선은 상기 표시 영역의 긴 쪽 방향을 따라서 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
  8. 청구항 1 또는 청구항 2에 기재된 액정 표시 장치를 구비한 것을 특징으로 하는 전자 기기.
KR1020080095975A 2007-10-01 2008-09-30 액정 표시 장치 및 전자 기기 Ceased KR20090033809A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007257177 2007-10-01
JPJP-P-2007-00257177 2007-10-01
JP2008156290A JP5171412B2 (ja) 2007-10-01 2008-06-16 液晶表示装置及び電子機器
JPJP-P-2008-00156290 2008-06-16

Publications (1)

Publication Number Publication Date
KR20090033809A true KR20090033809A (ko) 2009-04-06

Family

ID=40705804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080095975A Ceased KR20090033809A (ko) 2007-10-01 2008-09-30 액정 표시 장치 및 전자 기기

Country Status (4)

Country Link
JP (1) JP5171412B2 (ko)
KR (1) KR20090033809A (ko)
CN (1) CN101609234B (ko)
TW (1) TWI399603B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10288962B2 (en) 2010-12-10 2019-05-14 Samsung Display Co., Ltd. Display device and method of manufacturing the same
CN110376807A (zh) * 2018-04-12 2019-10-25 夏普株式会社 显示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5500712B2 (ja) * 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
KR101096336B1 (ko) * 2009-10-08 2011-12-20 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치 및 그 제조방법
US20130286314A1 (en) * 2010-12-27 2013-10-31 Sharp Kabushiki Kaisha Display element
JP5961876B2 (ja) * 2011-08-04 2016-08-02 株式会社ジャパンディスプレイ 液晶表示装置
JP5862201B2 (ja) * 2011-10-27 2016-02-16 セイコーエプソン株式会社 液晶装置、液晶装置の製造方法、電子機器
JP5681822B2 (ja) * 2014-03-10 2015-03-11 株式会社ジャパンディスプレイ 液晶表示パネル
CN105161505B (zh) 2015-09-28 2018-11-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798761B1 (ko) * 1999-09-07 2008-01-29 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
JP3697173B2 (ja) * 2000-05-25 2005-09-21 セイコーエプソン株式会社 液晶装置および電子機器
JP2002055352A (ja) * 2000-08-09 2002-02-20 Nec Corp 液晶ディスプレイ及び画像表示装置
JP3994909B2 (ja) * 2003-05-01 2007-10-24 セイコーエプソン株式会社 電気配線構造、電気配線構造の製造方法、電気配線構造を備えた光学装置用基板、および電気光学装置、ならびに電気光学装置の製造方法
JP2005045016A (ja) * 2003-07-22 2005-02-17 Nec Electronics Corp 半導体集積回路
JP3979395B2 (ja) * 2004-02-24 2007-09-19 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置用基板、及び電子機器
US20060091397A1 (en) * 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
JP4297103B2 (ja) * 2005-02-17 2009-07-15 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
JP2007226199A (ja) * 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器
JP4946135B2 (ja) * 2006-01-31 2012-06-06 カシオ計算機株式会社 液晶表示素子
JP4645488B2 (ja) * 2006-03-15 2011-03-09 ソニー株式会社 液晶装置及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10288962B2 (en) 2010-12-10 2019-05-14 Samsung Display Co., Ltd. Display device and method of manufacturing the same
CN110376807A (zh) * 2018-04-12 2019-10-25 夏普株式会社 显示装置

Also Published As

Publication number Publication date
TWI399603B (zh) 2013-06-21
TW200919055A (en) 2009-05-01
JP5171412B2 (ja) 2013-03-27
CN101609234B (zh) 2011-08-03
JP2009104108A (ja) 2009-05-14
CN101609234A (zh) 2009-12-23

Similar Documents

Publication Publication Date Title
JP4356750B2 (ja) 液晶表示装置及びその製造方法
JP5548488B2 (ja) 液晶表示パネル
US7903220B2 (en) Liquid crystal display device and electronic apparatus
US8743330B2 (en) Liquid crystal display device
CN101359139B (zh) 液晶显示面板及其制造方法
CN104423110B (zh) 液晶显示器的阵列基板
TWI412850B (zh) 液晶顯示裝置及液晶顯示裝置之製造方法
US10050061B2 (en) Array substrate and manufacturing method thereof, display device
JP5392670B2 (ja) 液晶表示装置及びその製造方法
KR20090033809A (ko) 액정 표시 장치 및 전자 기기
JP2008003118A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP2007293072A (ja) 電気光学装置の製造方法、電気光学装置および電子機器
JP2018138961A (ja) 液晶表示パネルおよび液晶表示装置
US8610858B2 (en) Thin film transistor array panel and method of manufacturing the same
KR101046923B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20160095700A (ko) 액정 표시 장치
JP2009151285A (ja) 液晶表示装置及びその製造方法
JP5247312B2 (ja) 液晶表示装置
JP5207947B2 (ja) 液晶表示装置及びその製造方法
JP5472895B2 (ja) 液晶表示装置
JP5203061B2 (ja) 液晶表示パネル
JP5500537B2 (ja) 液晶表示装置及びその製造方法
JP2012145619A (ja) 電気光学装置の製造方法および電気光学装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080930

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100429

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20100603

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20101115

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20110729

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20101115

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20100429

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I