[go: up one dir, main page]

KR20080069387A - 기준전압 발생회로 - Google Patents

기준전압 발생회로 Download PDF

Info

Publication number
KR20080069387A
KR20080069387A KR1020070007044A KR20070007044A KR20080069387A KR 20080069387 A KR20080069387 A KR 20080069387A KR 1020070007044 A KR1020070007044 A KR 1020070007044A KR 20070007044 A KR20070007044 A KR 20070007044A KR 20080069387 A KR20080069387 A KR 20080069387A
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
node
switching element
voltage generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020070007044A
Other languages
English (en)
Inventor
김유성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070007044A priority Critical patent/KR20080069387A/ko
Priority to US11/771,817 priority patent/US7580299B2/en
Publication of KR20080069387A publication Critical patent/KR20080069387A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

본 발명은 기준전압 발생 회로에 관한 것으로, 제어 신호에 응답하여 전원전압의 공급을 제어하기 위한 스위칭 소자; 상기 스위칭 소자를 경유한 전원전압을 분배하여 기준전압과 제 1 전압을 생성하며 음의 온도 계수 특성을 갖는 제 1 전압 생성부; 상기 기준전압에 양의 온도 계수 특성을 갖는 제 2 전압을 생성하는 제 2 전압 생성부; 및 상기 제 1 전압 및 제 2 전압을 입력받아, 그 결과에 따라 상기 스위칭 소자를 제어하는 비교부를 포함한다.
기준전압, 온도, 셀 분포

Description

기준전압 발생회로{Circuit of generating reference voltage}
도 1은 종래의 메모리 셀의 문턱전압 값의 분포도이다.
도 2는 본 발명의 실시 예에 따른 온도변화에 따른 메모리 셀의 문턱전압 값 변화에 따른 바이어스 레벨 변경을 나타낸 도면이다.
도 3a는 본 발명의 실시 예에 따른 고전압 생성기의 블록도이다.
도 3b는 도 3a의 기준전압 생성기의 블록도이다.
도 3c는 도 3b의 상세 회로도이다.
*도면의 주요 부분의 간단한 설명*
310 : 기준전압 생성기 320 : 레벨 비교기
330 : 레귤레이터 340 : 고전압 소스
350 : 레벨분배기
본 발명은 메모리 소자의 동작을 위한 기준전압을 발생하는 회로에 관한 것으로, 특히 주변 온도에 대해 최적화된 기준전압을 제공할 수 있는 기준전압 발생회로에 관한 것이다.
반도체 메모리 소자에서 내부 동작 전압을 안정적으로 유지하는 것은 반도체 메모리 소자의 동작 안정성 및 신뢰성을 확보하는데 매우 중요하다. 특히 외부 전원전압이 변동하더라도 이러한 외부전원전압의 변동이 칩 내부에 영향을 미치지 않고도 하고, 반도체 메모리 소자가 안정적으로 동작하기 위해서는 일정한 전압 레벨을 가지는 기준전압을 발생하기 위한 기준전압 발생회로가 반드시 필요하다.
이러한 기준전압발생회로는 저전원전압 공급 회로의 채용이 필수적인 현재의 반도체 메모리 소자에 특히 필요하다. 이러한 기준전압 발생회로로부터 출력되는 기준전압은 외부에서 입력되는 전원전압의 변화뿐만 아니라, 반도체 메모리 소자의 제조공정 및 온도 변화에 따라 아주 큰 편차(deviation)를 가지게 된다.
도 1은 종래의 온도에 따른 메모리 셀의 문턱전압 값의 분포도이다.
도 1은 메모리 셀의 프로그램 상태에 따른 메모리 셀의 문턱전압 분포를 나타난 것으로 상태(1) 과 상태(2)로 두 가지 상태를 나타낸다.
상태(1)는 독출시에 제 1 독출 전압(
Figure 112007006874848-PAT00001
)으로 데이터를 독출하며, 제 1 검증 전압(
Figure 112007006874848-PAT00002
)으로 검증을 수행한다. 그리고 상태(2)는 독출시에 제 2 독출 전압(
Figure 112007006874848-PAT00003
)으로 데이터를 독출할 수 있으며, 제 2 검증 전압(
Figure 112007006874848-PAT00004
)으로 검증을 수행한다.
상기의 제 1 및 제 2 독출 전압(
Figure 112007006874848-PAT00005
,
Figure 112007006874848-PAT00006
)과, 제 1 및 제 2 검증전압(
Figure 112007006874848-PAT00007
,
Figure 112007006874848-PAT00008
)은 메모리 셀의 데이터를 독출하거나 검증할 때, 워드라인에 인가되도록 설정된다. 상기의 전압들은 고전압으로 PVT(Process, Voltage, Temperature)의 조건에 따라 변경되지 않도록 기준전압을 기본으로 하여 생성된다.
그러나 메모리 소자의 메모리 셀은 기본적으로 NMOS 트랜지스터의 성격을 가지고 있으므로 온도에 따라 문턱전압 값이 변경된다. 즉 온도가 감소함에 따라 메모리 셀의 문턱전압값이 증가하는 성질이 있다. 이러한 메모리 셀의 성질은 온도에 따라 도 1에 나타난 바와 같이 셀 분포가 변경되는 요인이 된다.
따라서 주변온도가 높은 상태에서는 셀 분포가 도 1의 실선으로 나타나 있는바와 같이 나타나며, 주변온도가 낮아질수록 점선으로 나타난 분포와 같이 변경된다.
지금까지의 기준전압 발생기는 앞서 언급한 바와 같이 PVT의 조건에 따라 일정한 값을 가지도록 설계되어 있는데, 이는 셀의 문턱전압값이 온도에 따라 변경하는 것을 고려하지 않았기 때문에 셀 문턱전압 간섭현상을 만들어 낼 수도 있는 문제가 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 메모리 소자의 기준전압 발생기가 메모리 소자를 적용하는 주변 환경의 온도에 따라 조절된 기준전압을 발생할 수 있는 기준전압 발생회로를 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 기준전압 발생회로는,
제어 신호에 응답하여 전원전압의 공급을 제어하기 위한 스위칭 소자; 상기 스위칭 소자를 경유한 전원전압을 분배하여 기준전압과 제 1 전압을 생성하며 음의 온도 계수 특성을 갖는 제 1 전압 생성부; 상기 기준전압에 양의 온도 계수 특성을 갖는 제 2 전압을 생성하는 제 2 전압 생성부; 및 상기 제 1 전압 및 제 2 전압을 입력받아, 그 결과에 따라 상기 스위칭 소자를 제어하는 비교부를 포함한다.
상기 제 1 전압 생성부는, 일측 단자에 전원전압이 연결되는 상기 스위칭 소자의 타측 단자와 제 1 노드 사이에 연결되는 제 1 저항과, 상기 제 1 노드와 접지전압 사이에 연결되는 트랜지스터를 포함하고 상기 제 스위칭 소자의 타측 단자를 통해 기준전압을 출력하고, 상기 제 1 노드를 통해 제 1 전압을 출력하는 것을 특징으로 한다.
상기 제 2 전압 생성부는, 상기 스위칭 소자의 타측 단자와 제 3 노드 사이에 연결되는 변경 가능한 가변 저항 소자와; 상기 제 3 노드와 접지전압 사이에 병렬 연결되는 다수의 트랜지스터를 포함하여 구성되고, 상기 제 3 노드를 통해 제 2 전압이 출력되는 것을 특징으로 한다.
상기 가변 저항 소자는, 하나 이상의 저항을 포함하고, 각각의 저항은 퓨즈의 컷팅 여부에 따라 동작하는 것을 특징으로 한다.
상기 가변 저항 소자는, 퓨즈 컷팅을 통해 테스트 모드에서 기준전압을 조절하도록 하는 것을 특징으로 한다.
상기 비교부는, 상기 제 1 전압을 비반전 단자로 입력받고, 상기 제 2 전압을 반전 단자로 입력받으며, 입력되는 제 1 및 제 2 전압의 크기를 비교하여 그 결과를 출력하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 실시 예에 따른 온도변화에 따른 메모리 셀의 문턱전압 값 변화에 따른 바이어스 레벨 변경을 나타낸 도면이다.
도 2는 온도에 따라 변경되는 셀 분포에 따라 적절히 조절되는 독출전압(
Figure 112007006874848-PAT00009
)과 검증전압(
Figure 112007006874848-PAT00010
)을 변경하여 적용할 수 있도록 설정한다. 상기 독출전압(
Figure 112007006874848-PAT00011
)과 검증전압(
Figure 112007006874848-PAT00012
)을 주변 환경의 온도에 따라 조절하기 위해서 기준전압이 온도변화에 대해 변경되어 입력되어야 한다.
도 3a는 본 발명의 실시 예에 따른 고전압 생성기의 블록도이다.
도 3a를 참조하면, 본 발명의 실시 예에 따른 고전압 생성기(300)는 기준전압을 생성하는 기준전압 생성기(310)와, 상기 기준전압 생성기(310)가 발생시키는 기준전압(
Figure 112007006874848-PAT00013
)과, 출력되는 고전압을 분배한 비교전압(
Figure 112007006874848-PAT00014
)과의 레벨을 비교하여 결과를 출력하는 레벨 비교기(320)와 상기 레벨 비교기(320)의 출력신호에 따라 입력되는 고전압 소스(340)를 출력하는 레귤레이터(330) 및 상기 레귤레이터(330)의 고전압출력을 입력받아 설정되는 값에 따라 레벨 분배하여 비교전압(
Figure 112007006874848-PAT00015
)으로 출력하는 레벨 분배기(350)를 포함한다.
상기 기준전압 생성기(310)는 메모리 소자가 적용되는 주변 환경의 온도에 따라 최적화되는 전압레벨로 기준전압을 생성할 수 있도록 설정된다. 그리고 레벨 비교기(320)는 기준전압 발생기(310)가 생성하는 기준전압과 고전압이 분배되어 출력되는 비교전압을 입력받아 전압 레벨을 비교하여 결과를 출력한다. 레벨 비교기(320)는 비교전압 레벨이 원하는 기준전압보다 작은 경우는 레귤레이터(330)가 구동되도록 하는 제어신호를 출력하고, 비교전압 레벨이 기준전압보다 높은 경우에는 레귤레이터(330)를 끄도록 하는 제어신호를 출력한다.
레귤레이터(330)는 고전압 소스(340)를 입력받아 회로에서 필요로 하는 고전압 출력을 한다. 레벨분배기(350)는 레귤레이터(330)가 출력하는 고전압을 분배하여 비교전압으로 출력한다. 이때 레벨분배기(350)는 트랜지스터 또는 저항 등을 이용하여 제작할 수 있다. 고전압 소스(340)는 레귤레이터(330)의 소스를 제공하는 역할을 하며 펌프회로(미도시)로 구성된다.
본 발명의 실시 예에 따른 주변 온도에 따라 조절된 기준전압을 생성시키는 기준전압 생성기(310)는 다음과 같이 구성된다.
도 3b는 도 3a의 기준전압 생성기의 블록도이다.
도 3b를 참조하면, 본 발명의 실시 예에 따른 기준전압 생성기(310)는 양의 온도에 대한 계수를 제공하는 양의 온도 계수부(311)와, 상기 양의 온도 계수부(311)의 계수값을 조절하는 계수 조정기(312)와, 음의 온도에 대한 계수를 제공하는 음의 온도 계수부(313) 및 양의 온도 계수부(313)의 계수값과, 음의 온도 계수부(313)의 계수값을 입력받아 온도에 따라 조절되는 기준전압을 출력하는 믹서(314)를 포함한다.
상기 양의 온도 계수부(311)와 음의 온도 계수부(313)는 온도에 따라 양의 계수와 온도 계수를 출력하는 회로로서, 상기 양의 온도 계수부(311)를 계수 조정기(312)가 조정함으로써 주변 환경의 온도에 맞는 기준전압을 출력할 수 있다.
상기 계수 조정기(312)는 테스트 모드를 통해 양의 온도 계수를 조정할 수 있도록 하거나, 퓨즈를 이용하여 계수 조정이 가능하도록 할 수 있다.
도 3c는 도 3b의 상세 회로도이다.
도 3c는 상기 도 3b의 상세 회로도로서, 비교기(COM)와, PMOS 트랜지스터(P)와, 제 1 내지 제 3 저항(R1 내지 R3) 및 제 1 내지 제 n 바이폴라 트랜지스터(Q1 내지 Qn)를 포함한다.
PMOS 트랜지스터(P)와 제 1 저항(R1) 및 제 1 바이폴라 트랜지스터(Q1)는 전원전압을 입력받아, 턴온 또는 오프되는 PMOS 트랜지스터(P)에 동작에 따라 기준전압(Vref)와 음의 온도 계수로 기준전압(Vref)를 제어하는 전압(Va)을 출력한다.
그리고 제 2 및 제 3 저항(R2 및 R3)와 제 2 내지 제 n 바이폴라 트랜지스터(Q2 내지 Qn)는 상기 기준전압(Vref)을 입력받아 양의 온도 계수로 기준전압(Vref)를 제어하는 전압(Vb)를 출력한다. 이때 상기 제 2 저항(R2)의 값을 가변시켜 전압(Vb)를 조절함으로써 기준전압(Vref)을 온도에 따라 변경시킬 수 있다.
PMOS 트랜지스터(P)는 일측에 전원전압을 입력받고, 타측인 제 1 노드(1)로 비교부(COM)의 제어신호에 따라 전원전압을 전달하는 스위칭 동작을 한다. 제 1 노드(1)와 제 2 노드(2)의 사이에 제 1 저항(R1)이 연결되고, 제 2 노드(2)와 접지전압 사이에 제 1 바이폴라 트랜지스터(Q1)가 연결된다. 상기 제 1 노드(1)로부터 기 준전압(Vref)가 출력되고, 제 2 노드(2)로부터 전압(Va)이 출력된다.
제 1 노드(1)와 제 3 노드(3)는 제 2 저항(R2)이 연결되고, 제 3 노드(3)와 제 4 노드(4) 사이에 제 3 저항(R3)이 연결된다. 그리고 제 4 노드(4)와 접지전압사이에 제 2 내지 제 n 바이폴라 트랜지스터(Q2 내지 Qn)이 병렬로 연결된다. 그리고 제 3 노드(3)에서 전압(Vb)이 출력된다.
상기 비교기(COM)는 전압(Va)를 반전단자(-)로 입력받아 기준전압(Vref)을 온도에 대해 반비례하도록 조절할 수 있도록 하며, 전압(Vb)는 비반전 단자(+)로 입력받아 기준전압(Vref)을 온도에 대해 비례하도록 조절할 수 있도록 한다. 상기 전압(Va)과 전압(Vb)를 입력받은 비교기(COM)이 그 비교결과에 따라 제어신호를 출력하여 PMOS 트랜지스터(P)를 제어한다.
즉, 각각 비교기(COM)의 반전단자(-)와 비반전 단자(+)로 전압이 입력됨으로써 온도에 대해 양의 온도 계수 또는 음의 온도 계수로서 작용하는 효과를 얻을 수 있다.
상기와 같은 본 발명의 실시 예에 따른 기준전압 생성기(310)의 제 2 노드(2)와 접지전압 사이에는 제 1 전압(V1)이 걸리고, 제 1 노드(1)와 제 2 노드(2) 사이에는 제 2 전압(V2)이 걸린다. 그리고 제 1 노드(1)와 제 3 노드(3) 사이에는 제 5 전압(V5)이 걸리고, 제 3 노드(3)와 제 4 노드(4) 사이에는 제 4 전압(V4)이 걸리고, 제 4 노드(4)와 접지전압 사이에 제 3 전압(V3)이 걸린다.
상기의 회로에 의해 제 1 전압(V1)은 제 1 바이폴라 트랜지스터(Q1)의 베이스와 에미터에 걸리는
Figure 112007006874848-PAT00016
이며, 제 2 전압(V2)은 제 1 노드(1)와 제 3 노드(R2)의 사이에 걸리는 제 5 전압(V5)과 동일한 전압이며 제 2저항과 제 3 저항의 비에 의해 수학식 1과 같은 전압이다.
Figure 112007006874848-PAT00017
상기
Figure 112007006874848-PAT00018
는 제 3 노드(3)와 제 4 노드(4) 사이의 제 4 전압(V4)이다. 그리고 제 4 노드(4)와 접지전압사이에 걸리는 제 3 전압(V3)은 제 2 내지 제 n 바이폴라 트랜지스터(Q2 내지 Qn)의 베이스와 에미터에 공통적으로 걸리는 전압이다.
상기와 같은 본 발명의 실시 예에 따른 기준전압 생성기(310)가 출력하는 기준전압()은 다음의 수학식 2와 같이 구해진다.
Figure 112007006874848-PAT00020
상기 수학식 2에서 N은 상수 값이며,
Figure 112007006874848-PAT00021
는 양의 온도 계수이다. 따라서 상기 양의 온도 계수는 제 2 및 제 3 저항(R2 및 R3)의 비율에 따라 변경이 가능하므로, 온도에 따라 제 2 저항(R2)의 값을 조절함으로써 온도에 최적화된 기준전압을 발생시킬 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 기준전압 발생회로는 주변의 온도에 따라 조절되는 기준전압을 출력하여 주변온도에 따라 변경되는 셀 문턱전압값에 따른 바이어스 전압을 제공하도록 하여 동작 에러를 줄일 수 있다.

Claims (6)

  1. 제어 신호에 응답하여 전원전압의 공급을 제어하기 위한 스위칭 소자;
    상기 스위칭 소자를 경유한 전원전압을 분배하여 기준전압과 제 1 전압을 생성하며 음의 온도 계수 특성을 갖는 제 1 전압 생성부;
    상기 기준전압에 양의 온도 계수 특성을 갖는 제 2 전압을 생성하는 제 2 전압 생성부; 및
    상기 제 1 전압 및 제 2 전압을 입력받아, 그 결과에 따라 상기 스위칭 소자를 제어하는 비교부
    를 포함하는 기준전압 발생 회로.
  2. 제 1항에 있어서,
    상기 제 1 전압 생성부는,
    일측 단자에 전원전압이 연결되는 상기 스위칭 소자의 타측 단자와 제 1 노드 사이에 연결되는 제 1 저항과,
    상기 제 1 노드와 접지전압 사이에 연결되는 트랜지스터를 포함하고 상기 제 스위칭 소자의 타측 단자를 통해 기준전압을 출력하고, 상기 제 1 노드를 통해 제 1 전압을 출력하는 것을 특징으로 하는 기준전압 발생 회로.
  3. 제 2항에 있어서,
    상기 제 2 전압 생성부는,
    상기 스위칭 소자의 타측 단자와 제 3 노드 사이에 연결되는 변경 가능한 가변 저항 소자와;
    상기 제 3 노드와 접지전압 사이에 병렬 연결되는 다수의 트랜지스터를 포함하여 구성되고, 상기 제 3 노드를 통해 제 2 전압이 출력되는 것을 특징으로 하는 기준전압 발생 회로.
  4. 제 3항에 있어서,
    상기 가변 저항 소자는,
    하나 이상의 저항을 포함하고, 각각의 저항은 퓨즈의 컷팅 여부에 따라 동작하는 것을 특징으로 하는 기준전압 발생 회로.
  5. 제 4항에 있어서,
    상기 가변 저항 소자는,
    퓨즈 컷팅을 통해 테스트 모드에서 기준전압을 조절하도록 하는 것을 특징으로 하는 기준전압 발생 회로.
  6. 제 1항에 있어서,
    상기 비교부는,
    상기 제 1 전압을 비반전 단자로 입력받고, 상기 제 2 전압을 반전 단자로 입력받으며, 입력되는 제 1 및 제 2 전압의 크기를 비교하여 그 결과를 출력하는 것을 특징으로 하는 기준전압 발생 회로.
KR1020070007044A 2007-01-23 2007-01-23 기준전압 발생회로 Ceased KR20080069387A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070007044A KR20080069387A (ko) 2007-01-23 2007-01-23 기준전압 발생회로
US11/771,817 US7580299B2 (en) 2007-01-23 2007-06-29 Circuit for generating a reference voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070007044A KR20080069387A (ko) 2007-01-23 2007-01-23 기준전압 발생회로

Publications (1)

Publication Number Publication Date
KR20080069387A true KR20080069387A (ko) 2008-07-28

Family

ID=39641058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070007044A Ceased KR20080069387A (ko) 2007-01-23 2007-01-23 기준전압 발생회로

Country Status (2)

Country Link
US (1) US7580299B2 (ko)
KR (1) KR20080069387A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8284624B2 (en) 2009-02-03 2012-10-09 Samsung Electronics Co., Ltd. Level detector, internal voltage generator including level detector, and semiconductor memory device including internal voltage generator

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI400990B (zh) * 2008-12-08 2013-07-01 Green Solution Tech Co Ltd 具溫度補償之發光二極體驅動電路及其控制器
KR102048230B1 (ko) * 2014-01-28 2019-11-25 에스케이하이닉스 주식회사 온도센서
US9871126B2 (en) * 2014-06-16 2018-01-16 Infineon Technologies Ag Discrete semiconductor transistor
CN108053850B (zh) * 2017-12-15 2020-12-01 上海新储集成电路有限公司 一种开关系统及动态随机存储器
KR102545301B1 (ko) * 2018-09-10 2023-06-16 삼성전자주식회사 반도체 회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0143344B1 (ko) 1994-11-02 1998-08-17 김주용 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기
KR20020002509A (ko) 2000-06-30 2002-01-10 박종섭 밴드 갭 기준 전압 발생기
KR100380978B1 (ko) 2000-06-30 2003-04-23 주식회사 하이닉스반도체 기준전압 발생기
KR100520580B1 (ko) 2002-07-16 2005-10-10 주식회사 하이닉스반도체 반도체 메모리 장치
KR100666928B1 (ko) * 2004-02-19 2007-01-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
JP4873442B2 (ja) * 2005-03-31 2012-02-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100780771B1 (ko) * 2006-06-30 2007-11-29 주식회사 하이닉스반도체 밴드-갭 기준 전압 발생 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8284624B2 (en) 2009-02-03 2012-10-09 Samsung Electronics Co., Ltd. Level detector, internal voltage generator including level detector, and semiconductor memory device including internal voltage generator
US8483001B2 (en) 2009-02-03 2013-07-09 Samsung Electronics Co., Ltd. Level detector, internal voltage generator including level detector, and semiconductor memory device including internal voltage generator

Also Published As

Publication number Publication date
US20080175087A1 (en) 2008-07-24
US7580299B2 (en) 2009-08-25

Similar Documents

Publication Publication Date Title
US7893671B2 (en) Regulator with improved load regulation
KR101632095B1 (ko) 프로세스, 전압 및 온도 센서
JP4937865B2 (ja) 定電圧回路
US20050253569A1 (en) Voltage regulator
CN113157033B (zh) 恒流电路及半导体装置
KR100870433B1 (ko) 반도체 소자
US7633330B2 (en) Reference voltage generation circuit
US7254080B2 (en) Fuse circuit and electronic circuit
KR20080069387A (ko) 기준전압 발생회로
JP5492702B2 (ja) 半導体装置
TWI301976B (en) Internal voltage generating circuit in semiconductor memory device
US20030085754A1 (en) Internal power voltage generating circuit
CN115808950A (zh) 温度补偿电路及使用其的半导体集成电路
CN100468275C (zh) 采用沟道长度调制的电流镜补偿
US20050093581A1 (en) Apparatus for generating internal voltage capable of compensating temperature variation
US9620177B2 (en) Internal power supply circuit, semiconductor device, and semiconductor device manufacturing method
US20050206466A1 (en) Refresh oscillator
CN118210346A (zh) 包括偏置电流发生器的设备
KR20070079111A (ko) 반도체 메모리 장치의 기준 전압 생성 회로
KR20160046259A (ko) 테스트 경로 보상 회로 및 테스트 경로 보상 시스템
CN118369558A (zh) 用于存储器感测的电流发生器
US7834682B2 (en) Reference voltage generation circuit and semiconductor storage apparatus using the same
US11711069B2 (en) Semiconductor integrated circuit
KR20090047700A (ko) 기준전압 발생회로
US12107545B1 (en) Providing temperature compensation to an RC oscillator

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070123

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080128

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080718

Patent event code: PE09021S01D

PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20090113

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20080718

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20080128

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I