[go: up one dir, main page]

KR20040107426A - 고주파 스위칭 장치 및 반도체 장치 - Google Patents

고주파 스위칭 장치 및 반도체 장치 Download PDF

Info

Publication number
KR20040107426A
KR20040107426A KR1020040043211A KR20040043211A KR20040107426A KR 20040107426 A KR20040107426 A KR 20040107426A KR 1020040043211 A KR1020040043211 A KR 1020040043211A KR 20040043211 A KR20040043211 A KR 20040043211A KR 20040107426 A KR20040107426 A KR 20040107426A
Authority
KR
South Korea
Prior art keywords
high frequency
terminal
frequency switching
field effect
effect transistors
Prior art date
Application number
KR1020040043211A
Other languages
English (en)
Inventor
나카쯔카타다요시
타라카쯔시
후쿠모토신지
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20040107426A publication Critical patent/KR20040107426A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Electronic Switches (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Transceivers (AREA)
  • Amplifiers (AREA)

Abstract

복수의 FET의 직렬회로의 중간 접속점에 복수의 저항 소자의 제 1 단자를 접속하고, 복수의 저항 소자의 제 2 단자에, 복수의 FET의 게이트 단자에 인가되는 전압과 역상의 전압을 인가한다. 이것에 의해, 복수의 FET의 직렬회로의 중간 접속점의 전위의 저하를 억제할 수 있다. 그 결과, 취급할 수 있는 전력을 증대시킬 수 있다. 또한, 복수의 FET의 직렬회로의 중간 접속점의 전위의 저하를 억제할 수 있으므로, 복수의 FET의 직렬회로의 중간 접속점의 전위의 저하에 기인하는 변형 특성이나 아이솔레이션 특성의 열화가 억제되어 우수한 고주파 특성이 얻어진다.

Description

고주파 스위칭 장치 및 반도체 장치{HIGH-FREQUENCY SWITCHING DEVICE AND SEMICONDUCTOR DEVICE}
본 발명은 이동체 통신기기 등에 있어서 고주파 신호의 증폭, 전환 등을 행하는 고주파 스위칭 장치 및, 이 고주파 스위칭 장치를 반도체 기판 상에 집적화한 반도체 장치에 관한 것이다.
고주파 스위칭 장치의 선행기술의 하나인 SPDT(Sing1e-Po1e Doub1e-Throw) 스위칭 장치는, 도 15에 나타내는 바와 같이, 고주파 스위칭 회로부를 구성하는 각 FET의 드레인-소스 간에 저항 소자를 병렬 접속하고 있다[예컨대, 일본 특허 공개 2002-232278호 공보(제13페이지, 제 7도)참조]. 도 15에 있어서 부호 130~137은 각각 감소형(Dep1etion type) FET를 나타낸다. 부호 250~257은 각각 저항값(R1)을 갖는 저항 소자를 나타낸다. 부호 260~267은 각각 저항값(R2)을 갖는 저항 소자를 나타낸다. 부호 270, 271은 각각 저항값(R3)을 갖는 저항 소자를 나타낸다. 부호 510~512는 각각 고주파 신호 입출력단자를 나타낸다. 부호 610, 611은 각각 제어단자를 나타낸다. 부호 I1, I2는 각각 전류를 나타낸다.
이 구성에서는, 예컨대, 제어단자(610)에 3V의 전압을 인가하고, 제어단자 (611)에 0V의 전압을 인가한 경우, FET(130~133)가 온, FET(134~137)가 오프로 된다. 이것에 의해, 고주파 입출력단자(510)에서부터 고주파 입출력단자(511)까지의 경로를 온 상태로 하고, 또한, 고주파 입출력단자(510)에서부터 고주파 입출력단자 (512)까지의 경로를 오프 상태로 할 수 있다.
그러나, 상기 선행기술의 구성에서는 온 경로에 대해서는 제어단자(610)로부터 저항 소자(250~253), FET(130~133), 저항 소자(270)를 통해 제어단자(611)로 게이트 순방향 전류가 흐른다. 저항 소자(250~253, 260~263 및 270)는 고주파 특성에 영향을 미치지 않도록 하기 위해서 50kΩ이상의 저항값으로 설정할 필요가 있다.
도면 중 B점의 DC전위(VB)는 FET의 빌트 인 전압(순방향 전압)을 0.4V로 가정하면
3V-0.4V=(R1/4+R3)×I1
이기 때문에
I1=2.6V/(R1+4R3)
로 된다. 또한,
VB=R3×4I1
이기 때문에,
VB=10.4×R3/(R1+4R3) ····(1)
로 나타내어진다.
예컨대, 상기 저항 소자(250~253, 260~263 및 270)의 값이 모두 50kΩ일 경우, 제어단자(610)의 전위가 3V, 제어단자(611)의 전위가 0V인 것으로 가정하면, B점의 DC전위(VB)는 약 2.1V가 된다. FET(130~133)의 온 저항값이 각각 수Ω정도로 무시할 수 있을 만큼 작기 때문에 B점, A점, C점의 전위는 거의 같게 된다. 그 결과, 오프 경로의 FET(134)의 역바이어스 전압은 B점과 거의 동일한 약 2.1V가 되고, 저항값(R3)의 저항(270)을 흐르는 전류(4I1)는 40㎂가 된다.
n개의 FET를 종속 접속하여 구성되는 스위칭 회로가 취급할 수 있는 최대 전력(Pmax)은,
Pmax=2{n(VH-VL+VT)}2/ZO····(2)
로 나타내어진다. 여기서, VH는 FET에 인가되는 고레벨 전압, VL은 FET에 인가되는 저레벨 전압을, VT는 FET의 임계값 전압을 각각 나타낸다. ZO는 회로의 특성임피던스를 나타내고, 일반적으로 50Ω이며, 이 경우도 50Ω을 상정하고 있다. 상기 결과로부터 VH=2.1V, V1=0V를 대입하고, VT=-0.6V인 경우에 대해서 계산하면 최대 전력(Pmax)은 1.40W가 된다. 따라서, 저항 소자(260~263) 및 저항 소자 (264~267)를 부가한 것에 의한 효과가 거의 얻어지고 있지 않다.
B점의 DC전위(VB)를 높게 함과 동시에 소비 전류를 저감하기 위해서는 저항값(R3)을 크게 한다라는 방법이 고려된다. 그러나, 저항값(R3)을 크게 한 경우에는 D점의 전위(VD)가 저하한다라는 문제점이 있다.
즉, 오프 경로에 대해서는 제어단자(610)로부터 저항 소자(271), FET (134~137), 저항 소자(254~257)를 경유하여 게이트 역방향 전류가 흐른다. 도면 중 D점의 전위(VD)는,
VD=3.0-(4×R3+6×R2) I2 ····(3)
로 나타내어진다. 저항 소자(254~257,271)의 저항값은 이 경로를 온 경로로서 사용하는 경우도 있으므로, 상기 온 경로의 조건과 동일하게 할 필요가 있다. 예컨대,(1)식으로부터 전위(VB)가 2.4V 이상으로 되도록 하기 위해서는 저항값(R3)을 300kΩ으로 설정할 필요가 있다. 그러나, 이 경우, D점의 전위(VD)는, 통상, 게이트 역방향 전류(I2)로서 1㎂정도의 전류가 흐르는 것을 전제로 하면 1.5V가 되고, 최대 전력(Pmax)은 더욱 저하한다.
이와 같이, 선행기술에 있어서는 FET의 드레인-소스 전위의 저하에 의한 핸들링 파워의 저하가 일어나기 쉽고, 또한, 저항값(R3)을 작게 할 수 없기 때문에 소비 전류가 커진다라는 문제점도 갖고 있었다.
또한, 일본 특허 공개 2002-232278호 공보에 있어서는 이 문제를 회피하기 위해서 고주파 입출력단자와 스위칭 회로부 사이에 콘덴서를 삽입하고, 양자를 DC적으로 분리한다라는 방법을 제안하고 있다. 그러나, 반도체 프로세스에서 제작된 콘덴서를 고주파 입출력단자에 직접 접속하면 ESD내압(정전 내압)이 현저하게 열화하는데다가 콘덴서를 구비한 반도체 칩의 면적도 증대한다라는 문제점을 갖고 있었다.
본 발명의 목적은 선행기술보다 대전력을 취급할 수 있는 고주파 스위칭 장치 및 반도체 장치를 제공하는 것이다.
본 발명의 다른 목적은 소비 전류도 저감할 수 있는 고주파 스위칭 장치 및 반도체 장치를 제공하는 것이다.
도 1은 본 발명의 실시형태1의 SPDT 스위칭 장치의 등가 회로를 나타내는 회로도이다.
도 2는 본 발명의 실시형태2의 SPDT 스위칭 장치의 등가 회로를 나타내는 회로도이다.
도 3은 본 발명의 실시형태2의 SPDT 스위칭 장치의 고주파 특성을 나타내는 특성도이다.
도 4는 본 발명의 실시형태3의 SPDT 스위칭 장치의 등가 회로를 나타내는 회로도이다.
도 5는 본 발명의 실시형태4의 SPDT 스위칭 장치의 등가 회로를 나타내는 회로도이다.
도 6은 본 발명의 실시형태4의 SPDT 스위칭 장치의 고주파 특성을 나타내는 특성도이다.
도 7은 본 발명의 실시형태5의 SPDT 스위칭 장치의 등가 회로를 나타내는 회로도이다.
도 8은 본 발명의 실시형태6의 SPDT 스위칭 장치의 등가 회로를 나타내는 회로도이다.
도 9는 본 발명의 실시형태7의 SPDT 스위칭 장치의 등가 회로를 나타내는 회로도이다.
도 10은 본 발명의 실시형태8의 SPDT 스위칭 장치의 등가 회로를 나타내는 회로도이다.
도 11은 본 발명의 실시형태8의 SPDT 스위칭 장치의 고주파 특성을 나타내는 특성도이다.
도 12는 본 발명의 실시형태9의 SPDT 스위칭 장치의 등가 회로를 나타내는 회로도이다.
도 13은 본 발명의 실시형태10의 SPDT 스위칭 장치의 등가 회로를 나타내는 회로도이다.
도 14는 본 발명의 실시형태10의 SPDT 스위칭 장치의 고주파 특성을 나타내는 특성도이다.
도 15는 선행기술의 SPDT 스위칭 장치의 등가 회로를 나타내는 회로도이다.
본 발명은 상기 선행기술의 과제를 해결하는 것이고, 복수개의 전계 효과 트랜지스터의 직렬회로에 있어서 전계 효과 트랜지스터끼리의 접속점(소스/드레인)에 개별적으로 저항 소자의 일단을 각각 접속하고, 각 저항 소자의 타단에 소정의 전압을 인가하는 구성을 갖고 있다. 이것에 의해, 선행기술보다 대전력을 취급할 수 있다. 또한, 소비 전류를 저감할 수도 있게 된다.
제 1 발명의 고주파 스위칭 장치는 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 복수의 고주파 입출력단자 간에 배치된 복수개의 고주파 스위칭 회로부를 구비하고 있다. 복수개의 고주파 스위칭 회로부 각각은 복수개의 전계 효과트랜지스터의 직렬접속회로로 구성되고, 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현된다. 이상의 구성은 후술하는 제 3, 제 5, 제 7의 발명과 공통이다.
복수개의 고주파 스위칭 회로부 각각은 또한 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 저항 소자의 제 1 단자가 접속된 복수개의 전계 효과 트랜지스터의 게이트 단자에 인가되는 전압과 역상(逆相)의 전압이 저항 소자의 제 2 단자에 인가된다.
이 구성에 의하면, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하를 억제할 수 있다. 그 결과, 취급할 수 있는 전력을 선행기술에 비해서 증대시킬 수 있고, 또한, 소비 전류도 선행기술에 비해서 저감할 수 있다.
제 2 발명의 고주파 스위칭 장치는 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 복수의 고주파 입출력단자 간에 배치된 복수개의 직렬(시리즈) 고주파 스위칭 회로부와, 복수의 고주파 입출력단자와 그라운드 단자 간에 배치된 복수개의 병렬(션트) 고주파 스위칭 회로부를 구비하고 있다. 복수개의 직렬 고주파 스위칭 회로부 각각과 복수개의 병렬 고주파 스위칭 회로부 각각은 각각 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현된다. 이상의 구성은 후술하는 제 4, 제 6, 제 8의 발명과 공통이다.
복수개의 직렬 고주파 스위칭 회로부 각각 및 복수개의 병렬 고주파 스위칭 회로부 각각은 또한 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 저항 소자의 제 1 단자가 접속된 복수개의 전계 효과 트랜지스터의 게이트 단자에 인가되는 전압과 역상의 전압이 저항 소자의 제 2 단자에 인가된다.
이 구성에 의하면, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하를 억제할 수 있다. 그 결과, 취급할 수 있는 전력을 선행기술에 비해서 증대시킬 수 있고, 또한, 소비 전류도 선행기술에 비해서 저감할 수 있다. 또한, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하를 억제할 수 있으므로, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하에 기인하는 변형 특성이나 아이솔레이션(isolation) 특성의 열화가 억제되어 우수한 고주파 특성이 얻어진다.
제 3 발명의 고주파 스위칭 장치는 제 1 발명과 마찬가지의 기본구성을 갖고 있다. 또한, 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 저항 소자의 제 2 단자에 다이오드의 캐소드가 접속되고, 저항 소자의 제 1 단자가 접속된 복수개의 전계 효과 트랜지스터의 게이트 단자에 인가되는 전압과 역상의 전압이 다이오드의 애노드에 인가되는 점이 제 1 발명과는 다르다.
이 구성에 의하면, 청구항1과 마찬가지의 효과를 가지는데다가 다이오드를 설치함으로써 다이오드의 음극이 저항을 경유하여 접속되는 전계 효과 트랜지스터가 온일 때, 전계 효과 트랜지스터의 순방향 전류를 억제할 수 있어 저소비 전류화를 도모할 수 있다.
제 4 발명의 고주파 스위칭 장치는 제 2 발명과 마찬가지의 기본구성을 갖고 있다. 또한, 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 저항 소자의 제 2 단자에 다이오드의 캐소드가 접속되고, 저항 소자의 제 1 단자가 접속된 복수개의 전계 효과 트랜지스터의 게이트 단자에 인가되는 전압과 역상의 전압이 다이오드의 애노드에 인가되는 점이 제 2 발명과는 다르다.
이 구성에 의하면, 청구항1과 마찬가지의 효과를 갖는데다가 다이오드를 설치함으로써 다이오드의 음극이 저항을 경유하여 접속되는 전계 효과, 트랜지스터가 온일 때, 전계 효과 트랜지스터의 순방향 전류를 억제할 수 있어 저소비 전류화를 도모할 수 있다.
제 5 발명의 고주파 스위칭 장치는 제 1 발명과 마찬가지의 기본구성을 갖고 있다. 또한, 복수개의 고주파 스위칭 회로부에 있어서 서로 반대의 동작을 하는 제 1 과 제 2 고주파 스위칭 회로부 중, 제 1 고주파 스위칭 회로부를 구성하는 제 1 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 1 저항 소자의 제 1 단자가 접속되고, 제 2 고주파 스위칭 회로부를 구성하는 제 2 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 2 저항 소자의 제 1 단자가 접속되고, 제 1 고주파 스위칭 회로부에 접속된 제 1 저항 소자의 제 2 단자에, 제 2 고주파 스위칭 회로부에 접속된 제 2 저항 소자의 제 2 단자가 접속되는 점이 제 1 발명과는 다르다.
이 구성에 의하면, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하를 억제할 수 있다. 그 결과, 취급할 수 있는 전력을 선행기술에 비해서 증대시킬 수 있고, 또한, 소비 전류도 선행기술에 비해서 저감할 수 있다.
또한, 온 상태의 전계 효과 트랜지스터로부터 오프 상태의 전계 효과 트랜지스터로 항상 전류가 흐름으로써 안정된 바이어스 전위가 확보되는 결과, 취급할 수 있는 전력을 크게 할 수 있고, 또한, 우수한 고주파 특성을 얻을 수 있다.
제 6 발명의 고주파 스위칭 장치는 제 2 발명과 마찬가지의 기본구성을 갖고 있다. 또한, 복수개의 직렬(시리즈) 고주파 스위칭 회로부 각각과 복수개의 병렬(션트) 고주파 스위칭 회로부 각각의 각각에 있어서, 서로 반대의 동작을 하는 제 1 과 제 2 고주파 스위칭 회로부 중, 제 1 고주파 스위칭 회로부를 구성하는 제 1 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 1 저항 소자의 제 1 단자가 접속되고, 제 2 고주파 스위칭 회로부를 구성하는 제 2 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 2 저항 소자의 제 1 단자가 접속되고, 제 1 고주파 스위칭 회로부에 접속된 제 1 저항 소자의 제 2 단자에, 제 2 고주파 스위칭 회로부에 접속된 제 2 저항 소자의 제 2 단자가 접속되는 점이 제 2 발명과는 다르다.
이 구성에 의하면, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하를 억제할 수 있다. 그 결과, 취급할 수 있는 전력을 선행기술에 비해서 증대시킬 수 있고, 또한, 소비 전류도 선행기술에 비해서 저감할 수 있다. 또한, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하를 억제할 수 있으므로, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하에 기인하는 변형 특성이나 아이솔레이션 특성의 열화가 억제되어 우수한 고주파 특성이 얻어진다.
또한, 온 상태의 전계 효과 트랜지스터로부터 오프 상태의 전계 효과 트랜지스터로 항상 전류가 흐름으로써 안정된 바이어스 전위가 확보되는 결과, 취급할 수 있는 전력을 크게 할 수 있고, 또한, 우수한 고주파 특성이 얻어진다.
제 7 발명의 고주파 스위칭 장치는 제 1 발명과 마찬가지의 기본구성을 갖고 있다. 또한, 복수개의 고주파 스위칭 회로부를 각각 구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 저항 소자의 제 2 단자가 모두 공통으로 접속되는 점이 제 1 발명과는 다르다.
이 구성에 의하면, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하를 억제할 수 있다. 그 결과, 취급할 수 있는 전력을 선행기술에 비해서 증대시킬 수 있고, 또한, 소비 전류도 선행기술에 비해서 저감할 수 있다.
또한, 온 상태의 전계 효과 트랜지스터로부터 오프 상태의 전계 효과 트랜지스터로의 전류가 평균화되기 때문에 회로가 복잡화되어 항상 반대의 동작을 하는 FET가 존재하지 않는 경우에도 안정된 바이어스 전압을 인가할 수 있다.
제 8 발명의 고주파 스위칭 장치는 제 2 발명과 마찬가지의 기본구성을 갖고 있다. 또한, 직렬 고주파 스위칭 회로부 각각과 병렬 고주파 스위칭 회로부 각각을 각각 구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 저항 소자의 제 2 단자가 모두 공통으로 접속되는 점이 제 2 발명과는 다르다.
이 구성에 의하면, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의저하를 억제할 수 있다. 그 결과, 취급할 수 있는 전력을 선행기술에 비해서 증대시킬 수 있고, 또한, 소비 전류도 선행기술에 비해서 저감할 수 있다. 또한, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하를 억제할 수 있으므로, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하에 기인하는 변형 특성이나 아이솔레이션 특성의 열화가 억제되어 우수한 고주파 특성이 얻어진다.
또한, 온 상태의 전계 효과 트랜지스터로부터 오프 상태의 전계 효과 트랜지스터로의 전류가 평균화되기 때문에 회로가 복잡화되어 항상 반대의 동작을 하는 FET가 존재하지 않는 경우에도 안정된 바이어스 전압을 인가할 수 있다.
제 9 발명의 고주파 스위칭 장치는 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 서로 역상의 전압이 주어지는 제 1 및 제 2 제어단자와, 복수의 고주파 입출력단자 간에 배치된 복수개의 고주파 스위칭 회로부를 구비하고 있다.
복수개의 고주파 스위칭 회로부 각각은 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 복수개의 전계 효과 트랜지스터의 게이트 단자에, 제 1 및 제 2 제어단자 중 어느 하나를 통해 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현된다. 이상의 구성은 후술하는 제 11 발명과 공통이다.
복수개의 고주파 스위칭 회로부 각각은 또한 복수개의 스위칭 회로부를 각각 구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 1 저항 소자의 제 1 단자가 접속되고, 제 1 저항 소자의 제 2 단자가 모두 공통으로 접속되고, 제 1 제어단자에 제 1 다이오드의 애노드가 접속되고, 제 2 제어단자에 제 2 다이오드의애노드가 접속되고, 제 1 및 제 2 다이오드의 캐소드에 제 2 저항 소자의 제 1 단자가 접속되고, 제 2 저항 소자의 제 2 단자가 접지되고, 제 1 및 제 2 다이오드와 제 2 저항 소자의 제 1 단자의 접속점이 제 1 저항 소자의 제 2 단자에 접속된다.
이 구성에 의하면, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하를 억제할 수 있다. 그 결과, 취급할 수 있는 전력을 선행기술에 비해서 증대시킬 수 있고, 또한, 소비 전류도 선행기술에 비해서 저감할 수 있다.
또한, 다이오드로 이루어지는 전압 논리합 회로에 의해 항상 일정한 바이어스 전압을 전계 효과 트랜지스터에 인가할 수 있다.
제 10 발명의 고주파 스위칭 장치는, 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 서로 역상의 전압이 주어지는 제 1 및 제 2 제어단자와, 복수의 고주파 출력단자 간에 배치된 복수개의 직렬 고주파 스위칭 회로부와, 복수의 고주파 입출력단자와 그라운드 단자 간에 배치된 복수개의 병렬(션트) 고주파 스위칭 회로부를 구비하고 있다. 복수개의 직렬 고주파 스위칭 회로부 각각과 복수개의 병렬 고주파 스위칭 회로부 각각은 각각 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 복수개의 전계 효과 트랜지스터의 게이트 단자에, 제 1 및 제 2 제어단자 중 어느 하나를 통해 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현된다. 이상의 구성은 후술하는 제 12 발명과 공통이다.
복수개의 직렬 고주파 스위칭 회로부 각각 및 복수개의 병렬 고주파 스위칭 회로부 각각은 또한 복수개의 직렬 고주파 스위칭 회로부 각각과 복수개의 병렬 고주파 스위칭 회로부 각각을 각각 구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 1 저항 소자의 제 1 단자가 접속되고, 제 1 저항 소자의 제 2 단자가 모두 공통으로 접속되고, 제 1 제어단자에 제 1 다이오드의 애노드가 접속되고, 제 2 제어단자에 제 2 다이오드의 애노드가 접속되고, 제 1 및 제 2 다이오드의 캐소드에 제 2 저항 소자의 제 1 단자가 접속되고, 제 2 저항 소자의 제 2 단자가 접지되고, 제 1 및 제 2 다이오드와 제 2 저항 소자의 제 1 단자의 접속점이 제 1 저항 소자의 제 2 단자에 접속된다.
이 구성에 의하면, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하를 억제할 수 있다. 그 결과, 취급할 수 있는 전력을 선행기술에 비해서 증대시킬 수 있고, 또한, 소비 전류도 선행기술에 비해서 저감할 수 있다. 또한, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하를 억제할 수 있으므로, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하에 기인하는 변형 특성이나 아이솔레이션 특성의 열화가 억제되어 우수한 고주파 특성이 얻어진다.
또한, 다이오드로 이루어지는 전압 논리합 회로에 의해 항상 일정한 바이어스 전압을 전계 효과 트랜지스터에 인가할 수 있다.
제 11 발명의 고주파 스위칭 장치는 제 9 발명과 마찬가지의 기본구성을 갖고 있다. 또한, 복수개의 고주파 스위칭 회로부를 각각 구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 1 저항 소자의 제 1 단자가 접속되고, 제 1 제어단자에 제 1 다이오드의 애노드가 접속되고, 제 1 다이오드의 캐소드에 제 2 저항 소자의 제 1 단자가 접속되고, 제 2 저항 소자의 제 2 단자가 제 2 제어단자에접속되고, 제 2 제어단자에 제 2 다이오드의 애노드가 접속되고, 제 2 다이오드의 캐소드에 제 3 저항 소자의 제 1 단자가 접속되고, 제 3 저항 소자의 제 2 단자가 제 1 제어단자에 접속되고, 제 1 다이오드의 캐소드는 제 1 제어단자가 게이트 단자에 연결되는 복수개의 전계 효과 트랜지스터에 접속된 제 1 저항 소자의 제 2 단자에 접속되고, 제 2 다이오드의 캐소드는 제 2 제어단자가 게이트 단자에 연결되는 복수개의 전계 효과 트랜지스터에 접속된 제 1 저항 소자의 제 2 단자에 접속되는 점이 제 9 발명과는 다르다.
이 구성에 의하면, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하를 억제할 수 있다. 그 결과, 취급할 수 있는 전력을 선행기술에 비해서 증대시킬 수 있고, 또한, 소비 전류도 선행기술에 비해서 저감할 수 있다.
또한, 다이오드와 저항의 조합에 의해, 온의 전계 효과 트랜지스터에는 낮은 바이어스 전압을 인가하고, 오프의 전계 효과 트랜지스터에는 높은 바이어스 전압을 인가할 수 있다.
제 12 발명의 고주파 스위칭 장치는, 제 10 발명과 마찬가지의 기본구성을 갖고 있다. 또한, 복수개의 직렬 고주파 스위칭 회로부 각각과 복수개의 병렬 고주파 스위칭 회로부 각각을 각각 구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 1 저항 소자의 제 1 단자가 접속되고, 제 1 제어단자에 제 1 다이오드의 애노드가 접속되고, 제 1 다이오드의 캐소드에 제 2 저항 소자의 제 1 단자가 접속되고, 제 2 저항 소자의 제 2 단자가 제 2 제어단자에 접속되고, 제 2 제어단자에 제 2 다이오드의 애노드가 접속되고, 제 2 다이오드의 캐소드에 제 3 저항 소자의제 1 단자가 접속되고, 제 3 저항 소자의 제 2 단자가 제 1 제어단자에 접속되고, 제 1 다이오드의 캐소드는 제 1 제어단자가 게이트 단자에 연결되는 복수개의 전계 효과 트랜지스터에 접속된 제 1 저항 소자의 제 2 단자에 접속되고, 제 2 다이오드의 캐소드는 제 2 제어단자가 게이트 단자에 연결되는 복수개의 전계 효과 트랜지스터에 접속된 제 1 저항 소자의 제 2 단자에 접속되는 점이 제 10 발명과는 다르다.
이 구성에 의하면, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하를 억제할 수 있다. 그 결과, 취급할 수 있는 전력을 선행기술에 비해서 증대시킬 수 있고, 또한, 소비 전류도 선행기술에 비해서 저감할 수 있다. 또한, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하를 억제할 수 있으므로, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하에 기인하는 변형 특성이나 아이솔레이션 특성의 열화가 억제되어 우수한 고주파 특성이 얻어진다.
또한, 다이오드와 저항의 조합에 의해, 온 상태의 전계 효과 트랜지스터에는 낮은 바이어스 전압을 인가하고, 오프 상태의 전계 효과 트랜지스터에는 높은 바이어스 전압을 인가할 수 있다.
상기 제 1 ~ 제 8 발명의 고주파 스위칭 장치에 있어서는 전압 반전회로와, 전압 반전회로의 입력 신호와 출력 신호가 각각 부가되는 제 1 및 제 2 제어단자가 설치되고, 제 1 및 제 2 제어단자 중 어느 하나로부터 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가되는 것이 바람직하다.
이 구성에 의하면, 단일의 제어 전압을 전압 반전회로에서 반전하여 사용할 경우에 부하 저항에 의해 전압 반전회로의 출력 전압이 전원 전압보다 내려가지만 그 영향을 회피하고, 취급할 수 있는 전력의 저하 또는 변형 특성 또는 아이솔레이션 특성 등의 고주파 특성의 열화를 최소한으로 억제할 수 있다.
또한, 상기 제 9 ~ 제 12 발명의 고주파 스위칭 장치에 있어서는 전압 반전회로가 설치되고, 전압 반전회로의 입력 신호와 출력 신호가 제 1 및 제 2 제어단자에 각각 부가되는 것이 바람직하다.
이 구성에 의하면, 단일한 제어 전압을 전압 반전회로에서 반전하여 사용할 경우에 부하 저항에 의해 전압 반전회로의 출력 전압이 전원 전압보다 내려가지만 그 영향을 회피하고, 취급할 수 있는 전력의 저하 또는 변형 특성 또는 아이솔레이션 특성 등의 고주파 특성의 열화를 최소한으로 억제할 수 있다.
본 발명의 반도체 장치는 제 1 ~ 제 12 발명 중 어느 하나의 고주파 스위칭 장치를 반도체 기판 상에 집적화한 한 것이다.
이 구성에 의하면, 제 1 ~ 제 12 발명의 고주파 스위칭 장치와 마찬가지의 작용 효과를 갖는다.
이상과 같이, 본 발명에 의하면, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하를 억제할 수 있으므로, 취급할 수 있는 전력을 선행기술에 비해서 증대시킬 수 있다. 또한, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하에 기인하는 변형 특성이나 아이솔레이션 특성의 열화가 억제되어 우수한 고주파 특성이 얻어진다.
(실시형태1)
도 1은 본 발명의 고주파 스위칭 장치의 실시형태1로서, SPDT 스위칭 장치의 구성을 나타내는 회로도이다. 도 1에 있어서, 부호 101~108은 각각 감소형 FET를 나타낸다. 부호 201~208은 각각 저항값(R1)을 갖는 저항 소자를 나타낸다. 부호 217~219,221~223은 각각 저항값(R2)을 갖는 저항 소자를 나타낸다. 부호 501은 제 1 고주파 신호 입출력단자를 나타낸다. 부호 502는 제 2 고주파 신호 입출력단자를 나타낸다. 부호 503은 제 3 고주파 신호 입출력단자를 나타낸다. 부호 601은 제 1 제어단자를 나타낸다. 부호 602는 제 2 제어단자를 나타낸다. 부호 I1~I6은 각각 전류를 나타낸다.
상기 도 1과 같이 구성된 SPDT 스위칭 장치에 대해서 이하 그 동작을 설명한다.
제 1 고주파 신호 입출력단자(501)로부터 입력된 신호를 제 2 고주파 신호 입출력단자(502)에 출력할 경우, 제어단자(601)에 고레벨의 전압을, 제어단자(602)에 저레벨의 전압을 인가한다.
도 1에 있어서 FET(101~108)에는 임계값이 -0.6V정도인 감소형 FET를 사용하고 있다. 그 때문에, 상기 전압조건에 있어서 고레벨의 전압이 인가되는 FET (101~104)는 온 상태가 되고, 저레벨의 전압이 인가되는 FET(105~108)는 오프 상태가 된다.
도면 중 B점의 전위(VB), 및 D점의 전위(VD)는,
VB=10.4×R2/(3×R1+4×R2) ····(4)
VD=3.0-R2×I5 ····(5)
I3=3×VB/R2
I5=I4×4/3
로 각각 나타내어진다.
고레벨 전압이 3.0V, 저레벨 전압이 0V, FET의 게이트 순방향 전압이 0.4V, FET의 역방향 누출 전류(I4)가 1㎂, 저항값(R1)이 50kΩ, 저항값(R2)이 450kΩ일 때,
VB=VA=VC=VD=2.4V
가 얻어진다. 단, 기호 VA는 A점의 전위를 나타내고, 기호 VC는 C점의 전위를 나타낸다. 한편, 소비 전류에 대해서는 상기 조건에 있어서 전류(I3)가 16㎂로 되어, 선행기술의 40㎂에 비해서 대폭적으로 저소비 전력화할 수 있다.
FET의 임계값을 선행기술과 마찬가지로 -0.6V로 하면 이 때의 최대 전력 (Pmax)은(2)식으로부터 2.07W가 된다. 따라서, 이 실시형태에서는 선행기술에 비해서 약 1.5배의 전력까지 취급할 수 있다.
이 실시형태에 의하면, FET(101~108)의 중간 접속점(소스/드레인)에 저항 소자(217~219,221~223)의 제 1 단자를 접속하고, 저항 소자(217~219,221~223)의 제 2 단자에, 저항 소자(217~219,221~223)의 제 1 단자가 접속된 FET(101~108)의 게이트 단자에 인가되는 전압과 역상의 전압을 인가하므로, FET(101~108)의 중간 접속점의 전위의 저하를 억제할 수 있다. 그 결과, 취급할 수 있는 전력을 선행기술에 비해서 증대시킬 수 있다.
(실시형태2)
도 2는 본 발명의 고주파 스위칭 장치의 실시형태2로서, SPDT 스위칭 장치의 구성을 나타내는 회로도이며, 도 3은 도 2의 SPDT 스위칭 장치의 고주파 특성을 나타내는 특성도이다. 도 2에 있어서, 부호 101~116은 각각 감소형 FET를 나타낸다. 부호 201~219,221~223,225~228,230~233은 각각 저항 소자를 나타낸다. 부호 501은 제 1 고주파 신호 입출력단자를 나타낸다. 부호 502는 제 2 고주파 신호 입출력단자를 나타낸다. 부호 503은 제 3 고주파 신호 입출력단자를 나타낸다. 부호 601은 제 1 제어단자를 나타낸다. 부호 602는 제 2 제어단자를 나타낸다. 부호 301, 302는 각각 콘덴서를 나타낸다. 부호 701, 702는 각각 접지단자를 나타낸다.
상기 도 2과 같이 구성된 SPDT 스위칭 장치에 대해서 이하 그 동작을 설명한다.
제 1 고주파 신호 입출력단자(501)로부터 제 2 고주파 신호 입출력단자(502)로의 경로를 온 상태로 하고, 제 1 고주파 신호 입출력단자(501)로부터 제 3 고주파 신호 입출력단자(503)로의 경로를 오프 상태로 하기 위해서는 제어단자(601)에 3V의 전압을 인가하고, 제어단자(602)에 0V의 전압을 인가한다.
이것에 의해, FET(101~104) 및 FET(113~116)가 온되고, FET(105~108) 및 FET (109~112)가 오프된다.
그 결과, 고주파 신호 입출력단자(501)로부터 고주파 신호 입출력단자(503)로 누설되는 고주파 신호는 FET(113~116)를 경유하여 접지단자(702)로 빠져나가고, 고주파 신호 입출력단자(501,503) 사이에서 우수한 아이솔레이션이 확보된다.
또한, 대전력 신호 입력시에도 FET(105~112)가 온되지 않는 것이 SPDT 스위칭 장치에는 요구되지만, 저항값을 본 발명의 실시형태1과 동일한 값으로 설정함으로써 2.0W까지의 입력 전력을 견딜 수 있다.
도 3에 선행기술의 구성의 SPDT 스위칭 장치와 본 발명의 실시형태2에 의한 SPDT 스위칭 장치에 있어서의, 3차 고조파와 아이솔레이션 특성의 입력 전력 의존성을 나타낸다. 파선은 선행기술의 구성의 특성을 나타내고, 실선은 실시형태2의 특성을 나타내고 있다. 도 3의 특성도에 있어서 입력 전력이 소정 레벨을 넘으면 증대가 시작되는 것이 3차 고조파 특성이다. 또한, 입력 전력이 소정 전력을 초과하면 감소가 시작되는 것이 아이솔레이션 특성이다. 후술의 도 6, 도 11, 도 14에 대해서도 도 3과 마찬가지이다.
고조파 특성과 아이솔레이션 특성은 취급할 수 있는 최대 전력에 비례하는 것이며, 선행기술의 구성에서는 입력 전력이 31.5dBm을 초과하면 3차 고조파 특성, 아이솔레이션 특성도 열화하기 시작한다. 그러나, 본 발명의 실시형태2에서는 입력 전력이 33dBm까지 우수한 특성을 나타내고 있고, 선행기술의 구성에 비해서 1.5dBm 큰 입력 전력에 대응할 수 있는 것이 판명되었다. 또한, 소비 전류는 32㎂이며, 선행기술의 구성으로 마찬가지의 회로를 구성한 경우의 80㎂에 비해서 대폭적으로 저감할 수 있다.
이 실시형태에 의하면, FET(101~116)의 중간 접속점에 저항 소자(217~219, 221~223, 225~228, 230~233)의 제 1 단자를 접속하고, 저항 소자(217~219, 221~223, 225~228, 230~233)의 제 2 단자에, 저항 소자(217~219, 221~223,225~228, 230~233)의 제 1 단자가 접속된 FET(101~116)의 게이트 단자에 인가되는 전압과 역상의 전압을 인가하므로, FET(101~116)의 중간 접속점의 전위의 저하를 억제할 수 있다. 그 결과, 취급할 수 있는 전력을 선행기술에 비해서 증대시킬 수 있다. 또한, FET(101~116)의 중간 접속점의 전위의 저하를 억제할 수 있으므로, FET(101~116)의 중간 접속점의 전위의 저하에 기인하는 변형 특성이나 아이솔레이션 특성의 열화가 억제되어 우수한 고주파 특성이 얻어진다.
또한, 말할 필요도 없지만, 본 발명의 구성은 SPDT 스위칭 장치 이외의 고주파 스위칭 장치에도 마찬가지로 적용가능하다.
(실시형태3)
도 4는 본 발명의 고주파 스위칭 장치의 실시형태3으로서, SPDT 스위칭 장치의 구성을 나타내는 회로도이다. 도 4에 있어서 부호 101~108은 각각 감소형 FET를 나타낸다. 부호 201~208은 저항값(R1)을 갖는 저항 소자를 나타낸다. 부호 217~219는 각각 저항값(R2)을 갖는 저항 소자를 나타낸다. 부호 221~223은 각각 저항값 (R2)을 갖는 저항 소자를 나타낸다. 부호 235,236은 각각 저항값(R4)을 갖는 저항 소자를 나타낸다. 부호 239,240은 각각 저항값(R3)을 갖는 저항 소자를 나타낸다. 부호 401,402는 각각 다이오드를 나타낸다. 부호 501은 제 1 고주파 신호 입출력단자를 나타낸다. 부호 502는 제 2 고주파 신호 입출력단자를 나타낸다. 부호 503은 제 3 고주파 신호 입출력단자를 나타낸다. 부호 601은 제 1 제어단자를 나타낸다. 부호 602는 제 2 제어단자를 나타낸다. 부호 I1,I2,I4,I5는 각각 전류를 나타낸다.
상기 도 4과 같이 구성된 스위칭 장치에 대해서 이하 그 동작을 설명한다.
기본적인 동작은 실시형태1과 동일하다. 실시형태1과 다른 점은 FET의 중간점에 접속한 저항 소자(217~219)와 제어단자(602) 사이에 다이오드(401)를 삽입하고, 또한, 저항 소자(221~223)와 제어단자(601) 사이에 다이오드(402)를 삽입하고 있는 점이다.
다이오드(401)를 설치함으로써 FET(101)~FET(104)까지가 온 상태에서의 순방향 전류(I2)를 제한할 수 있다. 저항(239)은 순방향 전류(I2)의 값을 제어하기 위한 것이고, 저항(235)은 제어단자(602)로부터의 ESD(정전기 방전)에 의한 다이오드 (401)의 파괴를 방지하기 위한 것이다. 다이오드(402)에 대해서도 마찬가지이다. 또한, 저항(235,239)에 대해서는 생략하는 것이 가능하다.
도 4에 있어서, 제어단자(601)에 3V를 인가하고, 제어단자(602)에 0V를 인가한 경우를 상정하면 FET(101~104)의 순방향 전류(I1)가 흐름으로써 FET(101~104)가 온된다. 이 때, B점의 전위(VB)는
VB=(3-ΦB){1-R1/(3×R1+4×R2+12×R3)} ····(6)
로 나타내어진다. 여기서, ΦB는 게이트의 빌트 인 전압이다.(6)식으로부터 명확해지는 바와 같이, B점의 전위(VB)는 저항(R1)과 저항(R3)이 지배적이고, 저항 (R3)의 값을 크게 함으로써 B점의 전위(VB)를 높게 할 수 있다. 전술한 바와 같이, 저항(R1)을 작게 하는 것은 삽입 손실을 열화시키므로 바람직하지 않다.
R1=R2=50kΩ, R3=500kΩ으로 함으로써 전류(I4)의 값을 1㎂이하의 충분히 작은 값으로 할 수 있기 때문에 이 때의 빌트 인 전압(ΦB)은 0. 2V정도까지 저하한다. 따라서, B점의 전위(VB)는 2. 78V가 된다.
한편, 오프 경로에 관해서는 D점의 전위(VD) 및 전류(I5)가,
VD=3-ΦB-R2×I5 ····(7)
I5=(4/3)×I4
로 표시되기 때문에, 마찬가지로 ΦB=0. 2V, I4=1㎂, R2=50kΩ을(7)식에 대입하면 VD=2. 73V가 된다.
상기 결과를(2)식에 대입해서 계산하면 실시형태3의 회로의 최대 전력(Pmax)은 2. 90W가 되고, 실시형태1의 회로 구성보다 0.9W 더 높은 전력을 취급할 수 있다.
이 실시형태에 의하면 실시형태1과 마찬가지의 효과를 갖는다. 그 외, 다이오드(401,402)를 설치함으로써 다이오드(401,402)의 캐소드가 저항을 경유하여 접속되는 FET가 온일 때, FET의 순방향 전류를 억제할 수 있고, 저소비 전류화를 도모할 수 있다.
또한, 실시형태3의 회로의 소비 전류는 1㎂정도이며, 선행기술의 40㎂에 비해 대폭적으로 저소비 전류화할 수 있다.
(실시형태4)
도 5는 본 발명의 고주파 스위칭 장치의 실시형태4로서, SPDT 스위칭장치의 구성을 나타내는 회로도이며, 도 6은 도 5의 SPDT 스위칭 장치의 고주파 특성을 나타내는 특성도이다.
도 5에 있어서, 부호 101~116은 각각 감소형 FET를 나타낸다. 부호 201~219,221~223,225~228,230~233,235~242는 각각 저항 소자를 나타낸다. 부호403~406은 각각 다이오드를 나타낸다. 부호 501은 제 1 고주파 신호 입출력단자를 나타낸다. 부호 502는 제 2 고주파 신호 입출력단자를 나타낸다. 부호 503은 제 3 고주파 신호 입출력단자를 나타낸다. 부호 601은 제 1 제어단자를 나타낸다. 부호 602는 제 2 제어단자를 나타낸다. 부호 301,302는 각각 콘덴서를 나타낸다. 부호 701,702는 각각 접지단자를 나타낸다.
상기 도 5과 같이 구성된 스위칭 장치에 대해서 이하 그 동작을 설명한다.
도 5의 회로는 도 4에 나타내는 실시형태3의 회로를 SPDT 회로에 응용한 예다. 기본적인 동작은 실시형태2의 SPDT 회로와 마찬가지이다. 실시형태2와 다른 점은 FET의 중간점에 접속한 저항 소자(217~219)와 제어단자(602) 사이에 다이오드 (403) 및 저항 소자(235,239)로 이루어지는 회로를 삽입하고, 또한, 저항 소자 (221~223)와 제어단자(601) 사이에 다이오드(404) 및 저항 소자(236,240)로 이루어지는 회로를 삽입하고, 저항 소자(225~228)와 제어단자(601) 사이에 다이오드(405) 및 저항 소자(237,241)로 이루어지는 회로를 삽입하고, 또한, 저항 소자(230~233)와 제어단자(602) 사이에 다이오드(406) 및 저항 소자(238,242)로 이루어지는 회로를 삽입하고 있는 점이다.
다이오드(403) 및 저항 소자(235,239)로 이루어지는 회로, 다이오드(404) 및 저항 소자(236,240)로 이루어지는 회로, 다이오드(405) 및 저항 소자(237,241)로 이루어지는 회로, 다이오드(406) 및 저항 소자(238,242)로 이루어지는 회로를 설치한 것에 의한 작용 효과는 제 3 실시형태와 마찬가지이다.
도 6에 선행기술의 구성의 SPDT 회로와 본 발명의 실시형태4의 SPDT 회로에있어서의, 3차 고조파와 아이솔레이션 특성의 입력 전력 의존성을 나타낸다. 고조파 특성과 아이솔레이션 특성은 취급할 수 있는 최대 전력에 비례하는 것이며, 선행기술의 구성에서는 입력 전력이 31.5dBm을 초과하면 3차 고조파 특성, 아이솔레이션 특성도 열화하기 시작한다. 그러나, 본 발명의 실시형태4의 SPDT 회로에서는 입력 전력이 34.5dBm까지 우수한 특성을 나타내고 있고, 선행기술의 구성에 비해서 3.0dBm 큰 입력 전력에 대응할 수 있는 것이 판명되었다.
또한, 회로 전체의 소비 전류도 5㎂이하이며, 우수한 특성과 저소비 전류를 동시에 실현할 수 있는 것이다.
이 실시형태에 의하면, 제 1 실시형태과 마찬가지의 효과를 갖는다. 그 외, 다이오드(401~404)를 설치함으로써 다이오드(401~404)의 캐소드가 저항을 경유하여 접속되는 FET가 온일 때, FET의 순방향 전류를 억제할 수 있고, 저소비 전류화를 도모할 수 있다.
또한, 실시형태4의 회로의 소비 전류는 수㎂정도이며, 선행기술에서 마찬가지의 회로를 구성한 경우의 80㎂에 비해서 대폭적으로 저소비 전류화할 수 있다.
또한, 말할 필요도 없지만, 본 발명의 구성은 SPDT 스위칭 장치 이외의 고주파 스위칭 장치에도 마찬가지로 적용가능하다.
(실시형태5)
도 7은 본 발명의 고주파 스위칭 장치의 실시형태5로서, SPDT 스위칭 장치의 구성을 나타내는 회로도이다. 도 7에 있어서, 부호 101~108은 각각 감소형 FET를 나타낸다. 부호 201~208은 각각 저항값(R1)을 갖는 저항 소자를 나타낸다. 부호217~219,221~223은 각각 저항값(R2)을 갖는 저항 소자를 나타낸다. 부호 501은 제 1 고주파 신호 입출력단자를 나타낸다. 부호 502는 제 2 고주파 신호 입출력단자를 나타낸다. 부호 503은 제 3 고주파 신호 입출력단자를 나타낸다. 부호 601은 제 1 제어단자를 나타낸다. 부호 602는 제 2 제어단자를 나타낸다. 부호 I1~I3은 각각 전류를 나타낸다.
상기 도 7과 같이 구성된 스위칭 장치에 대해서 이하 그 동작을 설명한다.
기본적인 동작은 실시형태1과 동일하다. 실시형태1과 다른 점은 FET (101~104)의 중간점에 일단을 접속한 저항 소자(217~219)의 타단과, FET(105~108)의 중간점에 일단을 접속한 저항 소자(221~223)의 타단을 직접 접속한 점이다.
제어단자(601)에 3V를 인가하고, 제어단자(602)에 0V를 인가한 경우를 상정하면 B점의 전위(VB) 및 D점의 전위(VD)는,
VB=3-R1×I1-ΦB ‥‥(8)
VD=VB-2×R2×I2 ‥‥(9)
로 나타내어진다. (8),(9)식에 R1=50kΩ, I1=1㎂, ΦB=0. 2V를 대입하면 VB=2. 75V, VD=2.62V의 값이 얻어진다. 또한,(2)식으로부터 Pmax=2.61W로 되어, 선행기술에 비해서 약 1.8배의 값이 얻어진다.
이와 같이, 본 실시형태에 의하면 서로 반대의 동작을 하는 제 1 스위칭 회로부[FET(101~104)]와 제 2 스위칭 회로부[FET(105~108)] 중, 제 1 스위칭 회로부를 구성하는 FET(101~104)의 중간 접속점에 저항 소자(217~219)의 제 1 단자를 접속하고, 제 2 스위칭 회로부를 구성하는 FET(105~108)의 중간 접속점에 저항 소자(221~223)의 제 1 단자를 접속하고, 제 1 스위칭 회로부에 접속된 저항 소자 (217~219)의 제 2 단자에, 제 2 스위칭 회로부에 접속된 저항 소자(221~223)의 제 2 단자를 접속한다라는 단순한 구성에 의해 FET(101~108)의 중간 접속점의 전위의 저하를 억제할 수 있다. 그 결과, 취급할 수 있는 전력을 선행기술에 비해서 증대시킬 수 있다.
또한, 실시형태5의 회로의 소비 전류는 16㎂이며, 선행기술의 40㎂에 비해서 대폭적으로 저소비 전류화할 수 있다.
또한, 말할 필요도 없지만, 본 발명의 구성은 SPDT 스위칭 장치 이외의 고주파 스위칭 장치에도 마찬가지로 적용가능하다.
(실시형태6)
도 8은 본 발명의 고주파 스위칭 장치 실시형태6으로서, SPDT 스위칭 장치의 구성을 나타내는 회로도이다.
도 8에 있어서 부호 101~116은 각각 감소형 FET를 나타낸다. 부호 201~219,221~223,225~228,230~233은 각각 저항 소자를 나타낸다. 부호 501은 제 1 고주파 신호 입출력단자를 나타낸다. 부호 502는 제 2 고주파 신호 입출력단자를 나타낸다. 부호 503은 제 3 고주파 신호 입출력단자를 나타낸다. 부호 601은 제 1 제어단자를 나타낸다. 부호 602는 제 2 제어단자를 나타낸다. 부호 301, 302는 각각 콘덴서를 나타낸다. 부호 701,702는 각각 접지단자를 나타낸다.
상기 도 8과 같이 구성된 스위칭 장치에 대해서 이하 그 동작을 설명한다.
도 8의 회로는 도 7에 나타내는 실시형태5의 회로를 SPDT 회로에 응용한 예다. 기본적인 동작은 실시형태2의 SPDT 회로와 마찬가지이다. 실시형태2과 다른 점은 FET(101~104)의 중간점에 일단을 접속한 저항 소자(217~219)의 타단과, FET (105~108)의 중간점에 일단을 접속한 저항 소자(221~223)의 타단을 접속하고, FET (109~112)의 중간점에 일단을 접속한 저항 소자(225~228)의 타단과, FET(113~116)의 중간점에 일단을 접속한 저항 소자(230~233)의 타단을 접속하고 있는 점이다.
도 8의 구성에 의해 온 상태의 FET로부터 오프 상태의 FET로 전류가 항상 흐름으로써 안정된 바이어스 전위가 확보되는 결과, 높은 최대 전력(Pmax)과 우수한 고주파 특성을 얻을 수 있다.
또, FET(101~108)는 게이트 폭 4mm인 동일 사이즈이고, 또한, FET(109~116)는 게이트 폭 1mm인 동일 사이즈이다. 이와 같이 동일 사이즈, 또는, 근접 사이즈인 FET를 쌍으로 함으로써 전류값이 일정하게 되고, 안정된 특성을 얻을 수 있다.
이와 같이, 본 실시형태에 의하면 실시형태5와 마찬가지의 작용 효과를 거두는데다가 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하를 억제할 수 있으므로, 복수개의 전계 효과 트랜지스터의 중간 접속점의 전위의 저하에 기인하는 변형 특성이나 아이솔레이션 특성의 열화가 억제되어 우수한 고주파 특성이 얻어진다.
또한, 실시형태6의 회로의 소비 전류는 32㎂이며, 선행기술에서 마찬가지의 회로를 구성한 경우의 80㎂에 비해서 대폭적으로 저소비 전류화할 수 있다.
또한, 말할 필요도 없지만, 본 발명의 구성은 SPDT 스위칭 장치 이외의 고주파 스위칭 장치에도 마찬가지로 적용가능하다.
(실시형태7)
도 9는 본 발명의 고주파 스위칭 장치 실시형태7로서, SPDT 스위칭 장치의 구성을 나타내는 회로도이다.
도 9에 있어서 부호 101~116은 각각 감소형 FET를 나타낸다.
부호 201~219,221~223,225~228,230~233은 각각 저항 소자를 나타낸다. 부호 501은 제 1 고주파 신호 입출력단자를 나타낸다. 부호 502는 제 2 고주파 신호 입출력단자를 나타낸다. 부호 503은 제 3 고주파 신호 입출력단자를 나타낸다. 부호 601은 제 1 제어단자를 나타낸다. 부호 602는 제 2 제어단자를 나타낸다. 부호 301,302는 각각 콘덴서를 나타낸다. 부호 701,702는 각각 접지단자를 나타낸다.
상기 도 9과 같이 구성된 스위칭 장치에 대해서 이하 그 동작을 설명한다.
도 9의 회로의 기본적인 동작은 실시형태6의 SPDT 회로와 마찬가지이다. 실시형태6과 다른 점은 FET(101~104)의 중간점에 일단을 접속한 저항 소자(217~219)의 타단과 FET(105~108) 중간점에 일단을 접속한 저항 소자(221~223)의 타단의 접속점과, FET(109~112)의 중간점에 일단을 접속한 저항 소자(225~228)의 타단과 FET (113~116)의 중간점에 일단을 접속한 저항 소자(230~233)의 타단의 접속점을 공통으로 접속한 점이다.
도 9의 구성에 의해 온 상태의 FET로부터 오프 상태의 FET로의 전류가 평균화되기 때문에 회로가 복잡화되어 항상 반대의 동작을 하는 FET가 존재하지 않는 경우에도 안정된 바이어스 전압을 인가할 수 있다.
이와 같이, 본 실시형태에 의하면 복수개의 스위칭 회로부를 구성하는 FET(101~116)의 접속점에 저항 소자(217~219,221~223,225~228,230~233)의 제 1 단자를 접속하고, 저항 소자(217~219,221~223,225~228,230~233)의 제 2 단자를 서로 공통 접속함으로써 FET(101~116)의 중간 접속점의 전위의 저하를 억제할 수 있다. 그 결과, 취급할 수 있는 전력을 선행기술에 비해서 증대시킬 수 있다. 또한, FET (101~116)의 중간 접속점의 전위의 저하를 억제할 수 있으므로, FET(101~116)의 중간 접속점의 전위의 저하에 기인하는 변형 특성이나 아이솔레이션 특성의 열화가 억제되어 우수한 고주파 특성이 얻어진다.
또한, 온 상태의 FET로부터 오프 상태의 FET로의 전류가 평균화되기 때문에 회로가 복잡화되어 항상 반대의 동작을 하는 FET가 존재하지 않는 경우에도 안정된 바이어스 전압을 인가할 수 있다.
또한, 실시형태7의 회로의 소비 전류는 수㎂이며, 선행기술에서 마찬가지의 회로를 구성한 경우의 80㎂에 비해서 대폭적으로 저소비 전류화할 수 있다.
또한, 말할 필요도 없지만, 본 발명은 SPDT 스위칭 장치 이외의 고주파 스위칭 장치에도 마찬가지로 적용가능하다.
(실시형태8)
도 10은 본 발명의 고주파 스위칭 장치의 실시형태8로서, SPDT 스위칭 장치의 구성을 나타내는 회로도이며, 도 11은 도 10의 SPDT 스위칭 장치의 고주파 특성을 나타내는 특성도이다.
도 10에 있어서 부호 101~116은 각각 감소형 FET를 나타낸다. 부호 201~233,243,244,245는 각각 저항 소자를 나타낸다. 부호 407,408은 각각 다이오드를 나타낸다. 부호 501은 제 1 고주파 신호 입출력단자를 나타낸다. 부호 502는 제 2 고주파 신호 입출력단자를 나타낸다. 부호 503은 제 3 고주파 신호 입출력단자를 나타낸다. 부호 601은 제 1 제어단자를 나타낸다. 부호 602는 제 2 제어단자를 나타낸다. 부호 301,302는 각각 콘덴서를 나타낸다. 부호 701,702,703은 각각 접지단자를 나타낸다.
상기 도 10과 같이 구성된 스위칭 장치에 대해서 이하 그 동작을 설명한다.
도 10의 회로의 기본적인 동작은 실시형태6의 SPDT회로와 마찬가지이다. 실시형태6과 다른 점은 제 1 제어단자(601)에 저항 소자(243)를 경유하여 다이오드 (407)의 애노드를 접속하고, 제 2 제어단자(602)에 저항 소자(244)를 경유하여 다이오드(408)의 애노드를 접속하고, 다이오드(407,408)의 캐소드를 저항 소자(245)의 일단에 접속하고, 저항 소자(245)의 타단을 접지하고, 다이오드(407,408)와 저항 소자(245)의 접속점(P)을, FET(101~116)의 중간점에 접속한 저항 소자(217~233)의 다른쪽의 단자에 공통으로 접속한 점이다.
도 10의 구성에 의해 제어단자(601)가 고레벨일 때에는 제어단자(601)로부터 저항 소자(243), 다이오드(407) 및 저항 소자(245)를 통해 접지단자(703)로 전류가 흐른다. 또한, 제어단자(602)가 고레벨일 때에는 제어단자(602)로부터 저항 소자 (244), 다이오드(408) 및 저항 소자(245)를 경유하여 접지단자로 전류가 흐른다. 이것에 의해, P점의 전위가 일정하게 유지된다. 또한, 저항 소자(245)의 값을 변경함으로써 P점의 전위를 임의로 설정할 수 있다. 또한, 저항 소자(243,244)는 ESD 보호를 목적으로 삽입되어 있다. 이제, 저항 소자(243,244)의 저항값을 1kΩ, 저항소자(245)의 저항값을 500kΩ으로 함으로써 P점의 전위를 2.8V로 설정할 수 있고, 도 10의 스위칭 장치가 취급할 수 있는 최대 전력(Pmax)은 3.10W가 되고, 선행기술의 2.2배의 값이 얻어진다.
도 11에 선행기술의 SPDT 회로와 본 발명의 실시형태8의 SPDT 회로에 있어서의, 3차 고조파와 아이솔레이션 특성의 입력 전력 의존성을 나타낸다. 고조파 특성과 아이솔레이션 특성은 취급할 수 있는 최대 전력에 비례하는 것이며, 선행기술에서는 입력 전력이 31.5dBm을 초과하면 3차 고조파 특성, 아이솔레이션 특성도 열화하기 시작한다. 그러나, 본 발명의 실시형태8의 SPDT 회로에서는 입력 전력이 34.5dBm까지 우수한 특성을 나타내고 있고, 선행기술에 비서 3.0dBm 큰 입력 전력에 대응할 수 있는 것을 알 수 있다.
본 실시형태에 의하면, 복수개의 스위칭 회로부를 구성하는 FET(101~116)의 중간 접속점에 저항 소자(217~219,221~223,224~228,229~233)의 제 1 단자를 접속하고, 저항 소자(217~219,221~223,224~228,229~233)의 제 2 단자를 서로 공통 접속하고, 제 1 제어단자(601)에 제 1 다이오드(407)의 애노드를 접속하고, 제 2 제어단자(602)에 제 2 다이오드(408)의 애노드를 접속하고, 제 1 및 제 2 다이오드 (407,408)의 캐소드에 저항 소자(245)의 제 1 단자를 접속하고, 저항 소자(245)의 제 2 단자를 접지하고, 제 1 및 제 2 다이오드(407,408)와 저항 소자(245)의 제 1 단자의 접속점(P)을, FET(101~116)의 중간점에 접속된 저항 소자(217~219, 221~223, 224~228, 229~233)의 제 2 단자에 접속함으로써 FET(101~116)의 중간 접속점의 전위의 저하를 억제할 수 있다. 그 결과, 취급할 수 있는 전력을 선행기술에 비해서 증대시킬 수 있다. 또한, FET(101~116)의 중간 접속점의 전위의 저하를 억제할 수 있으므로, FET(101~116)의 중간 접속점의 전위의 저하에 기인하는 변형 특성이나 아이솔레이션 특성의 열화가 억제되어 우수한 고주파 특성이 얻어진다.
또한, 다이오드(407,408)로 이루어지는 전압 논리합 회로에 의해 항상 일정한 바이어스 전압을 FET(101~116)에 인가할 수 있다.
또한, 실시형태8의 회로의 소비 전류는 40㎂정도이며, 선행기술에서 마찬가지의 회로를 구성한 경우의 80㎂에 비해서 대폭적으로 저소비 전류화할 수 있다.
또한, 말할 필요도 없지만, 본 발명의 구성은 SPDT 스위칭 장치 이외의 고주파 스위칭 장치에도 마찬가지로 적용가능하다.
또한, 도 10의 구성에 있어서, 병렬 FET(109~116)의 회로부를 생략하는 것도 가능하다.
(실시형태9)
도 12는 본 발명의 고주파 스위칭 장치의 실시형태9로서, SPDT 스위칭 장치의 구성을 나타내는 회로도이다.
도 12에 있어서 부호 101~116은 각각 감소형 FET를 나타낸다. 부호 201~219,221~223,225~228,230~233,246~249는 각각 저항 소자를 나타낸다. 부호 409,410은 각각 다이오드를 나타낸다. 부호 501은 제 1 고주파 신호 입출력단자를 나타낸다. 부호 502는 제 2 고주파 신호 입출력단자를 나타낸다. 부호 503은 제 3 고주파 신호 입출력단자를 나타낸다. 부호 601은 제 1 제어단자를 나타낸다. 부호 602는 제 2 제어단자를 나타낸다. 부호 301,302는 각각 콘덴서를 나타낸다. 부호701,702는 각각 접지단자를 나타낸다.
상기 도 12와 같이 구성된 스위칭 장치에 대해서 이하 그 동작을 설명한다.
도 12의 회로의 기본적인 동작은 실시형태6의 SPDT 회로와 마찬가지이다. 실시형태6과 다른 점은 제 1 제어단자(601)에 저항 소자(246)를 통해 다이오드(409)의 애노드를 접속하고, 다이오드(409)의 캐소드에 저항 소자(248)의 일단을 접속하고, 저항 소자(248)의 타단에 제어단자(602)을 접속하고, 제 2 제어단자(602)에 저항 소자(247)을 통해 다이오드(410)의 애노드를 접속하고, 다이오드(410)의 캐소드에 저항 소자(249)의 일단을 접속하고, 저항 소자(249)의 타단에 제어단자(601)을 접속하고, 다이오드(409)의 캐소드를 저항 소자(217~219,230~233)에 접속하고, 다이오드(410)의 캐소드를 저항 소자(221~223,225~228)에 접속한 점이다.
도 12의 구성에 의해 제어단자(601)이 고레벨일 때에는 저항 소자(246), 다이오드(409), 저항 소자(248)를 경유하여 제어단자(602)에 전류가 흐르고, 제어단자(602)가 고레벨일 때에는 저항 소자(247), 다이오드(410), 저항 소자(249)를 경유하여 제어단자(601)에 전류가 흐름으로써 Q점 및 R점의 전위가 고정되고, 저항 소자(248,249)의 저항값을 변경함으로써 Q점과 R점의 전위를 독립된 임의의 값으로 설정할 수 있다. 또한, 저항 소자(246,247)는 ESD보호를 목적으로 삽입되어 있다.
이제, 저항 소자(246,247)의 저항값을 1kΩ, 저항 소자(248,249)의 저항값을 100kΩ으로 함으로써 Q점의 전위를 2.5V, R점의 전위를 2.9V로 설정할 수 있다. 이 결과, 온 상태의 FET의 순방향 바이어스를 확대할 수 있음과 동시에 오프 상태의 FET의 역바이어스 전압을 확대할 수 있다. 상기 조건에 있어서 도 12의 스위칭 장치가 취급할 수 있는 최대 전력(Pmax)은 3.4W로 되어, 선행기술의 2.4배의 값이 얻어지는 한편, 온 상태의 FET의 순바이어스 전압의 확대에 의해 삽입 손실을 0.1dB 저감할 수 있다.
이와 같이, 본 실시형태에 의하면 직렬 고주파 스위칭 회로부와 병렬 고주파 스위칭 회로부와 각각 구성하는 FET(101~116)의 중간 접속점에 제 1 저항 소자 (217~219, 221~223, 225~228, 230~233)의 제 1 단자를 접속하고, 제 1 제어단자 (601)에 제 1 다이오드(409)의 애노드를 접속하고, 제 1 다이오드(409)의 캐소드에 제 2 저항 소자(248)의 제 1 단자를 접속하고, 제 2 저항 소자(248)의 제 2 단자를 제 2 제어단자(602)에 접속하고, 제 2 제어단자(602)에 제 2 다이오드(410)의 애노드를 접속하고, 제 2 다이오드(410)의 캐소드에 제 3 저항 소자(249)의 제 1 단자를 접속하고, 제 3 저항 소자(249)의 제 2 단자를 제 1 제어단자(601)에 접속하고, 제 1 다이오드(409)의 캐소드를, 제 1 제어단자(601)가 게이트에 연결되는 전계 효과 트랜지스터 FET(101~104,113~116)에 접속된 제 1 저항 소자(217~219,230~233)의 제 2 단자에 접속하고, 제 2 다이오드(409)의 캐소드를, 제 2 제어단자(602)가 게이트에 연결되는 FET(105~108,109~112)에 접속된 제 1 저항 소자(221~223,225~228)의 제 2 단자에 접속하는 것이므로, FET(101~116)의 중간 접속점의 전위의 저하를 억제할 수 있다. 그 결과, 취급할 수 있는 전력을 선행기술에 비해서 증대시킬 수 있다. 또한, FET(101~116)의 중간 접속점의 전위의 저하를 억제할 수 있으므로, FET(101~116)의 중간 접속점의 전위의 저하에 기인하는 변형 특성이나 아이솔레이션 특성의 열화가 억제되어 우수한 고주파 특성이 얻어진다.
또한, 다이오드(409,410)와 저항(246~249)의 조합에 의해 온 상태의 FET에는 낮은 바이어스 전압을 인가하고, 오프 상태의 FET에는 높은 바이어스 전압을 인가할 수 있다.
또한, 말할 필요도 없지만, 본 발명의 구성은 SPDT 스위칭 장치 이외의 고주파 스위칭 장치에도 마찬가지로 적용가능하다.
또한, 도 12의 구성에 있어서, 병렬 FET(109~116)의 회로부를 생략하는 것도 가능하다.
(실시형태10)
도 13은 본 발명의 고주파 스위칭 장치의 실시형태10로서, SPDT 스위칭 장치의 구성을 나타내는 회로도이며, 도 14는 도 13의 SPDT 스위칭 장치의 고주파 특성을 나타내는 특성도이다.
도 13에 있어서 부호 101~116은 각각 감소형 FET를 나타낸다. 부호 120은 각각 증가형 FET를 나타낸다. 부호 201~216은 각각 게이트 바이어스 저항을 나타내고, 그 저항값은 50kΩ이다. 부호 217~219,221~223,225~228,230~233은 각각 FET의 전압 고정용 저항을 나타내고, 그 저항값은 100kΩ이다. 부호 280은 전압 반전 FET, 즉 증가형 FET(120)의 게이트 저항을 나타내고, 그 저항값은 100kΩ이다. 부호 281은 전압 반전회로의 부하 저항을 나타내고, 그 저항값은 100kΩ이다. 부호 301,302는 각각 콘덴서를 나타내고, 그 용량값은 1OpF이다. 부호 501은 제 1 고주파 신호 입출력단자를 나타내고, 부호 502는 제 2 고주파 신호 입출력단자를 나타낸다. 부호 503은 제 3 고주파 신호 입출력단자를 나타낸다. 부호 607은 제어단자를 나타낸다. 부호 701,702,704은 각각 접지단자를 나타낸다. 부호 801은 전원단자를 나타낸다. 부호 901은 SPDT 회로를 나타낸다. 부호 902는 전압 반전회로를 나타낸다.
상기 도 13과 같이 구성된 SPDT 회로(901) 및 전압 반전회로(902)에 대해서 이하 그 동작을 설명한다.
SPDT 회로(901)의 부분의 기본적인 동작은 실시형태2와 동일하다. 실시형태2와 다른 점은 SPDT 회로(901)의 제어용 신호로서, 전압 반전회로(902)의 입력 신호와 출력 신호를 동시에 이용하고 있는 점이다.
본 실시형태에 있어서 제어단자(607)에는 고레벨 전압으로서 3V가 인가되고, 저레벨 전압으로서 0V의 전압이 인가된다. 제어단자(607)에 인가된 전압은 게이트 저항(280)을 경유하여 증가형 FET(120)의 게이트 단자에 인가되고, 드레인 단자로부터 역상의 신호로서 취출된다. 즉, 전압 반전회로(902)의 입력 전압이 저레벨인 경우, 출력 전압은 고레벨이 되고, 입력 전압이 고레벨인 경우, 출력 전력은 저레벨이 되고, 서로 역상의 전위관계가 된다. 따라서, 전압 반전회로(902)의 입력 전압과 출력 전압을 이용하면 SPDT 회로(901)를 동작시킬 수 있다.
도 14에 본 실시형태의 SPDT 회로(901)를 이용한 경우의 특성을 선행기술의 SPDT 회로와 전압 반전회로를 조합시킨 경우와 비교해서 나타낸다. 일반적으로 증가형 FET를 이용한 전압 반전회로(902)에서는 출력 전압이 고레벨(입력 전압이 저레벨)일 때, 부하 저항에 의해 출력 전압이 전원 전압보다 내려가기 때문에 이것을 이용해서 단일한 제어단자(607)로 선행기술의 SPDT 회로를 동작시키면 충분한 전압이 얻어지지 않는 경우가 많다. 그러나, 본 발명의 구성을 이용함으로써 단일한 제어 전압으로도 우수한 고주파 특성을 얻을 수 있다.
또한, 말할 필요도 없지만, 본 발명의 구성은 SPDT 스위칭 장치 이외의 고주파 스위칭 장치에도 마찬가지로 적용가능하다.
또한, 전압 반전회로(902)는 도 1, 도 4, 도 5, 도 7, 도 8, 도 9, 도 10, 도 12의 SPDT 스위칭 장치에 대해서도 도 13과 마찬가지로 적용할 수 있다.
또한, 상기 각 실시형태의 SPDT 스위칭 장치를 각각 반도체 기판 상에 집적화한 것이 본 발명의 반도체 장치이다.
본 발명에 의하면 선행기술보다도 대전력을 취급할 수 있으며, 소비 전류도 저감할 수 있는 효과를 가지고 있다.

Claims (36)

  1. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 고주파 스위칭 회로부를 구비하고,
    상기 복수개의 고주파 스위칭 회로부 각각은 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 상기 저항 소자의 제 1 단자가 접속된 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 인가되는 전압과 역상의 전압이 상기 저항 소자의 제 2 단자에 인가되는 것을 특징으로 하는 고주파 스위칭 장치.
  2. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 직렬 고주파 스위칭 회로부와, 상기 복수의 고주파 입출력단자와 그라운드 단자 간에 배치된 복수개의 병렬 고주파 스위칭 회로부를 구비하고,
    상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각은 각각 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 상기 저항 소자의 제 1 단자가 접속된 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 인가되는 전압과 역상의 전압이 상기 저항 소자의 제 2 단자에 인가되는 것을 특징으로 하는 고주파 스위칭 장치.
  3. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 고주파 스위칭 회로부를 구비하고,
    상기 복수개의 고주파 스위칭 회로부 각각은 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 상기 저항 소자의 제 2 단자에 다이오드의 캐소드가 접속되고, 상기 저항 소자의 제 1 단자가 접속된 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 인가되는 전압과 역상의 전압이 상기 다이오드의 애노드에 인가되는 것을 특징으로 하는 고주파 스위칭 장치.
  4. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 이 복수의 고주파 입출력단자 간에 배치된 복수개의 직렬 고주파 스위칭 회로부와, 상기 복수의 고주파 입출력단자와 그라운드 단자 간에 배치된 복수개의 병렬 고주파 스위칭 회로부를 구비하고,
    상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각은 각각 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 상기 저항 소자의 제 2 단자에 다이오드의 캐소드가 접속되고, 상기 저항 소자의 제 1 단자가 접속된 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 인가되는 전압과 역상의 전압이 상기 다이오드의 애노드에 인가되는 것을 특징으로 하는 고주파 스위칭 장치.
  5. 고주파 신호를 입출력하는 복수의 고주파 입출력 단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 고주파 스위칭 회로부를 구비하고,
    상기 복수개의 고주파 스위칭 회로부 각각은 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 고주파 스위칭 회로부에 있어서 서로 반대의 동작을 하는 제 1 과 제 2 고주파 스위칭 회로부 중, 제 1 고주파 스위칭 회로부를 구성하는 제 1 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 1 저항 소자의 제 1 단자가 접속되고, 상기 제 2 고주파 스위칭 회로부를 구성하는 제 2 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 2 저항 소자의 제 1 단자가접속되고, 상기 제 1 고주파 스위칭 회로부에 접속된 상기 제 1 저항 소자의 제 2 단자에, 상기 제 2 고주파 스위칭 회로부에 접속된 상기 제 2 저항 소자의 제 2 단자가 접속되는 것을 특징으로 하는 고주파 스위칭 장치.
  6. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 직렬 고주파 스위칭 회로부와, 상기 복수의 고주파 입출력단자와 그라운드 단자 간에 배치된 복수개의 병렬 고주파 스위칭 회로부를 구비하고,
    상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각은 각각 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각 각각에 있어서, 서로 반대의 동작을 하는 제 1 과 제 2 고주파 스위칭 회로부 중, 제 1 고주파 스위칭 회로부를 구성하는 제 1 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 1 저항 소자의 제 1 단자가 접속되고, 상기 제 2 고주파 스위칭 회로부를 구성하는 제 2 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 2 저항 소자의 제 1 단자가 접속되고, 상기 제 1 고주파 스위칭 회로부에 접속된 상기 제 1 저항 소자의 제 2 단자에, 상기 제 2 고주파 스위칭 회로부에 접속된 상기 제 2 저항 소자의 제 2 단자가 접속되는 것을 특징으로 하는고주파 스위칭 장치.
  7. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 이 복수의 고주파 입출력단자 간에 배치된 복수개의 고주파 스위칭 회로부를 구비하고,
    상기 복수개의 고주파 스위칭 회로부 각각은 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 고주파 스위칭 회로부를 각각 구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 상기 저항 소자의 제 2 단자가 모두 공통으로 접속되는 것을 특징으로 하는 고주파 스위칭 장치.
  8. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 이 복수의 고주파 입출력단자 간에 배치된 복수개의 직렬 고주파 스위칭 회로부와, 상기 복수의 고주파 입출력단자와 그라운드 단자 간에 배치된 복수개의 병렬 고주파 스위칭 회로부를 구비하고,
    상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각은 각각 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각을 각각 구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 상기 저항 소자의 제 2 단자가 모두 공통으로 접속되는 것을 특징으로 하는 고주파 스위칭 장치.
  9. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 서로 역상의 전압이 주어지는 제 1 및 제 2 제어단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 고주파 스위칭 회로부를 구비하고,
    상기 복수개의 고주파 스위칭 회로부 각각은 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에, 상기 제 1 및 제 2 제어단자 중 어느 하나를 통해 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 고주파 스위칭 회로부를 각각 구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 1 저항 소자의 제 1 단자가 접속되고, 상기 제 1 저항 소자의 제 2 단자가 모두 공통으로 접속되고, 상기 제 1 제어단자에 제 1 다이오드의 애노드가 접속되고, 상기 제 2 제어단자에 제 2 다이오드의 애노드가 접속되고, 상기 제 1 및 제 2 다이오드의 캐소드에 제 2 저항 소자의 제 1 단자가 접속되고, 상기 제 2 저항 소자의 제 2 단자가 접지되고, 상기 제 1 및 제 2 다이오드와 상기 제 2 저항 소자의 제 1 단자의 접속점이 상기 제 1 저항 소자의 제 2 단자에 접속되는 것을 특징으로 하는 고주파 스위칭 장치.
  10. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 서로 역상의 전압이 주어지는 제 1 및 제 2 제어단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 직렬 고주파 스위칭 회로부와, 상기 복수의 고주파 입출력단자와 그라운드 단자 간에 배치된 복수개의 병렬 고주파 스위칭 회로부를 구비하고,
    상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각은 각각 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에, 상기 제 1 및 제 2 제어단자 중 어느 하나를 통해 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각을 각각 구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 1 저항 소자의 제 1 단자가 접속되고, 상기 제 1 저항 소자의 제 2 단자가 모두 공통으로 접속되고, 상기 제 1 제어단자에 제 1 다이오드의 애노드가 접속되고, 상기 제 2 제어단자에 제 2 다이오드의 애노드가 접속되고, 상기 제 1 및 제 2 다이오드의 캐소드에 제 2 저항 소자의 제 1 단자가 접속되고, 상기 제 2 저항 소자의 제 2 단자가 접지되고, 상기 제 1 및 제 2 다이오드와 상기 제 2 저항 소자의 제 1 단자의 접속점이 상기 제 1 저항 소자의 제 2 단자에 접속되는 것을 특징으로 하는 고주파 스위칭 장치.
  11. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 서로 역상의 전압이주어지는 제 1 및 제 2 제어단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 고주파 스위칭 회로부를 구비하고,
    상기 복수개의 고주파 스위칭 회로부 각각은 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에, 상기 제 1 및 제 2 제어단자 중 어느 하나를 통해 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프상태가 실현되고, 또한, 상기 복수개의 고주파 스위칭 회로부를 각각 구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 1 저항 소자의 제 1 단자가 접속되고, 상기 제 1 제어단자에 제 1 다이오드의 애노드가 접속되고, 상기 제 1 다이오드의 캐소드에 제 2 저항 소자의 제 1 단자가 접속되고, 상기 제 2 저항 소자의 제 2 단자가 상기 제 2 제어단자에 접속되고, 상기 제 2 제어단자에 제 2 다이오드의 애노드가 접속되고, 상기 제 2 다이오드의 캐소드에 제 3 저항 소자의 제 1 단자가 접속되고, 상기 제 3 저항 소자의 제 2 단자가 상기 제 1 제어단자에 접속되고, 상기 제 1 다이오드의 캐소드는 상기 제 1 제어단자가 게이트 단자에 연결되는 상기 복수개의 전계 효과 트랜지스터에 접속된 상기 제 1 저항 소자의 제 2 단자에 접속되고, 상기 제 2 다이오드의 캐소드는 상기 제 2 제어단자가 게이트 단자에 연결되는 상기 복수개의 전계 효과 트랜지스터에 접속된 상기 제 1 저항 소자의 제 2 단자에 접속되는 것을 특징으로 하는 고주파 스위칭 장치.
  12. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 서로 역상의 전압이주어지는 제 1 및 제 2 제어단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 직렬 고주파 스위칭 회로부와, 상기 복수의 고주파 입출력단자와 그라운드 단자 간에 배치된 복수개의 병렬 고주파 스위칭 회로부를 구비하고,
    상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각은 각각 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에, 상기 제 1 및 제 2 제어단자 중 어느 하나를 통해 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각을 각각 구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 1 저항 소자의 제 1 단자가 접속되고, 상기 제 1 제어단자에 제 1 다이오드의 애노드가 접속되고, 상기 제 1 다이오드의 캐소드에 제 2 저항 소자의 제 1 단자가 접속되고, 상기 제 2 저항 소자의 제 2 단자가 상기 제 2 제어단자에 접속되고, 상기 제 2 제어단자에 제 2 다이오드의 애노드가 접속되고, 상기 제 2 다이오드의 캐소드에 제 3 저항 소자의 제 1 단자가 접속되고, 상기 제 3 저항 소자의 제 2 단자가 상기 제 1 제어단자에 접속되고, 상기 제 1 다이오드의 캐소드는 상기 제 1 제어단자가 게이트 단자에 연결되는 상기 복수개의 전계 효과 트랜지스터에 접속된 상기 제 1 저항 소자의 제 2 단자에 접속되고, 상기 제 2 다이오드의 캐소드는 상기 제 2 제어단자가 게이트 단자에 연결되는 상기 복수개의 전계 효과 트랜지스터에 접속된 상기 제 1 저항 소자의 제 2 단자에 접속되는 것을 특징으로 하는 고주파 스위칭 장치.
  13. 제1항에 있어서, 전압 반전회로와, 상기 전압 반전회로의 입력 신호와 출력 신호가 각각 부가되는 제 1 및 제 2 제어단자를 갖고, 상기 제 1 및 제 2 제어단자 중 어느 하나로부터 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압을 인가하도록 한 것을 특징으로 하는 고주파 스위칭 장치.
  14. 제2항에 있어서, 전압 반전회로와, 상기 전압 반전회로의 입력 신호와 출력 신호가 각각 부가되는 제 1 및 제 2 제어단자를 갖고, 상기 제 1 및 제 2 제어단자 중 어느 하나로부터 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압을 인가하도록 한 것을 특징으로 하는 고주파 스위칭 장치.
  15. 제3항에 있어서, 전압 반전회로와, 상기 전압 반전회로의 입력 신호와 출력 신호가 각각 부가되는 제 1 및 제 2 제어단자를 갖고, 상기 제 1 및 제 2 제어단자 중 어느 하나로부터 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압을 인가하도록 한 것을 특징으로 하는 고주파 스위칭 장치.
  16. 제4항에 있어서, 전압 반전회로와, 상기 전압 반전회로의 입력 신호와 출력신호가 각각 부가되는 제 1 및 제 2 제어단자를 갖고, 상기 제 1 및 제 2 제어단자 중 어느 하나로부터 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압을 인가하도록 한 것을 특징으로 하는 고주파 스위칭 장치.
  17. 제5항에 있어서, 전압 반전회로와, 상기 전압 반전회로의 입력 신호와 출력 신호가 각각 부가되는 제 1 및 제 2 제어단자를 갖고, 상기 제 1 및 제 2 제어단자 중 어느 하나로부터 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압을 인가하도록 한 것을 특징으로 하는 고주파 스위칭 장치.
  18. 제6항에 있어서, 전압 반전회로와, 상기 전압 반전회로의 입력 신호와 출력 신호가 각각 부가되는 제 1 및 제 2 제어단자를 갖고, 상기 제 1 및 제 2 제어단자 중 어느 하나로부터 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압을 인가하도록 한 것을 특징으로 하는 고주파 스위칭 장치.
  19. 제7항에 있어서, 전압 반전회로와, 상기 전압 반전회로의 입력 신호와 출력 신호가 각각 부가되는 제 1 및 제 2 제어단자를 갖고, 상기 제 1 및 제 2 제어단자 중 어느 하나로부터 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨전압 또는 저레벨 전압 중 어느 하나의 전압을 인가하도록 한 것을 특징으로 하는 고주파 스위칭 장치.
  20. 제8항에 있어서, 전압 반전회로와, 상기 전압 반전회로의 입력 신호와 출력 신호가 각각 부가되는 제 1 및 제 2 제어단자를 갖고, 상기 제 1 및 제 2 제어단자 중 어느 하나로부터 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압을 인가하도록 한 것을 특징으로 하는 고주파 스위칭 장치.
  21. 제9항에 있어서, 전압 반전회로를 갖고, 상기 전압 반전회로의 입력 신호와 출력 신호를 상기 제 1 및 제 2 제어단자에 각각 부가하도록 한 것을 특징으로 하는 고주파 스위칭 장치.
  22. 제10항에 있어서, 전압 반전회로를 갖고, 상기 전압 반전회로의 입력 신호와 출력 신호를 상기 제 1 및 제 2 제어단자에 각각 부가하도록 한 것을 특징으로 하는 고주파 스위칭 장치.
  23. 제11항에 있어서, 전압 반전회로를 갖고, 상기 전압 반전회로의 입력 신호와 출력 신호를 상기 제 1 및 제 2 제어단자에 각각 부가하도록 한 것을 특징으로 하는 고주파 스위칭 장치.
  24. 제12항에 있어서, 전압 반전회로를 갖고, 상기 전압 반전회로의 입력 신호와 출력 신호를 상기 제 1 및 제 2 제어단자에 각각 부가하도록 한 것을 특징으로 하는 고주파 스위칭 장치.
  25. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 고주파 스위칭 회로부를 구비한 고주파 스위칭 장치를 반도체 기판 상에 집적화한 반도체 장치로서,
    상기 복수개의 고주파 스위칭 회로부 각각은 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 상기 저항 소자의 제 1 단자가 접속된 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 인가되는 전압과 역상의 전압이 상기 저항 소자의 제 2 단자에 인가되는 것을 특징으로 하는 반도체 장치.
  26. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 직렬 고주파 스위칭 회로부와, 상기 복수의 고주파 입출력단자와 그라운드 단자 간에 배치된 복수개의 병렬 고주파 스위칭 회로부를 구비한 고주파 스위칭 장치를 반도체 기판 상에 집적화한 반도체 장치로서,
    상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각은 각각 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 상기 저항 소자의 제 1 단자가 접속된 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 인가되는 전압과 역상의 전압이 상기 저항 소자의 제 2 단자에 인가되는 것을 특징으로 하는 반도체 장치.
  27. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 고주파 스위칭 회로부를 구비한 고주파 스위칭 장치를 반도체 기판 상에 집적화한 반도체 장치로서,
    상기 복수개의 고주파 스위칭 회로부 각각은 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 상기 저항 소자의 제 2 단자에 다이오드의 캐소드가 접속되고, 상기 저항 소자의 제 1 단자가 접속된 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 인가되는 전압과 역상의 전압이 상기 다이오드의 애노드에 인가되는 것을 특징으로 하는 반도체 장치.
  28. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 직렬 고주파 스위칭 회로부와, 상기 복수의 고주파 입출력 단자와 그라운드 단자 간에 배치된 복수개의 병렬 고주파 스위칭 회로부를 구비한 고주파 스위칭 장치를 반도체 기판 상에 집적화한 반도체 장치로서,
    상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각은 각각 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 상기 저항 소자의 제 2 단자에 다이오드의 캐소드가 접속되고, 상기 저항 소자의 제 1 단자가 접속된 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 인가되는 전압과 역상의 전압이 상기 다이오드의 애노드에 인가되는 것을 특징으로 하는 반도체 장치.
  29. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 고주파 스위칭 회로부를 구비한 고주파 스위칭 장치를 반도체 기판 상에 집적화한 반도체 장치로서,
    상기 복수개의 고주파 스위칭 회로부 각각은 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 고주파 스위칭 회로부에 있어서 서로 반대의 동작을 하는 제 1 과 제 2 고주파 스위칭 회로부 중, 제 1 고주파 스위칭 회로부를 구성하는 제 1 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 1 저항 소자의 제 1 단자가 접속되고, 상기 제 2 고주파 스위칭 회로부를 구성하는 제 2 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 2 저항 소자의 제 1 단자가 접속되고, 상기 제 1 고주파 스위칭 회로부에 접속된 상기 제 1 저항 소자의 제 2 단자에, 상기 제 2 고주파 스위칭 회로부에 접속된 상기 제 2 저항 소자의 제 2 단자가 접속되는 것을 특징으로 하는 반도체 장치.
  30. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 직렬 고주파 스위칭 회로부와, 상기 복수의 고주파 입출력단자와 그라운드 단자 간에 배치된 복수개의 병렬 고주파 스위칭 회로부를 구비한 고주파 스위칭 장치를 반도체 기판 상에 집적화한 반도체 장치로서,
    상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각은 각각 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각의 각각에 있어서 서로 반대의 동작을 하는 제 1 과 제2 고주파 스위칭 회로부 중, 제 1 고주파 스위칭 회로부를 구성하는 제 1 복수개의 전계 효과 트랜지스터의 중간 접속점에 제1의 저항 소자의 제 1 단자가 접속되고, 상기 제 2 고주파 스위칭 회로부를 구성하는 제 2 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 2 저항 소자의 제 1 단자가 접속되고, 상기 제 1 고주파 스위칭 회로부에 접속된 상기 제 1 저항 소자의 제 2 단자에, 상기 제 2 고주파 스위칭 회로부에 접속된 상기 제 2 저항 소자의 제 2 단자가 접속되는 것을 특징으로 하는 반도체 장치.
  31. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 고주파 스위칭 회로부를 구비한 고주파 스위칭 장치를 반도체 기판 상에 집적화한 반도체 장치로서,
    상기 복수개의 고주파 스위칭 회로부 각각은 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 고주파 스위칭 회로부를 각각 구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 상기 저항 소자의 제 2 단자가 모두 공통으로 접속되는 것을 특징으로 하는 반도체 장치.
  32. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 상기 복수의 고주파입출력단자 간에 배치된 복수개의 직렬 고주파 스위칭 회로부와, 상기 복수의 고주파 입출력단자와 그라운드 단자 간에 배치된 복수개의 병렬 고주파 스위칭 회로부를 구비한 고주파 스위칭 장치를 반도체 기판 상에 집적화한 반도체 장치로서,
    상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각은 각각 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각을 각각 구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 저항 소자의 제 1 단자가 접속되고, 상기 저항 소자의 제 2 단자가 모두 공통으로 접속되는 것을 특징으로 하는 반도체 장치.
  33. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 서로 역상의 전압이 주어지는 제 1 및 제 2 제어단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 고주파 스위칭 회로부를 구비한 고주파 스위칭 장치를 반도체 기판 상에 집적화한 반도체 장치로서,
    상기 복수개의 고주파 스위칭 회로부 각각은 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에, 상기 제 1 및 제 2 제어단자 중 어느 하나를 통해 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한,상기 복수개의 고주파 스위칭 회로부를 각각 구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 1 저항 소자의 제 1 단자가 접속되고, 상기 제 1 저항 소자의 제 2 단자가 모두 공통으로 접속되고, 상기 제 1 제어단자에 제 1 다이오드의 애노드가 접속되고, 상기 제 2 제어단자에 제 2 다이오드의 애노드가 접속되고, 상기 제 1 및 제 2 다이오드의 캐소드에 제 2 저항 소자의 제 1 단자가 접속되고, 상기 제 2 저항 소자의 제 2 단자가 접지되고, 상기 제 1 및 제 2 다이오드와 상기 제 2 저항 소자의 제 1 단자의 접속점이 상기 제 1 저항 소자의 제 2 단자에 접속되는 것을 특징으로 하는 반도체 장치.
  34. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 서로 역상의 전압이 주어지는 제 1 및 제 2 제어단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 직렬 고주파 스위칭 회로부와, 상기 복수의 고주파 입출력단자와 그라운드 단자 간에 배치된 복수개의 병렬 고주파 스위칭 회로부를 구비한 고주파 스위칭 장치를 반도체 기판 상에 집적화한 반도체 장치로서,
    상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각은 각각 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에, 상기 제 1 및 제 2 제어단자 중 어느 하나를 통해 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각을 각각구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 1 저항 소자의 제 1 단자가 접속되고, 상기 제 1 저항 소자의 제 2 단자가 모두 공통으로 접속되고, 상기 제 1 제어단자에 제 1 다이오드의 애노드가 접속되고, 상기 제 2 제어단자에 제 2 다이오드의 애노드가 접속되고, 상기 제 1 및 제 2 다이오드의 캐소드에 제 2 저항 소자의 제 1 단자가 접속되고, 상기 제 2 저항 소자의 제 2 단자가 접지되고, 상기 제 1 및 제 2 다이오드와 상기 제 2 저항 소자의 제 1 단자의 접속점이 상기 제 1 저항 소자의 제 2 단자에 접속되는 것을 특징으로 하는 반도체 장치.
  35. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 서로 역상의 전압이 주어지는 제 1 및 제 2 제어단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 고주파 스위칭 회로부를 구비한 고주파 스위칭 장치를 반도체 기판에 집적화한 반도체 장치로서,
    상기 복수개의 고주파 스위칭 회로부 각각은 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에, 상기 제 1 및 제 2 제어단자 중 어느 하나를 통해 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압이 인가됨으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 고주파 스위칭 회로부를 각각 구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 1 저항 소자의 제 1 단자가 접속되고, 상기 제 1 제어단자에 제 1 다이오드의 애노드가 접속되고, 상기 제 1 다이오드의 캐소드에 제 2 저항 소자의 제 1 단자가 접속되고, 상기 제 2 저항 소자의 제 2 단자가 상기 제 2제어단자에 접속되고, 상기 제 2 제어단자에 제 2 다이오드의 애노드가 접속되고, 상기 제 2 다이오드의 캐소드에 제 3 저항 소자의 제 1 단자가 접속되고, 상기 제 3 저항 소자의 제 2 단자가 상기 제 1 제어단자에 접속되고, 상기 제 1 다이오드의 캐소드는 상기 제 1 제어단자가 게이트 단자에 연결되는 상기 복수개의 전계 효과 트랜지스터에 접속된 상기 제 1 저항 소자의 제 2 단자에 접속되고, 상기 제 2 다이오드의 캐소드는 상기 제 2 제어단자가 게이트 단자에 연결되는 상기 복수개의 전계 효과 트랜지스터에 접속된 상기 제 1 저항 소자의 제 2 단자에 접속되는 것을 특징으로 하는 반도체 장치.
  36. 고주파 신호를 입출력하는 복수의 고주파 입출력단자와, 서로 역상의 전압이 주어지는 제1 및 제 2 제어단자와, 상기 복수의 고주파 입출력단자 간에 배치된 복수개의 직렬 고주파 스위칭 회로부와, 상기 복수의 고주파 입출력단자와 그라운드 단자 간에 배치된 복수개의 병렬 고주파 스위칭 회로부를 구비한 고주파 스위칭 장치를 반도체 기판 상에 집적화한 반도체 장치로서,
    상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각은 각각 복수개의 전계 효과 트랜지스터의 직렬접속회로로 구성되고, 상기 복수개의 전계 효과 트랜지스터의 게이트 단자에, 상기 제 1 및 제 2 제어단자 중 어느 하나를 통해 고레벨 전압 또는 저레벨 전압 중 어느 하나의 전압을 인가함으로써 온 상태와 오프 상태가 실현되고, 또한, 상기 복수개의 직렬 고주파 스위칭 회로부 각각과 상기 복수개의 병렬 고주파 스위칭 회로부 각각을 각각구성하는 복수개의 전계 효과 트랜지스터의 중간 접속점에 제 1 저항 소자의 제 1 단자가 접속되고, 상기 제 1 제어단자에 제 1 다이오드의 애노드가 접속되고, 상기 제 1 다이오드의 캐소드에 제 2 저항 소자의 제 1 단자가 접속되고, 상기 제 2 저항 소자의 제 2 단자가 상기 제 2 제어단자에 접속되고, 상기 제 2 제어단자에 제 2 다이오드의 애노드가 접속되고, 상기 제 2 다이오드의 캐소드에 제 3 저항 소자의 제 1 단자가 접속되고, 상기 제 3 저항 소자의 제 2 단자가 상기 제 1 제어단자에 접속되고, 상기 제 1 다이오드의 캐소드는 상기 제 1 제어단자가 게이트 단자에 연결되는 상기 복수개의 전계 효과 트랜지스터에 접속된 상기 제 1 저항 소자의 제 2 단자에 접속되고, 상기 제 2 다이오드의 캐소드는 상기 제 2 제어단자가 게이트 단자에 연결되는 상기 복수개의 전계 효과 트랜지스터에 접속된 상기 제 1 저항 소자의 제 2 단자에 접속되는 것을 특징으로 하는 반도체 장치.
KR1020040043211A 2003-06-12 2004-06-11 고주파 스위칭 장치 및 반도체 장치 KR20040107426A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003167615A JP2005006072A (ja) 2003-06-12 2003-06-12 高周波スイッチ装置および半導体装置
JPJP-P-2003-00167615 2003-06-12

Publications (1)

Publication Number Publication Date
KR20040107426A true KR20040107426A (ko) 2004-12-20

Family

ID=33296870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040043211A KR20040107426A (ko) 2003-06-12 2004-06-11 고주파 스위칭 장치 및 반도체 장치

Country Status (7)

Country Link
US (3) US7199635B2 (ko)
EP (1) EP1487103B1 (ko)
JP (1) JP2005006072A (ko)
KR (1) KR20040107426A (ko)
CN (1) CN1309166C (ko)
DE (1) DE602004017541D1 (ko)
TW (1) TWI279082B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101378866B1 (ko) * 2012-08-23 2014-03-27 주식회사 하이딥 저전력 ｒｆ 스위치
KR20150055482A (ko) * 2013-11-13 2015-05-21 삼성전기주식회사 엘디엠오에스 알에프 스위치
KR20160084984A (ko) * 2015-01-07 2016-07-15 삼성전기주식회사 고주파 스위치

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) * 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
JP2005006072A (ja) * 2003-06-12 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ装置および半導体装置
JP2005348206A (ja) * 2004-06-04 2005-12-15 Matsushita Electric Ind Co Ltd 高周波スイッチ回路及びそれを用いた半導体装置
JP4659826B2 (ja) 2004-06-23 2011-03-30 ペレグリン セミコンダクター コーポレーション Ｒｆフロントエンド集積回路
JP4300171B2 (ja) * 2004-09-17 2009-07-22 株式会社ルネサステクノロジ アンテナスイッチ回路及びそれを搭載した高周波モジュール
JP2006121187A (ja) * 2004-10-19 2006-05-11 Toshiba Corp 半導体切替回路
US8081928B2 (en) * 2005-02-03 2011-12-20 Peregrine Semiconductor Corporation Canceling harmonics in semiconductor RF switches
JP2006304013A (ja) * 2005-04-21 2006-11-02 Matsushita Electric Ind Co Ltd スイッチ回路
JP2006332416A (ja) * 2005-05-27 2006-12-07 Nec Electronics Corp 半導体装置
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US20080076371A1 (en) * 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7755222B2 (en) * 2006-01-09 2010-07-13 Raytheon Company Method and system for high power switching
US7492209B2 (en) * 2006-04-17 2009-02-17 Skyworks Solutions, Inc. High-frequency switching device with reduced harmonics
US7982243B1 (en) 2006-05-05 2011-07-19 Rf Micro Devices, Inc. Multiple gate transistor architecture providing an accessible inner source-drain node
US7459988B1 (en) * 2006-09-18 2008-12-02 Rf Micro Devices, Inc. High linearity wide dynamic range radio frequency antenna switch
GB0612794D0 (en) * 2006-06-28 2006-08-09 Filtronic Compound Semiconduct A linear antenna switch arm and a field effect transistor
GB2439622B (en) * 2006-06-28 2011-03-30 Filtronic Compound Semiconductors Ltd A linear antenna switch arm
JP4939857B2 (ja) * 2006-07-04 2012-05-30 パナソニック株式会社 スイッチ回路
US7839234B2 (en) * 2006-10-02 2010-11-23 Skyworks Solutions, Inc. Switching module with harmonic phase tuning filter
US7808342B2 (en) * 2006-10-02 2010-10-05 Skyworks Solutions, Inc. Harmonic phase tuning filter for RF switches
WO2008056747A1 (fr) * 2006-11-09 2008-05-15 Renesas Technology Corp. Circuit intégré semi-conducteur, module rf utilisant celui-ci et dispositif de terminal de communication radio utilisant celui-ci
JP4538016B2 (ja) * 2007-03-23 2010-09-08 パナソニック株式会社 高周波スイッチ装置および半導体装置
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US7719383B2 (en) * 2007-04-30 2010-05-18 Zeji Gu High isolation electronic multiple pole multiple throw switch
US7848712B2 (en) * 2007-05-03 2010-12-07 Intel Corporation CMOS RF switch for high-performance radio systems
US7817966B2 (en) * 2007-07-13 2010-10-19 Skyworks Solutions, Inc. Switching device with reduced intermodulation distortion
US7646260B2 (en) * 2007-07-13 2010-01-12 Skyworks Solutions, Inc. Switching device with selectable phase shifting modes for reduced intermodulation distortion
US8098088B1 (en) * 2007-10-16 2012-01-17 Synopsys, Inc. High-voltage switch using three FETS
US20090108911A1 (en) 2007-10-30 2009-04-30 Rohm Co., Ltd. Analog switch
JP2009201096A (ja) * 2008-01-22 2009-09-03 Nec Electronics Corp スイッチ回路
EP3346611B1 (en) 2008-02-28 2021-09-22 pSemi Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US8723260B1 (en) * 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
US8451044B2 (en) * 2009-06-29 2013-05-28 Sige Semiconductor, Inc. Switching circuit
US8395435B2 (en) * 2009-07-30 2013-03-12 Qualcomm, Incorporated Switches with bias resistors for even voltage distribution
US9570974B2 (en) 2010-02-12 2017-02-14 Infineon Technologies Ag High-frequency switching circuit
JP5358476B2 (ja) * 2010-02-15 2013-12-04 ルネサスエレクトロニクス株式会社 アンテナスイッチおよびそれを内蔵した高周波モジュール
JP5498825B2 (ja) * 2010-03-17 2014-05-21 新日本無線株式会社 半導体スイッチ集積回路
US8368451B2 (en) 2010-03-31 2013-02-05 Auriga Measurement Systems, LLC High power radio frequency (RF) switch
US8093940B2 (en) * 2010-04-16 2012-01-10 Sige Semiconductor Inc. System and method of transistor switch biasing in a high power semiconductor switch
US9673802B2 (en) * 2010-04-27 2017-06-06 Qorvo Us, Inc. High power FET switch
US9209784B2 (en) 2010-04-27 2015-12-08 Rf Micro Devices, Inc. Switchable capacitive elements for programmable capacitor arrays
US8217705B2 (en) * 2010-05-06 2012-07-10 Micron Technology, Inc. Voltage switching in a memory device
US8179205B2 (en) * 2010-05-21 2012-05-15 Samsung Electro-Mechanics Linearization systems and methods for variable attenuators
US8275336B2 (en) * 2010-06-23 2012-09-25 Richwave Technology Corp. Apparatus and method for digitally controlling capacitance
US8228109B2 (en) * 2010-06-28 2012-07-24 Freescale Semiconductor, Inc. Transmission gate circuitry for high voltage terminal
US8330519B2 (en) 2010-07-09 2012-12-11 Sige Semiconductor Inc. System and method of transistor switch biasing in a high power semiconductor switch
DE102010040512B4 (de) * 2010-09-09 2016-03-10 Infineon Technologies Ag Chip mit einer Hochfrequenzschalteranordnung und Schaltungsanordnung, Verfahren zur Herstellung einer Hochfrequenzschaltungsanordnung
US20130252562A1 (en) * 2010-09-21 2013-09-26 Dsp Group, Ltd. High power high isolation low current cmos rf switch
CN103201954A (zh) * 2010-09-21 2013-07-10 Dsp集团有限公司 Cmos工艺中的rf开关实现方式
JP5366911B2 (ja) * 2010-10-18 2013-12-11 パナソニック株式会社 高周波用スイッチ回路
JP5366914B2 (ja) * 2010-11-25 2013-12-11 パナソニック株式会社 高周波半導体スイッチ回路
TWI430315B (zh) * 2010-12-02 2014-03-11 Richwave Technology Corp 雙極雙投開關裝置
US9728532B2 (en) * 2011-04-13 2017-08-08 Qorvo Us, Inc. Clamp based ESD protection circuits
US9627883B2 (en) 2011-04-13 2017-04-18 Qorvo Us, Inc. Multiple port RF switch ESD protection using single protection structure
US8368453B2 (en) * 2011-05-25 2013-02-05 Analog Devices, Inc. Switch circuits
US9124265B2 (en) * 2011-07-13 2015-09-01 Peregrine Semiconductor Corporation Method and apparatus for transistor switch isolation
KR101175905B1 (ko) * 2011-07-19 2012-08-21 삼성전기주식회사 Ｒｆ 안테나 스위치 회로, 고주파 안테나 부품 및 이동통신기기
US8587361B2 (en) * 2011-09-28 2013-11-19 Infineon Technologies Ag RF switch circuit including a series connection of a plurality of transistors, RF switch including an RF switch circuit and method for switching RF signals
US9543929B2 (en) 2012-01-06 2017-01-10 Richwave Technology Corp. Apparatus and method for obtaining power voltage from control signals
US9231578B2 (en) * 2012-01-06 2016-01-05 Richwave Technology Corp. Apparatus and method for obtaining auxiliary voltage from control signals
CN103219974B (zh) * 2012-01-19 2016-05-11 三星电机株式会社 高频开关
WO2014024340A1 (ja) * 2012-08-09 2014-02-13 パナソニック株式会社 高周波半導体スイッチ回路とそれを備えた高周波無線システム
US8729952B2 (en) * 2012-08-16 2014-05-20 Triquint Semiconductor, Inc. Switching device with non-negative biasing
US8847666B2 (en) * 2012-08-29 2014-09-30 Richwave Technology Corp. RF switch with RF pathway charge-discharge circuit and associated method
US8854111B2 (en) * 2012-08-29 2014-10-07 Richwave Technology Corp. RF switch with adaptive drain and source voltage and associated method
KR101616597B1 (ko) * 2012-11-26 2016-04-28 삼성전기주식회사 고주파 스위치
CN103036554B (zh) * 2012-12-11 2015-07-08 国网浙江省电力公司电力科学研究院 一种开关量信号转换装置及方法
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
KR101452072B1 (ko) * 2012-12-21 2014-10-16 삼성전기주식회사 고주파 스위치 회로
JP5938357B2 (ja) * 2013-02-26 2016-06-22 株式会社東芝 半導体スイッチ回路
US20140253217A1 (en) * 2013-03-06 2014-09-11 International Rectifier Corporation RF Switch Gate Control
US20150236798A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Methods for Increasing RF Throughput Via Usage of Tunable Filters
US8994448B2 (en) * 2013-03-29 2015-03-31 Peregrine Semiconductor Corporation Systems and methods for generation of internal chip supply bias from high voltage control line inputs
TWI514761B (zh) * 2013-06-17 2015-12-21 Realtek Semiconductor Corp 半導體開關
CN104242881A (zh) * 2013-06-24 2014-12-24 瑞昱半导体股份有限公司 半导体开关
KR20150035219A (ko) * 2013-09-27 2015-04-06 삼성전기주식회사 고주파 스위치
JP2015076839A (ja) * 2013-10-11 2015-04-20 株式会社東芝 シャントスイッチ
US20150171860A1 (en) * 2013-11-13 2015-06-18 Skyworks Solutions, Inc. Circuits and methods for improved quality factor in a stack of transistors
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
US9871512B2 (en) * 2014-08-29 2018-01-16 Skyworks Solutions, Inc. Switch stand-by mode isolation improvement
US10270438B2 (en) * 2014-12-12 2019-04-23 Fairchild Semiconductor Corporation Switch device with switch circuits that provide high voltage surge protection
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
KR102117478B1 (ko) * 2015-03-13 2020-06-01 삼성전기주식회사 고주파 스위치
JP2016174240A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体スイッチ
CN106160717B (zh) 2015-04-03 2020-08-18 恩智浦美国有限公司 传输门电路
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
KR102624466B1 (ko) 2017-01-12 2024-01-15 삼성전자주식회사 다중 대역 안테나를 구비한 전자 장치 및 다중 대역 안테나를 구비한 전자 장치에서 스위칭 방법
DE112018001517T5 (de) * 2017-03-22 2019-12-05 Sony Semiconductor Solutions Corporation Halbleitervorrichtung und modul
US10211830B2 (en) 2017-04-28 2019-02-19 Qualcomm Incorporated Shunt termination path
US10910714B2 (en) 2017-09-11 2021-02-02 Qualcomm Incorporated Configurable power combiner and splitter
US10250251B1 (en) * 2018-02-07 2019-04-02 Infineon Technologies Ag RF sensor in stacked transistors
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10277205B1 (en) 2018-06-05 2019-04-30 Samsung Electronics Co., Ltd. SPDT switch with high linearity
TWI676366B (zh) 2018-08-10 2019-11-01 立積電子股份有限公司 射頻裝置及其電壓產生電路
US20200243484A1 (en) * 2019-01-30 2020-07-30 Avago Technologies International Sales Pte. Limited Radio frequency (rf) switch device including rf switch integrated circuit (ic) divided between sides of pcb
US10784862B1 (en) * 2019-09-10 2020-09-22 Nxp Usa, Inc. High speed switching radio frequency switches
TWI734221B (zh) 2019-10-16 2021-07-21 立積電子股份有限公司 射頻裝置及其電壓產生裝置
CN115085759B (zh) 2019-10-17 2024-10-01 立积电子股份有限公司 射频装置
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch
JP7425623B2 (ja) * 2020-02-18 2024-01-31 日清紡マイクロデバイス株式会社 高周波スイッチ回路
TWI819264B (zh) 2020-12-25 2023-10-21 立積電子股份有限公司 射頻裝置及其電壓產生與諧波抑制器
CN113538882B (zh) * 2021-07-16 2022-12-13 上海爻火微电子有限公司 信号传输电路与电子设备
US12206395B2 (en) * 2021-08-16 2025-01-21 Psemi Corporation Signal switch with reduced parasitic capacitance

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63238716A (ja) 1986-11-14 1988-10-04 Nec Corp スイッチ回路
US4929855A (en) * 1988-12-09 1990-05-29 Grumman Corporation High frequency switching device
US5350957A (en) * 1989-10-20 1994-09-27 Texas Instrument Incorporated Electronic switch controlled by plural inputs
JPH0685641A (ja) 1992-08-31 1994-03-25 Mitsubishi Electric Corp マイクロ波スイッチ
US5903178A (en) * 1994-12-16 1999-05-11 Matsushita Electronics Corporation Semiconductor integrated circuit
JP3288209B2 (ja) 1994-12-16 2002-06-04 松下電器産業株式会社 半導体集積回路
JPH08204530A (ja) * 1995-01-23 1996-08-09 Sony Corp スイツチ回路
JPH08204528A (ja) 1995-01-23 1996-08-09 Sony Corp スイツチ回路及び複合スイツチ回路
JP3284015B2 (ja) 1995-02-02 2002-05-20 東芝マイクロエレクトロニクス株式会社 半導体集積回路
JP3441236B2 (ja) 1995-04-24 2003-08-25 ソニー株式会社 半導体集積回路装置
US5917362A (en) * 1996-01-29 1999-06-29 Sony Corporation Switching circuit
US5777530A (en) * 1996-01-31 1998-07-07 Matsushita Electric Industrial Co., Ltd. Switch attenuator
JPH10126176A (ja) 1996-10-15 1998-05-15 Sony Corp 伝送回路装置
JPH10215128A (ja) 1997-01-30 1998-08-11 Sony Corp 伝送回路
JPH10242829A (ja) 1997-02-24 1998-09-11 Sanyo Electric Co Ltd スイッチ回路装置
JP3137055B2 (ja) 1997-11-17 2001-02-19 日本電気株式会社 半導体スイッチ回路、この回路の制御方法及びアッテネータ回路
JP3426993B2 (ja) 1999-02-03 2003-07-14 三洋電機株式会社 スイッチ回路装置
US6218890B1 (en) * 1998-07-14 2001-04-17 Sanyo Electric Co., Ltd. Switching circuit device and semiconductor device
JP2000277703A (ja) 1999-03-25 2000-10-06 Sanyo Electric Co Ltd スイッチ回路装置
JP3598959B2 (ja) * 1999-11-12 2004-12-08 株式会社村田製作所 ストリップ線路フィルタ、デュプレクサ、フィルタ装置、通信装置およびストリップ線路フィルタの特性調整方法
AU2001243426A1 (en) * 2000-03-03 2001-09-17 Alpha Industries, Inc. Electronic switch
EP1223634A3 (en) * 2000-12-26 2003-08-13 Matsushita Electric Industrial Co., Ltd. High-frequency switch, laminated high-frequency switch, high-frequency radio unit, and high-frequency switching method
JP3736356B2 (ja) 2001-02-01 2006-01-18 日本電気株式会社 高周波スイッチ回路
TWI252582B (en) * 2001-02-27 2006-04-01 Sanyo Electric Co Switch circuit device
DE60228914D1 (de) * 2001-05-25 2008-10-30 Toshiba Kk Hochfrequenz-Schaltvorrichtung mit eingefügter Inverter-Schaltung
JP2003086767A (ja) * 2001-09-14 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置
US6489856B1 (en) * 2001-09-17 2002-12-03 Tyco Electronics Corporation Digital attenuator with combined bits
US6804502B2 (en) * 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6853235B2 (en) * 2002-04-26 2005-02-08 Matsushita Electric Industrial Co., Ltd. High frequency switch, amplifying circuit, and mobile communication terminal
JP4009553B2 (ja) * 2002-05-17 2007-11-14 日本電気株式会社 高周波スイッチ回路
US6642578B1 (en) * 2002-07-22 2003-11-04 Anadigics, Inc. Linearity radio frequency switch with low control voltage
US6803680B2 (en) * 2002-09-13 2004-10-12 Mia-Com, Inc. Apparatus, methods, and articles of manufacture for a switch having sharpened control voltage
JP3790227B2 (ja) * 2003-04-16 2006-06-28 松下電器産業株式会社 高周波スイッチ回路
US7030515B2 (en) * 2003-05-21 2006-04-18 M/A-Com, Inc. Individually biased transistor high frequency switch
JP2005006072A (ja) * 2003-06-12 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ装置および半導体装置
US7098755B2 (en) * 2003-07-16 2006-08-29 Analog Devices, Inc. High power, high linearity and low insertion loss single pole double throw transmitter/receiver switch
JP4202852B2 (ja) * 2003-08-27 2008-12-24 株式会社ルネサステクノロジ 通信用電子部品および送受信切替え用半導体装置
KR20060048619A (ko) * 2004-06-30 2006-05-18 마츠시타 덴끼 산교 가부시키가이샤 고주파 스위치 회로장치
JP2007110469A (ja) * 2005-10-14 2007-04-26 Matsushita Electric Ind Co Ltd 高周波スイッチ装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101378866B1 (ko) * 2012-08-23 2014-03-27 주식회사 하이딥 저전력 ｒｆ 스위치
KR20150055482A (ko) * 2013-11-13 2015-05-21 삼성전기주식회사 엘디엠오에스 알에프 스위치
KR20160084984A (ko) * 2015-01-07 2016-07-15 삼성전기주식회사 고주파 스위치

Also Published As

Publication number Publication date
CN1309166C (zh) 2007-04-04
JP2005006072A (ja) 2005-01-06
US20070139094A1 (en) 2007-06-21
US20060181328A1 (en) 2006-08-17
CN1574631A (zh) 2005-02-02
DE602004017541D1 (de) 2008-12-18
US7286001B2 (en) 2007-10-23
EP1487103B1 (en) 2008-11-05
US20040251952A1 (en) 2004-12-16
TW200509528A (en) 2005-03-01
US7636004B2 (en) 2009-12-22
EP1487103A2 (en) 2004-12-15
TWI279082B (en) 2007-04-11
US7199635B2 (en) 2007-04-03
EP1487103A3 (en) 2006-05-03

Similar Documents

Publication Publication Date Title
KR20040107426A (ko) 고주파 스위칭 장치 및 반도체 장치
TWI390844B (zh) 高頻切換電路
US7161197B2 (en) RF switching circuit for use in mobile communication systems
US9673802B2 (en) High power FET switch
US6509781B2 (en) Circuit and method for controlling a dynamic, bi-directional high voltage analog switch
US20060261912A1 (en) Radio frequency switching circuit and semiconductor device including the same
JP4321359B2 (ja) 半導体スイッチ
JP2008017416A (ja) 高周波スイッチ装置
US20100207679A1 (en) Conduction switching circuit, conduction switching circuit block, and operating method of conduction switching circuit
CN114629479A (zh) Fet开关堆叠电路、rf开关堆叠电路、方法和通信系统
US7482860B2 (en) MOS switching circuit
US8228111B2 (en) Bias voltage generation for capacitor-coupled level shifter with supply voltage tracking and compensation for input duty-cycle variation
CN110199238B (zh) 输出电路和用于提供输出电流的方法
JP4538016B2 (ja) 高周波スイッチ装置および半導体装置
JP2007258766A (ja) 半導体スイッチ回路
JP2008182388A (ja) 信号切替装置
JP2006238058A (ja) 高周波用スイッチ回路
US20050190691A1 (en) High-frequency switch apparatus
KR20030033077A (ko) 바이어스 회로 및 바이어스 생성 방법
CN111464159B (zh) 一种射频开关控制电路和方法
JP4780302B2 (ja) 高周波スイッチ回路
KR20040083458A (ko) 전자 신호 처리 장치 및 전자 신호 스위치
US20240087829A1 (en) Active charge bleed methods for mems switches
JP2006094206A (ja) 高周波スイッチ回路及び半導体装置
US6064598A (en) Switching circuit

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040611

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid