[go: up one dir, main page]

KR20030088131A - Ｍｒａｍ 반도체 메모리 장치를 동작시키는 방법 - Google Patents

Ｍｒａｍ 반도체 메모리 장치를 동작시키는 방법 Download PDF

Info

Publication number
KR20030088131A
KR20030088131A KR10-2003-7013295A KR20037013295A KR20030088131A KR 20030088131 A KR20030088131 A KR 20030088131A KR 20037013295 A KR20037013295 A KR 20037013295A KR 20030088131 A KR20030088131 A KR 20030088131A
Authority
KR
South Korea
Prior art keywords
tmr
memory cell
magnetic layer
current signal
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR10-2003-7013295A
Other languages
English (en)
Other versions
KR100521527B1 (ko
Inventor
디에트마르 고글
틸 쉴로에세르
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20030088131A publication Critical patent/KR20030088131A/ko
Application granted granted Critical
Publication of KR100521527B1 publication Critical patent/KR100521527B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

MRAM 반도체 메모리 장치를 동작시키는 본 발명에 따른 방법에 있어서, 저장된 정보의 아이템을 판독하기 위해, 반전가능한 자기 변화가 TMR 셀(TMR1, TMR2,...)에 이루어지고, 그 결과 순간적으로 변경된 전류는 원래의 판독 신호와 비교된다. 결과적으로, TMR 메모리 셀 내의 정보가 파괴되지 않고, TMR 메모리 셀 자체는 기준의 역할을 할 수 있는, 즉 재기록이 수행될 필요가 없다. 본 발명은 복수의 TMR 셀(TMR1,...,TMR4)이 선택 트랜지스터(TR1)에 병렬로 접속되고, 기록 라인(WL1, WL2)이 메모리 셀에 전기적으로 접속되지 않게 존재하는 MRAM 메모리 장치에 바람직하게 적용될 수 있다.

Description

ＭＲＡＭ 반도체 메모리 장치를 동작시키는 방법{METHOD FOR OPERATING AN MRAM SEMICONDUCTOR MEMORY ARRANGEMENT}
알려진 바와 같이, MRAM 반도체 메모리 장치는 TMR 효과의 도움을 받는 강자성체 저장에 기초하고 있고, 소프트 마그네틱(soft-magnetic) 층, 터널링 저항층 및 하드 마그네틱 층을 포함하고 있는 레이어 스택을 구비한 TMR 메모리 셀이 워드 라인과 비트 라인의 교차점에 위치된다. 일반적으로, 하드 마그네틱 층의 자성 방향은 미리 정해져있고, 반면에 소프트 마그네틱 층의 자성 방향은 워드 라인과 비트 라인을 통해서 특정 방향으로 대응하는 전류를 보냄으로써 조정할 수 있다. 이들 전류를 가지고, 소프트 마그네틱 층은 하드 마그네틱 층에 대해서 평행하게 또는 반 평행하게(anti-parallel) 자화될 수 있다. 평행 자화의 경우의 레이어 스택의 저항은 반 평행한 자화의 경우보다 더 낮고, 이는 논리 상태 "0" 및 "1"로 또는그 반대로 구할 수 있다. 다른 방안으로, 정보는 하드 마그네틱 층에 저장될 수 있고, 소프트웨어 층은 판독하는 역할을 한다. 이 경우 단점은, 하드 마그네틱 층의 자화를 스위칭하기 위해서는 큰 기록 전류가 필요하다는 점이다.
현재까지 서로 다른 두가지 아키텍쳐가 MRAM 반도체 메모리 장치에 제안되었다.
소위 "교차점(crosspoint)" 구성에서, 개개의 TMR 메모리 셀은 비트 라인과 워드 라인을 형성하는 서로 가로지르는 상호 접속부 사이에 직접 위치된다. 이 교차점 구성의 경우에, 각각의 메모리 셀에 반도체 구성 요소, 상세하게는 트랜지스터가 요구되지 않아서, 복수의 TMR 메모리 셀의 층은 복수의 TMR 메모리 셀의 층은 용이하게 하나씩 쌓일 수 있다. MRAM에 대해서 매우 높은 집적도를 달성할 수 있다. 그러나, 이러한 "교차점" 구성의 경우에, 선택되지 않은 메모리 셀에 기생 전류가 영구적으로 흐른다. 따라서 대형 메모리 어레이에서, 개개의 TMR 메모리 셀은 상기 기생 전류가 낮게 유지될 수 있도록 매우 낮은 저항이 제공되어야 한다. 판독 동작은 개개의 TMR 메모리 셀의 높은 저항으로 인해서 비교적 느리다.
아키텍쳐의 경우에, 스위칭 또는 선택 트랜지스터가 상기 설명된 레이어 스택을 가진 각각의 TMR 메모리 셀에 추가적으로 할당된다(이 점에 있어서, M. Durlam: "Nonvolatile RAM based on Magnetic Tunnel Junction Elements"를 참조).
첨부된 도 1은 선택 트랜지스터(TR11, TR12, TR21, TR22)로서 각각 할당된 4개의 TMR 메모리 셀(TMR1, TMR2, TMR5, TMR6) 부분을 도시한 사시도이다. 상기 설명된 바와 같이, 각각의 TMR 메모리 셀은 하드 마그네틱 층(11), 터널링 저항층(12) 및 소프트 마그네틱 층(13)의 레이어 스택을 포함한다. 비트 라인(BL1, BL2)은 소프트 자성 층(13) 상에 상호 접속부를 형성하고, 소프트 자성 층(13)에 직접 접속한다. 데이터 또는 디지트 라인(DL1)은 비트 라인(BL1, BL2)을 가로지르는 방향으로 하드 마그네틱 층(11) 아래에 배치되고, 마그네틱 층(11)에 접속된다. 그 게이트가 워드 라인(WL1, WL2)에 접속되어 있는 선택 트랜지스터(TR11, TR12, TR21, TR22)는 각각 TMR 메모리 셀에 연결된다.
스위칭 트랜지스터에 접속된 TMR 메모리 셀을 구비한 MRAM 반도체 메모리 장치는 기생 전류가 실제로 배제된다는 점에서 구별된다. 결과적으로, 대형 메모리 셀 어레이에서도, 메모리 셀에는 TMR 소자의 낮은 저항이 마련될 수 있다. 더욱이, 판독 방법이 간단하게 되어 있고, 이로써 "교차점" 구성의 경우보다 더 빠른 액세스가 가능하다. 그러나, 트랜지스터/TMR 메모리 셀을 가진 구성은 교차점 구성에 비해서 치수가 상당히 크다는 단점이 있다. 또한, 메모리 셀 어레이의 각각의 메모리 셀에 대해서 트랜지스터와 그에 따른 실리콘 표면이 필요하기 때문에, TMR 셀 플레인의 직접 적층(stacking)을 수행할 수 없다.
이전의 특허 출원에서, 본 출원인은 "교차점" 구성의 이점이 트랜지스터/TMR 메모리 셀의 이점과 상당히 조합시킨 MRAM 메모리 장치를 제안했었다.
첨부된 도면 2는 교차점 구성을 트랜지스터/TMR 메모리 셀 구성과 조합시킨 MRAM 반도체 메모리 장치를 도시하고 있다. 이 경우, 복수의 TMR 메모리 셀을 포함하고 있는 그룹이 형성된다. 그룹의 TMR 메모리 셀(TMR1, TMR2, TMR3, TMR4)은 각각의 경우에 공동으로 그들의 단부 중 한쪽에서 비트 라인(BL)에 접속하고, 다른쪽 단부에서 선택 트랜지스터(TR1)에 공동으로 접속하되, 워드 라인(WL1)은 상기 트랜지스터의 게이트에 접속된다. 추가 TMR 메모리 셀 그룹에서, 예컨대 4개의 TMR 메모리 셀(TMR5, TMR6, TMR7, TMR8)과 같은 복수의 TMR 메모리 셀은 그들의 단부 중 한쪽에서 공동으로 동일한 비트 라인(BL)에 접속되고, 그들의 다른 쪽 단부에서 제 2 선택 트랜지스터(TR2)에 공동으로 접속되되, 제 2 워드 라인(WL2)은 상기 트랜지스터의 게이트 단자에 접속된다. 도 2에 도시된 MRAM 반도체 메모리 장치의 경우에, 각각의 경우에 복수의 TMR 메모리 셀 예컨대 4개의 TMR 메모리 셀로 오직 하나의 스위칭 또는 선택 트랜지스터(TR1, TR2)를 할당함으로써, 트랜지스터(TR1, TR2)의 필요 공간이 상당히 감소될 수 있으며, 그 결과 이러한 MRAM 반도체 메모리 장치는 메모리 셀 어레이 내의 패킹 밀도를 증가시킬 수 있다.
일반적으로, MRAM 반도체 메모리 장치는, TMR 메모리 셀의 저항의 재생 또는 분산이 부정확하게 구현될 수 있거나 혹은 불균형하게 될 수 있다고 하는 단점이 있는데, 이는 TMR 메모리 셀의 저항이 장벽 두께, 즉 터널 층의 두께에 따라 상당히 민감하게(기하 급수적으로) 달라지기 때문이다. 이는 판독 신호의 평가를 위한 적절한 기준을 구현하는 것을 더 어렵게 한다. 이런 문제를 해결하기 위해 기본적으로 두가지 가능성이 논의되었다.
- 외부 기준(기준 셀 또는 기준 전류/전압원)이 마련된다. 이를 위해, TMR 스윙은 저항의 변동(fluctuation)보다 훨씬 더 커야한다. 이 방법은 상기 설명된 바와 같이, 트랜지스터 당 복수의 병렬 TMR 메모리 셀을 가지고 있는 메모리 장치에서는 불가능하다.
- 파괴형 판독(destructive reading) : TMR 메모리 셀은 특정 방향으로 판독한 후에 리라이팅되어서 비교된다. 후속해서 재기록(writing-back)이 수행된다. 이 경우, 메모리 셀 자체가 기준의 역할을 하고, 그 결과 메모리 셀의 저항 변동은 중요하지 않다. 그러나, 이 방법을 시간이 많이 걸리고, 판독 방법이 100% 신뢰 가능한 것이 아니라면 데이터 변경을 초래한다. 기록이 더 자주 수행되어야 하기 때문에 신뢰성 문제도 발생할 수 있다.
본 발명은 복수의 TMR 메모리 셀을 구비한 MRAM 반도체 메모리 장치를 동작시키는 방법에 관한 것으로, 메모리 셀 어레이 내에서 그 한쪽 단부가 비트 라인에 접속되고, 다른쪽 단부가 워드 라인에 접속된다.
도 1은 각각의 경우에 TMR 셀에 할당된 선택 트랜지스터를 구비한, 상기 설명된 MRAM 반도체 메모리 장치의 구성을 도시한 사시도,
도 2는 선택 트랜지스터에 병렬로 접속된 복수의 TMR 셀을 구비한, 상기 설명된 MRAM 반도체 메모리 장치의 등가 회로도.
결론적으로, 본 발명의 목적은, 메모리 셀 어레이 내에서 그 단부 중 한쪽 단부가 비트 라인(BL)에 접속되고, 다른쪽 단부가 선택 트랜지스터(TR1)에 접속되는 복수의 TMR 메모리 셀을 구비하고 있는 MRAM 반도체 메모리 장치를, 메모리 셀 자체가 기준의 역할을 해서 메모리 셀 내의 정보가 파괴되지 않는 방식으로, 즉 재기록이 수행될 필요가 없는 방식으로 동작시키는 방법을 가능하게 하는 것이다.
상기 목적은 청구항에 따라서 달성된다.
본 발명에 따른 방법에서, 반전가능한 자성 변화가 TMR 메모리 셀에 이루어지고, 결과로서 만들어지는 전류 신호는 원래의 전류 신호와 비교되고, 결과적으로 메모리 셀 자체는 메모리 셀 내의 정보가 파괴되지 않으면서도 기준의 역할을 하는, 즉 재기록이 실행될 필요가 없다.
본 발명에 따른 방법은 바람직하게는, 메모리 셀에 전기적으로 접속되지 않은 기록 라인은 구비한 TMR 메모리 셀 타입(예컨대, TMR 메모리 셀과 트랜지스터를합한 것)에 적용된다. 그러나, 순수 교차점 구성 즉, 트랜지스터 없는 TMR 메모리 셀에 적용시키는 것도 가능하다.
본 발명에 따른 방법은, 복수의 TMR 메모리 셀이 병렬로 선택 트랜지스터에 접속된(도 2 참조), 상기 설명된 MRAM 반도체 메모리 장치에 유익하게 적용될 수 있다.
본 발명에 따른 방법의 제 1 실시예에 있어서, 정보는 소프트 마그네틱 층(13:도 1)에 저장된다. 판독하는 동안, TMR 메모리 셀에 저장된 정보에 대응하는 전류 신호가 외부로부터 인가되는 자기장없이 우선 기록된다. 이후에, 소프트 마그네틱 층(13)은 비 접속형 기록 라인 예컨대, WL2 내의 전류 펄스에 의해 생성되는 자장에 의해 자화 용이 축(easy axis)에 대해서 약 45-60°회전하고, 그 결과 변경된 전류 신호는 이전에 기록된 전류 신호와 비교된다. 소프트 마그네틱 층(13)의 자화가 하드 마그네틱 층(11)의 자화에 대해 평행하면(예컨대 논리 "0"에대응) 저항은 증가하고, 소프트 마그네틱 층(13)의 자화가 하드 마그네틱 층(11)의 자화에 대해 반 평행하면(논리 "1"에 대응) 저항은 감소한다. 이후에, 자기비등방성(magnetic anisotropy)에 의해, 자화는 저장된 정보에 대응하는 원래 방향으로 되돌아간다. 본 발명에 따른 방법의 실시예는 셀에 저장된 정보가 이 정보를 파괴하지 않고 판독될 수 있게 하며, 셀 자체가 기준의 역할을 한다. 파괴형 판독에 비교한, 이 방법의 단점은 판독 신호의 크기가 기껏해야 3분의 1이라는 것이다.
본 발명에 따른 방법의 제 2 실시예에서, 정보는 하드 마그네틱 층(11)에 저장된다. 소프트 마그네틱 층(13)은 판독을 돕는다. 전기적으로 비 접속된 기록 라인(예컨대 WL2)을 지나는 전류 펄스에 의해서, 소프트 마그네틱 층은 자화 용이 축에 평행한 방향으로 정해지고, 측정되는 값은 소프트 마그네틱 층의 정확하게 반대 방향의 경우의 값과 비교된다. 이 경우 논리 "0"과 논리 "1" 사이의 신호 차는 최대 TMR 스윙의 두배에 대응하는, 즉 제 1 실시예보다 6배 더 높다는 것이다. 하드 마그네틱 층(11)에 저장된 정보는 이 결과에 따른 변화는 일어나지 않는다. 이 방법의 단점은 하드 마그네틱 층의 자화를 스위칭하는 데 필요한 기록 전류가 더 높다는 점이다.
도면의 주요 부분에 대한 부호의 설명
TMR1,...,TMR8 : TMR 메모리 셀BL, BL1, BL2 : 비트 라인
WL1, WL2 : 워드 라인DL1, DL2 : 데이터 디지트 라인
TR1, TR2, TR11, TR12, TR21, TR22 : 스위칭 트랜지스터
11 : 하드 마그네틱 층12 : 터널링 저항 층
13 : 소프트 마그네틱 층

Claims (4)

  1. 메모리 셀 어레이 내에서 그 단부 중 한쪽 단부가 비트 라인(BL)에 접속되고, 다른 쪽 단부가 워드 라인(WL)에 접속되는 복수의 TMR 메모리 셀을 구비한 MRAM 반도체 메모리 장치를 동작시키는 방법에 있어서,
    정보의 아이템을 판독하는 동안, TMR 메모리 셀(TMR)은 전류 펄스에 의해 자장 변화를 순간적으로 반전가능하며, 그 결과로 변경된 전류 신호는 원래의 전류 신호와 비교되는
    방법.
  2. 제 1 항에 있어서,
    상기 정보는 상기 TMR 메모리 셀(TMR)의 소프트 마그네틱 층에 저장되고,
    판독 중에, 판독 라인(BL)의 전류 신호는 외부로부터 인가되는 자기장없이 처음에 검출되며,
    이후에, 전기적으로 비 접속된 기록 라인(WL1, WL2)을 지나는 전류 펄스에 의해서, 상기 소프트 마그네틱 층(13)의 자화는 자화 용이 축(easy magnetization axis)에 대해서 반전가능하게 회전되고,
    그 결과로 변경된 판독 라인(BL) 내의 전류 신호는 처음에 검출된 전류 신호와 비교되며,
    상기 저장된 정보는 이 비교의 결과로부터 결정되는
    방법.
  3. 제 2 항에 있어서,
    상기 전류 펄스에 의해 이루어지는 상기 자화 용이 층에 대한 상기 소프트 마그네틱 층의 회전 각도는 약 45° 내지 약 60°인
    방법.
  4. 제 1 항에 있어서,
    상기 정보는 상기 TMR 메모리 셀(TMR)의 상기 하드 마그네틱 층(11)에 저장되고,
    상기 전기적으로 비 접속된 기록 라인(WL)을 지나는 전류 펄스에 의해서, 상기 소프트 마그네틱 층(13)은 상기 자화 용이 축에 평행한 미리 정해진 방향으로 되며,
    결과적으로 변경되는 판독 라인(BL) 내의 상기 전류 신호가 후속적으로 측정되고,
    상기 측정된 값은 상기 소프트 마그네틱 층(11)의 방향의 정확하게 반대인 경우의 전류 신호와 비교되며,
    상기 TMR 메모리 셀(TMR)의 저장되는 정보는 이 비교에 의해 결정되는
    방법.
KR10-2003-7013295A 2001-04-11 2002-04-05 Ｍｒａｍ 반도체 메모리 장치를 동작시키는 방법 Expired - Fee Related KR100521527B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10118196A DE10118196C2 (de) 2001-04-11 2001-04-11 Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung
DE10118196.5 2001-04-11
PCT/DE2002/001255 WO2002084705A2 (de) 2001-04-11 2002-04-05 Verfahren zum betrieb einer mram-halbleiterspeicheranordnung

Publications (2)

Publication Number Publication Date
KR20030088131A true KR20030088131A (ko) 2003-11-17
KR100521527B1 KR100521527B1 (ko) 2005-10-12

Family

ID=7681296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7013295A Expired - Fee Related KR100521527B1 (ko) 2001-04-11 2002-04-05 Ｍｒａｍ 반도체 메모리 장치를 동작시키는 방법

Country Status (7)

Country Link
US (1) US6807089B2 (ko)
JP (1) JP2004530244A (ko)
KR (1) KR100521527B1 (ko)
CN (1) CN1503976B (ko)
DE (1) DE10118196C2 (ko)
TW (1) TW559810B (ko)
WO (1) WO2002084705A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847544B1 (en) * 2003-10-20 2005-01-25 Hewlett-Packard Development Company, L.P. Magnetic memory which detects changes between first and second resistive states of memory cell
US7042757B2 (en) * 2004-03-04 2006-05-09 Hewlett-Packard Development Company, L.P. 1R1D MRAM block architecture
DE102004041907B3 (de) 2004-08-30 2006-03-23 Infineon Technologies Ag Resistive Speicheranordnung, insbesondere CBRAM-Speicher
US7251167B2 (en) * 2004-12-29 2007-07-31 Macronix International Co., Ltd. Method for programming multi-level nitride read-only memory cells
JP2006294179A (ja) * 2005-04-14 2006-10-26 Renesas Technology Corp 不揮発性記憶装置
US7577018B2 (en) * 2006-03-07 2009-08-18 Tdk Corporation Readout circuit of magnetic memory
US20080162856A1 (en) * 2006-12-29 2008-07-03 Motorola, Inc. Method for dynamic memory allocation on reconfigurable logic
US8488357B2 (en) 2010-10-22 2013-07-16 Magic Technologies, Inc. Reference cell architectures for small memory array block activation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703805A (en) * 1996-05-08 1997-12-30 Motorola Method for detecting information stored in a MRAM cell having two magnetic layers in different thicknesses
JP2000187976A (ja) * 1998-12-17 2000-07-04 Canon Inc 磁性薄膜メモリおよびその記録再生方法
US5982660A (en) * 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
DE19853447A1 (de) 1998-11-19 2000-05-25 Siemens Ag Magnetischer Speicher
US6134139A (en) * 1999-07-28 2000-10-17 Hewlett-Packard Magnetic memory structure with improved half-select margin
DE19947118C1 (de) * 1999-09-30 2001-03-15 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle

Also Published As

Publication number Publication date
US20040083328A1 (en) 2004-04-29
KR100521527B1 (ko) 2005-10-12
DE10118196C2 (de) 2003-02-27
CN1503976A (zh) 2004-06-09
CN1503976B (zh) 2010-09-08
WO2002084705A2 (de) 2002-10-24
DE10118196A1 (de) 2002-10-24
WO2002084705A3 (de) 2003-05-01
TW559810B (en) 2003-11-01
JP2004530244A (ja) 2004-09-30
US6807089B2 (en) 2004-10-19

Similar Documents

Publication Publication Date Title
US7411815B2 (en) Memory write circuit
US20040047204A1 (en) High density magnetic random access memory
US7173846B2 (en) Magnetic RAM and array architecture using a two transistor, one MTJ cell
EP3591653A1 (en) Compact magnetic storage memory cell
JP2001217398A (ja) 強磁性トンネル接合素子を用いた記憶装置
JP4474136B2 (ja) 抵抗性交点アレイ内のマルチビットメモリセルにおける読み出し動作
JP2005116162A (ja) 直列に接続されたメモリ素子のグループを含む磁気メモリデバイス
US9524767B2 (en) Bitcell wth magnetic switching elements
EP1398789B1 (en) Magnetic random access memory with soft magnetic reference layers
JP2009158098A (ja) マグネチックランダムアクセスメモリ及びそのデータセンシング回路及びその方法
US6614682B2 (en) Magnetic material memory and information reproducing method of the same
US7313043B2 (en) Magnetic Memory Array
US6760244B2 (en) Magnetic memory device including storage elements exhibiting a ferromagnetic tunnel effect
JP2002367364A (ja) 磁気メモリ装置
KR100521527B1 (ko) Ｍｒａｍ 반도체 메모리 장치를 동작시키는 방법
US7203088B2 (en) Magnetoresistive random access memory and driving method thereof
US7751231B2 (en) Method and integrated circuit for determining the state of a resistivity changing memory cell
KR100802262B1 (ko) 자기저항램과 그의 셀 및 셀 어레이
KR20070027635A (ko) 자기저항식 디바이스, 집적회로, 자기저항식 디바이스의제조 방법 및 입력 방법
JP5036854B2 (ja) 半導体装置
KR100772797B1 (ko) 자기저항램과 그의 셀 및 셀 어레이
JP4726169B2 (ja) 磁気メモリ及びその駆動方法
CN100461292C (zh) 磁阻式存储单元以及磁阻式随机存取存储器电路
WO2021208436A1 (zh) 存储器及存储器的读写方法
JP2009134794A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20031010

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20031010

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050721

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20051005

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20051004

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20080924

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20080924

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee