DE10118196C2

DE10118196C2 - Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung

Info

Publication number: DE10118196C2
Application number: DE10118196A
Authority: DE
Inventors: Till Schloesser; Dietmar Gogl
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-04-11
Filing date: 2001-04-11
Publication date: 2003-02-27
Anticipated expiration: 2021-04-12
Also published as: US20040083328A1; KR20030088131A; KR100521527B1; CN1503976A; CN1503976B; WO2002084705A2; DE10118196A1; WO2002084705A3; TW559810B; JP2004530244A; US6807089B2

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranordnung mit einer Vielzahl von TMR-Speicherzellen, die in einem Speicherzellenfeld an ihrem einen Ende mit Bitleitungen verbunden und an ihrem an deren Ende an Wortleitungen angeschlossen sind.

Eine MRAM-Halbleiterspeicheranordnung beruht bekanntlich auf ferromagnetischer Speicherung mit Hilfe des TMR-Effekts: an der Kreuzungsstelle einer Wortleitung und einer Bitleitung liegt eine TMR-Speicherzelle, die einen Schichtstapel aus einer weichmagnetischen Schicht, einer Tunnelwiderstands schicht und einer hartmagnetischen Schicht aufweist. Allge mein ist die Magnetisierungsrichtung der hartmagnetischen Schicht vorgegeben, während die Magnetisierungsrichtung der weichmagnetischen Schicht einstellbar ist, indem durch die Wortleitung und die Bitleitung entsprechende Ströme in be stimmten Richtungen geschickt werden. Mit diesen Strömen kann die weichmagnetische Schicht parallel oder antiparallel zur hartmagnetischen Schicht magnetisiert werden. Bei paral leler Magnetisierung ist der Widerstandswert des Schichtsta pels niedriger als bei antiparalleler Magnetisierung, was als logischer Zustand "0" bzw. "1" oder umgekehrt ausgewer tet werden kann. Alternativ kann Information auch in der hartmagnetischen Schicht gespeichert werden, wobei die weichmagnetische Schicht zum Auslesen dient. Dabei ist je doch nachteilig, dass ein erhöhter Schreibstrom zum Schalten der Magnetisierung der hartmagnetischen Schicht benötigt wird.

Für eine MRAM-Halbleiterspeicheranordnung wurden bisher im wesentlichen zwei sich voneinander unterscheidende Architek turen vorgeschlagen:
Bei dem sogenannten "Crosspoint"-Aufbau liegen die einzelnen TMR-Speicherzellen direkt zwischen sich kreuzenden, Bit- und Wortleitungen bildenden Leiterbahnen. Bei diesem Crosspoint- Aufbau werden für die einzelnen Speicherzellen keine Halb leiterbauelemente und insbesondere keine Transistoren benö tigt, so dass ohne weiteres mehrere Lagen von TMR- Speicherzellen übereinander gestapelt werden können. Damit lassen sich für einen MRAM sehr hohe Integrationsdichten er reichen. Allerdings fließen bei einem derartigen "Cros spoint"-Aufbau zwangsläufig parasitäre Ströme über nicht ausgewählte Speicherzellen. Daher müssen in großen Speicher zellenfeldern die einzelnen TMR-Speicherzellen mit einem sehr hohen Widerstand ausgestattet werden, um diese parasi tären Ströme gering halten zu können. Infolge des hohen Wi derstandes der einzelnen TMR-Speicherzellen ist der Lesevor gang relativ langsam.

Bei der anderen Architektur ist jeder einzelnen TMR-Spei cherzelle mit dem oben genannten Schichtstapel zusätzlich ein Schalt- oder Auswahltransistor zugeordnet (vgl. hierzu M. Durlam: "Nonvolatile RAM based on Magnetic Tunnel Junc tion Elements").

Die beiliegende Fig. 1 zeigt schematisch und perspektivisch einen Abschnitt aus vier TMR-Speicherzellen TMR1, TMR2, TMR5, TMR6, denen jeweils ein derartiger Auswahltransistor TR11, TR12, TR21, TR22 zugeordnet ist. Wie erwähnt besteht jede TMR-Speicherzelle aus einem Schichtstapel der hartma gnetischen Schicht 11, der Tunnelwiderstandsschicht 12 und der weichmagnetischen Schicht 13. Bitleitungen BL1 und BL2 bilden Leiterbahnen oberhalb der weichmagnetischen Schicht 13 und sind direkt mit dieser verbunden. Daten- oder Digit lines DL1 sind in einer die Bitleitungen BL1, BL2 kreuzenden Richtung unterhalb der hartmagnetischen Schicht 11 angeord net und mit letzterer verbunden. Mit jeder TMR-Speicherzelle ist ein Auswahltransistor TR11, TR12, TR21 und TR22 gekop pelt, deren Gates an Wortleitungen WL1 und WL2 liegen.

Eine MRAM-Halbleiterspeicheranordnung mit TMR- Speicherzellen, die mit derartigen Schalttransistoren ver bunden sind, zeichnet sich dadurch aus, dass parasitäre Ströme praktisch ausgeschlossen sind. Dadurch können die Speicherzellen auch in großen Speicherzellenfeldern mit ei nem geringeren Widerstandswert des TMR-Elementes versehen werden. Auch ist das Leseverfahren vereinfacht, so dass ein schnellerer Zugriff als beim "Crosspoint"-Aufbau möglich ist. Allerdings hat der Aufbau mit Transistor-TMR- Speicherzellen den Nachteil, dass die Abmessungen gegenüber dem Crosspoint-Aufbau erheblich größer sind. Außerdem kann keine direkte Stapelung von TMR-Zellenebenen vorgenommen werden, da für jede Speicherzelle eines Speicherzellenfelds ein Transistor und damit eine Siliziumoberfläche benötigt wird.

Von der vorliegenden Anmelderin wurde in einer früheren Pa tentanmeldung eine MRAM-Speicheranordnung vorgeschlagen, bei der die Vorteile eines "Crosspoint"-Aufbaus weitgehend mit den Vorteilen von Transistor-TMR-Speicherzellen vereint sind.

Die beiliegende Fig. 2 zeigt eine derartige einen Cros spoint-Aufbau mit einem Transistor-TMR-Speicherzellenaufbau kombinierende MRAM-Halbleiterspeicheranordnung. Dabei sind Gruppen aus jeweils mehreren TMR-Speicherzellen gebildet. Die TMR-Speicherzellen TMR1, TMR2, TMR3 und TMR4 einer Grup pe sind jeweils mit ihrem einen Ende gemeinsam an einer Bit leitung BL und an ihrem Ende gemeinsam an einem Auswahltran sistor TR1 angeschlossen, an dessen Gate die Wortleitung 1 liegt. In einer weiteren TMR-Speicherzellengruppe sind eben falls mehrere, zum Beispiel vier TMR-Speicherzellen TMR5, TMR6, TMR7 und TMR8 mit ihrem einen Ende gemeinsam mit derselben Bitleitung BL und mit ihrem anderen Ende gemeinsam mit einem zweiten Auswahltransistor TR2 verbunden, an dessen Gateanschluss eine zweite Wortleitung WL2 angeschlossen ist. Bei der in Fig. 2 gezeigten MRAM-Halbleiterspeicheranordnung kann durch die Zuordnung von nur einem Schalt- oder Auswahl transistor TR1, TR2 zu jeweils mehreren TMR-Speicherzellen, zum Beispiel vier TMR-Speicherzellen, der für die Transisto ren TR₁, TR₂ erforderliche Platzbedarf erheblich reduziert werden, so dass eine derartige MRAM- Halbleiterspeicheranordnung eine erhöhte Packungsdichte im Speicherzellenfeld erlaubt.

Allgemein besteht bei MRAM-Halbleiterspeicheranordnungen das Problem, dass die Reproduzierbarkeit oder die Verteilung der Widerstände der TMR-Speicherzellen ungenau realisierbar bzw. unausgeglichen sein kann, da die Widerstände der TMR-Spei cherzellen extrem empfindlich (exponentiell) von der Barrie rendicke, d. h. der Dicke der Tunnelschicht abhängen. Dies erschwert die Realisierung einer sinnvollen Referenz zum Be werten des Lesesignals. Zur Lösung dieses Problems wurden bislang im wesentlichen zwei Möglichkeiten diskutiert:

- Man sieht eine äußere Referenz (Referenzzelle oder Refe renzstrom/Spannungsquelle) vor. Dafür muss der TMR-Hub deutlich größer sein als die Schwankungen der Widerstände. Für eine Speicheranordnung mit mehreren parallelen TMR- Speicherzellen pro Transistor, wie oben beschrieben, wäre dieses Verfahren unmöglich.
- Zerstörendes Lesen: Die TMR-Speicherzelle wird nach dem Le sen in eine bestimmte Richtung umgeschrieben und damit verglichen; anschließend muss rückgeschrieben werden. Hier dient die Speicherzelle selber als Referenz, so dass Wi derstandsschwankungen der Speicherzelle keine Rolle spie len. Dieses Verfahren ist jedoch zeitaufwendig und führt zu Datenveränderungen, wenn das Leseverfahren nicht 100% zuverlässig ist. Da häufiger geschrieben werden muss, kön nen Zuverlässigkeitsprobleme entstehen.

Im einzelnen beschreibt die EP 1 003 176 A2 ein Verfahren, bei dem verschiedene Magnetfelder an MRAM-Zellen angelegt werden, um durch diese Felder bedingte Änderungen des Wider standes der Zelle zu erfassen. Da die beiden Magnetschichten der Zelle unterschiedliche Dicken haben, werden so insgesamt vier Grenzwerte geschaffen, zwischen denen das angelegte Ma gnetfeld variieren kann, ohne eine Änderung der Ausgangs spannung der Zelle in Kauf nehmen zu müssen. Auf diese Weise kann auf eine genaue Steuerung der Stärke des Magnetfeldes verzichtet werden.

Weiterhin ist aus der US 5,703,805 A ein magnetischer Spei cher bekannt, bei dem eine Auswerteschaltung eine Ver gleichsschaltung besitzt, mittels welcher ein von einem Referenzelement geliefertes Referenzsignal mit einem Sen sesignal der auszulesenden Speicherzelle verglichen wird.

Es ist somit Aufgabe der Erfindung, ein Verfahren zum Be trieb einer MRAM-Halbleiterspeicheranordnung mit einer Viel zahl von TMR-Speicherzellen, die in einem Speicherzellenfeld an ihrem einen Ende mit Bitleitungen verbunden und an ihrem anderen Ende an Wortleitungen angeschlossen sind, so zu er möglichen, dass die Speicherzelle selbst als Referenz dienen kann und die Information in der Speicherzelle nicht zerstört wird, d. h. dass nicht zurückgeschrieben werden muss.

Diese Aufgabe wird anspruchsgemäß gelöst.

Bei dem erfindungsgemäßen Verfahren werden reversible magne tische Änderungen an der TMR-Speicherzelle vorgenommen und ein dadurch hervorgerufenes Stromsignal mit dem ursprüngli chen Stromsignal verglichen; dadurch kann die Speicherzelle selbst als Referenz dienen, obwohl die Information in der Speicherzelle nicht zerstört wird, d. h. es muss nicht zu rückgeschrieben werden.

Das erfindungsgemäße Verfahren ist bevorzugt bei einem TMR- Speicherzellentyp mit einer nicht mit der Speicherzelle elektrisch verbundenen Schreibleitung (zum Beispiel die TMR- Speicherzelle plus Transistor) anwendbar. Eine Anwendung bei einem reinen Crosspoint-Aufbau, d. h. einer TMR-Speicherzelle ohne Transistor ist jedoch auch möglich.

Besonders vorteilhaft ist das erfindungsgemäße Verfahren bei einer oben beschriebenen MRAM-Halbleiterspeicheranordnung anwendbar, bei der mehrere TMR-Speicherzellen parallel an einen Auswahltransistor angeschlossen sind (vgl. Fig. 2).

Nachstehend werden zwei Ausführungsbeispiele der Erfindung bezogen auf die Zeichnungsfiguren näher erläutert. Die Figu ren zeigen im einzelnen:

Fig. 1 schematisch und perspektivisch einen bereits be schriebenen Aufbau einer MRAM-Halbleiterspei cheranordnung mit jeweils einer TMR-Zelle zuge ordnetem Auswahltransistor und

Fig. 2 als schematisches Ersatzschaltbild eine bereits beschriebene MRAM-Halbleiterspeicheranordnung mit mehreren parallel an einen Auswahltransistor an geschlossenen TMR-Zellen.

Bei einem ersten Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird Information in der weichmagnetischen Schicht 13 (Fig. 1) gespeichert. Beim Lesen wird das der in der TMR- Speicherzelle gespeicherten Information entsprechende Strom signal zunächst ohne von außen angelegtes Magnetfeld aufge nommen. Dann wird die Magnetisierung der weichmagnetischen Schicht 13 durch das Feld, welches durch einen Stromimpuls in der nicht verbundenen Schreibleitung, z. B. WL2, erzeugt wird, um ca. 45-60° gegenüber der leichten Magnetisie rungsachse (Easy-Achse) gedreht und das dadurch veränderte Stromsignal mit dem zuvor aufgenommenen Stromsignal vergli chen. Falls die Magnetisierung der weichmagnetischen Schicht 13 parallel zur Magnetisierung der hartmagnetischen Schicht 11 war (zum Beispiel entsprechend logisch "0"), erhöht sich der Widerstand; falls die Magnetisierung der weichmagneti schen Schicht 13 antiparallel zu der der hartmagnetischen Schicht 11 war (entsprechend logisch "1") erniedrigt sich der Widerstand. Danach fällt die Magnetisierung aufgrund der magnetischen Anisotropie in die der gespeicherten Informati on entsprechende ursprüngliche Richtung zurück. Das Ausfüh rungsbeispiel des erfindungsgemäßen Verfahrens ermöglicht somit ein Lesen der in der Zelle gespeicherten Information ohne dass diese Information zerstört wird, wobei die Zelle selbst als Referenz dient. Nachteil dieses Verfahrens ist im Vergleich mit dem zerstörenden Lesen ein maximal ein Drittel so großes Lesesignal.

Bei einem zweiten Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird die Information in der hartmagnetischen Schicht 11 gespeichert. Die weichmagnetische Schicht 13 dient zum Auslesen. Durch einen Stromimpuls durch die elek trisch nicht verbundene Schreibleitung (zum Beispiel WL2) wird die weichmagnetische Schicht in eine definierte Rich tung parallel zur "Easy"-Achse gebracht und der Messwert mit dem bei genau entgegengesetzt orientierter weichmagnetischer Schicht verglichen. Die Signaldifferenz zwischen logisch "0" und "1" entspricht hier maximal dem Doppelten TMR-Hub, d. h. sie ist sechsmal höher als im ersten Ausführungsbeispiel. Die in der hartmagnetischen Schicht 11 gespeicherte Informa tion wird hierdurch nicht verändert. Nachteil dieses Verfah rens ist der zum Schalten der Magnetisierung der hartmagne tischen Schicht notwendige höhere Schreibstrom.

Bezugszeichenliste

TMR1, . . ., TMR8 TMR-Speicherzelle
BL, BL1, BL2 Bitleitung
WL1, WL2 Wortleitung
DL1, DL2 Daten-Digitleitung
TR1, TR2, TR11, TR12, TR21, TR22 Schalttransistoren

11

hartmagnetische Schicht

12

Tunnelwiderstandsschicht

13

weichmagnetische Schicht

Claims

1. Verfahren zum Betrieb einer MRAM-Halbleiterspeicheranord nung mit einer Vielzahl von TMR-Speicherzellen (TMR), die in einem Speicherzellenfeld an ihren einen Enden mit Bitleitun gen (BL) verbunden und an ihrem anderen Ende an Wortleitun gen (WL) angeschlossen sind, dadurch gekennzeichnet, dass beim Lesen einer Information die TMR-Speicherzelle (TMR) durch einen Stromimpuls einer kurzzeitigen reversiblen magnetischen Änderung unterworfen wird und das dadurch ver änderte Stromsignal mit dem ursprünglichen Stromsignal ver glichen wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
dass die Information in der weichmagnetischen Schicht der TMR-Speicherzelle (TMR) gespeichert wird,
dass beim Lesen ein Stromsignal in der Leseleitung (BL) zu erst ohne ein von außen angelegtes magnetisches Feld erfasst wird,
dass anschließend durch einen Stromimpuls durch die elek trisch nicht verbundene Schreibleitung (WL₁, WL₂) die Magne tisierung der weichmagnetischen Schicht (13) reversibel ge genüber der Easy-Magnetisierungsachse derselben gedreht wird,
dass das dadurch veränderte Stromsignal in der Leseleitung (BL) mit dem zuerst erfassten Stromsignal verglichen wird und
aus diesem Vergleich die gespeicherte Information ermittelt wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die durch den Stromimpuls bewirkte Drehung der Magneti sierung der weichmagnetischen Schicht gegenüber der Easy- Magnetisierungsachse etwa 45 bis 60° beträgt.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
dass die Information in der hartmagnetischen Schicht (11) der TMR-Speicherzelle (TMR) gespeichert wird,
dass durch einen Stromimpuls durch die elektrisch nicht ver bundene Schreibleitung (WL) die weichmagnetische Schicht (13) in eine definierte Richtung parallel zur Easy- Magnetisierungsachse gebracht wird,
dass anschließend das dadurch veränderte Stromsignal in der Leseleitung (BL) gemessen wird,
dass der Messwert mit dem Stromsignal bei genau entgegenge setzt orientierter weichmagnetischer Schicht (11) verglichen wird und
dass aus diesem Vergleich die gespeicherte Information der TMR-Speicherzelle (TMR) ermittelt wird.