[go: up one dir, main page]

KR20010076329A - 탄소섬유가 보강된 수지체를 오목부가 있는 방열판으로서구비하는 반도체 장치 - Google Patents

탄소섬유가 보강된 수지체를 오목부가 있는 방열판으로서구비하는 반도체 장치 Download PDF

Info

Publication number
KR20010076329A
KR20010076329A KR1020010002822A KR20010002822A KR20010076329A KR 20010076329 A KR20010076329 A KR 20010076329A KR 1020010002822 A KR1020010002822 A KR 1020010002822A KR 20010002822 A KR20010002822 A KR 20010002822A KR 20010076329 A KR20010076329 A KR 20010076329A
Authority
KR
South Korea
Prior art keywords
wiring board
flat wiring
substantially flat
wiring pattern
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020010002822A
Other languages
English (en)
Inventor
무라야마케이
히가시미츠토시
사카구치히데아키
코이케히로코
Original Assignee
모기 준이치
신코 덴키 코교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 준이치, 신코 덴키 코교 가부시키가이샤 filed Critical 모기 준이치
Publication of KR20010076329A publication Critical patent/KR20010076329A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 장치(10)는 한쪽의 면에 배선패턴(13)이 형성된 상당히 편평한 배선기판(11)을 구비한다. 반도체 소자의 전극단자(15)가 상기 배선패턴에 전기적으로 접속되도록 상당히 편평한 배선기판에 반도체 소자(14)를 실장한다. 방열판(18)은 반도체 소자(14)를 덮도록 오목부를 가지는 시트형상으로 형성되어, 상당히 편평한 배선기판(11)의 한쪽의 면에 접착된다. 외부접속단자는 상당히 편평한 배선기판(11)을 관통하여 배선패턴(13)에 전기적으로 접속되도록 상당히 편평한 배선기판(11)의 다른쪽의 면에 설치된다. 방열판(18)은 탄소섬유를 포함하는 내열성을 가지는 수지체로 이루어진다.

Description

탄소섬유가 보강된 수지체를 오목부가 있는 방열판으로서 구비하는 반도체 장치{Semiconductor device having a carbon fiber reinforced resin as a heat radiation plate having a concave portion}
본 발명은, 일반적으로 반도체 장치 및 그 제조방법에 관한 것으로서, 보다 상세하게는 BGA(볼·그리드·어레이)나 PGA(핀·그리드·어레이)등의 패키지구조를 가지고, 또한 방열기구를 구비한 반도체 장치에 있어서 그 소형화 및 경량화를 행하는데 유용한 기술에 관한 것이다.
근래의 반도체 장치는 패키지에 탑재되는 반도체 소자(LSI칩)의 고성능화에따라 고속동작이 요구되고 있지만, 그 한편으로 고속으로 되면 될수록 회로동작시에 발열량이 증대하여, 회로동작의 신뢰성의 저하를 일으킨다고 하는 문제점이 있다.
이것에 대처하기 위해, 종래기술에서의 전형적인 반도체 장치에서는, 반도체 칩으로부터 발생되는 열을 패키지 외부에 배출하기 위한 방열기구를 구비하고 있다. 도 1(a) ∼ (c)에 이 구조를 가지는 반도체 장치의 예를 나타낸다.
도 1(a)는, 수지(플라스틱)로 형성된 배선기판에 외부접속단자로서 금속의 범프를 설치한 플라스틱 BGA(패키지)와, 현재 이미 양산되고 있는 타입의 성능이 그다지 높지 않은, 플라스틱 BGA에 탑재된 반도체 칩을 구비한 반도체 장치의 구조를 나타낸 것이다. 도 1(b)는 수지(플라스틱)로 형성된 배선기판에 외부접속단자로서 금속의 범프를 설치한 플라스틱 BGA(패키지)와, 플라스틱 BGA에 탑재된, 도 1(a)보다도 고속이며 전력 소비능력이 큰 반도체 칩을 구비한 반도체 장치의 구조를 나타내고, 도 1(c)는 수지(플라스틱)로 형성된 배선기판에 외부접속단자로서 금속의 범프를 설치한 플라스틱 BGA(패키지)와, 플라스틱 BGA에 탑재된, 도 1(b)에 나타낸 반도체 칩보다도 더욱 성능이 높은 반도체 칩을 구비한 반도체 장치의 구조를 나타내고 있다.
도 1(a)에 나타내는 예에서는, 배선기판(1)의 한쪽의 면에 반도체 칩(2)의 전극단자가 설치되어 있는 측과 반대측의 면이 접착되도록 하여 반도체 칩(2)이 배선기판(1)의 한쪽면에 탑재된다. 배선기판(1) 상에 적절하게 형성된 배선패턴에, 반도체 칩(2)의 전극단자가 본딩와이어(3)를 통하여 전기적으로 접속되어 있고, 밀봉수지(4)로 반도체 칩(2) 및 본딩와이어(3)를 덮어 밀봉되어 있다. 배선기판(1)의 다른 쪽의 면에는 반도체 칩(2)의 외부접속단자로서 사용되는 땜납범프(5)와 함께, 반도체 칩(2)으로부터 발생되는 열을 방열하는 단자로서 사용되는 땜납범프(6)가 설치되어 있다. 방열용 단자(땜납범프(6))는 배선기판(1)을 관통하여 반도체 칩(2)에 열적으로 연결되어 있다. 외부접속단자(땜납범프(5))에 대해서도 마찬가지로, 특히 도시하고 있지 않지만, 배선기판(1)을 관통하여 배선기판(1) 상의 배선패턴에 전기적으로 접속되어 있다.
도 1(a)에 나타내는 구조에서는, 배선기판(1)의 양면에 배선패턴을 형성하여 2층배선구조로 하는 것이 가능하지만, 더욱더 고속동작을 필요로 하는 반도체 칩을 탑재하기 위해서는 2층배선구조만으로는 불충분하다.
도 1(b)에 나타내는 예에서는 이러한 고속동작에 적응시키기 위해, 배선기판(1a)을 4층배선구조로 하여, 반도체 칩(2a)에서의 회로동작시의 스위칭잡음의 억제나 열저항의 저감을 도모하고 있다. 이 구성예에 있어서도 반도체 칩(2a)으로부터 발생되는 열을 방열하는 기구로서 방열용 단자(땜납범프(6))가 구비되어 있다.
도 1(c)에 나타내는 예에서는 더욱 고성능화에 대응하기 위해서, 배선기판(1b)을 6층 배선구조로 하고, 이 배선기판(1b)의 중앙부에 형성된 캐비티 내에 배치되는 반도체 칩(2b)의 뒷면(반도체 칩(2b)의 전극단자가 설치되어 있는 측과 반대측의 면)에 고전열성을 가지는 동(Cu)이나 알루미늄(Al) 등의 금속판인 히트스프레더(heat spreader)(7)를 접합하여, 열저항의 저감을 더욱 도모한다. 게다가 히트스프레더(7)에 금속이나 세라믹 등과 같은 물질로 이루어지는 히트싱크(8)를 설치하여 방열효과를 높이고 있다. 또한, 히트스프레더(7)에 접합된 반도체 칩(2b)의 전극단자는 배선기판(1b)의 각 층에 형성된 배선패턴에 본딩와이어(3a)를 통하여 전기적으로 접속되어 있다. 밀봉수지(4a)로 반도체 칩(1b) 및 본딩와이어(3a)를 덮어 밀봉되어 있다.
상술한 바와 같이 종래의 반도체 장치에서는, 예컨대 도 1(a), (b)에 나타내는 구조의 경우, 반도체 칩(2, 2a)으로부터 발생되는 열은 설치개수가 한정된 방열용 단자(땜납범프(6))를 통하여 패키지(배선기판(1, 1a))의 하방측으로부터 방열되는데 불과하므로, 방열효과라는 점에서 결코 충분하지 않다고 하는 불리한 점이 있다.
이것에 대처하기 위해서는, 예컨대 방열용 단자(6)의 개수를 증가시키는 것을 고려할 수 있다. 그러나, 패키지의 사이즈가 규정된 크기로 설정되어 있으므로, 방열용 단자(6)의 개수가 증가하면, 외부접속단자(땜납범프(5))의 갯수가 상대적으로 감소하게 되어 반도체 장치에 좀더 심각한 문제를 가져온다. 결국, 방열용 단자(6)의 설치개수가 제한되게 되어, 유효한 대책이라고는 할 수 없다.
한편, 도 1(c)에 나타내는 구조의 경우, 반도체칩(2b)에 열적으로 직결된 방열기구(히트스프레더(7) 및 히트싱크(8))가 설치되어 있으므로, 반도체 칩(2b)으로부터 발생되는 열은, 이 방열기구(7, 8)를 통하여 패키지(배선기판(1b))의 상방측으로부터 유효하게 방열된다. 또한, 반도체 칩(2b)으로부터 발열된 열은,밀봉수지(4a)와 마더보드 등의 실장용 기판(미도시됨)과의 사이의 공기와, 밀봉수지(4a)를 통하여 패키지(배선기판(1b))의 하방측에서도 방열된다. 따라서, 이러한 구조는 도 1(a), 도 1(b)에 나타내는 구조의 경우와 비교하여 방열효과 면에서는 유리하다.
그러나 그 반면, 도 1(c)에 나타내는 반도체 장치에서는 방열기구(히트스프레더(7) 및 히트싱크(8))로서 Cu나 Al등의 금속판, 또는 세라믹 재료 등이 이용되고 있으므로, 패키지전체가 상대적으로 대형화하고, 또한 중량이 있다고 하는 불리한 점이 있다. 특히, 최근의 반도체 패키지에 대한 소형화 및 경량화의 요구가 보다 한증 엄격하게 되고 있는 상황을 고려하면, 이러한 불리함을 개선할 여지는 남아 있다.
본 발명의 일반적인 목적은, 상술한 종래기술의 문제점을 제거한 개선되고 유용한 반도체 장치 및 그 제조방법을 제공하는 것이다.
본 발명의 좀더 구체적인 목적은, 필요로 하는 방열효과를 유지함과 동시에, 소형화(박형화) 및 경량화를 도모할 수 있는 반도체 장치 및 그 제조방법은 제공하는 것이다.
도 1(a)는 종래기술에 따른 반도체 장치의 문제점을 설명하기 위한 도면,
도 1(b)는 종래기술에 따른 다른 반도체 장치의 문제점을 설명하기 위한 도면,
도 1(c)는 종래기술에 따른 또다른 반도체 장치의 문제점을 설명하기 위한 도면,
도 2는 본 발명의 일실시형태에 따른 반도체 장치의 구조의 단면도,
도 3(a)는 도 2에서의 CFRP(방열판)의 탄소섬유의 구조를 나타내는 평면도,
도 3(b)는 도 3(a)의 III-III선을 따른 구조의 단면도,
도 4는 도 2의 반도체 장치의 제조방법의 공정을 나타내는 단면도,
도 5는 도 4에 나타낸 공정에 이어지는 공정을 나타내는 단면도,
도 6은 도 2의 반도체 장치의 다른 제조방법의 공정을 나타내는 단면도이다.
(부호의 설명)
10, 10a . . . 반도체 장치
11 . . . 배선기판(패키지)
12 . . . 절연성 기재
13 . . . 배선패턴
14 . . . 반도체 소자(칩)
15 . . . 전극단자
16 . . . 이방성 도전막(ACF)
17 . . . 접착제
18 . . . 시트형상의 방열판(경화·성형된 CFRP)
18a . . . 프리프레그 형태의 CFRP
19 . . . 외부접속단자(땜납범프 또는 금범프)
21, 22 . . . 실장하는 반도체 칩을 덮는 외형에 따르는 틀
23a, 23b, 24 . . . 패키지의 외형에 따르는 틀
TH . . . 스루홀
상술한 종래기술의 과제를 해결하기 위해, 본 발명의 일형태에 의하면, 한쪽의 면에 배선패턴(interconnection pattern)이 형성된 상당히 편평한 배선기판(interconnection substrate)과,
반도체 소자의 전극단자가 상기 배선패턴에 전기적으로 접속되도록 상기 상당히 편평한 배선기판에 실장된 반도체 소자와,
그 반도체 소자를 덮도록 오목부를 가지는 시트형상으로 성형되어 상기 상당히 편평한 배선기판의 한쪽의 면에 접착된 방열판과,
상기 상당히 편평한 배선기판을 관통하여 상기 배선패턴에 전기적으로 접속되도록 상기 상당히 편평한 배선기판의 다른쪽의 면에 형성된 외부접속단자를 구비하고,
상기 방열판이 탄소섬유를 포함하는 내열성을 가지는 수지체로 이루어지는 것을 특징으로 하는 반도체 장치가 제공된다.
또한, 본 발명의 다른 형태에 의하면, 패키지의 외형에 따른 형상을 가지는 프리프레그 형태의 탄소섬유를 포함하는 내열성을 가지는 수지체를 준비하는 제1의 공정과,
상기 내열성의 수지체를 실장할 반도체 소자의 외형에 따르는 형상을 가지는 틀(型)에 넣어 가열·가압처리를 행하고, 내열성 수지체를 소요 형상으로 성형하는 제2의 공정과,
한쪽의 면에 배선패턴이 형성된 상당히 편평한 배선기판에, 반도체 소자의 한쪽 표면상에 형성된 전극단자가 상기 배선패턴에 전기적으로 접속되도록 반도체 소자를 실장하는 제3의 공정과,
상기 반도체 소자의 전극단자 형성면의 반대측의 면 및 상기 상당히 편평한 배선기판의 한쪽의 면에 접착제를 도포하는 제4의 공정과,
상기 상당히 편평한 배선기판 상에 위치한 내열성 수지체를, 패키지의 외형에 따르는 형상을 가지는 틀에 넣어 가열·가압처리를 행하는 제5의 공정과,
상기 상당히 편평한 배선기판의 다른쪽의 면에, 상기 상당히 편평한 배선기판을 관통하여 상기 배선패턴에 전기적으로 접속하도록 외부접속단자를 형성하는 제6의 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법이 제공된다.
또한, 본 발명의 또다른 형태에 의하면, 패키지의 외형에 따른 형상을 가지는 프리프레그 형태의 탄소섬유를 포함하는 내열성을 가지는 수지체를 준비하는 제1의 공정과,
한쪽의 면에 배선패턴이 형성된 상당히 편평한 배선기판 상에, 반도체 소자의 전극단자가 상기 배선패턴에 전기적으로 접속되도록 반도체 소자를 실장하는 제2의 공정과,
상기 상당히 편평한 배선기판의 한쪽 표면상에 위치한 내열성 수지체를, 패키지의 외형에 따르는 형상을 가지는 틀에 넣어 가열·가압처리를 행하고, 상기 수지체를 소요 형상으로 성형하여 상기 상당히 편평한 배선기판의 한쪽의 면 상에 내열성 수지체를 접착하는 제3의 공정과,
상기 상당히 편평한 배선기판의 다른쪽의 면에, 상기 상당히 편평한 배선기판을 관통하여 상기 배선패턴에 전기적으로 접속되도록 외부접속단자를 형성하는 제4의 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법이 제공된다.
본 발명에 관한 반도체 장치 및 그 제조방법에 의하면, 반도체 소자로부터 발생되는 열을 방열하기 위한 오목부를 가지는 시트형상의 방열판으로서, 탄소섬유를 포함하는 내열성을 가지는 성형된 수지체를 이용하고 있으므로, 필요로 하는 방열효과를 유지하는 한편, 방열용으로서 Cu나 Al판 등의 금속판 등과 같은 재료를 이용한 종래 기술의 경우와 비교하여 소형화(박형화) 및 경량화를 도모하는 것이 가능하게 된다.
본 발명의 다른 목적, 특징 및 이점은 첨부도면과 함께 이하의 상세한 설명으로부터 명백하게 될 것이다.
(발명의 실시의 형태)
본 발명에 따르는 실시예를 도면을 참조하여 이하 설명하기로 한다.
도 2는 본 발명의 일실시형태에 따른 반도체 장치의 단면적인 구조를 나타낸 것이다.
본 실시형태에 따른 반도체 장치(10)는 기본적으로는 반도체 패키지로서 공급되는 상당히 편평한 배선기판(11)과, 이 패키지(배선기판)(11)에 실장된 반도체 소자(칩)(14)와, 이 반도체 칩(14)을 덮도록 배선기판(11)에 도포된 오목부를 가지는 시트형상의 방열판(18)과, 상기 반도체 장치(10)의 외부접속단자로서 공급되는 땜납범프(19)를 구비하고 있다.
배선기판(11)은 절연성 기재(12)의 한쪽의 면(도 2에서는 상측면)에 소요 형상으로 형성된 배선패턴(13)을 구비하고 있다. 또한, 절연성 기재(12)의 다른쪽의 면(도 2에서는 하측면)에, 땜납범프가 절연성 기재(12)를 통하여 배선패턴(13)에 접속되도록 땜납범프(외부접속단자(19))가 설치되어 있다. 이 땜납범프는 상기 반도체 장치(10)를 마더보드 등의 실장용 기판에 실장하기 위해 이용된다.
도 2에서는 배선기판(11)의 한쪽의 면에만 배선패턴(13)이 형성되어 있지만,이것에 한정되지 않고, 배선기판(11)의 각 면에 배선패턴(13)을 형성한 것을 이용하여도 좋다. 다만 이 경우에는 배선기판(11)의 하면에 형성되는 배선패턴이 노출하므로, 하면의 배선패턴을 외부로부터 보호하기 위해 솔더레지스트 등의 보호막을 적절하게 형성할 필요가 있다.
배선기판(11)으로서는, 예컨대 폴리이미드 수지필름이나 에폭시 수지필름 등의 절연성의 수지필름의 표면에 동(Cu)의 배선패턴이 형성된 것이 이용된다. 구체적인 예로서는, 폴리이미드 수지필름과 그 편면에 패터닝으로 형성된 동(Cu)박을 구비하는 TAB테이프를 이용할 수 있다.
또한, 반도체 칩(14)은 그 전극단자(15)가 배선기판(11)의 배선패턴(13)에 전기적으로 접속되도록 플립칩 본딩(flip chip bonding)으로 실장되어 있다. 본 실시의 형태에서는 이 플립칩본딩으로서 이방성 도전막(ACF)(16)을 이용한 ACF본딩을 행하고 있다. 이 ACF(16)로서는, 예컨대 은(Ag)필러(fillers) 등의 전기 도전성입자를 함유하는 에폭시 수지 등의 열경화성 수지(thermosetting resin)가 이용된다.
또한, 17은 방열판(18)을 배선기판(11)에 접착하기 위한 접착제를 나타내고, 도 2에서는 배선기판(11)의 배선패턴(13)이 형성되어 있는 측과 반도체칩(14)의 뒷면(전극단자(15)이 설치되어 있는 측과 반대측의 면)에 각각 접착제(17)가 도포되어 있다. 접착제(17)로서는 후술하는 바와 같이, 열경화성 수지 등의 절연성의 재료 또는 Ag페이스트 등의 전기 도전성의 재료가 필요에 따라서 적절하게 이용된다.
본 실시의 형태에서는 반도체 장치(10)의 박형화를 도모하기 위해, 반도체 칩(14)의 두께가 가급적으로 얇은 것을 사용하고 있다. 현재 기술에서는 반도체 칩으로서 대략 50㎛ ∼ 100㎛ 정도의 두께의 것이 제공되고 있고, 이러한 반도체 칩이라면 기판에 실장하는 것은 기술적으로 충분히 가능하다. 이것을 고려하여 본 실시형태에서는 반도체 칩(14)으로서 두께가 50㎛ 정도의 얇은 것을 사용하고 있다.
본 실시형태에 따른 반도체 장치(10)는, 오목부를 가지는 시트형상의 방열판(18)이 탄소섬유를 포함하는 내열성을 가지는 성형된 수지체에 의해 구성되어 있는 것을 특징으로 한다. 이와 같은 탄소섬유로 보강된 수지체를 이하, CFRP(Carbon Fiber Reinforced Plastic)이라고 한다. 방열판(18)으로서는, 예컨대 폴리아크릴로니트릴(PAN)을 원료로 하는 PAN계(PAN-based) 탄소섬유 또는, 콜타르(coal tar) 등과 같은 재료를 증류할 때에 얻어지는 피치를 원료로 하는 피치계(pitch-based) 탄소섬유를 보강재로 하여, 이 보강재에 에폭시 수지 등의 열경화성 수지를 함침시켜 반경화된 B스테이지(B-stage) 상태로 한 접착시트(즉, 프리프레그 형태의 CFRP)를 가열·가압처리에 의해 경화된 접착시트로 형성된다.
이 시트형상의 방열판(즉, 경화되어 성형된 CFRP)(18)은 그 기능을 효과적으로 수행하기 위해 연구가 이루어지고 있다. 도 3(a) 및 (b)에 그 예를 나타낸다.
도 3(a)는 CFRP(방열판(18))의 탄소섬유의 구조를 나타낸 평면도, (b)는 (a)의 A-A'선을 따라 단면적으로 본 구조를 나타내고 있다.
CFRP(방열판(18))의 보강재는 도 3(a), (b)에 도시한 바와 같이, 탄소섬유가 xy 방향(즉 배선기판(11)의 면과 평행한 방향)으로 연장하도록, 탄소섬유를 엮어 형성되어 있다. 탄소섬유로서, 예컨대 PAN계의 것을 이용하는 경우, 이 xy방향의 열전도율의 계수는 40∼45[W/m·K]이고, 한편 이 xy방향과 직교하는 방향(z방향)의열전도율의 계수는 1 ∼ 2[W/m·K]정도에 지나지 않는다. 즉, 탄소섬유가 연장하는 방향(xy방향)의 열전도율의 계수는 비교적 크다. 따라서, 도 3(a) 및 (b)에 도시한 바와 같이 xy방향으로 연장하도록 탄소섬유를 엮는 것으로, 방열판(18)으로서의 기능을 효과적으로 수행할 수 있다.
또한, 도 3(a) 및 (b)에서는 탄소섬유가 x,y의 양방향으로 연장하도록 탄소섬유를 엮고 있지만, 탄소섬유의 방향은 x,y의 어느 한 방향만으로 연장하여도 좋고, 또는 xy 면내의 임의의 방향으로 하여도 좋다.
이하, 본 실시형태의 반도체 장치(10)를 제조하는 방법의 일예에 대하여 도 4 및 도 5를 참조하면서 설명한다.
도 4는 반도체 장치(10)의 제조방법의 공정을 나타내는 단면도, 도 5는 도 4에 나타내는 공정에 이어지는 공정을 나타내는 단면도이다.
우선 최초의 공정에서는 (도 4(a)참조), 패키지(상당히 편평한 배선기판)(11)의 외형에 따른 형상을 가지는 프리프레그 형태의 CFRP(18a)를 준비한다.
이 프리프레그 형태의 CFRP(18a)는, 미리 소정의 폭으로 프리프레그 형태의 CFRP가 감겨진 롤(미도시됨)에서, 당해 프리프레그형태의 CFRP가 풀려져 도면(도 4(a)중 화살표로 나타내는 바와 같이 반송되어 오는 과정에 있어서, 도 (4a)에 파선으로 나타내는 바와 같이 소정의 길이단위로 커트하는 것에 의해 얻어진다.
프리프레그 형태의 CFRP(18a)의 보강재는 탄소섬유가 배선기판(11)의 면과 평행한 복수의 방향으로 연장하도록 탄소섬유를 엮어 형성되어 있다(도 3(a), (b)참조).
다음의 공정에서는 (도 4(b) 참조), 실장할 반도체 칩(14)을 덮는 외형에 따르는 볼록형의 하형(下型)(21)과 이것(하형의 볼록형상)에 감합하는 오목형의 상형(上型)(22)을 이용하여, 프리프레그 형태의 CFRP(18a)의 성형을 행한다. 즉, 하형(21)의 위에 프리프레그 형태의 CFRP(18a)를 배치하고, 상형(22)을 이용하여 150℃ 전후의 온도에서 가열함과 동시에, 도 4(b)에서 화살표로 나타내는 바와 같이 가압한다. 이것에 의해 프리프레그 형태의 CFRP(18a)를 소정의 형상을 따라 경화하고, 일예로서 캡형태로 성형된다. 이와 같이 하여 성형된 CFRP(즉, 시트형상의 방열판(18))은 두께가 100㎛ 정도로 선정된다.
이후, 성형된 방열판(18)을 형(하형(21) 및 상형(22))으로부터 인출된다.
다음의 공정에서는 (도 4(c) 참조), 한쪽의 면에 배선패턴(13)이 형성된 상당히 편평한 배선기판(11)에 금(Au)범프로 이루어지는 전극단자(15)가 배선패턴(13)에 전기적으로 접속되도록 반도체 칩(14)을 실장한다. 이 실장은 플립칩 본딩에 의해 행하고, 더욱 특정적으로는 이방성 도전막(ACF)(16)을 이용한 ACF본딩은 플립칩 본딩으로서 채용된다. 반도체 칩(14)에 대해서는 상술한 바와 같이 두께가 50㎛ 정도의 얇은 것을 사용한다.
또한, 상당히 편평한 배선기판(11)은 이하와 같이 하여 제작되어 얻어진다. 우선, 접착제층(미도시됨)이 형성된 두께가 20㎛ 정도의 폴리이미드 수지필름(절연성 기재(12)를 준비한다. 이 폴리이미드 수지필름의 필요한 장소에, 레이저 가공 또는 프레스가공에 의해 스루홀(TH)을 형성한 후, 접착제층에 의해 두께 12㎛ 정도의 동(Cu)박을 폴리이미드 수지필름의 위에 열프레스 접착으로 도포하고, 그후 동(Cu)박에 포토에칭을 행하여 배선패턴(13)을 형성한다.
또한, 반도체 칩(14)을 실장하는 공정(도 4(c)의 공정)과, 프리프레그 형태의 CFRP(18a)를 성형(경화)하여 시트형상의 방열판(18)으로 제작하는 공정(도 4(a) 및 (b)의 공정)은 그 순서를 역으로 해도 좋다.
다음의 공정에서는 (도 5(a) 참조), 배선기판(11)의 배선패턴(13)이 형성되어 있는 측과 반도체 칩(14)의 뒷면(전극단자(15)이 설치되어 있는 측과 반대측의 면)에 각각 접착제(17)를 도포한다.
이 접착제(17)로서는, 상술한 바와 같이 절연성의 재료 또는 전기 도전성의 재료가 이용되고 있지만, 전기 도전성의 재료를 이용한 경우에는, 신호용의 배선패턴(13)이 전기적으로 단락되지 않도록 구조를 배열할 필요가 있다. 예컨대, 방열판(18)을 또한 그라운드플레인(ground plane)으로서 사용하는 경우, 반도체 칩(14)의 뒷면과 방열판(18)과의 사이 및 그라운드용의 배선패턴(13)과 방열판(18)과의 사이에는 전기 도전성의 접착제를 이용하며, 다른 부분의 접착제로는 절연성의 재료를 이용할 필요가 있다.
다음의 공정에서는 (도 5(b)참조), 패키지의 외형에 따르는 오목형의 하형(저면 반분체(23a) 및 측면 반분체(23b))과 이 하형(23a, 23b)의 개구부에 감합하는 오목형의 상형(24)을 이용하여 성형된 CFRP(시트형상의 방열판(18))은 배선기판(11)상에 접착된다. 즉, 하형(23a, 23b)의 개구부내에 배선기판(11)을 접착제(17)가 도포되어 있는 측을 위로 하여 배치하고, 또 그 배선기판(11)위에 시트형상의 방열판(18)을 겹쳐 배치하고, 그 다음 상형(24)을 이용하여 150℃ 전후의 온도에서 가열함과 동시에 도 5(b)에 화살표로 나타내는 바와 같이 배선기판(11)과 방열판(18)을 가압한다. 이것에 의해 성형된 시트형상의 방열판(18)이 배선기판(11)상에 접착된다.
이후, 방열판(18)이 접착된 배선기판(11)을 틀(하형(23a, 23b) 및 상형(24))으로부터 인출한다.
최후의 공정에서는 (도 5(c)참조), 배선기판(11)의 다른쪽의 면(방열판(18)이 접착되어 있는 측과 반대측의 면)에, 배선기판(11)상의 배선패턴(13)에 전기적으로 접속되도록 땜납범프(외부접속단자)(19)를 형성한다.
즉, 배선기판(11)에 형성된 스루홀(TH)내에 지름이 300㎛ 정도의 땜납볼을 배치하고, 그리고 나서 리플로(reflowing)에 의해 접합한다. 이것에 의해 땜납볼이 스루홀(TH)안을 채우고, 배선패턴(13)에 전기적으로 접속되어, 절연성 기재(12)의 하면측에서 볼형상으로 돌출한 땜납범프(19)가 형성된다.
또한, 특히 도시는 하고 있지 않지만, 스루홀(TH)내에 땜납볼을 배치하기 전에, 땜납의 습윤성(wettability)을 향상시키기 위해, 스루홀(TH)내의 내벽에 Cu도금과 같은 방법에 의한 도체피막을 형성하도록 하면 바람직하다.
이상 설명한 바와 같이, 본 실시형태에 관한 반도체 장치(10) 및 그 제조방법에 의하면, 반도체 칩(14)으로부터 발생되는 열을 방열하기 위한 방열판(18)으로서 시트형상의 CFRP를 이용하고 있으므로, 기대되는 방열효과를 유지하는 한편, 방열기구로서 Cu나 Al판이나 금속판 등과 같은 재료를 이용한 종래기술(도 1(c) 참조)과 비교하여, 소형화(박형화) 및 경량화를 도모할 수 있다.
게다가, CFRP(방열판(18))의 탄소섬유가, 열전도율계수가 비교적 큰 xy방향(즉 배선기판(11)의 면과 평행한 방향)으로 탄소섬유가 연장하도록 엮여 있으므로, 방열효과를 유효하게 나타낼 수 있습니다.
또한, 본 실시형태에 관한 제조방법에서는 프리프레그 형태의 CFRP(18a)를 소요 형상으로 커트한 후, 가열·가압처리를 행하여 성형(경화)하는 것으로 방열판(18)을 제작하고 있다. 이 커트처리와 성형처리의 순서를 역으로 하면 문제가 발생한다. 즉, 성형(경화)공정 후에, 커트처리를 행하면, 커트한 CFRP의 단면에 카본입자가 발생하여 CFRP가 오염된다고 하는 문제가 있다. 본 실시형태에서는 커트처리에 의해 이러한 카본입자가 발생하여도, 그 후의 가열처리에 의해 CFRP(18a)의 단면이 수지로 덮이므로, 이러한 문제는 발생하지 않는다.
상술한 실시형태에서는, 반도체 장치(10)를 제조하는 방법으로서, 프리프레그 형태의 CFRP(18a)를 목적하는 형상으로 성형한 후(방열판(18)), 반도체 칩(14)이 실장된 배선기판(11)에 방열판(18)을 접착하여 반도체 장치(10)를 제작하는 경우, 즉 CFRP(18a)를 성형하는 공정과, 방열판(18)을 배선기판(11)에 접착하는 공정을 다른 공정으로 한 경우에 대하여 설명하였지만, 상기 반도체 장치(10)의 제조방법은 이것에 한정되지 않는 것은 물론이다.
예컨대, 프리프레그 형태의 CFRP(18a)를 목적하는 형상으로 성형하면서, 반도체 칩(14)이 실장된 배선기판(11)에 접착하도록 해도 좋다. 이러한 반도체 장치(10)의 제조방법의 일예는 도 6에 나타낸다.
우선 최초의 공정에서는 (도 (6a)참조), 도 4(a)의 공정에서 행한 처리와 마찬가지로 하여, 패키지(상당히 편평한 배선기판)(11)의 외형에 따른 형상을 가지는 프리프레그 형태의 CFRP(18a)를 준비한다.
다음의 공정에서는 (도 6(b) 참조), 도 4(c)의 공정에서 행한 처리와 마찬가지로 하여 반도체 칩(14)의 전극단자(15)가 배선패턴(13)에 전기적으로 접속되도록 반도체 칩(14)을 ACF본딩에 의해 배선기판(11) 상에 실장한다.
또한, 반도체칩(14)을 실장하는 공정(도 6(b)의 공정)과, 프리프레그 형태의 CFRP(18a)를 준비하는 공정(도 6(a)의 공정)과는 그 순서를 역으로 해도 좋다.
다음의 공정에서는 (도 6(c) 참조), 패키지의 외형에 따르는 오목형의 하형(저면 반분체(23a) 및 측면 반분체(23b))와 이 하형(23a, 23b)의 개구부에 감합하는 오목형의 상형(24)을 이용하여, 프리프레그 형태의 CFRP(18a)의 성형과 배선기판(11)상으로의 접착을 동시에 행한다. 즉, 하형(23a, 23b)의 개구부에 배선기판(11)을 반도체 칩(14)이 실장되어 있는 측을 위로 하여 배치하고, 또 그 배선기판(11)상에 프리프레그 형태의 CFRP(18a)를 겹쳐 배치하며, 그 다음, 상형(24)을 이용하여 150℃ 전후의 온도에서 가열함과 동시에 도 6(c)에 화살표로 나타내는 바와 같이 배선기판(11)과 CFRP(18a)를 가압한다. 이것에 의해, 프리프레그 형태의 CFRP(18a)가 반도체 칩(14)의 외형을 덮는 캡형상과 같은 형상으로 경화되어, 배선기판(11)상에 접착된다.
이후, 경화·성형된 CFRP(18a)(오목부를 가지는 시트형상의 방열판(18))에 접착된 배선기판(11)을 틀(하형(23a, 23b) 및 상형(24))로부터 인출한다.
최후의 공정에서는(도 6(d) 참조), 도 5(c)의 공정에서 행한 처리와 마찬가지로 하여, 배선기판(11)의 다른쪽의 면(방열판(18)이 접착되어 있는 측과 반대측의 면)에, 배선기판(11)의 배선패턴(13)에 전기적으로 접속되도록, 땜납범프(외부접속단자)(19)를 형성한다. 상술한 공정에 의해 본 제조방법에 따른 반도체 장치(10a)가 제작된다.
본 제조방법에 의하면, 도 6(c)의 공정에서 가열·가압처리를 행한 때에 프리프레그 형태의 CFRP(18a)는 접착제로서 기능하므로, 프리프레그 형태의 CFRP(18a)의 성형(경화)과 배선기판(11)상으로의 접착을 동시에 행할 수 있다. 즉, 도 4 및 도 5에 나타내는 제조방법과 비교하여 제조공정을 더 간략화할 수 있다. 또한, 본 제조방법은 도 4 및 도 5에 나타내는 제조방법에서 이용한 바와 같은 접착제(17)가 필요없다.
또한, 상술한 실시형태에서는 배선기판(11)으로서 폴리이미드수지 등의 절연성의 수지필름과 그 표면에 형성된 동(Cu)박의 배선패턴을 구비하는 가요성(플렉시블)기판을 이용한 경우에 대하여 설명하였지만, 배선기판(11)의 형태는 이것에 한정되지 않는 것은 물론이다. 예컨대, 빌드업 다층배선기판 등에서 일반적으로 이용되고 있는 유리 에폭시수지 기판, 유리 BT수지 기판 등의 강성(剛性)(리지드)기판을 배선기판(11)으로서 이용하여도 좋다.
또, 상술한 실시형태에서는 배선기판(11)의 제작에 있어서, 절연성기재(12)에 스루홀(TH)을 형성하고 나서 배선패턴(13)을 형성하는 경우에 관하여 설명하였지만, 절연성 기재(12)의 종류나 형태에 따라서는 배선패턴(13)을 형성한 후에 스루홀(TH)을 형성하여도 좋다.
게다가, 상술한 실시형태에서는 외부접속단자로서 땜납범프(19)를 이용한 경우에 대하여 설명하였지만, 외부접속단자의 재료나 형태는 이것에 한정되지 않는 것은 물론이다. 예컨대, 땜납범프(19)에 대신하여 금(Au)범프를 이용하여도 좋고, 또한 그밖에 핀의 형태로 하는 것도 가능하다.
예컨대, 상대적으로 지름이 큰 머리부(頭部)를 가지는 T자형상의 핀을 외부접속단자로서 이용하는 경우, 핀의 접합은 이하와 같이 행한다. 우선, 배선기판(11)의 절연성 기재(12)의 하면으로부터 노출하는 배선패턴(13)의, 외부접속단자 형성부분에 적량의 땜납페이스트를 얹고, 다음에 T자형상의 핀의 머리부를 상기 땜납페이스트 위에 배치한다. 그리고 나서, 리플로에 의해 땜납페이스트를 고정하여 핀을 접합한다.
본 발명은 특정적으로 개시된 상기 실시예에 한정되는 것은 아니며, 본 발명의 범위를 일탈하지 않는 한 변형 및 수정이 가능한 것은 물론이다.
이상 설명한 바와 같이 본 발명에 의하면, 보강재로서 탄소섬유를 포함하는 내열성을 가지는 성형된 수지체를 방열판으로서 이용하는 것에 의해, 필요로 하는 방열효과를 유지함과 동시에, 소형화(박형화) 및 경량화를 도모하는 것이 가능하게 된다.

Claims (5)

  1. 한쪽의 면에 배선패턴(13)이 형성된 상당히 편평한 배선기판(11)과,
    반도체 소자의 전극단자(15)가 상기 배선패턴에 전기적으로 접속되도록 상기 상당히 편평한 배선기판(11)에 실장된 반도체 소자(14)와,
    상기 상당히 편평한 배선기판(11)을 관통하여 상기 배선패턴에 전기적으로 접속되도록 상기 상당히 편평한 배선기판(11)의 다른쪽의 면에 형성된 외부접속단자(19)를 구비하는 반도체 장치(10)로서,
    방열판(18)이 상기 반도체 소자를 덮는 오목부를 가지는 시트형상으로 형성되어 상기 상당히 편평한 배선기판(11)의 상기 한쪽의 면에 접착되고,
    상기 방열판이 탄소섬유(carbon fibers)를 포함하는 내열성을 가지는 수지체로 이루어지는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 탄소섬유가 상기 상당히 편평한 배선기판(11)의 면과 평행한 복수의 방향으로 연장하도록, 상기 탄소섬유가 엮여 있는 것을 특징으로 하는 반도체 장치.
  3. 패키지의 외형에 따른 형상을 가지는 프리프레그 형태의 탄소섬유를 포함하는 내열성을 가지는 수지체(18a)를 준비하는 제1의 공정과,
    상기 내열성의 수지체를, 실장할 반도체 소자(14)의 외형에 따르는 형상을가지는 틀(21 및 22)에 넣어 가열·가압처리를 행하고, 소요 형상으로 성형하는 제2의 공정과,
    한쪽의 면에 배선패턴(13)이 형성된 상당히 편평한 배선기판(11)에, 반도체 소자의 표면상에 형성된 전극단자(15)가 상기 배선패턴에 전기적으로 접속되도록 상기 반도체 소자를 실장하는 제3의 공정과,
    상기 반도체 소자의 전극단자형성면의 반대측의 면 및 상기 상당히 편평한 배선기판(11)의 상기 한쪽의 면에 접착제(17)를 도포하는 제4의 공정과,
    상기 상당히 편평한 배선기판(11)의 상기 한쪽면에 위치된 상기 내열성 수지체를, 패키지의 외형에 따른 형상을 가지는 틀(23a, 23b 및 24)에 넣어 가열·가압처리를 행하는 제5의 공정과,
    상기 상당히 편평한 배선기판(11)의 다른쪽의 면에, 상기 상당히 편평한 배선기판을 관통하여 상기 배선패턴에 전기적으로 접속되도록 외부접속단자(19)를 형성하는 제6의 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 패키지의 외형에 따른 형상을 가지는 프리프레그 형태의 탄소섬유를 포함하는 내열성을 가지는 수지체(18a)를 준비하는 제1의 공정과,
    한쪽의 면에 배선패턴(13)이 형성된 상당히 편평한 배선기판(11)의 한쪽면에, 반도체 소자의 전극단자(15)가 상기 배선패턴에 전기적으로 접속되도록 반도체 소자(14)를 실장하는 제2의 공정과,
    상기 상당히 편평한 배선기판(11) 상에 위치된 상기 내열성의 수지체를, 패키지의 외형에 따르는 형상을 가지는 틀(23a, 23b 및 24)에 넣어 가열·가압처리를 행하고, 상기 내열성의 수지체를 소요 형상으로 성형하여 상기 상당히 편평한 배선기판(11)의 상기 한쪽의 면에 접착하는 제3의 공정과,
    상기 상당히 편평한 배선기판(11)의 다른쪽의 면에, 상기 상당히 편평한 배선기판(11)을 관통하여 상기 배선패턴에 전기적으로 접속되도록 외부접속단자(19)를 형성하는 제4의 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제3항 또는 제4항에 있어서,
    상기 탄소섬유가 상기 상당히 편평한 배선기판(11)의 한면과 평행한 복수의 방향으로 연장하도록, 상기 탄소섬유가 엮어진 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020010002822A 2000-01-24 2001-01-18 탄소섬유가 보강된 수지체를 오목부가 있는 방열판으로서구비하는 반도체 장치 Ceased KR20010076329A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-14809 2000-01-24
JP2000014809A JP2001210761A (ja) 2000-01-24 2000-01-24 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR20010076329A true KR20010076329A (ko) 2001-08-11

Family

ID=18542206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010002822A Ceased KR20010076329A (ko) 2000-01-24 2001-01-18 탄소섬유가 보강된 수지체를 오목부가 있는 방열판으로서구비하는 반도체 장치

Country Status (5)

Country Link
US (2) US6713863B2 (ko)
EP (1) EP1120830B1 (ko)
JP (1) JP2001210761A (ko)
KR (1) KR20010076329A (ko)
DE (1) DE60140093D1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765478B1 (ko) * 2005-08-12 2007-10-09 삼성전자주식회사 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
KR100824250B1 (ko) * 2005-08-01 2008-04-24 엔이씨 일렉트로닉스 가부시키가이샤 금속 리드 부재를 피쳐링하는 반도체 패키지

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3446826B2 (ja) * 2000-04-06 2003-09-16 沖電気工業株式会社 半導体装置及びその製造方法
US6737298B2 (en) * 2002-01-23 2004-05-18 St Assembly Test Services Ltd Heat spreader anchoring & grounding method & thermally enhanced PBGA package using the same
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
JP2003309228A (ja) * 2002-04-18 2003-10-31 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6750552B1 (en) * 2002-12-18 2004-06-15 Netlogic Microsystems, Inc. Integrated circuit package with solder bumps
TWI233190B (en) * 2003-02-11 2005-05-21 Via Tech Inc Structure of chip package and process thereof
US7239024B2 (en) * 2003-04-04 2007-07-03 Thomas Joel Massingill Semiconductor package with recess for die
TWI315094B (en) * 2003-04-25 2009-09-21 Advanced Semiconductor Eng Flip chip package
JP3786103B2 (ja) * 2003-05-02 2006-06-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US6821816B1 (en) * 2003-06-13 2004-11-23 Delphi Technologies, Inc. Relaxed tolerance flip chip assembly
US6875636B2 (en) * 2003-07-14 2005-04-05 Delphi Technologies, Inc. Wafer applied thermally conductive interposer
TWI376756B (en) * 2003-07-30 2012-11-11 Taiwan Semiconductor Mfg Ground arch for wirebond ball grid arrays
US7012326B1 (en) 2003-08-25 2006-03-14 Xilinx, Inc. Lid and method of employing a lid on an integrated circuit
JP3929966B2 (ja) * 2003-11-25 2007-06-13 新光電気工業株式会社 半導体装置及びその製造方法
JP4641423B2 (ja) 2004-02-18 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2005114730A1 (ja) * 2004-05-20 2005-12-01 Spansion Llc 半導体装置の製造方法および半導体装置
TWI259566B (en) * 2004-08-31 2006-08-01 Via Tech Inc Exposed heatsink type semiconductor package and manufacture process thereof
TW200636954A (en) * 2005-04-15 2006-10-16 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package and fabrication method thereof
JP4208863B2 (ja) * 2005-06-30 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
JP2007042719A (ja) 2005-08-01 2007-02-15 Nec Electronics Corp 半導体装置
US7388284B1 (en) 2005-10-14 2008-06-17 Xilinx, Inc. Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit
US7416923B2 (en) * 2005-12-09 2008-08-26 International Business Machines Corporation Underfill film having thermally conductive sheet
JP2007184351A (ja) 2006-01-05 2007-07-19 Nec Electronics Corp 半導体装置及びその製造方法
US20080001277A1 (en) * 2006-06-30 2008-01-03 Tsrong Yi Wen Semiconductor package system and method of improving heat dissipation of a semiconductor package
JP2008153305A (ja) * 2006-12-14 2008-07-03 Nec Electronics Corp 半導体装置
TWI379363B (en) * 2007-04-24 2012-12-11 United Test & Assembly Ct Lt Bump on via-packaging and methodologies
US7906857B1 (en) 2008-03-13 2011-03-15 Xilinx, Inc. Molded integrated circuit package and method of forming a molded integrated circuit package
JP2009290118A (ja) * 2008-05-30 2009-12-10 Toshiba Corp 電子機器
US20100052156A1 (en) * 2008-08-27 2010-03-04 Advanced Semiconductor Engineering, Inc. Chip scale package structure and fabrication method thereof
US8097944B2 (en) * 2009-04-30 2012-01-17 Infineon Technologies Ag Semiconductor device
US8362607B2 (en) * 2009-06-03 2013-01-29 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid
US8362609B1 (en) 2009-10-27 2013-01-29 Xilinx, Inc. Integrated circuit package and method of forming an integrated circuit package
FR2957192B1 (fr) * 2010-03-03 2013-10-25 Hispano Suiza Sa Module electronique de puissance pour un actionneur pour aeronef
JP5572890B2 (ja) * 2010-06-08 2014-08-20 ミヨシ電子株式会社 半導体モジュールおよび半導体装置
US8810028B1 (en) 2010-06-30 2014-08-19 Xilinx, Inc. Integrated circuit packaging devices and methods
JP2012033559A (ja) 2010-07-28 2012-02-16 J Devices:Kk 半導体装置
JP5955500B2 (ja) * 2010-10-25 2016-07-20 稔之 新井 放熱構造
US9072199B2 (en) 2010-12-27 2015-06-30 Src, Inc. Thermal transfer component, apparatus and method including thermally conductive frame penetrated by thermally conductive plug
JP2012164846A (ja) * 2011-02-08 2012-08-30 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、及び表示装置
US10109591B1 (en) * 2011-06-27 2018-10-23 Amkor Technology, Inc. Integrated shield package and method
JP6119950B2 (ja) * 2011-12-02 2017-04-26 ナガセケムテックス株式会社 中空構造電子部品
JP5987358B2 (ja) * 2012-03-01 2016-09-07 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
JP6008582B2 (ja) * 2012-05-28 2016-10-19 新光電気工業株式会社 半導体パッケージ、放熱板及びその製造方法
KR101989516B1 (ko) 2012-09-24 2019-06-14 삼성전자주식회사 반도체 패키지
CN104576568A (zh) * 2013-10-15 2015-04-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9559064B2 (en) * 2013-12-04 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in package-on-package structures
KR102186203B1 (ko) 2014-01-23 2020-12-04 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
JP2016092300A (ja) * 2014-11-07 2016-05-23 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
FR3053526B1 (fr) 2016-07-01 2018-11-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication collective de dispositifs electroniques et dispositif electronique
FR3079068B1 (fr) * 2018-03-13 2023-05-26 St Microelectronics Grenoble 2 Dispositifs electroniques et procedes de fabrication
JP7265321B2 (ja) * 2018-06-21 2023-04-26 デクセリアルズ株式会社 半導体装置及び半導体装置の製造方法
EP3719841B1 (en) * 2019-04-01 2022-02-16 Detection Technology Oy Radiation sensor element and method
CN115181505B (zh) * 2022-07-12 2024-02-27 东莞市兆科电子材料科技有限公司 导热垫片及其制备方法
WO2025094923A1 (ja) * 2023-11-02 2025-05-08 ローム株式会社 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476716A (en) * 1988-10-17 1995-12-19 The Dexter Corporation Flame retardant epoxy molding compound, method and encapsulated device
JPH05209157A (ja) 1992-01-29 1993-08-20 Nec Corp 電子デバイス用接着剤
US5523260A (en) 1993-08-02 1996-06-04 Motorola, Inc. Method for heatsinking a controlled collapse chip connection device
US6347037B2 (en) * 1994-04-28 2002-02-12 Fujitsu Limited Semiconductor device and method of forming the same
US5415906A (en) * 1994-05-18 1995-05-16 Denki Kagaku Kogyo Kabushiki Kaisha Heat resistant electrically conductive plastic sheet and container
US5873973A (en) * 1995-04-13 1999-02-23 Northrop Grumman Corporation Method for single filament transverse reinforcement in composite prepreg material
USH1699H (en) 1995-10-31 1997-12-02 The United States Of America As Represented By The Secretary Of The Navy Thermal bond system
US5834337A (en) 1996-03-21 1998-11-10 Bryte Technologies, Inc. Integrated circuit heat transfer element and method
JP3097644B2 (ja) * 1998-01-06 2000-10-10 日本電気株式会社 半導体装置接続構造及び接続方法
CN1236982A (zh) * 1998-01-22 1999-12-01 株式会社日立制作所 压力接触型半导体器件及其转换器
JP2000012749A (ja) 1998-06-24 2000-01-14 Sumitomo Metal Mining Co Ltd 半導体パッケージ用放熱板
US6093961A (en) * 1999-02-24 2000-07-25 Chip Coolers, Inc. Heat sink assembly manufactured of thermally conductive polymer material with insert molded metal attachment
US6215180B1 (en) * 1999-03-17 2001-04-10 First International Computer Inc. Dual-sided heat dissipating structure for integrated circuit package
JP2000281802A (ja) * 1999-03-30 2000-10-10 Polymatech Co Ltd 熱伝導性成形体およびその製造方法ならびに半導体装置
US6288900B1 (en) * 1999-12-02 2001-09-11 International Business Machines Corporation Warpage compensating heat spreader
US6727422B2 (en) * 2000-09-18 2004-04-27 Chris Macris Heat sink/heat spreader structures and methods of manufacture
US6512295B2 (en) * 2001-03-01 2003-01-28 International Business Machines Corporation Coupled-cap flip chip BGA package with improved cap design for reduced interfacial stresses

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824250B1 (ko) * 2005-08-01 2008-04-24 엔이씨 일렉트로닉스 가부시키가이샤 금속 리드 부재를 피쳐링하는 반도체 패키지
KR100765478B1 (ko) * 2005-08-12 2007-10-09 삼성전자주식회사 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
US7435914B2 (en) 2005-08-12 2008-10-14 Samsung Electronics Co., Ltd. Tape substrate, tape package and flat panel display using same

Also Published As

Publication number Publication date
EP1120830A2 (en) 2001-08-01
EP1120830B1 (en) 2009-10-07
US6713863B2 (en) 2004-03-30
US20010009302A1 (en) 2001-07-26
DE60140093D1 (de) 2009-11-19
JP2001210761A (ja) 2001-08-03
US20040166609A1 (en) 2004-08-26
EP1120830A3 (en) 2002-05-22
US6864120B2 (en) 2005-03-08

Similar Documents

Publication Publication Date Title
KR20010076329A (ko) 탄소섬유가 보강된 수지체를 오목부가 있는 방열판으로서구비하는 반도체 장치
JP2981141B2 (ja) グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法
US6544428B1 (en) Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
JP3661444B2 (ja) 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
US11152293B2 (en) Wiring board having two insulating films and hole penetrating therethrough
US20080067666A1 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
US20190214349A1 (en) Electronic package and method for fabricating the same
KR101154644B1 (ko) 방열회로기판 및 그의 제조 방법
JP3946659B2 (ja) 高放熱型プラスチックパッケージ及びその製造方法
US20020124955A1 (en) Attachment of a heat spreader for fabricating a cavity down plastic chip carrier
US20030102117A1 (en) Heat radiation fin using a carbon fiber reinforced resin as heat radiation plates standing on a substrate
US20040262746A1 (en) High-density chip scale package and method of manufacturing the same
KR20030085449A (ko) 개량된 플립 칩 패키지
KR101081261B1 (ko) 방열회로기판 및 그의 제조 방법
KR101134794B1 (ko) 방열회로기판 및 그의 제조 방법
JP4590294B2 (ja) 三次元成形回路部品の製造方法
JP3101043B2 (ja) プラスチックｉｃチップキャリア及びその製造方法
JP2001168226A (ja) 半導体パッケージ及び半導体装置
JP4452964B2 (ja) 半導体搭載用基板の製造法並びに半導体パッケージの製造法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010118

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020930

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20030529

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20020930

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I