JP2003309228A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003309228A JP2003309228A JP2002116393A JP2002116393A JP2003309228A JP 2003309228 A JP2003309228 A JP 2003309228A JP 2002116393 A JP2002116393 A JP 2002116393A JP 2002116393 A JP2002116393 A JP 2002116393A JP 2003309228 A JP2003309228 A JP 2003309228A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- semiconductor
- semiconductor wafer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229920005989 resin Polymers 0.000 claims abstract description 56
- 239000011347 resin Substances 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 6
- 239000003822 epoxy resin Substances 0.000 claims description 19
- 229920000647 polyepoxide Polymers 0.000 claims description 19
- 239000000049 pigment Substances 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims 2
- 239000004593 Epoxy Substances 0.000 abstract description 3
- 230000007257 malfunction Effects 0.000 abstract 1
- 239000002390 adhesive tape Substances 0.000 description 5
- 238000005507 spraying Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 外部からの光を遮断し、これによる回路の誤
動作を防ぐＣＳＰ型半導体装置を提供する。 【構成】 半導体チップの、回路を形成していない面で
ある、側面や裏面に、シリコン系樹脂や、エポキシ系樹
脂や、金属などの遮光性材料を付着させたＣＳＰ型半導
体装置。
動作を防ぐＣＳＰ型半導体装置を提供する。 【構成】 半導体チップの、回路を形成していない面で
ある、側面や裏面に、シリコン系樹脂や、エポキシ系樹
脂や、金属などの遮光性材料を付着させたＣＳＰ型半導
体装置。
Description
【０００１】
【発明の属する技術分野】この発明は、チップサイズパ
ッケージ（以下ＣＳＰ）型の半導体装置及びその製造方
法の関するものである。
ッケージ（以下ＣＳＰ）型の半導体装置及びその製造方
法の関するものである。
【０００２】
【従来の技術】小型化を目的とした、ＣＳＰ型半導体装
置がある。ＣＳＰ型半導体装置は、半導体チップの回路
形成面だけを樹脂封止し、封止した樹脂の表面に電極を
取り付けた形状を有する。ＣＳＰ型半導体装置の製造
は、まず、回路を形成した半導体ウェハの回路形成面を
樹脂封止し、その後、半導体ウェハを個々の半導体装置
にカットするという方法によって行われていた。
置がある。ＣＳＰ型半導体装置は、半導体チップの回路
形成面だけを樹脂封止し、封止した樹脂の表面に電極を
取り付けた形状を有する。ＣＳＰ型半導体装置の製造
は、まず、回路を形成した半導体ウェハの回路形成面を
樹脂封止し、その後、半導体ウェハを個々の半導体装置
にカットするという方法によって行われていた。
【０００３】
【発明が解決しようとする課題】しかしながら従来のＣ
ＳＰ型半導体装置は、回路を形成していない半導体チッ
プの裏面や側面が露出している。このため、例えば半導
体チップを透明なスケルトンタイプのモジュールに実装
したとき、光が半導体チップの裏面や側面から半導体チ
ップ内に侵入する。すると、侵入した光が回路に作用し
て、半導体チップに形成した回路の動作に影響すること
があった。
ＳＰ型半導体装置は、回路を形成していない半導体チッ
プの裏面や側面が露出している。このため、例えば半導
体チップを透明なスケルトンタイプのモジュールに実装
したとき、光が半導体チップの裏面や側面から半導体チ
ップ内に侵入する。すると、侵入した光が回路に作用し
て、半導体チップに形成した回路の動作に影響すること
があった。
【０００４】本発明はこのような問題を解決できる半導
体装置、及びその製造方法を提供することを目的として
いる。
体装置、及びその製造方法を提供することを目的として
いる。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、回路形成面、側面、裏面
を有する半導体チップと、光を遮る金属膜とを有し、金
属膜が、半導体チップの側面及び裏面を覆っていること
を特徴とする。
めに、本発明の半導体装置は、回路形成面、側面、裏面
を有する半導体チップと、光を遮る金属膜とを有し、金
属膜が、半導体チップの側面及び裏面を覆っていること
を特徴とする。
【０００６】また、その半導体装置は、回路形成面、側
面、裏面を有する半導体ウェハを、回路形成面を台に対
向させるようにして台に載置し、半導体ウェハを切断
し、その後、半導体ウェハの側面と裏面に、遮光性材料
を付着させて製造される。
面、裏面を有する半導体ウェハを、回路形成面を台に対
向させるようにして台に載置し、半導体ウェハを切断
し、その後、半導体ウェハの側面と裏面に、遮光性材料
を付着させて製造される。
【０００７】
【発明の実施の形態】（第1の実施例）図1は、本発明の
第1の実施例を示す断面図である。図1（A）、（B）に基
づいて、本発明の第1の実施例を説明する。
第1の実施例を示す断面図である。図1（A）、（B）に基
づいて、本発明の第1の実施例を説明する。
【０００８】本発明の半導体装置は、図1（A）に示すよ
うに、半導体チップ110と、光を遮る金属膜120とからな
る。半導体チップ110は、表面、側面、裏面を有する。
半導体チップの表面には、図示しない回路が形成されて
おり、その回路は、光を遮る不透明な樹脂130で封止さ
れている。さらに、回路と電気的に接続された金属バン
プ140が、樹脂130を介して半導体チップ110の表面に形
成されている。
うに、半導体チップ110と、光を遮る金属膜120とからな
る。半導体チップ110は、表面、側面、裏面を有する。
半導体チップの表面には、図示しない回路が形成されて
おり、その回路は、光を遮る不透明な樹脂130で封止さ
れている。さらに、回路と電気的に接続された金属バン
プ140が、樹脂130を介して半導体チップ110の表面に形
成されている。
【０００９】一方、金属膜120は、半導体チップ110の裏
面全面及び側面を覆っている。金属膜120は２層からな
る。そのうち半導体チップ110に近い方の層は、40nm以
上の厚さを有するTiの層またはNiの層である。さらに、
そのTiの層またはNiの層を、200nm以上の厚さを有するA
uの層が覆っている。
面全面及び側面を覆っている。金属膜120は２層からな
る。そのうち半導体チップ110に近い方の層は、40nm以
上の厚さを有するTiの層またはNiの層である。さらに、
そのTiの層またはNiの層を、200nm以上の厚さを有するA
uの層が覆っている。
【００１０】本発明の第1の実施例は、以上のような構
造を有するので、半導体チップ110の裏面と側面は金属
膜120で覆われている構造を有する。金属膜120は外部か
ら半導体装置内に侵入しようとする光を効率よく遮断
し、半導体チップ110の中まで光が入り込まない。その
ために、光による回路への影響を低減させることができ
る。特に、本発明は、面積が比較的広い半導体チップ11
0の裏面の全面を金属膜120で覆っているので、表面を覆
っている封止樹脂130と合わせて、半導体チップ110のあ
らゆる面がカバーされている。したがって、半導体装置
に対してあらゆる方向から来る光をほとんど遮断するこ
とができる。
造を有するので、半導体チップ110の裏面と側面は金属
膜120で覆われている構造を有する。金属膜120は外部か
ら半導体装置内に侵入しようとする光を効率よく遮断
し、半導体チップ110の中まで光が入り込まない。その
ために、光による回路への影響を低減させることができ
る。特に、本発明は、面積が比較的広い半導体チップ11
0の裏面の全面を金属膜120で覆っているので、表面を覆
っている封止樹脂130と合わせて、半導体チップ110のあ
らゆる面がカバーされている。したがって、半導体装置
に対してあらゆる方向から来る光をほとんど遮断するこ
とができる。
【００１１】金属膜120の代わりに、エポキシ系樹脂の
膜またはシリコン系樹脂の膜で半導体チップ110を覆っ
てもよい。このとき、エポキシ系樹脂の膜やシリコン系
樹脂の膜は、外部から半導体装置内に侵入しようとする
光を遮断するものを用いる。特に、エポキシ系樹脂の膜
やシリコン系樹脂の膜にカーボンなどの顔料を混ぜてお
くと、膜の遮光性が高まるので、半導体チップ110の中
まで外部からの光が入り込むのを、より効果的に防ぐこ
とができる。
膜またはシリコン系樹脂の膜で半導体チップ110を覆っ
てもよい。このとき、エポキシ系樹脂の膜やシリコン系
樹脂の膜は、外部から半導体装置内に侵入しようとする
光を遮断するものを用いる。特に、エポキシ系樹脂の膜
やシリコン系樹脂の膜にカーボンなどの顔料を混ぜてお
くと、膜の遮光性が高まるので、半導体チップ110の中
まで外部からの光が入り込むのを、より効果的に防ぐこ
とができる。
【００１２】また、金属膜120と樹脂130との位置関係
は、図1（B）に示すような状態でもよく、図1（A）に示
す例と同様の効果が得られる。
は、図1（B）に示すような状態でもよく、図1（A）に示
す例と同様の効果が得られる。
【００１３】（第２の実施例）図２は、本発明の第２の
実施例を示す断面図である。図２に基づいて、本発明の
第２の実施例を説明する。本発明の第２の実施例は、本
発明の第１の実施例における、図１（A）に示した半導
体装置の製造方法に相当する。
実施例を示す断面図である。図２に基づいて、本発明の
第２の実施例を説明する。本発明の第２の実施例は、本
発明の第１の実施例における、図１（A）に示した半導
体装置の製造方法に相当する。
【００１４】まず、図２（Ａ）に示すように、図示しな
い回路が表面に形成された半導体ウェハ210の、回路を
形成した面を樹脂230で封止する。
い回路が表面に形成された半導体ウェハ210の、回路を
形成した面を樹脂230で封止する。
【００１５】次に、図２（Ｂ）に示すように、半導体ウ
ェハ210の表面に形成された回路と電気的に接続された
金属バンプ240を、半導体ウェハ210の表面に樹脂230を
介して形成する。このとき、半導体ウェハ210の周辺部
には、金属バンプ240を形成しない。
ェハ210の表面に形成された回路と電気的に接続された
金属バンプ240を、半導体ウェハ210の表面に樹脂230を
介して形成する。このとき、半導体ウェハ210の周辺部
には、金属バンプ240を形成しない。
【００１６】そして、図２（Ｃ）に示すように、半導体
ウェハ210を、その表面が台250に対向するように台250
に載せる。このとき、台250には粘着性のテープ260、例
えばエレクトロンテープを備えておき、半導体ウェハ21
0が台250に固定されるようにする。
ウェハ210を、その表面が台250に対向するように台250
に載せる。このとき、台250には粘着性のテープ260、例
えばエレクトロンテープを備えておき、半導体ウェハ21
0が台250に固定されるようにする。
【００１７】さらに、図２（Ｄ）に示すように、ダイシ
ングソー270を用いて、樹脂230も含めて、半導体ウェハ
210を切断することによって、半導体ウェハ210を半導体
チップ211に分割する。
ングソー270を用いて、樹脂230も含めて、半導体ウェハ
210を切断することによって、半導体ウェハ210を半導体
チップ211に分割する。
【００１８】最後に、図２（Ｅ）に示すように、エポキ
シ系樹脂またはシリコン系樹脂280を半導体チップ211の
裏面及び側面に吹き付ける。
シ系樹脂またはシリコン系樹脂280を半導体チップ211の
裏面及び側面に吹き付ける。
【００１９】または、図２（Ｆ）に示すように、エポキ
シ系樹脂またはシリコン系樹脂280を吹き付ける代わり
に、金属膜220を蒸着させてもよい。金属膜220の蒸着
は、エポキシ系樹脂またはシリコン系樹脂280の吹き付
けに比べて、膜の厚さを均一にすることができる。
シ系樹脂またはシリコン系樹脂280を吹き付ける代わり
に、金属膜220を蒸着させてもよい。金属膜220の蒸着
は、エポキシ系樹脂またはシリコン系樹脂280の吹き付
けに比べて、膜の厚さを均一にすることができる。
【００２０】本発明の第２の実施例は、半導体ウェハ21
0を台250の上に載せて切断することによって、半導体ウ
ェハ210を半導体チップ211に分割したあと、全ての半導
体チップ211に一度にエポキシ系樹脂またはシリコン系
樹脂280を吹き付けるため、製造工程を簡略化すること
ができる。
0を台250の上に載せて切断することによって、半導体ウ
ェハ210を半導体チップ211に分割したあと、全ての半導
体チップ211に一度にエポキシ系樹脂またはシリコン系
樹脂280を吹き付けるため、製造工程を簡略化すること
ができる。
【００２１】（第３の実施例）図３は、本発明の第３の
実施例を示す断面図である。図３に基づいて、本発明の
第３の実施例を説明する。本発明の第３の実施例は、本
発明の第１の実施例における、図１（B）に示した半導
体装置の製造方法に相当する。
実施例を示す断面図である。図３に基づいて、本発明の
第３の実施例を説明する。本発明の第３の実施例は、本
発明の第１の実施例における、図１（B）に示した半導
体装置の製造方法に相当する。
【００２２】まず、図３（Ａ）に示すように、図示しな
い回路が表面に形成された半導体ウェハ310の、回路を
形成した面を樹脂330で封止する。
い回路が表面に形成された半導体ウェハ310の、回路を
形成した面を樹脂330で封止する。
【００２３】次に、図３（Ｂ）に示すように、半導体ウ
ェハ310の表面に形成された回路と電気的に接続された
金属バンプ340を、半導体ウェハ310の表面に樹脂330を
介して形成する。このとき、半導体ウェハ310の周辺部
には、金属バンプ340を形成しない。
ェハ310の表面に形成された回路と電気的に接続された
金属バンプ340を、半導体ウェハ310の表面に樹脂330を
介して形成する。このとき、半導体ウェハ310の周辺部
には、金属バンプ340を形成しない。
【００２４】そして、図３（Ｃ）に示すように、半導体
ウェハ310を、その表面が台350に対向するように台350
に載せる。このとき、台350には粘着性のテープ360、例
えばエレクトロンテープを備えておき、半導体ウェハ31
0が台350に固定されるようにする。ここまでは、第２の
実施例と同じである。
ウェハ310を、その表面が台350に対向するように台350
に載せる。このとき、台350には粘着性のテープ360、例
えばエレクトロンテープを備えておき、半導体ウェハ31
0が台350に固定されるようにする。ここまでは、第２の
実施例と同じである。
【００２５】次に、図３（Ｄ）に示すように、ダイシン
グソー370を用いて、半導体ウェハ310のみを切断する。
このとき、樹脂330はカットしない。
グソー370を用いて、半導体ウェハ310のみを切断する。
このとき、樹脂330はカットしない。
【００２６】そして、図３（Ｅ）に示すように、エポキ
シ系樹脂またはシリコン系樹脂380を半導体ウェハ310の
裏面及び側面に吹き付ける。
シ系樹脂またはシリコン系樹脂380を半導体ウェハ310の
裏面及び側面に吹き付ける。
【００２７】または、図３（Ｆ）に示すように、エポキ
シ系樹脂またはシリコン系樹脂380を吹き付ける代わり
に、金属膜320を蒸着させてもよい。金属膜320の蒸着
は、エポキシ系樹脂またはシリコン系樹脂380の吹き付
けに比べて、膜の厚さを均一にすることができる。
シ系樹脂またはシリコン系樹脂380を吹き付ける代わり
に、金属膜320を蒸着させてもよい。金属膜320の蒸着
は、エポキシ系樹脂またはシリコン系樹脂380の吹き付
けに比べて、膜の厚さを均一にすることができる。
【００２８】また、図示しないが、エポキシ系樹脂また
はシリコン系樹脂380を吹きつける代わりに、半導体ウ
ェハ310のみを切断した後に、半導体ウェハ310を粘着性
のテープ360に固定したまま、半導体ウェハ310をエポキ
シ系樹脂またはシリコン系樹脂に浸漬することによっ
て、エポキシ系樹脂またはシリコン系樹脂380を付着さ
せてもよい。
はシリコン系樹脂380を吹きつける代わりに、半導体ウ
ェハ310のみを切断した後に、半導体ウェハ310を粘着性
のテープ360に固定したまま、半導体ウェハ310をエポキ
シ系樹脂またはシリコン系樹脂に浸漬することによっ
て、エポキシ系樹脂またはシリコン系樹脂380を付着さ
せてもよい。
【００２９】最後に、図３（Ｇ）に示すように、再びダ
イシングソー370を用いて、樹脂330を切断することによ
って、半導体ウェハ310を半導体チップ311に完全に分割
する。
イシングソー370を用いて、樹脂330を切断することによ
って、半導体ウェハ310を半導体チップ311に完全に分割
する。
【００３０】本発明の第３の実施例は、第２の実施例と
同様の効果を奏する。
同様の効果を奏する。
【００３１】さらに、本発明の第３の実施例は、エポキ
シ系樹脂またはシリコン系樹脂380を半導体ウェハ310に
付着させるときには、まだ、半導体ウェハ310の表面に
形成した樹脂330が切断されていない。つまり、この状
態では、粘着テープ360と樹脂330との界面は露出してい
ない。したがって、エポキシ系樹脂またはシリコン系樹
脂380を浸漬によって付着させる場合は、エポキシ系樹
脂またはシリコン系樹脂380が、粘着テープ360と樹脂33
0との界面を介して金属バンプ340付着することを最低限
に抑えることができる。
シ系樹脂またはシリコン系樹脂380を半導体ウェハ310に
付着させるときには、まだ、半導体ウェハ310の表面に
形成した樹脂330が切断されていない。つまり、この状
態では、粘着テープ360と樹脂330との界面は露出してい
ない。したがって、エポキシ系樹脂またはシリコン系樹
脂380を浸漬によって付着させる場合は、エポキシ系樹
脂またはシリコン系樹脂380が、粘着テープ360と樹脂33
0との界面を介して金属バンプ340付着することを最低限
に抑えることができる。
【００３２】
【発明の効果】以上説明したように、本発明において
は、半導体チップの裏面と側面は金属膜またはエポキシ
系樹脂またはシリコン系樹脂で覆われているので、外部
から半導体チップの中まで光が入り込まない。そのため
に、半導体チップに形成された回路に対する光の影響を
低減できるという効果を奏する。また、その製造におい
て、全ての半導体チップに一度に金属膜またはエポキシ
系樹脂またはシリコン系樹脂を付着させるため、製造工
程を簡略化することができる。
は、半導体チップの裏面と側面は金属膜またはエポキシ
系樹脂またはシリコン系樹脂で覆われているので、外部
から半導体チップの中まで光が入り込まない。そのため
に、半導体チップに形成された回路に対する光の影響を
低減できるという効果を奏する。また、その製造におい
て、全ての半導体チップに一度に金属膜またはエポキシ
系樹脂またはシリコン系樹脂を付着させるため、製造工
程を簡略化することができる。
【図１】本発明の第１の実施例を示す断面図である。
【図２】本発明の第２の実施例を示す断面図である。
【図３】本発明の第３の実施例を示す断面図である。
110 半導体チップ
120 金属膜
130 樹脂
140 金属バンプ
Claims (15)
- 【請求項１】 側面、裏面、回路が形成された表面を有
する半導体チップと、 光を遮る金属膜とを有し、 前記金属膜が、前記半導体チップの前記側面及び前記裏
面を覆っていることを特徴とする半導体装置。 - 【請求項２】 前記金属膜が、前記半導体チップの前記
裏面の全面を覆っていることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 前記金属膜は、Ti層とAu層の２層からな
り、前記Ti層を前記Au層が覆っていることを特徴とする
請求項１記載の半導体装置。 - 【請求項４】 前記Ti層は、40nm以上の厚さを有し、前
記Au層は、200nm以上の厚さを有することを特徴とする
請求項３記載の半導体装置。 - 【請求項５】 前記金属膜は、Ni層とAu層の２層からな
り、前記Ni層を前記Au層が覆っていることを特徴とする
請求項１記載の半導体装置。 - 【請求項６】 前記Ni層は、40nm以上の厚さを有し、前
記Au層は、200nm以上の厚さを有することを特徴とする
請求項５記載の半導体装置。 - 【請求項７】 側面、裏面、回路が形成された表面を有
する半導体チップと、 第１及び第２の樹脂膜と、 前記回路と電気的に接続されたバンプ電極とを有し、 前記第１の樹脂膜は、前記半導体チップの前記表面を封
止し、 前記第２の樹脂膜は、エポキシ系樹脂またはシリコン系
樹脂からなり、かつ、光を遮り、さらに、前記半導体チ
ップの前記側面及び前記裏面を覆っており、 前記バンプ電極は、前記第1の樹脂膜上に形成されてい
ることを特徴とする半導体装置。 - 【請求項８】 前記第２の樹脂膜が、前記半導体チップ
の前記裏面の全面を覆っていることを特徴とする請求項
７記載の半導体装置。 - 【請求項９】 前記第２の樹脂膜は、顔料を含んでいる
ことを特徴とする請求項７記載の半導体装置。 - 【請求項１０】 前記顔料は、カーボンであることを特
徴とする請求項９記載の半導体装置。 - 【請求項１１】 裏面及び回路が形成された表面を有す
る半導体ウェハの、前記表面を樹脂で封止する工程と、 前記半導体ウェハを台に載置する工程であって、前記表
面と前記台とを対向させるように載置する工程と、 前記半導体ウェハ及前記樹脂を切断することによって、
前記半導体ウェハを小片に分割し、前記半導体ウェハの
切断面を露出させる工程と、 前記半導体ウェハの前記切断面と前記裏面に、遮光性材
料を付着させる工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項１２】 裏面及び回路が形成された表面を有す
る半導体ウェハの、前記表面を樹脂で封止する工程と、 前記半導体ウェハを台に載置する工程であって、前記表
面と前記台とを対向させるように載置する工程と、 前記半導体ウェハのみを切断し、前記半導体ウェハの切
断面を露出させる工程と、 前記半導体ウェハの前記切断面と前記裏面に、遮光性材
料を付着させる工程と、 前記付着工程後、前記樹脂を切断することによって、前
記半導体ウェハを小片に分割する工程とを有することを
特徴とする半導体装置の製造方法。 - 【請求項１３】 前記遮光性材料に、金属を選択するこ
とを特徴とする請求項１１または請求項１２記載の半導
体装置の製造方法。 - 【請求項１４】 前記遮光性材料に、エポキシ系樹脂ま
たはシリコン系樹脂を選択することを特徴とする請求項
１１または請求項１２記載の半導体装置の製造方法。 - 【請求項１５】 回路素子が形成された第１の主表面
と、 前記第１の主表面に実質的に対向する第２の主表面と、 前記第１の主表面と前記第２の主表面との間の複数の側
面とを有する半導体基板と、 前記第１の主表面上を覆う第１の樹脂膜と、 前記回路素子と電気的に接続された複数の外部端子であ
って、前記第１の樹脂膜の表面から突出している複数の
外部端子と、 前記半導体基板の側面上及び前記第２の主表面上を覆
い、光を遮る第２の樹脂膜であって、エポキシ系樹脂ま
たはシリコン系樹脂からなる第２の樹脂膜とを有するこ
とを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116393A JP2003309228A (ja) | 2002-04-18 | 2002-04-18 | 半導体装置及びその製造方法 |
| US10/303,906 US7015576B2 (en) | 2002-04-18 | 2002-11-26 | Semiconductor device which prevents light from entering therein |
| US11/346,231 US7368815B2 (en) | 2002-04-18 | 2006-02-03 | Semiconductor device which prevents light from entering therein |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002116393A JP2003309228A (ja) | 2002-04-18 | 2002-04-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003309228A true JP2003309228A (ja) | 2003-10-31 |
Family
ID=29207750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002116393A Pending JP2003309228A (ja) | 2002-04-18 | 2002-04-18 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7015576B2 (ja) |
| JP (1) | JP2003309228A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005175327A (ja) * | 2003-12-15 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006114867A (ja) * | 2004-09-17 | 2006-04-27 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
| JP2006229113A (ja) * | 2005-02-21 | 2006-08-31 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| JP2006261299A (ja) * | 2005-03-16 | 2006-09-28 | Yamaha Corp | 半導体装置の製造方法および半導体装置 |
| JP2006352076A (ja) * | 2005-05-18 | 2006-12-28 | Yamaha Corp | 半導体装置の製造方法および半導体装置 |
| JP2007234881A (ja) * | 2006-03-01 | 2007-09-13 | Oki Electric Ind Co Ltd | 半導体チップを積層した半導体装置及びその製造方法 |
| US7390688B2 (en) | 2005-02-21 | 2008-06-24 | Casio Computer Co.,Ltd. | Semiconductor device and manufacturing method thereof |
| JP2008300564A (ja) * | 2007-05-30 | 2008-12-11 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US7569423B2 (en) | 2005-07-22 | 2009-08-04 | Samsung Electronics Co., Ltd. | Wafer-level-chip-scale package and method of fabrication |
| JP2010517303A (ja) * | 2007-01-25 | 2010-05-20 | アナログ デバイシス， インコーポレイテッド | ウェハレベルｃｓｐパッケージコンセプト |
| US7728445B2 (en) | 2005-03-16 | 2010-06-01 | Yamaha Corporation | Semiconductor device production method and semiconductor device |
| JPWO2011058977A1 (ja) * | 2009-11-10 | 2013-04-04 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8026599B2 (en) * | 2006-09-07 | 2011-09-27 | Analog Devices, Inc. | Method of protecting integrated circuits |
| KR20130015885A (ko) * | 2011-08-05 | 2013-02-14 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
| US20210125959A1 (en) * | 2019-10-24 | 2021-04-29 | Texas Instruments Incorporated | Metal-covered chip scale packages |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| JP3152180B2 (ja) | 1997-10-03 | 2001-04-03 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP4234269B2 (ja) | 1999-07-16 | 2009-03-04 | 浜松ホトニクス株式会社 | 半導体装置及びその製造方法 |
| JP2001144213A (ja) | 1999-11-16 | 2001-05-25 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
| JP2001210761A (ja) * | 2000-01-24 | 2001-08-03 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2001274190A (ja) * | 2000-03-28 | 2001-10-05 | Nec Corp | 半導体装置 |
| JP3577451B2 (ja) | 2000-07-14 | 2004-10-13 | シャープ株式会社 | 半導体ウエハおよび半導体装置 |
| JP4394266B2 (ja) | 2000-09-18 | 2010-01-06 | カシオ計算機株式会社 | 半導体装置および半導体装置の製造方法 |
| KR100447867B1 (ko) * | 2001-10-05 | 2004-09-08 | 삼성전자주식회사 | 반도체 패키지 |
-
2002
- 2002-04-18 JP JP2002116393A patent/JP2003309228A/ja active Pending
- 2002-11-26 US US10/303,906 patent/US7015576B2/en not_active Expired - Fee Related
-
2006
- 2006-02-03 US US11/346,231 patent/US7368815B2/en not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005175327A (ja) * | 2003-12-15 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006114867A (ja) * | 2004-09-17 | 2006-04-27 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
| JP2006229113A (ja) * | 2005-02-21 | 2006-08-31 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| US7390688B2 (en) | 2005-02-21 | 2008-06-24 | Casio Computer Co.,Ltd. | Semiconductor device and manufacturing method thereof |
| JP2006261299A (ja) * | 2005-03-16 | 2006-09-28 | Yamaha Corp | 半導体装置の製造方法および半導体装置 |
| US7728445B2 (en) | 2005-03-16 | 2010-06-01 | Yamaha Corporation | Semiconductor device production method and semiconductor device |
| JP2006352076A (ja) * | 2005-05-18 | 2006-12-28 | Yamaha Corp | 半導体装置の製造方法および半導体装置 |
| US7569423B2 (en) | 2005-07-22 | 2009-08-04 | Samsung Electronics Co., Ltd. | Wafer-level-chip-scale package and method of fabrication |
| JP2007234881A (ja) * | 2006-03-01 | 2007-09-13 | Oki Electric Ind Co Ltd | 半導体チップを積層した半導体装置及びその製造方法 |
| JP2010517303A (ja) * | 2007-01-25 | 2010-05-20 | アナログ デバイシス， インコーポレイテッド | ウェハレベルｃｓｐパッケージコンセプト |
| JP2008300564A (ja) * | 2007-05-30 | 2008-12-11 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JPWO2011058977A1 (ja) * | 2009-11-10 | 2013-04-04 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060125085A1 (en) | 2006-06-15 |
| US20030197270A1 (en) | 2003-10-23 |
| US7368815B2 (en) | 2008-05-06 |
| US7015576B2 (en) | 2006-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7368815B2 (en) | Semiconductor device which prevents light from entering therein | |
| US7563652B2 (en) | Method for encapsulating sensor chips | |
| US7838899B2 (en) | Integrated circuit package system with image sensor system | |
| US8507316B2 (en) | Protecting T-contacts of chip scale packages from moisture | |
| US7169645B2 (en) | Methods of fabrication of package assemblies for optically interactive electronic devices | |
| JP4542768B2 (ja) | 固体撮像装置及びその製造方法 | |
| US8063462B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100840501B1 (ko) | 반도체 장치 및 그 제조 방법, 카메라 모듈 | |
| US6720206B2 (en) | Method for manufacturing digital micro-mirror device (DMD) packages | |
| JP2004296453A (ja) | 固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法 | |
| JP2000323614A (ja) | イメージセンサ・ボールグリッドアレイ・パッケージ及びその製造方法 | |
| US8686526B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN100565828C (zh) | 传感器芯片的封胶方法 | |
| US8659019B2 (en) | Semiconductor device | |
| US20100248425A1 (en) | Chip-size-package semiconductor chip and manufacturing method | |
| JP2002329850A (ja) | チップサイズパッケージおよびその製造方法 | |
| US20120013006A1 (en) | Chip scale package and fabrication method thereof | |
| US20070018539A1 (en) | Piezoelectric device | |
| US20200161234A1 (en) | Semiconductor package structure and method of making the same | |
| CN114361051B (zh) | 一种多芯片正装重置晶圆级封装结构及方法 | |
| WO1999009592A1 (fr) | Assemblage semi-conducteur du type flip et son procede de fabrication | |
| TW202017121A (zh) | 半導體封裝及其製備方法 | |
| KR100725319B1 (ko) | 반도체장치의 제조방법 | |
| CN111341796A (zh) | 一种图像传感器的扇出型封装方法 | |
| JP2000021906A (ja) | 半導体チップの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060818 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090107 |