[go: up one dir, main page]

KR20010030567A - 반도체 웨이퍼의 가공방법 - Google Patents

반도체 웨이퍼의 가공방법 Download PDF

Info

Publication number
KR20010030567A
KR20010030567A KR1020007001641A KR20007001641A KR20010030567A KR 20010030567 A KR20010030567 A KR 20010030567A KR 1020007001641 A KR1020007001641 A KR 1020007001641A KR 20007001641 A KR20007001641 A KR 20007001641A KR 20010030567 A KR20010030567 A KR 20010030567A
Authority
KR
South Korea
Prior art keywords
wafer
grinding
thickness
polishing
reduce
Prior art date
Application number
KR1020007001641A
Other languages
English (en)
Inventor
반담롤랜드
페이지지안
엑신윤-비아오
Original Assignee
헨넬리 헬렌 에프
엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헨넬리 헬렌 에프, 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 filed Critical 헨넬리 헬렌 에프
Publication of KR20010030567A publication Critical patent/KR20010030567A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

웨이퍼의 두께를 단시간에 감소시키기 위해, 반도체 웨이퍼의 가공방법이 웨이퍼의 전면과 후면을 조연삭하는 공정을 포함한다. 그 다음, 웨이퍼의 두께를 더 감소시키고 조연삭으로 인한 손상을 감소시키기 위해 상기 전면과 후면이 래핑 슬러리로 래핑된다. 래핑시간은 조연삭공정의 제공에 의하여 단축된다. 웨이퍼의 두께를 더 감소시키기 위해 웨이퍼가 화학에천트로 에칭되고, 이 웨이퍼의 두께를 소정의 최종 웨이퍼 두께로 감소시키기 위해 웨이퍼의 전면이 연마슬러리로 연마된다. 래핑공정의 생략 및/또는 연마시간의 단축을 위해 미세연삭공정이 추가될 수도 있다.

Description

반도체 웨이퍼의 가공방법{METHOD OF PROCESSING SEMICONDUCTOR WAFERS}
발명의 배경
본 발명은 반도체 웨이퍼의 가공방법에 관한 것으로, 특히, 1회 이상의 연삭작업을 행하는 반도체 웨이퍼의 가공방법에 관한 것이다.
반도체 웨이퍼는 일반적으로 실리콘 잉곳 (ingot) 과 같은 단결정 잉곳으로부터 형성되며, 추후 공정에서 웨이퍼의 적절한 방향성 (orientation) 을 위해 단결정 잉곳은 하나 이상의 평탄면을 갖도록 트리밍되고 연삭된다. 그 후, 잉곳은 개별 웨이퍼들로 슬라이싱 (slicing) 되며, 이 개별 웨이퍼들에는 웨이퍼의 두께를 감소시키고 슬라이싱 작업으로 인한 손상을 제거하며 고반사면을 생성하기 위한 수많은 가공 작업들이 각각 행해진다. 종래의 웨이퍼 형성 공정에서는, 각 웨이퍼의 주변에지가 둥글게 처리되어 차후 공정동안의 웨이퍼 손상에 대한 위험성을 감소시킨다. 그 다음, 연마슬러리 (래핑 슬러리(lapping slurry)) 와 일 세트의 회전식 래핑 플레이트를 사용하여 웨이퍼의 전후면상에 래핑작업을 행한다. 이 래핑작업은 웨이퍼의 두께를 감소시켜 슬라이싱 작업으로 인해 생성된 표면 손상을 제거하고 각 웨이퍼의 마주보는 표면들을 평탄 및 평행하도록 한다. 그러나, 종래의 웨이퍼 래핑작업은 비교적 시간이 많이 소모된다. 예를 들면, 직경 범위가 200 mm 내지 300 mm 인 웨이퍼에 대한 전형적인 래핑작업을 완료하기 위해서는 약 40 분이 소요된다.
래핑작업이 완료되면, 웨이퍼에는 웨이퍼의 두께를 감소시키고 이전의 처리 작업으로 인해 발생된 기계적 손상을 제거하기 위해 화학에칭작업이 행해진다. 그 다음, 각 웨이퍼의 일측 표면 (종종, 웨이퍼의 "전(front)" 면이라고 함) 에는 연마패드, 아교질 실리카 슬러리 (연마패드) 및 화학 에천트를 사용하여 웨이퍼가 고반사, 무손상 표면을 갖도록 한다. 통상, 스톡 (stock) 제거를 위한 조연마공정 및 미세연마공정의 2단계 방법을 이용하여 웨이퍼를 연마함으로써 반사광을 감소시킨다. 직경의 범위가 200 mm 내지 300 mm 인 웨이퍼에 대한 전형적인 연마공정에서는, 웨이퍼의 두께를 약 10 내지 15 ㎛ 만큼 감소시키며 완료하는 데에는 약 5 내지 15 분이 소요된다. 중간 연마공정을 포함시킴으로써 표면을 더 매끈하게 할 수도 있는데, 이 경우에는 전체 연마공정을 완료하는 데 30 내지 40 분이 소요된다.
그 다음, 웨이퍼는 세척 및 검사된 후, 고객에게 전달되기 전에 반도체 칩들로 절단된다. 패키징 및 운반동안에 웨이퍼의 파손 또는 표면 손상에 대한 위험성을 감소시키기 위해서는 웨이퍼가 충분한 두께를 가져야만 한다. 웨이퍼를 칩들로 절단하기 전에, 웨이퍼에는 종래의 후면 연삭작업이 행해지는데, 이 때, 웨이퍼의 전면에 보호 덮개가 덮혀진 상태로 테이블에 놓여져 웨이퍼의 후면이 적절한 연삭장치에 의해 연삭됨으로써, 웨이퍼의 두께가 실질적으로 감소되게 된다.
상술한 종래의 반도체 웨이퍼 가공방법은, 비록 효과적이기는 하지만 상당량의 시간이 소요되고 가공재료에 많은 비용이 든다. 래핑 및 연마용 슬러리에 사용되는 잔모래 (grit) 는 값이 비싸며, 슬러리, 래핑 및 연마패드를 제어하는데 사용되는 다양한 장치에 의한 복잡성으로 인하여 웨이퍼 형성공정을 자동화시키는데 어려움이 증대된다. 또한, 래핑 및 연마작업에서는 웨이퍼의 두께를 감소시키는데 상당한 시간이 필요로 된다.
공정 시간을 단축하기 위해, 웨이퍼에, 잔모래 성분의 슬러리가 필요없이 연마면을 갖는 회전식 연삭휠이 직접 웨이퍼와 접촉하는 연마 공정을 행하는 방법이 공지되어 있다. 상기 연마휠은 고속으로 회전하며, 웨이퍼의 두께를 연삭에 의해 감소시키기 위해 웨이퍼와 직접 접촉되게 배치된다. 연삭휠이 웨이퍼와 접촉되게 인피드 (infeed) 되거나, 또는 웨이퍼가 연삭휠과 접촉되게 인피드된다. 연삭작업동안에 연삭휠과 웨이퍼를 계속해서 냉각시키고 실리콘 절삭 지스러기를 제거하기 위해서는 물을 사용한다.
그러나, 일반적으로, 래핑 및 연마작업시보다 거친 연마작업시에 결정격자에 더 심한 손상이 가해져, 웨이퍼의 질이 떨어지고 웨이퍼의 파손에 대한 위험성이 증대된다.
발명의 개요
본 발명의 여러가지 목적들은, 각 웨이퍼를 형성하기 위한 공정시간을 단축시킨, 단결정 잉곳으로부터 슬라이스된 반도체 웨이퍼의 가공방법의 제공, 웨이퍼의 평탄화를 향상시키는 프로세스의 제공, 웨이퍼의 가공에 사용하기에 경제적인 프로세스의 제공, 및 자동화가 용이한 프로세스의 제공에 있다.
일반적으로, 단결정 잉곳으로부터 슬라이스되고 전면과 후면 및 주변 에지를 갖는 반도체 웨이퍼를 가공하기 위한 본 발명의 방법은, 상기 웨이퍼의 두께를 단시간에 감소시키기 위해 상기 웨이퍼의 전면과 후면을 조연삭 (rough grinding) 하는 공정을 포함한다. 상기 웨이퍼의 전면과 후면은 상기 웨이퍼의 두께를 더 감소시키고 상기 조연삭으로 인한 손상을 감소시키기 위해 래핑 슬러리를 사용하여 래핑된다. 상기 웨이퍼는 상기 웨이퍼의 두께를 더 감소시키기 위해 화학에천트로 에칭되고, 상기 웨이퍼의 전면은 상기 웨이퍼의 두께를 소정의 웨이퍼 두께로 감소시키기 위해 연마용 슬러리를 사용하여 연마된다.
본 발명의 다른 실시예에서, 반도체 웨이퍼의 가공방법은 상기 웨이퍼의 두께를 단시간에 감소시키기 위해 상기 웨이퍼의 전면과 후면을 조연삭하는 공정을 포함한다. 상기 웨이퍼의 전면은 상기 웨이퍼의 두께를 더 감소시키고 상기 조연삭으로 인한 손상을 감소시키기 위해 미세연삭된다. 상기 웨이퍼의 전면은 연마용 슬러리를 사용하여 연마된다.
또다른 실시예에서, 반도체 웨이퍼의 가공방법은, 상기 웨이퍼의 두께를 단시간에 감소시키기 위해 상기 웨이퍼의 전면과 후면을 미세연삭한 다음, 연마용 슬러리를 사용하여 상기 웨이퍼의 전면을 연마하는 공정을 포함한다.
본 발명의 다른 목적 및 이점들은 다음의 상세한 설명으로부터 명백해질 것이다.
도면에 대한 간단한 설명
도 1 은 반도체 웨이퍼를 가공하기 위한 본 발명의 방법의 제 1 실시예의 흐름도이다.
도 2 는 반도체 웨이퍼를 가공하기 위한 본 발명의 방법의 제 2 실시예의 흐름도이다.
도 3 은 반도체 웨이퍼를 가공하기 위한 본 발명의 방법의 제 3 실시예의 흐름도이다.
도 4 는 반도체 웨이퍼를 가공하기 위한 본 발명의 방법의 제 4 실시예의 흐름도이다.
바람직한 실시예들에 대한 상세한 설명
출원인들은 웨이퍼를 연삭, 래핑 및 연마함으로써 본 발명의 여러가지 목적을 달성할 수 있음을 발견하였다. 비록 여기서는 실리콘으로 구성된 반도체 웨이퍼를 참조하여 본 발명의 방법을 도시하고 설명하였지만, 본 방법은 본 발명의 범주를 벗어남이 없이 다른 물질로 구성된 가공 웨이퍼 또는 디스크 등에도 적용가능하다. 도 1 은 종래의 래핑작업을 양면 조연삭 (rough grinding) 작업으로 부분대체한 반도체 웨이퍼의 가공에 대한 바람직한 방법을 나타낸다. 반도체 웨이퍼는 종래의 내직경 톱날 (inner diameter saw) 또는 종래의 와이어 톱날을 사용함으로서와 같이, 소정의 초기 두께를 갖도록 단결정 잉곳으로부터 슬라이스된다. 일반적으로, 이 슬라이스된 웨이퍼는 디스크 형태이며 주변 에지 및 마주보는 전후면을 갖는다. 각 웨이퍼의 초기 두께는 이 후의 처리작업에서 웨이퍼에 손상을 주거나 파손시킬 위험없이 웨이퍼의 두께를 감소시키기 위해 소망의 마지막 두께보다 실질적으로 더 두껍다. 예로써, 초기 두께는 약 800 내지 1200 ㎛ 의 범위일 수도 있다.
슬라이싱 후에, 웨이퍼는 슬라이싱 작업으로부터 웨이퍼 상에 증착된 미립자 물질들을 제거하기 위해 초음파 세척된다. 웨이퍼의 주변에지는 추후의 공정동안에 웨이퍼에 대한 손상 위험을 감소시키기 위해 종래의 에지 연삭기 (도시되지 않음) 에 의해 프로파일 (profile; 예를 들면, 둥글게 처리) 된다. 그 다음, 웨이퍼는 이 웨이퍼의 두께를 단시간에 감소시키기 위해 전후면을 조연삭하는 연삭장치 (도시되지 않음) 에 배치된다. 이 조연삭작업을 위한 연삭장치는 주변연삭기술을 이용하는 종류인 것이 바람직하다. 이 바람직한 연삭장치는 NANOGRIDER/4-300 이란 상품명으로 Genauigkeits Maschinenbau Nurnberg GmbH 사에 의해 제조된다. 이 장치는 연삭휠을 회전시키고 수직축상에서 상하이동가능한 각 모터구동 스핀들에 부착된 한 쌍의 연삭휠들을 구비한다. 웨이퍼는 진공기에 의해 지지 테이블의 척 (chuck) 에, 웨이퍼의 일 면은 척에 맞대고 반대면은 마주보는 연삭휠들 중의 한 연삭휠에 맞대게 유도된다.
모터구동 스핀들에 의해 연삭휠이 회전함에 따라, 스핀들은 그 수직축을 낮춰 웨이퍼와 접촉시킴으로써 웨이퍼의 표면을 연삭시킨다. 스핀들의 수직축이 웨이퍼의 중심으로부터 오프셋됨으로써, 연삭휠의 주변부만이 웨이퍼와 접촉하게 된다. 연삭휠은 웨이퍼와 접촉하는 반면, 웨이퍼는 그 중심 주위를 회전함으로써 웨이퍼의 전면 (front surface) 에 대한 균일한 연삭이 이루어진다. 이 전면을 조연삭한 후에, 이 장치는 웨이퍼를 뒤집은 다음, 이 웨이퍼의 후면을 조연삭하기 위해 이 웨이퍼를 제2 스핀들과 연삭휠에 마주보는 위치로 이동시킨다. 조연삭작업에는 본 발명의 범주를 벗어남이 없이 단지 하나의 스핀들 및 연삭휠을 갖는 연삭장치를 사용할 수도 있다고 이해하여야 한다.
연삭장치에서 사용되는 연삭휠은 당업자들에게는 잘 알려진 수지접합형의 연삭휠로서, 실리콘을 연삭하기 위해, 다이아몬드 조각과 같은 적절한 크기 및 재료의 그레인 (grain) 으로 충만된 수지 매트릭스를 구비한다. 조연삭작업을 위해서는, 그레인의 평균 크기가 5 내지 35 ㎛ 의 범위 내에 있는 것이 바람직하다. 연삭휠은 2500 과 3500 rpm 사이의 고속 (스핀들 속도라고 함) 으로 스핀들에 의해 회전된다. 연삭에 의해 웨이퍼 두께를 감소시키기 위해 스핀들이 웨이퍼로 인피드되는 속도는 분당 50 내지 250 ㎛ 의 범위이다. 이 속도는 종래의 래핑작업에서보다 실질적으로 더 빠른데, 이는 일반적으로는 분당 10 ㎛ 이고 더 통상적으로는 분당 약 2 내지 2.5 ㎛ 이다. 이와 같이, 조연삭작업은 래핑작업에 비해 웨이퍼의 두께를 감소시키는데 필요한 시간량을 실질적으로 감소시킨다.
예로서, 결정 잉곳으로부터 절단된 직경 300 mm 의 웨이퍼가 약 900 내지 910 ㎛ 의 초기 두께를 갖도록 하기 위해서는, 양면에 조연삭작업을 행하여 웨이퍼의 두께를 약 45 내지 75 ㎛ 만큼 감소시킨다. 이러한 조연삭공정에 필요한 총시간은 약 30 내지 60 초이다. 참고적으로, 종래의 래핑작업에서는, 두께를 55 ㎛ 만큼 감소시키는데 약 25 내지 30 분의 시간이 소요된다. 또한, 860 내지 880 ㎛ 의 초기 웨이퍼 두께를 갖는 200 mm 웨이퍼는 본 발명의 양면 조연삭작업에 의해 약 45 내지 75 ㎛ 만큼 두께가 감소된다. 또한, 200 mm 및 300 mm 이외의 크기의 웨이퍼들도 본 발명의 범주를 벗어남이 없이 양면 조연삭으로 처리될 수 있다고 이해하여야 한다.
일단 조연삭작업이 완료되면, 웨이퍼에는 웨이퍼의 두께를 더 감소시키고 그 마주보는 표면들을 평탄 및 평행하게 하기 위해 종래의 래핑작업이 행해진다. 이 래핑작업을 통한 두께의 감소에 의해 웨이퍼 슬라이싱 작업 및 조연삭작업에 의해 유발된 손상이 제거된다. 조연삭작업 후에는, 20 내지 25 개까지의 웨이퍼들이 래핑장치에 배치가능하다. 그 다음, 래핑작업에 의해 각 웨이퍼의 두께가 약 25 ㎛ 정도 제거된다. 이 바람직한 두께의 감소는 200 mm 와 300 mm 의 웨이퍼 모두에 적용가능하다. 래핑작업을 완료하는 데에는 약 10 분이 소요된다. 따라서, 래핑작업이 완료되면, 전체적으로 약 80 ㎛ 의 두께가 핸들링 시간을 포함하지 않고 단지 11 분내에 웨이퍼로부터 제거된다.
래핑작업후에, 웨이퍼에는, 이 웨이퍼로부터 두께를 더 감소시키기 위해 (예를 들면, 약 15 내지 25 ㎛ 정도) 세척 및 화학 에칭작업이 행해진다. 끝으로, 웨이퍼는 에지 연마되고, 웨이퍼의 고반사 및 손상없는 표면을 제공하기 위해 적어도 전면상에 종래의 연마작업이 행해진다. 상술한 바와 같이, 본 발명의 방법은 웨이퍼를 연마공정을 포함하는 공정까지 처리하는데, 이 시점에서 웨이퍼는 세척 및 패키징되어 고객에게 배달된다. 패키징 및 운반 동안의 웨이퍼 파손 또는 손상의 위험성을 감소시키기 위해 웨이퍼는 아직도 충분한 두께를 유지하고 있다. 예를 들면, 200 mm 웨이퍼는 720 내지 730 mm 의 두께로 감소되었고, 300 mm 웨이퍼는 770 내지 780 mm 의 두께로 감소되었다. 웨이퍼의 후면에는, 웨이퍼가 작은 반도체 칩들로 잘라질 수 있도록 웨이퍼의 두께를 충분히 감소시키기 위해, 종래의 후면 연삭작업 (즉, 웨이퍼의 최종 전면에 보호 덮개를 설치하고 이 전면을 테이블에 맞댄 상태에서 후면을 연삭하는 작업) 이 행해진다.
도 2 는 에칭공정 후 및 연마공정 전에 미세연삭작업을 행하는 본 발명의 방법의 제 2 실시예을 나타낸다. 단결정 잉곳으로부터 웨이퍼가 슬라이싱되고 이 웨이퍼의 두께를 단시간에 감소시키기 위해 양면 조연삭작업을 포함한 에칭작업까지까지 제 1 실시예의 방법에 따라 처리된다. 에칭작업이 웨이퍼의 평탄화에 부정적인 영향을 줄 수 있음은 당업자들에게 명백할 것이다. 따라서, 에칭작업이 완료되면, 웨이퍼에 대한 추가적인 심각한 손상을 유발함이 없이 두께를 더 감소시키고 평탄화를 향상시키기 위해 웨이퍼가 미세연삭장치로 배치되는데, 여기에서는 웨이퍼의 한쪽면 (역시, 전면이라고 함) 이 미세연삭된다.
미세연삭장치는 조연삭작업에서 사용되는 것과 유사한 수지접합형 연삭휠을 사용하는 종래의 주변연삭장치인 것이 바람직하다. 바람직한 미세연삭장치는 DFG 840 이란 상품명으로 Disco 사에 의해 제조된다. 미세연삭공정에 있어서, 연삭휠의 수지 매트릭스에 충만된 그레인들은 2 내지 10 ㎛ 범위내의 평균 크기 (즉, 조연삭에 사용되는 것보다 실질적으로 더 작은 크기의 그레인) 를 갖는 것이 바람직하며, 2 내지 6 ㎛ 범위내의 평균 크기인 것이 바람직하다. 연삭휠의 스핀들 속도는 2500 과 5000 rpm 사이이며, 스핀들의 인피드 속도는 분당 약 15 내지 20 ㎛ 이다. 미세연삭작업에 의해 5 내지 10 ㎛ 정도의 소량의 두께가 웨이퍼에서 제거되어, 연마작업전에 웨이퍼가 더 평탄 및 평행해지게 된다. 미세연삭작업을 완료하는 데에는 약 2분이 소요된다. 또한, 웨이퍼의 후면상에도 본 발명의 범주를 벗어남이 없이 미세연삭작업을 수행할 수 있다고 이해하여야 한다.
일단 미세연삭공정이 완료되면, 5 내지 15 ㎛ 정도의 소량의 두께를 제거하고 이전의 처리작업들에 의해 유발된 모든 잔존하는 손상을 제거하기 위해, 웨이퍼의 전면에 종래의 연마작업이 행해진다. 참고적으로, 종래의 웨이퍼 가공에서는 연마작업을 통하여 10 내지 15 ㎛ 의 두께가 제거된다. 따라서, 웨이퍼에 미세연삭작업을 행함으로써, 웨이퍼를 연마하는데 필요한 시간이 종래에 필요한 시간의 1/2 로 줄어들게 되며, 여기서 핸들링 시간은 포함되지 않는다. 연마작업 후에, 웨이퍼의 두께는 제 1 실시예의 방법에 대하여 앞에서 설명한 것과 실질적으로 동일한 두께로 감소되어, 패키징 및 고객에게 전달할 준비가 완료된다.
도 3 은 양면 조연삭공정 후 및 에칭공정 전에 웨이퍼의 전면상에 미세연삭작업을 행하는 본 공정의 제 3 실시예를 나타낸다.
도 4 는 조연삭공정 및 미세연삭공정을 화학에칭공정으로 대체한 본 공정의 제 4 실시예를 나타낸다. 단결정 잉곳으로부터 웨이퍼를 슬라이싱한 후에, 양면 조연삭작업까지 제 1 실시예의 방법에 따라 처리된다. 조연삭작업 후에는, 웨이퍼의 전후면들에 미세연삭공정이 행해진다. 양면 미세연삭작업에 의해 조연삭작업에 의해 유발된 웨이퍼의 기계적 손상이 제거됨으로써, 에칭공정이 불필요하게 된다. 양면 미세연삭작업이 완료되면, 웨이퍼가 세척 및 에지 연마된 다음, 웨이퍼의 양면에 연마작업이 행해진다. 도 4 의 점선으로 도시된 바와 같이, 양면 조연삭공정이 생략되어, 웨이퍼에 양면 미세연삭작업만이 행해질 수도 있다.
예 Ⅰ
도 1 에 도시되고 상술한 방법에 따라서, 각각이 200 mm 의 직경을 갖는 50 개의 실리콘 반도체 웨이퍼들을 가공하였다. 양면 조연삭작업을 행하여 웨이퍼로부터 약 55 ㎛ (전면과 후면에서 각각 22.5 ㎛) 를 제거하였으며, 이를 완료하는 데에 대략 총 40 초가 소요되었다. 이 연삭작업을 완료한 후, 총두께변화 (웨이퍼에서 측정한 최대두께치와 최소두께치간의 차이로서, 이후 TTV 라고 함) 를 측정하였다. 실험된 웨이퍼들의 평균 TTV 는 2㎛ 이하이었다. 그 다음, 웨이퍼에 래핑작업을 행하여 웨이퍼로부터 25 ㎛ 의 두께를 추가로 제거하였으며, 이를 완료하는 데에 대략 10 분이 소요되었다. 래핑작업 후에, 웨이퍼들의 평균 TTV 값을 측정하였는데, 1 ㎛ 이하이었다. 그 다음, 웨이퍼에 종래의 에칭작업, 에지 연마작업 및 단면 연마작업을 행하여 웨이퍼 가공을 마무리하였다.
참고적으로, 종래의 래핑작업만을 통하여 두께를 80 ㎛ 만큼 감소시키는 데에는 대략 40 분이 소요되며, 1.5 내지 2.0 ㎛ 범위내의 TTV 값이 얻어진다.
예 Ⅱ
도 2 에 도시되고 상술한 방법에 따라, 각각이 200 mm 의 직경을 갖는 50 개의 실리콘 반도체 웨이퍼들을 가공하였다. 에칭작업 후에 측정한 웨이퍼들의 평균 TTV 값은 1.5 ㎛ 이하이었다. 각 웨이퍼의 전면에 미세연삭작업을 행하여 약 2분의 시간동안에 대략 5 내지 15 ㎛ 만큼의 웨이퍼 두께를 감소시켰다. 미세연삭작업을 완료한 후에, 웨이퍼들의 평균 TTV 값을 측정하였는데, 1 ㎛ 이하이었다. 그 다음, 웨이퍼에 연마작업을 행하여 약 5 분의 시간동안에 웨이퍼의 전면으로부터 5 ㎛ 의 재료를 추가로 제거한 후에, 웨이퍼들의 평균 TTV 값을 측정하였는데, 0.7 ㎛ 이하이었다.
래핑작업을 행하여 웨이퍼로부터 25 ㎛ 의 두께를 추가로 제거하였으며, 이를 완료하는 데에 대략 10 분이 소요되었다.
참고적으로, 래핑공정 및 연마공정을 포함하는 종래의 공정에 따라 가공된 웨이퍼의 평균 TTV 값은 약 1.5 내지 2.0 ㎛ 이다.
예 Ⅲ
도 4 에 도시되고 상술한 방법에 따라, 각각이 300 mm 의 직경을 갖는 50 개의 실리콘 반도체 웨이퍼들을 가공하였다. 각 웨이퍼에는 양면조연삭작업 및 양면 미세연삭작업을 행하였으며, 에칭작업은 생략하였다. 그 다음, 세척 후에, 웨이퍼에 양면 연마작업을 행하고 각 웨이퍼의 TTV 값을 측정하였다. 50 개의 실험된 웨이퍼들의 평균 TTV 값은 2.5 ㎛ 이하이었다. 제 2 실시예에서와 마찬가지로, 연마작업 전에 미세연삭작업을 행함으로서 연마작업에 필요한 시간이 단축된다.
상기에 비추어, 본 발명의 여러 가지 목적이 달성되고 다른 유익한 결과들이 얻어질 수 있음을 알 수 있을 것이다. 종래의 래핑공정을 조연삭공정 및 래핑공정으로 부분대체함으로써, 웨이퍼의 가공시간을 실질적으로 단축하면서 평탄도를 향상시킨다. 또한, 조연삭 및 미세연삭에 사용되는 연삭휠은 잔모래 기재의 래핑용 및 연마용 슬러리보다 실질적으로 비용이 적게 된다. 즉, 웨이퍼상에 행해진 래핑 및 연마의 양이 감소됨으로서 종래의 래핑작업 및 연마작업에 비해 비용이 절약되게 되는 것이다.
비록 본 발명에서 다양한 변경 및 대체 형태들이 가능하지만, 여기서는 예들을 통하여 특정 실시예들을 설명하였다. 그러나, 본 발명이 설명한 특정 형태로만 한정되는 것은 아니며, 다음의 청구범위에 의해 정의되는 본 발명의 사상 및 범주내의 모든 변경, 등가물 및 대체물을 포함한다고 이해하여야 한다.

Claims (10)

  1. 단결정 잉곳으로부터 슬라이스되고 전면과 후면 및 주변 에지를 갖는 반도체 웨이퍼의 가공방법으로서,
    (a) 상기 웨이퍼의 두께를 단시간에 감소시키기 위해 상기 웨이퍼의 전면과 후면을 조연삭하는 공정;
    (b) 상기 웨이퍼의 두께를 더 감소시키고 상기 조연삭으로 인한 손상을 감소시키기 위해 상기 웨이퍼의 전면과 후면을 래핑 슬러리를 사용하여 래핑하는 공정;
    (c) 상기 웨이퍼의 두께를 더 감소시키기 위해 상기 웨이퍼를 화학에천트로 에칭하는 공정; 및
    (d) 상기 웨이퍼의 두께를 소정의 웨이퍼 두께로 감소시키기 위해 상기 웨이퍼의 전면을 연마용 슬러리를 사용하여 연마하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  2. 제 1 항에 있어서,
    상기 래핑공정에 의해 생성된 상기 웨이퍼로부터의 미립자물질을 제거하기 위해 상기 래핑공정 후 및 상기 에칭공정 전에 상기 웨이퍼를 세척하는 공정, 및 상기 에칭공정 후 및 상기 웨이퍼의 전면을 연마하기 전에 상기 웨이퍼의 주변 에지를 연마하는 공정을 더 포함하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법
  3. 제 1 항에 있어서,
    상기 조연삭공정은 상기 웨이퍼를 연삭장치에 배치함으로서 행해지며, 상기 장치는 5 내지 25 ㎛ 범위내의 크기의 그레인들을 갖는 수지접합형 연삭휠을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법
  4. 제 3 항에 있어서,
    상기 연삭장치는 상기 웨이퍼를 조연삭하기 위해 주변연삭부를 사용하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  5. 제 1 항에 있어서,
    상기 조연삭공정은 약 60 초 이하의 시간동안 행해지며, 상기 래핑공정은 약 10 분 이하의 시간동안 행해지는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  6. 제 1 항에 있어서,
    상기 웨이퍼의 전면을 연마하기 전에 상기 웨이퍼의 전면을 미세연삭하는 공정을 더 포함하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  7. 단결정 잉곳으로부터 슬라이스되고 전면과 후면 및 주변 에지를 갖는 반도체 웨이퍼의 가공방법으로서,
    (a) 상기 웨이퍼의 두께를 단시간에 감소시키기 위해 상기 웨이퍼의 전면과 후면을 조연삭하는 공정;
    (b) 상기 웨이퍼의 두께를 더 감소시키고 상기 조연삭으로 인한 손상을 감소시키기 위해 상기 웨이퍼의 전면을 미세연삭하는 공정; 및
    (c) 연마용 슬러리를 사용하여 상기 웨이퍼의 전면을 연마하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  8. 제 7 항에 있어서,
    상기 웨이퍼의 제 1 면의 표면을 연마하기 전에 상기 웨이퍼를 화학에천트로 에칭하는 공정을 더 포함하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  9. 제 8 항에 있어서,
    상기 미세연삭공정은 상기 웨이퍼의 제 2 면의 표면을 미세연삭하는 공정을 더 포함하고, 상기 연마공정은 연마용 슬러리를 사용하여 상기 웨이퍼의 제 2 면의 표면을 연마하는 것을 더 포함하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  10. 단결정 잉곳으로부터 슬라이스되고 전면과 후면 및 주변 에지를 갖는 반도체 웨이퍼의 가공방법으로서,
    (a) 상기 웨이퍼의 두께를 단시간에 감소시키기 위해 상기 웨이퍼의 전면과 후면을 미세연삭하는 공정;
    (b) 연마용 슬러리를 사용하여 상기 웨이퍼의 전면을 연마하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
KR1020007001641A 1997-08-21 1998-08-13 반도체 웨이퍼의 가공방법 KR20010030567A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US91597597A 1997-08-21 1997-08-21
US8/915,975 1997-08-21
PCT/US1998/016778 WO1999009588A1 (en) 1997-08-21 1998-08-13 Method of processing semiconductor wafers

Publications (1)

Publication Number Publication Date
KR20010030567A true KR20010030567A (ko) 2001-04-16

Family

ID=25436505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007001641A KR20010030567A (ko) 1997-08-21 1998-08-13 반도체 웨이퍼의 가공방법

Country Status (8)

Country Link
US (1) US6114245A (ko)
EP (1) EP1019955A1 (ko)
JP (1) JP2001516145A (ko)
KR (1) KR20010030567A (ko)
CN (1) CN1272222A (ko)
MY (1) MY132834A (ko)
TW (1) TW369458B (ko)
WO (1) WO1999009588A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7258931B2 (en) 2002-08-29 2007-08-21 Samsung Electronics Co., Ltd. Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998011600A1 (fr) * 1996-09-13 1998-03-19 Hitachi, Ltd. Procede de faconnage de tranches de semi-conducteur
US6676496B2 (en) 1999-03-09 2004-01-13 Hitachi, Ltd. Apparatus for processing semiconductor wafers
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
US6514423B1 (en) 2000-02-22 2003-02-04 Memc Electronic Materials, Inc. Method for wafer processing
US6852012B2 (en) * 2000-03-17 2005-02-08 Wafer Solutions, Inc. Cluster tool systems and methods for in fab wafer processing
US6387289B1 (en) * 2000-05-04 2002-05-14 Micron Technology, Inc. Planarizing machines and methods for mechanical and/or chemical-mechanical planarization of microelectronic-device substrate assemblies
TW452873B (en) * 2000-06-21 2001-09-01 Advanced Semiconductor Eng Manufacturing method of wafer scale semiconductor package structure
JP2002124490A (ja) * 2000-08-03 2002-04-26 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
US6672943B2 (en) 2001-01-26 2004-01-06 Wafer Solutions, Inc. Eccentric abrasive wheel for wafer processing
US6632012B2 (en) 2001-03-30 2003-10-14 Wafer Solutions, Inc. Mixing manifold for multiple inlet chemistry fluids
US7416962B2 (en) * 2002-08-30 2008-08-26 Siltronic Corporation Method for processing a semiconductor wafer including back side grinding
US7288465B2 (en) * 2003-04-15 2007-10-30 International Business Machines Corpoartion Semiconductor wafer front side protection
US7001827B2 (en) * 2003-04-15 2006-02-21 International Business Machines Corporation Semiconductor wafer front side protection
CN100416751C (zh) * 2003-09-26 2008-09-03 友达光电股份有限公司 等臂裂片装置及裂片方法
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
US7332414B2 (en) * 2005-06-22 2008-02-19 Freescale Semiconductor, Inc. Chemical die singulation technique
JP4285455B2 (ja) * 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102006022089A1 (de) * 2006-05-11 2007-11-15 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
JP4986568B2 (ja) * 2006-10-11 2012-07-25 株式会社ディスコ ウエーハの研削加工方法
CN102233544B (zh) * 2010-05-06 2013-02-13 无锡华润上华半导体有限公司 化学机械研磨的方法
DE102013204839A1 (de) * 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
CN105291287B (zh) * 2014-06-05 2017-09-08 兆远科技股份有限公司 蓝宝石晶片加工方法及其加工工艺中的中间物
CN105081893B (zh) * 2015-05-13 2018-11-06 北京通美晶体技术有限公司 一种超薄Ge单晶衬底材料及其制备方法
CN108400081A (zh) * 2017-02-08 2018-08-14 上海新昇半导体科技有限公司 硅片的制作方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4054010A (en) * 1976-01-20 1977-10-18 Headway Research, Inc. Apparatus for grinding edges of planar workpieces
DE2636762C2 (de) * 1976-01-31 1978-09-28 Georg Mueller Kugellagerfabrik Kg, 8500 Nuernberg Flachschleifmaschine
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
US4318250A (en) * 1980-03-31 1982-03-09 St. Florian Company, Ltd. Wafer grinder
JPS58184727A (ja) * 1982-04-23 1983-10-28 Disco Abrasive Sys Ltd シリコンウェ−ハの面を研削する方法
US4663890A (en) * 1982-05-18 1987-05-12 Gmn Georg Muller Nurnberg Gmbh Method for machining workpieces of brittle hard material into wafers
JPS60109859U (ja) * 1983-12-28 1985-07-25 株式会社　デイスコ 半導体ウエ−ハ表面研削装置
JPS60155358A (ja) * 1984-01-23 1985-08-15 Disco Abrasive Sys Ltd 半導体ウエ−ハの表面を研削する方法及び装置
US4927432A (en) * 1986-03-25 1990-05-22 Rodel, Inc. Pad material for grinding, lapping and polishing
US5035087A (en) * 1986-12-08 1991-07-30 Sumitomo Electric Industries, Ltd. Surface grinding machine
JPH0715893B2 (ja) * 1988-07-14 1995-02-22 株式会社東芝 ドーパントフイルムおよび半導体基板の不純物拡散方法
US4918869A (en) * 1987-10-28 1990-04-24 Fujikoshi Machinery Corporation Method for lapping a wafer material and an apparatus therefor
AU637087B2 (en) * 1989-03-24 1993-05-20 Sumitomo Electric Industries, Ltd. Apparatus for grinding semiconductor wafer
EP0460437B1 (en) * 1990-05-18 1997-09-10 Fujitsu Limited Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device composed of the substrate
US5189843A (en) * 1990-08-30 1993-03-02 Silicon Technology Corporation Wafer slicing and grinding machine and a method of slicing and grinding wafers
DE4131752A1 (de) * 1991-09-24 1993-03-25 Wolters Peter Fa Verfahren zum einseitigen flaechenbearbeiten von werkstuecken
DE4224395A1 (de) * 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
SG46490A1 (en) * 1992-09-09 1998-02-20 Seiko Epson Corp Recording paper sortins and discharging device
JP2839801B2 (ja) * 1992-09-18 1998-12-16 三菱マテリアル株式会社 ウェーハの製造方法
US5549502A (en) * 1992-12-04 1996-08-27 Fujikoshi Machinery Corp. Polishing apparatus
US5377451A (en) * 1993-02-23 1995-01-03 Memc Electronic Materials, Inc. Wafer polishing apparatus and method
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
JP2853506B2 (ja) * 1993-03-24 1999-02-03 信越半導体株式会社 ウエーハの製造方法
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
US5439551A (en) * 1994-03-02 1995-08-08 Micron Technology, Inc. Chemical-mechanical polishing techniques and methods of end point detection in chemical-mechanical polishing processes
KR0132274B1 (ko) * 1994-05-16 1998-04-11 김광호 웨이퍼 연마 설비
US5571373A (en) * 1994-05-18 1996-11-05 Memc Electronic Materials, Inc. Method of rough polishing semiconductor wafers to reduce surface roughness
JP3055401B2 (ja) * 1994-08-29 2000-06-26 信越半導体株式会社 ワークの平面研削方法及び装置
US5651724A (en) * 1994-09-08 1997-07-29 Ebara Corporation Method and apparatus for polishing workpiece
KR0144823B1 (ko) * 1994-11-23 1998-10-01 양승택 효율을 극대화한 노즐을 이용한 수소원자의 표면 흡착장치
JP3534207B2 (ja) * 1995-05-16 2004-06-07 コマツ電子金属株式会社 半導体ウェーハの製造方法
TW308561B (ko) * 1995-08-24 1997-06-21 Mutsubishi Gum Kk
JP3534213B2 (ja) * 1995-09-30 2004-06-07 コマツ電子金属株式会社 半導体ウェハの製造方法
JP2832184B2 (ja) * 1996-08-08 1998-12-02 直江津電子工業株式会社 シリコン半導体デスクリート用ウエハの製造方法
DE19651761A1 (de) * 1996-12-12 1998-06-18 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zum Polieren von Halbleiterscheiben
JP3348429B2 (ja) * 1996-12-26 2002-11-20 信越半導体株式会社 薄板ワーク平面研削方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7258931B2 (en) 2002-08-29 2007-08-21 Samsung Electronics Co., Ltd. Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination

Also Published As

Publication number Publication date
EP1019955A1 (en) 2000-07-19
WO1999009588A1 (en) 1999-02-25
CN1272222A (zh) 2000-11-01
MY132834A (en) 2007-10-31
TW369458B (en) 1999-09-11
US6114245A (en) 2000-09-05
JP2001516145A (ja) 2001-09-25

Similar Documents

Publication Publication Date Title
KR20010030567A (ko) 반도체 웨이퍼의 가공방법
US6214704B1 (en) Method of processing semiconductor wafers to build in back surface damage
JP3846706B2 (ja) ウエーハ外周面取部の研磨方法及び研磨装置
JP3329288B2 (ja) 半導体ウエーハおよびその製造方法
KR100572556B1 (ko) 후면연삭을 포함하는 반도체웨이퍼의 처리방법
JP3664593B2 (ja) 半導体ウエーハおよびその製造方法
US6093087A (en) Wafer processing machine and a processing method thereby
JP3328193B2 (ja) 半導体ウエーハの製造方法
EP1145296B1 (en) Semiconductor wafer manufacturing method
JP7045676B1 (ja) 半導体結晶ウェハの製造装置および製造方法
JP3109419B2 (ja) ウェーハの加工方法
JPH0513388A (ja) 半導体ウエーハの製造方法
WO2000047369A1 (en) Method of polishing semiconductor wafers
JP3399179B2 (ja) ウェーハの加工方法
WO1999031723A1 (en) Method of improving the flatness of polished semiconductor wafers
JPH1131670A (ja) 半導体基板の製造方法
EP2192609A1 (en) Method of producing wafer for active layer
JP3399180B2 (ja) ウェーハ面取り部仕上げ加工方法および加工装置
TW200401405A (en) Process for machining a wafer-like workpiece
JPS6381934A (ja) ウエハおよびその製造方法
JP2001102340A (ja) 半導体ウェーハの製造方法
JPH0825198A (ja) 磁気ヘッドにおけるギャップ対向面の鏡面研磨方法及び平面研削盤

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20000218

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid