[go: up one dir, main page]

KR20010021221A - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20010021221A
KR20010021221A KR1020000045234A KR20000045234A KR20010021221A KR 20010021221 A KR20010021221 A KR 20010021221A KR 1020000045234 A KR1020000045234 A KR 1020000045234A KR 20000045234 A KR20000045234 A KR 20000045234A KR 20010021221 A KR20010021221 A KR 20010021221A
Authority
KR
South Korea
Prior art keywords
insulating film
signal line
interlayer insulating
liquid crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020000045234A
Other languages
English (en)
Other versions
KR100596143B1 (ko
Inventor
장홍용
마야마다까또시
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20010021221A publication Critical patent/KR20010021221A/ko
Application granted granted Critical
Publication of KR100596143B1 publication Critical patent/KR100596143B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 고화질의 밝은 액티브 매트릭스형 액정표시장치를 제공하는 것을 과제로 한다.
본 발명의 액정표시장치는 제 1 기판(1)과, 그 위에 매트릭스 형상으로 정렬배치되고, 섬형으로 형성된 복수의 TFT용 다결정 실리콘층(41a)과, 그 위에 형성된 게이트 절연막(5)과, 그 위에 형성되고 행방향을 따라 연이어 존재하는 복수의 주사선(15)과, 게이트 절연막(5) 상에 형성되고, 주사선(15)과의 교차부 근방을 피한 영역에 열방향으로 단속적으로 연이어 존재하는 복수의 제 1 신호선(11a)과, 게이트 절연막(5) 상에 형성된 층간절연막(17)과, 그 위에 형성되고, 제 1 신호선(11a)을 노출시키는 복수의 제 1 개구(31a)와, 층간절연막(17) 상에 형성되고 제 1 개구(31a)를 통하여 제 1 신호선(11a) 사이를 접속하여 열방향으로 연속된 신호선(11)을 형성하는 복수의 제 2 신호선(11b)을 포함한다.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY AND ITS MANUFACTURE METHOD}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는, 각 화소마다 스위칭 소자로서 박막트랜지스터(이하,「TFT」라고 한다) 등의 반도체 능동소자가 설치되어 있는 액티브 매트릭스형 액정표시장치에 관한 것이다.
액티브 매트릭스형 액정표시장치에서는, 복수의 주사선이 행방향으로 연장되어 있고, 복수의 신호선이 열방향으로 연장되어 있다. 매트릭스의 각 교차부에는 화소가 배치되어 있다. 각 화소는 화소전극과 화소전극에 접속된 스위칭용 소자를 포함하고 있다. 액티브 매트릭스형 액정표시장치의 화소 정보는 스위칭용 소자에 의해 온(on)/오프(off) 제어된다. 표시 매체로서는 액정이 사용된다.
스위칭 소자로서, MIM(Metal-Insulator-Metal) 또는 3단자(端子) 소자, 특히 게이트, 소스, 드레인을 갖는 전계효과형 박막트랜지스터(이하, 「TFT」라고 한다)가 사용된다.
본 명세서에 있어서는, 화소전극에 접속되는 TFT를 화소 TFT라고 부른다. 화소 TFT의 전류단자를 드레인, 신호선에 접속되는 TFT의 전류단자를 소스라고 부른다. 화소전극과 TFT를 포함한 단위 셀을 화소라고 칭하고, 복수의 화소가 매트릭스(행렬) 형상으로 배치된 표시부에 의해 화상을 표시한다.
행방향으로 배치된 주사선이 대응하는 TFT의 게이트 전극에 접속되어 있다. 열방향으로 배치된 복수의 신호선이 그 열에 대응하는 복수의 TFT의 소스 전극에 접속되어 있다.
주사선을 구동시키는 회로를 주사선 구동회로, 신호선을 구동시키는 회로를 신호선 구동회로라고 칭한다. 주사선 구동회로와 신호선 구동회로를 포함하고, 표시부를 구동시키는 회로를 주변회로라고 총칭한다.
각 화소전극마다 스위칭 소자로서 TFT를 사용하는 액티브 매트릭스형 액정표시장치는 한쌍의 기판 상에 교차전극을 형성한 단순 매트릭스형 액정표시장치와 비교할 경우, 다(多)화소화에 적합하며, 화면이 선명하다.
최근, 퍼스널컴퓨터의 표시 화면 또는 비디오 카메라의 뷰 파인더(view-finder) 등의 표시장치로서는, 액티브 매트릭스형 액정표시장치가 주류를 이루고 있다.
종래, 액티브 매트릭스형 액정표시장치에 있어서는, 신호선과 화소전극(통상은 투명전극, 예를 들어, 인듐주석 산화물(ITO))을 동일한 레벨(통상은 층간절연막 상)에 형성하며, 또한 인접하는 각 화소전극 사이의 간극을 덮기 위한 차광막으로서 대향기판 측에 블랙 매트릭스(이하, 「BM」이라고 부른다)라고 불리는 차광영역을 형성했었다.
이러한 구조에서는, 화소전극과 신호선과의 마스크 정렬 마진과 화소전극과 대향 BM과의 접합 마진이 요구된다. 화소 면적에 대한 표시에 효과적인 화소전극의 면적(이른바 개구율)이 좁아진다. 화소의 미세화에 수반하여 개구율이 한층 더 저하된다.
신호선보다도 상위 레벨(예를 들어, 층간절연막 상에 형성된 평탄화막 상)에 화소전극을 형성할 경우도 있다. 화소전극 영역과 신호선 영역을 중첩시키고, 신호선 자체를 BM으로서 사용할(이하, 「TFT측 BM」이라고 부른다) 수도 있다. 화소전극과 신호선과의 마스크 정렬(mask alignment) 마진과 화소전극과 대향 BM과의 접합 마진에 대한 요구가 완화된다.
TFT측 BM을 사용한 구조에서는, 평탄화막을 포함시킨 층간절연막이 2층 이상으로 되기 때문에, 백라이트의 광이 층간절연막(특히, 계면 근방) 중에서 흡수되어 밝은 표시가 어려워진다. 특히, 단파장 측에서의 투과율이 저하된다는 문제점이 있다.
본 발명의 목적은 고화질·저(低)소비전력의 밝은 액정표시장치를 제공하는 것이다.
본 발명의 일 관점에 따르면, 제 1 기판과, 그 제 1 기판 상에 행방향과 열방향으로 정렬된 매트릭스 형상으로 정렬배치된 복수의 섬형 TFT용 다결정 실리콘층과, 그 다결정 실리콘층을 덮어 상기 제 1 기판 상에 형성된 게이트 절연막과, 그 게이트 절연막 상에 형성되고, 행방향을 따라 연이어 존재하는 복수의 주사선과, 상기 게이트 절연막 상에 형성되고, 상기 주사선과의 교차부 근방을 피한 영역에 열방향으로 단속적(斷續的)으로 연이어 존재하는 복수의 제 1 신호선과, 상기 주사선 및 상기 제 1 신호선을 덮는 층간절연막과, 그 층간절연막에 형성되고, 상기 제 1 신호선을 노출시키는 복수의 제 1 개구(開口)와, 상기 층간절연막 상에 형성되고, 상기 제 1 개구를 통하여 상기 제 1 신호선 사이를 접속하여 열방향으로 연속된 신호선을 형성하는 복수의 제 2 신호선과, 상기 층간절연막 상에 형성된 화소전극과, 상기 주사선과 상기 신호선과의 교차부 근방에 배치되고, 상기 TFT용 다결정 실리콘층을 채널층으로 하여, 상기 주사선과 접속된 게이트 전극과 상기 신호선과 접속된 소스 전극과 상기 화소전극과 접속된 드레인 전극을 갖는 박막트랜지스터를 포함하는 액티브 매트릭스 기판을 갖는 액정표시장치가 제공된다.
본 발명의 다른 관점에 따르면, 제 1 기판 상에 비정질 실리콘층을 형성하는 공정과, 그 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하는 공정과, 그 다결정 실리콘층을 섬형으로 가공하여, 소스, 게이트 및 드레인을 포함한 TFT용 다결정 실리콘층을 복수 형성하는 공정과, 그 TFT용 다결정 실리콘층을 덮어 상기 제 1 기판 상에 게이트 절연막을 형성하는 공정과, 그 게이트 절연막 상에 전극막을 형성하는 공정과, 그 전극막을 가공하여, 상기 제 1 기판 상을 행방향으로 뻗어있는 복수의 주사선과, 그 주사선에 접속된 게이트 전극과, 상기 제 1 기판 상을 열방향으로 상기 주사선과의 교차부 근방을 피한 영역에 있어서 단속적으로 뻗어있는 복수의 제 1 신호선을 형성하는 공정과, 상기 주사선 및 제 1 신호선을 덮어 층간절연막을 형성하는 공정과, 그 층간절연막 중 적어도 상기 TFT용 다결정 실리콘층을 채널층으로 하는 박막트랜지스터의 드레인 상, 소스 상 및 상기 제 1 신호선의 양 단부(端部) 상에 제 1 내지 제 3 개구를 형성하는 공정과, 상기 제 1 개구를 통하여 상기 층간절연막 상에 화소전극을 형성하는 공정과, 상기 제 2 및 제 3 개구를 통하여 상기 소스 및 상기 제 1 신호선 사이를 접속하고 열방향으로 연속된 신호선을 형성하는 제 2 신호선을 상기 층간절연막 상에 형성하는 공정을 포함하는 액정표시장치의 제조방법이 제공된다.
도 1은 본 발명의 제 1 실시형태에 따른 액정표시장치의 개략단면도이다.
도 2는 본 발명의 제 1 실시형태에 따른 액정표시장치의 개략적인 회로구성도이다.
도 3은 본 발명의 제 1 실시형태에 따른 액정표시장치 중 주사선과 신호선을 중심으로 한 도면이며, 3a는 평면도, 3b는 3a의 Ⅲb-Ⅲb'선 단면도를 나타낸다.
도 4는 본 발명의 제 2 실시형태에 따른 액정표시장치 중 주사선과 신호선을 중심으로 한 도면이며, 4a는 평면도, 4b는 4a의 Ⅳb-Ⅳb'선 단면도를 나타낸다.
도 5는 액정표시장치의 주요부를 나타내는 도면이며, 5a는 평면도, 5b는 5a의 Ⅴb-Ⅴb'선 단면도, 5c는 5a의 Ⅴc-Ⅴc'선 단면도를 나타낸다.
도 6은 액정표시장치의 주요부를 나타내는 도면이며, 6a는 도 5a의 Ⅵb-Ⅵb'선 단면도에 대응하고, 6c는 6a의 Ⅵc-Ⅵc'선 단면도에 대응하는 도면이다.
도 7은 액정표시장치의 주요부를 나타내는 도면이며, 7a는 평면도, 7b는 7a의 Ⅶb-Ⅶb'선 단면도, 7c는 7a의 Ⅶc-Ⅶc'선 단면도를 나타낸다.
도 8은 액정표시장치의 변형예의 주요부를 나타내는 도면이며, 8a는 평면도, 8b는 8a의 Ⅷb-Ⅷb'선 단면도를 나타낸다.
도 9는 액정표시장치 중 축적용량을 중심으로 한 구조를 나타내는 도면이며, 9a는 회로도, 9b는 평면도, 9c는 9b의 Ⅸc-Ⅸc'선 단면도를 나타낸다.
도 10의 a∼e는 액정표시장치 중 표시부의 제조 공정을 나타내는 단면도이다.
도 11의 f, g는 액정표시장치 중 표시부의 제조 공정을 나타내는 단면도이다.
도 12의 h, i는 액정표시장치 중 표시부의 제조 공정을 나타내는 단면도이다.
도 13의 a∼f는 액정표시장치 중 주변회로부의 제조 공정을 나타내는 단면도이다.
도 14는 본 발명의 제 3 실시형태에 따른 횡방향 전계(電界)형 액정표시장치의 개략단면도를 나타낸다.
도 15는 본 발명의 제 3 실시형태에 따른 횡방향 전계형 액정표시장치의 주요부를 나타내는 도면이며, 15a는 평면도, 15b는 15a의 XVb-XVb'선 단면도, 15c는 15a의 XVc-XVc'선 단면도를 나타낸다.
도 16은 액정표시장치의 개략적인 구성을 나타내는 회로도이다.
도 17a는 액정표시장치의 주변회로 중 주사선 구동회로의 블록도이고, 17b는 그 회로도이다.
도 18a는 액정표시장치의 주변회로 중 신호선 구동회로의 블록도이고, 18b는 그 회로도이다.
도 19는 액정표시장치의 신호선 구동회로의 회로도를 나타내는 것으로, 19a는 플립플롭(flip-flop) 회로, 19b는 인버터 회로의 회로도이다.
도 20은 블록 선순차(線順次) 구동방식의 회로도이다.
도 21은 블록 선순차 구동방식의 회로 동작을 나타내는 타이밍차트이다.
도 22는 제어회로를 실장한 액티브 매트릭스형 액정표시장치의 개략도이다.
* 도면의 주요부분에 대한 부호의 설명
A : 액정표시장치 B : 표시부
C : 주변회로부 C1 : 주사선 구동회로
C2 : 신호선 구동회로 CF : 컬러필터
S : 소스 D : 드레인
G : 게이트 E : 액정재
H : 평탄화막 1 : 제 1 기판
2 : 밀봉재 3 : 제 2 기판
5 : 게이트 절연막 7 : 공통전극
11 : 신호선 11a : 제 1 신호선
11b : 제 2 신호선 15 : 주사선
21 : 화소 23 : 액정 셀
24 : 화소전극 25 : 화소 TFT
27 : 축적용량 31 : 개구(開口)
37 : 개구부 41 : 다결정 실리콘층
41a : TFT용 다결정 실리콘층 41b : 축적전극용 다결정 실리콘층
51 : 대향 BM 57 : Cr막
75 : 주변회로용 TFT 81 : 인출 단자
201 : 쌍방향 스위치 215 : 시프트 레지스터부
217 : 멀티플렉서(multiplexer)부 221 : 인버터
225, 321 : 플립플롭 회로 301 : 아날로그 스위치
311 : 아날로그 스위치 제어부 315 : 아날로그 스위치 제어 신호선
325 : 시프트 레지스터 회로 331 : 버퍼회로
411 : CMOS형 TFT 아날로그 스위치 451 : CMOS형 아날로그 스위치
이하, 도면을 참조하여 본 발명의 실시형태를 설명한다.
최근, 새로운 결정화 기술, 예를 들어, 엑시머 레이저 등을 사용한 레이저 어닐, 결정화 전의 비정질 실리콘에 Ni 또는 Ge를 도핑하여 결정화를 촉진시키는 기술 등의 저온결정화 기술이 발전되어 왔다. 유리기판 상에 형성된 비정질 실리콘을 엑시머 레이저의 조사(照射)에 의해 결정화하여 다결정 실리콘(폴리실리콘)을 형성하는 기술이 개발되고 있다.
다결정 실리콘 중 전자, 정공(正孔)의 이동도는 50∼100㎠/Vs 정도이다. 비정질 실리콘 중 전자, 정공의 이동도와 비교하여 현저하게 크다. 다결정 실리콘 TFT를 사용함으로써, 비정질 실리콘 TFT를 사용한 경우보다도 고속(高速)의 트랜지스터를 얻을 수 있다.
도 1 내지 도 4를 참조하여 본 발명의 제 1 실시형태에 따른 액티브 매트릭스형 액정표시장치를 설명한다.
도 1에 화상 표시를 행하는 표시부와 표시부의 제어를 행하는 주변회로를 동일 기판 상에 형성한 액티브 매트릭스형 액정표시장치의 단면(斷面)을 나타낸다.
액티브 매트릭스형 액정표시장치(A)는 대략, 제 1 기판(1)과, 제 1 기판(1)과 대향하는 제 2 기판(3)과, 양 기판(1, 3) 사이에 삽입되는 액정층(E)을 포함한다.
제 1 기판(1) 상에 화상을 표시하기 위한 표시부(B)가 형성된다. 표시부(B)의 주변에는 표시부(B)를 구동시키는 주변회로부(C)가 형성된다. 주변회로부(C)의 외주부에 배치된 밀봉재(2)에 의해, 액정재(E)를 수용(收容) 공간 내에 밀봉시킨다. 표시부(B)와 주변회로부(C)는 다결정 실리콘을 채널층으로 하는 복수의 TFT(25)를 포함한다. 표시부(B)에서는 화소전극(24)이 화소 TFT(25)에 접속되어 있다.
제 1 기판(1)과 대향하는 제 2 기판(3) 상에 복수의 컬러필터(CF)가 형성된다. 컬러필터(CF) 상에 형성된 평탄화막(H)이 컬러필터의 요철(凹凸)을 평탄화시킨다. 평탄화막(H) 상에는 공통전극(7)이 형성되어 있다.
도 2는 액티브 매트릭스형 액정표시장치(A)의 회로 구성의 예를 나타낸 개략적인 등가회로도이다.
액티브 매트릭스형 액정표시장치(A)는 가로의 장방형 형상을 갖는 표시부(B)와, 표시부(B)의 주변에 배치된 주사선 구동회로(C1)와 신호선 구동회로(C2)를 포함한 주변회로부(C)를 포함한다.
복수의 신호선(11, 11, 11, …)이 표시부(B)의 영역 내에 있어서 열방향으로 연장되어 있다. 각 신호선(11)에 의해 RGB 등의 컬러 화상 정보가 전달된다.
복수의 주사선(15, 15, 15, …)이 표시부(B)의 영역 내에 있어서 행방향으로 연장되어 있다. 각 주사선(15)은 대응하는 행의 화소를 선택한다.
신호선(11)과 주사선(15)과의 각 교점(交點)에 화소(21)가 배치된다. 표시부(B) 전체에는 복수의 화소(21, 21, 21, …)가 매트릭스 형상으로 배치되어 있다. 3개의 화소로 구성되는 각 표시단위마다 RGB의 3색을 표시할 수 있다.
화소 TFT(25)는 더블 게이트 TFT로 예시되어 있다. 화소 TFT는 싱글 게이트 TFT를 사용할 수도 있다. 누설(leak) 전류 저감에 있어서 더블 게이트 TFT는 효과적이다.
화소 TFT(25)의 소스 전극(S)은 신호선(11)과 접속되어 있다. 화소 TFT(25)의 게이트 전극(G)은 주사선(15)과 접속되어 있다. 화소 TFT(25)의 드레인 전극(D)에는 액정 셀(23)과 축적용량(27)이 병렬로 접속되어 있다.
액정 셀(23)은 화소전극(24)과 액정층(E)과 공통전극(7)을 포함한다(도 1).
화소(21)에 포함된 축적용량(27)은 대응하는 주사선의 선택 시간에 신호선(11)으로부터 주입된 신호 전하를 받아, 다음 선택 시간까지 축적시킨다. 축적용량(27)은 필요에 따라 설치된다. 축적용량(27)을 설치하지 않을 경우, 예를 들어, 화소 TFT(25)가 누설될 경우는 화소전극의 전압이 용이하게 변화하게 된다. 축적용량(27)은 축적된 전압을 유지하는데 효과적이다.
다음으로, 회로 동작을 간단하게 설명한다.
주사선 구동회로(C1)에 의해 구동되는 복수의 주사선(15, 15, 15, …)이 복수의 화소(21)를 차례로 열방향으로 주사한다. 행방향으로 정렬된 복수의 화소(21)는 해당 주사 기간 중에 신호선 구동회로(C2)에 의해 구동되는 복수의 신호선(11, 11, 11)으로부터의 화상 정보를 받는다.
도 3에 액티브 매트릭스형 액정표시장치 중 제 1 기판 측에 설치되어 있는 신호선(11)과 주사선(15)의 구성을 나타낸다. 설명의 편의상, 다른 구성 요소를 생략했다.
도 3a는 평면도, 도 3b는 도 3a의 Ⅲb-Ⅲb'선 단면도이다.
도 3b에 나타낸 바와 같이, 제 1 유리기판(1) 상에 게이트 절연막(5)이 형성되어 있다. 게이트 절연막(5) 상에 행방향으로 연장되는 복수의 주사선(15)과, 그와 교차하는 방향으로 연장되는 복수의 제 1 신호선(11a)이 형성되어 있다. 제 1 신호선(11a)은 주사선(15)과의 교차부 근방을 피한 영역에 단속적으로 형성되어 있다.
게이트 절연막(5) 위에는 층간절연막(17)이 형성되어 있다. 제 1 개구(31a)가 제 1 신호선(11a)의 단부 근방의 층간절연막(17)에 형성되어 있다.
층간절연막(17) 상에는, 인접하는 제 1 개구(31a) 사이를 접속하도록 제 2 신호선(11b)이 단속적으로 형성된다. 제 1 신호선(11a)과 제 2 신호선(11b)은 제 1 개구(31a)를 통하여 접속되고, 전체적으로 열방향으로 연이어 존재하는 신호선(11)을 구성한다.
도 3a에 실선으로 둘러싼 영역으로 나타낸 바와 같이, 제 2 레벨에 형성되는 제 2 신호선(11b)은 바람직하게는, 점선으로 표시된 제 1 레벨에 형성되는 주사선(15)과 신호선(11)과의 교차부 근방에만 형성된다. 신호선(11)과 주사선(15)이 교차부 근방에서만 입체교차되는 브리지(bridge)형의 구조로 된다.
주사선(15)과 신호선(11)의 대부분(제 1 신호선(11a))을 제 1 레벨(게이트 절연막(5) 상)에 형성할 수 있다. 주사선(15)과 제 1 신호선(11a)은 동일한 재료 및 공정으로 형성할 수 있다. 게이트 절연막(5)의 표면을 효율적으로 이용할 수 있다.
층간절연막(17) 상에 형성된 제 2 신호선(11b)의 점유 면적은 작기 때문에, 층간절연막(17)의 표면 상을 다른 목적에 효율적으로 이용할 수 있다.
층간절연막(17)의 표면 중 제 2 신호선(11b)이 점유하는 영역, 예를 들어, 도 3a에 있어서의 실선으로 둘러싼 영역을 제외한 넓은 영역에 화소전극을 형성할 수 있다. 신호선과 화소전극과의 마스크 정렬 마진을 넓게 하는 동시에, 넓은 개구율을 얻을 수 있다.
제 2 실시형태에 따른 액티브 매트릭스형 액정표시장치에 대해서 설명한다.
도 4에 제 1 기판 측(1)에 설치되어 있는 신호선(11)과 주사선(15)과의 교차부를 중심으로 한 개략적인 구조를 나타낸다. 도 4a는 평면도, 도 4b는 도 4a의 Ⅳb-Ⅳb'선 단면도이다. 도 3a 및 도 3b의 부분과 대응하는 부분에는 동등한 부호를 첨부하여 설명을 생략한다.
도 4b에 나타낸 바와 같이, 제 1 신호선(11a)은 주사선(15)과의 교차부 근방을 피한 영역에 열방향으로 단속적으로 형성되어 있다.
층간절연막(17)의 제 1 신호선(11a) 상에는 2개의 개구(31a, 31a)가 형성된다.
제 2 신호선(11b)이 층간절연막(17) 상에 형성된다. 도시된 구성에 있어서, 1개의 제 2 신호선(11b)은 제 1 신호선(11a)의 양단(兩端)에 형성되는 2개의 개구(31a, 31a)와, 해당 제 1 신호선(11a)과 열방향으로 인접하는 2개의 제 1 신호선(11a, 11a)의 인접하는 단부에 형성된 개구(31a, 31a)의 4개소에서 접속된다.
제 2 신호선은 1개의 제 1 신호선(11a)과 열방향으로 인접하는 2개의 제 1 신호선(11a, 11a) 중 한쪽 제 1 신호선 단부로부터 다른 한쪽의 제 1 신호선(11a)의 단부까지 연장되어 있다.
도 4a에 나타낸 바와 같이, 제 1 신호선(11a)과 제 2 신호선(11b)이 접속되고, 연속된 1개의 신호선(11)을 형성한다.
주사선(15)과 제 1 신호선(11a)을 동일 레벨의 게이트 절연막(5) 상에 형성할 수 있다. 주사선(15)과 제 1 신호선(11a)을 동일한 재료 및 공정으로 형성할 수 있고, 게이트 절연막(5)의 표면을 효과적으로 이용할 수 있다.
신호선이 상하의 양 레벨에 있어서 병렬로 연장되어 있는 부분을 복수 갖고 있으며, 신호선(11)의 전체적인 시트 저항이 저감된다. 상하에 병렬로 연장되어 있는 부분에 있어서 제 1 신호선(11a) 또는 제 2 신호선(11b) 중 어느 하나가 단선(斷線)되더라도, 신호선(11)의 전체적인 전기적 접속을 확보할 수 있다.
본 발명의 액티브 매트릭스형 액정표시장치의 다른 실시형태에 대해서 설명한다.
도 5에 도 3에서 나타낸 구조를 실제의 액티브 매트릭스형 액정표시장치(A)에 적용시킨 구조를 나타낸다.
도 5a는 평면도, 도 5b는 Ⅴb-Ⅴb'선 단면도, 도 5c는 Ⅴc-Ⅴc'선 단면도이다.
액티브 매트릭스형 액정표시장치의 화상을 표시하는 표시부(B)에는 화소가 복수 배치되어 있다.
도 5b에 나타낸 바와 같이, 유리기판 등의 제 1 기판(1) 상에는 섬형 TFT용 다결정 실리콘층(41a)이 형성된다. TFT용 다결정 실리콘층(41a)은 화소 TFT 등의 채널층에 사용된다. TFT용 다결정 실리콘층(41a)을 덮도록, 산화실리콘막 등의 게이트 절연막(5)이 제 1 기판(1) 상에 형성된다. 금속 단층(單層), 금속 적층 등에 의해 게이트 전극(G), 주사선(15)(도 5a), 및 제 1 신호선(11a)이 게이트 절연막(5) 상에 형성된다.
주사선(15)과, 주사선(15)으로부터 화소전극(24) 방향으로 돌출되는 화소 TFT(25) 게이트 전극(G)은 공통의 막, 예를 들어, 두께 150㎚ 내지 300㎚의 Cr막에 의해 형성된다. 제 1 신호선(11a)도 Cr막에 의해 형성할 수 있다. 주사선(15), 게이트 전극(G), 제 1 신호선(11a)을 Al-Nd 합금을 함유한 재료에 의해 형성할 수도 있다.
게이트 전극(G), 주사선(15), 제 1 신호선(11)을 덮도록, 층간절연막(17)이 게이트 절연막(5) 상에 형성되어 있다. 층간절연막(17)은 예를 들어, 막 두께가 2㎛ 정도인 감광성(感光性) 폴리이미드에 의해 형성된다.
제 2 신호선(11b)과 화소전극(24)이 층간절연막(17) 상에 형성된다.
화소전극(24)은 예를 들어, 두께 100㎚의 ITO막으로 형성된 투명전극이다. 제 2 신호선(11b)은 예를 들어, Mo/Al(Mo의 두께는 50∼100㎚ 정도, Al의 두께는 200∼300㎚ 정도)에 의해 형성된다.
층간절연막(17)에는 복수의 개구(31)가 형성되어 있다.
제 1 신호선(11a)의 단부 상에 제 1 개구(31a)가 형성되고, 제 1 신호선(11a)과 제 2 신호선(11b)을 접속한다. TFT용 다결정 실리콘층(41a)으로 이루어진 화소 TFT(25)의 채널층(41a)의 드레인 영역(D) 상에 제 2 개구(31b)가 형성되고, 층간절연막(17) 및 게이트 절연막(5)을 통하여 드레인 영역(D)과 화소전극(24)을 접속한다.
다결정 실리콘층(41a)의 소스 영역(S) 상에 제 3 개구(31c)가 형성되고, 소스 영역(S)과 제 2 신호선(11b)을 접속한다.
도 5(c)에 나타낸 바와 같이, 각 화소전극(24) 사이의 열방향으로 연장되는 간극(26b)의 아래쪽에서, 제 1 신호선(11a)이 열방향으로 연장되고, 간극(26b)을 폐색(閉塞)하도록 배치된다. 동일한 열 상에 인접하여 정렬된 화소전극(24, 24, 24) 사이의 간극 영역에는 주사선(15)이 형성되어 있다.
도 5(a)에 나타낸 바와 같이, 제 1 기판(1) 측의 층간절연막(17) 상에는, 실선으로 나타낸 화소전극(24)과 제 2 신호선(11b)이 형성되어 있다. 화소전극(24)은 대략 장방형의 형상을 갖고 있다. 복수의 화소전극(24)들은 매트릭스 형상으로 배치되어 있다. 인접하는 화소전극(24, 24) 사이에는 행방향 및 열방향으로 연장되는 간극(26a, 26b)이 형성된다.
인접하는 화소전극(24, 24) 사이의 행방향으로 연장되는 간극(26a)의 아래에는, 간극(26a)에 대응하는 영역을 포함하며, 양측으로 내밀듯이 형성된 주사선(15)이 행방향으로 연장되어 있다.
대략 장방형의 화소전극(24)의 네모퉁이에 절결부(切缺部)가 형성된다. 열방향 및 행방향으로 인접하는 4개의 화소전극(24)의 네모퉁이의 절결부가 합쳐져 개구부(37)가 형성된다.
실선으로 나타낸 제 2 신호선(11b)은 개구부(37)의 영역 내에 형성되어 있다.
제 3 개구(31c)를 포함한 영역에는 주사선(15), 제 1 신호선(11a), 및 제 2 신호선(11b) 중 어느쪽에도 덮여있지 않은 영역이 존재한다. 개구부(37)를 포함한 영역(51)에는 제 2 기판(3)(도 1) 상에 대향 블랙 매트릭스(51)가 형성된다.
상기 구조에 있어서는, 제 2 신호선(11b)은 주사선(15) 상을 통과하지만, 층간절연막(17)에 의해 공간적으로 분리되어 있기 때문에, 신호선과 주사선이 단락되지는 않는다.
인접하는 화소전극(24) 사이에서, 행방향으로 형성된 간극 영역(26a)과 주사선(15)을 중첩시킨다. 인접하는 화소전극(24) 사이에서, 열방향으로 형성된 간극 영역(26b)과 제 1 신호선(11a) 영역을 중첩시킨다. 신호선(11)과 주사선(15)이 TFT측 블랙 매트릭스(BM)로서의 기능을 겸한다.
대향 BM만으로 화소전극(24) 사이의 간극(26a, 26b)을 덮는 경우와 비교하여, 화소전극(24)과 대향 BM(51)과의 정렬 마진이 완화된다. 기판 상에서의 화소전극(24)의 면적을 넓게 취할 수 있기 때문에, 화소의 유효 개구율이 향상된다.
신호선(11)을 층간절연막(17) 상의 배선만으로 형성하고, 화소전극(24)을 동일 레벨에 제작한 경우는, 이러한 BM 구조를 형성할 수 없다.
화소의 에지부에 있어서는, 액정 배열 혼란이 생기기 쉽다. 화소전극(24)의 에지부를 포함한 영역에 BM을 형성함으로써, 화소전극(24)의 에지부에 있어서의 액정 배열의 혼란에 기인하는 화소의 표시 혼란을 방지한다. 표시부(B)에 배치된 복수의 화소(21)(도 1) 사이의 색 분리를 양호하게 할 수 있다. 액정표시장치의 발광(發光)이 보다 선명해진다.
층간절연막이 단층으로 형성되기 때문에, 구조의 간단화가 가능해진다. 2층 이상의 층간절연막을 형성하는 경우와 비교하여 광의 투과율도 높아진다.
도 6에 액티브 매트릭스형 액정표시장치의 변형예를 나타낸다.
도 6a는 도 5b에 대응하는 도면이고, 도 6b는 도 5c에 대응하는 도면이다. 도 5b 및 도 5c에 나타낸 부재(部材)와 동등한 부재는 동등한 부호를 첨부하여 설명을 생략한다.
도 6a에 나타낸 바와 같이, 이 액티브 매트릭스형 액정표시장치의 변형예에서는, 패드 메탈(85)이 개구(31b) 내에 충전(充塡)되어 있다. 패드 메탈(85)은 화소전극 재료인 ITO보다 낮은 저항의 재료, 예를 들어, Mo 또는 Ti에 의해 형성된다. 낮은 저항의 패드 메탈(85)에 의해 화소전극(24)과 화소 TFT(25)의 드레인 영역(D)이 전기적으로 접속된다. ITO만으로 접속하는 경우와 비교하여 접속 부분의 전압 강하를 방지할 수 있다.
패드 메탈로서는 Al을 사용할 수도 있다. Al을 사용할 경우에는 전지(電池) 효과에 따른 Al의 부식현상을 방지하기 위해, 예를 들어, Mo 등의 배리어(barrier) 메탈을 개재시키는 것이 바람직하다. 동일한 효과를 얻을 수 있다면, 다른 방법을 사용할 수도 있다.
도 6b에 나타낸 바와 같이, 화소전극(24, 24)의 간극(26b)에 제 1 신호선(11a)을 중첩시킨다.
도 7은 본 발명의 다른 실시형태에 따른 액티브 매트릭스형의 반사형 액정표시장치(X)의 단면도를 나타낸다. 도 7a는 평면도, 도 7b는 도 7a의 Ⅶb-Ⅶb'선 단면도, 도 7c는 도 7a의 Ⅶc-Ⅶc'선 단면도이다. 상술한 실시형태와 다른 점을 주로 설명한다.
축적용량(27)에 관해서는 도 7 및 도 8에 있어서도 도시되어 있으나, 상세한 설명은 도 9에 있어서 행한다.
도 7b에 나타낸 바와 같이, 제 2 신호선(11b)과 화소전극(24)이 동일한 금속 재료로 형성된다. 금속 재료로서는 Mo/Al의 다층막을 사용한다. Mo와 Al의 각각의 막 두께는 50㎚∼100㎚ 및 200㎚∼300㎚이다. Mo/Al의 다층막은 높은 반사율을 갖는 불투명한 재료이고, 반사형 액정표시장치의 반사면으로서 기능한다.
Mo막은 TFT용 다결정 실리콘층(41a)에 대한 옴(ohm)성 접촉용 재료로서 작용한다. 아울러, Mo막은 Al과 TFT용 다결정 실리콘(41a) 사이의 상호 확산을 방지하는 배리어 메탈로서 작용한다.
도 7a에 나타낸 바와 같이, 인접하는 화소전극(24)의 행방향으로 연장되는 간극(26a)을 포함한 영역에는 주사선(15)이 형성된다. 화소전극(24)의 열방향으로 연장되는 간극(26b)을 포함한 영역에는 제 1 신호선(11a)이 형성된다.
도 7c에 나타낸 바와 같이, 인접하는 화소전극(24)의 열방향의 간극(26b)을 포함한 영역에는 제 1 신호선(11a)이 형성된다.
교차부에 있어서, 제 2 신호선(11b)과 주사선(15)이 층간절연막(17)에 의해 공간적으로 분리된다. 신호선(11(11a, 11b))과 주사선(15)이 단락되는 경우는 없다.
본 실시형태에 따른 반사형 액정표시장치에서는, 화소전극(24)과 제 2 신호선(11b)을 동일한 공정에 의해 형성하는 것도 가능하다. 동일한 공정으로 형성한 경우에는, 화소전극(24)과 제 2 신호선(11b)의 마스크 정렬 마진을 고려할 필요가 없다. 개구율을 한층 더 향상시키는 것이 가능해진다.
도 8에 반사형 액정표시장치(X)의 변형예를 나타낸다. 도 8a는 평면도, 도 8b는 도 8a의 Ⅷb-Ⅷb'선 단면도이다.
도 8b에 나타낸 바와 같이, 제 2 신호선(11b)과 제 1 신호선(11a)과의 접속 및 제 2 신호선(11b)과 드레인 영역(D)과의 접속이 동일한 개구(91) 내에서 형성된다.
1개의 개구(91)를 제 2 신호선(11b)과 제 1 신호선(11a)과의 접속 및 제 2 신호선(11b)과 드레인 영역(D)과의 접속용 개구로서 겸용할 수 있기 때문에, 개구의 점유 면적 및 개구들의 배선이 점유하는 면적이 감소된다. 화소의 개구율을 한층 더 향상시킬 수 있다.
도 9를 참조하여 반사형 액정표시장치(X)의 변형예에 따른 축적용량(27)의 구성에 대해서 설명한다.
도 9a는 RGB에 대응하는 3화소를 포함한 등가회로도이다. 도 9b는 도 9a의 소자 구조의 평면도, 도 9c는 도 9b의 Ⅸc-Ⅸc'선 단면도이다.
도 9a에 나타낸 바와 같이, RGB의 각 화소(21, 21, 21)에 있어서, 화소 TFT(25)의 드레인(D)과, 상기 각 화소(21, 21, 21)와 열방향으로 인접하는 화소의 주사선(15b)과의 사이에 축적용량(27)이 형성되어 있다.
화소전극(24)은 개구부(95)를 통하여 TFT용 다결정 실리콘층(41)과 접속된다.
제 1 기판(1) 상에 형성된 축적용량용 다결정 실리콘층(41a)과, 그 위의 게이트 절연막(5)과, 열방향으로 인접하는 주사선(15b)에 의해 MOS 용량이 형성된다.
화소전극(24)과 열방향으로 인접하는 화소의 주사선(15b)이 일부에서 중첩되어 있다. 1개의 화소(21)와 열방향으로 인접하는 화소의 주사선(15b)이, 1개의 화소(21)의 화소전극(24) 아래로 돌출하는 돌출부(15c)를 갖는다. 돌출부(15c)는 화소전극과의 사이에 용량을 형성한다.
도 9c에 나타낸 바와 같이, 돌출부(15c)를 포함한 영역 아래에는, 제 1 기판(1)(도 9c) 상에 형성된 축적용량(27)용의 다결정 실리콘층(41b)이 형성되어 있다.
축적용량(27)용의 다결정 실리콘층(41b)은 그 위에 형성된 개구(95)를 통하여 1개의 화소의 화소전극(24)과 접속되어 있다.
주사선(15b)의 돌출부(15c)와, 축적용량(27)용의 다결정 실리콘층(41b)과, 그들 사이에 형성된 게이트 절연막(5)에 의해 MOS 용량이 형성된다. MOS 용량에 의해, 화소전극(24)과 접속되는 축적용량(27)이 형성되어 있다.
축적용량(27)을 화소전극(24)의 하부영역에 형성할 수 있기 때문에, 표시부 영역에 있어서의 면적의 효과적인 이용이 가능해진다.
도 10 내지 도 12에 상기 액정표시장치 중 표시부(B)의 제조 공정을 나타낸다. 도 10은 도 7a의 Ⅹc-Ⅹc'선 단면도를 나타낸다.
도 10a에 나타낸 바와 같이, 플라즈마 CVD법을 사용하여, 제 1 기판(1) 상에 하지(下地)의 절연막(SiO2막)(55)을 성막한다. 제 1 기판(1)은 예를 들어, 코닝 유리 회사의 #1737 유리이다. 플라즈마 CVD에 사용하는 반응 가스는 예를 들어, SiH4와 N2O의 혼합 가스이다. 절연막(SiO2막)(55)의 막 두께는 예를 들어, 30㎚ 내지 100㎚ 사이의 값이며, 바람직하게는 50㎚ 정도이다.
이하, 설명을 간단하게 하기 위해, 제 1 기판(1) 상에 하지의 절연막(SiO2막)(55)이 형성된 상태를 제 1 기판(1)이라고 칭한다.
도 10b에 나타낸 바와 같이, 제 1 기판(1) 상에 비정질 실리콘막(41)을 플라즈마 CVD법에 의해 성막한다. 비정질 실리콘막(41)의 막 두께는 30㎚∼100㎚, 바람직하게는 50㎚ 정도이다.
엑시머 펄스 레이저를 사용한 결정화법에 의해, 비정질 실리콘막(41)을 결정화하여 다결정 실리콘막을 형성한다. 엑시머 펄스 레이저의 발광(發光) 파장은 308㎚이다. 레이저의 에너지 밀도는 예를 들어, 300mJ∼400mJ/㎠이다.
도 10c에 나타낸 바와 같이, 주지의 포토리소그래피 기술에 의해 레지스트 마스크의 형성을 행한다. 포토레지스트 마스크(R1, R2)를 사용하여, 불소계의 반응 가스를 사용한 반응성 이온 에칭(RIE)법에 의해 다결정 실리콘층(41a)으로 이루어진 TFT용 다결정 실리콘층(41a)을 섬형으로 형성한다. 에칭 후에 포토레지스트 마스크(R1, R2)를 제거한다.
도 10d에 나타낸 바와 같이, 게이트 절연막으로서 SiO2막(5)을 플라즈마 CVD법에 의해 성막한다. 플라즈마 CVD용의 반응 가스로서는 SiH4와 N2O의 혼합 가스를 사용한다. 게이트 절연막(5)의 막 두께는 80㎚∼300㎚, 바람직하게는 150㎚ 정도이다.
도 10e에 나타낸 바와 같이, 게이트 절연막(5) 상에 Cr막(57)을 스퍼터링법에 의해 형성한다. Cr막(57)의 두께는 150㎚∼300㎚, 바람직하게는 200㎚이다.
도 11f에 나타낸 바와 같이, 포토리소그래피 기술을 사용하여, 게이트 전극(G) 및 주사선(15)을 형성하기 위해 레지스트 마스크(R3∼R7)를 형성한다.
도 11g에 나타낸 바와 같이, 레지스트 마스크(R3∼R7)를 마스크로 하여, Cr막(57)을 습식(wet) 에칭법에 의해 가공한다. 다음으로, 동일한 레지스트 마스크(R3∼R7)를 마스크로 하여, 게이트 산화막(5)을 건식(dry) 에칭에 의해 이방성(異方性)으로 에칭한다. 게이트 절연막(5)의 패턴은 레지스트 마스크를 전사(轉寫)시킨 형상을 갖고, 습식 에칭에 의해 사이드 에칭된 Cr막의 패턴으로부터 좌우로 돌출되어 있다. 포토레지스트 마스크를 제거한다. 화소 TFT(25)의 게이트 전극(G), 주사선(15), 제 1 신호선(11a)이 형성된다. 행방향으로 인접하는 화소의 주사선(15b)도 도시되어 있다.
도 12h에 나타낸 바와 같이, 게이트 전극(G)을 마스크로 하여 화소 TFT용 다결정 실리콘층(41a)에, 이온 주입법에 의해 n형 불순물인 P를 도입한다. 5%의 PH3을 이온 주입용 원료 가스로서 사용한다. 이온 주입 조건은 가속 에너지가 80keV, 도스량이 5 ×1012㎠이다. 저농도의 n형 활성층이 게이트 전극(G)의 외측에 형성된다.
게이트 전극(G) 및 게이트 절연막(5)을 마스크로 하여 이온 주입법에 의해 고농도의 P를 도입한다. 5%의 PH3을 원료 가스로서 사용한다. 가속 에너지는 10keV, 도스량이 5 ×1014㎠이다. 화소 TFT용 다결정 실리콘층(41a)에, 고농도의 n형 콘택트층(소스 및 드레인)이 게이트 절연막(5)의 외측에 형성된다.
상기 공정에 의해 이온 주입된 불순물 원자를 엑시머 레이저법을 사용하여 활성화한다. 엑시머 레이저의 발광 파장은 308㎚, 에너지 밀도는 230∼280mJ/㎠ 정도이다.
고농도 불순물의 소스 및 드레인 영역과, 저농도 불순물의 채널층과, 이들 사이에 형성된 중간 농도의 불순물을 갖는 층이 형성된다.
이상의 공정에 의해, TFT의 채널층 중 적어도 게이트와 드레인 사이의 채널층의 불순물 농도가, 콘택트 영역의 불순물 농도보다도 낮은 LDD(Light Doped Drain) 구조를 갖는 TFT(25)를 형성한다.
도 12i에 나타낸 바와 같이, 상기 구조 상에 두께 2㎛ 정도의 층간절연막(평탄화막)(17)을 형성한다. 층간절연막(17)용의 재료는 바람직하게는 감광성 폴리이미드이다. 층간절연막(17)의 재료로서, 감광성 폴리이미드 이외에 아크릴계의 수지막, 유기용매에 용해시킨 산화규소계의 미립자를 기판에 도포한 후, 건조시켜 형성한 절연성의 막 등을 사용할 수도 있다.
포토리소그래피 기술을 사용하여, 층간절연막(17) 중 제 1 신호선(11a), 주사선(15), 화소 TFT(25)의 소스 영역(S) 및 드레인 영역(D) 상에 개구(콘택트 홀: CH)를 형성한다. 다음 행의 화소의 주사선(15b)의 측부에 형성되어 있는 n형 다결정 실리콘층(61a) 상에도 개구(CH)를 형성한다.
도 12j에 나타낸 바와 같이, 층간절연막(17) 상에 스퍼터링법에 의해 Mo/Ti층을 퇴적시킨다. Mo층의 두께는 50㎚∼100㎚ 정도이며, Ti층의 두께는 200㎚∼300㎚ 정도이다. 포토리소그래피 기술을 사용하여 가공용 레지스트 마스크를 형성한다. 염소계 가스를 사용한 건식 에칭법과 습식 에칭법을 사용하여 제 2 신호선(11b)을 형성한다. 층간절연막 상에 ITO를 두께 100㎚ 정도로 퇴적시킨다. ITO에 의해 투명한 화소전극(24)을 형성한다.
이상의 공정에 의해, 액티브 매트릭스형 액정표시장치 중 제 1 기판 측의 구조를 형성한다.
상기의 공정에 따르면, 층간절연막을 단층으로 형성할 수 있기 때문에, 공정이 간략화된다. 신호선과 화소전극이 상이한 레벨에 형성되는 종래의 구조와 비교하여, 제 2 층째의 층간절연막을 형성하는 공정과, 제 2 층째의 층간절연막에 개구를 형성하는 공정이 불필요해진다.
층간절연막으로서 폴리이미드 등의 수지를 사용하여 평탄화를 행할 경우, 플라즈마 프리(plasma-free) 또는 스퍼터 프리(sputter-free)의 프로세스가 가능해진다. 기판 중, 반도체층 중에 대한 손상의 도입을 방지할 수 있다.
다결정 실리콘 TFT를 사용한 액티브 매트릭스형 액정표시장치에 있어서는, 표시부(B)와 주변회로(C)를 제 1 기판 상에 일체 형성하는 구조가 바람직하다.
도 13은 도 10 내지 도 12에 나타낸 표시부의 공정과 대응하는 주변회로부의 공정을 나타낸다.
제 1 기판 상에 게이트 전극을 형성할 때까지의 공정에 관해서는, 도 10a 내지 도 10e에 나타낸 표시부의 제조 공정과 동일하다.
주변회로부(C)는 주변회로용 TFT를 주요한 구성 요소로서 사용하는 주변회로가 형성되는 영역과 인출 단자가 형성되는 영역을 포함한다.
도 13a에 나타낸 바와 같이, 제 1 기판(1) 상에 섬형 다결정 실리콘막(41a, 41c)이 형성된다. 섬형 TFT용 다결정 실리콘막(41a, 41c)을 덮도록, 제 1 기판(1) 상에는 게이트 절연막(5)이 형성되어 있다. 게이트 절연막(5) 상에 Cr막(57)이 형성되어 있다. 그 후, 포토레지스트 마스크를 제거한다.
도 13b에 나타낸 바와 같이, 포토레지스트 마스크(R11, R12, R13)를 마스크로 하여, 게이트 전극용의 Cr막(57)을 가공한다.
도 13c 및 도 13d에 나타낸 바와 같이, 제 1 기판(1) 상에 주변회로용의 n채널 TFT(75a)와 p채널 TFT(75b)가 형성된다. n채널 TFT(75a)와 p채널 TFT(75b)의 다결정 실리콘층(41a, 41c)은 각각의 불순물 이온 도입 공정을 거쳐 형성된다. n채널 TFT(75a)는 화소 TFT(25)와 동시에 형성할 수도 있다. p채널 TFT(75b)에 도입되는 불순물은 붕소(B)이다. 저농도의 B 도입용 가스는 5%의 B2H6이다. 이온 주입의 가속 에너지는 60㎸, 도스량은 1 ×1014㎠이다.
고농도의 p형 불순물 도입용의 가스도 5%의 B2H6이다. 가속 에너지는 10keV, 도스량은 2 ×1015㎠이다.
p형 및 n형 불순물을 활성화하는 열처리는 화소 TFT(25)를 위한 불순물 활성화의 열처리와 동시에 행할 수 있다.
이상의 공정에 의해, 주변회로부(C)에는 LDD 구조의 n형 TFT(75a) 및 p형 TFT(75b)가 형성된다.
주변회로부(C)의 에지에는, 게이트 전극막과 동일한 재료, 예를 들어, Cr막에 의해 형성된 인출용의 인출 단자(81)가 형성된다. 인출 단자(81)는 표시부(B)의 제 1 신호선(11a)과 동시에 형성할 수도 있다. 제 2 신호선(11b)과 동시에 형성할 수도 있다. 또한, 제 1 신호선(11a)과 제 2 신호선(11b)의 양쪽을 사용하여 형성할 수도 있다.
도 13(e)에 나타낸 바와 같이, 층간절연막(17)을 형성한다.
n채널 TFT(75a), p채널 TFT(75b)의 소스 및 드레인 영역 상, 및 인출 단자(81) 상에 개구(CH)를 형성한다.
도 13f에 나타낸 바와 같이, 개구(CH)를 통하여 층간절연막(17) 상에 소정의 배선(L)을 형성한다.
인출 단자(81)를 제 1 신호선(11a)과 동일한 공정으로 형성할 경우, 인출 단자(81), p형 및 n형 TFT(75a, 75b) 등은 제 2 신호선(11b)과 동일한 재료 및 공정에 의해 접속할 수 있다.
상기 도 10 내지 도 13에서 설명한 공정을 이용함으로써, 표시부(B)와 주변회로부(C)를 일체화하여 형성할 수 있다.
이하, 층간절연막(17)에 요구되는 특성에 대해서 설명한다.
① 표면의 요철을 커버하여 평탄화하는 능력이 우세한 것이 바람직하다.
② 투과율로서 95% 이상(막 두께 1.5㎛ 이하)이 바람직하다.
③ 내열성으로서 230℃ 이상을 갖고 있는 것이 바람직하다. 또한, 내열성에 관해서는, 아크릴계 수지막에서 200∼250℃, 폴리이미드계 수지막에서 250∼300℃, 메틸기(基)를 갖는 SiO2막에서 400℃ 이상이 얻어진다.
④ 벌크(bulk)의 저항률로서는 1013Ω·㎝ 이상을 갖고 있는 것이 바람직하다.
⑤ 절연파괴 전압 강도로서, 2㎹/㎝ 이상의 값을 갖고 있는 것이 바람직하다.
⑥ 상하 배선의 교차 영역(중첩 영역)에 있어서의 기생용량을 저감시키기 위해서는, 층간절연막의 비유전율은 낮은 것이 바람직하다. 실제로는, 비유전율을 3 내지 3.5 정도로 하는 것이 좋다. 층간절연막의 막 두께를 2㎛라고 가정했을 경우, 1화소당 기생용량이 수 fF로 되어, 거의 무시할 수 있다.
층간절연막으로서 플라즈마 CVD법에 의해 성장된 SiNX또는 SiO2를 사용할 경우, 비유전율은 각각 5∼9 및 3.8∼4.5 정도이다. 퇴적 가능한 막 두께는 300㎚∼800㎚ 정도이다. 따라서, 상하 배선 사이의 기생용량이 커진다.
층간절연막으로서 두꺼운 수지막을 사용할 경우, 화소전극과 신호선과의 사이 및 인접 화소전극 사이의 커플링(coupling) 용량이 작아진다. 크로스토크(crosstalk)의 영향을 저감시킬 수 있으며, 표시 품질이 향상된다.
⑦ 층간절연막의 내열성은 Al 배선의 내열성을 고려하여 300℃ 이하가 바람직하다.
평탄화 층간절연막의 형성 공정으로서는, 통상의 포토리소그래피 공정과 동일한 공정을 사용하는 것이 좋다. 스핀 코팅에 의해 도포하기 때문에, 스텝 커버리지(coverage)가 양호하며, 직경 1㎛ 이하의 미세 먼지 등에 의한 상하 배선 사이의 단락(短絡)에 기인하는 표시불량의 발생률이 상당히 낮아진다.
주변회로부의 드레인 배선이 평탄화막 상에 형성되기 때문에, 단차(段差)에 기인하는 단선의 발생률이 저감되고, 불량의 발생률이 상당히 낮아진다.
⑧ 상기 평탄화막의 형성 공정을 이용할 경우, 표시부 및 주변회로부에 대하여 플라즈마 CVD 공정 또는 스퍼터링 공정에 기인하는 손상이 적어진다. 도 14 및 도 15에 본 발명의 다른 실시형태에 따른 횡(橫)전계형(IPS 모드)의 액정표시장치를 나타낸다.
도 14에 나타낸 바와 같이, 횡전계형 액정표시장치(Y)에 있어서는, 제 1 기판(1) 상에 화소전극(24)과 공통전극(7)이 형성된다. 제 2 기판(3) 상에는 컬러필터(CF)가 형성되고, 그 위에는 평탄화막(H)이 형성된다. 제 1 기판(1) 아래에는 편광판(偏光板)(104)이 형성되어 있다.
화소전극(24)과 공통전극(7) 사이에 소정 전압을 인가할 경우, 액정재(E) 중에 기판(1) 표면과 평행한 방향(횡방향)으로 전계가 발생된다.
도 15에 횡전계형 액정표시장치(Y)의 구조를 상세하게 나타낸다.
도 15a는 횡전계형 액정표시장치(Y)의 평면도이다. 도 15b는 도 15a의 XVb-XVb'선 단면도이다. 도 15c는 도 15a의 XVc-XVc'선 단면도이다.
도 15a 및 도 15b에 나타낸 바와 같이, 제 1 기판(1) 상에는 섬형 TFT용 다결정 실리콘층(41a, 41a)이 형성되어 있다.
제 1 기판(1) 상에 TFT용 다결정 실리콘층(41a)을 덮는 게이트 절연막(5)이 형성되어 있다. 게이트 절연막(5) 상에, 행방향으로 연장되는 동시에 화소 TFT의 게이트 전극(G)을 겸하는 주사선(15, 15)과, 열방향으로 단속적으로 연장되는 제 1 신호선(11a)이 형성되어 있다. 이들 전극을 덮도록, 게이트 절연막(5) 상에 층간절연막(17)이 형성되어 있다.
층간절연막(17)에는 제 1 개구(121a)와 제 2 개구(121b)가 형성되어 있다. 제 1 개구(121a)는 제 1 신호선(11a) 상에 형성되어 있다. 제 2 개구(121b)는 다결정 실리콘층(41a)의 드레인 영역(D) 상에 형성되어 있다.
제 1 신호선(11a)과 제 2 신호선(11b)은 개구(121a)를 통하여 접속되고, 열방향으로 연속되는 신호선(11)을 형성한다. 다결정 실리콘층(41a)의 드레인 영역(D)과 화소전극(24)은 개구(121b)를 통하여 접속된다.
공통전극(7)은 열방향으로 정렬된 복수 화소(21) 사이에 공통으로 열방향으로 연장되는 제 1 부분(7a)과, 제 1 신호선(11a)을 따라 형성된 분지(分枝) 부분(7b, 7c)과, 제 1 부분과 상기 제 2 부분을 접속하는 접속 부분(7d)을 갖는다. 중앙에 배치된 제 1 부분(7a)은 열방향으로 정렬된 복수의 화소(21, 21, 21)에 걸쳐 형성된다.
분지 부분(7b, 7c)은 제 1 부분(7a)의 양측에 형성되고, 1화소 영역 내에 있어서 열방향으로 정렬된다. 행방향으로 접속 부분(7d)이 연장되어, 제 1 부분(7a)과 분지 부분(7b, 7c)을 접속한다.
신호선(11a) 상을 분지 부분(7b, 7c)이 덮는다.
신호선(11)을 층간절연막(17) 상의 배선만으로 형성할 경우, 공통전극(7b, 7c)을 다른 영역에 형성해야만 한다. 개구율이 저하되게 된다.
도 15c에 나타낸 바와 같이, 층간절연막(17) 상에 공통전극(7)과 화소전극(24)이 행방향으로 교대로 형성된다.
이 액티브 매트릭스형 액정표시장치에서는, 화소전극(24)과 공통전극(7)이 동일한 층간절연막(17) 상에 형성된다.
화소전극(24)과 공통전극(7) 사이에 전압을 인가했을 때, 횡방향으로 형성된 전계가 액정분자의 배향을 제어한다. 게다가, 화소전극(24)의 단부로부터의 광의 누설이 방지된다.
즉, 횡전계 모드의 액정표시장치의 경우는, 액정의 분자가 수평면을 따라 회전된다. 횡전계가 존재하지 않을 경우에 광이 투과되지 않아 블랙을 표시한다. 횡전계가 존재할 경우는 광이 투과되기 때문에 화이트를 표시한다. 액정분자가 수평면을 따라 회전되기 때문에, 화소전극(24)과 공통전극(7)을 동일한 면에 설치하는 것이 바람직하다. 화소전극(24)과 공통전극(7)이 동일한 면 상에 설치되어 있지 않을 경우는, 화소전극(24)의 에지 영역과 공통전극(7) 사이의 단차에 기인하는 종방향의 전계가 발생된다. 종방향의 전계는 광의 누설 또는 투과율의 불균일성 등의 문제를 발생시키고, 표시불량의 원인으로 된다.
본 실시형태에 따른 액정표시장치에서는, 상기의 문제가 발생되기 어렵다.
제 1 신호선(11a)이 공통전극(7)에 의해 차폐(遮蔽)되기 때문에, 제 1 신호선(11a)으로부터의 전계 누설에 기인하는 액정표시의 혼란을 방지할 수 있고, 고화질의 표시가 가능해진다.
단층의 층간절연막이 사용되기 때문에, 화소부 형성 공정을 간략화할 수 있다.
또한, 화소 TFT(25) 등의 화소전극(24) 이외의 영역이 화소전극(24)과 공통전극(7)에 의해 차폐된다. 대향기판(3)에 스트라이프 형상의 BM 구조(도 15a)를 형성함으로써, 제 1 기판(1)과 제 2 기판(3)을 접합할 때, 영역(lot) 사이의 개구율 변동을 방지할 수 있다.
다음으로, 액티브 매트릭스형 액정표시장치의 구체적인 회로 구성과 동작에 대해서 설명한다. 액티브 매트릭스형 액정표시장치로서는, 상술한 실시형태에 따른 액정표시장치가 사용된다.
도 16에 주변회로 일체화 액정표시장치의 구체적인 회로예를 나타낸다. 도 16은 도 2의 회로에 있어서 신호선 구동회로(C2)의 구성예를 나타낸다.
점순차(点順次) 방식에 의한 동작을 행하는 구동회로이다.
주변회로 일체화 액정표시장치(A)는 표시부(B)와 주변회로부(C)를 포함한다.
표시부(B)에는 복수개의 신호선(11, 11, 11, …)이 열방향으로 연장되어 있다. 3개의 비디오 신호선(151a, 151b, 151c)은 RGB 등의 컬러 화상 정보를 전달한다.
컬러 화상 정보는 아날로그 스위치(301)를 통하여 신호선(11)에 전달된다. 비디오 신호선이 3개이기 때문에, 한번에 3개의 아날로그 스위치를 온(on)으로 하고, 1세트의 RGB 신호를 전달한다. 다음으로, 인접하는 3개의 아날로그 스위치를 온하여 다음 1세트의 RGB 신호를 전달한다. 1개의 주사선만큼을 표시한 후, 다음 주사선을 선택한다.
도 16에 나타낸 바와 같이, 신호선 구동회로(C2)는 아날로그 스위치(301)와, 아날로그 스위치(301)를 제어하는 아날로그 스위치 제어부(311)와, 아날로그 스위치(301)와 아날로그 스위치 제어부(311)를 접속하는 아날로그 스위치 제어 신호선(315)을 포함한다.
비디오 신호 발생부로부터 발생된 비디오 신호는 비디오 신호선(151)을 통하여 아날로그 스위치(301)에 전달된다. 아날로그 스위치 제어부(311)는 아날로그 스위치(301)를 제어함으로써, 화소 TFT(25)의 소스 전극(S)에 전달되는 비디오 신호를 제어한다.
이와 같이 하여 점순차의 구동이 실행된다.
표시부(B)는 복수개의 주사선(15, 15, 15, …)이 신호선(11)과 교차하여 행방향으로 주사된다. 신호선과 주사선과의 각 교점에 화소(21)가 배치된다. 표시부(B) 전체에는, 합계 신호선의 개수 ×주사선의 개수만큼의 화소(21)가 매트릭스 형상으로 배치되어 있다.
3개의 화소로 구성되는 각 표시단위마다 RGB의 3색을 표시할 수 있다.
이하, 주변회로부(C)의 구성에 대해서 설명한다. 상술한 바와 같이, 주변회로부(C)는 주사선 구동회로(C1)와 신호선 구동회로(C2)를 포함한다.
도 17에 다단(多段) 구성의 주사선 구동회로(C1)의 구동회로 회로도를 나타낸다. 도 17a는 주사선 구동회로(C1)의 블록도, 도 17b는 구동회로 중 1단의 구체적인 회로도를 나타낸다.
도 17a에 나타낸 바와 같이, 주사선 구동회로(C1)는 시프트 레지스터(SR)와 멀티플렉서(MUX)와, 멀티플렉서(MUX)의 출력신호를 버퍼링하는 버퍼회로(BF)를 포함한다. 복수의 주사선에 대하여 차례로 선택되는 주사선을 시프트시키는 신호를 발생시킨다.
도 17b에 나타낸 바와 같이, 1단의 주사선 구동회로는 주사방향을 바꾸기 위한 쌍방향 스위치부(201)와, 주사신호를 생성하기 위한 시프트 레지스터부(215)와, 주사신호의 타이밍을 결정하기 위한 멀티플렉서부(217)와, 구동능력을 증강(增强)시키기 위한 3단의 직렬 인버터(221a, 221a, 221a)를 포함한 출력 버퍼부(221)를 포함한다.
시프트 레지스터부(215)에 포함된 플립플롭 회로(225)의 전원전압은 VDD와 GND이다. 플립플롭 회로(225)로부터의 출력은 NAND 게이트 및 인버터를 통하여 멀티플렉서부(217)에 출력된다.
멀티플렉서부(217)에 있어서, 플립플롭 회로(225)로부터의 출력신호는 4개의 출력신호선으로 분기(分岐)된다. 분기된 4개의 출력신호는 멀티플렉스 신호(MP1∼MP4)와의 논리곱을 취한 후, 출력 버퍼부(221)에 공급된다.
출력 버퍼부(221)는 멀티플렉서부(217)로부터의 4신호(MP1∼MP4)에 대해서, 부하(負荷)에 대한 구동능력을 증가시켜 출력한다. 출력 버퍼부(221)는 4개의 출력단자를 갖고 있다. 출력 버퍼부(221)의 각 출력단자는 각각 주사선을 통하여 표시부(B)의 화소 TFT(25)의 게이트(G)에 접속된다.
주사선 구동회로(C1)의 회로 동작을 설명한다. 주사선 구동회로(C1)는 클록신호(CL) 또는 그의 반전신호인(-CL)에 동기시켜 주사선(15)을 차례로 주사한다. 1개의 주사선(15)에 연결되어 있는 모든 화소 TFT(25)는 일시적으로 일제히 온 상태로 된다. 각 행마다 차례로 주사되기 때문에, 주사선 구동신호는 예를 들어, 1화면당 600개이고, 시프트 레지스터부(215)는 멀티플렉스 전의 1화면당 150개의 신호를 형성하는 것이 좋다. 주사선 구동회로(C1)의 시프트 레지스터부(215)의 클록신호(CL) 및 그의 반전클록신호(-CL)의 펄스 주파수는 40㎑ 내지 60㎑이다.
도 18 및 도 19에 의거하여 신호선 구동회로(C2)의 구성에 대해서 설명한다.
도 18a는 신호선 구동회로(C2)의 블록도이다. 도 18b는 아날로그 스위치 제어부(311)의 구성을 나타내는 회로도이다.
도 18a에 나타낸 바와 같이, 신호선 구동회로(C2)는 시프트 레지스터(SR)와 버퍼회로(BF)로 이루어진 아날로그 스위치 제어부(311)와, 버퍼회로(BF)의 출력에 의해 온/오프 제어되는 아날로그 스위치(301)를 포함한다.
도 18b는 시프트 레지스터(SR)와 버퍼회로(BF)의 회로도를 나타낸다. 다단의 플립플롭 회로(321, 321, 321, …)가 직렬로 연결되어 구성되는 시프트 레지스터 회로(325)와, 시프트 레지스터 회로(325)를 구성하는 플립플롭 회로(321)의 각 출력(Q)에 접속되어 있는 버퍼회로(331)와, 버퍼회로(331)의 출력과 아날로그 스위치의 제어전극을 연결하는 아날로그 스위치 제어 신호선(315)을 포함하고 있다.
다단의 플립플롭 회로(321, 321, 321)의 클록 단자에는, 각 단에 공통의 클록신호(CK) 및 반전클록신호(-CK)가 입력된다. 다단의 플립플롭 회로 중에서, 초단(初段)의 플립플롭 회로(321)의 입력단자(D)에는 SP 신호가 입력된다. 초단의 플립플롭 회로의 출력단자(Q)로부터 제 1 단째의 플립플롭 회로(325)의 출력신호가 공급되어, 제 1 단째의 버퍼회로(331)에 입력된다.
게다가, 초단의 플립플롭 회로(321)의 출력(Q)은 다음 단(제 2 단째)의 플립플롭 회로(321)의 입력단자(D)에 입력된다. 제 2 단째의 플립플롭 회로(321)의 출력은 제 2 단째의 버퍼회로(331)의 입력단자에 접속된다. 이하, 플립플롭 회로(321)의 출력은 다음 단의 플립플롭 회로(321)의 입력단자에 차례로 접속되는 동시에, 다음 단의 출력 버퍼회로(331)의 입력단자에 접속된다.
버퍼회로(331)는 인버터(331a∼331e)의 5단의 직렬 인버터를 포함한다.
도 19는 시프트 레지스터 회로를 구성하는 1단의 플립플롭 회로(321)의 회로도(도 19a)와, 버퍼회로(331)(도 19b)의 회로도이다.
플립플롭 회로(321)는 직렬로 접속된 3단의 CMOS 회로(341a, 341b, 341c)를 포함한다. 전원전압은 VDD, GND이다. 제 1 단째, 제 3 단째의 CMOS 회로(341a, 341c)는 클록 인버터이다.
제 1 단째의 CMOS 회로(341a)의 입력은 시프트 레지스터 회로(325) 전체의 입력단자(D)에 접속되어 있다. 제 2 단째의 CMOS 회로(341b)는 인버터이고, 그의 입력은 제 1 단째의 CMOS 회로(341a)의 출력단자와 연결되어 있다. 제 2 단째의 CMOS 회로(341b)의 출력은 제 3 단째의 클록 인버터의 입력단자와 연결되어 있다.
도 19b에 버퍼회로(331)의 상세를 나타낸다.
버퍼회로(331)는 CMOS 인버터 회로(341a, 341b, 341c, 341d, 341e)의 5단의 직렬 접속에 의해 구성되어 있다. 버퍼회로(331)의 입력은 각 플립플롭의 출력(Q)에 접속되어 있다.
플립플롭 회로의 입력단자(D)에 신호가 입력될 경우, 클록신호(CK) 및 클록신호의 반전신호(-CK)에 따라 출력신호(Q)가 출력된다.
각 단의 플립플롭 회로(321)(도 18)의 출력(Q)은 출력 버퍼회로를 통하여 각 아날로그 스위치(301)(도 16)를 제어한다. 플립플롭 회로의 각 단의 출력신호(Q)(도 18)는 다음 단의 입력(D)에 출력된다.
액티브 매트릭스형 액정표시장치의 회로 동작에 대해서 설명한다.
주사선 구동회로(C1)가 1개의 주사선(15)을 선택하고, 그 주사선(15)에 게이트가 접속되는 화소 TFT(25)가 모두 온(on) 상태로 된 시점에서, 시프트 레지스터 회로의 제 1 단째 플립플롭 회로(321)에 접속되는 출력 버퍼(331)의 출력단자로부터 출력되는 아날로그 스위치 제어신호에 의해 아날로그 스위치(301)가 제어된다.
아날로그 스위치(301)가 온으로 될 경우, 표시부(B)의 주사선(15)으로부터의 신호에 의해 이미 온 상태로 되어 있는 화소 TFT(25)를 통하여, 비디오 신호선(151) 중 151a(R), 151b(G), 151c(B)의 각 표시신호의 내용에 대응하여, 각 화소 셀(액정 셀(23)과 축적용량(27))에 전하를 공급하고, 화소에 화상 정보를 기록한다.
시프트 레지스터 회로(321)가 제 1 단으로부터 제 n 단까지 차례로 제어신호를 출력하고, 복수의 아날로그 스위치(301)를 차례로 "온"시킨다. 비디오 신호선(151)으로부터의 비디오 신호(표시 신호)는 1단의 플립플롭 회로(321)에 대응 하는 복수의 화소로 분할되어, 최종적으로 모든 화소에 전송된다.
주사선 구동회로(C1)가 다음 주사선(15)을 선택할 경우, 그때까지 선택되어 있던 화소 TFT(25)는 오프(off) 상태로 된다. 액정 셀(23)과 축적용량(27)은 신호선(11)으로부터 전기적으로 절단되고, 주사선(15)이 차례로 주사되는 1수평 기간 중, 공급된 화상 정보를 다음 주사까지 유지시킨다.
상술한 동작을 차례로 반복함으로써 화상 표시를 행한다.
신호선 구동회로(C2) 중 시프트 레지스터의 동작 속도는 4.88㎒ 정도이며, 주사선 구동회로의 시프트 레지스터와 비교하여 고속이다.
도 20에 블록 순차 형식의 액티브 매트릭스형 액정표시장치의 등가회로도를 나타낸다. 블록 선택 순차 구동방식의 주변회로 일체화 액티브 매트릭스형 액정표시장치(Z)의 등가회로도이다. 바람직하게는, 제 1 내지 제 3 실시형태에 따른 액정표시장치가 사용된다.
등가회로도에 의해 나타낸 액정표시장치(Z)에 있어서의 액정 패널(P)의 화소 포맷은 XGA(화소의 수 1024 ×RGB ×768)이다.
액정 패널(P)은 표시부(B)에 있어서 열방향으로 연장되는 신호선(401)과, 행방향으로 연장되는 주사선(411)과, 신호선(401)과 주사선(411)과의 교점에 형성된 화소(421)를 포함한다.
신호선(401)은 제 1 내지 제 3 실시형태에 있어서 설명한 바와 같이, 주사선(411)과 동일한 레벨에 형성된 제 1 신호선(401a)과, 층간절연막 상의 제 2 레벨에 형성된 제 2 신호선(401b)을 포함하고 있다. 이 회로에서는 더블 게이트 TFT가 사용되어 있다. 싱글 게이트 TFT 또는 멀티 게이트 TFT를 사용할 수도 있다.
화소(421)는 더블 게이트형 화소 TFT(425)와, 액정 셀(423)과, 인접하는 화소(421)의 주사선(411)에 접속되는 축적용량(427)을 포함하고 있다.
가로로 긴 직사각형 표시부(B)의 주변에는 주변회로부(C)가 설치되어 있다. 주변회로부(C)는 주사선 구동회로(C1)와 신호선 구동회로(C2)를 포함한다.
표시부(B)의 왼쪽에는 주사선 구동회로(C1)가 배치되고, 표시부(B)의 위쪽에는 신호선 구동회로(C2)가 배치되어 있다.
표시부(B)는 제 1 블록(BLK1) 내지 제 8 블록(BLK8)의 8개의 블록으로 분할되어 있다. 표시부(B)를 행방향으로 뻗어있는 신호선(401)의 총 개수는 3072(384 ×8블록)개이다.
합계 3072개의 신호선은 1 내지 384가 제 1 블록(BLK1)에, 385 내지 768의 신호선이 제 2 블록(BLK2)에 할당된다. 이와 동일하게, 제 1 내지 제 8의 각 블록(BLK1∼BLK8)에 대하여 각각 할당된다. 외부 드라이버 LSI(501) 중에 D-A 변환기, 레벨 변환기 등의 신호처리 회로가 포함된다.
정보기기 등으로부터의 디지털 신호(DS)가 선순차 방식의 외부 드라이버 LSI(501)에 입력된다. 아날로그의 계조(階調)신호가 384개의 공통신호선(D1∼D384)에 출력된다.
공통신호선(D1∼D384)은 제 1 내지 제 8 블록으로 분할된 표시부(B)의 열방향으로 정렬된 복수의 화소 TFT(425)의 소스(S)와 접속되어 있다.
공통신호선(D1∼D384)과 소스(S) 사이에는, 공통신호선의 개수에 상당하는 수의 CMOS형 TFT형 아날로그 스위치(451)가 개재된다.
제 1 내지 제 8의 각 블록(BLK1∼BLK8)에 대응하는 CMOS형 TFT 아날로그 스위치(451)의 제어단자(451a)는 각 블록마다 공통이다. 아날로그 스위치 제어부(455)로부터의 출력을 전달하는 제어신호선(BL1∼BL8)은 각 블록마다 공통인 CMOS형 TFT 아날로그 스위치(451)의 제어단자(451a)와 접속된다.
블록(BLK1∼BLK8)의 모든 CMOS형 TFT형 아날로그 스위치(451)는 아날로그 스위치 제어부(455)에 의해 제어된다.
아날로그 스위치 제어부(455)는 시프트 레지스터 회로부(431)와 버퍼회로부(435)를 포함한다.
시프트 레지스터 회로부(431)는 예를 들어, 8단의 시프트 레지스터 회로에 의해 구성되어 있다. 버퍼회로(435)는 8개의 직렬 인버터 회로에 의해 구성되어 있다.
각 시프트 레지스터 회로의 출력은 각 버퍼회로(435)에 포함된 1개의 직렬 인버터 회로의 입력에 접속되어 있다. 직렬 인버터 회로의 출력신호가 각 블록마다 공통인 CMOS형 TFT 아날로그 스위치(451)의 제어단자(451a)에 입력된다.
도 21에 의해 블록 선택 순차 구동방식의 액티브 매트릭스형 액정표시장치의 동작에 대해서 설명한다.
도 21a에 나타낸 바와 같이, 1수평 기간(Th)(20㎲)은 기록 기간(Tc)(BL1∼BL8)과 공백 기간(Tb)으로 나뉜다. 도 21b에 나타낸 바와 같이, 게이트 주사신호의 상승 시간은 Ton, 하강 시간은 Toff이다.
도 21c 내지 도 21f에 나타낸 바와 같이, 이 1수평 기간(Th) 내에 있어서, 게이트 주사신호가 온(on)인 기간(Tc) 내에, 블록 제어신호로서, 제 1 내지 제 8의 각 블록에 대하여, 온 신호가 t01 내지 t08까지의 기간 내에 차례로 공급된다.
각 블록 내에 존재하는 화소 셀에 1행마다 표시 신호를 기록한다. 1블록 내에 존재하는 화소 셀에 대해서는, 일괄적으로 기록이 실행된다. 다음 행의 화소에 대해서도 동일한 동작이 실행되고, 각 행의 화소에 블록 순서대로 신호 기록을 행한다.
블록 선택 순차 구동회로를 사용할 경우, 블록마다 일괄적으로 신호선을 구동시킬 수 있다. 점순차 구동방식을 사용한 경우와 비교하여, 회로 구성이 단순해진다. 1펄스로 1블록 내의 화소를 동작시키기 때문에, 신호선 구동회로(C2)에 있어서의 시프트 레지스터에 대한 요구 특성이 완화된다.
도 22에 액티브 매트릭스형 액정표시장치의 다른 예를 나타낸다.
이 장치는 상기 액티브 매트릭스형 액정표시장치에 적용시킬 수 있다.
표시부(B) 및 주변회로부(C)를 포함한 액정표시장치(Y)와, 커넥터 단자(CT), 제어용의 집적회로류(511) 등이 탑재된 프린트 기판(PT)이 TAB-IC(515)에 의해 접속되어 있다.
이 구조의 액티브 매트릭스형 액정표시장치(Y)를 사용할 경우, 고속성이 요구되는 제어용 집적회로류(511) 등을 프린트 기판(PT) 상에 탑재시킬 수 있다.
단결정 실리콘 기판 상에 형성된 고속 동작의 CMOSFET를 반도체 능동소자로서 사용할 경우, 고속의 집적회로를 형성할 수 있다. 이 집적회로를 프린트 기판(PT) 상에 부착시켜 사용한다.
비정질 실리콘층 또는 다결정 실리콘층을 채널층으로서 사용한 TFT와 비교하여, 단결정 실리콘 기판 상에 형성된 CMOSFET는 고속으로 동작된다. 고속의 집적회로로서 구동회로 또는 제어회로를 사용할 경우, 전체적으로 고속의 동작이 가능해진다.
또한, 이하의 (1) 내지 (19)에 기재된 사항에 관해서는 일부를 특허청구범위에 기재했으나, 그 밖의 발명에 관해서도 본 발명에 포함되는 것으로 한다.
(1) 제 1 기판과, 그 제 1 기판 상에 행방향과 열방향으로 정렬된 매트릭스 형상으로 정렬배치된 복수의 섬형 TFT용 다결정 실리콘층과, 그 다결정 실리콘층을 덮어 상기 제 1 기판 상에 형성된 게이트 절연막과, 그 게이트 절연막 상에 형성되고, 행방향을 따라 연이어 존재하는 복수의 주사선과, 상기 게이트 절연막 상에 형성되고, 상기 주사선과의 교차부 근방을 피한 영역에 열방향으로 단속적(斷續的)으로 연이어 존재하는 복수의 제 1 신호선과, 상기 주사선 및 상기 제 1 신호선을 덮는 층간절연막과, 그 층간절연막에 형성되고, 상기 제 1 신호선을 노출시키는 복수의 제 1 개구와, 상기 층간절연막 상에 형성되고, 상기 제 1 개구를 통하여 상기 제 1 신호선 사이를 접속하여 열방향으로 연속된 신호선을 형성하는 복수의 제 2 신호선과, 상기 층간절연막 상에 형성된 화소전극과, 상기 주사선과 상기 신호선과의 교차부 근방에 배치되고, 상기 TFT용 다결정 실리콘층을 채널층으로 하며, 상기 주사선과 접속된 게이트 전극과 상기 신호선과 접속된 소스 전극과 상기 화소전극과 접속된 드레인 전극을 갖는 박막트랜지스터를 포함하는 액티브 매트릭스 기판을 갖는 액정표시장치.
(2) 게다가, 상기 제 1 기판에 대향하여 배치된 제 2 기판과, 그 제 2 기판 상에 형성된 공통전극과, 상기 제 1 기판과 상기 제 2 기판 사이에 삽입된 액정층을 포함하는 상기 (1)에 기재된 액정표시장치.
(3) 상기 화소전극과 상기 제 2 신호선이 동일한 재료로 형성되어 있는 상기 (1) 또는 (2)에 기재된 액정표시장치.
(4) 상기 제 2 신호선은 적어도 1개의 화소에 대응하는 제 1 신호선과 열방향으로 인접하는 2개의 화소에 대응하는 제 1 신호선 사이에 걸쳐 연속적으로 연장되어 있는 상기 (1) 또는 (2)에 기재된 액정표시장치.
(5) 행방향으로 인접하는 상기 제 1 신호선 사이의 상기 층간절연막 상에 상기 화소전극이 형성되어 있는 상기 (1) 또는 (2)에 기재된 액정표시장치.
(6) 상기 제 1 신호선은 행방향으로 인접하는 상기 화소전극 사이에 열방향으로 연장되는 틈을 포함한 영역에 형성되어 있는 상기 (1) 또는 (2)에 기재된 액정표시장치.
(7) 상기 주사선은 열방향으로 인접하는 상기 화소전극 사이의 행방향으로 연장되는 틈을 포함한 영역에 형성되어 있는 상기 (1) 또는 (2)에 기재된 액정표시장치.
(8) 게다가, 상기 제 2 기판 상에 형성되고, 적어도 상기 제 2 신호선의 사영(射影)을 포함하고, 인접하는 상기 화소전극 사이의 사영에 도달하는 대향차광막을 갖는 상기 (1) 또는 (2)에 기재된 액정표시장치.
(9) 상기 반도체 능동소자의 소스 영역과 상기 제 1 신호선이 상기 층간절연막 및 게이트 절연막에 형성된 동일한 제 1 개구에 의해 상기 제 2 신호선과 접속되는 상기 (2)에 기재된 액정표시장치.
(10) 1개의 화소와 열방향으로 인접하는 화소의 상기 주사선이, 상기 1개의 화소의 화소전극 아래로 돌출되는 돌출부를 포함하는 상기 (1) 또는 (2)에 기재된 액정표시장치.
(11) 게다가, 상기 제 1 기판 상의 상기 돌출부를 포함한 영역 아래에, 축적용량용 다결정 실리콘층과, 그 축적용량용 다결정 실리콘층 상에 형성된 게이트 절연막 및 층간절연막을 관통하는 제 2 개구를 갖고, 상기 1개의 화소의 상기 화소전극은 상기 제 2 개구를 통하여 상기 축적용량용 다결정 실리콘층과 접속되어 있는 상기 (10)에 기재된 액정표시장치.
(12) 제 1 기판과, 그 제 1 기판 상에 행방향과 열방향으로 정렬된 매트릭스 형상으로 정렬배치된 복수의 섬형 TFT용 다결정 실리콘층과, 그 다결정 실리콘층을 덮어 상기 제 1 기판 상에 형성된 게이트 절연막과, 그 게이트 절연막 상에 형성되고, 행방향을 따라 연이어 위치되며, 상기 다결정 실리콘층과 교차하는 복수의 주사선과, 상기 게이트 절연막 상에 형성되고, 상기 주사선과의 교차부 근방을 피한 영역에 열방향으로 단속적으로 연이어 존재하는 복수의 제 1 신호선과, 상기 주사선 및 상기 제 1 신호선을 덮는 층간절연막과, 그 층간절연막에 형성되고, 상기 제 1 신호선을 노출시키는 복수의 제 1 개구와, 상기 층간절연막 상에 형성되고, 상기 제 1 개구를 통하여 상기 제 1 신호선 사이를 접속하여 열방향으로 연속된 신호선을 형성하는 복수의 제 2 신호선과, 상기 층간절연막 상에 형성되고, 각 화소영역 내에서 열방향으로 연이어 존재하는 부분을 갖는 화소전극과, 상기 층간절연막 상에 상기 화소전극에 인접하여 형성되고, 다(多)화소영역에 걸쳐 연이어 존재하는 부분을 갖는 공통전극과, 상기 주사선과 상기 신호선과의 교차부 근방에 배치되고, 상기 TFT용 다결정 실리콘층을 채널층으로 하며, 상기 주사선에 의해 형성 또는 접속된 게이트 전극과 상기 신호선과 접속된 소스 전극과 상기 화소전극과 접속된 드레인 전극을 갖는 박막트랜지스터를 포함하는 액정표시장치.
(13) 상기 공통전극은 열방향으로 정렬된 복수의 화소영역에 걸쳐 연이어 존재하는 제 1 부분과, 그 제 1 부분에 평행하게 형성되고, 그 사이에 상기 화소전극을 삽입하는 분지 부분과, 상기 제 1 부분과 상기 분지 부분을 접속하는 접속 부분을 갖는 상기 (12)에 기재된 액정표시장치.
(14) 상기 분지 부분은 상기 제 1 신호선 상에 형성되는 상기 (13)에 기재된 액정표시장치.
(15) 게다가, 상기 제 1 기판의 행방향 단부 상에 배치되고, 반도체 능동소자를 포함하며, 상기 주사선을 구동시키는 주사선 구동회로를 포함한 제 1 주변회로와, 상기 제 1 기판의 열방향 단부 상에 배치되고, 반도체 능동소자를 포함하며, 상기 신호선을 구동시키는 신호선 구동회로를 포함한 제 2 주변회로를 포함하는 상기 (1) 또는 (12)에 기재된 액정표시장치.
(16) 상기 제 2 주변회로는 외부로부터 공급되는 비디오 신호를 전달하는 비디오 신호선과, 그 비디오 신호선과 상기 신호선과의 사이에 설치되고, 각각 제어단자와 한 쌍의 전류단자를 가지며, 상기 제어단자에 인가되는 신호에 의해 상기 비디오 신호선으로부터 상기 신호선에 전달되는 비디오 신호를 제어하는 복수의 아날로그 스위치와, 그 복수의 아날로그 스위치를 제어하는 아날로그 스위치 제어부를 포함하고, 그 아날로그 스위치 제어부는 복수 단의 플립플롭 회로를 포함한 시프트 레지스터 회로와, 상기 플립플롭 회로의 각 단의 출력에 연결되는 버퍼회로와, 상기 버퍼회로의 각 출력과 상기 각 아날로그 스위치의 제어단자를 연결하는 아날로그 스위치 제어 신호선을 포함하는 상기 (15)에 기재된 액정표시장치.
(17) 상기 복수의 아날로그 스위치 제어선이, 블록마다 분할된 복수의 아날로그 스위치를 각 블록마다 일괄적으로 제어하는 상기 (16)에 기재된 액정표시장치.
(18) 제 1 기판 상에 비정질 실리콘층을 형성하는 공정과, 그 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하는 공정과, 그 다결정 실리콘층을 섬형으로 가공하여, 소스, 게이트 및 드레인을 포함한 TFT용 다결정 실리콘층을 복수 형성하는 공정과, 그 TFT용 다결정 실리콘층을 덮어 상기 제 1 기판 상에 게이트 절연막을 형성하는 공정과, 상기 주사선 및 제 1 신호선을 덮어 층간절연막을 형성하는 공정과, 그 전극막을 가공하여, 상기 제 1 기판 상을 행방향으로 뻗어있는 복수의 주사선과, 그 주사선에 접속된 게이트 전극과, 상기 제 1 기판 상을 열방향으로 상기 주사선과의 교차부 근방을 피한 영역에 있어서 단속적으로 뻗어있는 복수의 제 1 신호선을 형성하는 공정과, 상기 게이트 절연막 상에 층간절연막을 형성하는 공정과, 그 층간절연막 중 적어도 상기 TFT용 다결정 실리콘층을 채널층으로 하는 박막트랜지스터의 드레인 상, 소스 상 및 상기 제 1 신호선의 양 단부 상에 제 1 내지 제 3 개구를 형성하는 공정과, 상기 제 1 개구를 통하여 상기 층간절연막 상에 화소전극을 형성하는 공정과, 상기 제 2 및 제 3 개구를 통하여 상기 소스 및 상기 제 1 신호선 사이를 접속하고, 열방향으로 연속된 신호선을 형성하는 제 2 신호선을 상기 층간절연막 상에 형성하는 공정을 포함하는 액정표시장치의 제조방법.
(19) 상기 화소전극을 형성하는 공정과 상기 제 2 신호선을 형성하는 공정은 동일한 전극 재료를 사용한 동일한 공정에 의해 실행되는 상기 (18)에 기재된 액정표시장치의 제조방법.
본 발명의 액정표시장치는 퍼스널컴퓨터의 표시장치로서 사용할 경우에 가장 적합하다. 아울러, 휴대용 통신기기, TV, 산업용 모니터 장치 등에 사용할 수도 있다.
그밖에도, 다양한 변경, 개량, 조합 등이 가능한 것은 당업자에게 자명한 사실이다.
액티브 매트릭스형 액정표시장치에 있어서, 간략화된 공정에 의해, 고화질의 밝은 액정 패널을 실현시킬 수 있다.
또한, 제조 수율을 향상시키는 동시에, 신뢰성도 높일 수 있게 된다.

Claims (3)

  1. 제 1 기판과,
    그 제 1 기판 상에 행방향과 열방향으로 정렬된 매트릭스 형상으로 정렬배치된 복수의 섬형 TFT용 다결정 실리콘층과,
    그 다결정 실리콘층을 덮어 상기 제 1 기판 상에 형성된 게이트 절연막과,
    그 게이트 절연막 상에 형성되고, 행방향을 따라 연이어 존재하는 복수개의 주사선과,
    상기 게이트 절연막 상에 형성되고, 상기 주사선과의 교차부 근방을 피한 영역에 열방향으로 단속적으로 연이어 존재하는 복수개의 제 1 신호선과,
    상기 주사선 및 상기 제 1 신호선을 덮는 층간절연막과,
    그 층간절연막에 형성되고, 상기 제 1 신호선을 노출시키는 복수의 제 1 개구(開口)와,
    상기 층간절연막 상에 형성되고, 그 제 1 개구를 통하여 상기 제 1 신호선 사이를 접속하여 열방향으로 연속된 신호선을 형성하는 복수의 제 2 신호선과,
    상기 층간절연막 상에 형성된 화소전극과,
    상기 주사선과 상기 신호선과의 교차부 근방에 배치되고, 상기 TFT용 다결정 실리콘층을 채널층으로 하여, 상기 주사선과 접속된 게이트 전극과 상기 신호선과 접속된 소스 전극과 상기 화소전극과 접속된 드레인 전극을 갖는 박막트랜지스터
    를 포함하는 액정표시장치.
  2. 제 1 기판과,
    그 제 1 기판 상에 행방향과 열방향으로 정렬된 매트릭스 형상으로 정렬배치된 복수의 섬형 TFT용 다결정 실리콘층과,
    그 다결정 실리콘층을 덮어 상기 제 1 기판 상에 형성된 게이트 절연막과,
    그 게이트 절연막 상에 형성되고, 행방향을 따라 연이어 존재하며, 상기 다결정 실리콘층과 교차하는 복수개의 주사선과,
    상기 게이트 절연막 상에 형성되고, 상기 주사선과의 교차부 근방을 피한 영역에 열방향으로 단속적으로 연이어 존재하는 복수개의 제 1 신호선과,
    상기 주사선 및 상기 제 1 신호선을 덮는 층간절연막과,
    그 층간절연막에 형성되고, 상기 제 1 신호선을 노출시키는 복수의 제 1 개구와,
    상기 층간절연막 상에 형성되고, 상기 제 1 개구를 통하여 상기 제 1 신호선 사이를 접속하여 열방향으로 연속된 신호선을 형성하는 복수의 제 2 신호선과,
    상기 층간절연막 상에 형성되고, 각 화소영역 내에서 열방향으로 연이어 존재하는 부분을 갖는 화소전극과,
    상기 층간절연막 상에 상기 화소전극에 인접하여 형성되고, 다(多)화소영역에 걸쳐 연이어 존재하는 부분을 갖는 공통전극과,
    상기 주사선과 상기 신호선과의 교차부 근방에 배치되고, 상기 TFT용 다결정 실리콘층을 채널층으로 하여, 상기 주사선에 의해 형성 또는 접속된 게이트 전극과 상기 신호선과 접속된 소스 전극과 상기 화소전극과 접속된 드레인 전극을 갖는 박막트랜지스터
    를 포함하는 액정표시장치.
  3. 제 1 기판 상에 비정질 실리콘층을 형성하는 공정과,
    그 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하는 공정과,
    그 다결정 실리콘층을 섬형으로 가공하여, 소스, 게이트 및 드레인을 포함한 TFT용 다결정 실리콘층을 복수 형성하는 공정과,
    그 TFT용 다결정 실리콘층을 덮어 상기 제 1 기판 상에 게이트 절연막을 형성하는 공정과,
    상기 주사선 및 제 1 신호선을 덮어 층간절연막을 형성하는 공정과,
    그 전극막을 가공하여, 상기 제 1 기판 상을 행방향으로 뻗어있는 복수개의 주사선과, 그 주사선에 접속된 게이트 전극과, 상기 제 1 기판 상을 열방향으로 상기 주사선과의 교차부 근방을 피한 영역에 있어서 단속적으로 뻗어있는 복수개의 제 1 신호선을 형성하는 공정과,
    상기 게이트 절연막 상에 층간절연막을 형성하는 공정과,
    그 층간절연막 중 적어도 상기 TFT용 다결정 실리콘층을 채널층으로 하는 박막트랜지스터의 드레인 상, 소스 상 및 상기 제 1 신호선의 양 단부(端部) 상에 제 1 내지 제 3 개구를 형성하는 공정과,
    상기 제 1 개구를 통하여 상기 층간절연막 상에 화소전극을 형성하는 공정과,
    상기 제 2 및 제 3 개구를 통하여 상기 소스 및 상기 제 1 신호선 사이를 접속하고 열방향으로 연속된 신호선을 형성하는 제 2 신호선을 상기 층간절연막 상에 형성하는 공정
    을 포함하는 액정표시장치의 제조방법.
KR1020000045234A 1999-08-05 2000-08-04 액정 표시 장치 및 그 제조 방법 Expired - Fee Related KR100596143B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11222730A JP2001051303A (ja) 1999-08-05 1999-08-05 液晶表示装置及びその製造方法
JP99-222730 1999-08-05

Publications (2)

Publication Number Publication Date
KR20010021221A true KR20010021221A (ko) 2001-03-15
KR100596143B1 KR100596143B1 (ko) 2006-07-05

Family

ID=16787010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000045234A Expired - Fee Related KR100596143B1 (ko) 1999-08-05 2000-08-04 액정 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US6633359B1 (ko)
JP (1) JP2001051303A (ko)
KR (1) KR100596143B1 (ko)
TW (1) TWI226967B (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313245B1 (ko) * 1999-08-25 2001-11-07 구본준, 론 위라하디락사 리페어 기능을 갖는 액정표시소자
US6678018B2 (en) * 2000-02-10 2004-01-13 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI237802B (en) * 2000-07-31 2005-08-11 Semiconductor Energy Lab Driving method of an electric circuit
KR100759965B1 (ko) * 2000-10-27 2007-09-18 삼성전자주식회사 액정 표시 장치
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
KR100771516B1 (ko) * 2001-01-20 2007-10-30 삼성전자주식회사 박막트랜지스터 액정표시장치
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
JP2003273123A (ja) * 2002-03-15 2003-09-26 Sharp Corp 半導体装置
US6933568B2 (en) 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
JP4006284B2 (ja) * 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
US7167217B2 (en) * 2002-08-23 2007-01-23 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR100900542B1 (ko) * 2002-11-14 2009-06-02 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
JP2004342923A (ja) * 2003-05-16 2004-12-02 Seiko Epson Corp 液晶装置、アクティブマトリクス基板、表示装置、及び電子機器
KR100649249B1 (ko) * 2004-06-30 2006-11-24 삼성에스디아이 주식회사 역다중화 장치와, 이를 이용한 발광 표시 장치 및 그 표시패널
CN1779535B (zh) * 2004-11-19 2010-04-07 中华映管股份有限公司 薄膜晶体管阵列基板及其修补方法
US8421939B2 (en) 2004-12-17 2013-04-16 Sharp Kabushiki Kaisha Display control substrate, manufacturing method thereof, liquid crystal display panel, electronic information device
KR20070002933A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
JP2007086197A (ja) * 2005-09-20 2007-04-05 Sharp Corp アクティブマトリクス基板の製造方法、その製造方法により製造されたアクティブマトリクス基板を備えた表示装置
JP5250960B2 (ja) * 2006-01-24 2013-07-31 セイコーエプソン株式会社 発光装置および電子機器
CN100466266C (zh) * 2006-04-21 2009-03-04 北京京东方光电科技有限公司 一种tft lcd阵列基板及制造方法
TWI328879B (en) * 2006-11-30 2010-08-11 Au Optronics Corp Pixel structure and fabricating method thereof, diaplay panel and electro-optical apparatus
TWI338805B (en) * 2007-06-26 2011-03-11 Au Optronics Corp Transflective liquid crystal display panel and pixel structure thereof
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
TWI366724B (en) * 2007-12-05 2012-06-21 Hannstar Display Corp Liquid crystal display device and method of making the same
KR101384142B1 (ko) 2007-12-28 2014-04-14 삼성디스플레이 주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시장치
TWI350004B (en) * 2008-01-17 2011-10-01 Au Optronics Corp Pixel structure of liquid crystal display panel and method of making the same
CN101364022B (zh) * 2008-09-12 2011-11-16 昆山龙腾光电有限公司 阵列基板及其缺陷检测方法
JP4883143B2 (ja) * 2008-09-22 2012-02-22 カシオ計算機株式会社 発光装置
TWI424238B (zh) * 2010-10-29 2014-01-21 Au Optronics Corp 畫素結構以及顯示面板
JP2012118297A (ja) * 2010-12-01 2012-06-21 Sony Corp 表示パネルおよびその製造方法、表示装置、ならびに電子機器
CN102723334B (zh) * 2012-06-07 2015-04-08 南京中电熊猫液晶显示科技有限公司 一种金属氧化物薄膜晶体基板及其制造方法和液晶显示器
US9335510B2 (en) * 2012-09-28 2016-05-10 Apple Inc. Display with electromechanical mirrors for minimizing display borders
US9140927B2 (en) * 2012-09-28 2015-09-22 Apple Inc. Display with liquid crystal shutters for minimizing display borders
CN102938394B (zh) * 2012-11-16 2015-01-07 京东方科技集团股份有限公司 显示装置、透反式薄膜晶体管阵列基板及其制作方法
JP5652504B2 (ja) * 2013-05-14 2015-01-14 ソニー株式会社 表示装置およびその製造方法
KR102081599B1 (ko) * 2013-06-28 2020-02-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
CN104409483B (zh) 2014-10-16 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP2016054306A (ja) * 2015-11-13 2016-04-14 株式会社半導体エネルギー研究所 表示装置、表示モジュール及び電子機器
JP6440665B2 (ja) * 2016-10-27 2018-12-19 株式会社半導体エネルギー研究所 表示装置
CN113744629B (zh) * 2020-05-27 2023-01-31 群创光电股份有限公司 显示装置
JP2023086035A (ja) * 2021-12-09 2023-06-21 株式会社ジャパンディスプレイ Ｔｆｔ基板及びｔｆｔ基板の製造方法
CN114815421B (zh) * 2022-04-21 2024-04-19 南京京东方显示技术有限公司 阵列基板、显示面板及显示设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812354B2 (ja) * 1987-10-14 1996-02-07 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
US5075674A (en) 1987-11-19 1991-12-24 Sharp Kabushiki Kaisha Active matrix substrate for liquid crystal display
US5305128A (en) * 1989-12-22 1994-04-19 North American Philips Corporation Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same
US5056895A (en) * 1990-05-21 1991-10-15 Greyhawk Systems, Inc. Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields
US5508532A (en) * 1994-06-16 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with braded silicon nitride
US5604358A (en) * 1995-01-20 1997-02-18 Goldstar Co., Ltd. Device of thin film transistor liquid crystal display
US5936685A (en) * 1995-02-28 1999-08-10 Nec Corporation Liquid crystal display device with pixel electrode overlapping drain wiring
KR100202230B1 (ko) * 1995-12-28 1999-06-15 구자홍 액정표시장치에서 평면배선구조를 갖는 액정표시장치의 제조방법 및 평면배선구조를 갖는 액정표시장치
US6055028A (en) * 1996-02-14 2000-04-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal electro-optical device
KR100194679B1 (ko) * 1996-05-21 1999-07-01 윤종용 박막 트랜지스터 및 그 제조 방법
KR980003739A (ko) * 1996-06-14 1998-03-30 구자홍 박막트랜지스터 어레이 기판 및 그 제조방법
JP3622934B2 (ja) * 1996-07-31 2005-02-23 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ型液晶表示装置
US6256079B1 (en) * 1996-11-18 2001-07-03 Sharp Kabushiki Kaisha Liquid crystal display device, method for manufacturing the same, and method for inspecting the same
TW515924B (en) * 1997-04-02 2003-01-01 Toshiba Corp Flat-panel display device and display method
KR100257369B1 (ko) * 1997-05-19 2000-05-15 구본준 횡전계방식액정표시장치
KR100268104B1 (ko) * 1997-08-13 2000-10-16 윤종용 공통 전극 라인을 갖는 평면 구동 방식 액정 표시 장치 및그 제조 방법
JPH1195256A (ja) * 1997-09-25 1999-04-09 Sharp Corp アクティブマトリクス基板
JP3235540B2 (ja) * 1997-10-08 2001-12-04 日本電気株式会社 液晶表示装置用薄膜トランジスタアレイおよびその製造方法
JP4643774B2 (ja) * 1997-10-18 2011-03-02 三星電子株式会社 液晶表示装置及びその製造方法
JP3376376B2 (ja) * 1999-03-19 2003-02-10 富士通ディスプレイテクノロジーズ株式会社 液晶表示装置及びそれを用いた電子機器

Also Published As

Publication number Publication date
KR100596143B1 (ko) 2006-07-05
TWI226967B (en) 2005-01-21
JP2001051303A (ja) 2001-02-23
US6633359B1 (en) 2003-10-14

Similar Documents

Publication Publication Date Title
KR100596143B1 (ko) 액정 표시 장치 및 그 제조 방법
EP0661581B1 (en) Active matrix type liquid crystal display apparatus
KR100804378B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100675631B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
JP3187254B2 (ja) 画像表示装置
US8188479B2 (en) Pixel electrode structure having via holes disposed on common line with high display quality
EP0430592B1 (en) An active matrix display device
KR100271067B1 (ko) 액정표시장치 및 그 제조 방법
US9136279B2 (en) Display panel
US7379139B2 (en) Liquid crystal display and electro-optical devices with a function element
JP2003241687A (ja) 薄膜トランジスタ装置及びその製造方法
KR19980077399A (ko) 액정 표시 장치 및 그 제조방법
JP3657702B2 (ja) 液晶表示装置
EP1049956B1 (en) Active matrix liquid crystal display devices
JP2007102054A (ja) 電気光学装置及びその製造方法、電子機器、並びに半導体装置
KR100506006B1 (ko) 액정표시장치의 전계효과트랜지스터에 대한 오프-스테이트스트레스 인가용 패널구조
JP3286843B2 (ja) 液晶パネル
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
KR20050020645A (ko) 어레이 기판 및 평면 표시 장치
JPH10253989A (ja) 表示装置
JP3294509B2 (ja) 液晶表示装置
JP2000206565A (ja) 表示装置用半導体素子及びこれを用いた液晶表示装置
JP2002090775A (ja) マトリクスアレイ基板
JP3918782B2 (ja) 電気光学基板の製造方法、電気光学装置の製造方法
JP3791209B2 (ja) アクティブマトリクス基板及びその製造方法、並びに液晶装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000804

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20030128

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040921

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20000804

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20050801

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20050802

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060331

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060626

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060627

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090623

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100625

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110527

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20120611

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20140509