[go: up one dir, main page]

KR20000006544A - 어드레싱가능한디스플레이요소의선택적인에이블장치및방법 - Google Patents

어드레싱가능한디스플레이요소의선택적인에이블장치및방법 Download PDF

Info

Publication number
KR20000006544A
KR20000006544A KR1019990025127A KR19990025127A KR20000006544A KR 20000006544 A KR20000006544 A KR 20000006544A KR 1019990025127 A KR1019990025127 A KR 1019990025127A KR 19990025127 A KR19990025127 A KR 19990025127A KR 20000006544 A KR20000006544 A KR 20000006544A
Authority
KR
South Korea
Prior art keywords
signal
conductor
display
pixel
tap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019990025127A
Other languages
English (en)
Inventor
린들아브라함
로미첼
미셀리조셉
Original Assignee
썬 마이크로시스템즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 썬 마이크로시스템즈, 인코포레이티드 filed Critical 썬 마이크로시스템즈, 인코포레이티드
Publication of KR20000006544A publication Critical patent/KR20000006544A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/088—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

복수의 어드레싱가능 요소를 구동하는 장치와 방법은 두 개의 구동기를 이용하여 M×N 어레이로서 배열된 하나이상의 어드레싱가능 요소를 구동하고 선택적으로 인에이블하는 것을 포함한다. 제 1 및 제 2 구동기는 제 1 및 제 2 디스플레이 컨덕터상에서 약간 상이한 주파수로 제 1 및 제 2 신호를 구동하는데 사용된다. 제 1 및 제 2 디스플레이 컨덕터사이에 연결된 복수의 픽셀은 제 1 신호가 제 2 신호와 대략 동일 위상인 픽셀 위치에 따라서 어드레싱된다. 픽셀 스캔 속도는 제 1 및 제 2 신호 주파수사이의 차에 비례한다. 제 1 및 제 2 컨덕터는 복수의 딜레이 요소와 탭 오프 포인트를 포함할 수 있다. 전도라인은 이동하는 신호의 반사를 방지하기 위해 특성 임피던스에 의해 종결될 수 있다. 제 1 및 제 2 신호의 주기는 제 1 및 제 2 컨덕터상의 제 1 및 최종 탭 오프 포인트사이의 전달 딜레이와 대략 같거나 그 이상일 수 있다. 제 1 및 제 2 신호의 펄스 폭은 제 1 및 제 2 디스플레이 컨덕터상의 인접한 탭 오프 포인트사이의 제 1 및 제 2 신호의 전달 시간에 각각 대략 동일하거나 그 이하일 수 있다. 행렬 디스플레이 픽셀은 선택된 픽셀 위치가 어드레싱되어 제 1 및 제 2 신호사이의 전압 차는 어드레싱 픽셀을 인에이블하기에 충분할 때 제 1 신호의 진폭 및/또는 제 2 신호의 진폭을 변조함으로써 선택적으로 인에이블된다.

Description

어드레싱가능한 디스플레이 요소의 선택적 인에이블 장치 및 방법{METHOD AND APPARATUS FOR SELECTIVE ENABLING OF ADDRESSABLE DISPLAY ELEMENTS}
본 발명은 디스플레이 장치용 어레이 형태로 배열된 픽셀을 어드레싱하는 것에 관한 것이고, 더 상세하게는 비디오 디스플레이에서 픽셀 어드레스를 드라이브하는 것에 관한 것이다.
행과 열로 배열될 수 있는 어드레싱가능 성분은 애플리케이션 범위에서 예를 들어, 메모리에서 패널 비디오 디스플레이 디바이스까지에서 일반적으로 발견된다.비디오 신호를 디스플레이하는 행렬 디스플레이 장치는 일반적으로 행과 열 라인의 픽셀로 배열된 어드레싱가능 성분의 어레이를 가진 디스플레이 패널을 포함하고 있다. 2차원 행과 열 라인은 직사각형 형태로 일반적으로 배열되어 있다. 어드레싱가능 성분은 픽쳐 요소, 디스플레이 요소, 또는 픽셀로 불리우고, 광감지 요소로 구성되어 있다. 디스플레이 요소는 라인으로 어드레싱된 신호에 응답하여 빛을 발산, 반사, 또는 전송할 수 있다. 디스플레이 요소는 상이한 재료로 제조될 수 있고, 디스플레이 디바이스의 유형과 사용에 따라 여러 방식으로 제조될 수 있다. 액정 셀, 컬러 셀, 플라즈마 셀, 형광 디스플레이 튜브, 발광 다이오드(LED), 및 전계 발광 셀과 같은 여러 유형이 공지되어 있다. 디스플레이 디바이스를 제조하는데 사용되는 광 변조 물질은 산업상에서 공지되어 있고, 그 물질은 기본적으로 광 발산, 반사, 또는 전송의 양을 변조하기 위해 인가 전계에 의존한다. 일부 광 변조 물질은 샤프 전계 대 광 여기 특성을 막지 못한다. 따라서, 다이오드 또는 트랜지스터와 같은 활성 디바이스는 픽셀 광 특성을 향상시키기 위해 어드레싱가능 구성요소와 결합시켜 사용될 수 있다. 예를 들어, 스위칭 요소와 같은 박막 MOS 전계 효과 트랜지스터(TFT)는 당업자에게 공지되어 있다. 픽쳐 요소의 광 출력은 행렬 디스플레이의 인가 어드레싱 신호에 비례할 수 있다. 특정 픽쳐 요소 또는 픽셀을 행렬 디스플레이에서 어드레싱하기 위해, 픽셀은 확인되어 여기되어야 한다. 여기된 픽셀은 빛을 발산, 반사, 또는 전송할 것이다. 후자의 경우의 픽셀은 인에이블되고 있다. 픽셀 매트릭스의 어레이내에서, 각각의 픽셀은 행과 열의 위치 관계, 예를 들어, 행(x)과 열(y)에서의 요소 또는 요소(x,y)로 명시되어 있는 단일 어드레스를가질 수 있다. 픽셀(x,y)을 여기하여 "on" 상태로 설정하기 위해, 픽셀(x,y)은 위치(x,y)를 어드레싱하고 픽셀을 여기함으로써 인에이블된다. 픽셀은 상기 임계 레벨위의 전압을 어드레스 위치에 인가함으로써 여기될 수 있다.
하나의 어드레싱 기술에서, 픽셀(x,y)은 열 컨덕터와 교차하는 행 컨덕터와 전기적으로 연결되어 있다. 픽셀(x,y)은 특정 행 컨덕터 라인(x)과 열 컨덕터 라인(y)을 어드레싱함으로써 인에이블된다. 각각의 라인은 구동 수단에 의해 어드레싱되고, 이것은 인가된 신호에 따라 라인을 어드레싱한다. 구동 수단은, 발생된 데이터 신호를 픽셀이 전기적으로 연결된 열에 인가하기 위해 인가된 비디오 신호의 라인 주파수에 따라 동작하는 각각의 열에 대한 열 구동 회로, 픽셀이 전기적으로 연결된 행을 스캔하기 위해 각각의 행에 대한 행 구동 회로, 및 인가된 비디오 신호에 응답하고 상기 구동 회로의 작동 타이밍을 제어하는 제어 회로로 구성되어 있다.
행 라인에 배열된 모든 픽셀은 행 구동기에 그리고 행 라인에 전기적으로 연결되어 있다. 열 라인에 배열된 픽셀은 열 라인과 열 구동기에 전기적으로 연결되어 있다. 따라서, 하나의 행에서의 M개의 픽셀은 일반적으로 행 구동기에 연결되어 있고, 각각은 개별적으로 M개의 열 구동기중 하나에 연결되어 있다. 유사하게, 하나의 열의 N개의 픽셀은 열 구동기에 일반적으로 연결되어 있고, 각각은 개별적으로 N개의 행 구동기중 하나에 연결되어 있다. M×N 픽셀의 행렬 디스플레이는 M개의 열 구동기와 N개의 행 구동기, 즉 M+N 라인 구동기를 보통 필요로 한다. 따라서, 1280×1024 픽셀의 해상도를 가진 디스플레이는 1,310,720개의 픽셀, 1280개의열 픽셀과 1024개의 행 픽셀, 및 2304개의 라인 구동기로 구성되어 있다. 이미지는 인에이블, 또는 디스에이블함으로써 형성되고, 좌측에서 우측으로 그리고 위에서 아래로 보통 연속적으로 픽셀 어레이의 픽셀을 선택한다.
도 1은 구동기(RN)에 의해 구동되는 N개의 행의 y축과, 구동기(CM)에 의해 구동되는 M개의 열의 x축을 따라 배열된 복수의 픽셀(P)로 구성된 종래의 비디오 행렬 디스플레이 디바이스(100)를 도시하고 있다. 각각의 픽셀(P)은 두 개의 접속 포트를 가지고 있다. 픽셀(P1,1)의 제 1 포트(122)는 행 라인(110a)에 연결되어 있고, 픽셀의 제 2 포트(112)는 열 라인(120a)에 연결되어 있다. 픽셀(P1,1-P1,M)의 제 1 포트는 행 라인(110a)에 전기적으로 연결되어 있고, 제 2 포트는 C1-CM에 의해 구동되는 대응 열에 개별적으로 연결되어 있다. 예를 들어, 픽셀(P3,4)을 인에이블하기 위해, 행 라인(110c)은 구동기(R3)를 통해 어드레싱되고, 열 라인(120d)은 구동기(C4)를 통해 동시에 어드레싱된다. 특정 패턴의 픽셀이 연속적으로 복수의 행과 열 구동기를 작동시킴으로써 픽셀을 인에이블하기 위해 어드레싱될 수 있다. 따라서, 대다수의 구동기는 행렬 디스플레이를 구성하기 위해 물리적으로 필요하다. 보다 많은 행과 열이 필요하기 때문에, 디스플레이 해상도가 증가함에 따라 구동기의 수도 증가한다. 따라서, 어드레싱가능 성분을 이용한 디바이스의 구동기의 수를 감소시킬 필요가 있다. 고해상도 디스플레이를 위해, 대다수 구동기의 비용은 디스플레이의 전체 비용에서 중요할 수 있다. 신호 발생기, 제어 유닛, 및 구동기 메모리와같은 회로 구성 요소는 해상도와 따라 복잡해지고, 구동기의 수가 증가하는 단점이 추가로 생긴다. 플랫 패널 디스플레이와 같은 행렬 디스플레이 디바이스의 필요한 구동기의 수를 감소시키면, 동일 또는 보다 좋은 이미지 해상도를 유지하거나 얻을 수 있다.
상기 문제점은 어드레스에 필요한 대다수의 행과 열 라인 구동기를 제거하고 어드레싱가능 요소 또는 픽셀을 선택적으로 인에이블하는 행렬 디스플레이 방법과 장치에 의해 해결되는 부분이다. 상기 잇점을 얻기 위해, 본 장치의 실시예는 플랫 패널 디스플레이와 같은 M×N 디스플레이 디바이스를 구동하기 위해 총 2개의 구동기를 제공할 수 있다. 제 1 및 제 2 구동기는 제 1 및 제 2 디스플레이 컨덕터로 제 1 및 제 2 신호를 약간 상이한 주파수(또는 위상)로 구동하는데 사용될 수 있다. 복수의 픽셀은 제 1 및 제 2 디스플레이 컨덕터사이에 연결될 수 있다. 픽셀은 제 1 신호가 제 2 신호와 대략 동일 위상에 있는 픽셀 위치에 따라서 어드레싱될 수 있다. 픽셀 위치는 제 1 신호 주파수와 제 2 신호 주파수의 차에 비례하는 스캔 속도로 하나의 픽셀에서 다음 픽셀로 변경할 수 있다. 제 1 및 제 2 컨덕터는 복수의 딜레이와 탭 오프 포인트를 포함할 수 있고, 각각의 픽셀은 제 1 및 제 2 컨덕터의 탭 오프 포인트사이에 연결될 수 있다. 복수의 픽셀 행과 열 컨덕터가 제공될 수 있고, 각각은 제 1 및 제 2 디스플레이 컨덕터의 상이한 탭 오프 포인트에 접속된다.
상기 행과 열 컨덕터는 이동 신호의 반사를 방지하기 위해 특성 임피던스에의해 종결될 수 있다. 더욱이, 제 1 및 제 2 디스플레이 컨덕터는 컨덕터중 하나상에서 이동하는 신호의 반사를 방지하기 위해 특성 임피던스에 의해 또한 종결될 수 있다. 제 1 및 제 2 신호의 주기는 각각 제 1 및 제 2 컨덕터상의 제 1 및 최종 탭 오프 포인트사이의 전달 딜레이-과 대략 동일하거나 그 이상일 수 있다. 제 1 및 제 2 신호의 펄스 폭은 각각 제 1 및 제 2 디스플레이 컨덕터상의 인접한 탭 오프 포인트사이의 제 1 및 제 2 신호의 전달 시간과 대략 동일하거나 그 이하일 수 있다. 행렬 디스플레이 픽셀은, 선택된 픽셀 위치가 어드레싱되어 제 1 및 제 2 신호사이의 전압차가 상기 어드레싱된 픽셀을 인에이블하기에 충분할 때 제 1 신호의 진폭과 제 2 신호의 진폭을 변조함으로써 선택적으로 인에이블될 수 있다.
광범위하게 말하면, 본 발명은 M×N 어레이 배열로 어드레싱가능 요소를 선택적으로 인에이블하는 방법과 장치를 포함하고 있다. 본 발명은 이들 신호의 주파수가 상이한 두 개의 개별 구동기에 의해 구동되는 두개의 별개 디스플레이 컨덕터를 포함하고 있다. 복수의 어드레싱가능 요소는 두 개의 디스플레이 컨덕터상의 탭 오프 포인트에 접속될 수 있다. 복수의 행과 열 컨덕터는 제 1 및 제 2 디스플레이 컨덕터에 접속될 수 있다. 각각의 행 또는 열 컨덕터는 디스플레이 컨덕터상의 하나의 점으로 접속될 수 있고, 특성 임피던스에 의해 종결될 수 있다. 각각의 디스플레이 컨덕터상에서 이동하는 신호는 딜레이- 요소에 의해 연속적으로 딜레이-될 수 있다. 픽셀은 제 1 및 제 2 신호사이의 주파수 차에 비례하는 속도로 연속적으로 어드레싱될 수 있고, 제 1 및 제 2 신호사이의 진폭 차에 따라 선택적으로 인에이블될 수 있다.
본 발명은 일련의 픽셀로 구성된 픽셀 디스플레이를 추가로 고려하고, 각각의 픽셀은 제 1 디스플레이 컨덕터와 개별 제 2 디스플레이 컨덕터사이에 연결되어 있고, 제 1 구동기와 제 2 구동기는 각각 제 1 및 제 2 디스플레이 컨덕터상에서 제 1 및 제 2 신호를 구동한다. 픽셀은 제 1 및 제 2 신호사이의 주파수 차에 비례하는 속도로 연속적으로 어드레싱될 수 있고, 제 1 및 제 2 신호사이의 진폭 차에 따라 선택적으로 동작될 수 있다.
본 발명은 제 1 어드레싱 컨덕터상의 제 1 신호를 제 1 주파수로 구동하는 것과 제 2 어드레싱 컨덕터상의 제 2 신호를 제 2 주파수로 구동하는 것을 포함하여 어드레싱가능 요소 어레이를 구동하는 방법을 더 고려하고 있다. 제 2 어드레싱 컨덕터는 제 1 어드레싱 컨덕터와 별개이고, 제 1 및 제 2 주파수는 약간 상이할 수 있다. 어드레싱가능 요소는, 제 1 신호가 제 2 신호와 대략 위상이 같은 어드레싱가능 요소 위치에 따라서 연속적으로 어드레싱될 수 있다. 선택된 어드레싱가능 요소는, 제 1 및 제 2 신호의 진폭 차가 상기 선택된 어드레싱가능 요소를 동작시키기에 충분하도록, 턴온되는 것으로 선택된 픽셀이 어드레싱되는 동안에 제 1 및 제 2 신호의 진폭을 변조함으로써, 동작될 수 있다.
도 1은 종래 기술에 따라, 총 M+N개의 구동기에 의해 구동되는 M×N 픽셀로 구성된 행렬 디스플레이 디바이스를 설명하는 블록도;
도 2는 두 개의 구동기에 의해 구동되는 M×N 픽셀로 구성된 행렬 디스플레이 디바이스의 실시예를 설명하는 블록도;
도 3은 행렬 디스플레이내의 신호 전달을 도시하는 도면;
도 4는 도 3에 관련된 신호 파형을 시간적인 면에서 연속적으로 설명하는 도면;
도 5는 개별 요소가 행렬 디스플레이 디바이스에서 어드레싱되는 방법을 설명하는 개략도;
도 6은 도 5의 디스플레이의 여러 포인트에서의 디스플레이 신호 파형을 도시하는 도면;
도 7은 어드레싱 신호에 의해 바로 제공되는 것보다 다른 인에이블 필요성을 필요로 하는 어드레싱가능 요소의 인에이블을 도시하는 도면;
도 8은 픽셀의 스캐닝을 설명하기 위해 개략적인 행렬 디스플레이로 복수의 픽셀을 도시하는 도면;
도 9는 복수의 픽셀의 스캐닝(예, 연속적인 어드레싱)을 설명하는 도 7의 신호의 파면을 도시하는 도면;
도 10은 도 7의 특정 픽셀을 인에이블하기 위해 변조 신호와 구동기 신호의 파형을 도시하는 도면;
도 11은 도 3의 딜레이- 요소가 회로판위에 형성된 확장부인 실시예를 도시하는 도면; 및
도 12는 디스플레이 컨덕터가 평면인 실시예를 도시하는 도면.
본 발명은 여러 수정과 대체 형태에 민감하지만, 본 발명의 특정 실시예가 도면에 예로서 도시되어 있고, 이하에 상세히 설명될 것이다. 그러나, 본 발명의 도면과 상세한 설명은 개시된 특정 형태로 본 발명을 한정하고자 하는 것이 아니라, 본 발명은 첨부한 청구범위에 의해 한정되는 본 발명의 사상과 범위내에서의 모든 수정과 대체를 커버하고 있다.
여기서, 도면을 참조하면, 도 2는 두 개의 구동기(210r,210c)에 의해 구동되는 픽셀(250) 또는 M×N 어드레싱가능 요소로 구성된 행렬 디스플레이 디바이스 (200)의 실시예를 도시하는 블록도이다. 각각의 구동기(210)는 제어 유닛(205)에 의해 조절되는 신호를 발생시킨다. 구동기(210) 신호는 신호를 반사되는 것으로부터 방지하기 위해 특성 임피던스(215)에 의해 종결되는 디스플레이 컨덕터(240)에 전달된다. 열 구동기(210c)와 관련된 요소는 열 디스플레이 컨덕터(240c)와 같이, "c" 접미사로 표시될 수 있고, 행 구동기(210r)와 관련된 요소는 행 디스플레이 컨덕터(240r)와 같이, "r" 접미사로 표시될 수 있다. 그러나, 이러한 요소는 일반적으로 접미사없이 언급될 수 있다. 디스플레이 컨덕터(240)는 구동기(210)에서 임피던스 종결 유닛(215)에 신호를 전달할 수 있는 신호 전송 매체일 수 있다. 구동기(210)에 의해 생성된 신호는, 광속(3×108m/s)에 비례하고 컨덕터 물질의 유전 상수의 제곱근에 역비례하는 속도로 디스플레이 컨덕터(240)를 통해 전달된다. 구동기(210)에 의해 생성된 신호는 주파수 또는 위상이 상이하다. 디스플레이 컨덕터 (240)는 두 개의 인접하는 열과 행사이의 신호 전달을 딜레이-시키는 딜레이- 요소(230)를 포함할 수 있다. 행렬 디스플레이 디바이스(200)의 복수의 픽셀(250)은 M개의 전기 전도성 라인(270)(열)과 N개의 전기 전도성 라인(260)(행)으로 구성된 직사각형 형태로 배열되어 도시되어 있다. 복수의 픽셀(250)의 배열은 직사각형 형태에만 한정되는 것이 아니라 다른 형태와 패턴으로 구성될 수 있다는 것을 당업자는 알 것이다. 열(270)과 행(260)은, 각각의 디스플레이 컨덕터(240c,r)에서 이동하는 신호가 전도성 열과 행을 통해 전달될 수 있도록 개별적으로 라인(240)에 접속되어 있다. 복수의 열(270) 각각과 복수의 행(260) 각각은 임피던스 요소(220)에 의해 종결될 수 있다. 임피던스 요소(220)는, 신호가 라인아래에서 이동할 수 있는 반사가 없도록 선택된다. 복수의 픽셀(250) 각각은 전도성 열(270)과 전도성행(260)에 연결되어 있다. 복수의 픽셀(250)중 각각의 픽셀은 적어도 하나의 열(270)과 하나의 행(260)을 통해 전달된 신호의 전달을 근거로 하여 인에이블되거나, 디스에이블된다. 그 조건은 구동기(210)의 신호와 적어도 하나의 구동기(210) 신호의 진폭사이의 주파수 차를 포함한다. 주파수 차는 구동기(210) 신호 주파수, 디스플레이 디바이스의 딜레이- 특성, 및 어드레싱가능 요소의 유형을 근거로 결정된다. 하나 또는 모두의 신호 구동기의 진폭은 비디오 신호를 변조하는 것을 근거로 결정된다. 종래의 동일 수의 요소를 어드레싱하는데 필요한 M+N 구동기와 비교하여 M×N 픽셀을 어드레싱하기 위해 단지 두 개의 구동기가 필요할 수 있다.
여기서 도 3과 도 4를 참조하면, 도 2의 실시예에 따른 신호의 전달이 설명되어 있다. 도 3은 제어 유닛(205), 신호 구동기(210), 디스플레이 컨덕터(240)< 딜레이- 요소(230), 및 임피던스 유닛(215,220)을 도시하는 행렬 디스플레이 디바이스 (200)의 일부를 도시하고 있다. 라인(240)아래의 신호 전달의 방향은 참조번호 (295)로 표시되어 있다. 전도성 열(270) 아래의 신호 전달의 방향은 참조번호(290)로 표시되어 있다. 도 4는 신호 구동기(210)에 의해 생성되고 라인(240)을 통해 전송된 구동 신호의 파형을 도시하고 있다. 특정 파의 형태는 임의적이고, 구동기 신호는 참조번호(211)로서 도시되어 있다. 신호(211)는 열(270b)에 도달하기 전에 딜레이- 요소(230a)에 전달된다. 신호(211)는 방향(290)으로 이동하는 제 1 열(270a)에서 동일하다. 신호(212)는 230a에 의한 딜레이-으로 인해 열(270b)에 생성된다. 더욱이, 신호(213)는 딜레이- 요소(230b)에 의한 딜레이-으로 인해 열(270c)에 생성된다. 유사하게, 라인(240)을 통해 전달된 신호는 최종 전도성 열(270m)에 도달하기 전에 m-1시간 연속적으로 딜레이-된다.
여기서 도 5를 참조하면, 일실시예에 따른 동작 원리의 설명이 예시되어 있다. 구동기(210c,210r)는 각각 두 개의 디스플레이 컨덕터(240c,240r)를 개별적으로 구동한다. 열(270)과 행(260)을 형성하는 전도성 라인은 연결된 픽셀(A,B)을 구동하는데 사용된다. 열은 위치(A-E)에서 라인(240c)에 전기적으로 연결되어 있고, 행은 위치(H-L)에서 라인(240r)에 전기적으로 연결되어 있다. 개략적으로 두 개의 열과 두 개의 행만이 도시되어 있다. 픽셀(A,B)은 219A와 219B로 도시된 바와 같이, 열(270b,270e)에 전기적으로 연결되어 있고, 218A와 218B로 도시된 바와 같이, 행(260h,260j)에 전기적으로 연결되어 있다. V1과 V2는 각각 구동기(210c,210r)로부터의 신호를 나타내고, 그 차동 진폭은 픽셀을 인에이블하거나 디스에이블하기에 충분할 수 있다. 210c와 210r에 의해 생성된 신호의 펄스 폭은 컨덕터 라인상의 두 개의 인접한 노드(A와 B와 같은)사이에서 전달 시간에 맞게 선택된다. 전압 신호의 주기는 각각의 신호가 라인(240) 아래를 이동하는데 걸리는 전달 시간이상 또는 그것에 해당할 수 있다. 그러므로, 시간상의 어떠한 점에서, 라인(240c)의 각각의 위치(A-E)는 구동 신호의 상이한 위상을 가질 수 있다. 유사하게, 라인(240r)의 각각의 위치(H-L)는 구동 신호의 상이한 위상을 가질 수 있다. 일부 위치에서, 차동 전압 진폭은 픽셀을 인에이블하는데 필요한 임계 레벨보다 더 높을 수 있고, 그 외 위치에서는 임계 레벨보다 더 낮을 수 있다.
전압 신호(V1,V2)의 주기는 신호가 라인(240) 아래를 이동하는데 걸리는 신호 전달 시간과 해당(또는 그 이상)하게 설정될 수 있고, V1과 V2의 주파수는라인(240)의 전달 딜레이-에 비례될 수 있다. V1과 V2는 상이한 주파수를 가지고 있기 때문에, 특정 픽셀 위치에서의 차동 전압 신호의 진폭(V1과 V2의 합)은 고주파 반송 신호의 형태가 두 개의 신호사이의 저주파수 차인 파형이다. 차동 전압 신호의 변화 비율은 V1과 V2 신호사이의 주파수 차를 선택함으로써 독립적으로 제어될 수 있다. 일실시예에 따라서, 본 발명의 도 2의 제어 유닛에 의해 제어된다. 제공된 제어 기능은 도 2에 도시된 비디오 신호(201)에 응답한다. 차동 전압 신호의 진폭은 시간과 위치가 모두 변하는 픽셀 어드레싱 신호이기 때문에, 특정 픽셀 또는 복수의 픽셀의 인에이블 또는 디스에이블이 이루어질 수 있다. 더욱이, 변조 신호의 주파수는 V1과 V2 신호의 절대 주파수보다 더 낮기 때문에, 픽셀의 어드레싱은 상당히 저속으로 수행될 수 있다.
도 5의 픽셀(A)을 참조하면, 위치(B)에서 라인(240c)을 이동하는 신호(V1)가 "하이"인 특정 진폭을 가지고 있는 시간에, 픽셀(A)의 하나의 포트(또는 사이드)는 219A의 커플링을 통해 "하이"로 설정될 수 있다. 픽셀(A)을 인에이블하기 위해, 라인(240r)을 이동하는 제 2 신호(V2)는 V1 신호가 열(B)에서 하이인 시간의 대략 동일 시간에 행(H)에서 로우될 수 있고, 그 결과, 픽셀(A)의 다른 사이드는 218A의 커플링을 통해 로우로 설정된다. 픽셀(A)에 걸친 차동 전압 신호의 진폭이 임계 레벨이상에서 변조되었다면, 픽셀(A)은 인에이블(턴 온)될 수 있다. 그 반대면, 픽셀(A)은 디스에이블(스캐닝, 그러나 턴 오프)된다.
도 6은 도 5의 여러 관점에서의 신호의 예를 예시하고 있다. 신호 참조 번호(281)는 픽셀(A)을 인에이블하기 위해 픽셀(A)에 걸친 원하는 전압 신호를 표시한다. 참조 번호(282,283)는 구동기 신호(V1,V2)를 각각 나타낸다. 도시된 위치에서, 신호(282)는 노드(219A)에서의 신호이고, 283은 노드(218A)에서의 신호이다. 참조 번호(284)는 픽셀(A)에 걸친 차동 전압 신호(V2-V1)를 나타낸다. 픽셀에 걸친 실제 신호는 픽셀의 커패시턴스로 인해 신호(285)의 형태 이상일 수 있다. V1은 로우 진행 펄스로 구성되어 있고, V2는 하이 진행 펄스로 구성되어 있다. 펄스 폭은 WP로서 도시되어 있다. V1과 V2가 픽셀(A)의 위치에서 대략 동일 위상에 있는 시간동안에, V1의 펄스는 시간 간격(286)에 도시된 어드레싱/인에이블 차동 전압을 생성하기 위해 V2의 펄스와 합산할 수 있다. 신호 펄스의 진폭이 시간 간격(286)동안 충분히 높게(낮게) 변조되면, 픽셀(A)은 인에이블(턴 온)될 수 있다. V1과 V2가 시간 간격(287)에 도시된 바와 같이, 픽셀(A)에서 위상이 다르면, 픽셀(A)은 어드레싱되지 않는다. 디스플레이의 다른 픽셀 위치는 287동안에 연속적으로 어드레싱된다.
상기 픽셀 어드레싱법은 예로서 주어진다. 본 발명에 따른 픽셀의 어드레싱은 상기 예에 한정되는 것은 아니다. 당업자는, 픽셀의 인에이블 또는 디스에이블이 특정 어드레싱가능 요소에 적합한 노드(218,219)에 걸친 신호의 여러 조합에 의해 이루어진다는 것을 알 것이다. 상기 예에 추가로, 가능한 조합은 상이한 신호 형태, 방향 설정, 지속성, 주파수, 레벨, 및 로직을 포함하고 있다.
앞서 언급된 바와 같이, 구동기(210)에 의해 생성된 신호는 매질 유전 상수의 제곱근에 역 비례하고 광속에 비례하는 속도로 라인(240)으로 전달된다. 유전상수의 값은 전형적으로 전자 분야에서 사용되는 대다수의 물질에 대하여 1-10의 범위에 있다. 그러므로, 구동기 신호는 초당 몇 108미터 정도의 속도로 컨덕터 라인을 이동한다. 비디오 모니터와 같은 행렬 디스플레이 디바이스의 전형적인 치수에 대하여, 픽셀간의 거리는 1 밀리미터(10-3미터)이하 정도이고, 디스플레이의 길이는 몇 십 센티미터(10-2미터)정도이다. 신호가 도 5의 A-E 및 H-L와 같이, 라인(240)상의 각각의 결합 노드상에서 보내는 잔류 시간은:
Tr=(D)0.5×L/3×108×N (초)에 의해 액세스될 수 있다.
여기서 D는 컨덕터 매질 유전 상수이고, L은 컨덕터의 미터 단위 길이이고, N은 컨덕터상의 결합 노드의 수이다. 12인치의 컨덕터 라인과 1280개의 커플링 노드에 대하여, 각각의 노드상의 신호 잔류 시간은 몇 피코초 정도이다. 실제 어드레싱가능 요소 기능을 따라, 인에이블 신호의 잔류 시간은 몇 피코 초보다 상당히 클 수 있다. 전형적인 어드레싱가능 요소에서, 인에이블 신호에 필요한 잔류 시간은 몇 십정도의 나노초일 수 있다. 어드레싱가능 요소에 분배되는 총 에너지는 인가된 펄스가 매우 짧으면 픽셀을 인에이블하는데 충분하지 않을 수 있다. 이러한 경우에, 기억 요소는 디스플레이 요소를 유지시키기 위한 충분한 에너지를 축적할 필요가 있다. 더욱이, 디스플레이 요소의 특정 유형에 따라서, 그 요소에 걸친 신호는, 즉 접점 모드에서 요소를 인에이블하기 위해 정류되거나 변형될 필요가 또한 있다. 도 7은 어드레싱 펄스 폭이 인에이블이 필요한 요소보다 더 짧을 때 픽셀을 인에이블하기 위해 기억 요소를 구현하는 예를 도시하고 있다. 도면은 어드레스 라인 (270b,260j)에 연결된 두 개의 다이오드(259), 및 픽셀(A)에 걸쳐 연결된 저항과 커패시터를 도시한다. 노드(219)에서의 신호는 하이이고 노드(218)에서의 신호는 노우일 때, 다이오드(259)가 연결된다. 노드(257)에서의 전압은 다이오드(259a)상의 전압 강하보다 적은 라인(240c)의 전압이다. 노드(258)에서의 전압은 라인 (240r)의 전압 + 다이오드(259b)에 걸친 전압 강하이다. 노드(257,258)사이의 전압 차는 픽셀(A)에 걸친 어드레싱 또는 인에이블 전압 펄스이다. 이러한 펄스는 구동기(210c,210r) 신호 주파수사이의 차에 비례하는 주파수에서 발생하고, 점(B,G)에서 각각 신호(V1,V2)의 하이 및 노우의 배열에 따라 픽셀(A)에 걸쳐 인가된다. 픽셀(A)에 걸쳐 연결된 커패시터(C)는, 자체적으로 픽셀(A)을 인에이블하기에 충분하지 않지만, 다음 인에이블 펄스전 까지 인에이블 상태에서 픽셀(A)을 유지하기에 충분한 전하를 수용할 수 있는 것이 선택된다. 따라서, 커패시터 전하는 다음 인에이블 펄스가 인가되지 않고 연속적으로 픽셀(A)가 디스에이블되면, 저항(R)으로 방전된다. 상기 예는 단지 설명을 위한 것이고, 설명된 특정 출원으로 본 발명을 한정하는 것은 아니다. 당업자는, 특정 디스플레이 요소의 특정 인에이블/디스에이블의 필요성에 어드레싱 신호 조건을 연관시키기 위해 다수의 회로 결합이 가능하다는 것을 알 것이다.
여기서, 도 8, 9, 10을 참조하면, 예시된 예로서, 본 발명의 일실시예에 따른 복수의 어드레싱가능 요소(픽셀)의 스캐닝이 나타나 있다. 복수의 픽셀(A,B,C) 각각의 하나의 포트는 일반적으로 행 라인(y1)에 연결되어 있고, 그 외 포트는 열라인(x1,x2,x3)에 각각 연결되어 있다. 유사하게, 픽셀(D,E,F)과 픽셀(G,H,I)은 대응하는 행과 어드레스 라인으로 연결되어 있다. y1,y2,y3의 신호는 구동기(210r)에 의해 생성되어 딜레이- 요소(230)에 의해 딜레이-되는 라인(240r)의 시간 의존형 전압이다. 유사하게, x1,x2,x3의 신호는 구동기(20c)에 의해 생성되어 딜레이- 요소(230)에 의해 딜레이-되는 라인(240c)의 시간 의존형 전압이다. 도 9는 라인(y1,y2,y3)과 라인 (x1,x2,x3)상의 신호 파형의 예를 도시하고 있다. 이러한 예에서, 설명을 간략하게 하기 위해, 구동기(210r)(도 8) 신호는 구동기(210c) 신호와 비교하여 180 도의 위상이 선택된다. 간략히 9개의 픽셀만이 도시되어 있다. 더욱이, 이러한 예에서, 인에이블법은 로우 어드레싱 라인에서의 전압이 하이이고, 열 어드레싱 라인에서의 전압이 로우이면 발생하는 것을 선택한다. 결과적으로, 픽셀에 걸친 전압이 최대(두 개의 어드레싱 신호사이의 차)이면, 픽셀은 인에이블될 것이다. 그 반대면, 그 픽셀은 디스에이블될 것이다. 도 8에 도시된 바와 같이, 픽셀(A)은 동시에 하이 및 로우 신호를 얻고, 다음에 픽셀(E), 다음에 픽셀(I) 등이다. 라인(240)상의 어드레싱 신호는 행 라인과 열 라인 사이의 딜레이- 요소(230)에 의해 고정된 양만큼 딜레이-되고, 인에이블 펄스 폭은 하나 이상의 픽셀이 임의 시간에 인에이블되는 것을 방지하기 위해 두 개의 인접한 행 또는 열사이의 딜레이- 양과 대략 동일하게 설정되고, 대각 스캐닝은 픽셀 전반에 걸쳐 생긴다. 이러한 예에서, 픽셀(A-I)은 다음 A,E,I, B,F,G,C,D,H 순서로 대각 스캐닝된다.
특정 픽셀 또는 복수의 픽셀을 인에이블(턴 온)하기 위해, 픽셀에 걸친 차동 신호의 진폭은 입력한 비디오 신호에 의해 변조된다. 도 10은 변조 신호(M)가 함께, 행(y1,y2,y3)과 열(x1,x2,x3)의 신호를 도시하고 있다. 펄스 트레인 신호가 도시되고, 여기서 다중 펄스는 도 9의 신호 펄스 예에 대향되는 바와 같이, 픽셀을 어드레싱/인에이블하기 위해 주어진 픽셀에 걸쳐 합산할 수 있다는 것을 상기하라. 문자(A,E,I,B,F 등)의 위치는 행(y1,y2,y3)과 열(x1,x2,x3)상의 펄스 트레인 신호는 대응하는 픽셀 위치에서 동일 위상인 시간을 나타낸다. 픽셀(E,H)을 인에이블하기 위해, 예를 들어, 적어도 하나의 구동기 신호의 진폭이 변조된다. 스캐닝 효과가 인에이블될 특정 픽셀에 도달할 때, 즉, 신호가 픽셀 위치에서 대략 동일 위상일 때 변조가 일어난다. 도 10은 m1과 m2사이의 딜레이- 시간은 픽셀(E)과 픽셀(H)사이의 스캐닝 딜레이에 대응하는 곳에서 두 개의 펄스(m1,m2)와 함께 시간 의존형 변조 신호(M)를 도시한다. 펄스(m1)는 픽셀 스캐닝이 픽셀(E)을 어드레싱하고 있을 때 일어나고, 그 결과 픽셀(E)은 인에이블된다. 유사하게, 펄스(m2)는 픽셀 스캐닝이 픽셀(H)을 어드레싱하고 있을 때 일어나고, 그 결과, 픽셀(H)은 인에이블된다. 구동기의 신호 주파수가 인에이블이 필요한 특정 디스플레이 요소보다 더 높으면, 다수의 구동기 펄스는 어드레싱 위치가 다음 픽셀로 이동하기 전에 픽셀에 걸쳐 일치할 것이다. 따라서, 상기 단일 비디오 변조를 가능하게 한다. 두 개의 수직 빗금 라인사이의 시간은 9개의 픽셀 디스플레이의 하나의 완전한 스캔에 필요한 시간이다. 도 10에 예시된 제 1 스캔에서, 픽셀(E,H)만이 인에이블(턴 온)된다. 이러한 9개의 픽셀 예는 원하는 디스플레이 크기 또는 해상도로 확대될 수 있는 방법을 명확하게 한다.
본 발명에 따른 디스플레이 디바이스의 요소는 도면에서 주어진 특정 예로한정되지 않는다. 예를 들어, 딜레이 요소, 디스플레이 컨덕터, 어드레스 라인, 또한, 어드레싱가능 요소는 종래의 다른 기술을 이용하여 구현될 수 있다. 예로서, 도 11은 딜레이 요소가 제 1 및 제 2 컨덕터의 확장부로서 구성된 실시예를 도시하고 있다. 예를 들어, 딜레이 요소는 S자형의 인쇄회로판 트레이스를 포함할 수 있다. 참조번호(231)는 컨덕터 라인(240)으로 구성된 탭으로서 딜레이 요소를 나타낸다. 어드레싱 라인(270)은 딜레이 요소사이의 라인(240)에 연결되어 있다. 도 12은 제 1 및 제 2 디스플레이 컨덕터로서 작용하는 제 1 평면(660a)과 제 2 평면(660b)으로 구성된 디스플레이(600)를 도시한다. 평면(660a)은 660a을 통해 어드레싱 신호를 구동하는 구동기(610a)에 연결되어 있다. 평면(660b)은 660b을 통해 어드레싱 신호를 구동하는 구동기(610b)에 연결되어 있다. 구동기(610)는 디스플레이될 비디오 신호에 따라서 어드레싱 신호를 제어하는 제어 유닛(620)에 연결되어 있다. 전도판(660)은 그 전도판에 발생할 수 있는 어떠한 파의 반사도 방지하기 위해 유닛(690)에 연결되어 있다. 이러한 실시예에서, 평면 컨덕터(610a)의 일부는 행 어드레싱 밴드(662)로서 작용한다. 어드레싱가능 요소 또는 픽셀(650)은 두 개의 전도판의 인에이블된 밴드가 오버랩하는 영역에 생성된다. 특정 픽셀 또는 복수의 픽셀은 어드레싱 밴드(661,662)의 신호가 어드레싱가능 요소를 인에이블하기에 필요한 지정된 조건을 만족할 때 어드레싱된다.
바람직한 실시예는 디스플레이의 M개의 행과 N개의 열로 배열된 복수의 픽셀을 어드레싱하는 것에 관련하여 설명되었다. 본 발명은 CCD 비디오 카메라, 프린터, 터치 스크린 등과 같은 이미징 디바이스를 포함하여, 어드레싱가능 어레이를 릴레이 또는 사용하는 다른 디바이스와 함께 사용될 수 있다. 더욱이, 본 발명은 지정, 세이브, 로딩, 저장, 검색, 배열, 및 디스플레이의 목적으로 선택가능 기능을 구현하거나 필요로 하는 M×N 어드레싱가능 요소를 어드레싱하는데 사용될 수 있다. 당업자는, 도시되고 설명된 본 발명의 요소가 예시적인 바람직한 실시예로서 취해진 것이라는 것을 알 것이다. 본 발명의 사상과 범위를 벗어나지 않고 여러 수정과 변경이 가능할 수 있다. 다음 청구 범위는 이러한 모든 수정과 변경을 포함하는 것으로 해석될 수 있다

Claims (26)

  1. 디스플레이 요소를 어드레싱하는 장치에 있어서,
    제 1 디스플레이 컨덕터상에서 제 1 주파수로 제 1 신호를 구동하도록 구성된 제 1 구동기;
    상기 제 1 주파수와 다른 제 2 주파수로, 상기 제 1 디스플레이 컨덕터와 별개의 제 2 디스플레이 컨덕터상에서 제 2 신호를 구동하도록 구성된 제 2 구동기; 및
    상기 제 1 및 제 2 디스플레이 컨덕터사이에 연결된 복수의 어드레싱가능 요소;를 포함하며,
    상기 어드레싱가능 요소는 상기 제 1 신호가 상기 제 2 신호와 대략 위상이 동일한 어드레싱가능 요소의 위치에서 따라서 어드레싱되고, 상기 어드레싱가능 요소의 위치는 하나의 어드레싱가능 요소에서 다음 어드레싱가능 요소로 스캔 속도로 변하는 것을 특징으로 하는 장치.
  2. 제 1 항에 있어서, 상기 복수의 어드레싱가능 요소는 복수의 픽셀을 포함하는 것을 특징으로 하는 장치.
  3. 제 1 항에 있어서, 상기 스캔 속도는 상기 제 1 주파수와 상기 제 2 주파수사이의 차에 비례하는 것을 특징으로 하는 장치.
  4. 제 1 항에 있어서, 상기 제 1 및 제 2 디스플레이 컨덕터 각각은 복수의 탭 오프 포인트를 포함하며, 각각의 어드레싱가능 요소는 상기 제 1 컨덕터상의 상기 탭 오프 포인트중 하나와 상기 제 2 컨덕터상의 상기 탭 오프 포인트중 하나사이에서 연결되어 있는 것을 특징으로 하는 장치.
  5. 제 4 항에 있어서,
    각각이 상기 제 1 디스플레이 컨덕터상의 상기 탭 오프 포인트중 상이한 하나에 연결된 복수의 어드레싱가능 요소 행 컨덕터; 및
    각각이 상기 제 2 디스플레이 컨덕터상의 상기 탭 오프 포인트중 상이한 하나에 연결된 복수의 어드레싱가능 요소 열 컨덕터;를 더 포함하는 것을 특징으로 하는 장치.
  6. 제 5 항에 있어서, 각각의 어드레싱가능 요소는 디스플레이 행렬을 형성하기 위해 상기 행 컨덕터중 하나와 상기 열 컨덕터중 하나사이에 연결되어 있는 것을 특징으로 하는 장치.
  7. 제 5 항에 있어서, 각각의 상기 행 컨덕터와 각각의 상기 열 컨덕터는 특성 임피던스에 의해 종결되는 것을 특징으로 하는 장치.
  8. 제 4 항에 있어서, 상기 제 1 신호의 주기는 상기 제 1 컨덕터상의 상기 탭 오프 포인트중 제 1 탭 오프 포인트와 상기 제 1 컨덕터상의 상기 탭 오프 포인트중의 최종 탭 오프 포인트사이에서 상기 제 1 신호의 전달 딜레이에 대략 동일하거나 그 이상인 것을 특징으로 하는 장치.
  9. 제 4 항에 있어서, 상기 제 1 신호의 펄스 폭은 상기 제 1 디스플레이 컨덕터상의 상기 탭 오프 포인트중의 인접하는 탭 오프 포인트사이에서 상기 제 1 신호의 전달 시간에 대략 동일하거나 그 이하인 것을 특징으로 하는 장치.
  10. 제 9 항에 있어서, 상기 전달 시간은 상기 제 1 딜레이 컨덕터상의 인접하는 탭 오프 포인트중 각각의 쌍사이에서 대략 동일한 것을 특징으로 하는 장치.
  11. 제 4 항에 있어서, 상기 제 2 신호의 주기는 상기 제 2 컨덕터상의 상기 탭 오프 포인트중의 제 1 탭 오프 포인트와 상기 제 2 컨덕터상의 상기 탭 오프 포인트중의 최종 탭 오프 포인트사이에서 상기 제 2 신호의 전달 딜레이에 대략 동일하거나 그 이상인 것을 특징으로 하는 장치.
  12. 제 4 항에 있어서, 상기 제 2 신호의 펄스폭은 상기 제 2 디스플레이 컨덕터상의 상기 탭 오프 포인트중의 인접하는 탭 오프 포인트사이에서 상기 제 2 신호의 전달 시간에 대략 동일하거나 그 이하인 것을 특징으로 하는 장치.
  13. 제 12 항에 있어서, 상기 전달 시간은 상기 제 2 디스플레이 컨덕터상의 각각의 쌍의 인접하는 탭 오프 포인트사이에서 대략 동일한 것을 특징으로 하는 장치.
  14. 제 4 항에 있어서, 상기 제 1 및 제 2 디스플레이 컨덕터와 각각의 탭 오프 포인트사이에서 딜레이 요소를 더 포함하는 것을 특징으로 하는 장치.
  15. 제 14 항에 있어서, 상기 각각의 딜레이 요소는 S자형의 인쇄 회로판 트레이스를 포함하는 것을 특징으로 하는 장치.
  16. 제 1 항에 있어서, 상기 제 1 디스플레이 컨덕터는 그 특성 임피던스에 의해 종결되고, 상기 제 2 디스플레이 컨덕터는 그 특성 임피던스에 의해 종결되는 것을 특징으로 하는 장치.
  17. 제 1 항에 있어서, 상기 픽셀은, 선택 픽셀 위치가 어드레스되어 상기 제 1 및 제 2 신호사이의 전압차가 어드레싱된 픽셀을 활성화하기에 충분할 때, 상기 제 1 신호의 진폭과 상기 제 2 신호의 진폭을 변조함으로써 선택적으로 활성화되는 것을 특징으로 하는 장치.
  18. 제 17 항에 있어서, 각각의 픽셀을 통해 연결된 정류 회로와 커패시터를 더 포함하는 것을 특징으로 하는 장치.
  19. 제 1 항에 있어서, 픽셀은 행렬로 구성되어 있고, 상기 행렬의 대각 시퀀스로 어드레싱되어 있는 것을 특징으로 하는 장치.
  20. 제 1 항에 있어서, 디스플레이의 모든 픽셀은 상기 제 1 및 제 2 구동기에 의해 어드레싱가능한 것을 특징으로 하는 장치.
  21. 각각이 제 1 디스플레이 컨덕터와 별개의 제 2 디스플레이 컨덕터사이에 연결된 일련의 픽셀;
    상기 제 1 디스플레이 컨덕터의 제 1 신호를 구동하는 제 1 구동기; 및
    상기 제 2 디스플레이 컨덕터의 제 2 신호를 구동하는 데 2 구동기;를 포함하며,
    상기 픽셀은 상기 제 1 및 제 2 신호사이의 주파수 차에 비례하는 속도로 연속적으로 어드레싱되고, 상기 픽셀은 상기 제 1 및 제 2 신호사이의 진폭 차에 따라 선택적으로 활성화되는 것을 특징하는 픽셀 디스플레이.
  22. 어드레싱가능 요소 어레이를 구동하는 방법에 있어서,
    제 1 주파수로 상기 제 1 컨덕터상의 제 1 신호를 구동하는 단계;
    제 2 주파수로 제 2 컨덕터상의 제 2 신호를 구동하는 단계; 및
    턴 온되도록 선택된 픽셀이 어드레싱되어 상기 제 1 및 제 2 신호의 진폭차가 선택된 어드레싱가능 요소를 활성화하기에 충분할 때 상기 제 1 및 제 2 신호의 진폭을 변조함으로써 선택 어드레싱가능 요소를 활성화하는 단계;를 포함하며,
    상기 제 2 컨덕터는 상기 제 1 컨덕터와 별개이고, 상기 제 1 주파수는 상기 제 2 주파수와 상이하고, 어드레싱가능 요소는 상기 제 1 신호가 상기 제 2 신호와 대략 동일 위상인 어드레싱가능 요소 위치에 따라서 연속적으로 어드레싱되는 것을 특징으로 하는 방법.
  23. 제 22 항에 있어서, 상기 어드레싱가능 요소는 픽셀을 포함하는 것을 특징으로 하는 방법.
  24. 제 23 항에 있어서, 턴 온되지 않도록 선택된 픽셀이 어드레싱되어 상기 제 1 및 제 2 신호의 진폭 차는 선택된 픽셀을 활성화하기에 불충분할 때 상기 제 1 및 제 2 신호의 진폭을 변조하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  25. 제 23 항에 있어서, 상기 제 1 및 제 2 신호는 디지털 펄스 트레인을 포함하는 것을 특징으로 하는 방법.
  26. 제 25 항에 있어서, 상기 제 1 및 제 2 신호는 단지 하나의 픽셀의 위치에서대략 동일 위상이고 그 결과 정렬된 펄스의 진폭 차는 그 픽셀을 활성화할 때 상기 제 1 신호로부터의 일련의 펄스는 상기 제 2 신호로부터의 일련의 펄스와 정렬하는 것을 특징으로 하는 방법.
KR1019990025127A 1998-06-30 1999-06-29 어드레싱가능한디스플레이요소의선택적인에이블장치및방법 Withdrawn KR20000006544A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/108,070 US6157375A (en) 1998-06-30 1998-06-30 Method and apparatus for selective enabling of addressable display elements
US09/108,070 1998-06-30

Publications (1)

Publication Number Publication Date
KR20000006544A true KR20000006544A (ko) 2000-01-25

Family

ID=22320119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025127A Withdrawn KR20000006544A (ko) 1998-06-30 1999-06-29 어드레싱가능한디스플레이요소의선택적인에이블장치및방법

Country Status (4)

Country Link
US (2) US6157375A (ko)
EP (1) EP0969445A1 (ko)
JP (1) JP2000039863A (ko)
KR (1) KR20000006544A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157375A (en) * 1998-06-30 2000-12-05 Sun Microsystems, Inc. Method and apparatus for selective enabling of addressable display elements
US6456281B1 (en) 1999-04-02 2002-09-24 Sun Microsystems, Inc. Method and apparatus for selective enabling of Addressable display elements
US6947022B2 (en) * 2002-02-11 2005-09-20 National Semiconductor Corporation Display line drivers and method for signal propagation delay compensation
US7295199B2 (en) 2003-08-25 2007-11-13 Motorola Inc Matrix display having addressable display elements and methods
KR101123954B1 (ko) 2003-11-14 2012-03-26 램버스 인터내셔널 리미티드 디스플레이의 심플 매트릭스 어드레싱
US7728830B2 (en) * 2004-06-04 2010-06-01 Sri International Method and apparatus for controlling nano-scale particulate circuitry
KR20090006198A (ko) * 2006-04-19 2009-01-14 이그니스 이노베이션 인크. 능동형 디스플레이를 위한 안정적 구동 방식
EP2042003B1 (en) * 2006-07-07 2012-10-24 Koninklijke Philips Electronics N.V. Device and method for addressing power to a load selected from a plurality of loads
KR100894642B1 (ko) * 2007-01-15 2009-04-24 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
US7956831B2 (en) * 2007-05-30 2011-06-07 Honeywell Interntional Inc. Apparatus, systems, and methods for dimming an active matrix light-emitting diode (LED) display
US10366674B1 (en) * 2016-12-27 2019-07-30 Facebook Technologies, Llc Display calibration in electronic displays
FR3091113B1 (fr) * 2018-12-21 2021-03-05 Trixell Détecteur matriciel à conducteurs de ligne d’impédance maitrisée

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1334553A (fr) * 1962-06-30 1963-08-09 Electronique Et D Automatique Procédé et dispositifs de présentation graphique ou visuelle
DE2748149A1 (de) * 1977-10-27 1979-05-03 Dragoljub Vuksanovic Fernsehgeraet mit flachbildschirm
JPS57186111A (en) * 1981-05-13 1982-11-16 Nissan Motor Co Ltd Map display device for vehicle
US4775861A (en) * 1984-11-02 1988-10-04 Nec Corporation Driving circuit of a liquid crystal display panel which equivalently reduces picture defects
JPH05273522A (ja) * 1992-01-08 1993-10-22 Matsushita Electric Ind Co Ltd 表示デバイスおよびそれを用いた表示装置
US5519414A (en) * 1993-02-19 1996-05-21 Off World Laboratories, Inc. Video display and driver apparatus and method
JP3133216B2 (ja) 1993-07-30 2001-02-05 キヤノン株式会社 液晶表示装置及びその駆動方法
JP2853537B2 (ja) * 1993-11-26 1999-02-03 富士通株式会社 平面表示装置
AU4147696A (en) * 1994-11-09 1996-06-06 Off World Laboratories, Inc. Video display and driver apparatus and method
US5977961A (en) 1996-06-19 1999-11-02 Sun Microsystems, Inc. Method and apparatus for amplitude band enabled addressing arrayed elements
US6157375A (en) * 1998-06-30 2000-12-05 Sun Microsystems, Inc. Method and apparatus for selective enabling of addressable display elements

Also Published As

Publication number Publication date
EP0969445A1 (en) 2000-01-05
US6628273B1 (en) 2003-09-30
US6157375A (en) 2000-12-05
JP2000039863A (ja) 2000-02-08

Similar Documents

Publication Publication Date Title
EP0011408B1 (en) Liquid crystal display devices
US4807047A (en) Electro luminescence device and electrophotographic printing system using the same
US5977961A (en) Method and apparatus for amplitude band enabled addressing arrayed elements
US5237346A (en) Integrated thin film transistor electrographic writing head
EP1169695B1 (en) Method and apparatus for selective enabling of addressable display elements, specially for arrangements with image signal propagation along a display conductor with tap points
EP0488455B1 (en) Addressable matrix device
US4062626A (en) Liquid crystal display device
US6961042B2 (en) Liquid crystal display
KR20000006544A (ko) 어드레싱가능한디스플레이요소의선택적인에이블장치및방법
KR100256193B1 (ko) 디스플레이 장치
EP0676078B1 (en) A select driver circuit for an lcd display
WO1990007768A1 (en) Flicker-free liquid crystal display driver system
US6281868B1 (en) Display
JP2009514006A (ja) 表示素子のためのリセット回路
EP0759605A1 (en) Improvements in the connections of data drivers in an active matrix liquid crystal display device
HK1004350B (en) Apparatus for addressing data storage elements with an ionizable gas excited by an ac energy source
JPH08241057A (ja) 画像表示装置
GB2210721A (en) Display drivers
US5138309A (en) Electronic switch matrix for a video display system
KR970004240B1 (ko) 데이터 기억소자의 번지지정 장치 및 그 방법
US20040174335A1 (en) Driver control scheme for electronic-ink display
EP0477014B1 (en) Display unit having brightness control function
WO1996015519A1 (en) Video display and driver apparatus and method
US5796377A (en) Video display system having an electronic switch matrix for controlling an M×N array of piezoelectric members
WO2004093041A2 (en) Display device comprising a display panel and a driver-circuit

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990629

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid