KR101123954B1 - 디스플레이의 심플 매트릭스 어드레싱 - Google Patents

Abstract

본 발명은 X-Y 매트릭스에서 의사-용량성 소자를 충방전하는 어드레싱 메커니즘에 관한 것이다. 어드레싱 메커니즘은 더 높은 임피던스 직렬 저항과 병렬 배치된 낮은 임피던스 저항에 회로 경로를 개방 또는 폐쇄함에 의해 저항-커패시터(RC) 시정수를 크고 작은 값간에 토글시킨다. 그것이 발생할때, X-Y 매트릭스의 소자가 어드레스 및 제어될 수 있다. X-Y 매트릭스는 칼럼 및 로우를 따라 누화를 야기하는 전도체의 다수의 "로우" 및 "칼럼"으로 구성될 수 있다. 누화는 그 모든 길이를 따라 히스테리시스 관리 또는 로우의 임피던스의 일반적인 제어를 사용함에 의해 감소된다. 그 최종 제어는 각 매트릭스 소자에서 능동 디바이스의 필요성을 제거하여 스위칭 기능을 수행한다.

Description

디스플레이의 심플 매트릭스 어드레싱{SIMPLE MATRIX ADDRESSING IN A DISPLAY}

본 발명은 일반적으로 평판(flat panel) 디스플레이의 분야에 관한 것이고, 특히, 충분히 짧은 사이클 시간과 관련해서 또는 히스테리시스 관리 또는 기타 수단에 의해 선택적으로 증가해서, 동기화된 임피던스 및/또는 전압 분리를 통해 제어를 하는 활성화 임계값을 보이는 구성 소자로 구성된 위상 배열 시스템에 관한 것이다.

제어가능한 디바이스를 큰 분류로 나타내는 평판 디스플레이는 X-Y 매트릭스에 배열된 다수의 화소(픽셀)로 구성된다. 다른 픽셀 설계에 의해 픽셀은 개별 화소를 제어하기 위해 다른 방법을 사용하고, 그 개별 화소는 최근의 디스플레이 기술, 예를 들어, 액정 디스플레이에서 적색, 녹색 및 청색의 보조 픽셀로 분리된다. 능동 매트릭스 어드레싱은 각 보조 픽셀에서 능동 디바이스(트랜지스터, 특히 박막 트랜지스터)를 최근에 사용하게 되어 디스플레이의 픽셀을 전기적으로 제어한다. 가장 양호하게 공지된 대안의 수동 매트릭스 어드레싱에서는 픽셀 잠재성(latency)(지속성(persistency))을 그 조작을 하게 되는 평판 설계에서 이용함에 의해 디스플레이에 분포된 트랜지스터가 필요없게 된다. 저렴한 수동 매트릭스 디스플레이는 저품질로 되고, 높은 프레임 레이트를 갖는 고해상 및/또는 비디오 디스플레이 애플리케이션에 적합하지 않다고 생각된다. 양호한 성능을 보이는 능동 매트릭스 디스플레이는 제조하기에 휠씬 더 복잡하며 값비싸고, 디스플레이의 표면 영역 위에 분포된 다량(3백만개 이상)의 반도체로 인해 큰 디스플레이 크기로 불량한 수율을 갖게 된다.

그러므로, 큰 디스플레이 크기에서의 높은 수율, 적절한 디스플레이상에서 능동 디바이스(트랜지스터) 없음, 고해상력, 및 비디오 화상처리에 적합한 높은 프레임 레이트와 같은, 능동 매트릭스 및 수동 매트릭스 어드레싱의 양호한 특성들을 조합하는 디스플레이 어드레싱 메커니즘이 종래기술에 필요하다.

상기 설명된 문제는 디스플레이 스크린상에서 저항-용량성 시정수(이하에서 산술곱 "RC"로 불리우고, R은 저항이고 C는 전기 용량임)의 부분값을 제어함에 의해 일부 실시예에서 적어도 부분적으로 해결할 수 있다. RC가 부분적으로 큰 경우에, 충전 및 방전 시간이 비례적으로 커진다. RC가 부분적으로 적은 경우에, 충전 및 방전 시간이 감소한다. RC는 직렬(in-line) 저항 R값을 조절함에 의해 제어될 수 있다. 직렬 저항값을 조절하기 위한 하나의 직접적인 방법은 적은 저항 및 제어가능한 스위치와 병렬로 큰 저항을 설치하는 것이다. 스위치가 개방될 때, 전류는 큰 저항만을 통과하여, RC에 대해 큰 값을 생성한다. 스위치가 폐쇄될 때, 전류는 적은 저항 및 큰 저항 둘다를 통과하여, RC에 대해 적은 값을 생성한다. 그런후, 그 스위치는 RC값을 결정할 때 중요한 R값을 결정한다.

소정의 디스플레이 종류(또는 위상 배열 시스템과 같은 기타의 어드레스가능한 시스템)는 충전 사이클 동안 부분적으로 높은 RC값이 "오프" 상태에서 구별할 수 없는 충분히 높은 프레임 레이트(및 대응해서 짧은 신호 사이클)를 갖는 데, 왜냐하면, 그 충전이 너무 느려서 그 디바이스가 부분적으로 활성화하지 못하고, 예를 들어, 설정된 픽셀을 활성화시키지 못하기 때문이다. 같은 방법으로, 방전 사이클 동안 부분적으로 높은 RC값은 지속적인 "온" 상태에서 구별될 수 없을 만큼 방전시간을 충분히 연장하는 데, 왜냐하면 방전이 너무 느려서 그 디바이스로 하여금 설정된 프레임 기간동안 부분적으로 비활성화하지 못하기 때문이다. 비록 그렇다 하더라도, 로우(row) 또는 칼럼(column)을 따라 픽셀들간의 누화 누출(crosstalk leakage)을 제어하기 위한 메커니즘은 인가된 신호에서 충분히 제어된 지속성을 얻기 위해 필요로 된다. 2개의 구별되는 지속성-인핸스먼트 메커니즘이 필요한 추가의 디바이스 지속성을 제공하기 위해 상세한 설명에서 개시된다. 하나의 지속성-인핸스먼트 메커니즘은 멀티-레벨 전압 제어를 사용하는 히스테리시스 관리를 기초로 한다. 나머지 하나의 지속성-인핸스먼트 시스템은 모든 로우의 저항을 완전히 분리해서 제어함에 의해 픽셀들간의 유효한 RC 상수의 로우-레벨 확장을 기초로 한다.

충전 사이클동안 부분적으로 낮은 RC값은 부분적인 디바이스에서 신속한 턴-온 사이클을 생성하는 데, 다시 말하면, 방전 사이클동안, 그것은 부분적인 디바이스에 대해 신속한 턴-오프를 생성한다. 그 시스템은 X-Y 매트릭스 구조에서 임피던스를 분리하여 X 및 Y 라인의 교차점에서 디바이스를 제어한다. 지속성-인핸스먼트 메커니즘이 구현되는 경우에, 2개 방법중 하나가 실시될 수 있다. 제 1방법인 히스테리시스 관리는 로우에서 2개의 전압 레벨 및 칼럼에서 3개의 전압 레벨을 이용할 수 있어서 부분적인 신호 지속성을 확실하게 하는 것이다. 게이지 독립성으로 인해, 로우 및 칼럼은 물리적인 원리가 관련되는 한 상호교체가능하다. 활성화되는 그 디바이스가 관련된 시스템 사이클동안 키 전압 결합과 관련된 히스테릭 동작에 관련된 소정의 요구사항을 만족하는 한, 디바이스 지속성은 누화 누출에 대해 충분하게 보호할 수 있다. 제 2방법은 저항을 크게 전기적으로 제어된 시프트를 할 수 있는 소정의 도핑된 페로브스킷(perovskite)을 예로 하는 재료를 사용해서 그 전체 길이에 걸쳐 로우의 유효 저항을 시프트하는 것이다. 그래서, 부분적인 RC값이 픽셀간 레벨로 확장되어, 픽셀들간의 충전 누출에 일시적인 방해를 하게 되어 그 충전을 픽셀들로 "로킹"하여 관련된 시간 사이클동안 내부 지속성을 제공한다.
그 어드레싱 방식에 이용하는 디바이스들이 앞선 방법으로 용량성 시정수RC의 부분적인 조작에 응답하는 시간에 민감한 활성화-비활성화 임계값을 나타낸다. 픽셀 디바이스가 (예를 들어, 적색 서브사이클동안 일정한 간격으로 반복하듯이) 1차 컬러 서브프레임의 모든 불연속으로 어드레스가능한 일시적인 세분동안 어드레스되면, 높은 RC 상태는 부분적인 픽셀 디바이스로 하여금 그 기간동안 어느 방향(충전 또는 방전)으로 활성화 임계값을 크로스하기에는 불충분한 시간을 제공할 수 있게 한다. 그 요구사항은, 화소가 1차 컬러 서브프레임 시프트(예를 들어, 적색 서브사이클동안 하나만의 온-오프 이벤트)동안만 어드레스되면, 더 엄격하게 되고, 긴 RC 상수에서는 그 디바이스로 하여금 그 긴 시간 간격(1차 컬러 서브프레임의 불연속으로 어드레스가능한 일시적인 세분의 고정된 정수 시리즈로 구성됨)동안 어느 방향(충전 또는 방전)으로 활성화 임계값을 크로스하는 것을 방지할 수 있다.

본 발명의 일실시예에서, 어드레싱 메커니즘은 평행의 동일-평면 전도성 제어 라인의 제1 세트를 포함하고 있다. 어드레싱 메커니즘은 전도성 제어 라인의 제1 세트에 멀리 이격되는 평행의 동일-평면 전도성 제어 라인의 제2 세트를 더 포함하고 있다. 또한, 전도성 제어 라인의 제2 세트의 평면이 전도성 제어 라인의 평면에 평행하다. 또한, 전도성 제어 라인의 제2 세트의 제어 라인이 전도성 제어 라인의 제1 세트의 제어 라인에 수직으로 된다. 어드레싱 메커니즘은 직렬 임피던스를 전도성 제어 라인의 제1 세트의 제어 라인에 선택적으로 인가하는 형태로 된 로우(row) 선택 메커니즘을 더 포함하여 접지에 대해 결정된 방전 경로에 대해서는 임피던스의 토글링을 낮고 높은 값간에 가능하게 한다. 어드레싱 메커니즘은 구동 전압을 전도성 라인의 제2 세트의 각 전도성 라인에 선택적으로 인가하도록 구성된 칼럼 선택 메커니즘을 더 포함한다.

앞선 내용은 다음에서 설명되는 본 발명의 실시예의 상세한 설명을 양호하게 이해할 수 있기 위해 본 발명의 하나 또는 그 이상의 실시예의 특성 및 기술적 장점을 오히려 더 넓게 개요를 설명한 것이다. 본 발명의 실시예의 추가의 특성 및 장점이 청구항의 주제를 형성하며 이하에서 설명된다.

다음의 상세한 설명이 다음의 도면을 참고로 고려될 때, 본 발명의 양호한 이해가 얻어질 수 있다.

도 1은 본 발명의 실시예에 의해 구동되는 대표적인 X-Y 매트릭스 시스템의 예시도.

도 2는 X-Y 매트릭스에서 개별적인 디바이스의 활성화 동작을 본 발명의 실 시예에 따라 전하 및 시간의 함수로서 나타낸 예시도.

도 3은 본 발명의 실시예에 따라 아날로그 제어된 유전체 소극(depolarization) 및 공통 칼럼의 신속한 방전 메커니즘을 상호결합하는 전압-분리된 칼럼 구동기 실시예의 블럭 논리 분석(breakdown)의 예시도.

도 4는 본 발명의 실시예에 따라 아날로그 제어된 유전체 소극(depolarization) 및 개별적인 칼럼의 신속한 방전 메커니즘을 상호결합하는 본 발명의 임피던스-분리된 칼럼 구동기 실시예의 블럭 논리 분석(breakdown)의 예시도.

도 5는 본 발명의 실시예에 따라 논리 제어된 유전체 소극 및 공통 칼럼의 신속한 방전 메커니즘을 상호결합하는 본 발명의 전압-분리된 칼럼 구동기 실시예의 블럭 논리 방전(breakdown)의 예시도.

도 6은 본 발명의 실시예에 따라 논리 제어된 유전체 소극 및 개별적인 칼럼의 신속한 메커니즘을 상호결합하는 본 발명의 임피던스-분리된 칼럼 구동기 실시예의 블럭 논리 분석(breakdown)의 예시도.

도 7은 본 발명의 실시예에 따라 고-임피던스 상태에 대한 충전 프로파일의 예시도.

도 8은 본 발명의 실시예에 따라 저-임피던스 상태에 대한 충전 프로파일의 예시도.

도 9는 본 발명의 실시예에 따라 고-임피던스 상태에 대한 방전 프로파일의 예시도.

도 10은 본 발명의 실시예에 따라 저-임피던스 상태에 대한 방전 프로파일의 예시도.

도 11은 본 발명의 실시예에 따라 연속 모드 및 버스트 모드간의 차이를 예시한 도면.

도 12는 본 발명의 실시예에 따라 2개의 팩터에 의해 포위한 응답 요구사항을 쉽게 하는, 로우 선택에 인가된 구동 평행관계 및 칼럼 구동기 형태에서 추가의 평행관계를 가능하게 하는 예시도.

도 13은 본 발명의 실시예에 따라 도 3에 개시된 어드레싱 메커니즘에 대한 입력 및 출력의 테이블 도시도.

도 14는 본 발명의 실시예에 따라 도 4에 개시된 어드레싱 메커니즘에 대한 입력 및 출력의 테이블 도시도.

도 15는 본 발명의 실시예에 따라 도 5에 개시된 어드레싱 메커니즘에 대한 입력 및 출력의 테이블 도시도.

도 16은 본 발명의 실시예에 따라 도 6에 개시된 어드레싱 메커니즘에 대한 입력 및 출력의 테이블 도시도.

도 17은 본 발명의 실시예에 따라 하나 이상의 로우 또는 칼럼에서 전기적 불연속성의 경우에 시스템 리던던시를 제공하는 도 3,4,5 및 6의 블럭도의 고장-방지되는 이중-구동 시스템 변형예의 예시도.

도 18은 본 발명의 실시예에 따라 신호 지속성을 얻고 픽셀간 누화를 감쇄하기 위해 히스테리시스 관리를 구현하는 데 필요한 로우 및 칼럼에 대한 대표적인 임계 전압의 예시도.

도 19는 본 발명의 실시예에 따라 픽셀간 누화를 알맞게 감쇄시켜서 디바이스의 지속성을 인핸스먼트시키기 위해 X-Y 매트릭스 시스템의 각 로우을 따라 일반적인 저항 제어를 구현하는 방법의 예시도.

도 20은 본 발명의 실시예에 따라 평판 디스플레이의 투시도.

도 21a은 본 발명의 실시예에 따라 비활성화된 상태에서 픽셀의 측면도.

도 21b는 본 발명의 실시예에 따라 활성화된 상태에서 픽셀의 측면도.

도 22는 본 발명에 따라 구성될 수 있는 데이터 처리 시스템의 예시도.

본 발명의 2개의 다른 실시예는 상세한 설명에서 개시된다. 그 2개의 실시예에서, 임피던스 제어는 매트릭스-어드레스가능한 디스플레이의 로우에서 이루어지고, 그 선택된 로우는 낮은 직렬 임피던스를 갖고 선택안된 로우가 높은 직렬 임피던스를 갖는다. 그 디바이스의 상태 변화들이 선택된 로우에서 발생하는 반면에, 유효한 스테이지 변화가 나머지의 선택안된 로우에서 전혀 발생되지 않는다. 구동기 시스템은 모든 로우를 스캔하여(그것이 본래의 요구사항은 아니지만, 순차적으로), 어느 로우가 낮은 임피던스값을 보이는 하나만의 로우로 되는 것으로 다시-분리하고, 그 다음 로우를 그렇게 선택되도록 이동시키고, 이전에 선택된 로우를 높은 임피던스 상태로 되돌아가도록 세팅하고, 그후에 매트릭스의 각 로우에 대해 그 공정을 순환 반복한다. 용어 "로우" 및 "칼럼"이 X-Y 매트릭스를 구성하는 2개의 라인 세트를 구별하기 위해 임의로 할당된 라벨을 나타내고, 본 발명이 관계있는 것을 제외한 것으로 되는 그 구별에 의존하지 않는다고 이해된다. 2개의 개시된 지속성-인핸스먼트 방법중 어느 하나의 사용은 그와 같은 기본적인 동작을 조절할 수 있어서 실시되는 방법의 요구를 수용한다.

2개의 실시예에서 공통으로 되는 분리된 임피던스 로우-선택 시스템임에도 불구하고, 2개의 실시예에서 칼럼에 공급되는 비디오 데이터 논리 스트림의 취급이 다르다. 전압-분리된 칼럼 구동기 변형예를 표시하는 제1 실시예에서 칼럼을 따라 직접적으로 들어오는 병렬 데이터는 들어오는 논리 비트(1 또는 0)에 비례해서 직렬 칼럼 전압을 구동한다. 하나의 예에서, 비트값 1이 5 볼트의 전압이고, 비트값 0이 접지 전위라고 가정한다. 임피던스-분리된 칼럼 구동기 변형예를 표시하는 제2 실시예에서 칼럼을 따라 직접적으로 들어오는 병렬 데이터는 들어오는 논리 비트(1 또는 0)에 비례해서 직렬 칼럼 임피던스를 구동한다. 하나의 예에서, 비트값 1이 낮은 직렬 임피던스이고, 비트값 0이 높은 직렬 임피던스라고 가정한다. 그 제 2실시예에서, 공통 전압 전위가 문제의 사이클동안 모든 칼럼에 대해 공급되고, 충전 및 방전이 매트릭스의 설정된 X-Y 교차점에서 제어되는 디바이스의 동작/활성화 임계값과 관련하여 디바이스의 사이클 시간 도메인에 대해 결합된 로우 및 칼럼 임피던스값 및 수반하는 제한된 간격의 이용에 의해 완전히 조정된다.

요약하면, 제1 실시예에서 칼럼의 전압 및 로우의 임피던스가 조정되고; 제2 실시예에서 로우 및 칼럼의 임피던스가 조정된다.

제한된 평행 관계 레벨은 로우 및 칼럼 구동기에 더 부여될 수 있어서 시스템 기능성을 매우 신속한 어드레싱 레이트로 되게 한다. 픽셀 카운트(X 및 Y 제어 라인의 겹치기에 대응하는 픽셀)에 의해 2개의 매트릭스 디멘션(dimension)(X 또는 Y)중 적은 것을 선택하고 대응하는 전도성 트레이스 세트를 2개의 평행 트레이스 세트로 세분하는 것이 가능하다. 그것은 디스플레이의 2개 절반부들간의 전기적 절연 및 그렇게 실현된 (원래 불연속으로 제조하는 것이 원칙이지만, 짧은 디멘션 전도성 트레이스를 절반으로 글자그대로 컷팅함에 의해 양호하게 가시화된) 위상 배열 시스템을 제공하기 위해 행해질 수 있다.

전도성 트레이스의 1200개의 동일평면 평행 로우의 다른 세트에 관련해서 멀리 이격배치된 동일평면 평행 전도성 트레이스의 1600개 칼럼에 대응하는 디멘션 1600 픽셀 ×1200 픽셜의 초기 매트릭스를 가정하는 데, 그 매트릭스에서 로우 및 칼럼을 각기 위치시킨 2개의 평면이 평행이고, 그 로우가 칼럼과 직각으로 향함에 의해, 표준 직교 매트릭스를 구성한다. 적은 디멘션 1200은 2개의 600 세트로 절반으로 분리될 수 있다. 그것은 1600 칼럼 트레이스(1200 로우 트레이스가 아닌) 각각을 절반으로 컷팅함에 의해 이루어질 수 있다. 그것은 각기 600 로우로 구성된 2개의 로우 세트를 전기적으로 격리시키는 역할을 한다. 일단 전기적으로 격리되면, 2개의 로우 전도체 세트는 동시에 및 병렬로 어드레스될 수 있어서, 2개의 로우(각 보조영역에서는 하나)는 어떤 형태의 기생 누화(로우내 픽셀간 누화를 포함하지 않고, 본원에 개시된 2개의 지속성-인핸스먼트 메커니즘에 의해 어드레스된다) 없이 디스플레이에서 한번에 선택될 수 있다. 다른 이로운 효과중에서, 그러한 방식은 2개의 팩터에 의해 전체 시스템에 대해 타이밍 요구사항을 감소시킨다. 격리에 의한 다른 평행관계는 칼럼으로써 성취될 수 있고, 로우의 세분과 같이 한번의 절분(halving)으로 제한되지 않는다. 시스템 타이밍의 견지에서 결정 팩터는 로우 어드레싱 메커니즘을 한번 절분하여 2개의 병렬 시스템으로 만든다.

임피던스를 기초로한 실시예는 그 경우의 특성에서 암페어 루프의 부재로 인해 전자기 펄스 공격에 대한 무시가능한 전자기 시그니처(electromagnetic signature) 및 인식가능한 면제(immunity)를 나타낸다.

히스테리시스 관리 지속성-인핸스먼트 방법에 대해서는, 히스테리시스 관리 방법을 구현하는 필요조건은 임계 관계의 충족을 포함하고: 픽셀(또는 일반적으로, 매트릭스의 X-Y 교차점에서의 디바이스)을 활성화하는데 필요한 전압(V_pull-in)이 픽셀(V_rel)을 비활성 상태로 다시 해제(release)시키는데 필요한 전압보다 더 높다. 그 기본적인 비등가성을 유지하는(미국 특허 제5,319,491호에서 개시된 평판 디스플레이 디바이스에서와 같은) 시스템은 그 기술에 대한 알맞은 캔디데이트일수 있다. 제공된 예에서 필요한 동작이 상기 예에서 디바이스를 파괴하는 불안정점을 발생하는 평행판 커패시터 시스템의 전자기계적인 동작의 요구-그 지속성-인핸스먼트 방법에 의해 이용될 수 있는 효과-로 인한 것이다.

그 언급된 필요조건을 따르는 시스템에서, 충분히 적은 시간 사이클링에 의해, 8개의 명백한 비등가성을 만족하는 2+3 전압 레벨 시스템(칼럼에서 2개의 전압 레벨, 로우에서 3개의 전압 레벨)은 픽셀간 누화 누출 효과를 제어하는 동안 충분한 디바이스 지속성을 제공할 수 있다. 그 히스테리시스 관리 시스템의 상세한 설명은 본 개시의 상세한 설명에서 더 상세하게 개시된다.

일반적인 로우 저항 제어 지속성-인핸스먼트 방법에 대해서는, 충분히 짧은 시간 사이클에 대한 디바이스 지속성을 얻기 위해 일반적인 로우 저항 제어 방법을 구현하는 필요조건이 선택적으로 그 저항을 변경할 수 있는 알맞은 재료를 갖고 있어야한다. 예를 들어, 소정의 도핑된 페로브스킷은 그 재료에 횡단 전기장의 인가시 10⁶까지의 저항 스윙 팩터를 나타내는 것으로 공지되고- 그러한 재료는 개시된 방법에 대한 이상적인 후보자가 된다. 그 재료가 시스템에서 로우 전도체를 증가시키거나 대체시키고, 관련된 제어 메커니즘이 로우 선택 트리거 및 해제점에 동기화된다. 그 로우가 높은 임피던스 상태로 되는 경우에, 그것이 로우의 모든 물질에 걸쳐 이루어지고, 높은 R값이 같은 로우에서 픽셀들간에 나타나고, 그 로우가 임피던스 제어 메커니즘에 연결되는 것이 아니라, 일반적으로 알맞은 X-Y 매트릭스를 넘어서 위치된다. 그것에 의해 픽셀간 누화가 관심있는 사이클동안 (픽셀들간의 누출을 서서히 감소시킴으로써) 방지되어, 로우 재료가 그 정상적인 저-저항 상태로 되돌아가 선택적으로 스위치되어 올바른 시간에 방전을 허여할 때까지, 충분한 디바이스 지속성을 유지한다.

다음의 설명에서, 다수의 특정한 상세한 설명이 본 발명의 이해에 의해 제공되기 위해 설명된다. 그러나, 본 발명이 그 특정한 상세한 설명없이 실시될 수 있는 것은 본 기술에 숙련된 자에게는 명백하다. 다른 예에서, 양호하게 공지된 회로가 불필요한 상세한 설명에서 본 발명을 불명료하게 하지 않기 위해 블럭도 형태로 도시되었다. 타이밍 고려사항 등을 고려하는 상세한 설명은 그 상세한 설명이 본 발명의 완전한 이해를 얻기 위해 불필요하고 관련 기술에 숙련된 자의 기술내에 있 으므로 생략되었다.

바로 하기에서 개시되는 동작의 원리가 지속성-인핸스먼트 방법의 비-구현을 가정하여 설명되는 기본 동작을 명료하게 한다. 그러나, 애플리케이션에서 그 개시된 지속성-인핸스먼트 방법중 적어도 하나의 구현이 요구될 수 있고, 그 이벤트에서 필요한 정교함으로써 완전히 더 확장된 논의가 이루어질 것이다.

본 발명의 구현을 이루는 기술은 미국 특허 제5,319,491호에 개시된 평판 디스플레이이고, 그것은 참고 문헌으로 본원에서 참고로 된다. 그 상세한 설명에 걸쳐 대표적인 평판 디스플레이의 예의 사용이 본 발명의 적응력을 그 사용 분야로 제한되지 않을 것이다.

평판 디스플레이는 도 20에 예시했듯이 픽셀 또는 화소로 일반적으로 언급되는 광학 셔터의 매트릭스를 포함할 수 있다. 도 20은 픽셀(2002)의 평판 매트릭스를 더 포함할 수 있는 도광(light guidance) 기판(2001)으로 구성된 평판 디스플레이(2000)를 단순하게 도시한 것이다. 도광 기판(2001) 뒤에는 및 기판(2001)과 평행 관계로 투명(예를 들어, 유리, 플래스틱 등) 기판(2003)이 있다. 평판 디스플레이(2000)는 미국 특허 제5,319,491호에 개시했듯이 광원, 불투명한 좁은 통로, 불투명한 후면층, 반사기, 및 튜브형 램프 등으로 예시된 것과 다른 엘리먼트들을 포함할 수 있다.

도 21a 및 21b에 예시된 각 픽셀(2002)은 도광 기판(2101), 접지면(2102), 변형가능한 엘라스토머 층(2103), 및 투명 전극(2104)을 포함할 수 있다.
픽셀(2002)은 설명의 편리성을 위해 디스크(2105)(디스크 형태로 제한되지 않음)로 도시된 투명 소자를 더 포함하고, 그 디스크가 전극(2104)의 상부 표면상에 배치되어 고 굴절 지수 재료로 형성되고, 그 재료는 도광 기판(2101)과 같은 재료이다.

그 특정한 실시예에서, 도광 기판(2101) 및 디스크(2105)간의 거리가 매우 정확하게 제어되는 것이 필요하다. 특히, 정지 상태에서, 도광 기판(2101) 및 디스크(2105)간의 거리가 유도광의 파장의 대략 1.5배로 되나, 어떤 이벤트에서 그 거리가 1피장보다 크게 되는 것을 알았다. 그러므로, 접지면(2102), 변형가능한 엘라스토머 층(2103), 및 전극(2104)의 상대적인 두께는 조절된다. 활성화 상태에서, 디스크(2105)가 도광 기판(2101)의 상부 표면으로부터 1파장보다 적은 거리로, 상기 논의했듯이, 용량성 동작에 의해 당겨진다(pull).

동작에서, 픽셀(2002)은 없어진 결합 효과를 이용하여, 내부 전반사(TIR; Total Internal Reflection)가 변형가능한 엘라스토머 층(2103)의 형태를 변형시킴으로써 픽셀(2002)에서 방해되어, 용량성 인력(attraction) 효과하에서, 오목부(2106)가 생성된다(도 21b에 도시됨). 그 최종의 오목부(2106)는 디스크(2105)를 도광 기판의 없어진 필드(도광 기판(2101)으로부터 1파장 거리까지 외부 방향으로)내로 제한한다. 광의 전자기파 특성에 의해 그 광이 정전기적으로 작동된 동적 오목부(2106)에 부착된 결합 디스크(2105)에 걸쳐서, 변형가능한 엘라스토머 층(2103)인 개재하는 저-굴절 지수 클래딩를 "점프"하게 되어, 유도 상태 및 TIR을 헛되게 한다. 광선(2107)(도 21a에 도시됨)은 정지된 도광 상태를 나타낸다. 광선(2108)(도 21b에 도시됨)은 광이 도광 기판(2101) 외부로 결합되는 동작 상태를 나타낸다.

전극(2104) 및 접지면(2102)간의 거리가 예를 들어, 1마이크로미터로 매우 적고, 실온 경화 실리콘의 박층 등과 같은 변형가능한 층(2103)에 의해 점유된다. 전압이 적은 동안에, 커패시터의 평행판간의 전기장(결과적으로, 전극(2104) 및 접지면(2102)은 평행판 커패시터를 형성한다)은 경화 실리콘에 변형력을 가하기에 충분히 높아서 도 21b에 예시했듯이 엘라스토머 층(2103)을 변형시킨다. 경화 실리콘을 소부분(fraction)으로 압축함에 의해, 도광 기판(2101)내에 유도되는 광이 현재의 굴절 지수에 임계각보다 큰 입사각을 변형하고, 기판(2101) 외부의 광을 전극(2104) 및 디스크(2105)를 통해 결합한다.

커패시터의 평행판들간의 전기장은 전극(2104) 및 접지면(2102)간의 인력을 효과적으로 야기하는 커패시터의 충전 및 방전에 의해 제어될 수 있다. 커패시터를 충전함에 의해, 판들간의 정전기력의 강도가 증가하여 도 21b에 예시했듯이 기판(2101) 외부의 광을 전극(2104) 및 디스크(2105)를 통해 결합시키기 위해 엘라스토머 층(2103)을 변형시킨다. 커패시터를 방전시킴으로써, 엘라스토머 층(2103)이 원래의 기하학적인 형태로 돌아가서 도 21a에 예시했듯이 도광 기판(2101) 외부의 광 결합을 중단한다.

상기 배경 기술 부분에서도 설명했듯이, 알맞은 활성화 임계값을 보이는 소정의 디바이스가 임피던스 분리를 사용해서 구동되도록 한다. 문제의 동작 원리를 예시하기 위해 상기 개시를 통해 사용되는 적절한 예는 도 1에 도시되고, 그것은 평면에 놓인 등거리 평행 전도성 스트립(100)의 한 세트를 설명한다. 등거리 평행 전도성 스트립들(101)의 다른 세트는 제 1 평면에 거리를 두고 이격된 평행 관계로 있는 다른 평면에 놓여있으며, 스트립들(101)은 제 1 평면의 스트립들(100)에 수직이다. 전도성 스트립 세트(100)의 개별 번호 및 전도성 스트립 세트(101)의 대응하는 개별 번호간의 각 교차점이, 점선의 실린더 볼륨(102) 및 그 대응부에 의해 개념화하듯이, 도 2에 도시된 동작-전하 관계에 의해 달라지는 임계값 디바이스를 구성한다. 이러한 예시적인 예에서, 그 특정한 X-Y 매트릭스(도 1의 실린더 볼륨(102)에 의해 정의된 것과 같은)의 교차점은 가변 커패시터로서 작동하고, 직교 배치된 전도체들간의 상대 동작이 하나의 전도체에서 포지티브 전하 및 다른 반도체에서 네가티브 전하간의 쿨롱 인력에 의해 유도될 수 있도록 설정된다. 이러한 부분 동작(변형)에 의해 부분 거리(103)가 감소하여, 영역(102)을 예로 하는 교차점 근처의 커패시턴스를 증가시킨다. 그 복합 구조에 대한 임계값은 전도체의 상대 동작이 그 예에서 문제의 디바이스에 대해 광학적으로 상당한 임계값을 초과한다는 사실에서 발생한다. 이러한 물리적인 임계값은 미국 특허 제5,319,491호에 설명된 없어진 필드로 되고, 그 특허의 도 16 및 도 17(본 개시에서는 도면 21a 및 21b에 대응함)에서 설명되고, 그 도면들에서는 하나의 전도성 라인과 근접해서 접촉하는 고 굴절 지수 재료가 원래의 정지 위치로부터 같은 없어진 필드를 넘어서 없어진 필드로 나갈때 발생하는 그 디바이스의 활성화 및 비활성화 상태가 설명된다. 그러므로, 각 전도체의 교차에 의해 형성된 커패시터의 전하는 그 디바이스 고유의 물리적인 임계값(없어지는 필드)으로 인해 활성화 임계값을 나타낸다.

미국 특허 제5,319,491호의 방식인 광학적인 예가 다수의 유효한 캔디데이트 애플리케이션 및 구현의 집합으로서 예시 목적을 위해 제공되고, 알맞은 임계값 동 작(기계적, 전기적, 광학적, 또는 다른 상호작용)을 보이는 시스템으로 구성되는 디바이스가 X 및 Y 매트릭스 라인의 교차점에서 제어되는 전기적 효과를 생기게 하고, 그 효과를 수반할 수 있고, 그 효과와 관련될 수 있거나 그 효과에 의해 구동됨을 알 수 있다. 또한, 제공된 예가 폰더모티브력(pondermotive force)을 사용하여 디바이스를 활성화 상태로 되게 하지만, 본 발명은 그 활성화 모드를 사용하는 디바이스에 제한되지 않음을 알 수 있다. 결국에, 평면 X-Y 매트릭스를 포함하는 전도성 라인(100 및 101)이, 서로 직각 방향으로 되지만, 상기 제약을 반드시 따를 필요가 없다. 본 발명은 소정의 특정한 활성화 기준을 충족하는 큰 디바이스 패밀리의 어드레싱을 조절하는 반면에, 그렇게 어드레스되는 어느 특정한 디바이스의 실행에 대한 특정한 감소는 상기 디바이스를 어드레스하고 구동하기 위한 본 발명의 능력에 제한을 가하지 않는다.

다수의 전도성 라인(100 또는 101)의 전위가 단일값으로 가정하는 경우에, 그것을 등전위 표면으로 구성하고, 그것은 실린더 볼륨(102)과 같은 교차점에서 발생하는 전하 축적을 조금도 방해하지 않는다. 에너지는 충전 사이클동안 그 교차점에서 발생하는 전기장에 저장된다. 충전 사이클 자체가 양호하게 공지된 관계에 의해 특징지어진다.

q = CV(1-e^-t/RC) (Eq.1)

여기서 q는 축적된 전하이고, C가 전도성 라인(100) 및 그 직교 대응부(101)간에 생성하는 실린더 볼륨(102)의 커패시턴스이고, e가 자연 로그이고, V가 총 인가 전압이고, R이 총 직렬 저항이다. 전위 V가 시스템에 인가하는 동안, 전하는 점근(asymptotic) 제한(어떤 애플리케이션에서 C가 전도성 라인들간의 가변 간격으로 인해 가변할 수 있는 조건으로 단순한 곱 CV)에 도달할때서야 축적할 것이다. 그러므로, 등전위면이 그 표면을 따라 결정점에 분포되는 부분화되는 전하 축적과 불일치하지 않는다.

역으로, 영역(102)의 전하 프로파일(구동 전압의 제거시)은 상보성 등식에 의해 특징지어진다.

q = q_o(1-e^-t/RC) (Eq.2)

q_o가 구동 전압의 제거에 앞서서 존재하는 원래의 전하 또는 초기 전하이다.

본 발명의 중요성이 등식 1 및 2에서 저항 R의 조정에 있다. 결과적으로 임피던스 분리는 전하가 교차 영역에 들어가거나 나가는 레이트를 제어하는 "마개(spigot)"의 세팅을 변화시키고, 그것은 부분 의사-용량성 시스템으로서 동작한다. 마개가 넓게 열리면(낮은 R), 전하가 교차점에서 신속하게 축적할 수 있다(다른 극성, 또는 더 일반적으로 다른 전위가 전도성 라인(100) 및 그 직교 대응부(101)에 있다). 낮은 R가 접지에, 또는 더 일반적으로, 그 균등화를 허여하는 경로가 이용가능할 때의 최저 전위차에 축적된 전하를 신속하게 감소시킨다. 역으로, 높은 R이 전하 "마개"의 개구를 제한하여, 전하가 교차점(예를 들어, 102)에서 매우 느리게 축적한다. 방전의 레이트가 비슷하게 높은 R에 의해 제한된다.

도 2는 본 발명의 구현을 위해 적합한 범위의 디바이스 동작을 예시한다. 활성화 임계값(점선(200))은 설정된 전도체쌍(하나는 전도성 로우 세트(100)이고 나머지는 전도성 칼럼 세트(102))의 교차 영역(102)에서 축적된 전하에 의해 직접적으로 또는 간접적으로 제어된 상태를 나타내어서, 전하가 200 이하이면 안정기(plateau)(201)의 경우와 같이 그 디바이스가 동작되지않고, 전하가 200 이상으로 상승하면 안정기(202)의 경우와 같이 그 디바이스가 동작된다. 규정 시간(즉, 201 및 202)을 넘은 일정한 전하의 안정기의 존재는 임의이며: 임계값(200)의 횡단이 알맞은 구동기 후보자에 대한 중요한 요구 사항이며, 그 요구 사항은 그 임계값을 횡단하는 곡선 형태로 되지 않으며, 횡단 전후의 시간을 포함한다. 일 실시예에서, 칼럼(102)은 충분한 물리적인 분리에 의해 2개의 동일선상 동일평면의 절반부로 균등하게 분할될 수 있어서 그들간의 전기적인 절연을 보장하고, 그것이 도 12에 충분히 예시된다.

도 3은 본 발명의 전압-분리된 실시예의 일 실시예를 예시한다. 그 실시예에서, 도 1의 교차 영역(102)의 제어가 칼럼에서 활성화 데이터를 인코딩하는 동안 로우 선택 기능을 높거나 낮은 전압으로 행하기 위해 로우의 임피던스를 분리함에 의해 이루어진다. 도 1에서 가시화된 평행 전도체 세트가 도 3의 토폴로지 등가물, 즉, 블럭(312)에서 구동된 시스템을 포함하는 16개의 커패시터로 대치된다. 임의의 x번째(칼럼 X 데이터 블럭(320)) 칼럼에 대응하는 상기 16개의 커패시터중 4개가 313, 314, 315, 및 316으로 명명되고, 그 각각이 x번째(여기서는 4번째) 칼럼의 교차점을 각 로우로 나타낸다. 예시를 목적으로, X×Y 매트릭스가 4개의 물리적인 칼럼 소자(326, 327, 328 및 329)(칼럼 구동기(317, 318, 319, 및 320) 각각으로 구동된)로 구성된 4×4 매트릭스로 도시되고 4개의 로우 소자가 로우 임피던스 선택 서브시스템(301, 302, 303, 및 304)에 의해 제어된다.

따라서, 커패시터(313)는 x번째 칼럼(320)(물리적으로 관련된 전도성 스트립(329)으로 표시) 및 칼럼 제로(301)의 교차를 나타낸다. 이전과 마찬가지로, 매우적은 매트릭스 디멘션으로 시스템을 축소하는 것은 본 발명의 그래픽 프리젠테이션을 단순화하기 위한 것이다. 실제의 디바이스가 수천개의 로우 및 칼럼을 가지고, 그 모두는 도 1, 도 3, 도 4, 도 5, 도 6 및 도 12에서 소형의 시스템을 구동하는 같은 원리로 동작한다.

본 발명의 전압-분리된 실시예의 로우 선택 메커니즘은, 그 기능에 관한한, 임피던스-분리된 실시예의 로우 선택 시스템과 거의 동일하다. 도 3의 서브시스템(즉, 블럭(300))에 대해서는 여기서 말하고자 하는 것은 도 4의 같은 서브시스템(즉, 블럭(414))과 같은 유효성으로써 인가하게 된다는 것이다. 2개 도면의 로우 선택 메커니즘이 다음과 같이 동작하는 데, 즉, 로우 선택 시퀀서(도 3의 325, 도 4의 415)는 소망의 로우 선택 시퀀스에 대응하는 활성화 신호를 순차적으로 보내어, 구동되는 디바이스(도시 안된) 고유의 알맞은 시스템 클럭에 맞춰지는 설정된 일시적인 방식에 따라 그 신호를 보낸다. 예를 들어, 그런 시퀀스가 로우 0, 1, 2을 활성화시키는 요청일 수도 있고, 그러한 요청은 0.5 마이크로미터(임의로 선택된 일시적인 값) 떨어져 있다. 본원에서 로우 선택 시스템에 대한 연속적인 설명은 도 3 및 4에서 이루어지고, 각 구성요소는 그 원래의 도면에서 이루어진 바와 같은 순서로 설명된다. 시퀀서가 활성화하고 스위치(305 또는 420)를 폐쇄하고; 스위치의 폐쇄에 앞서서, 낮은 임피던스 저항(307 또는 421)은 높은 임피던스 저항(306 또는 422)과 직렬로(병렬로) 되지 않으며, 그 로우를 따라 높은 고 저항을 생성한다. 스위치를 폐쇄했을 때, 낮은 임피던스 저항(307 또는 421)은 높은 임피던스 저항(306 또는 422)과 병렬로 위치되어, 총 직렬 저항을 낮은 임피던스 저항의 그것 아래로 강하시킨다. 그 회로의 높은 임피던스가 저항으로써 이루어질 필요는 없으나, 알맞은 디바이스(예를 들어, 트랜지스터, 또는 가능하게는 넌-디바이스, 예를 들어, 개방 회로)의 원래 동작에서 얻어질 수 있다. 같은 특성에서, 스위칭 메커니즘(305 또는 420)은 일반화된 것이고 설정된 전극 디바이스에 맞춰지지 않고: 그 기능성이 표준이고, 그 기능성에 형태를 부여하는 특정한 실현을 필요로 하지 않는다.

로우 0이 (낮은 임피던스 상태에서) 선택되는 경우에, 나머지 로우(1, 2 내지 Y)은 높은 임피던스 상태로 된다. 하나만의 로우가 언제라도 (낮은 임피던스 상태에서) 선택될 수 있다. 다음 로우인 로우 1의 활성화는 로우 0을 비활성화시키고, 그 스위치(305 또는 420)를 개방하는 것을 의미하고 로우 1이 낮게 되는 동안 로우 0에 대한 임피던스가 높게 된다. 로우 시퀀서가 다음 로우로 진행함에 따라, 낮은 임피던스 로우 선택의 "웨이브"가 시스템의 모든 로우를 통해 전달한다.

하나만의 로우를 선택하기 위해 허여하는 시간에 관련하는 법칙에는 하나의 예외가 있고, 그 예외가 "블랭킹 사이클"로 표시되는 특정한 경우로 불리운다. 블랭킹 사이클인 로우의 신속한 방전(Row Rapid Discharge(335 또는 440)) 및 칼럼의 신속한 방전(Column Rapid Discharge(333 또는 441))의 목적은 접지(도 3에서 363으로 도시되고, 도 4에서 423으로 도시됨)에 대한 로우-칼럼 교차점에서 축적된 모든 전기적 전하를 신속하게 드레인함에 의해 모든 디바이스를 일반적으로 활성화시키지 못한다. 그것은 알맞은 스위칭 구성요소(309 또는 438)에 의해 관련된 낮은 임피던스 저항(308 또는 439)을 통해 제어되고, 그것과 유사한 것이 또한 나머지 로우(302, 303, 304 또는 417, 418, 419)에 대해 복제된다. 교차점의 로우 및 칼럼간의 전위차가 제로로 강하할 때 전하가 분산되고, 분산 레이트가 직렬 저항의 함수이다. 일반적인 디바이스의 비활성화는 모든 로우 및 칼럼이 신속한 방전을 접지(또는 영향받은 로우 및 칼럼간에 등가적으로 신속한 전위 균등)에 허여하기 위해 낮은 임피던스 상태에서 세트되는 것을 요구한다. 블랭킹 사이클은, 설정된 1차 컬러 사이클이 종료할 때, 디스플레이 애플리케이션에서와 같이 활성화의 시퀀스를 종료하기 위해 일반적으로 사용된다. 방전용 시스템을 접지에 또는 로우 및 칼럼 전위의 균등화에 다시 경로지정하는 동안 로우 및 칼럼 임피던스를 일반적으로 재구성함으로써 활성화된 디바이스의 지속성을 신속하게 극복하고 없애버리게 된다. 칼럼 서브시스템(317)에서, 신속한 방전(칼럼 및 로우 모두에서 접지에 대한 낮은 임피던스 경로)은 트랜지스터(324)(또는 등가의 구성요소)에 공급된 그 신호에 의해 중개될 수 있고, 방전으로 이전에 설명된 "블랭킹 상태"가 낮은 임피던스(323)를 통해 접지(364)로 발생한다. 병렬 데이터 로딩 시스템(411)과 관련하여 칼럼 구동기(402, 403, 404 및 405)를 포함하는 칼럼 구동 메커니즘 전부가 칼럼 구동 시스템(401)을 구성한다.

임피던스 결합 서브시스템들(도 3의 301, 302, 303, 304 및 도 4의 416, 417, 418, 419)에 의한 로우 0, 1, 2, 및 Y의 순차적 활성화는 평행한 동일평면의 전도체들(도 3의 313, 314, 315, 316 및 도 4의 425, 426, 427, 428)의 임피던스가 로우 선택 시퀀서에 의해 결정되는 바와 같이, 높은 상태 또는 낮은 상태가 되도록 한다.

도 3에 예시된 전압-분리 실시예가 스위칭 구성요소(321)와 같은 알맞은 디바이스에 의해 칼럼으로 스위치되는 넌-제로 전압으로 온-상태(2진수로 1)를 직접적으로 연결하는 서브시스템(317)에서 데이터를 인코딩한다. 데이터는 공통의 높은 임피던스 제어부(334)를 갖는 표준 병렬 부하 레지스터 시스템(332)으로부터 알맞은 칼럼으로 온다. 칼럼 데이터 레지스터 서브시스템(332)과 관련해서 칼럼 제어 서브시스템(317, 318, 319, 및 320) 및 모든 칼럼(333)에 대한 신속한 방전 제어의 결합된 한 조가 로우 구동기 서브시스템(311) 모두를 구성한다. 오프-상태(2진수로 0)는 각 칼럼으로 인가되는 제로 전압으로 된다. 칼럼 전압(오프 및 온 상태 각각에서 제로 또는 넌-제로로 되는)이 (트랜지스터(322))병렬로 동시에 인가되고, 로우 선택 시퀀서(325)와 동기화되어, 로우 0의 모든 칼럼은 인코딩되고, 시간 로우 0(301)동안 인가된 전압이 (낮은 임피던스 상태에서) 선택된다. 모든 칼럼의 같은 전압이 비-선택된 로우에서 있지만, 그 로우가 매우 높은 임피던스 상태에 있다는 사실에 의해 신속한 전하 축적을 단축하여, 그 특정한 칼럼-로우 교차점이 임계값을 결코 횡단하지 않는다(도 2의 200). 넌-제로 전압 및 낮은 임피던스 로우의 결합은, 사실상, 그 디바이스로 하여금 동작 임계값을 횡단하도록 하여, X-Y 교차 위치와 관련된 디바이스로 하여금 턴 온 되게 한다. 제로 전압 및 저-임피던스 로우의 결합은 활성화 임계값의 횡단을 야기하지 않는다. 간단히, 시스템의 시간 도메인동안 모든 디바이스의 동작을 통한 공식적인 제어가 이루어진다. 디바이스 동작의 특성은 도 7, 도 8, 도 9, 및 도 10에서 더 분석되고, 더 설명된다. 임피던스 분리 시스템이 높은 임피던스 상태로 될 때, 교차 영역을 선택적으로 충방전하는 사이클 시간이 충분히 짧아서 활성화 디바이스가 활성화되고 비활성화 디바이스가 활성화되지 않는다. 그것이 유지되지 않는 시스템에서, 그 의도적으로 인핸스먼트된 점(히스테리시스 관리 또는 일반적인 로우 저항 제어)중 하나는 사이클 시간에 대해 필요한 지속성을 확보하기 위해 구현될 필요가 있다. 임피던스 분리 서브시스템이 낮은 임피던스 상태에 있을 때, 교차 영역을 선택적으로 충방전하는 사이클 시간이 충분히 길어서 활성화 디바이스가 활성화 임계값 이하로 방전하고 비활성화 디바이스가 활성화 임계값을 초과해서 충전할 것이다. 그 교차 영역이 본 발명에 의해 제어되는 로우 및 칼럼간의 전기장 형성에 의해 트리거되는 변화없는 커패시터 또는 가변 커패시터 또는 다른 디바이스를 포함할 수 있다. 가변 커패시터의 경우는 본 발명의 하나의 주목할 만한 애플리케이션에 적용하고, 그 장치가 미국 특허 제5,319,491호에 개시된다.

도 3 및 도 4 모두가 로우 및 칼럼을 포함하는 전도체의 2개의 동일평면 세트(312 및 424의 직교 구성요소)간에 삽입되는 개재하는 유전체에서 분극된 유전체의 생성을 방지하기 위해 설계된 광학적 인핸스먼트 모듈(310 및 433)을 통합한다. 도 5 및 6에서, 극성화된 유전체의 생성을 방지하기 위해 설계된 광학 인핸스먼트 모듈(510 및 633)은 제어 논리(Control Logic(536 및 642))의 디지털 데이터에 의해 제어된다. 그러한 유전체를 통한 일방향 전기장의 연속적인 애플리케이션은 그것이 일렉트릿(그 효과가 유전체의 큐리 포인트를 교차해서 범위로 하는 온도와 가장 일반적으로 관련됨)될때까지 유전체를 최종으로 극성화하는 잠재성 위험을 드러낸다. 그 극성화에서 공지된 해로운 효과는 그 회로가 다이오드를 통해 불완전하게 션트되는 것처럼 동작한다는 것이다. 전도체의 동일 평면 세트간에(필요에 따라 또는 소망하는 경우) 위치된 유전체 재료의 극성화를 방지하기 위해, 일정하고 연속적인 베이시스(예를 들어, 모든 서브사이클, 사이클, 또는 결정된 다수의 사이클)에서 로우 및 칼럼간에 발생된 필드의 극성을 역전시킬 수 있다. 모듈(310 및 433)은, 310 또는 433의 일반화된 토포로지에서 처럼, 분압기(도 3의 336, 도 4의 442)로부터 2개의 비교기(도 3의 330 및 331, 도 4의 436 및 437)를 구동함에 의해 및 반대 극성의 알맞은 기준 전위에 걸쳐 분배된 스왑 제어 논리 신호를 발진함에 의해 순환적인 극성 스윙을 이룬다. 모듈(510 및 633)은 알맞은 기준 전위를 결정하는 논리 모듈(536 및 642)에서 여분의 제어 신호를 가산한다. 제어 신호를 선택하여, 2개의 구동 비교기(도 5의 530 및 531 및 도 6의 636 및 637)의 출력은 다른 4개의 형태들중 하나에서 세트될 수 있다. 개재하는 유전체의 극성화가 있음직 하지 않거나 해가 없는 데서, 그 모듈의 기능성이 분배될 수 있다.

도 3의 전압-분리된 실시예로부터 도 4의 임피던스-분리된 실시예를 구별하는 것은 칼럼에서 들어오는 데이터가 전압값으로 인코딩되지 않는 다는 것이다. 오히려, 칼럼 0, 1, 2 및 X을 포함하는 병렬 동일평면 전도체(429, 430, 431, 및 432)는 로우(425, 426, 427, 및 428)가 임피던스 분리를 통해 제어되는 방법과 비슷한 방법으로 제어된다. 유사성은 로우들이 클럭에 연결된 로우 선택 시퀀서에 의해 구동된다는 것이어서, 하나만의 로우는 설정된 시점에서 선택된다(낮은 임피던스 상태에서). 그러나, 칼럼은 선택되고, 클럭-구동된 시퀀서에 의해서가 아니라 데이터 인코딩에 의해서 블럭(411) 및 그것과 연관된 구성요소에서 초기화된다(예를 들어, x번째 로우에서 제어점의 쌍, 즉 결합된 논리 제로 및 신속한 방전점(441), 및 논리 1점(412)을 주목하라). 모든 칼럼 임피던스 선택 서브시스템(402, 403, 404 및 405)의 데이터가 동시에 병렬로 로드된다. 도시된 서브시스템(402)의 경우에, 인코딩된 데이터의 온 상태(2진수로 1)는 낮은 임피던스(406)가 높은 임피던스(407)와 병렬로 되도록 스위칭 구성요소(408)를 세트하여, 그 칼럼에서 저 직렬 임피던스 전체를 생성한다. 서브시스템(433), 즉 408의 스위치, 및 서브시스템(403, 404, 및 405)의 그 대응부는 서브시스템(433)에 의해 발생된 네가티브 기준 전위 또는 포지티브 기준 전위(434)간의 전도성 칼럼에 그 경로를 스위치하는 역할을 하여, 하나의 전위를 라인(434)을 경유해서 칼럼에 공급하고 다른 전위(보통은 반대 극성)를 라인(435)을 경유해서 로우에 공급한다. 그 전위차는, 블럭(433)에 대한 극성화 방지가 인에이블되는, 비교기(436 및 437)에 의해 조정된다.

그 칼럼이 네가티브 기준 전위 또는 포지티브 기준 전위(434)에 전기적으로 연결되든지 안되든지간에, 그 동작은, 칼럼(429)이 낮은 및 높은 임피던스(406 및 407)간에 연결됨으로써 칼럼 임피던스 선택 서브시스템(402)을 결합시킨다는 사실로 인해, 스위칭 구성요소(408)의 세팅에 의해 궁극적으로 결정된다. 스위칭 구성요소(408)의 상태는 낮은 임피던스(406)가 높은 임피던스(407)와 병렬로 되는지의 여부를 결정한다. 스위칭 구성요소(408) 및 그 대응부, 및 인코딩되는 들어오는 데이터에 의해 결정된 칼럼의 특정한 동작에 의해 조정된 모든 칼럼에 대해 공통 동작의 동기화된 조정이 있게 된다. 신속한 방전(칼럼 및 로우 모두의 접지에 대한 낮은 임피던스 경로)은 트랜지스터(413)(또는 등가물 구성요소) 및 상관물에 공급된 신호에 의해 조정되고, 이전에 설명된 "블랭킹 상태"를 제공한다.

도 3 및 5간의 차이는 각 블럭(310 및 510)간에 있고; 모든 다른 특정 내용에서 2개의 토폴로지는 동일하다. 특히, 서브시스템(511)은 311에 대응하며, 병렬 논리 시스템(532)이 332에 대응하며; 4개의 칼럼 제어기(517, 518, 519, 및 520)는 아날로그 구동기(317, 318, 319 및 320)에 대응하며; 칼럼 제어기(517)의 상세화된 구성요소가 317의 대응부에 대응하여, 스위치(521)가 321에 대응하며, 낮은 임피던스 저항(523)이 323에 대응하며, 스위칭 구성요소(524 및 522)는 324 및 322 각각에 정확하게 대응한다. 또한, 높은 임피던스 상태(534)에 대한 병렬 부하 제어가 334에 대응하는 반면에 칼럼의 신속한 방전 제어부(533)가 대응하는 제어부(333)와 정확하게 대응한다. 물리적인 칼럼 구조체(526, 527, 528 및 529)는 대응하는 구조체(326, 327, 328 및 329)에 대응하는 반면에, X-Y 교차점(513, 514, 515 및 516)으로 표시된 커패시터가 대응하는 소자(313, 314, 315 및 316)에 직접적으로 대응한다. 그러므로, 모든 X-Y 서브시스템(512)은 312와 구성적으로 동일하다. 로우 선택 시스템(500)은 300과 동일해서, 신속한 로우 방전 제어부(535)가 335에 대응하며, 로우 임피던스 시퀀서 논리 시스템(525)은 325에 대응하며, 로우 선택 서브시스템(501, 502, 503, 및 504) 각각은 각 대응부(301, 302, 303, 및 304)에 대응한다. 도 5의 설정된 로우 선택 서브시스템의 개별적인 구성요소는 도 3의 대응부와 매칭하여, 낮은 임피던스 전하 저항(507)이 307에 대응하며, 높은 임피던스 전하 저항(506)이 306에 대응하며, 낮은 임피던스 전하 저항(508)이 308에 대응하며, 선택 및 방전을 위한 각 트랜지스터(505 및 509)는 각 대응부(305 및 309)에 대응한다.

도 4 및 6간의 차이는 각 블럭(433 및 633)간에 있고; 모든 다른 특정 내용에서 2개의 토폴로지는 동일하다. 특히, 서브시스템(601)은 401에 대응하며, 병렬 논리 시스템(611)이 411에 대응하며; 4개의 칼럼 제어기(602, 603, 604, 및 605)는 아날로그 구동기(402, 403, 404 및 405)에 대응하며; 칼럼 제어기(602)의 상세화된 구성요소가 402의 대응부에 대응하여, 높은 임피던스 저항(607)이 407에 대응하며, 낮은 임피던스 충전 저항(606)이 406에 대응하며, 낮은 임피던스 충전 저항(609)이 409에 대응하며, 스위칭 구성요소(608 및 613)는 408 및 413 각각에 정확하게 대응한다. 611의 서브 구성요소는 411의 대응물과 정확하게 상관하여, 칼럼 0의 신속한 방전 제어부(441)가 441에 대응하는 반면에 논리 1 제어부(612)는 412에 대응한다. 물리적인 칼럼 구조체(629, 630, 631 및 632)는 대응하는 구조체(429, 430, 431 및 432)에 대응하는 반면에, X-Y 교차점(625, 626, 627 및 628)으로 표시된 커패시터가 대응하는 소자(425, 426, 427 및 428)에 직접적으로 대응한다. 그러므로, 모든 X-Y 서브시스템(624)은 424와 구성적으로 동일하다. 로우 선택 시스템(614)은 414와 동일해서, 신속한 로우 방전 제어부(640)가 440에 대응하며, 로우 임피던스 시퀀서 논리 시스템(615)은 415에 대응하며, 로우 선택 서브시스템(616, 617, 618, 및 619) 각각은 각 대응부(416, 417, 418, 및 419)에 대응한다. 결국에, 도 6의 설정된 로우 선택 서브시스템의 개별적인 구성요소는 도 4의 대응부와 매칭하여, 낮은 임피던스 전하 저항(621)이 421에 대응하며, 높은 임피던스 전하 저항(622)이 422에 대응하며, 낮은 임피던스 전하 저항(639)이 439에 대응하며, 선택 및 방전을 위한 각 트랜지스터(620 및 638)는 각 대응부(420 및 438)에 대응한다.

블럭(310 및 433)은 아날로그 수단을 사용하여 전위 제어를 하는 반면에, 블럭(510 및 633)이 비교기(도 5의 530 및 531; 도 6의 636 및 637)로 보내진 논리 신호를 기초로 해서 같은 목표를 디지털적으로 성취한다. 도 3, 4, 5 및 6에 개시된 시스템의 동작을 분류하는 진리표가 도 13, 14, 15 및 16 각각에 제공된다. 명확하게 하기 위해, 도 13, 14, 15 및 16의 진리표가 하기의 실제 숫자 주석을 사용해서 토폴로지의 추정점에 역으로 기준으로 하고, 도 3, 4, 5, 및 6의 기본 토폴로지에 대한 기준이 도 13, 14, 15, 및 16 각각에 이태릭체로 나타난다. 그 도면 각각은 2개의 부분으로 구성되고: 즉, 기준 소자의 전기 상태를 지정하는 소형 테이블(도 3, 4, 5, 및 6 각각에서 예시된 디바이스에 대해 적법한 치환 세트를 제공하는 1301, 1401, 1501, 및 1601), 및 기준 소자에서 만족되는 조건하에서 구동 공정에 의해 수반되는 동적 상태 변화를 명백하게 하는 연관된 대형 테이블(도 3, 4, 5, 및 6 각각에서 예시된 디바이스에서 생성하는 적합한 상태에서 상세화된 배경 정보를 제공하는 1302, 1402, 1502, 및 1602). CRD의 약어는 Column Rapid Discharge를 나타내는 반면에, RRD가 앞선 설명과 일치하는 각 블럭에 의해 작동된 공정을 말하는 Row Rapid Discharge를 나타낸다.

그 상관된 동작의 특성이 예에 의해 예시될 수 있다. 로우는 (낮은 임피던스 상태에서) 선택되는 경우에 전하가 칼럼-로우 교차점에서만 축적할 수 있고, 그렇치 않으면, 알맞은 사이클이 이미 종료된 후까지 긴 충전 시간에 의해 교차가 임계점을 횡단하는 것을 방해한다는 것이 중요하다. 그러므로, 활성화가 문제의 시간 프레임동안 선택안된 로우를 발생시키지 않는다. 그런 견지에서, 이벤트의 추종 시퀀스를 고려해본다. 데이터를 칼럼으로 인코딩할때, 모든 로우는 구성요소(420) 및 그 대응부의 결정 상태에 따라 높은 임피던스 상태에 있고, 그 시점에서 구성요소(408)가 라인(434)으로부터의 전압 전위를 칼럼에 위치하기 위해 토글된다. 각 연속적인 로우가 선택됨에 (낮은 임피던스 상태로 스위치됨)따라, 그 로우에 대응하는 칼럼 데이터가 (동시에)병렬로 로드되고 구성요소(408) 및 그 대응부에서 인코딩된다. 이미 처리된 로우는 충방전을 느리게 하는 높은 직렬 임피던스로 인해 교차점에서 그 인코딩된 상태(동작의 임계값 이상 또는 이하)로 된다(그 원래의 특성을 통해서 든지 또는 하기에 개시된 디바이스 지속성을 개선시키기 위해 광학 픽셀간 누화 방지 메커니즘중 하나에 의해 인핸스먼트되듯이).

양방향 제어 디바이스(413) 및 그 대응부가 낮은 임피던스(409)를 통해 접지로 신속한 방전을 허여한다. 균등화된(또는 접지된) 전위로 명백한 경로를 갖는 로우 및 칼럼 모두에서 낮은 임피던스의 결합은 칼럼-로우 어레이내에 모든 구성요소의 신속한 비활성화에 필요한 조건을 제공한다.

전압-분리된 실시예 및 임피던스-분리된 실시예간의 기본적인 차이는 현재 요약될 수 있다. 그 2개의 실시예는 그들이 공통으로 갖고 있는 분리된 임피던스 로우-선택 시스템에도 불구하고 칼럼(100)에 공급되는 데이터 논리 스트림의 취급에서 다르다. 전압-분리된 칼럼 구동기 실시예에서, 칼럼(100)을 따라 들어오는 병렬 데이터는 들어오는 논리 비트(1 또는 0)에 비례해서 직렬 칼럼 전압을 직접적으로 구동한다. 하나의 예에서, 비트값 1이 5볼트 전압에 대응할 수 있고, 비트값 0이 접지된 전위에 대응할 수 있다.

임피던스-분리된 칼럼 구동기 실시예에서, 칼럼(100)을 따라 들어오는 병렬 데이터는 들어오는 논리 비트(1 또는 0)에 역비례해서 직렬 칼럼 임피던스를 직접적으로 구동한다. 하나의 예에서, 비트값 1이 낮은 직렬 임피던스에 대응하는 반면에, 비트값 0이 높은 직렬 임피던스에 대응할 수 있다. 그 실시예에서, 공통 전압 전위가 문제의 사이클동안 모든 칼럼(100)에 인가되고, 충전 및 방전이 디바이스의 동작/활성화 임계값과 관련하여 디바이스의 사이클 시간 도메인에 대해 결합된 로우 및 칼럼 임피던스값 및 수반하는 제한된 간격을 이용해서 완전히 조작된다.

충방전 시나리오하에서 각 동작은 도 7, 도 8, 도 9, 및 도 10에 예시된다. 도 7은, 로우, 또는 로우 플러스 칼럼이 높은 임피던스 상태일때, 충전 프로파일을 개시한다. 교차점이 충전하지만, 전하(701)의 축적은 느리게 되어 관련한 시간 사이클동안, 그것이 활성화 임계값(702)을 결코 횡단하지 않는다. 그것은, 시간 사이클 또는 시간 도메인이 충분히 짧아서 임계값(702)이 횡단하지 않는 한, 오프-상태로 된다. 프로파일(701)이 (그 도면과 다음의 3개의 도면에서) 직선으로 도시되지만, 그것은 예시를 용이하게 하기 위한 것이다. 실제의 충방전 프로파일은 전기적 현상을 지배하는 등식(가장 간단한 경우에 등식 1 또는 등식 2과 같은)을 유지하면 서 공지된 곡률을 나타내는 데, 하기에서 더 상세하게 개시된다.

도 8은 활성화 임계값(803)을 신속하게 횡단하는 신속한 전하 프로파일(801)을 예시한다. 그 시점에서 시스템이 높은 임피던스 상태에 위치되고 부드러운 전하(802)가 임계점으로 역으로 느리게 이동하기 시작한다. 방전이 진행함에 따라 802가 임계값을 횡단하기 전에 사이클이 종료하기만 하면, 활성화의 "지속성"이 보증된다.

도 9는 활성화 임계값(902)에 느리게 접근하는 높은 임피던스 방전 프로파일(901)을 예시한다. 전하가 활성화 임계값 이하로 강하하면, 칼럼-로우 교차점과 관련된 디바이스가 비활성화될 것이다. 도 9는 부여된 높은 임피던스 상태의 부수물인 방전 곡선(802)에 대해 도 8에서 미리 보았던 것을 반복한다. 그 상태는 다음 로우에 x토글링과 같은 간단한 이벤트에 의해 부여될 수 있어서, 현재의 로우를 높은 임피던스 상태로 되게 한다. 능동 디바이스, 예를 들어, 픽셀 또는 다른 디바이스를 유지하기 위한 타이밍 요구사항은 로우-칼럼 교차점에서 어드레스 및 제어되고, 온(비활성 디바이스 오프)은 모든 로우를 순차적으로 선택하는 데 걸리는 시간의 팩터를 가질 수 있고, 로우 선택시에 할당된 시간이 충분히 길게 될 수 있어서 어느 애플리케이션에서 일부 레벨의 펄스 폭 변조를 가능하게 한다. 그 상충하는 기준을 만족시키기 위해 고속 처리 시간을 감소하는 메커니즘이 하기에서 개시된다.

도 10은 낮은 임피던스 상태동안 신속한 방전을 예시하고, 여기에서 전압이 활성화(1002)에 대해 임계값 이하의 값(1001)으로 강하한다. 이러한 종류의 방전은 이미 설명된 블랭킹 상태와 관련된다. 방전이라는 용어는 로우 및 칼럼간의 전위 균등화로 인해 설정된 로우 및 칼럼간의 교차점에서 전기장의 감쇄를 말한다. 그것은, 로우 및 칼럼이 접지로 짧아지고 낮은 임피던스 경로를 통해 방전될 때의 경우이나, 본 발명은 그것들을 플로팅 접지와 함께 포함하면서 정밀한 구성으로 일반화될 수 있다.

충전 사이클동안 사용가능한 2개의 다른 기술이 있다. "연속 모드 구동"으로 표시되는 제 1기술이 기본적인 1차 기간의 임시적인 세분동안 구동 전압을 반복 인가하는 것을 포함한다. 그것은, 높은 R 상태에서도 축적된 전하가 1차 기간동안 디바이스에서 활성화 임계값 이하로 강하하는 경우에, 적합하다. 판이 떨어지는 것을 방지하기 위해 판에 추가의 회전을 연속 분배하는, 막대기상의 판을 돌리는 저글러와 같이, 본 발명의 형태는 비활성화 임계값 이상인 활성화 상태의 설정된 교차점를 유지하기 위해 인가된 전압의 연속 "리프레싱"을 요구할 수 있다. 그것은 도 11의 충전 프로파일(1101)에서 예시되고: 전하가 그 디바이스로 하여금 활성화 임계값(1102) 이하에서 횡단하는 것을 방지하기 위해 반복해서 인가되어, 예시된 톱니 패턴을 생성한다. 이 예에서, 6개의 서브사이클은 활성화하기위해 모든 바람직한 기간을 형성하고, 프로파일의 6개 톱니에 대응하며, 그 자체의 간단한 방전 구성요소가 임계값(1102)을 향해 아래로 구부러지나 그 점 부근에서는 허여되지 않는다.

다른 한편으로, 1차 기간이 방전 시간에 비해 짧아지면, 그 연속의 리프레시 사이클이 불필요할 수 있다. "버스트 모드 구동"으로 표시되는 모드는 각 서브사이클(기본 사이클의 세분을 결정함)에 연속적이라기 보다 사이클당 한번 전압을 인가 한다. 도 11의 프로파일(1103)은, 6개의 서브사이클 기간이 단일 동작에 의해 이루어지는 것을 제외하고는, 프로파일(1101)과 같은 상황을 예시하고, 그 디바이스가 임계값(1104)을 횡단하지 않는 것은 말할 것도 없고 도달하지 않고서 그 시간 프레임동안 높은 임피던스 상태에서 방전한다.

본 발명은 명백한 기준에 의해 그 2개의 구동기 방법을 통합시킨다.

활성화 임계값의 정보를 기초로 해서 도 11에 예시된 2개의 다른 구동기 방법에 대해 적합한 범위를 정할 수 있는데, 왜냐하면 그것이 q_threshold로 표시될 수 있는, 디바이스의 축적된 전하에 선형으로 관련되기 때문이다. 관계 세트는 하기의 표 1에서 테이블화되고, 여기서, T_cycle은 기본 사이클에 대한 시간의 결정 길이이고, T_subcycle은 기본 사이클에 대한 설정된 세분에 대한 시간 길이이다. 표1의 용어 R 은 높은 임피던스 상태의 저항이다. 낮은 임피던스 상태에 대한 응답이 디바이스 활성화에 대해 충분히 신속하고, 표 1이 디바이스 지속성의 견지에서 명세표를 제의하는 것을 의미하는 것으로 가정한다.

표 1

삭제

버스트 모드의 장점은 감소된 대역폭으로 어드레싱 시스템을 동작시키는데 있으나, 모든 애플리케이션이 이러한 모드가 되는 것은 아니다.
성립할 수 없는 구성(untendable configuration)이 발생하면, 시간 도메인이 너무 길거나 짧아서 본 발명 하에서의 동작능력(operability)을 허용할 수 없다. 그러나, 소정의 성립할 수 없는 구성에서 부정적 결정(negative verdict)을 반전시킬 수 있는 도 1에 예시된 외형에 대한 하나의 부가적인 변형예가 도 12에 개시된다. 도 12의 변경이 소정의 환경에서 충전 시간 요구사항을 조절함에 의해, 구성을 성립할 수 있고 다른 방법으로는 성립시킬 수 없게 된다. 도 12에 구체화된 특정한 방법은, 설정된 칼럼-로우 교차점을 충전 또는 방전하기 위해 사이클동안 불충분한 시간일 때, 특정값을 갖는다. 평판 디스플레이 시스템에서, 이런 종류의 문제는, 수백개의 로우(아마도 수천)들이 예외적으로 높은 프레임 레이트로 어드레스되어야할 때, 발생한다.

도 1을 도 12와 비교할때, 하기에서 설명하듯이 차이가 있다. 도 1의 로우(100)는 한번에 하나씩 순차적으로 어드레스되고, 칼럼(101)은 어레이의 한 단부로부터 다른 단부로 스트레치한다. 그 도면은, 그 칼럼이 절반으로 분할되는, 도 12와는 아주 다르다. 칼럼 전도체쌍(1202 및 1203)은 그들간의 불연속성으로 인해 서로 전기적으로 격리된다. 동일한 것이 연속쌍(1204 및 1205, 1206 및 1207, 및 1208 및 1209)에 해당된다. 결과적으로, 6개의 로우(1210 내지 1215)는 2개의 분리된 로우 세트로서 처리될 수 있고, 그 2개의 분리된 세트중 하나는 세트(1200)(1210, 1211 및 1212)를 형성하는 3개의 로우이고, 나머지는 세트(1201)(1213, 1214 및 1215)를 형성하는 3개의 로우이다. 원주 전도체(1202 내지 1209)의 절반에 의해 발생된 전기적 격리로 인해, 상기 구성에 의해 2개의 로우가 한번에 선택되고: 즉, 하나는 세트(1200)로부터 그리고 나머지는 세트(1201)로부터 선택된다. 그런 동시의(평행) 로우 선택에 대해 유사한 시퀀스에서는 1210이 1213과 동작하고, 1211이 1214와 동작하고, 1212가 1215와 동작하고, 그 실시예는 그 패턴으로 제한되지 않는다.

후의 평행 관계가 로우의 절반중 하나만으로 제한되지만, 칼럼의 병렬 데이터 로딩에서는 제한이 없다. 그것이 디바이스 어레이를 공급하는 구동기 회로의 견지에서 장점을 제공한다면, 하나의 구동기가 칼럼(1202 및 1204)을 공급할 수 있고, 다른 것은 1203 및 1205 등을 공급할 수 있다. 그러나, 알맞은 디바이스에 대한 최종의 결정 팩터는 로우 선택 시퀀스이다. 따라서, 비대칭 X-Y 매트릭스(여기서, X가 Y와 같지 않음)에서, 도 12의 평행관계 방법을 본 발명에 인가할 때 2개의 디멘션중 적은 것을 반분하기 위해 선택해야하는 것이 명백하다. 1500개의 칼럼 및 2500개의 로우를 갖는 시스템의 경우에, 로우 및 칼럼이 처음에 역전되어야해서, 1500개의 로우가 2500개의 칼럼에 상관된다. 그 칼럼은 도 12의 설명에 따라 2개로 분할되어서, 750개의 로우의 2개 세트가 평행으로 되어, 한번에 2개의 로우가 선택될 수 있다. 전기적 격리로 인해, 전기적 장벽에는 누화가 없어서, 시스템으로 하여금 어레이에 인코딩된 데이터를 왜곡함이 없이 2중 로우 선택을 수행 가능하게 한다. 평판 디스플레이의 필드와 같은 애플리케이션에서, 그 시스템이 시간 도메인 가능성에 대해 지지할 수 있다면, 도 12의 변형은 사이클을 단축하기 위해 사용될 수 있다. 미국 특허 제 5,319, 491호에 개시된 바와 같이 펄스 폭 변조된 컬러에 대한 최종의 단축된 시간 사이클은 인간 지각에 대한 중요한 화상처리 장점을 발생할 수 있다.

심플 매트릭스 어드레싱이 주요 애플리케이션 예로서 평판 디스플레이들에 적용되었지만, 본 발명은 표 1에 개시된 바와 같이, 유지가능한 시간-영역-대-임계값 관계를 나타내는 임의의 디바이스로 일반화될 수 있고, 도 12에 도시된 가능한 변형예의 관점에서 추가로 설명될 수 있다.

최종적으로, 전도성 칼럼 및 로우(100 및 101, 또는 425 내지 432)의 두께 및/또는 폭은 그 형태의 길이를 따라 일정할 필요는 없다. 그 형태에 대한 축적된 라인 저항을 극복하기 위해, 어드레싱 메커니즘이 전도체에 부착하는 지점으로부터 전도체 두께 및/또는 폭을 거리의 함수로서 증가시키는 것이 바람직하다. 그러므로, 본 발명은 이러한 튜닝 레벨을 요구하는 시스템에서 라인 저항을 보상하기 위해 최종 변형을 통합한다.

도 17은 도 3, 4, 5 및 6의 기본적인 구동 시스템의 변형을 개시하여, 로우는 공통 신호원으로부터 전도성 트레이스의 좌우측 단부 모두에서 구동되는 반면에 칼럼이 동일한 형태로 구동된다. 도 17의 주요 구성요소 레벨 블럭은 다음의 동일성에 따라 도 3, 4, 5 및 6의 그 대응부와 정확하게 대응하고, 그 동일성을 설명하면, 블럭(1710)이 블럭(310, 433, 510, 및 633)에 대응하며; 그 칼럼을 제어하는 블럭(1711)이 등가의 블럭(311, 401, 511, 및 601)에 대응하며; 로우 임피던스 선택을 제어하는 블럭(1712)이 등가의 블럭(300, 414, 500, 및 614)에 대응하며; 반면에 실제의 X-Y 매트릭스 블럭(1709)은 아날로그 구성요소(312, 424, 512, 및 616)에 대응한다. 그런 변형을 도 3, 4, 5, 및 6도에서 원래의 토폴로지에 대해 수반하는 구별되는 개선점에서는 여분의 전도성 라인(1701, 1702, 1703, 및 1704)을 추가시켜 양 단부로부터 칼럼을 구동시키고, 여분의 전도성 라인(1705, 1706, 1707, 및 1708)을 추가시켜 양 단부로부터 로우를 구동시킨다. 그 전도성 트레이스가 둥근점 상호연결부에서 기본 토폴로지에 부착하고, 로우 또는 칼럼의 먼측으로 확장하여 다수의 연결부를 말단 터미널에서 제공한다.

이러한 변형으로부터 유도된 장점은, 전도성 트레이스의 연속 오류가 충격으로 제한된다는 것이고, 왜냐하면 양단부로부터 구동되는 로우(또는 칼럼)은 전도체의 브레이크(연속성 오류 지점)까지 원래의 오류 허용으로 된다. 구별되는 형태가 로우 및 칼럼으로 하여금 양 단부로부터 구동되게 포함하는 더 부가된 연결부(1701 내지 1708)이다. 그밖에, 도 17에서, X-Y 매트릭스의 실제 디멘션(칼럼의 수 및 로우의 수)이 본 개시에서 무한대로 되고, 4번째 칼럼 및 4번째 로우는 x번째 칼럼 및 x번째 로우를 표시한다.

픽셀간 누화에 의해 인가된 전하의 누출이 교차점(목표 애플리케이션의 선택된 시간 사이클에 관한)에서 발생되는 데서, 2개의 구별된 방법들중 하나에 의해 충분한 지속성을 교차점에서 제공하는 것이 가능하다. 히스테리시스 관리 및 가변 로우 저항인 그 2개의 방법이 하기에서 설명된다.

히스테리시스 관리는, 디바이스의 소정의 선결조건이 만족될 때만이 인가될 수 있다. 그렇게 만족될 때, 상기 방법은 지나친 전기적 누화(즉, 로우 및 칼럼의 설정된 형태의 구성을 균등화하기 위해 축적된 전하에 대해 잠재적으로 해로운 경 향)로 인해 액세스할 수 없는 애플리케이션 공간으로 본 발명의 동작 도메인을 확장한다.

다음의 정의는 히스테리시스 방법의 다음의 상세한 설명을 통해 사용된다. 예시를 위해, 그 픽셀은, 판간의 공극이 판들에 걸쳐 충분한 전압 차이의 애플리케이션을 할 때 파괴되는, 평행-판 가변 커패시터로서 처리된다. 그러나, 그 방법은, 적응성을 지배하는 불균일성이 만족되기만 하면, 그 제약을 인가하지 않는 디바이스에 적용가능하다.

V_pull-in = △V>V_pull-in에 의해 공극이 파괴되도록 픽셀 가변 커패시터에 걸쳐 인가된 총 전압 차이.

X_pull-in = X>X_pull-in에서 그 변위가 그 최대 변위로의 커패시터 판 파괴로 더 이상 제어불가능하게 되도록 픽셀 가변 커패시터의 일반화된 변위.

△V_rel= △V>V_rel에 의해 이미 파괴된 커패시터가 비-피괴된 위치로 복귀하도록 픽셀 가변 커패시터에 걸쳐 인가된 총 전압 차이. V_rel>V_pull-in이라는 것을 주목한다.

t_row= 로우를 어드레스시키는 시간 간격.

t_pulse= 온으로 픽셀을 작동하는 어드레스된 로우에 대해 V_address-ON 전압을 유지하는 시간 간격. 정의에 의해 t_pulse≤ t_row.

상기 명칭 규정을 사용해서, 기준 전압 관계는 명확하게 지정될 수 있다. 제 한이 윤곽을 드러내기 전에, 칼럼 및 로우에 대해 필요한 구동 전압을 확인하기 위한 5개의 추가된 심벌이 도입하여 정의될 필요가 있다. 시스템 칼럼에 대해 2개의 전압 레벨이고 로우에 대해 3개의 전압 레벨이다(그런 전기 시스템이 독립적으로 측정하기 때문에 그 세트의 교환을 다시 주목한다).

다음의 정의가 칼럼 전압 레벨과 관련해서 사용된다.

V_set= 로우는 어드레스-온 상태일때 픽셀을 동작(턴 온)시키기 위해 사용된 칼럼 전압. 로우가 어드레스-오프 상태일 때, V_set는 픽셀을 현재 상태로 유지한다.

V_reset= 로우가 어드레스-온 상태일때 온 픽셀을 오프로 턴시키기 위해 사용된 칼럼 전압. 로우가 어드레스-오프 상태일 때, V_reset는 픽셀을 현재 상태로 유지한다.

다음의 정의가 로우 전압 레벨과 관련해서 사용된다.

V_address-ON=픽셀을 턴 온하길 원할 때 현재 어드레스되는 로우의 전압. 그 상태는 모든 시간 슬라이스(t_row)의 일부에서 발생한다.

V_address-OFF=픽셀을 턴 오프하길 원할 때 현재 어드레스되는 로우의 전압. 그것은 리세트 모드와 유사하나, 전체 로우에 영향을 미침이 없이 개별 픽셀을 선택적으로 턴 오프할 수 있다. 이러한 상태는 매 타임 슬라이스 t_row의 몇몇 부분에 대해 발생한다.

V_nonaddress=현재 어드레스되지 않는 로우의 전압.

히스테리시스 관리를 구현하는 가능성을 결정하는 8개의 기본적인 관계(비동 질성)는 다음과 같다. 8개 모두를 만족하는 시스템이 충분한 디바이스 지속성을 얻기 위해 히스테리시스 관리의 애플리케이션으로부터 장점을 얻는다. 상대적인 전위차가 동작하기 위해 중요하며--그 디바이스가 설정된 극성의 선택으로 연결되지 않는다는 주목하라. 개시된 극성은 예시된다.

1. V_set-V_address-ON>V_pull-in(어드레스된 로우에서 픽셀을 턴 온 및 오프하고, 온 픽셀을 어드레스된 로우에서 리프레시함)

2. V_set-V_{nonaddress-ON}<V_pull-in(비-어드레스된 로우에서 오프 픽셀을 오프시키고 온 픽셀을 온 시킨다)

3. V_reset-V_address-ON>V_rel(리프레시를 바라지 않는 어드레스된 로우에서 온 픽셀을 온으로 되게 함)

4. V_reset-V_nonaddress>V_rel(비-어드레스된 로우에서 온 픽셀을 온으로 되게 하고 오프 픽셀을 오프로 되게함)

5. V_set-V_address-OFF>V_rel(픽셀을 선택적으로 턴 오프하는 것이 적합할 때 어드레스된 로우에서 온 픽셀을 온으로 되게함)

6. V_reset-V_address-OFF<V_rel(그렇게 트리거되면 시간 사이클의 중간에서도 온 픽셀을 오프로 턴함)

7. V_reset-V_address-OFF>V_nonaddress(그것은, 로우가 어드레스된 모드에 있는 동안 온 픽셀을 온으로 되게 하여 비-어드레스된 로우에서 온 픽셀의 전압이 포지티브로부터 네가티브로 또는 역으로 되지 않으므로, 그 픽셀을 턴 오프시킴)

8. V_reset-V_address-ON<V_pull-in(어드레스된 로우에서 오프 픽셀을 오프로 되게함)

동작에 중요한 점은, 어드레스된 로우가 V_address-ON 및 V_address-OFF간에 스위치되는 (또는 역으로) 반면에 모든 다른 로우가 V_nonaddress에 있다는 것이다. 로우가 더 이상 어드레스되지 않는 경우, 그것은 V_nonaddress 상태로 되돌아간다. 어드레스된 행의 픽셀만이 상태를 변화할 수 있다. 칼럼이 비-어드레스된 상태동안 공칭적으로 V_reset로 유지된다. 어드레스된 로우는 다음 로우로 이동하기전에 V_nonaddress →V_address-ON→V_address-OFF→V_nonaddress로 진행한다. 로우 스위칭의 그 순서가 선호되는 데, 왜냐하면 그것은 온 픽셀을 오프로 되게 하지 않고 리프레시되게 되기 때문이다. 로우 스위칭의 그 순서가 V_nonaddress →V_address-OFF→V_address-ON→V_nonaddress이라면, 로우 및 칼럼의 전압 레벨 변화와 관련된 사소한 타이밍차가 발생할 수 있다.

로우가 픽셀을 턴온시킨 즉, 어드레스된 온 상태에 있을 때, 그 대응하는 칼럼이 t_row보다 더 짧은 펄스 시간동안 V_set로 스위치된다. 픽셀이 현재의 오프 상태로 되기 위해서는, 그 로우는 어드레스-온되는 반면에, 그 대응하는 칼럼이 V_reset로 된다.

로우가 온 픽셀을 턴오프시킨 즉, 어드레스된 오프 상태로 진행할 때, 대응하는 칼럼이 t_row보다 더 짧은 펄스 시간동안 V_reset로 스위치된다. 픽셀이 현재의 온 상태로 되기 위해서는, 그 로우가 어드레스-오프되는 반면에, 그 대응하는 칼럼이 V_set로 된다. 픽셀이 어드레스된-오프 상태전에 오프되면, V_set 또는 V_reset가 그것을 오프 상태로 유지하나, 가장 강한 제어가 오프 픽셀을 V_reset로 유지함에 의해 이루어진다.

그 히스테리시스 관리 방법의 밀접한 관계에서는 어떤 로우는 V_address-ON,_,V_address-OFF, 및 V_nonaddress될때마다 3개의 다른 상태들간에 스위치되어야한다. 또한, 칼럼이 그 시퀀스에서 어드레스되는 동안, 설정된 칼럼이 V_set(리프레시를 위해 또는 오프 픽셀을 온으로 턴함) 또는 V_reset(오프 상태로 되게 하거나 온 픽셀을 턴 오프시키기 위해)로 세트될 수 있다. 그 개시된 방법은 로우 및 칼럼 전위의 조작 과정동안 얻는 로우 및 칼럼간에 발생하는 차동 전압을 이용한다.

도 18에서, 로우 전압은 V_address-ON,_,V_address-OFF, 및 V_nonaddress에 대응하는 3개의 다른 레벨들간에 이동한다. 좌에서 우로(수평축으로 표시되며 순방향 이동하는), 로우는 V_nonaddress(1801)에서 개시한다. 로우가 어드레스됨(선택됨)에 따라, 그 전압은 픽셀을 활성화시키는 데 필요한(충분하지 않지만) V_address-ON(1804)로 이동한다. 전위값은 최종적으로 픽셀을 비활성화하는 필요한(충분하지 않지만) V_address-OFF(1807)로 시프트한다. 픽셀이 동작하는 지의 여부는 칼럼 전압에 따른다. 도 18에 예시했듯이 3개의 시나리오가 있는 데, 즉, 픽셀의 활성화 및 온-상태 지속성(로우 전압이 1801로부터 1804를 거쳐 1807까지 이동함); 픽셀의 상태 지속성(온 또는 오프)(로우 전압이 1810부터 1813까지 이동함); 픽셀의 비활성화(로우 전압이 1816로 이동함에 따라). 그것들이 상기 로우 전압값의 연동을 칼럼 전압(매트릭스에 인코딩되는 로드된 데이터에 대응하는)으로 하기에서 더 상세하게 설명한다.

차동 전압이 도 18에서 1806에서만 발생하는 V_pull-in에 도달하지 않으면, 비활동성 픽셀이 활성화되지 않는다는 것을 알아야한다. 차동 전압이 1818에서만 발생하는 V_rel에 도달할때까지, 활성화된 픽셀이 활성화된 채로 남는다. 도 18은 가능한 입력의 각 세트에 대해 픽셀(또는 각 X-Y 교차에서 다른 일반적으로 기준을 따르는 디바이스)의 동작을 예시하여, 개시된 스위칭 시스템의 실용성을 보여준다. 가령, 도 18은 2개의 칼럼 전압값 및 3개의 로우 전압값의 각종 교환을 예시하여, 각 경우에 차동 전압을 트랙킹한다. 각 결합을 통해 순차로 단계를 거치는 것이 필요하다.

선택에 앞서서, 로우가 비-어드레스된 상태(1801)에 있는 반면에, 칼럼 전압이 데이터(1802)의 부재를 반영하여, 초기 차동 전압(1803)을 생성한다. 다음에, 로우가 1804를 선택하는 반면에 칼럼 데이터는 1805에서 넌-제로(그 도시된 칼럼에 로드되는 데이터에서 0을 대신해서 1을 미리 추정하는)로 된다. 그 상황하에서, 차동 전압은 1806으로 상승하여, 픽셀을 활성화시킨다. 그러나, 중요한 결과는 로우 가 비-어드레스된 상태(1807)에 있다는 것이다. 칼럼 전압이 넌-제로(1808)일지라도, 차동 전압은 1809이고, 그것은 픽셀의 기존 상태가 불변으로 되는 것을 의미하고, 그것이 온이면, 남겨지고(차동 전압이 해제 전압(1818)보다 더 높기 때문에) 그것이 오프이면, 남겨지지 않는다(차동 전압이 활성화 전압(1806)보다 더 낮기 때문에). 도 18에서 이벤트를 좌에서 우로 선형적으로 도시하게 되면, 활성화 임계값이 1806에서 만족한 후, 비-어드레스된 상태(1807)로 로우의 스위칭이 픽셀을 활성화되도록 하는 것인데, 왜냐하면 유효한 차동 전압(1809)이 해제 전압(1818)보다 더 높기 때문이다. 더욱이, 픽셀은, 2개의 기준이 동시에 만족될 때까지, 온 상태로 되고, 그 2개의 기준은, 칼럼 전압이 값(1817)에 있는 반면에 로우가 어드레스-오프 상태(1816)에 있다는 것이다. 그것만이 픽셀(1818)을 해제하고 비활성화시키기위해 요구된 레벨로 차동 전압을 강하시킨다.

구동기 인코딩의 요건이, 데이터 인코딩 이벤트당 다수의 횟수로 발생하는 그 이벤트에 대비하듯이, 설정된 데이터 사이클의 말단에 어드레스-오프 이벤트의 연기를 수반하게 한다는 것을 알 수 있다. 도 18에서, 로우 전압은, 설정된 시간 도메인에 대해 모든 픽셀값이 세트된 후까지, 어드레스-오프 상태에 도달함이 없이 비-어드레스 및 어드레스-온 상태간에 이동한다는 것을 의미한다. 특히, 로우 전압이 1801부터 1804, 1810(1807로의 변이를 건너띰), 1813 등으로 이동한다. 어드레스-오프 상태(1807 및 1816으로 도시됨)로의 시프트는 필요시 연기되고; 그때까지, 로우는 2개의 상태들(1801, 1804, 1810, 1813, 1819, 등)간에 발진할 수 있었다. 본 발명은 로우 어드레스-오프 이벤트가 트리거될 때 또는 얼마나 자주 트리거되는 지에 관해 특정한 방법에 연결되지 않거나 어드레스-오프 이벤트를 일시적으로 견고하게 하는 이유가 있는 경우에 용장성 트리거링을 주장하지 못한다.

픽셀이 1806에서 활성화되나, 어드레스-오프 이벤트(1807)가 억제(나중까지 연기됨)되는 상황을 고려한다. 칼럼 전압이 1811(로우 전압이 1804로부터 1810으로 직접적으로 이동하는 동안, 1807은 건너띰)로 일단 강하하면, 1812의 차동 전압이 너무 높아서 해제(비활성화)를 허여할 수 없기 때문에 픽셀은 온 상태로 된다. 예시 목적를 위해, 픽셀이 오프-상태에서 이전에 세트된다고 가정한다. 이러한 칼럼 오프-상태(814)를 로우 어드레스-온 이벤트(1813)과 결합하는 것은 너무 낮아서 픽셀을 활성화시키지 못하는 차동 전압(1815)을 생성하고, 이러한 경우에 바람직한 결과를 갖는다.

차동 전압이 1818에 도달할 때 발생하는 해제(비활성화) 이벤트후에, 시스템은 효과적으로 리셋되고, 로우는 그 다음 상태 변화를 비-어드레스 상태(1819)로 재개하고, 칼럼 오프-상태가 1820에서 페그(peg)되어, 정지 상태와 일치하는 차동 전압(1821)를 생성한다. 그러므로, 도 18의 다른 부분은 설정된 픽셀의 초기 상태의가정에 따라, 또는 (더 중요하게는) 수평적으로 사이클을 개시한다고 가정하는 데서(예를 들어, 1801과 대조적으로, 칼럼 값이 오프 상태로 초기에 인코딩되는 상황에서 동작을 예시하는 1810에서) 개시된 시스템의 주요 기능성을 완전히 예시한다. 도 18은 각 픽셀에서 바람직한 상태 변화 및/또는 상태 지속성을 트리거하는 조건의 견지에서 디바이스 동작의 일반적인 노모그래프로서 어느 정도 역할을 한다.

V_rel/V_pull-in (1806의 것에 의해 분할된 1818의 값)의 비율이 낮아짐에 따라, 제어 방식이 더 강하게 됨을 알아야한다. 픽셀을 턴 오프하는 것과 그것을 턴 온하는 것간의 더 큰 구별이 존재하므로, 로우 및 칼럼에 인가된 전압의 큰 변화가 에러없이 허용될 수 있다. 그런 전압의 변화는 전도성 트레이스를 따라 저항 손실을 야기하여, 시스템으로 하여금 그 변화를 지지하기 위해 조정하는 것은 그것을 디코딩 변환기로서 더 안정되게 한다.

처음에 그 요구사항을 만족하고 최적화하기 위해 설정된 X-Y 매트릭스의 튜닝은 교차점(픽셀)에서 동작되고/활성화되는 디바이스의 기계적이고/이거나 전자기계적인 동작에 조절을 필요로 할 수 있다. 요점의 하나는 미국 특허 제 5,319,491호에 개시된 디바이스이고, 그것은 종래의 평행판 가변 커패시터로서 실제로 동작하지 않는 데, 왜냐하면 그 "판"이 견고하지 못하기 때문이다. 그 시스템을 히스테리시스 관리에 적합하도록 변형하는 것은 괜찮으나 이동가능한 상부 "판"에 견고성을 증가시키기 위한 방법을 수반할 수 있거나 (픽셀의 활성화 동작을 변경하기 위한 각 X-Y 교차점의 중심(사실상, 전도성 트레이스의 호올)에서 칼럼 또는 로우 전도체의 일부를 제거하는 등과 같은) 활성화 및 비활성화동안 기계적이고 기하학적인 프로파일을 변경할 수 있다. 본 발명은, 앞선 내용에서 설명된 8개의 비등질성을 만족시키기 위한 동작 조절이 이루어질 때마다, 알맞은 지속성 인핸스먼트를 제공할 것이다.

X-Y 교차점의 디바이스 지속성을 타켓 애플리케이션의 기본 시간 사이클의 기능으로서 확보하는 대안적인 방법은 모든 로우의 저항을 일반적으로 변화시키고, 그것은 각 칼럼간의 각 로우에서 가변 저항을 끼우는 것과 전기적으로 등가이다. 대량의 칼럼간 저항을 각 로우(각각은 분리된 제어 메커니즘을 필요로 함)에서 제조하기보다 그 기본 저항을 다수의 크기 순서(예를 들어, 횡방향으로 알맞은 전기 신호의 애플리케이션에 의해 일반적으로 저항 상태들간에 스위치될 수 있는)로 변화시킬 수 있는 재료로 로우를 제조하는 것이 더 간단하다. 그러한 방법이 도 19에 개시된다. 히스테리시스 관리가 그 메커니즘을 구현함에 의해 제거될수 있고; 그것이 그 경우라는 가정은 다음의 설명에서 사실로 가정될 것이다. 따라서, 그 설명만이, 도 18에 예시된 히스테리시스 관리 방법을 구현하는 데 필요한 3개의 구별값에 대비해서, 로우에서 2개의 전압값을 인식한다.

상기 방법의 적용은 수개(3-6)의 크기 순서로 그 저항을 변화시킬 수 있는 로우 재료의 사용을 가정한다. 다른 후보자 중에서 도핑된 페로브스킷은 필수적인 특성(저항 스윙을 6개까지의 크기 순서로 보이는 100 나노초 이하의 인증된 스위칭 시간을 갖는)을 소유한다. 본 발명은 현재의 도핑된 페로브스킷 재료의 사용으로 제한되지 않으나, 필요한 특성을 보이는 모든 재료를 포함한다.

최소로 필요한 저항 스윙은 최종 매트릭스 크기(로우 및 칼럼의 수)에 의존하고, 비율 팩터가 일반적으로 10³ 및 10⁷간의 범위이다. 필요한 저항 변화는 곱 N_colN_row과 선형적으로 스케일되도록 도시되었고, 여기서, 본 발명에 의해 구동되는 설정된 시스템에서 N_col은 칼럼의 수이고 N_row는 로우의 수이다.

이러한 제어 설계는 픽셀이 서로(픽셀간 누화/누출)에 대해 충방전하는 레이트를 제한한다. 일정한 전압이 로우 및 칼럼(V_row 및 V_col)각각에 인가되어, ｜V_col - V_row｜> V_pull-in이다. 여기서, 히스테리시스 관리의 종래의 설명에서 설정된 명칭 설명은 여전히 적용한다. 로우가 어드레스될 때, 그것의 트레이스 저항이 낮은 값으로 일반적으로 변화되어 모든 필요한 픽셀이 충분히 충전될 수 있다. 설정된 로우의 모든 표면 영역에 걸쳐 바람직한 저항 변화를 선택적으로 부여하는 메커니즘(1913)은 로우 어드레스 상태의 트레일링 에지와 동기화된다. 또한, 메커니즘(1913)은 본 발명에서 일반화되는데, 왜냐하면 그 방법이 모든 로우의 저항값을 스윙하는 것에 특정하거나 좁게 한정된 방법에 연결되지 않기 때문이다. 비-어드레스된 로우 모두가 그 길이를 따라 저 저항을 갖도록 세트된다. 로우를 어드레스하는 시간(t_row)동안 발생하는 이벤트의 시퀀스가 다음과 같다:

1) 활성 칼럼은 저항(R_C,low )(～100kΩ)로 설정된다.

2) 비활성 칼럼은 저항(R_C,high)(～100MΩ)으로 설정된다.

3) 어드레스된 로우 트레이스를 포함하는 가변 저항 재료는 저 저항 상태( R_R,row)에 놓인다.

4) 칼럼의 R_C,low 와 함께 어드레스된 로우의 모든 픽셀은 매우 빠르게 충전한다. 칼럼의 R_C,high 와 함께 어드레스된 로우의 모든 픽셀은 충전 속도가 너무 느려서 관련한 사이클 시간동안 픽셀을 활성화시키지 못한다.

5) 어드레스된 로우를 포함하는 가변 저항 재료가 높은 임피던스 상태( R_R,high)에 놓인다.

6) 연속 시퀀스(1) 내지 (5)는, 모든 로우가 어드레스될 때까지, 다음의 어드레스된 로우에 대해 다시 반복된다.

상기 방법은 픽셀간 누화의 시간-사이클에 적합한 억제를 제공하여, RC 시정수를 픽셀간 도메인에 확장함에 의해 충분한 디바이스를 얻는다.

핵심 발명의 이러한 변화의 대표적인 실시예의 구현은 도 19에 예시된다. 4×4 스퀘어 매트릭스가 임의 크기의 X x Y 매트릭스의 대용으로서 사용된다. 전도성 칼럼(1901, 1902, 1903, 및 1904)은 제한없이, 도 1의 같은 칼럼 구조체(100), 도3의 각 칼럼(326, 327, 328, 및 329) 및 본 문서에 개시된 그밖의 모든 유사한 칼럼 구조체에 대응한다. 도 19의 칼럼들은 본 명세서의 다른 부분의 대응물들로서 변화되지 않는다. 도 19의 로우(즉, 1905, 1906, 1907 및 1908)는 본 개시(예를 들어, 로우 구동(301, 302, 및 304))에서 다른 경우에 그 대응부로부터 변형된다. 그 변형의 특성은 로우(1908)의 경우에만 도시되고, 거기에서 그것은 횡단 전기장(1905, 1906, 1907, 및 1908을 놓이게한 평면에 수직인 필드, 그것은 1908의 표면을 교차한다)의 선택적인 애플리케이션 및 제거(또는 반전)에 의해 바람직한 저항-시프팅 효과를 생성하는 경우에 미리 추정된다. 그 메커니즘은 예시 목적으로 선택되는 데, 왜냐하면 대안적인 메커니즘이 1908에 인가되는, 어떤 로우에서 동일한 저항-시프팅 동작을 생성하면, 본 발명은 균등하게 동작할 것이기 때문이다.
1908의 바람직한 저항 시프트를 생성하는, 본 예에서 사용된 메커니즘은 로우 전도체(1908)의 대향 표면상에 배치된 병렬 전극(1909 및 1910) 세트이다. 그것들은 전도성 트레이스(1911 및 1912)를 경유해 선택적으로 제어가능한 전압원(1913)에 부착된다. 1913이 스위치 온될 때, 알맞은 전위차가 1909 및 1910간에 인가되어, 전도체(1908)로 하여금 그 저항값을 시프트하게 하는데 필요한 횡단 전기장을 세트업한다. 본 기술에 숙련되고, 인가된 필드에 알맞게 응답하는 특정 재료중에서 제조되는 로우 전도체(1908)로부터 바람직한 동작을 확정하기 위한 요구사항을 이해하는 당업자는 본원에서 이용되는 저항 시프트 현상을 제어하는 것에 맞는 수단을 구성 및 제조할 수 있다.

결국에, 매트릭스에서 모든 다른 로우와 관련되는 디바이스(1913) 및 그 대응부의 트리거링 및 선택 제어는 핵심 디바이스에 의해 전달되는 로우 선택 신호와 동기화된다. 로우가 선택될 때(즉, 도 3, 4, 5, 및 6를 참고로 본 개시를 통해 설명했듯이, 낮은 임피던스 상태에 위치된), 관련된 디바이스(예를 들어, 1913)가 선택된 로우를 낮은 임피던스 상태에 일반적으로 위치시켜야한다. 로우가 선택되지 않을 때, 1913을 견본으로 하는 디바이스는 타겟된 로우로 하여금 높은 임피던스 상태로 일반적으로 시프트하기 위해 트리거되야 한다. 그것은 로우내에서 모든 누출 또는 누화를 감소시킬 것이어서, 그렇치 않으면 부적합한 애플리케이션에서 본 발명을 이용하는 충분한 지속성을 생성한다. 그러므로, 히스테리시스 관리와 같은 상기 방법은 본 발명의 애플리케이션 범위를 확장한다. 본 발명에서 이미 개시된 평행 기능성의 부분 또는 전부의 알맞은 대체로서 관련된 로우에 대해 1913에 의해 생성된 바람직한 효과를 처리하는 것도 가능하다.

본 발명을 실시하기 위한 대표적인 하드웨어 환경은 도 22에 도시되고, 그것은 종래의 마이크로프로세서와 같은 중앙 처리 유닛(CPU; 2210), 및 시스템 버스(2212)를 경유해 상호연결된 다수의 다른 유닛을 갖는 본 발명에 따라 데이터 처리 시스템(2213)의 예시적인 하드웨어 구성을 예시한다. 데이터 처리 시스템(2213)은 랜덤 액세스 메모리(RAM; 2214)와, 판독 전용 메모리(ROM; 2216)와, 디스크 유닛(2220) 및 테이프 구동(2240)과 주변 디바이스를 버스(2212)에 연결하는 입력/출력(I/O) 어댑터(2218)와, 키보드(2224), 마우스(2226), 및/또는 터치 스크린 디바이스(도시 안됨)와 같은 다른 사용자 인터페이스 디바이스를 버스(2212)에 연결하는 사용자 인터페이스 어댑터(2222)와, 데이터 처리 시스템(2213)을 데이터 처리 네트워크에 연결하는 통신 어댑터(2234), 및 버스(2212)를 디스플레이 디바이스(2238)에 연결하는 표시 어댑터(2236)를 포함하고 있다. 디스플레이 디바이스(2238)는 본원에서 설명된 실시예를 구현할 수 있다. 본원에서 설명된 디스플레이는 도 21a 및 21b에 도시했듯이 픽셀을 포함할 수 있다. CPU(2210)는 본원에 도시안된 다른 회로를 포함할 수 있고, 그것은 예를 들어, 실행 유닛, 버스 인터페이스 유닛, 산술 논리 유닛 등의 마이크로프로세서내에서 공통적으로 발견된 회로를 포함한다. CPU(2210)는 단일의 집적 회로상에도 설치할 수 있다.

Claims (39)

1. 어드레싱 장치로서,

   평행한 동일평면의 전도성 제어 라인들의 제 1 세트 ? 상기 전도성 제어 라인들의 제 1 세트의 각각의 전도성 제어 라인은 로우(low) 직렬(in-line) 임피던스 상태 또는 하이(high) 직렬 임피던스 상태를 나타내도록 구성된 조정가능한 직렬 임피던스를 가짐 ?;

   평행한 동일평면의 전도성 제어 라인들의 제 2 세트 ? 상기 전도성 제어 라인들의 제 2 세트는 상기 전도성 제어 라인들의 제 1 세트에 대해 이격되고, 상기 전도성 제어 라인들의 제 2 세트의 평면은 상기 전도성 제어 라인들의 제 1 세트의 평면에 평행하며, 상기 전도성 제어 라인들의 제 2 세트의 전도성 제어 라인들은 상기 전도성 제어 라인들의 제 1 세트의 전도성 제어 라인들에 교차하고, 이에 따라 비활성화된(inactivated) 상태의 다수의 교차점들을 형성하며, 상기 다수의 교차점들 각각은 임계(threshold) 디바이스를 구성함 ?;

   시간 사이클의 지속시간(duration) 동안 상기 하이 직렬 임피던스 상태로부터 상기 로우 직렬 임피던스 상태로 상기 전도성 제어 라인들의 제 1 세트의 선택된 제어 라인의 직렬 임피던스를 선택적으로 조정하도록 구성된 제 1 선택 메커니즘 ? 상기 전도성 제어 라인들의 제 1 세트의 선택되지 않은 나머지 전도성 제어 라인들의 직렬 임피던스는 상기 하이 직렬 임피던스 상태를 가짐 ?; 및

   상기 전도성 제어 라인들의 제 2 세트의 각각의 전도성 제어 라인에 하이 또는 로우 구동 전압을 선택적으로 인가하고 활성화 데이터를 인코딩하도록 구성된 제 2 선택 메커니즘 ? 상기 제 2 선택 메커니즘은 상기 제 1 선택 메커니즘에 평행하게 그리고 상기 제 1 선택 메커니즘과 동기화되게 상기 구동 전압을 동시에 인가하도록 구성되어, 상기 제 1 세트의 상기 선택되지 않은 전도성 제어 라인들에서, 상기 하이 임피던스 상태가 급격한 전하 축적을 감소시키며 상기 교차점들에서의 임계 디바이스들이 활성화 임계값(activation threshold)을 초과(traverse)하지 않으며, 상기 제 1 세트의 상기 선택된 전도성 제어 라인에서, 상기 제 1 세트의 상기 선택된 전도성 제어 라인의 상기 로우 직렬 임피던스와 상기 하이 구동 전압의 결합으로 인해 상기 임계 디바이스가 상기 활성화 임계값을 초과하는 값으로 충전되도록 하고, 이에 따라 상기 교차점과 연관된 상기 임계 디바이스를 활성화된(activated) 임계 디바이스로 전환시킴 ?

   을 포함하는 어드레싱 장치.
2. 제 1 항에 있어서,

   상기 제 1 선택 메커니즘은 상기 하이 직렬 임피던스 상태와 상기 로우 직렬 임피던스 상태 간에 상기 전도성 제어 라인들의 제 1 세트의 각 제어 라인을 선택적으로 토글링시키도록 추가로 구성되는,

   어드레싱 장치.
3. 제 2 항에 있어서,

   상기 제 1 선택 메커니즘은,

   상기 선택된 제어 라인을 선택하여 상기 시간 사이클을 개시하도록 구성된 행(row) 선택 시퀀서(sequencer);

   상기 선택된 제어 라인이 상기 로우 직렬 임피던스 상태에 있는 상기 시간 사이클의 지속시간을 결정하도록 구성된 클럭 메커니즘; 및

   상기 행 선택 시퀀서와 동기화되는 상기 전도성 제어 라인들의 제 2 세트의 각 제어 라인에 데이터를 병렬 로딩하도록 구성된 동기화 메커니즘을 더 포함하는,

   어드레싱 장치.
4. 제 1 항에 있어서,

   상기 하이 임피던스 상태의 상기 제 1 세트의 전도성 제어 라인과 상기 제 2 세트의 전도성 제어 라인 사이의 상기 교차점을 선택적으로 충전 및 방전하기 위한 상기 시간 사이클은 활성(active) 임계 디바이스가 비활성화(deactivate)되지 않고 비활성(inactive) 임계 디바이스가 활성화(activate)되지 않도록 짧으며,

   상기 로우 임피던스 상태의 상기 제 1 세트의 전도성 제어 라인과 상기 제 2 세트의 전도성 제어 라인 사이의 상기 교차점을 선택적으로 충전 및 방전하기 위한 상기 시간 사이클은 활성 임계 디바이스가 활성화 임계값 미만으로 방전되어 비활성화된 임계 디바이스를 형성하고 비활성 또는 비활성화된 임계 디바이스가 상기 활성화 임계값을 초과하여 충전되어 활성화된 임계 디바이스를 형성하도록 긴,

   어드레싱 장치.
5. 제 4 항에 있어서,

   하나의 교차점에서의 상기 활성화된 임계 디바이스는 상기 제 1 세트의 전도성 제어 라인에 인가된 전압과 상기 제 2 세트의 전도성 제어 라인에 인가된 전압 사이의 전압 차가 비활성화 임계값 미만일 때 비활성화되고,

   하나의 교차점에서의 상기 비활성화된 임계 디바이스는 상기 제 1 세트의 전도성 제어 라인에 인가된 전압과 상기 제 2 세트의 전도성 제어 라인에 인가된 전압 사이의 전압 차가 상기 활성화 임계값을 초과할 때 활성화되며, 상기 활성화 임계값은 상기 비활성화 임계값 보다 더 큰,

   어드레싱 장치.
6. 제 1 항에 있어서,

   상기 다수의 교차점들을 각각 형성하는 전도체들 사이의 상대적인 운동으로 인해 상기 전도체들 사이의 국부적인 거리가 감소되어, 상기 교차점 부근의 커패시턴스를 증가시키는 경우, 상기 다수의 교차점들은 가변 커패시터들로서 작용하는,

   어드레싱 장치.
7. 제 1 항에 있어서,

   상기 전도성 제어 라인들의 제 2 세트의 전도성 제어 라인들은 이들 사이의 전기적 절연을 보장하기 위해 물리적으로 분리된 2개의 동일선상 동일평면의 절반부들(halves)로 균등하게 분할되는,

   어드레싱 장치.
8. 제 1 항에 있어서,

   상기 전도성 제어 라인들의 제 1 세트의 전도성 제어 라인들 및 상기 전도성 제어 라인들의 제 2 세트의 전도성 제어 라인들 사이에 발생되는 필드의 극성은 순환 방식으로 반전되는,

   어드레싱 장치.
9. 제 8 항에 있어서,

   상기 필드의 상기 극성은 분압기로부터 한 쌍의 비교기들을 구동하고 반대 극성의 기준 전위들에 걸쳐서 분배되는 제어 논리 신호를 발진(oscillating)시킴으로써 상기 순환 방식으로 반전되는,

   어드레싱 장치.
10. 제 1 항에 있어서,

    상기 전도성 제어 라인들의 제 1 세트의 전도성 제어 라인들은 공통의 제 1 신호원으로부터 양단부들에서 구동되고,

    상기 전도성 제어 라인들의 제 2 세트의 전도성 제어 라인들은 공통의 제 2 신호원으로부터 양단부들에서 구동되는,

    어드레싱 장치.
11. 제 1 항에 있어서,

    공통 전압 전위는 상기 제 1 세트의 모든 전도성 제어 라인들에 인가되는,

    어드레싱 장치.
12. 제 11 항에 있어서,

    상기 전도성 제어 라인들의 제 1 세트의 각각의 전도성 제어 라인은 전체 제어 라인에 걸쳐서 자신의 저항을 선택적으로 변화시키도록 구성된 재료를 포함하고,

    상기 전도성 제어 라인들의 제 1 세트의 상기 재료는 상기 전도성 제어 라인들의 제 1 세트의 각각의 전도성 제어 라인의 대향 측면들 상에 공간적으로 배치된 제 1 전극과 제 2 전극 사이에 전압 차를 인가할 때 자신의 저항을 변화시키는,

    어드레싱 장치.
13. 제 12 항에 있어서,

    상기 재료는 도핑된 페로브스킷(perovskite)들을 포함하는,

    어드레싱 장치.
14. 제 1 항에 있어서,

    상기 다수의 교차점들 각각은 상기 제 1 및 제 2 전도성 제어 라인들의 다른 제어 라인을 향하여 상기 제 1 및 제 2 전도성 제어 라인들 중 하나의 제어 라인의 국부적인 이동을 유도하기 위하여, 상기 교차점의 영역에서 상기 제 1 및 제 2 전도성 제어 라인들에 걸쳐서 전압 차를 생성하기 위한 전기 전하를 인가함으로써 상기 활성화된 상태로 작동되도록 동작가능한,

    어드레싱 장치.
15. 디스플레이로서,

    평행한 동일평면의 전도성 제어 라인들의 제 1 세트 ? 상기 전도성 제어 라인들의 제 1 세트의 각각의 전도성 제어 라인은 로우(low) 직렬(in-line) 임피던스 상태 또는 하이(high) 직렬 임피던스 상태를 나타내도록 구성된 조정가능한 직렬 임피던스를 가짐 ?;

    평행한 동일평면의 전도성 제어 라인들의 제 2 세트 ? 상기 전도성 제어 라인들의 제 2 세트는 상기 전도성 제어 라인들의 제 1 세트에 대해 이격되고, 상기 전도성 제어 라인들의 제 2 세트의 평면은 상기 전도성 제어 라인들의 제 1 세트의 평면에 평행하며, 상기 전도성 제어 라인들의 제 2 세트의 전도성 제어 라인들은 상기 전도성 제어 라인들의 제 1 세트의 전도성 제어 라인들에 교차하고, 이에 따라 비활성화된(inactivated) 상태의 다수의 교차점들을 형성하며, 상기 다수의 교차점들 각각은 임계(threshold) 디바이스를 구성함 ?;

    상기 평행한 동일평면의 전도성 제어 라인들의 제 1 세트와 상기 평행한 동일평면의 전도성 제어 라인들의 제 2 세트 사이에 중첩되는 픽셀들의 매트릭스;

    상기 픽셀들의 매트릭스에 결합되는 제 1 선택 메커니즘 ? 상기 제 1 선택 메커니즘은 시간 사이클의 지속시간 동안 상기 하이 직렬 임피던스 상태로부터 상기 로우 직렬 임피던스 상태로 상기 전도성 제어 라인들의 제 1 세트의 선택된 제어 라인의 직렬 임피던스를 선택적으로 조정하도록 구성되는 반면에, 상기 전도성 제어 라인들의 제 1 세트의 선택되지 않은 나머지 전도성 제어 라인들의 직렬 임피던스는 상기 하이 직렬 임피던스 상태를 가짐 ?; 및

    상기 픽셀들의 매트릭스에 결합되는 제 2 선택 메커니즘 ? 상기 제 2 선택 메커니즘은 상기 전도성 제어 라인들의 제 2 세트의 각각의 전도성 제어 라인에 하이 또는 로우 구동 전압을 선택적으로 인가하고 활성화 데이터를 인코딩하도록 구성되고, 상기 제 2 선택 메커니즘은 상기 제 1 선택 메커니즘에 평행하게 그리고 상기 제 1 선택 메커니즘과 동기화되게 상기 구동 전압을 동시에 인가하도록 구성되어, 상기 제 1 세트의 상기 선택되지 않은 전도성 제어 라인들에서, 상기 하이 임피던스 상태가 급격한 전하 축적을 감소시키며 상기 교차점들에서의 임계 디바이스들이 활성화 임계값을 초과(traverse)하지 않으며, 상기 제 1 세트의 상기 선택된 전도성 제어 라인에서, 상기 제 1 세트의 상기 선택된 전도성 제어 라인의 상기 로우 직렬 임피던스와 상기 하이 구동 전압의 결합으로 인해 상기 임계 디바이스가 상기 활성화 임계값을 초과하는 값으로 충전되도록 하고, 이에 따라 상기 교차점과 연관된 상기 임계 디바이스를 활성화된(activated) 임계 디바이스로 전환시킴 ?

    을 포함하는 디스플레이.
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 디스플레이 시스템으로서,

    프로세서;

    메모리 유닛;

    입력 메커니즘;

    디스플레이; 및

    상기 프로세서를 상기 메모리 유닛, 상기 입력 메커니즘 및 상기 디스플레이에 결합시키기 위한 버스 시스템

    을 포함하며, 상기 디스플레이는,

    평행한 동일평면의 전도성 제어 라인들의 제 1 세트 ? 상기 전도성 제어 라인들의 제 1 세트의 각각의 전도성 제어 라인은 로우(low) 직렬(in-line) 임피던스 상태 또는 하이(high) 직렬 임피던스 상태를 나타내도록 구성된 조정가능한 직렬 임피던스를 가짐 ?;

    평행한 동일평면의 전도성 제어 라인들의 제 2 세트 ? 상기 전도성 제어 라인들의 제 2 세트는 상기 전도성 제어 라인들의 제 1 세트에 대해 이격되고, 상기 전도성 제어 라인들의 제 2 세트의 평면은 상기 전도성 제어 라인들의 제 1 세트의 평면에 평행하며, 상기 전도성 제어 라인들의 제 2 세트의 전도성 제어 라인들은 상기 전도성 제어 라인들의 제 1 세트의 전도성 제어 라인들에 교차하고, 이에 따라 비활성화된(inactivated) 상태의 다수의 교차점들을 형성하며, 상기 다수의 교차점들 각각은 임계(threshold) 디바이스를 구성함 ?;

    상기 평행한 동일평면의 전도성 제어 라인들의 제 1 세트와 상기 평행한 동일평면의 전도성 제어 라인들의 제 2 세트 사이에 중첩되는 픽셀들의 매트릭스;

    상기 픽셀들의 매트릭스에 결합되는 제 1 선택 메커니즘 ? 상기 제 1 선택 메커니즘은 시간 사이클의 지속시간 동안 상기 하이 직렬 임피던스 상태로부터 상기 로우 직렬 임피던스 상태로 상기 전도성 제어 라인들의 제 1 세트의 선택된 제어 라인의 직렬 임피던스를 선택적으로 조정하도록 구성되는 반면에, 상기 전도성 제어 라인들의 제 1 세트의 선택되지 않은 나머지 전도성 제어 라인들의 직렬 임피던스는 상기 하이 직렬 임피던스 상태를 가짐 ?; 및

    상기 픽셀들의 매트릭스에 결합되는 제 2 선택 메커니즘 ? 상기 제 2 선택 메커니즘은 상기 전도성 제어 라인들의 제 2 세트의 각각의 전도성 제어 라인에 하이 또는 로우 구동 전압을 선택적으로 인가하고 활성화 데이터를 인코딩하도록 구성되고, 상기 제 2 선택 메커니즘은 상기 제 1 선택 메커니즘에 평행하게 그리고 상기 제 1 선택 메커니즘과 동기화되게 상기 구동 전압을 동시에 인가하도록 구성되어, 상기 제 1 세트의 상기 선택되지 않은 전도성 제어 라인들에서, 상기 하이 임피던스 상태가 급격한 전하 축적을 감소시키며 상기 교차점들에서의 임계 디바이스들이 활성화 임계값을 초과(traverse)하지 않으며, 상기 제 1 세트의 상기 선택된 전도성 제어 라인에서, 상기 제 1 세트의 상기 선택된 전도성 제어 라인의 상기 로우 직렬 임피던스와 상기 하이 구동 전압의 결합으로 인해 상기 임계 디바이스가 상기 활성화 임계값을 초과하는 값으로 충전되도록 하고, 이에 따라 상기 교차점과 연관된 상기 임계 디바이스를 활성화된(activated) 임계 디바이스로 전환시킴 ?

    을 포함하는, 디스플레이 시스템.
30. 삭제
31. 삭제
32. 삭제
33. 삭제
34. 삭제
35. 삭제
36. 삭제
37. 삭제
38. 삭제
39. 삭제

Images