[go: up one dir, main page]

KR19980047270A - 반도체 소자의 트랜지스터 및 그 제조방법 - Google Patents

반도체 소자의 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR19980047270A
KR19980047270A KR1019960065746A KR19960065746A KR19980047270A KR 19980047270 A KR19980047270 A KR 19980047270A KR 1019960065746 A KR1019960065746 A KR 1019960065746A KR 19960065746 A KR19960065746 A KR 19960065746A KR 19980047270 A KR19980047270 A KR 19980047270A
Authority
KR
South Korea
Prior art keywords
source
drain
silicon
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960065746A
Other languages
English (en)
Other versions
KR100233832B1 (ko
Inventor
윤용선
백규하
남기수
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019960065746A priority Critical patent/KR100233832B1/ko
Priority to US08/989,033 priority patent/US6008097A/en
Publication of KR19980047270A publication Critical patent/KR19980047270A/ko
Application granted granted Critical
Publication of KR100233832B1 publication Critical patent/KR100233832B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0273—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming final gates or dummy gates after forming source and drain electrodes, e.g. contact first technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 트랜지스터 및 그 제조방법에 관한 것으로, 소오스/드레인을 자기정렬방식 및 확산방식으로 형성하여 드레인 전류의 바이어스 비대칭성을 줄이고, 얕은 접합을 이룰 수 있게 하며, 그 면적을 최대한 줄일 수 있게 하는 반도체 소자의 트랜지스터 및 그 제조방법에 관한 것이다.

Description

반도체 소자의 트랜지스터 및 그 제조방법
본 발명은 반도체 소자의 트랜지스터 및 그 제조방법에 관한 것으로, 특히 소오스/드레인을 자기정렬방식 및 확산방식으로 형성하여 드레인 전류의 바이어스에 의한 비대칭성을 줄이고, 얕은 접합을 이룰 수 있게 하며, 그 면적을 최대한 줄일 수 있게 하는 반도체 소자의 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로, 트랜지스터는 게이트, 소오스 및 드레인으로 구성되는데, 도 1을 참조하여 그 제조과정을 설명하면 다음과 같다.
반도체 기판(1)에 소자분리 마스크 공정을 통해 필드 산화막(2)을 형성하여 액티브 영역과 필드 영역이 정의된다. 액티브 영역의 반도체 기판(1)에 게이트 전극(8)이 형성되고, 반도체 기판(1)과 게이트 전극(8) 사이에는 게이트 산화막(7)이 형성된다. 스페이서 산화막(6)과 2차에 걸친 이온주입 공정으로 LDD 구조의 소오스/드레인(4)이 게이트 전극(8) 양쪽에 형성되어 트랜지스터가 완성된다. 트랜지스터를 포함한 반도체 기판(1)상에 소자간 전기적 절연과 소자 보호용으로 층간 절연막(3)이 형성되며, 금속콘택공정을 통해 소오스/드레인(4)과 연결되는 금속전극(5)이 형성된다.
상기에서, NMOS 소자일 경우 반도체 기판(1)에 p형 불순물 주입공정으로 p-웰(well)이 형성되고, PMOS 소자일 경우 반도체 기판(1)에 n형 불순물 주입공정으로 n-웰이 형성된다. 게이트 전극(8)은 다결정 실리콘으로 형성되며, 층간 절연막(3)은 플로우(flow) 특성이 우수한 BPSG로 형성된다. 소오스/드레인(1)은 필드 산화막(2)과 게이트 전극(8) 형성후, 이온주입공정과 열처리공정으로 형성된다.
상술한 바와 같이, 기존의 소자기술에서는 이온주입 후에 열처리함으로써 소오스/드레인(4)이 형성되기 때문에 이온주입시 이온주입되는 각도와 소자 동작시 소오스/드레인(4)의 바이어스가 바뀜에 따라 필연적으로 비대칭성이 생기게 되어 소자의 신뢰성을 저하시키게 된다. 이러한 현상은 소자가 고집적화 되어감에 따라 더욱 심화된다. 또한, 소자가 고집적화 되어감에 따라 소오스/드레인(4) 접합의 깊이도 같은 비율로 줄어들어야 하는데, 기존의 소자기술에서는 이의 실현이 매우 어렵다. 특히, PMOS 소자의 제작에 있어 소오스/드레인(4) 접합은 주로 붕소(B) 이온을 주입 후 열처리함으로써 얻어지는데, 붕소(B)의 확산계수가 크기 때문에 얕은 접합을 형성하기가 매우 어렵다. 따라서, 이의 실현을 위하여 여러 가지 방법이 동원되고 있는데, 그 중의 대표적인 것이 기존의 방법에 따라 소오스/드레인(4)에 이온 주입 후, 얕은 접합을 형성하기 위한 급속열처리 방법으로 실현하는 것이다. 그러나, 이러한 방법은 공정의 균일도가 좋지 않기 때문에 집적회로를 제작하는 데에는 여러 가지 문제점을 안고 있다.
따라서, 본 발명은 소오스/드레인을 자기정렬방식 및 확산방식으로 형성하여 공정의 균일도가 좋고, 얕은 접합을 이룰 수 있게 하며, 그 면적을 최대한 줄일 수 있게 하여 소자의 신뢰성 및 고집적화를 실현시킬 수 있는 반도체 소자의 트랜지스터 및 그 제조방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 트랜지스터는 반도체 기판에 소자분리 마스크 공정을 통해 필드 산화막을 형성하여 액티브 영역과 필드 영역을 정의한 후, 액티브 영역의 상기 반도체 기판에 게이트 전극이 형성되고, 상기 반도체 기판과 상기 게이트 전극 사이에는 게이트 산화막이 형성되고, 상기 게이트 전극의 양측 면에는 스페이서 절연막에 의해 전기적으로 절연되는 소오스/드레인 국부전극이 형성되고, 국부전극 아래의 상기 반도체 기판에 상기 국부전극과 전기적으로 접촉되는 소오스/드레인이 형성되고, 상기 소오스/드레인이 금속전극과 전기적으로 연결되도록 소오스/드레인 연결층이 상기 국부전극과 상기 금속전극 사이에 형성되고, 상기 연결층과 상기 반도체 기판 사이에는 절연막이 형성되고, 소자간 전기적 절연과 소자 보호용으로 층간 절연막이 형성되어 구성되는 것을 특징으로 한다.
또한, 본 발명의 반도체 소자의 트랜지스터 제조방법은 반도체 소자의 트랜지스터 제조방법에 있어서, 필드 산화막을 포함한 반도체 기판상에 제1절연막(13), 제1실리콘막(14) 및 제2절연막(15)이 순차적으로 형성되는 단계; 상기 제2절연막(15), 상기 제1실리콘막(14) 및 상기 제1절연막(13)의 일부분을 순차적으로 식각하여 자기정렬된 소오스/드레인 영역을 형성하고, 상기 패터닝된 제1실리콘막(14)은 소오스/드레인 연결층(14A)이 되는 단계; 상기 소오스/드레인 영역을 포함한 전체구조상에 제2실리콘막 및 제3절연막을 순차적으로 형성하는 단계; 상기 제3절연막(17) 및 상기 제2실리콘막(16)을 순차적으로 식각하여 스페이서 산화막(17A) 및 소오스/드레인 국부전극(16A)을 형성하는 단계; 열산화공정으로 게이트 산화막을 형성한 후의 전체구조상에 도프트 다결정 실리콘을 증착한 다음, 기계적 화학적 연마법으로 다결정 실리콘을 연마하여 평탄화시키므로 게이트 전극이 형성되고, 이때 소오스/드레인이 형성되는 단계; 상기 게이트 전극이 형성된 전체구조상에 층간 절연막을 형성하고, 금속콘택공정을 통해 상기 소오스/드레인과 연결된 상기 소오스/드레인 연결층에 접촉되는 금속전극을 형성하는 단계로 이루어지는 것을 특징으로 한다.
도 1은 종래 기술에 의해 제조된 트랜지스터 구조의 단면도.
도 2는 본 발명의 실시예에 의한 트랜지스터 구조의 단면도.
도 3(a)-(g)는 도 2의 트랜지스터를 제조하는 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1:반도체 기판2:필드 산화막
3:층간 절연막4:소오스/드레인
5:금속전극6:스페이스 산화막
7:게이트 산화막8:게이트 전극
11:반도체 기판12:필드 산화막
13:제1절연막14:제1실리콘막
14A:소오스/드레인 연결층15:제2절연막
15A:잔여 절연막16:제2실리콘막
16A:소오스/드레인 국부전극17:제3절연막
17A:스페이서 절연막18:열산화막
19:게이트 산화막20:게이트 전극
21:층간 절연막22:금속전극
30:소오스/드레인31:소오스/드레인 영역
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 의한 트랜지스터 구조의 단면도이다.
반도체 기판(11)에 소자분리 마스크 공정을 통해 필드 산화막(12)을 형성하여 액티브 영역과 필드 영역이 정의된다. 액티브 영역의 반도체 기판(11)에 게이트 전극(20)이 형성되고, 반도체 기판(11)과 게이트 전극(20) 사이에는 게이트 산화막(19)이 형성된다. 게이트 전극(20)의 양측면에는 스페이서 절연막(17A)에 의해 전기적으로 절연되는 소오스/드레인 국부전극(16A)이 형성된다. 국부전극(16A) 아래의 반도체 기판(11)에 국부전극(16A)과 전기적으로 접촉되는 소오스/드레인(30)이 형성된다. 소오스/드레인(30)이 금속전극(22)과 전기적으로 연결되도록 소오스/드레인 연결층(14A)이 국부전극(16A)과 금속전극(22) 사이에 형성된다. 연결층(14A)과 반도체 기판(11) 사이에는 절연막(13)이 형성된다. 소자간 전기적 절연과 소자 보호용으로 층간 절연막(21)이 형성된다.
상기한 본 발명의 트랜지스터 제조 공정을 도 3(a)-(g)를 참조하여 설명하면 다음과 같다.
도 3(a)를 참조하면, 반도체 기판(11)에 소자분리 마스크 공정을 통해 필드 산화막(12)을 형성하여 액티브 영역과 필드 영역이 정의된다. 필드 산화막(12)을 포함한 반도체 기판(11)상에 제1절연막(13), 제1실리콘막(14) 및 제2절연막(15)이 순차적으로 형성된다.
상기에서, NMOS 소자일 경우 반도체 기판(11)에 p형 불순물 주입공정으로 p-웰(well)이 형성되고, PMOS 소자일 경우 반도체 기판(11)에 n형 불순물 주입공정으로 n-웰이 형성된다. 제1절연막(13)은 소오스/드레인을 기판과 분리시키기 위하여 산화물을 증착하여 형성된다. 제1실리콘막(14)은 도프트(doped) 다결정 실리콘 혹은 도프트 비정질 실리콘을 증착하여 형성된다. 제1실리콘막(14)은 NMOS 소자일 경우 인(P) 이온을, PMOS 소자일 경우 붕소(B) 이온을 주입하여 형성된다. 제2절연막(15)은 산화물을 증착하여 형성된다.
도 3(b)는 소오스/드레인 마스크를 사용한 이방성 식각공정으로 제2절연막(15), 제1실리콘막(14) 및 제1절연막(13)을 순차적으로 식각하여 자기정렬된 소오스/드레인 영역(31)을 형성한 것이 도시된다.
상기에서, 패터닝된 제1실리콘막(14)은 소오스/드레인 연결층(14A)이 된다.
도 3(c)는 소오스/드레인 영역(31)을 포함한 전체구조상에 제2실리콘막(16) 및 제3절연막(17)을 순차적으로 형성한 것이 도시된다.
상기에서, 제2실리콘막(16)은 다결정 실리콘 또는 비정질 실리콘을 증착하여 형성되며, 상기 제3절연막(17)은 산화물을 증착하여 형성된다.
도 3(d)는 제3절연막(17) 및 제2실리콘막(16)을 순차적으로 식각하여 스페이서 산화막(17A) 및 소오스/드레인 국부전극(16A)을 형성한 것이 도시된다.
도 3(e)는 열산화공정으로 열산화막(18) 및 게이트 산화막(19)을 형성한 것이 도시되며, 도 3(f)는 게이트 산화막(19)이 형성된 전체구조상에 도프트 다결정 실리콘을 증착한 다음, 기계저 화학적 연마법으로 다결정 실리콘을 연마하여 평탄화시키므로 게이트 산화막(19)상에 게이트 전극(20)이 형성되고, 이때 소오스/드레인(30)이 완성된 것이 도시된다.
상기에서, 게이트 산화막(19)을 형성하기 위한 열산화공정동안 소오스/드레인 연결층(14A) 내에 함유된 불순물이 소오스/드레인 국부전극(16A)을 확산통로로 하여 반도체 기판(11)으로 확산되고, 확산된 불순물은 게이트 전극(20)을 형성하기 위한 도프트 다결정 실리콘 증착공정동안에 활성화되어 자기정렬된 소오스/드레인(30)이 형성된다. 소오스/드레인(30)의 접합깊이와 면적은 확산통로인 국부전극(16A)의 면적과 두께에 의해 결정된다. 따라서, 종래 기술에서 문제점으로 지적되고 있는 PMOS 소자의 소오스/드레인에서의 얕은 접합을 형성하는데 어려운 문제를 손쉽게 해결할 수 있다. NMOS 소자의 경우에도 마찬가지 방법으로 얕은 접합을 형성할 수 있다. 또한, 게이트 전극(20)을 형성하기 위하여 기계적 화학적 연마법으로 평탄화하는 것은 후속공정을 용이하게 한다. 즉, 기존의 기술에서는 금속전극 형성시 BPSG 같은 물질을 사용하여 산화막의 플로우(flow)를 이용한 평탄화를 어느정도 달성하기는 하지만 본 발명에 의한 평탄화는 웨이퍼(wafer) 전체에 걸쳐 평탄화되므로, 다음의 금속배선 공정들이 훨씬 수월하게 진행될 수 있다. 또한, 본 발명에서는 기존의 기술에서 일반적으로 사용하는 BPSG물질을 사용하지도 않아도 되는 장점을 가진다. 평탄화막으로 사용되는 BPSG는 친수성 물질이기 때문에 장기간 보관시에 많은 문제점을 야기시킨다.
도 3(g)는 게이트 전극(20)이 형성된 전체구조상에 층간 절연막(21)을 형성하고, 금속콘택공정을 통해 소오스/드레인(30)과 연결된 소오스/드레인 연결층(14A)에 접촉되는 금속전극(22)을 형성한 것이 도시된다.
상기에서, 층간 절연막(21)은 평탄화 특성이 우수한 BPSG물질을 주로 사용하지만 본 발명에서는 층간 절연막 형성공정전에 이미 표면 평탄화가 이루어져 있기 때문에 다른 산화물을 사용하여도 된다.
본 발명의 실시예에 의하면, 개별적인 PMOS 소자 및 NMOS 소자 뿐만 아니라 CMOS 제조방법에서 소오스/드레인과 게이트 형성 과정을 서로 바꿈으로써, 자기정렬된 소오스/드레인을 형성함으로써 형태를 안정적으로 얻을 수 있을 뿐만 아니라, 다결정 실리콘을 소오스/드레인의 확산원으로 사용함으로써 CMOS 소자에서 소오스/드레인 불순물로 사용되는 인(P)과 붕소(B)의 확산계수가 거의 비슷하기 때문에 소오스/드레인의 얕은 접합을 용이하고 균일하게 얻을 수 있으며, CMOS 소자에서 NMOS의 소오스/드레인과 PMOS의 소오스/드레인의 형태가 거의 동일하게 이루어질 수 있어 소자의 신뢰성이 개선된다. 또한, 게이트 다결정 실리콘 도포 후 기계적 화학적 평탄화를 이룸으로 후공정의 안정성을 제공할 수 있다.
상술한 바와 같이 본 발명은 기존 기술이 가지고 있는 문제점 중의 하나인 소오스/드레인에서의 얕은 접합을 안정적으로 쉽게 얻을 수 있다는 것은, 앞으로 전개될 초고집적 소자에의 적용과 제작에 대한 접근을 쉽게 할 수 있다는 이점이 있다. 소오스/드레인 면적의 현저한 감소를 야기하여 같은 조건에서 기존의 소자보다 동작속도에 있어서 크게 향상된다. 자기정렬된 소오스/드레인에서 국부적 상호 연결 다결정 실리콘에 의한 게이트 길이를 바로 조절할 수 있다는 것은 초고집적 소자에의 응용을 더 한층 높일 수 있는 장점도 가지게 된다. 또한, 게이트 다결정 실리콘을 평탄화한 것은 초고집적 소자 시대에서 예견되는 초 다층의 금속배선을 보다 용이하게 할 수 있다는 장점을 가진다.

Claims (8)

  1. 반도체 기판에 소자분리 마스크 공정을 통해 필드 산화막을 형성하여 액티브 영역과 필드 영역을 정의한 후, 액티브 영역의 상기 반도체 기판에 게이트 전극이 형성되고, 상기 반도체 기판과 상기 게이트 전극 사이에는 게이트 산화막이 형성되고, 상기 게이트 전극의 양측면에는 스페이서 절연막에 의해 전기적으로 절연되는 소오스/드레인 국부전극이 형성되고, 국부전극 아래의 상기 반도체 기판에 상기 국부전극과 전기적으로 접촉되는 소오스/드레인이 형성되고, 상기 소오스/드레인이 금속전극과 전기적으로 연결되도록 소오스/드레인 연결층이 상기 국부전극과 상기 금속전극 사이에 형성되고, 상기 연결층과 상기 반도체 기판 사이에는 절연막이 형성되고, 소자간 전기적 절연과 소자 보호용으로 층간 절연막이 형성되어 구성되는 것을 특징으로 하는 반도체 소자의 트랜지스터.
  2. 제1항에 있어서,
    상기 소오스/드레인 연결층은 도프트 다결정 실리콘 및 도프트 비정질 실리콘중 어느 하나를 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 트랜지스터.
  3. 제1항에 있어서,
    상기 소오스/드레인 국부전극은 다결정 실리콘 및 비정질 실리콘중 어느 하나를 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 트랜지스터.
  4. 반도체 소자의 트랜지스터 제조방법에 있어서,
    필드 산화막을 포함한 반도체 기판상에 제1절연막, 제1실리콘막 및 제2절연막이 순차적으로 형성되는 단계;
    상기 제2절연막, 상기 제1실리콘막 및 상기 제1절연막의 일부분을 순차적으로 식각하여 자기정렬된 소오스/드레인 영역을 형성하고, 상기 패터닝된 제1실리콘막은 소오스/드레인 연결층이 되는 단계;
    상기 소오스/드레인 영역을 포함한 전체구조상에 제2실리콘막 및 제3절연막을 순차적으로 형성하는 단계;
    상기 제3절연막 및 상기 제2실리콘막을 순차적으로 식각하여 스페이서 산화막 및 소오스/드레인 국부전극을 형성하는 단계;
    열산화공정으로 게이트 산화막을 형성한 후의 전체구조상에 도프트 다결정 실리콘을 증착한 다음, 기계적 화학적 연마법으로 다결정 실리콘을 연마하여 평탄화시키므로 게이트 전극이 형성되고, 이때 소오스/드레인이 형성되는 단계;
    상기 게이트 전극이 형성된 전체구조상에 층간 절연막을 형성하고, 금속콘택공정을 통해 상기 소오스/드레인과 연결된 상기 소오스/드레인 연결층에 접촉되는 금속전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
  5. 제4항에 있어서,
    상기 제1, 2 및 3절연막은 산화물을 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
  6. 제4항에 있어서,
    상기 제1실리콘막은 도프트 다결정 실리콘 및 도프트 비정질 실리콘중 어느 하나를 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
  7. 제4항에 있어서,
    제2실리콘막은 다결정 실리콘 및 비정질 실리콘중 어느 하나를 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
  8. 제4항에 있어서,
    상기 소오스/드레인은 상기 게이트 산화막을 형성하기 위한 열산화공정동안 상기 소오스/드레인 연결층 내에 함유된 불순물이 상기 소오스/드레인 국부전극을 확산통로로 하여 상기 반도체 기판으로 확산되고, 확산된 불순물은 상기 게이트 전극을 형성하기 위한 도프트 다결정 실리콘 증착공정동안에 활성화되어 형성되는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조방법.
KR1019960065746A 1996-12-14 1996-12-14 반도체 소자의 트랜지스터 및 그 제조방법 Expired - Fee Related KR100233832B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960065746A KR100233832B1 (ko) 1996-12-14 1996-12-14 반도체 소자의 트랜지스터 및 그 제조방법
US08/989,033 US6008097A (en) 1996-12-14 1997-12-11 MOS transistor of semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960065746A KR100233832B1 (ko) 1996-12-14 1996-12-14 반도체 소자의 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980047270A true KR19980047270A (ko) 1998-09-15
KR100233832B1 KR100233832B1 (ko) 1999-12-01

Family

ID=19487867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960065746A Expired - Fee Related KR100233832B1 (ko) 1996-12-14 1996-12-14 반도체 소자의 트랜지스터 및 그 제조방법

Country Status (2)

Country Link
US (1) US6008097A (ko)
KR (1) KR100233832B1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365469B2 (en) * 1998-08-26 2002-04-02 Agere Systems Guardian Corp. Method for forming dual-polysilicon structures using a built-in stop layer
US6825087B1 (en) 1999-11-24 2004-11-30 Fairchild Semiconductor Corporation Hydrogen anneal for creating an enhanced trench for trench MOSFETS
US6258679B1 (en) * 1999-12-20 2001-07-10 International Business Machines Corporation Sacrificial silicon sidewall for damascene gate formation
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
FR2823597A1 (fr) * 2001-04-12 2002-10-18 St Microelectronics Sa Procede de fabrication d'un transistor mos a longueur de grille tres reduite, et transistor mos correspondant
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
KR100859701B1 (ko) 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7033891B2 (en) 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
WO2006108011A2 (en) 2005-04-06 2006-10-12 Fairchild Semiconductor Corporation Trenched-gate field effect transistors and methods of forming the same
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
JP2010541212A (ja) 2007-09-21 2010-12-24 フェアチャイルド・セミコンダクター・コーポレーション 電力デバイスのための超接合構造及び製造方法
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US9508601B2 (en) 2013-12-12 2016-11-29 Texas Instruments Incorporated Method to form silicide and contact at embedded epitaxial facet

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043857A (ja) * 1983-08-20 1985-03-08 Mitsubishi Electric Corp 固体撮像装置とその製造方法
US4939154A (en) * 1987-03-25 1990-07-03 Seiko Instruments Inc. Method of fabricating an insulated gate semiconductor device having a self-aligned gate
US4818713A (en) * 1987-10-20 1989-04-04 American Telephone And Telegraph Company, At&T Bell Laboratories Techniques useful in fabricating semiconductor devices having submicron features
JP2819724B2 (ja) * 1990-01-30 1998-11-05 日本電気株式会社 半導体装置
EP0764974B1 (en) * 1990-03-08 2006-06-14 Fujitsu Limited Layer structure having contact hole and method of producing the same
JPH03286536A (ja) * 1990-04-03 1991-12-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5391503A (en) * 1991-05-13 1995-02-21 Sony Corporation Method of forming a stacked semiconductor device wherein semiconductor layers and insulating films are sequentially stacked and forming openings through such films and etchings using one of the insulating films as a mask
KR0171732B1 (ko) * 1993-11-26 1999-03-30 김주용 모스 트랜지스터 및 그 제조방법
JPH07161931A (ja) * 1993-12-02 1995-06-23 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100233832B1 (ko) 1999-12-01
US6008097A (en) 1999-12-28

Similar Documents

Publication Publication Date Title
KR100233832B1 (ko) 반도체 소자의 트랜지스터 및 그 제조방법
JP3031855B2 (ja) 半導体装置の製造方法
KR101201489B1 (ko) Ｓｏｉ 디바이스 제조 방법
US7528442B2 (en) Semiconductor device and manufacturing method thereof
US6489207B2 (en) Method of doping a gate and creating a very shallow source/drain extension and resulting semiconductor
US6784073B1 (en) Method of making semiconductor-on-insulator device with thermoelectric cooler
US5753548A (en) Method for preventing fluorine outgassing-induced interlevel dielectric delamination on P-channel FETS
US5494843A (en) Method for forming MOSFET devices
KR19980018188A (ko) 비정질화된 폴리실리콘을 사용하는 서브미크론 마이크로일렉트로닉스 응용을 위한 자기 정렬 ＰＯＣｌ₃제조 방법
US6569737B2 (en) Method of fabricating a transistor in a semiconductor device
KR20040060565A (ko) 반도체 소자의 더미 게이트 및 도핑을 이용한 이중 게이트산화막 제조방법
KR20040066024A (ko) 반도체 장치와 그 제조 방법
US4653173A (en) Method of manufacturing an insulated gate field effect device
JPH06216151A (ja) 半導体装置及びその製造方法
US6255147B1 (en) Silicon on insulator circuit structure with extra narrow field transistors and method of forming same
JPH0481339B2 (ko)
KR100448090B1 (ko) 반도체 소자 제조방법
KR100247811B1 (ko) 반도체장치의 제조방법
KR100232016B1 (ko) 반도체장치 및 그의 제조방법
KR0151198B1 (ko) 반도체소자 및 그 제조방법
KR100260366B1 (ko) 반도체 소자의 제조 방법
KR100269635B1 (ko) 반도체장치의 게이트 형성방법
KR100204037B1 (ko) 모스 트랜지스터
KR100618807B1 (ko) 셀프 얼라인 컨택이 가능한 이중 게이트 폴리 구조의반도체 소자 제조방법과 그 게이트 구조체
US6391764B1 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20100901

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20110915

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20110915

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000