[go: up one dir, main page]

KR101201489B1 - Ｓｏｉ 디바이스 제조 방법 - Google Patents

Ｓｏｉ 디바이스 제조 방법 Download PDF

Info

Publication number
KR101201489B1
KR101201489B1 KR1020077028975A KR20077028975A KR101201489B1 KR 101201489 B1 KR101201489 B1 KR 101201489B1 KR 1020077028975 A KR1020077028975 A KR 1020077028975A KR 20077028975 A KR20077028975 A KR 20077028975A KR 101201489 B1 KR101201489 B1 KR 101201489B1
Authority
KR
South Korea
Prior art keywords
single crystal
region
crystal silicon
gate electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020077028975A
Other languages
English (en)
Other versions
KR20080011227A (ko
Inventor
마리오 엠. 페렐라
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20080011227A publication Critical patent/KR20080011227A/ko
Application granted granted Critical
Publication of KR101201489B1 publication Critical patent/KR101201489B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/043—Manufacture or treatment of planar diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

SOI 디바이스(20)를 제조하는 방법이 제공된다. 일 실시예에 따르면, 본 방법은 단결정 실리콘층(22)을 갖는 단결정 실리콘 기판(24)을 제공하는 단계를 포함하며, 상기 단결정 실리콘층(22)은 유전층(26)에 의하여 분리된 상태로 상기 단결정 실리콘 기판(24)을 오버레이한다. 게이트 전극(40, 42) 및 스페이서(44)를 형성하기 위하여 게이트 전극 재료(39)가 패터닝 및 식각된다. 불순물 결정 도펀트 이온(54, 56)이, 단결정 실리콘층(22)에 서로 이격된 소스 영역(56, 66) 및 드레인 영역(58, 68)을 형성하기 위하여 상기 게이트 전극(40, 42)을 이온 주입 마스크로서 이용하여 상기 단결정 실리콘층(22)내로 그리고 상기 단결정 실리콘 기판(24)에 서로 이격된 디바이스 영역(60, 70)을 형성하기 위하여 상기 스페이서(44)를 이온 불순물 마스크로서 이용하여 상기 단결정 실리콘층 기판(24) 내로 주입된다. 이어서, 상기 이격된 디바이스 영역(60, 70)을 전기적으로 접촉시키는 전기적 컨택(76)들이 형성된다.

Description

ＳＯＩ 디바이스 제조 방법{METHOD FOR FABRICATING SOI DEVICE}
본 발명은 SOI(semiconductor on insulator) 디바이스들을 제조하는 방법에 관한 것으로, 더욱 구체적으로, 얇은 SOI층과 기판 양자에 디바이스를 갖는 SOI 집적 회로를 제조하는 방법에 관한 것이다.
오늘날 집적회로(ICs)의 대부분은 다수의 상호 연결된 전계 효과 트랜지스터(FET) (금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)로도 칭함)를 이용함으로써 구현된다. 집적회로들은 일반적으로 P-채널 FET와 N-채널 FET 양자를 이용하여 형성되며, 따라서, 이 집적회로는 상보형(complementary) MOS 또는 CMOS 회로로서도 언급된다. FET 집적회로의 성능에서 확실한 개선은 절연층 위에 놓이는 반도체 재료의 얇은 층으로 FET를 형성함으로써 실현된다. 이러한 절연층상에 놓이는 반도체 즉, SOI FET는, 예컨대 낮은 접합 용량(lower junction capacitance)을 나타내며, 이에 따라 보다 고속으로 동작할 수 있다. 그러나, 어떤 응용들에서는 절연층을 지지하는 반도체 기판에서 적어도 몇몇의 디바이스들을 제조하는 것이 이롭다. 기판에 형성된 디바이스는, 예를 들어, 더 좋은 열 특성(thermal properties)을 가질 수 있고 얇은 반도체층에 형성된 디바이스들보다 더 높은 전압을 유지할 수 있다.
집적 회로의 복잡성이 증가함에 따라, 더 많은 MOS 트랜지스터들이 집적회로 기능을 구현하기 위해 필요로 된다. 더 많은 트랜스터들이 집적회로 내로 설계됨에 따라, 집적회로의 크기가 합리적으로 유지되고 집적회로가 신뢰성 있게 제조될 수 있기 위하여 개개의 MOS 트랜지스터의 크기를 축소하는 것이 중요시되고 있다. MOS 트랜지스터의 크기를 축소하는 것은 최소 피쳐 사이즈(minimum feature size) (즉, 라인의 최소 폭 또는 라인들 간의 최소 간격)을 줄이는 것을 의미한다. 현재, MOS 트랜지스터들에 있어서, 트랜지스터의 게이트 전극 폭이 45nm보다 작거나 이와 같은 정도로 과감하게 축소되고 있다. 그러나, SOI 구조의 기판에 디바이스를 형성하기 위하여 이용되는 종래의 방법들은 얇은 반도체층에 형성된 디바이스들에서 실현되기 때문에 기판 디바이스들에서 동일한 최소 피처 사이즈를 달성할 수 없다.
따라서, 최소 피처 사이즈를 갖는 SOI 디바이스를 제조하는 방법을 제공하는 것이 바람직하다. 추가적으로, 최소 피처 사이즈 기판 디바이스들을 갖는 SOI 디바이스들을 제조하는 자기 정렬 방법을 제공하는 것이 바람직하다. 또한, 본 발명의 다른 바람직한 구성 및 특징들이 첨부 도면 및 상기 기술분야 및 배경기술과 연계한 다음의 상세한 설명과 첨부된 특허청구의 범위로부터 분명해지게 될 것이다.
본 발명은 SOI 디바이스를 제조하기 위한 방법을 제공한다. 상기 방법은, 일 실시예에서, 단결정 실리콘층을 갖는 단결정 실리콘 기판을 제공하는 것을 포함하며, 상기 단결정 실리콘 층은 유전층에 의해 상기 단결정 실리콘 기판으로부터 분리된 상태로 상기 단결정 실리콘 기판을 오버레이(overlay)한다. 게이트 전극과 스페이서를 형성하기 위하여, 게이트 전극 재료가 증착 및 패터닝된다. 불순물을 결정하는 도펀트 이온들을 상기 게이트 전극을 이온 주입 마스크로서 이용하여 상기 단결정 실리콘층내로 주입시켜 상기 단결정 실리콘층에 서로 이격된 소오스 영역과 드레인 영역을 형성시킴과 아울러, 상기 불순물을 결정하는 도펀트 이온들을, 상기 스페이서를 이온 주입 마스크로서 이용하여 상기 단결정 실리콘 기판내로 주입시켜 상기 단결정실리콘 기판에 이격된 디바이스 영역들을 형성시킨다. 이 후, 이격된 디바이스 영역들과 접촉하는 전기적 컨택(electrical contact)들이 형성된다.
이하, 다음의 도면들을 참조로 하여 본원 발명을 상세히 설명하기로 하며, 여기서 유사한 도면 번호들은 모두 유사한 구성 요소를 나타낸다.
도 1 내지 도 11은 본 발명의 다양한 실시예에 따른 공정 단계들의 개략 단면도이다.
도 12는 종래기술의 기판 다이오드의 단면도이다.
도 13은 본 발명의 실시예에 따른 기판 다이오드의 개략 단면도이다.
다음의 상세한 설명은 단지 예시적인 것이며, 본 발명, 본 발명의 응용 또는 사용을 제한하는 것으로 의도된 것이 아니다. 또한, 전술한 기술 분야, 배경 기술, 개요 또는 다음의 상세한 설명에 제시된 어떤 거론되거나 함축된 이론에 의하여 속박되지 않는다.
도 1-11은 본 발명의 여러 실시예에 따른 CMOS 집적회로의 제조에 대한 방법 단계들을 개략적으로 설명한다. 용어 'MOS 디바이스'는 비록 바람직하게는 금속 게이트 전극 및 산화물 게이트 절연체를 갖는 디바이스로서 언급되지만은, 이 용어는 게이트 절연체 (산화물이건 다른 절연체이건 상관없으며, 반도체 기판 위에 또한 위치됨) 위에 위치되는 전도성 게이트 전극 (금속이건 다른 전도성 물질이건 상관없음)를 포함하는 모든 반도체 디바이스를 지칭하는 것으로도 사용된다. 이들 예시적인 실시예들에서는 CMOS 집적회로(20)의 작은 부분만을 도시한다. CMOS 디바이스의 제조에서 다양한 단계들이 잘 알려져 있는바, 간결성을 위해 많은 종래의 단계들에 대해서는 간단히 언급하거나 혹은 잘 알려진 공정에 대한 세부사항을 설명함이 없이 모두 생략하기로 한다. 이 예시적인 실시예에서, 집적회로(20)는 CMOS 회로로 언급되고 있지만은 본 발명은 또한 단일 채널 타입의 MOS 회로의 제조에도 적용가능하다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 방법은 반도체 기판(21)을 제공하는 단계로 시작한다. 반도체 기판은 바람직하게는 단결정 실리콘 캐리어 기판 (24)위에 형성된 단결정 실리콘층(22)을 갖는 실리콘 기판이다. 여기에 사용되는 용어, "실리콘층" 및 "실리콘 기판"은 반도체 분야에서 전형적으로 사용되는 비교적 순수한 단결정 실리콘 물질은 물론 실질적으로 단결정인 반도체 재료를 형성하도록 게르마늄, 탄소 등과 같은 기타 요소들이 혼합된 실리콘을 포괄하는 의미의 용어로 사용된다. 단결정 실리콘층(22)은 N-채널 및 P-채널 MOS 트랜지스터들을 형성하는데 사용된다. 단결정 실리콘 기판(24)은 본 명세서에서 PN 접합 다이오드로서 설명되는 기판 디바이스의 형성을 위하여 사용된다. 단결정 실리콘 층(22)은, 예를 들어, 잘 알려진 층 전사 기술(layer transfer technique)에 의하여 형성될 수 있다. 이 기술에서 수소가 산화 단결정 실리콘 웨이퍼의 기판 영역내로 주입된다. 그 후, 이렇게 수소 주입된 웨이퍼는 단결정 실리콘 기판(24)에 플립 본딩 (flip bonding)된다. 이어서, 상기 수소 주입된 웨이퍼를 상기 주입된 영역을 따라 분할하고 상기 본딩을 강화시키기 위해 2 단계(two phase) 열처리가 수행되며, 이에 따라 얇은 단결정 실리콘 층(22)이 상기 단결정 실리콘 기판에 본딩되고 유전체 절연층 (26)에 의해 상기 기판으로부터 분리된 상태로 된다. 이 후, 상기 단결정 실리콘층은 예컨대 화학 기계적 평탄화 기법 (CMP)을 이용하여, 구현되는 회로 기능에 따라 적어도 약 50-300nm의 두께로 박형화 및 연마과정을 거치게 된다.
단결정 실리콘층과 단결정 실리콘 캐리어 기판 양자는 바람직하게는 적어도 약 1-35 오옴/스퀘어(Ohms per square)의 저항율(resistivity)을 갖는다. 실리콘은 N-타입 또는 P-타입으로 불순물 도핑(impurity doped)될 수 있으나, P-타입으로 도핑되는 것이 바람직하다. 유전체 절연층(26)은, 일반적으로 실리콘 다이옥사이드이며, 바람직하게 약 50 내지 200nm의 두께를 갖는다.
웨이퍼 결합 기술에 대한 한 대안으로서, 단결정 반도체 기판(21)은 SIMOX 공정에 의하여 형성될 수 있다. SIMOX 공정은 산소이온을 단결정 실리콘 기판(24)의 서브-표면 영역(sub-surface region)에 주입하는 잘 알려진 공정이다. 단결정 실리콘 기판과 주입된 산소는 서브-표면 실리콘 산화물 유전체층(sub-surface silicon oxide dielectric layer)(26)을 형성하기 위하여 연속하여 가열되고, 서브 -표면 실리콘 산화물 유전체층은 단결정 실리콘 기판(24)의 나머지 영역으로부터 SOI층(22)을 전기적으로 고립시킨다. SOI층(22)의 두께는 주입 이온의 에너지에 의하여 결정된다. 유전층(26)은 매몰 산화물(buried oxide) 또는 "박스(BOX)"로서 공통적으로 언급되며, 여기에서도 그렇게 언급하기로 한다.
반도체 기판(21)을 제공한 후, 본 발명의 일 실시예에 따른 방법은 도 2에 도시한 바오 같이, 단결정 실리콘층(22)을 통하여 유전층 또는 박스(BOX)(26)로 연장되는 유전체 고립 영역(28, 30)들을 형성한다. 유전체 고립 영역들은 바람직하게는 잘 알려진 STI(shallow trench isolation) 기술에 의하여 형성되는바, 여기서, 단결정 실리콘층(22)내로 트렌치(trench)들이 식각되고, 증착된 실리콘 다이옥사이드(deposited silicon dioxide)와 같은 유전체 물질로 채워지며, 과잉 실리콘 다이옥사이드(excess silicon dioxide)는 CMP에 의하여 제거된다. STI 영역(28)은, 필요에 따라, 단결정 실리콘층(22)에 형성될 CMOS 회로의 다양한 디바이스들 사이에 전기적 고립을 제공한다. 본 발명의 일 실시예에 따르면, STI 영역(30)은 캐리어 기판(carrier substrate)(24)에 형성될 디바이스를 단결정 실리콘층(22)에 형성될 디바이스들로부터 전기적으로 절연시키는데 기여한다. 유전체 고립 영역(28, 30)의 형성 전 또는 후에, 단결정 실리콘층(22)의 일부는 P-타입 영역(32) 및 N-타입 영역(34)을 형성하도록, 예를 들어 이온 주입에 의하여 도핑될 수 있다.
본 발명의 일 실시예에 따르면, 포토레지스트의 층(35)이 단결정 실리콘층(22) 및 유전체 고립 영역(28, 30)의 표면을 오버레이하도록 도포된다. 포토레지스트의 층은 도 3에 도시된 바와 같이 유전체 고립 영역(30)의 일부를 노출시키도 록 패터닝된다. 패터닝된 포토레지스트는 이온 주입 마스크로서 사용되고 전도성 결정 이온 불순물들이, 화살표(36)로 표시된 것처럼, 도핑된 영역(37)을 형성하도록 단결정 실리콘 기판(24)의 표면으로 주입된다. 예를 들어, 인 이온(phosphorus ions)이 N-타입 도핑된 영역(37)을 형성하도록 약 1×1013 - 2×1014 cm-2의 도즈(dose) 및 약 200-300KeV의 에너지에 단결정실리콘 기판으로 주입될 수 있다.
도 4에 도시된 바와 같이, 포토레지스트의 층(35)을 제거한 후에, 게이트 절연 재료(38)의 층은 성장되거나 실리콘층(22)의 표면에 증착된다. 게이트 절연층은 산화 분위기에서 실리콘 기판을 가열함으로써 형성된 열적으로 성장된 실리콘 다이옥사이드(thermally grown silicon dioxide)일 수 있고, 실리콘 다이옥사이드, 실리콘 옥시나이트라이드(silicon oxynitride), 실리콘 나이트라이드(silicon nitride), HfSiO와 같은 고 유전체 콘스탄트 절연체(high dielectric constant insulator) 등과 같은 증착된 절연체일 수 있다. 증착된 절연체들은 CVD(chemical vapor deposition), LPCVD(low pressure chemical vapor deposition) 또는 PECVD(plasma enchanced chemical vapor deposition)에 의하여 증착될 수 있다. 게이트 절연 재료의 두께는 일반적으로 1-10nm이다. 설명된 바와 같이, 게이트 절연 재료(38)는 증착된 층이고, 증착된 층은 유전체 고립 영역들(28, 30) 및 잔존하는 단결정 실리콘층(22) 양자 상에 증착된다. 잘 알려진 바와 같이, 성장된 열 산화물은 단결정 실리콘층 상에서만 성장된다. 다결정 실리콘과 같은 재료를 형성하는 게이트 전극의 층(39)이 게이트 절연 재료(38), 단결정 실리콘층(22) 및 유전체 고립 영역들(28, 30)을 오버레이하도록 증착된다. 층(39)은 이후에 다결정 실리콘층으로서 언급하기로 한다. 물론 당업자이면 게이트 전극 재료로서 다른 전도 재료가 사용될 수 있음을 알 수 있을 것이다. 다결정 실리콘의 층은 바람직하게 비도핑 다결정 실리콘으로서 증착되고 후속하여 이온 주입에 의하여 불순물이 도핑된다.
본 발명의 실시예에 따른 방법이 도 5에 도시되어 있다. 다결정 게이트 전극층(39)이 단결정 실리콘층(22)의 N-타입 영역(34)을 오버레이하는 P-채널 게이트 전극(40), 단결정 실리콘층(22)의 P-타입 영역을 오버레이하는 N-채널 게이트 전극(42) 및 유전체 고립 영역(30)을 오버레이하는 스페이서(44)를 형성하도록 패터닝 및 식각된다. 본 발명의 기술분야의 진보에 따라, 게이트 전극의 식각은 단지 45nm이하의 게이트 길이를 달성할 수 있다. 다결정 실리콘 게이트 전극층(39)은 바람직하게는 각각 최소 패턴 크기(minimum feature size)를 갖는 게이트 전극들(40, 42)과 스페이서(44)를 얻기 위한 잘 알려지고 진보된 패터닝 및 식각 기술을 이용하여 바람직하게 식각된다. 이러한 진보된 패터닝 및 식각 기술들은 일반적으로 최소의 이용가능한 포토리소그래피 노출 피쳐 사이즈 (minumum available photolithography exposure feature size)를 이용하여 다결정 실리콘을 패터닝 및 식각하고 이어서 결과적인 구조의 폭을 더 줄이기 위하여 다결정 실리콘을 등방적으로 식각하는 것을 포함한다.
도 6에 도시된 바와 같이, 포토레지스트의 층(46)이 구조에 도포되고 유전체 고립 영역(30)의 일부와 스페이서(44)를 노출시키도록 패터닝된다. 본 발명의 실시예에 따르면, 포토레지스트의 패터닝된 층 및 스페이서는 유전체 고립 영역(30)과 유전체 절연층(26)을 통해 개구부(48, 50)를 식각하고 그리고 불순물이 도핑된 영역(37)의 일부를 노출시키도록 식각 마스크로서 함께 사용된다. 개구부(48, 50)는 바람직하게는 반응 이온 식각에 의하여 유전체 고립 영역(30)과 유전체 절연층(26)을 통해 이방성 식각된다. 유전층들은, 예를 들어, CF4 또는 CHF3 화학물을 이용하여 반응 이온 식각될 수 있다. 개구들(48, 50) 사이의 간격은, 포토레지스트의 층(46)에 개구들의 간격에 의해서가 아닌, 스페이서(44)의 폭에 의하여 결정되고 따라서, 본 발명의 실시예에 따르면, 개구(48, 50)들 사이의 간격은 최소 패턴 크기와 비슷해진다. 개구(48, 50)들 사이의 간격은 최소 포토리소그래픽 패턴 간격보다 작을 수 있고 그렇지 않으면 포토리소그래픽 패터닝 및 식각을 통하여 달성될 수 있다.
포토레지스트의 층(46)을 제거한 후에, 포토레지스트의 다른 층(52)이 구조에 도포되고, 개구부들(48, 50) 중 어느 하나를 노출시키기 위하여 패터닝되는 반면, 개구부들 중 다른 하나가 마스킹된다. 포토레지스트 층은 또한 영역들(32, 34) 중 어느 하나를 노출시키기 위하여 패터닝되는 반면에 영역들 중 다른 하나는 마스킹된다. 도 7에 도시된 바와 같이, 포토레지스트 층(52)은 개구부(48)와 P-타입 영역(32)을 노출시키도록 패터닝된다. 패터닝된 포토레지스트 층(52)은 이온 주입 마스크로서 사용되며, N-타입 불순물 도펀트 이온들(바람직하게는 비소 이온(arsenic ions))이 화살표(54)로 표시된 바와 같이 노출된 영역에 주입된다. N-타입 불순물 도펀트 이온들은 게이트 전극(42)을 따라 자기 정렬된 N-채널 MOS 트랜지스터의 소 스(56) 및 드레인(58)과, 스페이서(44)의 일측을 따라 자기 정렬된 캐소드 영역(60)을 형성한다.
포토레지스트의 층(52)이 제거되고, 포토레지스트의 다른 층(62)이 구조에 도포되고 개구부들(48, 50) 중 다른 하나와 영역들(32, 34) 중 다른 하나를 노출시키도록 패터닝되는 반면, 앞에서 노출된 개구부와 영역은 마스킹된다. 도8에 도시된 바와 같이, 포토레지스트 층(62)은 개구부(50)와 영역(34)을 노출시키도록 패터닝된다. 패터닝된 포토레지스트 층(62)은 이온 주입 마스크로서 사용되고 P-타입 불순물 도펀트 이온들(바람직하게 붕소 이온)이 화살표(64)로 표시된 바와 같이 노출된 영역들로 주입된다. P-타입 불순물 도펀트 이온들은 게이트 전극(40)을 따라 자기 정렬된 P-채널 MOS 트랜지스터의 소스(66) 및 드레인(68)과, 스페이서(44)의 다른 측면을 따라 자기 정렬된 애노드 영역(70)을 형성한다. 포토레지스트 층(52)이 제거되고 이온 주입된 영역은, 바람직하게는 급속 열 어닐링에 의하여, 주입된 이온들을 활성화시키도록 가열된다. 게이트 전극 상에서 측벽 스페이서들의 형성, 추가적인 소스 및 드레인 영역의 주입, 게이트 전극의 하부에 배치되지 않은 게이트 절연 재료의 제거 등과 같은 다른 종래의 방법 단계들이 MOS 트랜지스터의 공정을 완료하기 위하여 실시될 수 있다.
본 발명의 실시예에 따르면, 실리사이드 형성 금속 층(금속은 니켈, 코발트, 티타튬, 팔라듐 또는 이와 유사한 종류들을 포함한다)이 구조상에 증착되고 게이트 전극(40, 42)에 대하여 뿐만 아니라 이온 주입된 소스, 드레인, 애노드 및 캐소드 영역들과 접촉한다. 실리사이드 형성 금속은 바람직하게 약 1-15nm의 두께를 갖는 다. 실리사이드 형성 금속은 금속이 실리콘과 반응하도록 하기 위하여 바람직하게는 약 350℃ 내지 500℃의 온도로 가열된다. 여기서 실리콘은 도 9에 도시된 바와 같이 게이트 전극 상에 및 각각의 이온 주입된 영역의 표면에서 금속 실리사이드 컨택 영역(72)을 형성하도록 접촉한다. 실리콘과 접촉하고 있지 않은 금속 (예를 들어, 유전체 고립 영역 상에 증착된 금속)은 가열 단계 동안 반응하지 않고, 예를 들어 H2O2/H2SO4 또는 HNO3/HCl 용액에서 습식 식각에 의하여 제거된다.
도 10에 도시된 바와 같이, 절연 재료의 층(74)이 컨택 영역들을 오버레이하도록 증착 및 평탄화된다. 절연 재료는 예를 들어 TEOS(tetraethylorthosilicate) 소스를 이용하는 LPCVD에 의하여 증착될 수 있다. 층(74)은 바람직하게는 CMP에 의하여 평탄화된다. 평탄화 이후, 포토레지스트(미도시)의 층이 평탄화된 절연 재료의 표면에 도포되고 절연 재료를 통하여 금속 실리사이드 컨택 영역으로 연장하는 컨택 개구(76)를 식각하기 위한 마스크로서 사용되다.
컨택 플러그들(79)은 다양한 디바이스 영역들에 전기적 접촉이 되도록 각각의 컨택 개구(76)에 형성된다. 컨택 플러그들은, 예를 들어, 알려진 방법으로 티타늄, 타타늄, 질화티타늄 및 텅스텐의 연속적인 층들을 증착함으로써 형성될 수 있다. 과잉 금속층들은 도 11에 도시된 바와 같이 컨택 플러그를 남기도록 CMP에 의하여 제거될 수 있다. 당업자이면, 컨택 개구(78) 및 컨택 플러그(78)가 실리사이드 컨택 영역들 각각 및 모두를 접촉할 필요는 없으며, 이러한 접촉은 구현될 회로의 세부사항에 따르게 됨을 이해할 것이다.
당업자이면, 대안적 및/또는 추가적인 단계들이 집적회로(20)를 제조하는데 사용될 수 있고, 방법 단계들의 순서는 본 발명의 넓은 범위로부터 벗어남이 없이 변경될 수 있음을 이해할 것이다. 예를 들어, 측벽 스페이서는 게이트 전극들의 가장자리에 형성될 수 있고, 이런 스페이서들은 추가적인 이온 주입을 위한 마스크로서 이용되거나 또는 금속 실리사이드 컨택을 게이트 전극으로부터 이격되게 하는데 사용될 수 있다.
종래의 SOI 집적 회로는 절연층을 오버레이하는 얇은 단결정 실리콘층에 형성된 다른 회로 부품뿐만 아니라 단결정 실리콘 기판에 제조된 다이오드를 포함하였으나, 이러한 회로들을 제조함에 있어서, 애노드 및 캐소드 영역들은 종래의 포토리소그래픽 기술들을 이용하여 오버레이된 얇은 실리콘층 및 절연층을 패터닝 및 식각함에 의하여 기판에정의되었다. 즉, 애노드 및 캐소드 영역들은 각각의 마스크 패턴들에 의하여 정의되고, 각각의 마스크 패턴들은 기껏해야 최소 피처 사이즈와 동일한 거리로 이격되었다. 본 발명의 실시예를 이용하여 기판 디바이스들을 제조함에 의하여, 최소로 달성가능한 게이트 길이의 폭과 동일한 거리로 기판에 영역들 사이의 간격을 줄이는 것이 가능하다. 본 발명의 실시예에 따른 기판 디바이스들을 제조함에 의하여 실현될 수 있는 장점은 도 12에 도시된 바와 같이 종래의 방법에 의하여 제조된 기판 다이오드를 도 13에 도시된 바와 같은 본 발명의 실시예에 따라 제조된 기판 다이오드와 비교함으로써 확인된다. 도 13에서, 도 11에 사용된 것과 동일한 번호가 사용되었다. 도 12에서 대응하는 영역들은 동일한 번호가 부여되었다. 종래의 디바이스의 애노드와 캐소드 사이의 간격(화살표(86)로 표시)은 본 발명의 실시예에 따라 제조된 다이오드의 애노드와 캐소드 사이의 간격(화살표(88)로 표시)의 2.5 내지 5배이다.
전술한 상세한 설명에서 적어도 하나의 예시적인 실시예를 제시하였지만은, 아주 많은 변형들이 존재함을 이해하여야 한다. 예시적인 실시예(또는 실시예들)은 본 발명의 권리범위, 응용성 또는 구성을 제한하도록 의도된 것이 아님을 이해하여야 한다. 전술한 상세한 설명은 당업자에게 상기 예시적인 실시예(들)를 구현하는데 있어 편의를 위한 로드맵을 제공하게 될 것이다. 첨부된 특허청구의 범위에 제시된 발명의 범위 및 이에 대한 균등론적 범위내에서 기능 및 구성에 대한 다양한 변형이 가능함을 이해하여야 한다.

Claims (10)

  1. 단결정 실리콘층(22)을 갖는 SOI 디바이스(20) - 상기 단결정 실리콘층(22)은 유전층(26)에 의하여 단결정 실리콘 기판(24)로부터 분리된 상태로 상기 단결정 실리콘 기판(24)을 오버레이한다 - 를 제조하는 방법으로서,
    상기 단결정 실리콘층을 통하여 연장되는 유전 고립 영역(30)을 형성하는 단계;
    상기 단결정 실리콘층(22)을 오버레이하는 게이트 전극 재료(39)를 증착하는 단계;
    게이트 전극(40, 42) 및 스페이서(44)를 형성하기 위하여 상기 게이트 전극 재료(39)를 패터닝하는 단계;
    상기 스페이서(44)를 마스크로서 이용하여 상기 유전 고립 영역을 통해 서로 이격된 개구들을 식각하는 단계;
    상기 단결정 실리콘층에 이격된 소스 영역(56, 66) 및 드레인 영역(58, 68)을 형성하기 위하여, 상기 게이트 전극(40, 42)을 이온 주입 마스크로서 이용하여 상기 단결정 실리콘층(22)내에 불순물 결정 도펀트 이온(54, 64)을 이온 주입하는 단계;
    상기 단결정 실리콘 기판(24)에 이격된 디바이스 영역(60, 70)을 형성하기 위하여, 상기 스페이서(44)를 이온 주입 마스크로서 이용하여, 상기 이격된 개구들을 통해 상기 단결정 실리콘층 기판(24)내로 불순물 결정 도펀트 이온(54, 56)을 이온 주입하는 단계; 및
    상기 이격된 디바이스 영역(60, 70)을 전기적으로 접촉(76)시키는 단계를 포함하는 것을 특징으로 하는 SOI 디바이스 제조방법.
  2. 제 1항에 있어서,
    상기 게이트 전극 재료(39)를 패터닝하는 단계는:
    각각 폭을 갖는 상기 게이트 전극(40, 42)과 스페이서(44)를 생성하기 위하여, 최소 리소그래피 피쳐 사이즈를 이용해서 상기 게이트 전극 재료를 포토리소그래피로 패터닝 및 식각하는 단계; 및
    그 후, 상기 게이트 전극 재료(39)를 등방성 식각하여 상기 게이트 전극(40, 42)과 상기 스페이서(44)의 폭을 감소시키는 단계를 포함하는 것을 특징으로 하는 SOI 디바이스 제조방법.
  3. 제 1항에 있어서,
    상기 이격된 디바이스 영역(60, 70)을 형성하기 위하여 이온을 주입하는 단계는,
    N-타입 디바이스 영역(60)을 형성하기 위하여 N-타입 불순물 결정 도펀트(54)를 이온 주입하는 단계; 및
    P-타입 디바이스 영역(70)을 형성하기 위하여 P-타입 불순물 결정 도펀트(64)를 이온 주입하는 단계를 포함하는 것을 특징으로 하는 SOI 디바이스 제조방법.
  4. 제 3항에 있어서,
    N-타입 불순물 결정 도펀트(54)를 이온 주입하는 단계는 상기 단결정 실리콘층(22)에 N-채널 소스 영역(56) 및 드레인 영역(58)을 형성하기 위하여 N-타입 불순물 결정 도펀트를 이온 주입하는 단계를 더 포함하고,
    P-타입 불순물 결정 도펀트(54)를 이온 주입하는 단계는 상기 단결정 실리콘층(22)에 P-채널 소스 영역(66) 및 드레인 영역(68)을 형성하기 위하여 P-타입 불순물 결정 도펀트를 이온 주입하는 단계를 더 포함하는 것을 특징으로 하는 SOI 디바이스 제조방법.
  5. 제 1항에 있어서,
    상기 유전 고립 영역(30)은 상기 유전층(26)으로 연장되고;
    상기 게이트 전극 재료(39)의 증착된 층 역시 상기 유전 고립 영역(30)을 오버레이하며;
    상기 게이트 전극 재료(39)의 층은 상기 게이트 전극(40, 42) 및 상기 스페이서(44)를 동시에 형성하도록 패터닝되고, 상기 스페이서 역시 상기 유전 고립 영역(30)을 오버레이하며,
    상기 식각 단계는 또한 상기 유전층(26)을 식각하는 것을 특징으로 하는 SOI 디바이스 제조방법.
  6. 제 5항에 있어서,
    상기 이격된 디바이스 영역(60, 70)을 형성하기 위해 이온 불순물 결정 도펀트 이온(54, 64)을 주입하는 단계는:
    상기 디바이스 영역(70)이 기판 다이오드의 애노드 영역이 되도록 P-타입 불순물 결정 도펀트를 상기 디바이스 영역(70)에 이온 주입하고; 그리고
    상기 디바이스 영역(60)이 기판 다이오드의 캐소드 영역이 되도록 N-타입 불순물 결정 도펀트를 상기 디바이스 영역(60)에 이온 주입하는 것을 포함하는 것을 특징으로 하는 SOI 디바이스 제조방법.
  7. 제 5항에 있어서,
    상기 게이트 전극층(30)은 상기 단결정 실리콘층(22)을 오버레이하는 P-채널 이트 전극(40) 및 N-채널 게이트 전극(42)과 그리고 상기 유전 고립 영역(30)을 오버레이하는 스페이서(44)를 형성하도록 패터닝되며;
    상기 식각 단계는 상기 단결정 실리콘 기판(24)에서 이격된 디바이스 영역(70)과 디바이스 영역(60)을 노출시키며;
    상기 단결정 실리콘층에 이격된 소스 영역(56, 66) 및 드레인 영역(58, 68)을 형성하기 위하여, 상기 게이트 전극(40, 42)을 이온 주입 마스크로서 이용하여 상기 단결정 실리콘층(22)내에 불순물 결정 도펀트 이온(54, 64)을 이온 주입하는 단계는:
    상기 P-채널 게이트 전극(40)에 인접한 P-채널 MOS 트랜지스터의 소스 영역(66) 및 드레인 영역(68)을 형성하기 위하여 상기 단결정 실리콘층(22) 내로 그리고 상기 디바이스 영역(70)이 기판 다이오드의 애노드가 되도록 상기 단결정 실리콘 기판(24)의 상기 디바이스 영역(70) 내로 P-타입 불순물 도펀트(64)를 주입하는 것과; 그리고
    상기 N-채널 게이트 전극(42)에 인접한 N-채널 MOS 트랜지스터의 소스 영역(56) 및 드레인 영역(58)을 형성하기 위하여 상기 단결정 실리콘층(22) 내로 그리고 상기 디바이스 영역(60)이 기판 다이오드의 캐소드가 되도록 상기 단결정 실리콘 기판(24)의 상기 디바이스 영역(60) 내로 N-타입 불순물 도펀트(54)를 주입하는 것을 포함하며;
    상기 방법은:
    상기 애노드 영역 및 상기 캐소드 영역과의 전기적 접촉으로 금속 실리사이드(72)를 형성하는 단계;
    상기 금속 실리사이드(72)를 오버레이하는 전기적 절연층(74)을 증착하는 단계;
    상기 금속 실리사이드(72)의 일부를 노출시키도록, 상기 전기적 절연층(74)을 통하여 연장하는 컨택 개구(76)를 식각하는 단계; 및
    상기 컨택 개구(76)를 통하여 상기 애노드 영역 및 상기 캐소드 영역과 접촉하는 전기적 컨택(78)를 형성하는 단계를 포함하는 것을 특징으로 하는 SOI 디바이스 제조방법.
  8. 제7항에 있어서,
    상기 단결정 실리콘 기판(24)에 웰 영역(37)을 이온 주입하는 단계를 더 포함하며, 여기서 상기 애노드 영역과 상기 캐소드 영역이 형성되는 것을 특징으로 하는 SOI 디바이스 제조방법.
  9. 제7항에 있어서,
    상기 게이트 전극 재료(39)를 패터닝하는 단계는:
    상기 제 1 피처 사이즈를 갖는 스페이서를 얻기 위하여, 포토리소그래픽 패터닝 및 식각 공정을 이용하여 상기 게이트 전극 재료(39)를 패터닝하는 단계; 및
    상기 제 1 피쳐 사이즈를 감소시키기 위하여 상기 스페이서를 후속해서 등방성 식각하는 것을 포함하는 것을 특징으로 하는 SOI 디바이스 제조방법.
  10. 삭제
KR1020077028975A 2005-05-11 2006-04-19 Ｓｏｉ 디바이스 제조 방법 Expired - Fee Related KR101201489B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/127,329 2005-05-11
US11/127,329 US7361534B2 (en) 2005-05-11 2005-05-11 Method for fabricating SOI device
PCT/US2006/014626 WO2006124182A1 (en) 2005-05-11 2006-04-19 Method for fabricating soi device

Publications (2)

Publication Number Publication Date
KR20080011227A KR20080011227A (ko) 2008-01-31
KR101201489B1 true KR101201489B1 (ko) 2012-11-14

Family

ID=36716797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077028975A Expired - Fee Related KR101201489B1 (ko) 2005-05-11 2006-04-19 Ｓｏｉ 디바이스 제조 방법

Country Status (8)

Country Link
US (2) US7361534B2 (ko)
JP (1) JP5079687B2 (ko)
KR (1) KR101201489B1 (ko)
CN (1) CN100562988C (ko)
DE (2) DE112006004256A5 (ko)
GB (1) GB2440861B (ko)
TW (1) TWI390666B (ko)
WO (1) WO2006124182A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007004859A1 (de) * 2007-01-31 2008-08-14 Advanced Micro Devices, Inc., Sunnyvale SOI-Bauelement mit einer Substratdiode mit Prozess toleranter Konfiguration und Verfahren zur Herstellung des SOI-Bauelements
US7879663B2 (en) * 2007-03-08 2011-02-01 Freescale Semiconductor, Inc. Trench formation in a semiconductor material
US20080247101A1 (en) * 2007-04-09 2008-10-09 Advanced Micro Devices, Inc. Electronic device and method
DE102007052097B4 (de) * 2007-10-31 2010-10-28 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines SOI-Bauelements mit einer Substratdiode
US7875913B2 (en) * 2008-05-30 2011-01-25 Omnivision Technologies, Inc. Transistor with contact over gate active area
US8120110B2 (en) * 2008-08-08 2012-02-21 International Business Machines Corporation Semiconductor structure including a high performance FET and a high voltage FET on a SOI substrate
US8026131B2 (en) * 2008-12-23 2011-09-27 International Business Machines Corporation SOI radio frequency switch for reducing high frequency harmonics
US7999320B2 (en) * 2008-12-23 2011-08-16 International Business Machines Corporation SOI radio frequency switch with enhanced signal fidelity and electrical isolation
DE102008063403A1 (de) * 2008-12-31 2010-07-08 Advanced Micro Devices, Inc., Sunnyvale SOI-Bauelement mit einem vergrabenen isolierenden Material mit erhöhter Ätzwiderstandsfähigkeit
US8299537B2 (en) * 2009-02-11 2012-10-30 International Business Machines Corporation Semiconductor-on-insulator substrate and structure including multiple order radio frequency harmonic supressing region
EP2254148B1 (en) * 2009-05-18 2011-11-30 S.O.I.Tec Silicon on Insulator Technologies Fabrication process of a hybrid semiconductor substrate
US8048753B2 (en) * 2009-06-12 2011-11-01 Globalfoundries Inc. Charging protection device
DE102009031114B4 (de) * 2009-06-30 2011-07-07 Globalfoundries Dresden Module One LLC & CO. KG, 01109 Halbleiterelement, das in einem kristallinen Substratmaterial hergestellt ist und ein eingebettetes in-situ n-dotiertes Halbleitermaterial aufweist, und Verfahren zur Herstellung desselben
US7955940B2 (en) * 2009-09-01 2011-06-07 International Business Machines Corporation Silicon-on-insulator substrate with built-in substrate junction
JP5721147B2 (ja) * 2010-03-09 2015-05-20 大学共同利用機関法人 高エネルギー加速器研究機構 半導体装置及び半導体装置の製造方法
DE102011002877B4 (de) * 2011-01-19 2019-07-18 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung eines SOI-Halbleiterbauelements mit einer Substratdiode und einer Schichtdiode, die unter Anwendung einer gemeinsamen Wannenimplantationsmaske hergestellt sind
FR2985089B1 (fr) * 2011-12-27 2015-12-04 Commissariat Energie Atomique Transistor et procede de fabrication d'un transistor
KR20160058499A (ko) * 2014-11-17 2016-05-25 삼성전자주식회사 반도체 소자, 및 그 반도체 소자의 제조방법과 제조장치
US10446644B2 (en) * 2015-06-22 2019-10-15 Globalfoundries Inc. Device structures for a silicon-on-insulator substrate with a high-resistance handle wafer
US11600234B2 (en) 2015-10-15 2023-03-07 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and driving method thereof
CN105185816A (zh) * 2015-10-15 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2021035416A1 (zh) 2019-08-23 2021-03-04 京东方科技集团股份有限公司 显示装置及其制备方法
WO2021035529A1 (zh) 2019-08-27 2021-03-04 京东方科技集团股份有限公司 电子装置基板及其制作方法、电子装置
WO2021035405A1 (zh) 2019-08-23 2021-03-04 京东方科技集团股份有限公司 显示装置及其制造方法和驱动基板
US10418380B2 (en) 2017-07-31 2019-09-17 Globalfoundries Inc. High-voltage transistor device with thick gate insulation layers
US10699963B2 (en) * 2017-08-31 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure with isolation feature
US10115837B1 (en) * 2017-09-28 2018-10-30 Globalfoundries Singapore Pte. Ltd. Integrated circuits with solar cells and methods for producing the same
US10879106B2 (en) * 2018-02-21 2020-12-29 Texas Instruments Incorporated Apparatus with overlapping deep trench and shallow trench and method of fabricating the same with low defect density
KR102590996B1 (ko) * 2018-10-17 2023-10-17 삼성전자주식회사 반도체 장치
US11569482B2 (en) 2019-08-23 2023-01-31 Beijing Boe Technology Development Co., Ltd. Display panel and manufacturing method thereof, display device
EP4020447B1 (en) 2019-08-23 2024-03-27 BOE Technology Group Co., Ltd. Pixel circuit and driving method therefor, and display substrate and driving method therefor, and display device
US12266303B2 (en) 2019-08-23 2025-04-01 Boe Technology Group Co., Ltd. Display device and manufacturing method thereof
US11930664B2 (en) 2019-08-23 2024-03-12 Boe Technology Group Co., Ltd. Display device with transistors oriented in directions intersecting direction of driving transistor and manufacturing method thereof
CN116994527A (zh) 2019-08-23 2023-11-03 京东方科技集团股份有限公司 显示装置及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238860A (ja) 1998-02-19 1999-08-31 Hitachi Ltd 半導体集積回路装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6113662A (ja) * 1984-06-28 1986-01-21 Nippon Telegr & Teleph Corp <Ntt> 相補形ｍｉｓトランジスタ装置及びその製法
JPH0738413B2 (ja) * 1984-10-31 1995-04-26 富士通株式会社 半導体装置
JPH02102569A (ja) 1988-10-12 1990-04-16 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH0982814A (ja) * 1995-07-10 1997-03-28 Denso Corp 半導体集積回路装置及びその製造方法
JPH09115999A (ja) * 1995-10-23 1997-05-02 Denso Corp 半導体集積回路装置
US5847419A (en) * 1996-09-17 1998-12-08 Kabushiki Kaisha Toshiba Si-SiGe semiconductor device and method of fabricating the same
JP3415401B2 (ja) * 1997-08-28 2003-06-09 株式会社東芝 半導体集積回路装置及びその製造方法
US5869379A (en) * 1997-12-08 1999-02-09 Advanced Micro Devices, Inc. Method of forming air gap spacer for high performance MOSFETS'
TW426998B (en) * 1998-05-04 2001-03-21 United Microelectronics Corp Layer-stacked integrated circuit structure
KR100344220B1 (ko) * 1999-10-20 2002-07-19 삼성전자 주식회사 에스·오·아이(ｓｏｉ) 구조를 갖는 반도체 소자 및 그 제조방법
US6303414B1 (en) * 2000-07-12 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Method of forming PID protection diode for SOI wafer
KR100456526B1 (ko) * 2001-05-22 2004-11-09 삼성전자주식회사 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법
JP2003224264A (ja) * 2002-01-29 2003-08-08 Sony Corp 半導体装置及びその製造方法
US6835622B2 (en) * 2002-06-04 2004-12-28 Taiwan Semiconductor Manufacturing Co., Ltd Gate electrode doping method for forming semiconductor integrated circuit microelectronic fabrication with varying effective gate dielectric layer thicknesses
US6849530B2 (en) * 2002-07-31 2005-02-01 Advanced Micro Devices Method for semiconductor gate line dimension reduction
US6835662B1 (en) * 2003-07-14 2004-12-28 Advanced Micro Devices, Inc. Partially de-coupled core and periphery gate module process
JP3962729B2 (ja) * 2004-06-03 2007-08-22 株式会社東芝 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238860A (ja) 1998-02-19 1999-08-31 Hitachi Ltd 半導体集積回路装置およびその製造方法

Also Published As

Publication number Publication date
US7741164B2 (en) 2010-06-22
US20080138941A1 (en) 2008-06-12
JP5079687B2 (ja) 2012-11-21
US7361534B2 (en) 2008-04-22
GB2440861A (en) 2008-02-13
JP2008541446A (ja) 2008-11-20
GB0721841D0 (en) 2007-12-27
KR20080011227A (ko) 2008-01-31
US20060258110A1 (en) 2006-11-16
CN100562988C (zh) 2009-11-25
GB2440861B (en) 2010-06-16
DE112006004256A5 (de) 2013-04-25
TW200735263A (en) 2007-09-16
TWI390666B (zh) 2013-03-21
DE112006001169B4 (de) 2012-04-26
CN101180725A (zh) 2008-05-14
WO2006124182A1 (en) 2006-11-23
DE112006001169T5 (de) 2008-03-06

Similar Documents

Publication Publication Date Title
KR101201489B1 (ko) Ｓｏｉ 디바이스 제조 방법
US5736419A (en) Method of fabricating a raised source/drain MOSFET using self-aligned POCl3 for doping gate/source/drain regions
KR100282452B1 (ko) 반도체 소자 및 그의 제조 방법
US5777370A (en) Trench isolation of field effect transistors
US7986008B2 (en) SOI semiconductor components and methods for their fabrication
US7247569B2 (en) Ultra-thin Si MOSFET device structure and method of manufacture
US7670914B2 (en) Methods for fabricating multiple finger transistors
CN104025298A (zh) 用于形成etsoi电容器、二极管、电阻器和背栅接触部的方法和结构
KR20020011133A (ko) 상감 세공 접촉 및 게이트 공정으로 제조된 자기-정렬소스 및 드레인 확장부
US20220367198A1 (en) Semiconductor Device and Method
US6960514B2 (en) Pitcher-shaped active area for field effect transistor and method of forming same
JP2012507162A (ja) トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域
JP3205306B2 (ja) 半導体装置およびその製造方法
US6674128B1 (en) Semiconductor-on-insulator device with thermoelectric cooler on surface
US20090065817A1 (en) Dielectric spacer removal
KR20090020847A (ko) 스트레인드 채널을 갖는 모스 트랜지스터의 제조 방법 및그에 의해 제조된 모스 트랜지스터
KR100271265B1 (ko) 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법
US8329519B2 (en) Methods for fabricating a semiconductor device having decreased contact resistance
US7169676B1 (en) Semiconductor devices and methods for forming the same including contacting gate to source
US7465623B2 (en) Methods for fabricating a semiconductor device on an SOI substrate
US6538286B1 (en) Isolation structure and method for semiconductor device
US20080305613A1 (en) Method for fabricating an soi defined semiconductor device
KR19980034371A (ko) 듀얼 게이트 씨모스 소자 제조방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20071211

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110128

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20111227

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120828

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121108

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121109

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20161009