[go: up one dir, main page]

KR19980024765A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR19980024765A
KR19980024765A KR1019970047741A KR19970047741A KR19980024765A KR 19980024765 A KR19980024765 A KR 19980024765A KR 1019970047741 A KR1019970047741 A KR 1019970047741A KR 19970047741 A KR19970047741 A KR 19970047741A KR 19980024765 A KR19980024765 A KR 19980024765A
Authority
KR
South Korea
Prior art keywords
circuit
active matrix
signal
display device
line driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019970047741A
Other languages
English (en)
Other versions
KR100509661B1 (ko
Inventor
야스시 구보타
겐이찌 가토
준 고야마
Original Assignee
야마자키 순페이
한도타이 에네루기 겐쿠쇼(주)
쯔찌 하루오
샤프(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자키 순페이, 한도타이 에네루기 겐쿠쇼(주), 쯔찌 하루오, 샤프(주) filed Critical 야마자키 순페이
Publication of KR19980024765A publication Critical patent/KR19980024765A/ko
Application granted granted Critical
Publication of KR100509661B1 publication Critical patent/KR100509661B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 명세서에는 작은 진폭의 입력 신호를 반다들이고 레벨시프팅 회로를 외부에 부착할 필요가 없는 활성 매트릭스 액정 표시 장치가 개시되었다. 본 활성 매트릭스 액정 표시 장치는 제어 신호, 클록 신호, 시동 펄스 신호와 같은 여러 입력 신호를 증폭하고 이 증폭된 신호를 주변 구동 회로에 공급하기 위한 레벨시프팅 회로를 구비한다. 이들 주변 구동 회로는 활성 매트릭스 회로를 구동한다. 레벨시프팅 회로는 폴리실리콘 TFT를 포함하는 차동 증폭기로 구성된다. 이 증폭기는 아날로그 증폭기이다. 이 레벨시프팅 회로는 활성 매트릭스 회로 및 주변 구동 회로와 동일한 기판 상에 제조된다. 입력 신호의 진폭이 작은 경우에도, 레벨시프팅 회로가 양호하게 동작할 수 있다. 레벨시프팅 회로를 외부에 부착할 필요가 없기 때문에 비용을 절감할 수 있다.

Description

표시 장치
본 발명은 활성 매트릭스 액정 표시 장치(active matrix liquid crystal display device)와 같은 표시 장치에 관한 것으로서, 특히 구동 회로와 활성 매트릭스 회로를 구비한 기판을 포함하는 단일체(monilithic) 활성 매트릭스 액정 표시 장치에 관한 것이다.
도 2에 도시된 활성 매트릭스 장치는 교차하는 주사라인(201)과 신호라인(202)을 포함한다. 액정 물질(204)은 각 교차 지점에 픽셀로서 배치되어 있다. 각 픽셀은 스위칭 소자(203)를 구비한다. 펙셀에 관한 정보는 스위칭 소자를 턴온/턴오프하여 표시한다. 예를 들어, 액정 물질을 이러한 표시 장치에서 표시 매체로서 사용한다. 본 발명에서는, 스위칭 소자로서 세 단자, 즉 게이트, 소스, 드레인을 갖는 초박막 트랜지스터(TFT)을 사용한다.
본 명세서에서는, 매트릭스 구조에서 행(row)은 주사라인(게이트 라인)을 나타내는데, 이들은 서로 평행하게 뻗어있고 그 행에 있는 TFT의 게이트 전극과 연결되어 있다. 매트릭스 구조에서 열(column)은 신호라인(소스 라인)을 나타내는데, 이들은 서로 평행하게 뻗어있고 그 열에 있는 TFT의 소스(또는 드레인) 전극와 연결되어 있다. 주사라인을 구동하기 위한 회로를 주사라인 구동 회로라고 부른다. 신호라인을 구동하기 위한 회로를 신호라인 구동 회로라고 부른다. 초박막 트랜지스터는 TFT라고 부른다.
도 3a와 도 3b는 종래 기술의 활성 매트릭스 액정 표시 장치를 도시한다. 이 액정 표시 장치는 부정형 실리콘(amorphous silicon)으로 구성된 TFT를 사용하여 활성 매트릭스 회로를 구성한다. 주사라인 구동 회로와 신호라인 구동 회로는 각각 단일 결정 실리콘 기판을 사용한 집적 회로로 구성된다. 전형적으로, TAB 기술에 의해 단일결정 실리콘 구동 회로 IC(301)는 부정형 실리콘 TFT로 구성돈 활성 매트릭스 회로(302)의 외주 주변에 장착된다(도 3a). 한편, 단일결정 실리콘 구동 회로 IC 칩(303)은 COG(실리콘-온-유리) 기술에 의해 장착된다(도 3b).
종래 기술의 액정 표시 장치에는 다음과 같은 문제점이 있다. 먼저, 신뢰도에 문제가 있는데, 이는 주사라인 및 신호라인 구동 회로가 TAB 또는 와이어 본딩에 의해 활성 매트릭스 회로의 주사라인과 신호라인에 각각 연결되어 있기 때문이다.
예를 들어, 표시 장치를 비디오 그래픽스 어레이(VGA) 표준에 따라 구성하는 경우에, 1920개의 신호라인과 480개의 주사라인의 존재한다. 해상도가 증가함에 따라, 이들 숫자는 매년 증가하는 경향이다. 액정 표시 장치를 사용하여 비디오 카메라용이나 프로젝터용의 뷰파인터(viewfinder)를 제조하는 경우에, 전체 표시 장치를 소형으로 만들 필요가 있다. TAB을 사용하여 제조한 액정 표시 장치는 큰 공간을 필요로 하기 때문에 이러한 응용에는 적합하지 않다.
이러한 문제를 제거한 활성 매트릭스 액정 표시 장치를 제조하기 위해서 폴리실리콘을 사용하여 구성한 TFT가 개발되었다. 도 4는 이러한 장치를 도시하고 있는데, 이 장치에서는 절연 기판(400)이 유리등으로 구성되어 있다. 기판(400) 위에, 신호라인 구동 회로(401)와 주사라인 구동 회로(402)는 폴리실리콘 TFT로부터 구성되어 있고 이와 동시에 TFT로 활성 매트릭스 회로(403)가 구성되어 있다. 폴리실리콘 TFT는 고온 폴리실리콘 공정에 의해 제조될 수 있다. 즉, 고온 폴리실리콘 TFT는 1000℃ 이상의 온도에서 수정 기판상에 형성된다. 또한, 저온 폴리실리콘 TFT는 650℃ 이하의 저온 공정에 의해 유리 기판상에 형성된다.
부정형 실리콘 TFT의 가동성(mobility)은 약 0.5cm2/Vsec이다. 반면, 폴리실리콘 TFT의 가동성은 30cm2/Vsec 이상으로 설정할 수 있고, 따라서 MHz 단위 정도의 주파수를 갖는 신호로도 동작시킬 수 있다.
활성 매트릭스 액정 표시 장치의 구동에 디지털 구동 회로와 아날로그 구동 회로가 모두 사용가능하다. 디지털 회로는 아날로그 회로보다 더 많은 소자을 구비하므로, 폴리실리콘 TFT를 채용하는 경우에 아날로그 구동 회로를 사용하는 것이 일반적이다. 주사라인 구동 회로와 신호라인 구동 회로 중에는 시프트 레지스터(shift register)를 사용하는 유형이 있다. 다른 유형의 구동 회로에서는 디코더를 사용한다. 전술한 바와 같이 저온 폴리실리콘 TFT를 사용하는 구동 회로에는 다음과 같은 단점이 있다.
저온 폴리실리콘 TFT 공정은 단일결정 실리콘 트랜지스터보다 가동성이 작고 문턱값(threshold values)이 높다. 따라서, 1MHz 이상으로 구동되는 TFT를 사용하여 입력 영상 신호를 샘플링한다고 가정하면, 전원 전압을 예컨대 약 15~18V로 설정할 필요가 있다.
그러나, 액정 표시 장치의 구동 회로를 제어하기 위한 회로는 일반적으로 단일결정 실리콘을 사용한 집적회로로 구성된다. 동작 전압은 약 5V이다. 따라서, 출력 신호는 약 5V이다. 이 조건하에서는, 저온 폴리실리콘 TFT으로 구성된 구동 회로를 제어하는 것이 곤란하다.
최근, 단일결정 실리콘으로 구성된 IC를 구동하기 위한 전원 전압은 낮아지는 경향이다. 제어 회로의 전원 전압이 5V라면, 문턱값을 약 2V로 억제함으로써 도 5에 도시된 바와 같이 디지털로 동작하고 N채널 TFT(501, 502)와 P채널 TFT(503, 504)로 구성된 레벨시프팅 회로(level-shifting circuit)가 구성될 수 있다. 이 레벨시프팅 회로는 보통 저주파 CMOS 회로에 채용된다. 그러나, IC의 전원 전압이 3V인 경우에는, 문턱값이 1V 이하가 되지 않으면 전술한 레벨시프팅 회로를 더 낮은 주파수에서도 동작시키는 것이 곤란하다.
따라서, 도 6에 도시된 바와 같이, 전용의 단일결정 IC나 외부 부착 트랜지스터로 구성된 레벨시프팅 회로를 단일결정 실리콘으로 이루어진 제어 회로(605)와 신호라인 구동 회로(601) 및 주사라인 구동 회로(602) 사이에 삽입하여, 유리 등의 절연 기판(100) 상에 제조된 활성 매트릭스 회로(603)를 구동한다. 신호라인 구동 회로(601)는 기판(600) 상에 저온 폴리실리콘 TFT로부터 제조된다. 레벨시프팅 회로를 외부적으로 부착한 경우에는, 처리하는 신호가 증가함에 따라서 외부에 부착되는 레벨시프팅 회로의 개수도 늘어나게 된다. 이에 의해 비용이 증가하게 된다.
전술한 문제는 절연 기판; 스위칭 소자로서 TFT를 사용하는 활성 매트릭스 회로; 상기 활성 매트릭스 회로를 구동하기 위한 신호라인 구동 회로와 주사라인 구동 회로; 및 하나 이상의 차동 증폭기를 포함하는 활성 매트릭스 액정 표시 장치에 의해 해결된다. 활성 매트릭스 회로, 신호라인 구동 회로, 주사라인 구동 회로, 그리고 차동 증폭기는 모두 절연 기판상에 제조된다. 차동 증폭기는 TFT로 구성되고 한 쌍의 입력단자로 인입되는 비반전 및 반전 입력 신호를 증폭한다. 증폭된 신호는 신호라인 구동 회로 또는 주사라인 구동 회로로 보내진다.
본 발명의 특징에 따르면, 전술한 입력 신호의 진폭은 5V 미만이다.
본 발명의 다른 특징에 따르면, 전술한 차동 증폭기는 소스가 서로 연결된 TFT들로 구성된 차동 회로를 포함하고, 상전류원(constant-current source)이 상기 차동 회로에 연결된다.
본 발명의 다른 특징에 따르면, 전술한 차동 증폭기는 소스가 서로 연결된 TFT들로 구성된 차동 회로를 포함하는 아날로그 증폭기이다. 상기 차동 회로에는 상전류원이 연결되어 있다. 상기 차동 증폭기로부터의 출력 신호는 소스 접지형 차동 증폭기(source-grounded differential amplifier)에 의해 증폭된다.
본 발명의 다른 특징에 따르면, 전술한 차동 증폭기는 최대 공정 온도가 650℃ 이하인 저온 공정에 의해 제조된 저온 폴리실리콘 TFT를 포함한다.
전술한 구조에서, 상기 입력 신호는 주사라인 구동 회로와 신호라인 구동 회로를 제어하기 위한 제어 신호, 클록 신호 등을 의미한다. 각 주사라인 및 신호라인 구동 회로는 주소 시프트 레지스터나 디코더로 구성된다.
본 발명에 따른 활성 매트릭스 회로는 제어 신호, 클록 신호, 및 시동 펄스 신호와 같은 입력 신호를 증폭하기 위한 레벨시프팅 회로(level-shifting circuit)를 포함하는 주변 구동 회로에 의해 구동된다. 각 레벨시프팅 회로는 종래의 디지털 모드가 아닌 아날로그 모드에서 동작한다. 이들 레벨시프팅 회로는 활성 매트릭스 회로 및 주변 구동 회로와 동일한 기판상에 제조된다. 결과적으로, 액정 표시 장치로 입력되는 신호의 진폭이 작은 경우(즉, 제어 회로의 전원 전압이 5V 이하인 경우), 레벨시프팅 동작이 양호하게 수행될 수 있다. 도한, 레벨시프팅 회로를 외부에 부착할 필요가 없다. 따라서, 비용을 절감할 수 있다.
본 발명의 다른 목적 및 특징은 본 발명의 설명 중에 드러날 것이다.
도 1은 본 발명에 따른 액정 표시 장치의 블록도.
도 2는 TFT를 사용하는 활성 매트릭스 회로의 단면도.
도 3a와 도 3b는 부정형 실리콘 TFT를 사용하는 종래 기술의 활성 매트릭스 표시 장치의 평면도.
도 4는 폴리실리콘 TFT를 사용하는 종래 기술의 활성 매트릭스 표시 장치의 평면도.
도 5는 종래 기술의 레벨시프팅 회로의 회로도.
도 6은 종래 기술의 액정 표시 장치의 플록도.
도 7은 본 발명에 따른 액정 표시 장치에서 사용하는 차동 증폭기의 회로도.
도 8은 본 발명에 따른 액정 표시 장치에서 사용하는 다른 차동 증폭기의 회로도.
도 9a 내지 도 9d는 본 발명에 따라 액정 표시 장치를 제조하기 위한 저온 폴리실리콘 공정 단계를 나타내기 위한 단면도.
도 10a와 도 10b는 본 발명에 따라 액정 표시 장치를 제조하기 위한 다른 저온 폴리실리콘 공정 단계를 나타내기 위한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
100:절연 기판
101:신호라인 구동 신호
102:주사라인 구동 회로
103:활성 매트릭스 회로
104:신호라인 차동 증폭기
105:주사라인 차동 증폭기
106:외부 제어 회로
[실시예 1]
도 1을 참조하면, 본 발명에 따라 구동 회로를 구비한 활성 매트릭스 액정 표시 장치가 도시되어 있다. 이 액정 표시 장치는 절연 기판(100)을 포함하는데, 이 위에는 활성 매트릭스 회로(103), 신호라인 구동 회로(101), 주사라인 구동 회로(102), 신호라인 차동 증폭기(104), 그리고 주사라인 차동 증폭기(105)가 제조되어 있다. 신호라인 구동 회로(101)와 주사라인 구동 회로(102)는 활성 매트릭스 회로(103)를 구동한다. 신호라인 차동 증폭기(104)와 주사라인 차동 증폭기(105)는 구동 회로(101, 102) 사이에 위치한다.
외부 제어 회로(106)는 단일 결정 IC로 구성되고 신호라인 구동 회로(101)와 주사라인 구동 회로(102)를 구동하기 위한 신호를 생성한다. 이들 신호는 표시 장치로 공급된다. 일반적으로, 신호의 진폭은 액정 표시 장치 내부의 전원 전압보다 낮은 데, 이 전원 전압을 대략 3V 내지 5.5V이다.
도 7은 전술한 차동 증폭기의 예를 도시한다. 도시된 차동 증폭기는 그 소스가 서로 연결되어 상전류(constant current)로 동작하는 차동 회로를 형성하는 TFT를 포함한다. 따라서, 차동 회로의 하나 이상의 TFT는 항상 온(ON) 상태이고 아날로그 방식으로 동작한다. 결과적으로, 이 회로는 예컨대 입력 신호의 진폭이 약 3V 이하였던 지금까지보다 더 작은 입력 신호에도 대처할 수 있다. 이 차동 증폭기는 후술하는 바와 같이 동작한다.
도 7에서, 차동 회로는 N채널 TFT(702, 703)로 구성되어 있고, 구동 신호, 클록 신호, 시동 펄스와 같은 입력 신호의 비반전 및 반전 신호가 인가되는 한 쌍의 입력 단자(입력 1, 2)를 갖는다. 특히, 비반전 신호가 TFT(702)의 게이트(입력 1)로 인가되고 반전 신호가 TFT(703)의 게이트(입력 2)에 공급되면, TFT(702)의 게이트와 소스 사이의 전압은 증가하는 반면 TFT(703)의 게이트와 소스 사이의 전압은 감소한다.
TFT(702, 703)의 소스는 서로 연결되어 상전류원(701)으로 동작된다. TFT(703)를 통해 흐르는 전류는 TFT(702)를 통해 흐르는 전류의 증가분만큼 감소한다.
TFT(702, 703)의 드레인은 각각 전류 미러 회로(current mirrir circuist:705, 706)에 연결된다. 이들 드레인을 통해 흐르는 전류는 동일한 크기로 반전된다. 전류 미러 회로(706)의 출력은 전류 미러 회로(707)에 결합되어 마찬가지로 반전된다.
전류 미러 회로(705, 706)의 출력은 서로 연결되고, 직접 또는 버퍼를 통해 신호라인 구동 회로나 주사라인 구동 회로의 입력에 연결되어 있다. TFT(702)를 통해 흐르는 전류가 증가하면, 전류 미러 회로(705)를 통해 흐르는 전류는 증가하는 반면 전류 미러 회로(706)를 통해 흐르는 전류는 감소한다. 따라서, 전류 미러 회로(707)를 통해 흐르는 전류는 감소한다.
구동 회로의 입력 단자, 또는 전류 미러 회로(705, 707)의 출력에 연결된 버퍼의 입력 단자에 커패시턴스가 부착되어 있다. 이 커패시턴스는 전류 미러 회로(705, 706)를 통해 흐르는 전류 사이의 차이에 따라 충전된다. 결과적으로, 커패시턴스의 전위는 전원의 양극 단자(+)의 전위에 이르게 된다. TFT(702, 703)에 인가된 신호의 관계가 전술한 바와 반대인 경우에는, 반대의 동작이 일어나게 된다. 구동 회로의 입력 단자 또는 버퍼 회로의 입력 단자의 전위가 전원의 음극 단자(-)까지 감소하게 된다. 이러한 방식으로, 작은 진폭의 입력 신호로부터 구동 회로에 공급할 큰 진폭의 입력 신호를 형성할 수 있다. 본 실시예에서, 각 차동 회로는 N채널 TFT로 구성한다. 차동 회로는 P채널 TFT를 사용하여 구성할 수도 있다.
[실시예 2]
도 8을 참조하면, 차동 증폭기의 다른 실시예가 도시되어 있다. 차동 회로는 상전류원(801), TFT(803, 804), 그리고 전류 미러 회로(805)로부터 구성된다. 이 차동 회로는 상전류원(802)과 P채널 TFT(806)를 포함하는 소스 접지형 증폭기 회로와 결합된다. 이 차동 증폭기는 주파수 특성에 있어서는 차동 회로보다 못하다. 그러나, 더 큰 증폭비를 얻을 수 있다. 따라서, 이 증폭기는 입력 신호의 진폭이 작은 경우에 유용하다.
[실시예 3]
본 발명에 따라 단일체 활성 매트릭스 회로를 사용하여 액정 표시 장치를 제조하는방법을 도 9a-도 9d 및 도 10a-10b를 참조하여 기술한다. 이 방법은 저온 폴리실리콘 제조 공정이다. 도 9a-도 9d의 좌측에 차동 증폭기와 주변 구동 회로를 형성하는 TFT를 제조하기 위한 공정 시퀀스를 도시한다. 활성 매트릭스 회로를 구성하는 TFT를 제조하기 위한 공정 시퀀스는 도면의 우측에 도시한다.
먼저, 버퍼층(902)으로서 실리콘 산화물 박막을 1000~3000Å의 두께로 유리기판(901) 위에 형성한다. 이 실리콘 산화물 박막은 스퍼터링(sputtering)이나 플라즈마 CVD에 의해 산소 대기중에서 형성할 수 있다.
그리고 나서, 부정형 실리콘 박막을 플라즈마 CVD나 LPCVD에 의해 300~1500Å, 바람직하게는 300~1000Å의 두께로 형성한다. 이 부정형 박막은 500℃ 이상, 바람직하게는 500~600℃의 온도에서 열적으로 어닐링(thermal annealing) 되어 부정형 실리콘 박막을 결정화하거나 결정성을 강화한다. 열 어닐링을 이용한 결정화 단계 이후, 레이저 광을 이용한 광 어닐링(photo-annealing)을 수행함으로써 결정성을 보다 높일 수 있다. 더욱이, 일본 특허 공개공보 제6-244103호와 제6-244104호에 개시된 바와 같이, 열 어닐링을 이용한 결정화 단계 동안, 실리콘의 결정성을 높이기 위해 니켈과 같은 부재(또는 촉매 부재)를 첨가할 수 있다.
그리고 나서, 실리콘 박막을 에칭함으로써 구동 회로를 형성하는 P채널 TFT를 위한 활성층(903)의 아일랜드(islands), N채널 TFT를 위한 활성층(904)의 아일랜드, 그리고 매트릭스 회로를형성하는 픽셀 TFT를 위한 활성층(905)의 아일랜드를 형성한다. 더욱이, 산소 대기중에서 스퍼터링 공정에 의해 실리콘 산화물의 게이트 절연체 박막(906)을 500~2000Å의 두께로 형성한다. 게이트 절연체 박막은 플라즈마 CVD에 의해 형성할 수 있다. 실리콘 산화물 박막을 플라스마 CVD에 의해 형성한 경우에는, 가스 원료로 질소 산화물(N2O)을 사용하는 것이 바람직하다. 한 편, 산호(O2)와 모노실린(SiH4)을 채용할 수도 있다.게이트 절연체 박막을 형성한 후, 650℃ 이하에서 열 어닐링을 수행할 수 있다.
이어서, 박층(laminate)의 전체 표면을 스퍼터링 처리하여 2000~6000Å의 두깨를 갖는 알루미늄 층이 형성된다. 알루미늄은 이후의 열처리 단계에서 힐록(hillocks)이 생성되는 것을 방지하기 위해 실리콘, 스칸듐, 팔라듐, 또는 다른 물질을 포함할 수 있다. 이 알루미늄 층은 에칭되어 게이트 전극(907, 908, 909)을 형성한다.(도 9a).
그리고 나서, 알루미늄 층을 양극 처리(anodize)하여 그 표면에 알루미늄 산화물(910, 911, 912)을 형성한다. 이들 알루미늄 영역은 절연체로서 기능한다(도 9b).
그리고 나서, P채널 TFT의 활성층(903)을 덮는 포토레지스트 마스크(photoresist mask:913)가 형성된다. 도핑 기체로서 포스핀(phosphine)을 사용한 이온 도핑에 의해 인광 이온(phosphorus ions)이 인입된다. 그 분량은 1×1012내지 5×1013atoms/cm3이다. 결과적으로, 강하게 도핑된 (heavily doped) N형 영역, 즉 소스(914)와 드레인(915)이 형성된다(도 9c).
그리고 나서, N채널 TFT를 위한 활성층(904)과 P채널 TFT를 위한 활성층(905)을 덮는 포토레지스트 마스크(916)가 형성된다. 도핑 기체로서 디보론(diborane)을 사용한 이온 도핑에 의해 붕소 이온이 인입된다. 그 분량은 5×1014내지 8×1016atoms/cm2이다. 결과적으로, P형 영역(917)이 형성된다. 전술한 도핑 단계에 의해, 강하게 도핑된 N형 영역[소스(914), 드레인(915)]과 강하게 도핑된 P형 영역[소스와 드레인(917)]이 형성된다(도 9d).
그리고 나서, 박층을 450~850℃에서 0.5~3시간동안 열 어닐링하여 도핑동안 발생한 손상을 수선한다. 이러한 방식으로, 불순물이 여기된다. 동시에, 실리콘의 결정성을 복구한다. 그리고 나서, 플라스자 CVD에 의해 3000~6000Å의 두께를 갖는 실리콘 산화물 박막을 전체 표면 위에 층간 유전체(interlayer dielectric:918)로서 형성된다. 이는 실리콘 질화물 박막(silicon nitride film), 또는 실리콘 산화물층과 실리콘 질화물층의 다층 박막일 수 있다. 층간 유전체(918)는 습식 에칭 공정 또는 건식 에칭 공정에 의해 에칭되어 소스/드레인 영역에 접촉 홀(contact holes)을 형성한다.
그리고 나서, 알루미늄 박막, 또는 티타늄과 알루미늄의 다층 박막의 스퍼터링 기법에 의해 2000~6000Å의 두께로 형성된다. 이 박막을 에칭하여 주변 회로를 위한 전극/접속부(919, 920, 921) 및 픽셀 TFT를 위한 픽셀/접속부(922, 923)를 구성한다(도 10a).
이어서, 플라즈마 CVD에 의해 1000~3000Å의 두께를 갖는 비활성화 박막(passivation film)으로서 실리콘 질화물 박막(924)을 형성한다. 이 실리콘 질화물 박막을 에칭하여 픽셀 TFT의 전극(923)으로 연장되는 접촉 홀을 형성한다. 스퍼터링에 의해 500~1000Å의 두께를 갖는 ITO(인듐-틴 산화물) 박막을 형성한다. 마지막으로, ITO 박막을 에칭하여 픽셀 전극(925)을 형성한다. 이러한 방식으로 650℃ 이하의 열 어닐링 하에서 차동 증폭기 회로, 주변 구동 회로, 그리고 활성 매트릭스 회로를 동일한 회로 상에 동시에 형성할 수 있다(도 10b).
전술한 바와 같이, 본 발명에 따른 액정 표시 장치에서는 폴리실리콘 TFT로 구성된 아날로그 차동 증폭기가, 활성 매트릭스 회로 및 이 활성 매트릭스 회로를 구동하기 위한 주변 구동 회로와 동일한 기판상에 형성된다. 입력 신호의 진폭이 5V 이하인 경우, 레벨시프팅 동작이 양호하게 동작한다. 레벨시프팅 회로를 외부에 부착할 필요는 없다. 따라서, 구성 요소의 개수와 비용을 감소시킬 수 있다.
본 발명을 바람직한 실시예를 참조하여 설명하였으나, 본 발명의 범위는 이러한 실시예에 제한되지 않는다. 첨부하는 특허 청구의 범위의 범위 내에서 많은 변형이 이루어 질 수 있다.
본 발명에 따르면, 전술한 종래의 기술의 문제점을 해결할 수 있다.
본 발명에 따르면, 레벨시프팅 회로를 외부에 부착할 필요가 없게 되어 비용을 절감할 수 있다.

Claims (11)

  1. 초박막 트랜지스터(TFT)를 스위칭 소자로서 사용하고 절연 기판 상에 형성된 활성 매트릭스 회로와;
    상기 절연 기판 상에 형성되어 있고 상기 활성 매트릭스 회로를 구동하기 위한 신호라인 구동 회로와 주사라인 구동 회로; 및
    한 쌍의 입력단자(a pair of input terminals)에서 인입되는 비반전 및 반전 입력 신호를 증폭하고 이 증폭된 신호를 상기 신호라인 구동 회로 또는 상기 주사라인 구동 회로로 전달하는 상기 절연 기판 상에 형성되고 TFT로 구성되는 하나 이상의 차동 증폭기를 포함하는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서, 상기 입력 신호는 5V 미만의 진폭을 갖는 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서, 상기 차동 증폭기는 소스가 서로 연결된 TFT들로 구성된 차동 회로를 포함하고, 상전류원(constant-current source)이 상기 차동 회로에 연결된 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서,
    (A) 상기 차동 증폭기는 소스가 서로 연결된 TFT들로 구성된 차동 회로를 포함하는 아날로그 증폭기이고;
    (B) 상기 차동 회로에는 상전류원이 연결되어 있으며;
    (C) 소스 접지형 차동 증폭기(source-grounded differential amplifier)가 상기 차동 증폭기로부터의 출력 신호를 증폭하는 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서, 상기 차동 증폭기는 최대 공정 온도가 650℃ 이하인 저온 공정에 의해 제조된 저온 폴리실리콘 TFT를 포함하는 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서, 상기 장치는 활성 매트릭스 액정 장치인 것을 특징으로 하는 표시 장치.
  7. 기판 상에 형성된 복수의 제의 초박막 트랜지스터를 포함하는 활성 매트릭스 회로와;
    상기 기판 상에 형성된 제2의 폴리실리콘 초박막 트랜지스터를 포함하고 상기 활성 매트릭스 회로를 구동하기 위한 신호라인 구동 회로와 주사라인 구동 회로와;
    상기 신호라인 구동 회로 및 상기 주사라인 구동 회로를 구동하기 위한 신호를 생성하는 단일결정 반도체 집적 회로; 및
    상기 집적 회로로부터의 신호를 증폭하고 상기 증폭 신호를 상기 신호라인 구동 회로와, 상기 주사라인 구동 회로 중의 적어도 어느 하나에 공급하기 위한 아날로그 증폭 회로를 포함하고,
    상기 증폭 회로는 제3의 폴리실리콘 초박막 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서, 상기 제2 및 제3의 폴리실리콘 초박막 트랜지스터는 사실상 동일한 구조를 갖는 것을 특징으로 하는 표시 장치.
  9. 제7항에 있어서, 상기 아날로그 증폭 회로는 차동 증폭기를 포함하는 것을 특징으로 하는 표시 장치.
  10. 기판 상에 형성된 복수의 제1의 초박막 트랜지스터를 포함하는 활성 매트릭스 회로와;
    상기 기판 상에 형성된 제2초박막 트랜지스터를 포함하고 상기 활성 매트릭스 회로를 구동하기 위한 신호라인 구동 회로와 주사라인 구동 회로와;
    하나 이상의 차동 회로와 하나 이상의 전류 미러 회로(current mirror circuit)를 포함하고 상기 신호라인 구동 회로와 상기 주사라인 구동 회로의 어느 하나에 동작상 연결된(operationally connected) 하나 이상의 차동 증폭기를 포함하고,
    상기 차동 회로와 상기 전류 미러 회로 각각은 상기 기판 상에 형성된 제3의 초박막 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
  11. 제10항에 있어서, 상기 제1, 제2 및 제3의 초박막 트랜지스터는 다결정 채널을 구비한 것을 특징으로 하는 표시 장치.
KR1019970047741A 1996-09-20 1997-09-19 표시장치 Expired - Fee Related KR100509661B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-271614 1996-09-20
JP27161496A JP3483714B2 (ja) 1996-09-20 1996-09-20 アクティブマトリクス型液晶表示装置

Publications (2)

Publication Number Publication Date
KR19980024765A true KR19980024765A (ko) 1998-07-06
KR100509661B1 KR100509661B1 (ko) 2005-10-28

Family

ID=17502534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970047741A Expired - Fee Related KR100509661B1 (ko) 1996-09-20 1997-09-19 표시장치

Country Status (3)

Country Link
US (1) US6300927B1 (ko)
JP (1) JP3483714B2 (ko)
KR (1) KR100509661B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8678958B2 (en) 2004-02-26 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Sports implement, amusement tool, and training tool

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3646650B2 (ja) * 1998-01-09 2005-05-11 株式会社日立製作所 液晶表示装置
JP5106564B2 (ja) * 1998-05-16 2012-12-26 株式会社半導体エネルギー研究所 半導体表示装置の作製方法
JP4016163B2 (ja) * 1998-08-31 2007-12-05 ソニー株式会社 液晶表示装置およびそのデータ線駆動回路
US7317438B2 (en) * 1998-10-30 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof, and head mounted display
JP3858486B2 (ja) * 1998-11-26 2006-12-13 セイコーエプソン株式会社 シフトレジスタ回路、電気光学装置および電子機器
JP2006031032A (ja) * 1999-01-08 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動回路
JP4637315B2 (ja) 1999-02-24 2011-02-23 株式会社半導体エネルギー研究所 表示装置
US7193594B1 (en) 1999-03-18 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US7145536B1 (en) 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6952194B1 (en) * 1999-03-31 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP3588007B2 (ja) 1999-05-14 2004-11-10 シャープ株式会社 双方向シフトレジスタ、および、それを用いた画像表示装置
US6771239B1 (en) * 1999-05-17 2004-08-03 Seiko Epson Corporation Method for manufacturing an active matrix substrate
JP2001274676A (ja) * 2000-01-19 2001-10-05 Sharp Corp レベルシフト回路および画像表示装置
JP3632840B2 (ja) 2000-02-28 2005-03-23 シャープ株式会社 プリチャージ回路およびそれを用いた画像表示装置
JP4416901B2 (ja) * 2000-03-14 2010-02-17 株式会社半導体エネルギー研究所 レベルシフタ
JP4161511B2 (ja) 2000-04-05 2008-10-08 ソニー株式会社 表示装置およびその駆動方法並びに携帯端末
JP2001356741A (ja) * 2000-06-14 2001-12-26 Sanyo Electric Co Ltd レベルシフタ及びそれを用いたアクティブマトリクス型表示装置
US6731273B2 (en) 2000-06-27 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Level shifter
US7385579B2 (en) 2000-09-29 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
JP3743505B2 (ja) 2001-06-15 2006-02-08 セイコーエプソン株式会社 ライン駆動回路、電気光学装置及び表示装置
TWI351566B (en) 2003-01-15 2011-11-01 Semiconductor Energy Lab Liquid crystal display device
JP4152797B2 (ja) * 2003-04-14 2008-09-17 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
TW595002B (en) * 2003-04-16 2004-06-21 Au Optronics Corp Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
TWI270042B (en) * 2003-10-24 2007-01-01 Au Optronics Corp Clock signal amplifying method and driving stage for LCD driving circuit
JP4207858B2 (ja) 2004-07-05 2009-01-14 セイコーエプソン株式会社 半導体装置、表示装置及び電子機器
KR101039027B1 (ko) 2004-12-13 2011-06-07 삼성전자주식회사 레벨 시프터 및 이를 포함하는 표시 장치
US20090231312A1 (en) * 2005-08-30 2009-09-17 Yohsuke Fujikawa Device substrate and liquid crystal panel
US7443202B2 (en) * 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
JP2009003436A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 液晶表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276484A (ja) * 1985-05-31 1986-12-06 Citizen Watch Co Ltd 液晶テレビ受信装置
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JPH0545668A (ja) * 1991-08-09 1993-02-26 Sanyo Electric Co Ltd 液晶表示装置
GB9314849D0 (en) * 1993-07-16 1993-09-01 Philips Electronics Uk Ltd Electronic devices
US5734366A (en) * 1993-12-09 1998-03-31 Sharp Kabushiki Kaisha Signal amplifier, signal amplifier circuit, signal line drive circuit and image display device
JP3489162B2 (ja) * 1993-12-16 2004-01-19 セイコーエプソン株式会社 薄膜トランジスタ回路及び液晶表示装置
JP3442449B2 (ja) * 1993-12-25 2003-09-02 株式会社半導体エネルギー研究所 表示装置及びその駆動回路
KR0151195B1 (ko) * 1994-09-13 1998-10-01 문정환 박막 트랜지스터의 구조 및 제조방법
US5818068A (en) * 1994-09-22 1998-10-06 Sharp Kabushiki Kaisha Thin film transistor circuit and an active matrix type display device
JPH08114817A (ja) * 1994-10-14 1996-05-07 Toshiba Corp 液晶表示装置
JP3537569B2 (ja) * 1995-02-27 2004-06-14 松下電器産業株式会社 差動増幅装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8678958B2 (en) 2004-02-26 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Sports implement, amusement tool, and training tool

Also Published As

Publication number Publication date
US6300927B1 (en) 2001-10-09
KR100509661B1 (ko) 2005-10-28
JPH1096958A (ja) 1998-04-14
JP3483714B2 (ja) 2004-01-06

Similar Documents

Publication Publication Date Title
KR100509661B1 (ko) 표시장치
KR100303899B1 (ko) 매트릭스형 액정 디스플레이 장치
USRE41215E1 (en) Semiconductor device
JP3402400B2 (ja) 半導体集積回路の作製方法
US9035314B2 (en) Method for manufacturing an electrooptical device
KR100841904B1 (ko) 레벨 시프터
KR100800980B1 (ko) 반도체 표시 장치 및 반도체 표시 장치의 구동 방법
US20050012703A1 (en) Thin film transistor circuit and semiconductor display device using the same
US7375668B2 (en) Digital driver and display device
US7079121B2 (en) Driving circuit of liquid crystal display device
JP2013047852A (ja) 液晶表示装置
JP3514002B2 (ja) 表示駆動装置
JP2000039628A (ja) 半導体表示装置
US6710761B2 (en) Display device and a driver circuit thereof
US6940483B2 (en) Method for driving display device having digital memory for each pixel
JP4674939B2 (ja) 駆動回路、表示装置、電子機器
JP4083493B2 (ja) 表示装置及び当該表示装置を具備する電子機器
JP2001296843A (ja) 半導体表示装置及び半導体表示装置の駆動方法
JP2004064528A6 (ja) 半導体装置
JPH08220505A (ja) 液晶表示装置
JP2003058124A (ja) 表示装置の駆動方法及び表示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970919

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020919

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970919

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20041004

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050616

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050816

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050817

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080725

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090807

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100811

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110718

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120719

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120719

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130722

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140722

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20150716

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170705