JPH08114817A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH08114817A JPH08114817A JP24820394A JP24820394A JPH08114817A JP H08114817 A JPH08114817 A JP H08114817A JP 24820394 A JP24820394 A JP 24820394A JP 24820394 A JP24820394 A JP 24820394A JP H08114817 A JPH08114817 A JP H08114817A
- Authority
- JP
- Japan
- Prior art keywords
- line
- drive circuit
- liquid crystal
- thin film
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
- Shift Register Type Memory (AREA)
Abstract
(57)【要約】
【目的】 ＴＦＴを用いる駆動回路一体型の液晶表示装
置において、駆動回路におけるノイズの発生を防止する
事により、アナログスイッチにおけるリーク電流の発生
を防止し、乱れを生じる事の無い良質の画像表示を得
る。 【構成】 液晶表示装置１５の信号線駆動回路１７の電
源線２６、２７と接地線２８との間に第１及び第２の線
間容量３１ａ〜３１ｄ、３２ａ〜３２ｄを分布して設
け、シフトレジスタ２１ａ〜２１ｄ及びバッファ２２ａ
〜２２ｄでのノイズを除去し、アナログスイッチ２５ａ
〜２５ｄにおけるリーク電流の発生を防止し、表示画像
の画質向上を図る。
置において、駆動回路におけるノイズの発生を防止する
事により、アナログスイッチにおけるリーク電流の発生
を防止し、乱れを生じる事の無い良質の画像表示を得
る。 【構成】 液晶表示装置１５の信号線駆動回路１７の電
源線２６、２７と接地線２８との間に第１及び第２の線
間容量３１ａ〜３１ｄ、３２ａ〜３２ｄを分布して設
け、シフトレジスタ２１ａ〜２１ｄ及びバッファ２２ａ
〜２２ｄでのノイズを除去し、アナログスイッチ２５ａ
〜２５ｄにおけるリーク電流の発生を防止し、表示画像
の画質向上を図る。
Description
【０００１】
【産業上の利用分野】本発明は、基板間に液晶層が保持
されて成る液晶表示装置に係り、特に各表示画素を薄膜
トランジスタ（以下ＴＦＴと略称する。）にて表示制御
する液晶表示装置に関する。
されて成る液晶表示装置に係り、特に各表示画素を薄膜
トランジスタ（以下ＴＦＴと略称する。）にて表示制御
する液晶表示装置に関する。
【０００２】
【従来の技術】従来、高機能、高精細を得るため、ＴＦ
Ｔを用いマトリクス状に配置された表示画素の表示制御
を行うアクティブマトリクス型の液晶表示装置にあって
は、ＩＣ等の部品点数を減らすと共に、各走査線や信号
線とＴＦＴとの配線作業を無くすため、画素部のスイッ
チング素子であるＴＦＴと同一基板上に、スイッチング
素子を駆動する信号線駆動回路及び走査線駆動回路を設
け、更にこれ等駆動回路及びその配線を画素部のスイッ
チング素子と同一プロセスで作成していた。
Ｔを用いマトリクス状に配置された表示画素の表示制御
を行うアクティブマトリクス型の液晶表示装置にあって
は、ＩＣ等の部品点数を減らすと共に、各走査線や信号
線とＴＦＴとの配線作業を無くすため、画素部のスイッ
チング素子であるＴＦＴと同一基板上に、スイッチング
素子を駆動する信号線駆動回路及び走査線駆動回路を設
け、更にこれ等駆動回路及びその配線を画素部のスイッ
チング素子と同一プロセスで作成していた。
【０００３】
【発明が解決しようとする課題】一般にＴＦＴを用い同
一基板上に駆動回路を一体的に形成した液晶表示装置に
あっては、駆動回路を駆動するため、数ＭＨｚ、数十ｋ
Ｈｚ、数十Ｈｚの数種類の周波数のクロックと、表示用
のアナログ信号とが入力されている。そのため駆動回路
部でノイズが発生するとそれが表示用信号電圧にのり、
表示画像にその影響が現れ、画像が乱れて画質を低下さ
せるといった問題を生じていた。
一基板上に駆動回路を一体的に形成した液晶表示装置に
あっては、駆動回路を駆動するため、数ＭＨｚ、数十ｋ
Ｈｚ、数十Ｈｚの数種類の周波数のクロックと、表示用
のアナログ信号とが入力されている。そのため駆動回路
部でノイズが発生するとそれが表示用信号電圧にのり、
表示画像にその影響が現れ、画像が乱れて画質を低下さ
せるといった問題を生じていた。
【０００４】具体的には、図７に示す信号線駆動回路１
には、正、逆約８ＭＨｚのクロック４、６が入力され、
シフトレジスタ７ａ〜７ｄによりスイッチング部８にシ
フトパルスを送っている。
には、正、逆約８ＭＨｚのクロック４、６が入力され、
シフトレジスタ７ａ〜７ｄによりスイッチング部８にシ
フトパルスを送っている。
【０００５】即ち、シフトレジスタ７ａ〜７ｄの出力
は、バッファ１０ａ〜１０ｄを通り、その段のアナログ
スイッチ８ａ〜８ｄのゲートに接続されている。そして
シフトパルスがその段に来たとき、アナログスイッチ８
ａ〜８ｄのゲートがＨｉｇｈと成り、ビデオ信号線１１
をサンプリングして、補助容量１２ａ〜１２ｄに充電
し、その電圧を信号線１３ａ〜１３ｄに送っている。
は、バッファ１０ａ〜１０ｄを通り、その段のアナログ
スイッチ８ａ〜８ｄのゲートに接続されている。そして
シフトパルスがその段に来たとき、アナログスイッチ８
ａ〜８ｄのゲートがＨｉｇｈと成り、ビデオ信号線１１
をサンプリングして、補助容量１２ａ〜１２ｄに充電
し、その電圧を信号線１３ａ〜１３ｄに送っている。
【０００６】このためシフトレジスタ７ａ〜７ｄもしく
はバッファ１０ａ〜１０ｄでクロックのノイズが発生す
ると、アナログスイッチ８ａ〜８ｄのゲートにノイズが
入る事となり、電圧を保持すべき時にリーク電流が発生
してしまい、画素電圧を保持出来ず、画像が乱れ、表示
特性が劣化されるという問題を生じていた。
はバッファ１０ａ〜１０ｄでクロックのノイズが発生す
ると、アナログスイッチ８ａ〜８ｄのゲートにノイズが
入る事となり、電圧を保持すべき時にリーク電流が発生
してしまい、画素電圧を保持出来ず、画像が乱れ、表示
特性が劣化されるという問題を生じていた。
【０００７】この様な現象は、走査線駆動回路において
も信号線駆動回路に比し影響は小さいものの同様とされ
ていた。
も信号線駆動回路に比し影響は小さいものの同様とされ
ていた。
【０００８】そこで本発明は上記課題を除去するもの
で、駆動回路にてノイズの発生によるリーク電流の発生
を防止し、画像の乱れを生じる事無く、良質の画像表示
を得る事ができる液晶表示装置を提供する事を目的とす
る。
で、駆動回路にてノイズの発生によるリーク電流の発生
を防止し、画像の乱れを生じる事無く、良質の画像表示
を得る事ができる液晶表示装置を提供する事を目的とす
る。
【０００９】
【課題を解決するための手段】本発明は上記課題を解決
するための第１の手段として、二次元マトリクス状に配
置される薄膜トランジスタと、この薄膜トランジスタに
接続される画素電極と、前記薄膜トランジスタを駆動し
前記画素電極に映像信号を供給する信号線駆動回路と，
前記薄膜トランジスタに走査信号を供給する走査線駆動
回路と、前記信号線駆動回路及び前記走査線駆動回路の
少なくともいずれか一方の電源線及び接地線の間に設け
られる線間容量とを設けたものである。
するための第１の手段として、二次元マトリクス状に配
置される薄膜トランジスタと、この薄膜トランジスタに
接続される画素電極と、前記薄膜トランジスタを駆動し
前記画素電極に映像信号を供給する信号線駆動回路と，
前記薄膜トランジスタに走査信号を供給する走査線駆動
回路と、前記信号線駆動回路及び前記走査線駆動回路の
少なくともいずれか一方の電源線及び接地線の間に設け
られる線間容量とを設けたものである。
【００１０】また上記課題を解決するための第２の手段
として、二次元マトリクス状に配置される薄膜トランジ
スタと、この薄膜トランジスタに接続される画素電極
と、前記薄膜トランジスタを駆動し前記画素電極に映像
信号を供給する信号線駆動回路と，前記薄膜トランジス
タに走査信号を供給する走査線駆動回路と、前記信号線
駆動回路及び前記走査線駆動回路の少なくともいずれか
一方の電源線及び接地線の間に分布して設けられる複数
の線間容量とを設けたものである。
として、二次元マトリクス状に配置される薄膜トランジ
スタと、この薄膜トランジスタに接続される画素電極
と、前記薄膜トランジスタを駆動し前記画素電極に映像
信号を供給する信号線駆動回路と，前記薄膜トランジス
タに走査信号を供給する走査線駆動回路と、前記信号線
駆動回路及び前記走査線駆動回路の少なくともいずれか
一方の電源線及び接地線の間に分布して設けられる複数
の線間容量とを設けたものである。
【００１１】また上記課題を解決するための第３の手段
として上述の線間容量を１×１０-1 0 Ｆ／ｍ以上であ
り、且つ１×１０-5Ｆ／ｍ未満とするものである。
として上述の線間容量を１×１０-1 0 Ｆ／ｍ以上であ
り、且つ１×１０-5Ｆ／ｍ未満とするものである。
【００１２】
【作用】本発明によれば、駆動回路の電源線と接地線と
の間に線間容量を設ける事により、駆動回路におけるノ
イズの発生を防止し、リーク電流を防止する事により、
画像の乱れの無い良質の画像表示を得るものである。
の間に線間容量を設ける事により、駆動回路におけるノ
イズの発生を防止し、リーク電流を防止する事により、
画像の乱れの無い良質の画像表示を得るものである。
【００１３】
【実施例】以下、本発明の一実施例のアクティブマトリ
クス型液晶表示装置について図１乃至図５を参照して説
明する。このアクティブマトリクス型液晶表示装置１５
は、３板式のカラー液晶プロジェクタの各表示パネルと
して用いられるものであって、図１に示す様に、６４０
（横）×４８０（縦）の表示画素のそれぞれにスイッチ
ング素子として多結晶シリコンを主体としたＴＦＴ１４
が用いられて表示領域１６が構成され、更にこの表示領
域１６周辺には、多結晶シリコンを主体とした信号線駆
動回路１７、走査線駆動回路１８が一体的に形成されて
成っている。
クス型液晶表示装置について図１乃至図５を参照して説
明する。このアクティブマトリクス型液晶表示装置１５
は、３板式のカラー液晶プロジェクタの各表示パネルと
して用いられるものであって、図１に示す様に、６４０
（横）×４８０（縦）の表示画素のそれぞれにスイッチ
ング素子として多結晶シリコンを主体としたＴＦＴ１４
が用いられて表示領域１６が構成され、更にこの表示領
域１６周辺には、多結晶シリコンを主体とした信号線駆
動回路１７、走査線駆動回路１８が一体的に形成されて
成っている。
【００１４】更に信号線駆動回路１７は図２に示す様に
シフトレジスタ２１ａ〜２１ｄ、シフトレジスタ２１ａ
〜２１ｄからの出力により映像信号を保持するバッファ
２２ａ〜２２ｄにより構成され、その出力が補助容量１
９ａ〜１９ｄを有するアナログスイッチ２５ａ〜２５ｄ
に接続されている。
シフトレジスタ２１ａ〜２１ｄ、シフトレジスタ２１ａ
〜２１ｄからの出力により映像信号を保持するバッファ
２２ａ〜２２ｄにより構成され、その出力が補助容量１
９ａ〜１９ｄを有するアナログスイッチ２５ａ〜２５ｄ
に接続されている。
【００１５】ここで２３はクロックが正相の第１の走査
線、２４はクロックが逆相の第２の走査線であり、２
６、２７は第１及び第２の電源線、２８は接地線、３０
は、ビデオ信号線である。
線、２４はクロックが逆相の第２の走査線であり、２
６、２７は第１及び第２の電源線、２８は接地線、３０
は、ビデオ信号線である。
【００１６】そして第１の電源線２６と接地線２８との
間には、各シフトレジスタ２０ａ〜２０ｄ毎にノイズ防
止のための容量値２０ｐＦの第１の線間容量３１ａ〜３
１ｄが設けられ、第２の電源線２７と接地線２８との間
には、各バッファ２２ａ〜２２ｄ毎に容量値５０ｐＦの
第２の線間容量３２ａ〜３２ｄが夫々分布して設けられ
ている。
間には、各シフトレジスタ２０ａ〜２０ｄ毎にノイズ防
止のための容量値２０ｐＦの第１の線間容量３１ａ〜３
１ｄが設けられ、第２の電源線２７と接地線２８との間
には、各バッファ２２ａ〜２２ｄ毎に容量値５０ｐＦの
第２の線間容量３２ａ〜３２ｄが夫々分布して設けられ
ている。
【００１７】尚、第１の線間容量３１ａ〜３１ｄ及び第
２の線間容量３２ａ〜３２ｄは、第１の電源線２６と接
地線２８と電気的に接続された一対の電極間、及び第２
の電源線２７と接地線２８と電気的に接続された一対の
電極間のそれぞれに、比誘電率が６．７であるチッ化シ
リコン（ＳｉＮ）からなる幅０．２ｍｍの薄膜を介して
形成される容量である。
２の線間容量３２ａ〜３２ｄは、第１の電源線２６と接
地線２８と電気的に接続された一対の電極間、及び第２
の電源線２７と接地線２８と電気的に接続された一対の
電極間のそれぞれに、比誘電率が６．７であるチッ化シ
リコン（ＳｉＮ）からなる幅０．２ｍｍの薄膜を介して
形成される容量である。
【００１８】尚本説明にあっては、シフトレジスタ等は
４段分しか記載されないが、実際は、表示領域１６の横
方向の画素電極１１６の数と同等の６４０段を有してお
り、信号線駆動回路１７のクロックは約６ＭＨｚとされ
ている。
４段分しか記載されないが、実際は、表示領域１６の横
方向の画素電極１１６の数と同等の６４０段を有してお
り、信号線駆動回路１７のクロックは約６ＭＨｚとされ
ている。
【００１９】一方、図３に示す様に、画素電極基板１５
ａは、透明なガラス基板３３上に、信号線１７ａ〜１７
ｎと走査線１８ａ〜１８ｎとがマトリクス状に配置さ
れ、２本の走査線１８ａ〜１８ｎが１組として近接配置
される。一走査線１８ａと一信号線１７ａとの交点部に
は、ＴＦＴ１４ａを介してＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉ
ｎ−Ｏｘｉｄｅ）からなる第１の画素電極１１６ａが配
置され、他方の走査線１８ｂと信号線１７ａとの交点部
にも同様にＴＦＴ１４ｂを介してＩＴＯからなる第２の
画素電極１１６ｂが配置されている。
ａは、透明なガラス基板３３上に、信号線１７ａ〜１７
ｎと走査線１８ａ〜１８ｎとがマトリクス状に配置さ
れ、２本の走査線１８ａ〜１８ｎが１組として近接配置
される。一走査線１８ａと一信号線１７ａとの交点部に
は、ＴＦＴ１４ａを介してＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉ
ｎ−Ｏｘｉｄｅ）からなる第１の画素電極１１６ａが配
置され、他方の走査線１８ｂと信号線１７ａとの交点部
にも同様にＴＦＴ１４ｂを介してＩＴＯからなる第２の
画素電極１１６ｂが配置されている。
【００２０】また信号線１７に沿って隣接する第１及び
第２の画素電極１１６ａ、１１６ｂの走査線１８ａ、１
８ｂと対向する夫々の上側及び下側には、補助容量１９
ａ〜１９ｄを形成する補助容量線３６が走査線１８ａ、
１８ｂとほぼ平行に配置されている。尚３７ａはＴＦＴ
１４ａ、１４ｂのドレイン領域と信号線１７ａとを接続
するコンタクトホールである。
第２の画素電極１１６ａ、１１６ｂの走査線１８ａ、１
８ｂと対向する夫々の上側及び下側には、補助容量１９
ａ〜１９ｄを形成する補助容量線３６が走査線１８ａ、
１８ｂとほぼ平行に配置されている。尚３７ａはＴＦＴ
１４ａ、１４ｂのドレイン領域と信号線１７ａとを接続
するコンタクトホールである。
【００２１】そして上述の様に構成される画素電極基板
１５ａ及び、ガラス基板３９上にＩＴＯからなる対向電
極３８を有する対向電極基板１５ｂの表面に夫々ポリイ
ミドからなる配向膜４０、４１を成膜し、スペーサ４２
を介し、両電極基板１５ａ、１５ｂを接着剤（図示せ
ず）にて貼り合わせ、更に液晶組成物４４を注入し、液
晶表示装置１５を得る。
１５ａ及び、ガラス基板３９上にＩＴＯからなる対向電
極３８を有する対向電極基板１５ｂの表面に夫々ポリイ
ミドからなる配向膜４０、４１を成膜し、スペーサ４２
を介し、両電極基板１５ａ、１５ｂを接着剤（図示せ
ず）にて貼り合わせ、更に液晶組成物４４を注入し、液
晶表示装置１５を得る。
【００２２】この様に形成される液晶表示装置１５に
て、アナログスイッチ２５ａ〜２５ｄのゲート入力波形
を調べたところ、図５に示すようにノイズを生じる事が
無く、良好なビデオ信号を得られた。これに比し、従来
の液晶表示装置の信号線駆動回路１のアナログスイッチ
８ａ〜８ｄのゲート入力波形においては、図６に示すよ
うにクロックに同期して、２〜４Ｖの振幅のノイズが観
測され、ノイズ部分にてアナログスイッチ８ａ〜８ｄか
らのリーク信号により良好なビデオ信号を保持出来なく
なり、画質が著しく劣化された。
て、アナログスイッチ２５ａ〜２５ｄのゲート入力波形
を調べたところ、図５に示すようにノイズを生じる事が
無く、良好なビデオ信号を得られた。これに比し、従来
の液晶表示装置の信号線駆動回路１のアナログスイッチ
８ａ〜８ｄのゲート入力波形においては、図６に示すよ
うにクロックに同期して、２〜４Ｖの振幅のノイズが観
測され、ノイズ部分にてアナログスイッチ８ａ〜８ｄか
らのリーク信号により良好なビデオ信号を保持出来なく
なり、画質が著しく劣化された。
【００２３】この様に構成すれば、駆動回路一体型の液
晶表示装置であることから、使用する部品数及び配線作
業の低減を損なうことが無い上に、信号線駆動回路１７
の、電源線２６、２７と接地線２８との間にて第１の線
間容量３１ａ〜３１ｄ及び第２の線間容量３２ａ〜３２
ｄが分布して設けられている事から、２段階でノイズを
除去でき、信号線駆動回路１７でのノイズの発生を確実
に抑える事が出来る。従って、アナログスイッチ２５ａ
〜２５ｄでのリーク電流の発生が無くなり、表示画像に
乱れを生じることがなく、良質の表示画像を得る事が出
来る。
晶表示装置であることから、使用する部品数及び配線作
業の低減を損なうことが無い上に、信号線駆動回路１７
の、電源線２６、２７と接地線２８との間にて第１の線
間容量３１ａ〜３１ｄ及び第２の線間容量３２ａ〜３２
ｄが分布して設けられている事から、２段階でノイズを
除去でき、信号線駆動回路１７でのノイズの発生を確実
に抑える事が出来る。従って、アナログスイッチ２５ａ
〜２５ｄでのリーク電流の発生が無くなり、表示画像に
乱れを生じることがなく、良質の表示画像を得る事が出
来る。
【００２４】尚本発明は上記実施例に限られるものでな
く、その趣旨を変えない範囲での変更は可能であって、
例えば線間容量はいずれか１つの電源線と接地線との間
に接続されるのみであっても良いが、各電源線に夫々分
布して設ければ、各電源線にて発生されるノイズを全て
除去出来、より良好な画像を得られる。
く、その趣旨を変えない範囲での変更は可能であって、
例えば線間容量はいずれか１つの電源線と接地線との間
に接続されるのみであっても良いが、各電源線に夫々分
布して設ければ、各電源線にて発生されるノイズを全て
除去出来、より良好な画像を得られる。
【００２５】更に線間容量は走査線駆動回路或いは、信
号線駆動回路及び走査線駆動回路の両方の電源線と接地
線との間に設ける等しても良い。
号線駆動回路及び走査線駆動回路の両方の電源線と接地
線との間に設ける等しても良い。
【００２６】また、線間容量の大きさ等も任意である
が、１×１０-10 Ｆ／ｍ未満ではノイズ防止効果が得ら
れない一方、１×１０-5Ｆ／ｍ以上とするには、比誘電
率が８．０以上の薄膜によっても５ｍｍ以上の幅が必要
となると共に、これ以上のノイズ防止効果を必要としな
い事から、各駆動回路で用いられる数十ＭＨｚ〜数十Ｈ
ｚのノイズを除去するためには、１×１０-10 Ｆ／ｍ以
上１×１０-5Ｆ／ｍ未満であれば良い。
が、１×１０-10 Ｆ／ｍ未満ではノイズ防止効果が得ら
れない一方、１×１０-5Ｆ／ｍ以上とするには、比誘電
率が８．０以上の薄膜によっても５ｍｍ以上の幅が必要
となると共に、これ以上のノイズ防止効果を必要としな
い事から、各駆動回路で用いられる数十ＭＨｚ〜数十Ｈ
ｚのノイズを除去するためには、１×１０-10 Ｆ／ｍ以
上１×１０-5Ｆ／ｍ未満であれば良い。
【００２７】
【発明の効果】以上説明したように本発明によれば、Ｔ
ＦＴを用いた駆動回路一体型の液晶表示装置において、
駆動回路の電源線と接地線との間に線間容量を設ける事
により、駆動回路でのノイズの発生を防止し、スイッチ
ング部でのリーク電流の発生を防止出来る。
ＦＴを用いた駆動回路一体型の液晶表示装置において、
駆動回路の電源線と接地線との間に線間容量を設ける事
により、駆動回路でのノイズの発生を防止し、スイッチ
ング部でのリーク電流の発生を防止出来る。
【００２８】従って、駆動回路一体であることから部品
数及び配線作業の低減による低コスト化が損なわれるこ
と無く、画像表示時にあっては、ビデオ信号が乱れるこ
との無い良質の画像表示を得ることが出来る。
数及び配線作業の低減による低コスト化が損なわれるこ
と無く、画像表示時にあっては、ビデオ信号が乱れるこ
との無い良質の画像表示を得ることが出来る。
【図１】本発明の一実施例の液晶表示装置を示す等価回
路図である。
路図である。
【図２】本発明の一実施例の液晶表示装置を示す信号線
駆動回路図である。
駆動回路図である。
【図３】本発明の一実施例の液晶表示装置の画素電極基
板を示す概略平面図である。
板を示す概略平面図である。
【図４】本発明の一実施例の液晶表示装置の図３のＡ−
Ａ´線における概略断面図である。
Ａ´線における概略断面図である。
【図５】本発明の一実施例の液晶表示装置のアナログス
イッチにおけるゲート入力波形。
イッチにおけるゲート入力波形。
【図６】従来の装置のアナログスイッチにおけるゲート
入力波形。
入力波形。
【図７】従来の装置を示す信号線駆動回路図である。
１５…液晶表示装置 １５ａ…画素電極基板 １６…表示領域 １７…信号線駆動回路 １８…走査線駆動回路 ２６、２７…電源線 ２８…接地線 ３１ａ〜３１ｄ…第１の線間容量 ３２ａ〜３２ｄ…第２の線間容量
Claims (3)
- 【請求項１】 二次元マトリクス状に配置される薄膜ト
ランジスタと、この薄膜トランジスタに接続される画素
電極と、前記薄膜トランジスタを駆動し前記画素電極に
映像信号を供給する信号線駆動回路と，前記薄膜トラン
ジスタに走査信号を供給する走査線駆動回路と、前記信
号線駆動回路及び前記走査線駆動回路の少なくともいず
れか一方の電源線及び接地線の間に設けられる線間容量
とを備えた事を特徴とする液晶表示装置。 - 【請求項２】 二次元マトリクス状に配置される薄膜ト
ランジスタと、この薄膜トランジスタに接続される画素
電極と、前記薄膜トランジスタを駆動し前記画素電極に
映像信号を供給する信号線駆動回路と，前記薄膜トラン
ジスタに走査信号を供給する走査線駆動回路と、前記信
号線駆動回路及び前記走査線駆動回路の少なくともいず
れか一方の電源線及び接地線の間に分布して設けられる
複数の線間容量とを備えた事を特徴とする液晶表示装
置。 - 【請求項３】 線間容量が１×１０-10 Ｆ／ｍ以上であ
り、且つ１×１０-5Ｆ／ｍ未満である事を特徴とする請
求項１又は請求項２のいずれかに記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24820394A JPH08114817A (ja) | 1994-10-14 | 1994-10-14 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24820394A JPH08114817A (ja) | 1994-10-14 | 1994-10-14 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08114817A true JPH08114817A (ja) | 1996-05-07 |
Family
ID=17174733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24820394A Pending JPH08114817A (ja) | 1994-10-14 | 1994-10-14 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08114817A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980025065A (ko) * | 1996-09-27 | 1998-07-06 | 순페이 야마자끼 | 전기 광학 장치 및 그의 제조방법 |
| JP2002350809A (ja) * | 2001-05-30 | 2002-12-04 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| KR100509661B1 (ko) * | 1996-09-20 | 2005-10-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
| WO2007032313A1 (ja) * | 2005-09-16 | 2007-03-22 | Sharp Kabushiki Kaisha | 液晶表示装置およびこれを備えた電子機器 |
| JP2007108767A (ja) * | 1997-10-31 | 2007-04-26 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US7808690B2 (en) | 2008-01-09 | 2010-10-05 | Seiko Epson Corporation | Electro optical device and electronic apparatus |
| JP2013214071A (ja) * | 2005-03-08 | 2013-10-17 | Epson Imaging Devices Corp | 電気光学装置および電子機器 |
-
1994
- 1994-10-14 JP JP24820394A patent/JPH08114817A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100509661B1 (ko) * | 1996-09-20 | 2005-10-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
| KR19980025065A (ko) * | 1996-09-27 | 1998-07-06 | 순페이 야마자끼 | 전기 광학 장치 및 그의 제조방법 |
| JP2007108767A (ja) * | 1997-10-31 | 2007-04-26 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP4544239B2 (ja) * | 1997-10-31 | 2010-09-15 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2002350809A (ja) * | 2001-05-30 | 2002-12-04 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP4737870B2 (ja) * | 2001-05-30 | 2011-08-03 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| JP2013214071A (ja) * | 2005-03-08 | 2013-10-17 | Epson Imaging Devices Corp | 電気光学装置および電子機器 |
| WO2007032313A1 (ja) * | 2005-09-16 | 2007-03-22 | Sharp Kabushiki Kaisha | 液晶表示装置およびこれを備えた電子機器 |
| US7808690B2 (en) | 2008-01-09 | 2010-10-05 | Seiko Epson Corporation | Electro optical device and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0144450B1 (ko) | 액정표시장치 | |
| JP3109967B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR101540072B1 (ko) | 액정표시장치 | |
| JP2002040480A (ja) | 液晶表示装置 | |
| US6130654A (en) | Driving method of a liquid crystal display device | |
| JP4030178B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH08314409A (ja) | 液晶表示装置 | |
| JP3292520B2 (ja) | 液晶表示装置 | |
| KR100320665B1 (ko) | 액티브매트릭스형액정표시장치 | |
| JPH08114817A (ja) | 液晶表示装置 | |
| KR20030085477A (ko) | 액정표시장치 | |
| KR100476623B1 (ko) | 액정표시장치 | |
| US6670936B1 (en) | Liquid crystal display | |
| JP3213072B2 (ja) | 液晶表示装置 | |
| KR20000011952A (ko) | 액정디스플레이패널 | |
| JPH04318512A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JPH0643833A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH06138486A (ja) | 液晶表示装置及びその駆動方法 | |
| JP2860206B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH05216442A (ja) | 液晶表示装置 | |
| KR100218504B1 (ko) | 액정 표시 장치의 정전기 보호 회로 | |
| JPH1090712A (ja) | 液晶表示装置 | |
| JP3268287B2 (ja) | アクティブマトリクス型表示装置およびそれを用いた投射型表示装置 | |
| JPH11202362A (ja) | 液晶表示装置 | |
| JP3192291B2 (ja) | アクティブマトリクス型表示装置およびそれを用いた投射型表示装置 |