[go: up one dir, main page]

KR0144450B1 - 액정표시장치 - Google Patents

액정표시장치

Info

Publication number
KR0144450B1
KR0144450B1 KR1019920018218A KR920018218A KR0144450B1 KR 0144450 B1 KR0144450 B1 KR 0144450B1 KR 1019920018218 A KR1019920018218 A KR 1019920018218A KR 920018218 A KR920018218 A KR 920018218A KR 0144450 B1 KR0144450 B1 KR 0144450B1
Authority
KR
South Korea
Prior art keywords
voltage
capacitor line
cds
liquid crystal
cgs
Prior art date
Application number
KR1019920018218A
Other languages
English (en)
Other versions
KR930008495A (ko
Inventor
사토루 토미타
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR930008495A publication Critical patent/KR930008495A/ko
Application granted granted Critical
Publication of KR0144450B1 publication Critical patent/KR0144450B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Drilling And Boring (AREA)

Abstract

본 발명은 디스플레이 이미지에서 밝기의 불균일성과 깜박임의 발생을 방지시킨 고품질의 액정표시장치에 관한 것으로서,
주사펄스가 인가되는 다수개의 주사선과 극성이 제1차 표준전위와 반대로 주기적으로 변환되는 이미지신호전압이 인가되는 다수개의 신호선을 가진 매트릭스 배선; 트랜지스터 스위칭소자를 경유하여 매트릭스 배선의 각 교차점에 배치되어 있는 화소전극;
기억캐패시터선 그리고 화소전극과 상기 기억캐패시터선 사이에 형성되어 있는 기억캐패시터;
화소전극에 대향하여 배치된 대향전극;
대향전극과 화소전극 사이에 유지되어 있는 액정조성물 ; 그리고 기억 캐패시터선전압을 기억 캐패시터선에다 인가시키는 장치를 구성하고 있다.

Description

액정표시장치
제1도는 본 발명의 첫번째예에 따른 액티브매트릭스형 액정표시장치의 구조를 나타낸 도면,
제2도는 본 발명의 첫번째예에 따른 액티브매트릭스형 액정표시장치의 구조를 나타낸 도면,
제3도는 본 발명에 따른 액티브매트릭스형 액정표시장치구조의 등가회로도,
제4도는 본 발명에 따른 액티브매트릭스형 액정표시장치의 구동파형도,
제5도는 본 발명의 첫번째예에 따른 액티브매트릭스형 액정표시장치의 기억 캐패시터선전압 발생회로의 구조를 나타내는 도면,
제6도는 본 발명의 두번째예에 따른 액티브매트릭스형 액정표시장치의 구도파형도,
제7도는 본 발명의 두번째예에 따른 액티브매트릭스형 액정표시장치의 기억캐패시터 선전압발생회로의 구조를 나타내는 도면,
제8도는 본 발명의 세번째예에 따른 액티브매트릭스형 액정표시장치의 구동파형도,
제9도는 본 발명의 세번째예에 따른 액티브매트릭스형 액정표시장치의 기억캐패시터선 구동회로의 구조를 나타내는 도면,
제10도는 본 발명의 세번째예에 따른 액티브매트릭스형 액정표시장치의 구조를 나타내는 도면,
제11도는 종래형의 액정표시장치의 구조를 나타내는 등가회로도,
제12도는 종래형의 액정표시장치의 구동파형도이다.
* 도면의 주요 부분에 대한 부호의 설명
101:액정표시소자 103:주사선구동회로
105:신호선구동회로 107:대향전극구동회로
109:기억캐패시터선전압발생회로 111:액티브소자기판
113:대향기판 115:액정조성물
117,119:편광판 121:절연기판
123:신호선 125:주사선
127:TFT 소자 129:게이트전극
131:절연필름 133:액티브층
135:드레인전극 137:화소전극
139:소스전극 145:기억캐패시터
149:절연기판 153,155:액정캐패시터
본 발명은 액정표시장치에 관한 것으로서, 특히 스위칭 소자로서 박막트랜지스터(TFT : Thin Film Transistor)를 사용하는 액티브 매트릭스형 액정표시 장치에 관한 것이다.
최근에 액정표시장치는 그것의 두께가 얇고 그리고 소비전력이 작으므로 텔레비젼이나 그래픽 디스플레이용으로 사용되는 표시소자로서 많이 이용되고 있다.
상기한 액정표시장치중에 스위칭 소자로서 TFT를 사용하는 액티브매트릭스형 액정표시장치는 많은 수의 화소용으로 적합하다.
액티브매트릭스형 액정표시장치는 디스플레이 화면의 고화질화, 대형화 및 칼라화면화를 실현시킬 수 있는 것으로 기대된다.
그러므로, 이에 대한 여러가지의 연구개발이 진행되고 있고 그리고 일부분이 이미 실용단계에 놓여있다.
액티브매트릭스형 액정표시장치에서의 표시소자의 주요부품은 일반적으로 TFT와 같은 그러한 스위칭 액티브소자, 액티브소자에 연결된 화소전극, 화소전극과 함께 배치된 액티브소자 기판, 액티브소자 기판에 대향하여 배치되고 대향전극이 형성되어있는 대향 기판, 상기 기판들 사이에 있는 액정조성물, 그리고 상기 기판들의 외부 표면에 부착된 편광판으로 구성되어 있다.
제11도는 종래형의 액티브매트릭스형 액정표시장치의 한 화소부분의 등가회로를 나타내는 것이다.
하나의 N형 TFT스위칭소자(605)가 신호선(601)과 주사선(603)의 교차점에 배치되어있다.
상기 소자의 드레인 전극(D)(607)은 신호선(601)에 연결되고, 게이트 전극(G)(609)은 주사선(603)에 연결되어 있다.
대향전극(617)의 것과 유사하게 기억용량(Cs)(623)이 대향전극전압 발생회로(615)에 연결된 기억용량선(621)과 화소전극(613)사이에 형성되어 있다.
대향전극(617)은 극성이 이미지 신호전압(Vx)과 동기되는 표준전위(VT1)와 반대로 변환되는 대향 전극 전압(Vc)을 인가 받는다.
대향 전극전압(Vc)의 이러한 극성 변환때문에 직류전압을 대향 전극전압(Vc)으로 사용하는 경우와 비교해 볼때 이미지 신호전압(Vx)의 크기가 감소되게 된다.
그러나, 제12(d)도에 도시된 것과 같이 대향전극 전압(Vc)은 직류전압일 수도 있다.
제12도는 제11도에 도시된 종래형의 액티브매트릭스형 액정표시장치에 있는 한 화소의 각 구동파형을 나타내는 것이다.
제12도를 참조하여, 종래형의 액티브매트릭스형 액정표시장치의 작동에 대해 설명하기로 한다.
제12(a)도에 도시된 것과같이 주사펄스(VY)는 주사선(603)을 경유하여 TFT스위칭소자(605)의 게이트 전극(G)(609)에 인가되어 진다.
액정조성물(619)에 분해 되는 것을 방지시키기 위해 1프레임의 기간마다 극성이 표준전위(VT1)와 반대로 변환되는 이미지 신호전압(Vx)이 신호선(601)에 인가되어진다.
주사펄스(VY)가 TFT스위칭소자(605)의 게이트 전극(G)(609)에 인가되는 동안 이미지 신호전압(Vx)은 화소전극(613)으로 나타나고 그리고 화소전극(613)은 제12(b)도에 도시된 것과 같이 화소전극전위(Vs)를 유지한다.
그러므로, 1프레임기간(TF)동안 화소전극전위(Vs)와 대향전극전위(Vc) 사이의 전위차는 주부품으로 액정조성물(619)을 가지고 있는 액정 캐패시터(CLC)에서 유지되게 된다.
결과적으로, 액정조성물(619)은 자극되어서 디스플레이를 실행하게 된다.
한편, 대향전극전위(Vc)와 같은 전위로 설정되어 있는 기억 캐패시터 선전위와 화소전극전위(Vs)사이의 전위차는 기억캐패시터(Cs)(623)에서 유지되게 된다.
결과적으로, 액정 캐패시터(CLC)에 유지되어 있는 전위차의 시간에 대한 변화는 1프레임기간(TF)동안 디스플레이를 유지시키기위해 보상되어지게 된다.
그러나, 제11도에 도시된 것과 같이 TFT스위칭소자(605)의 소스전극(S)(611)과 게이트전극(G)(609)사이에 기생용량(CGS)이 있다.
TFT스위칭 소자(605)의 상기 기생용량(CGS)은 주사펄스(VY)의 개시시에 화소전극 전위(Vs)에서 제12(b)도에 도시된 레벨시프트(△V1')를 야기시킨다.
제11도에 도시된 것과 같이 TFT위칭소자(605)의 소스전극(S)(611)과 드레인 전극(D)(607)사이에 기생용량(CDS)이 있고 그리고 또 기생용량(CGS)이 있다.
이러한 기생용량(CDS)(CGS)은 이미지 신호전위(VY)그리고/또는 대향전극 전위의 극성이 변환될때 화소전극전위(Vs)에서 제12(b)도에 도시된 레벨시프트(△V2')를 야기시킨다.
결과적으로 종래의 액정표시장치에서 제12(c)도에 도시된 것과 같이 레벨시프트(△V1)(△V2)는 기생용량(CGS)(CDS)의 덕분으로 액정에 인가되는 전압을 야기시키게 된다.
이러한 이유때문에 액정조성물(619)에 인가된 전압은 변화되어서 디스플레이 이미지에서 밝기의 불균일성과 깜박임이 야기되게 한다.
기생용량(CGS)(CDS)이 나타나지 않게 하는 것은 불가능하다.
상기한 것과 같이, 종래형의 액정표시장치는 TFT스위칭소자(605)의 기생용량(CGS)(CDS)때문에 야기되는 레벨시프트(△V1)(△V2)가 디스플레이 이미지에서 밝기의 불균일성과 깜박임을 야기시키는 문제점을 안고 있다.
본 발명의 목적은 TFT스위칭소자의 기생용량(CGS)(CDS)때문에 액정에 인가되는 전압의 레벨시프트(△V1)(△V2)에 의해 야기되는 디스플레이 이미지에서의 밝기의 불균일이나 깜박임이 생기지 않는 이미지 디스플레이의 품질이 양호하고 안정된 액정표시장치를 제공하는 것이다.
첫째로, 본 발명은 주사펄스가 인가되는 다수개의 주사선과 극성이 제1차 표준전위와 반대로 주기적으로 변환되는 이미지신호전압이 인가되는 다수개의 신호선을 가진 매트릭스 배선 ; 트랜지스터 스위칭 소자를 경유하여 매트릭스 배선의 각교차점에 배치되어있는 화소전극 ; 기억캐패시터선 그리고 화소전극과 기억 캐패시터선사이에 형성되어 있는 기억캐패시터 ; 화소전극에 대향하여 배치된 대향전극 ; 대향전극과 화소전극사이에 유지되어 있는 액정조성물 ; 그리고 기억 캐패시터선에다 기억캐패시터 선전압을 인가시키는 장치로 구성된 액정표시장치를 제공한다.
상기에서, 기억캐패시터 선전압의 극성은 제3차 표준전위와 반대로 변환되어서 이미지 신호전압과 실제적으로 동기되는 액정에 인가되는 전압의 변화를 보상하는 극성으로 되게 된다.
둘째로, 본 발명은 주사펄스가 인가되는 다수개의 주사선과 극성이 제1차 표준전위와 반대로 주기적으로 변환하는 이미지 신호전압이 인가되는 다수개의 신호선을 가진 매트릭스 배선 ; 트랜지스터 스위칭 소자를 경유하여 매트릭스배선의 각 교차점에 배치되어 있는 화소전극 ; 화소전극에 대향하여 배치된 대향전극 ; 대향전극과 화소전극 사이에 유지되어 있는 액정 조성물 ; 기억 캐패시터선과 화소전극사이에 형성되어 있는 기억 캐패시터와 주사선에 대하여 평행으로 배치되어 있는 기억 캐패시터선 ; 그리고 기억캐패시터선에다 기억 캐피시티선전압을 인가시키는 기억 캐패시터선 구동장치로 구성된 액정표시장치를 제공한다.
상기에서, 기억캐패시터 선전압의 전위는 기억 캐패시터선에 대응하는 주사선에 인가되어지는 주사펄스와 실제적으로 동기되는 주사펄스의 반대 방향으로 변화되어진다.
세째로, 본 발명은 주사 펄스가 인가되는 다수개의 주사선과 극성이 제1차 표준전위와 반대로 주기적으로 변환되는 이미지 신호전압이 인가되는 다수개의 신호선을 가진 매트릭스배선 ; 트랜지스터 스위칭소자를 경유하여 매트릭스 배선의 각 교차점에 배치되어 있는 화소전극 ; 화소전극에 대향해서 배치되어 있고 제2차 표준전위의 직류전압이 인가되는 대향전극 ; 대향전극과 화소전극사이에 유지되어 있는 액정조성물 ; 화소전극과 기억캐패시터선 사이에 형성되어 있는 기억캐패시터와 주사선에 실질적으로 평행하게 배치되어 있는 기억캐패시터선 ; 그리고 기억캐패시터선에다 기억 캐패시터선 전압을 인가하는 기억캐패시터선 구동장치로 구성된 액정표시장치를 제공한다.
상기에서, 기억캐패시터 선전압의 극성은 제3차 표준전위와 반대로 변환되어서 이미지 신호전압과 동기되는 액정에 인가되는 전압의 변화를 보상하는 극성으로 되고, 그리고 기억캐패시터선 전압의 전위는 기억캐패시터선에 대응하는 주사선에 인가되는 주사펄스와 실질적으로 동기되는 주사펄스의 반대의 방향으로 변화되어진다.
네째로, 본 발명은 주사펄스가 인가되는 다수개의 주사선과 극성이 제1차 표준전위와 반대로 주기적으로 변환되는 이미지신호 전압이 인가되는 다수개의 신호선을 가진 매트릭스배선 ; 트랜지스터 스위칭 소자를 경유하여 매트릭스배선의 각 교차점에 배치되어 있는 화소전극 ; 화소전극에 대향해서 배치되어 있고 극성이 이미지신호전압과 동기되는 제2차 표준전위와 반대로 변환되는 대향전압이 인가되는 대향전극 ; 대향전극과 화소전극 사이에 유지되어 있는 액정조성물 ; 화소전극과 기억캐패시터선 사이에 형성되어 있는 기억 캐패시터와 주사선에 실절적으로 평행하게 배치되어있는 기억캐패시터선 ; 그리고 기억캐패시터선에다 기억 캐패시터선 전압을 인가시키는 기억 캐패시터선 구동장치로 구성된 액정표시장치를 제공한다.
상기에서, 기억캐패시터 선전압은 극성이 제3차 표준전위와 반대인 대향전압과 극성과 같은 크기를 가지고, 기억 캐패시터선 전압의 전위는 기억캐패시터선에 대응하는 주사선에 인가되는 주사펄스와 실제적으로 동기되는 주사펄스에 반대인 방향으로 변화되어진다.
액티브 매트릭스형 액정표시장치에는 TFT스위칭 소자의 기생용량(CDS)(CGS)이 있다.
이미지 신호전압(Vx) 그리고/또는 대향전극 전압(Vc)의 극성이 표준전위와 반대로 변환되어질때 기생용량(CDS)의 드레인 전극(D)쪽에서의 전위는 크게 변화된다.
결과적으로 전하는 액정캐패시터(CLC), 기억캐패시터(Cs) 그리고 기생용량(CGS)(CDS) 사이에서 재분배되어지게 된다.
종래형의 액정장치이며, 이러한 변화는 액정에 인가되는 전압에서 레벨시프트(△V2)를 야기시킨다.
본 발명에 따르면 기억캐패시터 선은 적극적으로 구동되어져서 상기와 같은 그러한 레벨시프트(△V2)가 사라지게한다.
즉, 본 발명에 따른 액정표시장치에서, 극성이 액정에 인가되는 전압의 변화를 보상시키기위해 이미지 신호전압(VX)과 동기되는 제2차 표준전위와 반대로 변환되는 기억캐패시터 선전압(VH)은 기억캐패시터선에 인가되어진다.
결과적으로, 전하의 재분배에 의해 야기되는 액정에 인가되는 전압의 레벨시프트(△V2)가 감소될 수 있고, 그리고 또 소멸될 수도 있다.
또한, 이 경우에 기억 캐패시터선 전압(VH)의 크기(dVH)가 │-CDS·dVX/Cs│/5이상이고 │-CDS·dVX/Cs│×10이하인 범위, 특히 │-CDS·dVX/Cs│로 조절되어지면, 레벨시프트(△V2)는 디스플레이 이미지의 밝기의 불균일이나 깜박임을 방지하기위해 최적으로 효율적으로 보상되게 되고, 그리고 이에의해 품질이 우수한 안정된 이미지 디스플레이를 얻을 수가 있다.
대향전극에 인가되는 전압(Vc)의 극성이 제2차표준전위와 반대로 변환되어지는 액정표시장치에 있어서, 기억 캐패시터선 전압(VH)은 기억캐패시터선에 인가되어진다.
상기 기억캐패시터선전압의 극성은 제1차 표준전위와 반대로 이미지 신호전압(VX)의 극성이 변환되는 것과 동기하는 제3차 표준전위와 반대로 변화되어져서 대향전극 전압(Vx)의 것과 같아지게 된다.
결과적으로, 전하의 재분배에 의해 야기되는 액정에 인가되는 전압의 레벨시프트(△V2)는 억제될 수 있다.
이러한 것은 액정에 인가되는 전압이 변화되는 것을 감소시키고, 그리고 또 상기변화가 없어지게 할 수도 있다.
또한, 이 경우에 기억캐패시터선 전압(VH)의 크기(dVH)가
│[(CGS + CDS + Cs)·dVc-CDS·dVX]/Cs│/5
이상이고
│[(CGS + CDS + Cs)·dVc-CDS·dVX]/Cs│×10이하인 범위, 특히
│[(CGS + CDS + Cs)·dVc-CDS·dVX]/Cs│ 인 것으로 조절되어지면, 레벨시프트(△V2)는 디스플레이 이미지에서의 밝기의 불균일이나 깜박임을 방지하기위해 최고로 효율적으로 보상되고, 그리고 이에 의해 품질이 양호한 안정된 이미지 디스플레이를 얻을 수가 있다.
레벨시프트(△V1)에 대해서, 전압변화 dVH1의 양에 의해 주사펄스(VY)와 실질적으로 동기되는 주사펄스(VY)에 반대방향으로 변화되는 기억 캐패시터선전압(VH)은 주사펄스(VY)를 인가시킬때 동기되는 기억캐패시터선에 인가되어진다.
기억캐패시터선은 TFT스위칭소자에 연결된 화소전극에 대응하여 주사펄스(VY)를 인가받게 되어 있다.
결과적으로, 기생용량(CGS)에 의해 변화된 기억캐패시터와 액정캐패시터의 전위차는 액정에 인가되는 전압의 레벨시프트(△V1)를 억제시킬 수 있게 보상되어지게 된다.
이러한 것은 디스플레이 이미지에서의 밝기의 불균일이나 깜박임을 방지시킨다.
만약, dVH1이 │-CGS·dVY/Cs│/2 이상이고 │-CGS·dVY/Cs│×2이하인 범위, 특히 │-CGS·dVY/Cs│이면, 레벨시프트(△V1)는 최고로 효율적으로 억제될 수 있다.
기억 용량선 전압(VH)의 크기(dVH)에 대한 상기식으로부터 분명한 것과 같이 기억캐패시터(Cs)가 더 크게 설정되면, 크기(dVH)는 더 작아지게된다.
기억 캐패시터 선전압을 공급하는 회로의 구조는 간단하게 할 수 있다.
기억 캐패시터(Cs)는 큰값에서 예로서 하기의 3형태로 설정되어진다.
첫째로, 기억캐패시터선은 ITO(indium oxide tin:인듐산화물·주석)와 같은 그러한 투명한 전극으로 형성되고 그리고 화소전극과 겹치는 영역은 구경율의 감소없이 확대되게되어 있다.
그러므로 기억 캐패시터(Cs)의 영역과 캐패시터의 값이 증가하게 된다.
둘째로, 유전상수가 큰 유체체가 화소전극과 기억캐패시터선 사이에 삽입되는 절연막의 재질로 사용된다.
그러므로 캐패시터의 값이 증가하게 된다.
세째로, 기억 캐패시터선과 화소전극 사이의 절연막은 그것의 두께가 얇게 형성되어 있다.
그러므로 캐패시터의 값이 증가하게 된다.
이하 본 발명을 첨부도면을 참조하여 상세히 설명하기로 한다.
제1도는 본 발명에 따른 액티브 매트릭스형 액정표시장치의 구조를 나타내는 개략도이다.
제2도는 액정표시소자의 단면도이다.
액티브매트릭스형 액정표시장치의 주요부분은 액정표시소자(101), 주사선구동회로(103), 신호선구동회로(105), 대향전극구동회로(107), 그리고 기억캐패시터선전압 발생회로(109)로 구성되어 있다.
액정표시소자(101)는 액티브소자기판(111)과 대향기판(113)사이에서 액정조성물(115)를 가지고 있다.
편광판(117)(119)은 액티브소자 기판(111)과 대향기판(113)상에 배치되어 있다.
액티브 소자기판(111)에서, m 신호선(123)과 n주사선(125)은 매트릭스형으로 유리기판을 사용하는 투명한 절연기판(121)상에 놓여져 있다.
각 교차점에는 스위칭소자로서 TFT소자(127)가 배치되어 있다.
투명한 절연기판(121)으로 유리기판이외에 플라스틱 필림을 사용할 수도 있다.
TFT소자(127)에서, 절연필름(131)은 게이트 전극(129)을 덮어 씌울 수 있게 주사선(125)과 일체로 형성되어서 게이트 전극(129)에서 놓여져 있다.
n형 비정형 실리콘(a-Si)으로 형성된 액티브층(133)은 절연필름(131)위에 놓여져 있다.
신호선(123)과 일체로 형성된 드레인전극(135)과 ITO로 형성된 화소전극(137)에 연결되어 있는 소스전극(139)은 오옴 접촉층(도시하지 않음)을 경유하여 액티브층(133)에 연결되어 있다.
TFT소자(127)는 생산과정동안 액티브층(133)이 손상되는 것을 방지하기 위해 액티브층(133)상에 에칭스톱퍼로서 채널보호필름(141)이 놓여지게 구성되어 있다.
또한, Mo-Ta 합금으로 형성되고 그리고 주사선(125)의 같은 단계에서 제조되는 기억 캐패시터선(143)은 투명한 절연기판(121)에 놓여져있다.
평면배치에서, 기억캐패시터선(143)은 주사선(125)과 실질적으로 평행으로 되어 있다.
층배치에서는 기억 캐피시터선(143)이 절연필름(131)을 경유하여 화소전극(137)과 마주하고 있다.
기억 캐패시터(Cs)(145)는 기억 캐패시터선(143)과 화소전극(137)사이에 형성되어 있다.
기억 캐패시터(Cs)(145)는 유전체로서 절연층(131)을 사용한다.
액티브소자기판(111)은 배향필름(147)이 액티브소자기판(111)의 상단표면을 덮을 수 있게 그렇게 구성되어 있다.
대향기판(113)은 화소전극(137)에 대향하는 대향전극(151)과 배향필름(153)이 유리기판의 투명한 절연기판(149)상에 놓여지게 구성되어 있다.
대향기판(113)은 액티브소자 기판(111)과 선정된 간격을 두고서 평행하게 결합되어 있다.
이러한 대향전극(151)은 직류전압(Vc)을 발생시키는 대향전극구동회로(107)에 연결되어 있다.
액정조성물(115)은 액티브소자기판(111)과 대향전극(113)사이에 놓여져 있다.
액정조성물의 주위에는 밀봉제(도시하지 않음)가 씌워져 있다.
편광판(117)(119)은 액티브소자기판(111)과 대향기판(113)의 외부표면에 놓여져서 그곳에 부착되어 있다.
이러한 액정표시장치(101)에서, 신호선(123)은 신호선 구동회로(105)에 연결되어 있고, 주사선(125)은 주사선 구동회로(103)에 연결되어 있으며, 각각의 기억캐패시터선(143)은 기억 캐패시터선 전압 발생회로(109)에 공통으로 연결되어 있고, 그리고 대향전극(151)은 대향전극 구동회로(107)에 연결되어 있다.
신호선 구동회로(105)의 주요부품은 시프트 레지스터회로와 래치회로로 구성되어 있다.
제4(b)도에 도시된 것과같이 신호선 구동회로(105)는 극성이 매 프레임기간(TF)마다 제1차 표준전위(VT1)와 반대로 변환되는 이미지신호전압(VX)을 발생시키고, 그리고 신호선(123)에다 그것을 제공한다.
주사선 구동회로(103)의 주요부품은 시프트 레지스터회로와 래치회로로 구성되어 있다.
주사선 구동회로(103)는 제4(a)도에 도시된 것과같이 한번에 각 주사선(125)을 선택하는 주사펄스(VY)를 발생시키고, 그리고 그것을 주사선(125)에다 제공한다.
기억 캐패시터 선전압 발생회로(109)의 주요부품은 제5도에 도시되어 있는 것과 같이 가산회로(503), 감산회로(505) 그리고 스위칭회로(507)로 구성되어 있다.
가산회로(503)는 대향전극 구동회로(107)에 의해 제공되는 직류에 대향전극 전압(Vc)과 직류전압발생회로(501)에 의해 제공되는 전압(Vd)을 더하여 그의 합계를 출력시킨다.
감산회로(505)는 대향전극 구동회로(107)에 의해 제공되는 직류전압(Vc)에서 부터 직류전압 발생회로(501)에 의해 제공되는 전압(Vd)을 빼고 그리고 그의 결과를 출력시킨다.
스위칭회로(507)는 매프레임기간(TF)마다 프레임신호(SF)에 따라 감산회로(505)로 부터 나오는 출력이나 가산회로(503)로 부터 나오는 출력을 선택한다.
상기한 바와 같이, 기억 캐패시터 선전압 발생회로(109)의 내부에 직류대향전극전압(Vc)과 상기 전압(Vd)의 가산된 출력이나 그것의 감산된 출력이 크기(dVH)를 가진 기억캐패시터선전압(VH)을 기억캐패시터선(143)에다 인가시키기위해 번갈아가면서 선택되어지게 된다.
제3도와 제4도를 참조하여 상기한 예에 대한 액티브매트릭스형 액정표시장치의 작동에 대해 설명하기로 한다.
제3도는 액티브매트릭스형 액정표시장치의 한 화소에 대한 등가회로를 나타내는 것이다.
예로서, 화소 즉 신호선(123)과 주사선(125)의 교차점에 있는 디스플레이 화소에 대해 설명하기로 한다.
제4(d)도에 도시된 것과 같이, 이미지 신호전압(VXi)이 드레인 전극(135)에 인가되고 그리고 주사펄스(VYi)가 게이트전극(129)에 인가되면, 드레인/소스전류(IDS)가 드레인 전극(135)과 소스전극(139)사이에서 흐르게 된다.
이때, 이미지 신호전압(VXi)은 소스전극(139)에 연결된 화소전극(137)내에 유지되어진다.
그러므로 1프레임기간(TF)동안, 화소전극전위(Vs)와 대향전극전위(Vc)사이이 전기적 전위차는 액정캐패시터(CLC)(153)내에 유지되어지게 되고, 그리고 이에 의해 액정조성물(115)이 자극받아서 디스플레이의 효과를 야기시키게 된다.
화소전극전위(Vs)가 기억캐패시터선전위(VH)사이의 전기적 전위차는 기억 캐패시터(Cs)(145)내에 유지되게 된다.
시간이 경과함에 따라 액정캐패시터(CLC)(155)내의 전기적 전위차가 감소되는 것은 보상되어져서 1프레임기간(TF)동안 디스플레이를 계속적으로 지속시키게 된다.
또한 제3도에 제시된 것과 같이 n형 TFT소자(127)에서, 게이트전극(129)과 소스전극(139)사이에는 기생용량(CGS)이 있고, 드레인전극(135)과 소스전극(139)사이에는 다른 기생용량(CDS)이 있으며, 그리고 화소전극(137)과 신호선(123)이 배치되어 있다.
그러므로, TFT소자(127)가 오프(OFF)상태(고저항상태)로 되어도 액정캐패시터(CLC)(155)와 기억캐패시터(Cs)(145)에 유지되어 있는 전기적 전위차는 기생용량(CDS)(CGS)을 경유하여 신호선의 전위변화에 이해 변화되어지게된다.
결과적으로, 화소전극(137)의 전위, 더 구체적으로는 액정에 인가되는 전압이 변화되어지게 된다.
종래형의 액정표시장치에서는 이러한 것이 레벨시프트(△V2)를 야기시킨다.
본 발명의 액정표시장치에 따르면 레벨시프트(△V2)에 대응하는 기억캐패시터선전압(VH)은 기억캐패시터선(143)에 인가되어지게 된다.
결과적으로, 기생용량(CDS)(CGS)에 의해 변화된 액정캐피시터(CLC)(155)의 전위차는 보상될 수 있고, 그리고 이에 의해 레벨시프트(△V2)가 사라지게 된다.
레벨시프트(△V2)가 사라지게하는 이러한 기억캐패시터 선전압(VH)을 상세히 설명하기로 한다.
레벨시프트(△V2)의 전압△V2[V]는 하기식과 같다.
△V2 = (CDS·dVX + Cs·dVH)/ (CGS+CDS+CLC+Cs)
상기식에서,
dVH[V]는 기억캐패시터 선전압(VH)의 크기이고, dVX[V]는 이미지 신호전압(VX)의 크기이며, Cs[F]는 기억캐패시터(Cs)(145)의 용량이고, CLC[F]는 액정캐패시터(CLC)(155)의 용량이고, 그리고 CGS[F]와 CDS[F]는 각가 기생용량 (CGS)(CDS)의 값이다.
본 발명에서, 기억캐패시터 선전압(VH)의 극성은 이미지 신호 전압(VX)과 동기되는 제2차 표준전위(VT2)와 반대로 변환되어서 이미지신호전압(VX)의 것과 반대로 되게된다.
기억 캐패시터 선전압(VH)의 크기(dVH)는 │-CDS·dVX/Cs│이다.
이 기억캐패시터 선전압(VH)은 기억캐패시터(Cs)(145)의 기억 캐패시터 선(143)에 인가되어져서 상기식에 의해 표시된 레벨시프트(△V2)가 0으로 되게 한다.
따라서, 밝기의 불균일이나 깜박임이 억제되고, 좋은 품질의 디스플레이 이미지가 얻어지게 된다.
또한 상기예에서, TFT소자(127)의 기생용량(CGS)때문에 액정에 인가되는 전압에서 발생하는 레벨시프트(△V1)에 대해 유효값이 레벨시프트(△V1)를 보상하는 바이어스 전압은 대향전극(151)에 인가되어진다.
결과적으로 제4(d)도에 도시된 것과 같이 대향전극 전위(Vc)는 이미지 신호전압(VX)의 표준전위(VT1)로 부터 유도되어져서 레벨시프트(△V1)를 보상한다.
상기예에서, 기억캐패시터선전압(VH)의 크기(dVH)는 적절하게 레벨시프트(△V2)를 보상하는 값 즉 │-CDS·dVX/Cs│로 설정되어진다.
그러나, 크기(dVH)가 │-CDS·dVX/Cs│/5이상으로 설정되면 실제적으로 충분한 좋은 효과가 얻어질 수 있다.
또한, 크기(dVH)는 최대 │-CDS·dVX/Cs│×10까지 설정될 수 있지만 │-CDS·dVX/Cs│×4이하인 것이 바람직하다.
이러한 범위내에서, 시각적으로 인정되는 충분히 좋은 효과가 얻어질 수 있다.
그러므로, 크기(dVH)는 │-CDS·dVX/Cs│로 한정되지 않는다.
상기한 것과 같이 선정된 기억캐패시터선전압(VH)은 기억캐패시터선(143)에 인가되어지고, 신호선(123)에 인가된 이미지 신호전압(VX)의 변화에 따라 대향전극(151)의 전위변화는 감소될 수 있다.
그러므로 양호한 품질의 디스플레이 이미지를 얻을 수가 있다.
대향전극(151)에 대한 이러한 전위변화를 고려해 보면 기억캐패시터선전압(VH)의 크기(dVH)는 상기 범위내에서 큰값으로 설정되는 것이 바람직하다.
즉, 크기(dVH)는 │-CDS·dVX/Cs│이상인 것이 바람직하다.
또한, 실시예에서, 제2차 표준전위(VT2)는 대향전극 전위(Vc)와 같다.
그러나, 기억캐패시터선전압 발생회로(109)를 구성하는 가산회로(503)와 감산회로(505)에 인가되는 전압은 대향전극구동회로(107)로 부터 공급되는 직류전압(Vc)과 다를 수도 있다.
그러므로, 제2차 표준전위(VT2)도 대향전극전위(Vc)와 다를 수 있다.
제2예의 액정표시장치에 대해서 후술하기로 한다.
제1예의 것과 같은 부분에 대해서는 간단하게 하기위해 설명을 생략하고, 다른 부분에 대해서만 기술하기로 한다.
그리고 제1예의 것과 같은 부분에 대해서는 같은 부호로 표기하기로 한다.
제6(c)도에 도시된 것과 같이 대향전극(151)은 극성이 이미지신호전압(VX)과 동기되는 제2차 표준전전위(VT2)와 반대로 변환되는 대향전극전압(Vc)을 발생시키는 대향전극 구동회로(107)에 연결되어 있다.
제7도에서, 대향전극 구동회로(107)의 주요부품은 제1차 직류전압발생회로(509), 제2차 직류전압발생회로(511), 가산회로(513), 감산회로(515) 그리고 스위칭회로(517)로 구성되어있다.
제1차 직류전압발생회로(509)는 제2차 대향전극 전압(Vc)의 크기를 설정하는 전압(Vcd)을 발생시킨다.
제2차 직류전압발생회로(511)는 제2차 표준전위(VT2)를 발생시키고, 가산회로(513)는 제2차 직류전압발생회로(511)에 의해 공급되는 제2차 표준전위(VT2)와 제1차 직류전압발생회로(509)에 의해 공급되는 전압(Vcd)을 가산하여 그들의 합계를 출력시킨다.
감산회로(515)는 제2차 직류전압 발생회로(511)에 의해 공급되는 제2차 표준전위(VT2)로 부터 제1차 직류전압발생회로(509)에 의해 공급되는 전압(Vcd)을 빼어서 그의 결과를 출력시킨다.
스위칭회로(517)는 1프레임기간(TF)마다 프레임신호(SF)에 근거하여 감산회로(515)로 부터 나오는 출력이나 가산회로(513)로 부터 나오는 출력을 선택한다.
기억캐패시터 선전압을 발생시키는 회로(109)의 주요부품은 가산회로(503), 감산회로(505) 및 스위칭 회로(507)로 구성되어 있다.
대향전극 구동회로(107)의 제2차 직류전압발생회로(511)로부터 공급되는 제2차 표준전위(VT2)는 제3차 표준전위(VT3)로 사용되어진다.
가산회로(503)는 제3차 표준전위(VT3)와 직류전압발생회로(501)에 의해 공급되는 전압(Vd)을 가산하여 그의 합계를 출력시킨다.
감산회로(505)는 제3차 표준전위(VT3)로 부터 직류전압발생회로(501)로 부터 공급되는 전압(Vd)을 빼어서 그 결과를 출력시킨다.
스위칭 회로(507)는 1프레임기간(TF)마다 프레임신호(SF)에 근거하여 감산회로(505)로 부터 나오는 출력이나 가산회로(503)로 부터 나오는 출력을 선택한다.
상기한 바와같이 기억 캐패시터선전압 발생회로(109)의 내부에서 직류의 제3차 표준전위(VT3)는 전압(Vd)의 가산이나 감산의 영향을 받는다.
가산이나 감산의 출력은 기억캐패시터선(143)에다 크기(dVH)를 가진 기억 캐패시터선전압(VH)을 공급할 수 있게 번갈아 가면서 선택되어진다.
이때 제2차 직류전압발생회로(511)로 부터 공급되는 제2차 표준전위(VT2)의 것과 같은 전위를 가진 제3차 표준전위(VT3)와 직류전압발생회로(501)로 부터 공급되는 전압(Vd)은 기억캐패시터 선전압(VH)의 크기(dVH)가 │[(CGS+CDS+Cs)·dVc-CDS·dVX]/Cs│이 되도록 설정되어진다.
제2의 액정표시장치에서, 레벨시프트(△V2)에 대응하는 기억캐패시터선 전압(VH)은 기억캐패시터선(143)에 인가되어진다.
결과적으로, 기생용량(CDS)(CGS)에 의해 변경된 액정캐패시터(CLC)(155)의 전위차와 기억캐패시터(Cs)(145)의 전위차는 보상되어져서 레벨시프트(△V2)가 사라지게 된다.
레벨시프트(△V2)의 전압(△V2)[V]은 다음식과 같다.
-△V2={CDS·dVX+Cs·dVH)-(CGS+CDS)dVc}/(CGS+CDS+CLC+Cs)
상기식에서, -dVc[V]는 대향전극전압(Vc)의 크기이고, dVH[V]은 기억캐패시터 선전압(VH)의 크기이며, dVX[V]는 이미지신호전압(VX)의 크기이고, Cs[F]는 기억캐패시터(Cs)의 캐패시터 값이며, CLC[F]는 액정캐패시터(CLC)(155)의 캐패시터 값이고, 그리고 CGS[F]와 CDS[F]는 기생용량 (CGS)(CDS)의 캐패시터 값이다.
기억캐패시터선전압(VH)의 극성은 대향전극 전압과 동기도는 제3차 표준전위(VT3)와 반대로 변환되어져서 제2차 표준전위(VT2)와 반대인 대향전극 전압(Vc)의 극성과 같아지게 된다.
기억캐패시터 선전압(VH)의 크기(dVH)는 │[(CGS+CDS+Cs)·dVc-CDS·dVX]/Cs│이다.
이러한 기억캐패시터 선전압(VH)은 기억캐패시터선(143)에 인가되어져서 상기식에서 나타난 레벨시프트(△V2)를 제거시키고 그리고 밝기의 불균일과 깜박임의 발생을 억제시켜 디스플레이 이미지의 질을 양호하게 한다.
또한, 이예에서, TFT소자(127)의 기생용량(CGS)에 기인하여 발생하는 레벨시프트에 대해, 유효값이 레벨시프트(△V1)를 보상시키는 바이어스 전압은 대향전극(151)에 인가되어 진다.
즉, 제4(d)도에 도시된 것과 같이 대향전극전위(Vc)의 표준전위(VT2)는 이미지 신호전압(VX)의 표준전위(VT1)와 반대로 시프트되어져서 레벨시프트(△V1)를 제거시킨다.
상기예에서, 기억캐패시터 선전압(VH)의 크기(dVH)는 레벨시프트(△V2)를 최고로 효율적으로 보상시키는 최적의 값 즉
│[(CGS+CDS+Cs)·dVc-CDS·dVX]/Cs│의 값으로 설정되어 진다.
그러나, 상기 크기(dVH)가 │[(CGS+CDS+Cs)·dVc-CDS·dVX]/Cs│/5 이상의 값으로 설정되어지게 되면 실제 사용상 유용한 잇점이 얻어질 수 있다.
상기 크기(dVH)의 최대값이
│[(CGS+CDS+Cs)·dVc-CDS·dVX]/Cs│×10이하 바람직하기로는
│[(CGS+CDS+Cs)·dVc-CDS·dVX]/Cs│×4이하이면 가시적으로 감지되는 유용한 잇점이 얻어질 수 있다.
그러므로, 상기 크기(dVH)가 상기 최적의 값으로 제한되어져야 할 필요성이 없다.
또한, 대향전극(dVH)가 상기 최적의 값으로 제한되어져야 할 필요성이 없다.
또한, 대향전극(151)의 전위변화를 감소시킬 목적으로 기억캐패시터선전압(VH)의 크기(dVH)는 상기 범위내에서 큰 값으로 설정되는 것이 바람직하다.
크기(dVH)는
│[(CGS+CDS+Cs)·dVc-CDS·dVX]/Cs│이상의 값인 것이 바람직하다.
대향전극 구동회로(107)는 크기(dVc)를 가진 대향전극 전압(Vc)을 발생시킨다.
상기 전압의 극성은 매 프레임기간마다 제2차 표준전위(VT2)와 반대로 변화되어진다.
그리고 상기 회로(107)는 대향전극(151)에다 상기 전압(Vc)을 공급시킨다.
제9,10도에 도시된 것과 같이 기억캐패시터 선구동회로(109)의 주요 부품은 제1차 직류전압발생회로(701), 제2차 직류전압발생회로(703), 가산회로(705), 감산회로(707), 제1차 스위칭회로(709), 제2차 감산회로(711), 제2차 스위칭회로(713), 그리고 시프트 레지스터(715)로 구성되어 있다.
제1차 직류전압발생회로(710)는 제3차 표준전위(VT3)를 발생시키고, 그리고 기억캐패시터선 전압(VH)은 상기 전위와 반대로 변환되어진다.
제2차 직류전압발생회로(703)는 크기(dVH2)를 정하는 전압(VdH2/2)을 발생시킨다.
가산회로(705)는 전압(VdH2/2)과 제3차 표준전위(VT3)를 더한다.
감산회로(707)는 제3차 표준전위(VT3)로부터 전압(VdH2/2)을 뺀다.
제1차 스위칭 회로(709)는 1프레임기간(TF)마다 프레임신호(SF)에 근거하여 감산회로(707)로부터 나오는 출력이나 가산회로(705)로부터 나오는 출력을 선택한다.
제2차 감산회로(711)는 스위칭회로(709)에 의해 선택된 출력에서 전압(VdH1)을 뺀다.
상기 전압(VdH1)은 주사펄스의 반대방향에서 전압변화(dVH1)를 정한다.
제2차 스위칭회로(713)는 제1차 스위칭회로(709)로부터 직접 나오는 출력과 제2차 감산회로를 경유하는 출력중 어느 하나를 선택한다.
시프트 레지스터(715)는 주사선구동회로(103)에 입력되는 것과 유사한 개시신호(SF)와 클럭펄스(CK)에 근거하여 제2차 스위칭회로(713)를 제어한다.
기억캐패시터 선구동회로(109)는 전압(VdH2)과 직류 제3차 표준전위(VT3)의 가산된 출력이나 전압(VdH2)과 제3차 표준전위(VT3)의 감산된 출력을 번갈아 가면서 선택한다.
결과적으로 제8(d)도에 도시된 것과 같이 크기(dVH2)를 가진 기억캐패시터선전압(VH)은 기억캐패시터선(143)에 인가되어지게 된다.
전압(VdH1)은 개시신호(SF)와 클럭신호(CK)에 근거하여 제2차 스위칭회로(713)로부터 나오는 출력으로부터 감산되어지고 그리고 제8(d)도에 도시된 것과 같이 기억캐패시터선전압(VH)은 전압변화(dVH1)에 의해 주사펄스와 반대방향에서 변화되어지게 된다.
결과적으로 생기는 기억캐패시터선전압(VH)은 기억캐패시터선(143)에 인가되어지게 된다.
본 발명의 액정표시장치에서, 기억캐패시터선전압(VH)은 레벨세프트(△V1)(△V2)를 억제시키는 전압변화(dVH1)과 전압크기(dVH2)를 가진다.
이 기억캐패시터선전압(VH)은 각 기억캐패시터선(143)에 인가되어진다.
예로서, 주사펄스가 j번째 주사펄스(125)에 인가되어지는 때에 동기되어지는 기억캐패시터선전압(VHj)은 j번째 기억캐패시터선(143)에 인가되어지게 된다.
결과적으로 이러한 것은 기생용량(CGS)(CDS)에 의해 변화된 액정캐패시터(CLC)(155)의 전위차를 보상시켜서 레벨시프트(△V1)(△V2)를 제거시킨다.
레벨시프트(△V1)(△V2)를 제거시키는 이러한 기억캐패시터선전압(VH)에 대해서 상세히 설명하기로 한다.
레벨시프트(△V1)(△V2)의 전압 △V1[V], △V2[V]은 하기식과 같다.
△V1 = (CGS·dVY+Cs·dVH)/(CGS+CDS+CLC+Cs)
△V2 = {CDS·[VX(TF1)-VX(TF2)]+Cs·dVH2-(CGS+CDS)[Vc(TF1)-Vc(TF2)]}/ (CGS+CDS+CLC+Cs)
상기식에서, dVY[V]는 주사펄스(VY)의 크기이고, dVH1[V]은 기억캐패시터선전압의 전압변화 값이며, dVH2[V]는 전압크기이고, VX(TF1)[V]는 1프레임기간(TF1)동안의 이미지 신호전압(VX)이며, Vc(TF1)[V]는 상기 프레임기간(TF1) 이후의 다음 프레임기간(TF2) 동안의 이미지 신호전압이며, Vc(TF2)[V]는 대향전극 전압이고, Cs[F]는 기억캐패시터(Cs)(145)의 캐패시터 값이며, CLC[F]는 액정캐패시터(CLC)(155)의 캐패시터 값이고, 그리고 CGS[F]와 CDS[F]는 기생용량 (CGS)(CDS)의 캐패시터 값이다.
본 발명의 액정표시장치에서, 기억캐패시터선전압(VHj)의 극성은 대향전극 전압(Vc)과 같이 동기되는 제3차 표준전위와 반대로 변환되어져서 대향전극전압(Vc)의 것과 같아지게 된다.
기억캐패시터선전압(VHj)은 그것의 크기(dVH2)가 dVH2 = │[(CGS+CDS+Cs)(Vc(TF1)-Vc(TF2))-CDS(VX(TF1)-VX(TF2))]/Cs│로 되게 제어되어진다.
기억캐패시터선전압(VHj)의 전압은 변화된 양, dVH1=│-CGS·dVY/Cs│에 의해 주사펄스(VYj)와 같이 동기되는 주서펄스에 반대방향으로 변화되게 제어되어지게 된다.
이러한 기억캐패시터선전압(VHj)은 주사펄스(VYj)의 타이밍과 같이 동기되어지는 j번째 기억캐패시터선(143)에 인가되어지게 된다.
j번째 기억캐패시터선(143)은 j번째 주사선(125)을 경유하여 주사펄스(VYj)와 함께 적용되어지는 TFT소자(127)에 연결된 화소전극(137)에 대응한다.
결과적으로 레벨시프트(△V1)(△V2)는 가장 효율적으로 억제될 수 있게 된다.
상기 (VX(TF1)-VX(TF2))의 값이 이미지 디스플레이 동안 매번 변화되기 때문에 이미지 신호전압(VX)의 최대값과 최소값 사이의 중간전압이 이 예에서 실제적으로 사용되어지게 된다.
이예에서, 기억캐패시터선저납(VH)의 크기(dVH2)는 레벨시프트(△V2)를 가장 효율적으로 사라지게 할 수 있는 값으로 설정되어지게 된다.
그러나, 상기 크기(dVH2)는 이 값에만 제한되는 것이 아니다.
상기 크기(dVH2)가 │[(CGS+CDS+Cs)(Vc(TF1)-Vc(TF2))-CDS(VX(TF1)-VX(TF2))]/Cs│/5 이상으로 설정되어지면 실제적으로 잇점이 얻어질 수 있다.
이것의 최대값이 │[(CGS+CDS+Cs)(Vc(TF1)-Vc(TF2))-CDS(VX(TF1)-VX(TF2))]/Cs│×10 바람직하기로는 │[(CGS+CDS+Cs)(Vc(TF1)-Vc(TF2))-CDS(VX(TF1)-VX(TF2))]/Cs│×4이면, 가시적으로 감지되는 잇점이 얻어질 수 있다.
극성이 제2차 표준전위와 반대로 주기적으로 변화되어지는 대향전극전압(Vc)을 적용시키는 경우에 극성변화의 때에 액정캐패시터(CLC)의 값에 종속하여 대향전극 전압(Vc)에서 왜곡이 발생될 수 있다.
이러한 것은 주사선과 신호선의 방향에서 밝기의 불균일을 야기시킬 수 있다.
그러나, 적당한 기억캐패시터선전압(VH)은 기억캐패시터(145)에 인가되어져서 신호선(123)에 인가되어질 이미지 신호전압(VX)의 변화와 함께 수반되는 대향전극(151)의 전위변화를 감소시킨다.
결과적으로, 고품질의 디스플레이 이미지가 얻어질 수 있다.
대향전극(151)에서의 이러한 전위변화의 감소를 고려하면 기억캐패시터선전압(VH)의 크기(dVH2)는 상기 범위내에서 큰 값으로 설정되는 것이 바람직하다.
이러한 값은
│[(CGS+CDS+Cs)(Vc(TF1)-Vc(TF2))-CDS(VX(TF1)-VX(TF2))]/Cs│ 이상인 것이 바람직하다.
상기예에서, 이미지 신호전압(VX)이 1프레임 기간(TF)마다 표준전위와 반대로 변환되어지는 경우와 설명되어졌지만, 이미지 신호전압(VX)이 1주 사선마다 또는 다수개의 주사선마다 변환되어지는 경우에도 레벨시프트(△V2)를 보상하는 기억캐패시터 전압(VH)은 기억캐패시터선(143)에 인가되어져서 유사한 잇점을 얻을 수가 있다.
상기예에서, 제2차 표준전위(VT2)가 제3차 표준전위(VT3)와 같은 전위로 설정되어져서 제3차 표준전위(VT2)는 다른 전위로 설정될 수 있다.
또한 상기예에서, 제1차 표준전위(VT1)가 제2차 표준전위(VT2)의 것과 다른 전위로 설정되어져도 이러한 것은 한정요인이 아니다.
제1차 표준전위(VT1)는 제2차 표준전위(VT2)와 같은 전위로 설정될 수 있다.
그러나, 이러한 경우에 오프세트전압에 의해 △V1를 감소시키는 효과는 사라지게 된다.
그러므로 △V1 그 자체를 무시하고, 그리고 △V1이 이미지 디스플레이의 실제사용을 교란시킬만큼 크지 않다고 가정하는 것이 필요하다.
대안으로는 △V1을 제거하는 또 다른 장치가 요구될 수도 있다.
상기예에서, 이미지신호전압(VX)의 극성은 제1차 표준전위(VT1)의 것과 반대로 변화되어진다.
그러나, 본 발명의 기술은 다중 농담법 디스플레이와 같은 그러한 이미지신호전압(VX)의 여러종류의 표준전위를 설정시키는 경우에도 적용될 수 있다.
본 발명의 취지내에서 본 발명을 여러형태로 변형시키는 것도 또한 가능하다.

Claims (24)

  1. 복수의 주사선(125)과 이 복수의 주사선과 교차하는 복수의 신호선(123)을 가지며, 주사펄스는 상기 주사선(125)에 인가되고 제1차 표준 전위에 대하여 극성이 주기적으로 반전되는 이미지 신호는 상기 신호선(123)에 인가되는 것을 특징으로 하는 매트릭서 배선; 상기 복수의 주사선(125)과 상기 복수의 신호선(123)의 각 교차점에 위치한 화소전극(137); 상기 복수의 주사선(125)과 상기 복수의 신호선(123)의 각 교차점에 위치하며 각 화소전극(137)에 연결되어 있는 트랜지스터 스위칭 소자(127); 상기 화소전극(137)과 기억 캐패시터선(143) 사이에 형성되어 있는 기억 캐패시터; 상기 화소전극(137)에 대향하여 위치한 대향전극(151); 상기 화소전극(137)과 상기 대향전극(151) 사이에 유지되어 있는 액정조성물(115); 및 상기 기억 캐패시터선(143)에 기억 캐패시터선 전압을 공급하는 수단을 포함하여 구성되며, 상기 공급수단은 이미지 신호 전압의 극성반전에 실질적으로 동기되어 있는 반면에 제2차 표준전위에 대하여 반전된 극성을 가지는 기억캐패시터선 전압을 발생하는 구동회로를 포함하여 구성되며, 상기 기억캐패시터선 전압은 상기 기억캐패시터(143)에 공급되어 상기 이미지 신호전압의 극성반전에 실질적으로 동기되어 있고 상기 화소전극(137)과 상기 대향전극(151) 사이에서 발생되는 액정전압의 첫 번째 변화를 보상하며, 이미지 신호전압에 실질적으로 동기화되어 있는 상기 기억캐패시터선 전압의 크기는 │(-CDS·dVX/Cs)│/5 부터 │(-CDS·dVX/Cs)│×10의 범위 (여기에서, CDS는 상기 트랜지스터 스위칭 소자(127)의 드레인전극(135)과 상기 트랜지스터 스위칭 소자(127)의 소스전극(139)과 결합된 기생 캐패시턴스이고, dVX는 상기 이미지신호 전압의 크기이며, Cs는 기억 캐패시터의 캐패시턴스이다)에 있는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 대향전극에 직류 전압을 공급하는 대향전극 구동수단을 더 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서, 실질적으로 이미지신호 전압에 동기화된 상기 기억 캐패시터선 전압의 크기는 │(-CDS·dVX/Cs)│인 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서, 이미지 신호 전압에 동기화되어 있는 반면에 제3차 표준전위에 대하여 반대인 대향 전압 극성을 가지면 기억 캐패시터선 전압의 극성과 같은 극성을 가지는 제3차 표준 전위에 대하여 반대의 극성을 가지는 대향 전극 전압을 공급하는 대향 전극 전압 구동 수단에 상기 대향 전극(151)이 연결되어 있는 것을 특징으로 하는 액정표시장치.
  5. 제4항에 있어서, 상기 기억 캐패시터선 전압의 크기는 상기 대향전극 전압의 크기보다 큰 것을 특징으로 하는 액정표시장치.
  6. 제4항에 있어서, 상기 기억 캐패시터선 전압의 크기는 │[(CGS+CDS+Cs)·dVc-CDS·dVX]/Cs│/5 에서 │[(CGS+CDS+Cs)·dVc-CDS·dVX]/Cs│×10의 범위(여기에서, CGS는 상기 트랜지스터 스위칭 소자의 게이트전극 및 소스전극에 결합된 기생 캐패시턴스이고, CDS는 상기 트랜지스터 스위칭 소자의 드레인전극 및 소스전극과 결합된 기생 캐패시턴스이고, dVc는 상기 대향전극에 인가되는 상기 대향전극 전압의 크기이고, dVX는 상기 이미지신호 전압의 크기이며, Cs는 기억 캐패시터의 캐피시턴스이다.)에 있는 것을 특징으로 하는 액정표시장치.
  7. 제6항에 있어서, 상기 기억캐패시터선 전압의 크기 │[(CGS+CDS+Cs)·dVc-CDS·dVX]/Cs│인 것을 특징으로 하는 액정표시장치.
  8. 제2항에 있어서, 주사 펄스에 실질적으로 동기화 된 액정 인가 전압의 제2변화를 보상하기 위한 상기 주사 펄스와 실질적으로 동기되어 있지만 전위가 변하는 상기 기억 캐패시터선 전압이 기억 캐패시터선에 인가되는 것을 특징으로 하는 액정표시장치.
  9. 제8항에 있어서, 실질적으로 상기 주사 펄스에 동기화되어 있는 상기 기억 캐패시터선 전압의 변화가 │(-CDS·dVX/Cs)│/2 부터 │(-CDS·dVX/Cs)│×2까지의 범위 (여기에서, CGS는 상기 트랜지스터 스위칭 소자의 게이트전극과 소스전극 사이의 기생 캐패시턴스이고, dVY는 상기 주사펄스의 크기이며, Cs는 상기 기억 캐패시터의 캐패시턴스이다.)에 있는 것을 특징으로 하는 액정표시장치.
  10. 제9항에 있어서, 상기 주사 펄스에 실질적으로 동기화되어 있는 상기 기억 캐패시터선 전압의 변화는 │(-CDS·dVY/Cs)│인 것을 특징으로 하는 액정표시장치.
  11. 제8항에 있어서, 상기 주사 펄스에 실질적으로 동기화되어 있는 상기 기억 캐패시터선 전압의 변화는 │-CDS·{VX(TF1)-VX(TF2)}/Cs│/5 부터 │-CDS·{VX(TF1)-VX(TF2)}/Cs│×5까지의 범위 (여기에서 CDS인 상기 트랜지스터 스위칭 소자의 드레인전극과 소스전극에 결합된 기생 캐패시턴스이고, VX(TF1)는 한 주기(TF1)동안의 이미지신호 전압이고, VX(TF2)는 다음 주기 (TF2)동안의 이미지신호 전압이며, Cs는 기억 캐패시터의 캐피시턴스이다.)에 있는 것을 특징으로 하는 액정표시장치.
  12. 제11항에 있어서, 상기 이미지신호 전압에 실질적으로 동기화 되어 있는 상기 기억 캐패시터선 전압의 전위변화는 │-CDS·{VX(TF1)-VX(TF2)}/Cs│인 것을 특징으로 하는 액정표시장치.
  13. 제4항에 있어서, 상기 주사펄스에 실질적으로 동기화 되어 있는 액정 인가 전압의 제2변화를 보상하기 위한 상기 주사펄스에는 실질적으로 동기화 되어 있지만 전위가 변화하는 상기 기억 캐패시터선 전압이 상기 기억 캐패시터선에 인가되는 것을 특징으로 하는 액정표시장치.
  14. 제13항에 있어서, 상기 주사 펄스에는 실질적으로 동기화되어 있는 상기 기억 캐패시터선 전압의 변화는 │(-CDS·dVX/Cs)│/2 부터 │(-CDS·dVX/Cs)│×2까지의 범위 (여기에서, CGS는 상기 트랜지스터 스위칭 소자의 게이트전극과 소스전극 사이의 기생 캐패시턴스이고, dVY는 상기 주사펄스의 크기이며, Cs는 상기 기억 캐패시터의 캐패시턴스이다.)에 있는 것을 특징으로 하는 액정표시장치.
  15. 제14항에 있어서, 상기 주사 펄스에 실질적으로 동기화 되어 있는 상기 기억 캐패시터선 전압의 변화는 │(-CGS·dVY)/Cs│인 것을 특징으로 하는 액정표시장치.
  16. 제14항에 있어서, 상기 이미지 신호 전압의 극성반전에 실질적으로 동기화되어 있는 상기 기억 캐패시터선 전압의 변화는 │{(CGS+CDS+Cs)·[Vc(TF1)-Vc(TF2)]-CDS·[VX(TF1)-VX(TF2)]}/Cs│/5 부터 │{(CGS+CDS+Cs)·[Vc(TF1)-Vc(TF2)]-CDS·[VX(TF1)-VX(TF2)]}/Cs│×10 까지의 범위 (여기에서, CGS는 상기 트랜지스터 스위칭 소자의 게이트전극과 소스전극에 결합되어 있는 기생 캐패시턴스이고, CDS는 상기 트랜지스터 스위칭 소자의 드레인전극과 소스전극과 결합되어 있는 기생 캐패시턴스이고, Cs는 상기 기억 캐패시터의 캐패시턴스이고, VC(TF1)은 한 주기(TF1)동안의 대향전극 전압이고, VC(TF2)는 다음 주기(TF2)동안의 대향전극 전압이고, VX(TF1)는 한 주기(TF1)동안의 이미지신호 전압이며, VX(TF2)는 다음 주기(TF2)동안의 이미지신호 전압이다.)인 것을 특징으로 하는 액정표시장치.
  17. 제16항에 있어서, 상기 이미지신호 전압의 극성 반전에 실질적으로 동기화되어 있는 상기 기억 캐패시터선 전압의 상기 변화는 │{(CGS+CDS+Cs)·[Vc(TF1)-Vc(TF2)]DS·[VX(TF1)-VX(TF2)]}/Cs│인 것을 특징으로 하는 액정표시장치.
  18. 복수의 주사선(125)과 이 복수의 주사선과 교차하는 복수의 신호선(123)을 가지며, 주사펄스는 상기 주사선(125)에 인가되고 제1차 표준 전위에 대하여 반대로 주기적으로 변환되는 이미지 신호는 상기 신호선(123)에 인가되는 것을 특징으로 하는 매트릭스 배선; 상기 복수의 주사선(125)과 상기 복수의 신호선(123)의 각 교차점에 위치한 화소전극(127); 상기 복수의 주사선(125)과 상기 복수의 신호선(123)의 각 교차점에 위치하며 각 화소전극(137)에 연결되어 있는 트랜지스터 스위칭 소자(127); 상기 화소전극(137)에 대향하여 위치한 대향전극(151); 상기 화소전극(137)과 상기 대향전극(151) 사이에 유지되어 있는 액정조성물(115); 상기 화소전극(137)과 기억 캐패시터선(143) 사이에 형성되어 있는 기억 캐패시터; 및 실절적으로 상기 주사 펄스에 동기화 되어 있는 상기 기억 캐패시터선 전압의 전위레벨이 변화하고, 상기 기억 캐패시터선 전압의 전위 레벨 변화의 방향이 상기 주사 펄스의 전위 레벨 변화의 방향과는 반대방향이 되는 기억 캐패시터선 전압을 상기 기억 캐패시터선에 공급하여 상기 주사펄스에 실제적으로 동기화 되어 있는 액정 인가 전압의 변화를 보상하는 기억 캐패시터선 구동수단을 포함하며 구성된 것을 특징으로 하는 액정표시장치.
  19. 대향전극에 연결되어 있어 상기 대향전극에 직류 전압을 공급하는 대향전극 구동수단을 더 포함하여 구성된 것을 특징으로 하는 액정표시장치.
  20. 제19항에 있어서, 상기 주사펄스에 실질적으로 동기화되어 있는 상기 기억 캐패시터선 전압의 변화는 │(-CGS·dVY)/Cs│/2 부터 │(CGS·dVY)/Cs│×2까지의 범위 (여기에서, CGS는 상기 트랜지스터 스위칭 소자의 게이트전극과 소스전극 사이의 기생 캐패시턴스이고, dVY는 상기 주사펄스의 크기이며, Cs는 상기 기억 캐패시터의 캐패시턴스이다.)에 있는 것을 특징으로 하는 액정표시장치.
  21. 제20항에 있어서, 상기 기억 캐패시터선 전압의 변화는 │(-CGS·dVY)/Cs│인 것을 특징으로 하는 액정표시장치.
  22. 제18항에 있어서, 상기 이미지 신호전압에 실질적으로 동기화되어 있는 반면에 제2차 표준전위에 대해서 반대되는 대향전극 전압극성을 가지는 대향전극 전압을 상기 대향전극에 인가하는 대향전극 구동수단을 더 포함하여 구성된 것을 특징으로 하는 액정표시장치.
  23. 제22항에 있어서, 상기 주사펄스에 실질적으로 동기화되어 있는 상기 기억캐패시터선 전압의 변화는│(-CGS·dVY)/Cs│/2 부터 │(CGS·dVY)/Cs│×2까지의 범위 (여기에서, CGS는 상기 트랜지스터 스위칭 소자의 게이트전극과 소스전극 사이의 기생 캐패시턴스이고, dVY는 상기 주사펄스의 크기이며, Cs는 상기 기억 캐패시터의 캐패시턴스이다.)에 있는 것을 특징으로 하는 액정표시장치.
  24. 제23항에 있어서, 상기 기억 캐패시터선 전압의 변화는 │(-CGS·dVY)/Cs│인 것을 특징으로 하는 액정표시장치.
KR1019920018218A 1991-10-04 1992-10-05 액정표시장치 KR0144450B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP91-257687 1991-10-04
JP25768791 1991-10-04
JP91-259147 1991-10-07
JP25914791 1991-10-07

Publications (2)

Publication Number Publication Date
KR930008495A KR930008495A (ko) 1993-05-21
KR0144450B1 true KR0144450B1 (ko) 1998-07-15

Family

ID=26543345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018218A KR0144450B1 (ko) 1991-10-04 1992-10-05 액정표시장치

Country Status (5)

Country Link
US (1) US5686932A (ko)
EP (1) EP0535954B1 (ko)
KR (1) KR0144450B1 (ko)
DE (1) DE69225105T2 (ko)
TW (1) TW207570B (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1134720A3 (en) * 1993-04-22 2002-02-27 Matsushita Electric Industrial Co., Ltd. Display device and projection-type display apparatus using the device
JPH06313876A (ja) * 1993-04-28 1994-11-08 Canon Inc 液晶表示装置の駆動方法
EP0715753A1 (en) * 1994-06-09 1996-06-12 Koninklijke Philips Electronics N.V. Display device
JP3332062B2 (ja) 1994-09-02 2002-10-07 ソニー株式会社 ディスプレイ装置
US5986631A (en) * 1995-07-05 1999-11-16 Matsushita Electric Industrial Co., Ltd. Method for driving active matrix LCD using only three voltage levels
JP3037886B2 (ja) * 1995-12-18 2000-05-08 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置の駆動方法
JP3305946B2 (ja) * 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
EP0797182A1 (en) * 1996-03-19 1997-09-24 Hitachi, Ltd. Active matrix LCD with data holding circuit in each pixel
JP3406772B2 (ja) * 1996-03-28 2003-05-12 株式会社東芝 アクティブマトリクス型液晶表示装置
JPH09304794A (ja) * 1996-05-20 1997-11-28 Toshiba Corp 液晶表示素子
US5926162A (en) * 1996-12-31 1999-07-20 Honeywell, Inc. Common electrode voltage driving circuit for a liquid crystal display
US6462722B1 (en) * 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
KR100586715B1 (ko) * 1997-02-17 2006-06-08 세이코 엡슨 가부시키가이샤 유기 ｅｌ 장치
US5903248A (en) * 1997-04-11 1999-05-11 Spatialight, Inc. Active matrix display having pixel driving circuits with integrated charge pumps
TW388857B (en) * 1997-06-13 2000-05-01 Matsushita Electronic Compon Liquid crystal display panel and driving method therefor
GB9807184D0 (en) * 1998-04-04 1998-06-03 Philips Electronics Nv Active matrix liquid crystal display devices
US7002542B2 (en) * 1998-09-19 2006-02-21 Lg.Philips Lcd Co., Ltd. Active matrix liquid crystal display
TW500937B (en) 1999-07-13 2002-09-01 Samsung Electronics Co Ltd Liquid crystal display
WO2001007961A1 (en) * 1999-07-21 2001-02-01 E Ink Corporation Use of a storage capacitor to enhance the performance of an active matrix driven electronic display
JP3574768B2 (ja) * 1999-10-25 2004-10-06 株式会社日立製作所 液晶表示装置及びその駆動方法
US6476785B1 (en) * 1999-11-08 2002-11-05 Atmel Corporation Drive circuit for liquid crystal display cell
JP2001281635A (ja) * 2000-03-30 2001-10-10 Mitsubishi Electric Corp 液晶表示装置
JP3579766B2 (ja) * 2000-05-26 2004-10-20 株式会社アドバンスト・ディスプレイ 液晶表示装置の駆動方法
DE60137091D1 (de) * 2000-10-04 2009-01-29 Panasonic Corp Displayansteuerungsmethode
EP1229379A3 (en) * 2001-01-31 2007-02-07 Matsushita Electric Industrial Co., Ltd. Active matrix liquid crystal display element
US20020126081A1 (en) * 2001-03-06 2002-09-12 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device and method for driving the same
JP3530503B2 (ja) * 2001-05-08 2004-05-24 三洋電機株式会社 表示装置
JP2002366112A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置
SG109457A1 (en) * 2001-07-17 2005-03-30 Toshiba Kk Array substrate, method of inspecting array substrate, and liquid crystal display
JP3980910B2 (ja) * 2002-03-12 2007-09-26 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP3924485B2 (ja) * 2002-03-25 2007-06-06 シャープ株式会社 液晶表示装置の駆動方法及びその液晶表示装置
JP2003344824A (ja) * 2002-05-29 2003-12-03 Hitachi Displays Ltd 液晶表示装置
JP2004101581A (ja) * 2002-09-04 2004-04-02 Koninkl Philips Electronics Nv 画像表示装置
JP2004191581A (ja) * 2002-12-10 2004-07-08 Sharp Corp 液晶表示装置およびその駆動方法
US7046262B2 (en) * 2003-03-31 2006-05-16 Sharp Laboratories Of America, Inc. System for displaying images on a display
JP2005062396A (ja) * 2003-08-11 2005-03-10 Sony Corp 表示装置及びその駆動方法
KR100951358B1 (ko) * 2003-09-05 2010-04-08 삼성전자주식회사 액정 표시 장치 및 그 구동 장치
KR100561946B1 (ko) * 2003-10-23 2006-03-21 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
US20050140634A1 (en) * 2003-12-26 2005-06-30 Nec Corporation Liquid crystal display device, and method and circuit for driving liquid crystal display device
US20080094314A1 (en) * 2004-09-17 2008-04-24 Koninklijke Philips Electronics, N.V. Display Unit
KR101073204B1 (ko) * 2004-12-31 2011-10-12 엘지디스플레이 주식회사 액정 표시 장치 및 그 구동방법
KR20060104223A (ko) * 2005-03-29 2006-10-09 삼성에스디아이 주식회사 전자방출소자의 구동장치 및 그 구동 방법
KR101136318B1 (ko) * 2005-04-29 2012-04-19 엘지디스플레이 주식회사 액정표시장치
CN100449599C (zh) * 2005-06-03 2009-01-07 宏齐科技股份有限公司 显示器的驱动电路及其驱动方法
US7825885B2 (en) * 2005-08-05 2010-11-02 Sony Corporation Display device
US8866717B2 (en) * 2005-08-18 2014-10-21 Japan Display, Inc. Display device and drive method providing improved signal linearity
JP2007101900A (ja) * 2005-10-04 2007-04-19 Sanyo Electric Co Ltd 表示装置
KR101252002B1 (ko) * 2006-05-23 2013-04-08 삼성디스플레이 주식회사 액정 표시 장치
TWI364734B (en) * 2006-06-30 2012-05-21 Chimei Innolux Corp Liquid crystal display panel, driving method and liquid crystal displayer
KR101337261B1 (ko) * 2006-07-24 2013-12-05 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
KR101323250B1 (ko) * 2007-02-28 2013-11-04 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US20080291223A1 (en) * 2007-05-21 2008-11-27 Epson Imaging Devices Corporation Electro-optical device, driving circuit of electro-optical device, and electronic apparatus
CN101320170B (zh) * 2007-06-08 2010-09-29 群康科技(深圳)有限公司 液晶显示装置
TW200905651A (en) * 2007-07-26 2009-02-01 Au Optronics Corp Liquid crystal display with wide view angle
US8648782B2 (en) * 2007-10-22 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5029670B2 (ja) * 2009-09-28 2012-09-19 カシオ計算機株式会社 表示装置
JP2011107692A (ja) 2009-10-20 2011-06-02 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法、表示装置、及び電子機器。
KR101541474B1 (ko) * 2009-12-25 2015-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
JP5189149B2 (ja) * 2010-09-17 2013-04-24 奇美電子股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを有する電子機器
CN102254534B (zh) 2011-08-05 2012-12-12 深圳市华星光电技术有限公司 提高薄膜晶体管像素充电能力的驱动电路及方法
JP2015072310A (ja) * 2013-10-01 2015-04-16 株式会社ジャパンディスプレイ 液晶表示装置
KR102481182B1 (ko) 2015-11-20 2022-12-26 삼성디스플레이 주식회사 액정 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2050668B (en) * 1979-05-28 1983-03-16 Suwa Seikosha Kk Matrix liquid crystal display system
JPS59116685A (ja) * 1982-12-23 1984-07-05 セイコーインスツルメンツ株式会社 画像表示装置
DE68912173T2 (de) * 1988-03-11 1994-05-19 Matsushita Electric Ind Co Ltd Ansteuerverfahren für eine Anzeigevorrichtung.
JP2568659B2 (ja) * 1988-12-12 1997-01-08 松下電器産業株式会社 表示装置の駆動方法
US5194974A (en) * 1989-08-21 1993-03-16 Sharp Kabushiki Kaisha Non-flicker liquid crystal display with capacitive charge storage
JPH03168617A (ja) * 1989-11-28 1991-07-22 Matsushita Electric Ind Co Ltd 表示装置の駆動方法
JPH0639620A (ja) * 1992-03-09 1994-02-15 Hitachi Tool Eng Ltd エンドミル

Also Published As

Publication number Publication date
US5686932A (en) 1997-11-11
DE69225105T2 (de) 1999-01-07
KR930008495A (ko) 1993-05-21
TW207570B (en) 1993-06-11
EP0535954A3 (ko) 1994-02-09
EP0535954B1 (en) 1998-04-15
DE69225105D1 (de) 1998-05-20
EP0535954A2 (en) 1993-04-07

Similar Documents

Publication Publication Date Title
KR0144450B1 (ko) 액정표시장치
US8416231B2 (en) Liquid crystal display
JP2743841B2 (ja) 液晶表示装置
JP2705711B2 (ja) 液晶表示装置で漏話を除去する方法及び液晶表示装置
KR100239092B1 (ko) 액정표시장치의 구동방법
US4804951A (en) Display apparatus and driving method therefor
US7221352B2 (en) Driving method for improving display uniformity in multiplexed pixel
JP2007025644A (ja) 液晶ディスプレイパネルの駆動方法及び該駆動方法を用いた液晶ディスプレイパネル並びに該液晶ディスプレイパネルの駆動に用いる駆動モジュール
KR100271704B1 (ko) 액정표시장치의 구동방법
US6020870A (en) Liquid crystal display apparatus and driving method therefor
JP3292520B2 (ja) 液晶表示装置
JPH07181927A (ja) 画像表示装置
JP3914639B2 (ja) 液晶表示装置
US20190088224A1 (en) Liquid crystal display device
US20130147783A1 (en) Pixel circuit and display device
JP4178977B2 (ja) 表示駆動装置及びその駆動制御方法、並びに、アクティブマトリクス型液晶表示装置及びその駆動方法。
US7728804B2 (en) Liquid crystal display device and driving method thereof
KR101232164B1 (ko) 액정표시장치 및 그 구동방법
JP2677260B2 (ja) アクティブマトリクス液晶表示装置
JP3213072B2 (ja) 液晶表示装置
JP4326242B2 (ja) 液晶表示装置
KR100701137B1 (ko) 액티브 매트릭스형 표시 장치
JPH06138486A (ja) 液晶表示装置及びその駆動方法
JPH05216442A (ja) 液晶表示装置
KR19980013720A (ko) 액티브 매트릭스형 액정표시장치의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19921005

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19921005

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19960824

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 19970513

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 19960824

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

PJ2001 Appeal

Appeal kind category: Appeal against decision to decline refusal

Decision date: 19980304

Appeal identifier: 1997201001300

Request date: 19970625

PB0901 Examination by re-examination before a trial

Comment text: Request for Trial against Decision on Refusal

Patent event date: 19970625

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 19970113

Patent event code: PB09011R02I

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19971212

Patent event code: PE09021S01D

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 19980304

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 19971114

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980417

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980417

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010329

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020328

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030401

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050331

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20060331

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20060331

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20080610