JP3192291B2 - アクティブマトリクス型表示装置およびそれを用いた投射型表示装置 - Google Patents
アクティブマトリクス型表示装置およびそれを用いた投射型表示装置Info
- Publication number
- JP3192291B2 JP3192291B2 JP21450093A JP21450093A JP3192291B2 JP 3192291 B2 JP3192291 B2 JP 3192291B2 JP 21450093 A JP21450093 A JP 21450093A JP 21450093 A JP21450093 A JP 21450093A JP 3192291 B2 JP3192291 B2 JP 3192291B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- signal
- display device
- active matrix
- arrangement position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス型
表示装置及びそれを用いた投射型の表示装置に関する。
表示装置及びそれを用いた投射型の表示装置に関する。
【０００２】
【従来の技術】図２に従来のアクティブマトリクス型液
晶表示装置の表示基板側の回路構成の一例を示す。この
アクティブマトリクス型液晶表示装置は、その表示領域
１００内において、複数本のゲートバスライン１０１、
１０１・・・が互いに平行に配設され、各ゲートバスライ
ン１０１に交差して複数本のソースバスライン１０２、
１０２・・・が互いに平行に配設されている。表示領域１
００外に延伸した各ゲートバスライン１０１はゲート駆
動回路１０４に集約されている。
晶表示装置の表示基板側の回路構成の一例を示す。この
アクティブマトリクス型液晶表示装置は、その表示領域
１００内において、複数本のゲートバスライン１０１、
１０１・・・が互いに平行に配設され、各ゲートバスライ
ン１０１に交差して複数本のソースバスライン１０２、
１０２・・・が互いに平行に配設されている。表示領域１
００外に延伸した各ゲートバスライン１０１はゲート駆
動回路１０４に集約されている。
【０００３】他方、表示領域１００外に延伸した各ソー
スバスライン１０２の一端はソース駆動回路１０５に集
約され、ソース駆動回路１０５内でアナログスイッチ
Ｓ’、Ｓ’・・・に接続されている。各アナログスイッチ
Ｓ’は共通のシフトレジスタ１０６および共通の映像信
号線１０７に接続されている。映像信号保持用のソース
バスライン付加容量１０８の他方の電極は共通のソース
容量配線１０９に接続されている。
スバスライン１０２の一端はソース駆動回路１０５に集
約され、ソース駆動回路１０５内でアナログスイッチ
Ｓ’、Ｓ’・・・に接続されている。各アナログスイッチ
Ｓ’は共通のシフトレジスタ１０６および共通の映像信
号線１０７に接続されている。映像信号保持用のソース
バスライン付加容量１０８の他方の電極は共通のソース
容量配線１０９に接続されている。
【０００４】ゲートバスライン１０１とソースバスライ
ン１０２との各交点の近傍には両バスラインに接続され
た薄膜トランジスタ１０３（以下、ＴＦＴ１０３と略称
する）が設けられている。各ＴＦＴ１０３のゲート電極
はゲートバスライン１０１に接続され、ゲート駆動回路
１０４からゲートバスライン１０１を通じてＴＦＴ１０
３にオンオフの制御信号が供給される。各ＴＦＴ１０３
のソース電極はソースバスライン１０２に接続され、Ｔ
ＦＴ１０３がオンになるとソース駆動回路１０５からソ
ースバスライン１０２を通じて映像信号がドレイン電極
側に供給される。ＴＦＴ１０３のドレイン電極は絵素電
極１１０および付加容量１１１に接続される。絵素電極
１１０はこの絵素電極１１０に対向して配置される対向
電極（図示せず）との間に介在する液晶に電圧を印加し
て液晶の電気光学的変化を誘起して表示を行う。絵素電
極１１０の他端は接地され、付加容量１１１の他端は付
加容量共通配線１１２に接続されている。このような表
示装置は以下のようにして動作される。
ン１０２との各交点の近傍には両バスラインに接続され
た薄膜トランジスタ１０３（以下、ＴＦＴ１０３と略称
する）が設けられている。各ＴＦＴ１０３のゲート電極
はゲートバスライン１０１に接続され、ゲート駆動回路
１０４からゲートバスライン１０１を通じてＴＦＴ１０
３にオンオフの制御信号が供給される。各ＴＦＴ１０３
のソース電極はソースバスライン１０２に接続され、Ｔ
ＦＴ１０３がオンになるとソース駆動回路１０５からソ
ースバスライン１０２を通じて映像信号がドレイン電極
側に供給される。ＴＦＴ１０３のドレイン電極は絵素電
極１１０および付加容量１１１に接続される。絵素電極
１１０はこの絵素電極１１０に対向して配置される対向
電極（図示せず）との間に介在する液晶に電圧を印加し
て液晶の電気光学的変化を誘起して表示を行う。絵素電
極１１０の他端は接地され、付加容量１１１の他端は付
加容量共通配線１１２に接続されている。このような表
示装置は以下のようにして動作される。
【０００５】ゲート駆動回路１０４からの信号により一
つのゲートバスライン１０１の電位がハイとなり、この
ゲートバスライン１０１に接続された全てのＴＦＴ１０
３がオンになると、ソース駆動回路１０５のシフトレジ
スタ１０６からサンプリング信号が出力される。このサ
ンプリング信号によってアナログスイッチＳ’、Ｓ’・・
・が順にオンとなり、各アナログスイッチＳ’に対応し
たソースバスライン１０２に順に映像信号が書き込まれ
る。この映像信号はＴＦＴ１０３のドレイン電極を介し
て絵素電極１１０に印加され、対向電極との間に生じた
電位差に対応する電圧が液晶に印加される。この電圧は
同時に付加容量１１１に書き込まれる。書き込まれた映
像信号は対応するサンプリング信号に従ってアナログス
イッチＳ’がオフとなるとソースバスライン付加容量１
０８によって保持され、さらにゲートバスライン１０１
の信号がローとなりＴＦＴ１０３がオフとなった状態で
付加容量１１１によって保持される。
つのゲートバスライン１０１の電位がハイとなり、この
ゲートバスライン１０１に接続された全てのＴＦＴ１０
３がオンになると、ソース駆動回路１０５のシフトレジ
スタ１０６からサンプリング信号が出力される。このサ
ンプリング信号によってアナログスイッチＳ’、Ｓ’・・
・が順にオンとなり、各アナログスイッチＳ’に対応し
たソースバスライン１０２に順に映像信号が書き込まれ
る。この映像信号はＴＦＴ１０３のドレイン電極を介し
て絵素電極１１０に印加され、対向電極との間に生じた
電位差に対応する電圧が液晶に印加される。この電圧は
同時に付加容量１１１に書き込まれる。書き込まれた映
像信号は対応するサンプリング信号に従ってアナログス
イッチＳ’がオフとなるとソースバスライン付加容量１
０８によって保持され、さらにゲートバスライン１０１
の信号がローとなりＴＦＴ１０３がオフとなった状態で
付加容量１１１によって保持される。
【０００６】
【発明が解決しようとする課題】上記の例に示すように
ソースバスライン付加容量１０８によって信号を保持す
る駆動方法の場合、各絵素（液晶）に書き込まれる信号
はソースバスライン付加容量１０８と絵素の付加容量１
１１との電荷の分割によって決まる。このため、絵素に
信号を書き込んだ場合の電位の変動を小さくするために
はソースバスライン付加容量１０８は絵素の付加容量１
１１に比べて十分に大きいものを用いる必要が有る。
ソースバスライン付加容量１０８によって信号を保持す
る駆動方法の場合、各絵素（液晶）に書き込まれる信号
はソースバスライン付加容量１０８と絵素の付加容量１
１１との電荷の分割によって決まる。このため、絵素に
信号を書き込んだ場合の電位の変動を小さくするために
はソースバスライン付加容量１０８は絵素の付加容量１
１１に比べて十分に大きいものを用いる必要が有る。
【０００７】また、ソースバスライン１０２を構成要素
として存在する寄生容量には液晶を介して形成されるも
のも含まれ、この場合には電位によって容量が変動する
という問題があるので、一定の線形性を確保するために
も十分に大きいソースバスライン付加容量１０８を確保
する必要が有る。
として存在する寄生容量には液晶を介して形成されるも
のも含まれ、この場合には電位によって容量が変動する
という問題があるので、一定の線形性を確保するために
も十分に大きいソースバスライン付加容量１０８を確保
する必要が有る。
【０００８】さらに、液晶表示装置のソース駆動回路１
０５においては１ＭＨZ〜２０ＭＨZ程度の高速動作が要
求される。このような高速動作で十分なサンプリング特
性を実現するためにアナログスイッチＳ’がオンとなっ
ている時間を各ソースバスライン１０２のサンプリング
時間よりも長くし同時に複数のアナログスイッチＳ’を
オンにしてサンプリングする方法がある。これは、位相
の異なるシフトレジスタ１０６を複数個並列に形成した
り、シフトレジスタ１０６の出力の論理和をとるなどの
方法によって実現できるが、この駆動方法を用いた場合
にはさらにソースバスライン容量１０８に起因する映像
信号線１０７の容量性負荷が大きくなる。
０５においては１ＭＨZ〜２０ＭＨZ程度の高速動作が要
求される。このような高速動作で十分なサンプリング特
性を実現するためにアナログスイッチＳ’がオンとなっ
ている時間を各ソースバスライン１０２のサンプリング
時間よりも長くし同時に複数のアナログスイッチＳ’を
オンにしてサンプリングする方法がある。これは、位相
の異なるシフトレジスタ１０６を複数個並列に形成した
り、シフトレジスタ１０６の出力の論理和をとるなどの
方法によって実現できるが、この駆動方法を用いた場合
にはさらにソースバスライン容量１０８に起因する映像
信号線１０７の容量性負荷が大きくなる。
【０００９】このように、従来のアクティブマトリクス
型液晶表示装置の表示部の回路構成においては、ソース
バスライン１０２の負荷が大きいためそれに接続される
映像信号線１０７の容量性負荷も大きくなり、その結果
入力信号の遅延が大きくなって解像度の低下を招く。こ
のことを、今少し、具体例で示す。
型液晶表示装置の表示部の回路構成においては、ソース
バスライン１０２の負荷が大きいためそれに接続される
映像信号線１０７の容量性負荷も大きくなり、その結果
入力信号の遅延が大きくなって解像度の低下を招く。こ
のことを、今少し、具体例で示す。
【００１０】図３に液晶表示装置を三枚用いて作製した
三板式の投射型液晶表示装置の構成の一例を示す。三板
式の投射型液晶表示装置においては、一般に、一枚だけ
他の表示装置とは信号線の走査方向を逆にする必要があ
る。このような三板式の投射型液晶表示装置に上記のよ
うな映像信号線内の信号遅延が大きい液晶表示装置を用
いると、次のような問題がある。
三板式の投射型液晶表示装置の構成の一例を示す。三板
式の投射型液晶表示装置においては、一般に、一枚だけ
他の表示装置とは信号線の走査方向を逆にする必要があ
る。このような三板式の投射型液晶表示装置に上記のよ
うな映像信号線内の信号遅延が大きい液晶表示装置を用
いると、次のような問題がある。
【００１１】映像信号線の入力側と出力側とで信号の遅
延の度合いが大きく異なるので、画面の片側での解像度
低下や色ずれの完全な補正をすることができず、映像信
号線方向（通常は左右方向）の画面の両端において画質
の低下を招く。
延の度合いが大きく異なるので、画面の片側での解像度
低下や色ずれの完全な補正をすることができず、映像信
号線方向（通常は左右方向）の画面の両端において画質
の低下を招く。
【００１２】例えば、ビデオ信号の遅延による解像度低
下に対しては、ビデオ信号の高域（高速で変化する部
分）に図４（ａ）に示すようなオーバーシュートあるい
はアンダーシュートを重ね合わせ、オーバーシュートと
アンダーシュート量を調節し、図４（ｂ）に示すよう
に、ソースバスライン中でＶn、Ｖm、Ｖn+1、Ｖm+1、等
の正しい信号がサンプルされるように補償を行うことは
一般によく用いられる手法である。この補償のない、図
５（ａ）に示すような映像信号を入力した場合には、図
５（ｂ）に示すようにＶn′、Ｖm′、Ｖn+1′、Ｖm+1′
等の不要なデータをサンプリングする。しかしながら、
信号の遅延の度合いが大きく異なると、この補償が画面
全体で均一に実現できず、解像度低下を有効に抑制でき
ないという問題がある。
下に対しては、ビデオ信号の高域（高速で変化する部
分）に図４（ａ）に示すようなオーバーシュートあるい
はアンダーシュートを重ね合わせ、オーバーシュートと
アンダーシュート量を調節し、図４（ｂ）に示すよう
に、ソースバスライン中でＶn、Ｖm、Ｖn+1、Ｖm+1、等
の正しい信号がサンプルされるように補償を行うことは
一般によく用いられる手法である。この補償のない、図
５（ａ）に示すような映像信号を入力した場合には、図
５（ｂ）に示すようにＶn′、Ｖm′、Ｖn+1′、Ｖm+1′
等の不要なデータをサンプリングする。しかしながら、
信号の遅延の度合いが大きく異なると、この補償が画面
全体で均一に実現できず、解像度低下を有効に抑制でき
ないという問題がある。
【００１３】本発明はこのような問題を解決するために
なされたものであり、信号遅延が抑制され、画面全体に
わたって画質が良好な表示装置を提供することにある。
この目的の達成により、上記した三板式投射型表示装置
の問題も解消される。
なされたものであり、信号遅延が抑制され、画面全体に
わたって画質が良好な表示装置を提供することにある。
この目的の達成により、上記した三板式投射型表示装置
の問題も解消される。
【００１４】
【課題を解決するための手段】本発明のアクティブマト
リクス型表示装置は、複数の信号線に映像信号を供給す
るように該複数の信号線の各々に接続された映像信号線
として、アクティブマトリクス型表示装置の最初の配設
位置の信号線側と最後の配設位置の信号線側の両方から
該映像信号を供給するように、閉回路を構成する映像信
号線が配設されることで信号遅延の影響による画像の色
ずれを改善した表示装置において、前記信号線は前記映
像信号線とアナログスイッチを介して接続され、該アナ
ログスイッチを通じて各信号線および各信号線に接続さ
れたサンプルホールド容量に書き込まれた前記映像信号
が該サンプルホールド容量と該信号線の寄生容量に保持
されるように成したことを特徴とするアクティブマトリ
クス型表示装置であって、そのことにより上記目的が達
成される。
リクス型表示装置は、複数の信号線に映像信号を供給す
るように該複数の信号線の各々に接続された映像信号線
として、アクティブマトリクス型表示装置の最初の配設
位置の信号線側と最後の配設位置の信号線側の両方から
該映像信号を供給するように、閉回路を構成する映像信
号線が配設されることで信号遅延の影響による画像の色
ずれを改善した表示装置において、前記信号線は前記映
像信号線とアナログスイッチを介して接続され、該アナ
ログスイッチを通じて各信号線および各信号線に接続さ
れたサンプルホールド容量に書き込まれた前記映像信号
が該サンプルホールド容量と該信号線の寄生容量に保持
されるように成したことを特徴とするアクティブマトリ
クス型表示装置であって、そのことにより上記目的が達
成される。
【００１５】
【００１６】ある実施例では、前記信号線の駆動回路は
前記最初の配設位置の信号線側から前記最後の配設位置
の信号線側に向かう方向と該最後の配設位置の信号線側
から該最初の配設位置の信号線側に向かう方向の二方向
に走査可能である。
前記最初の配設位置の信号線側から前記最後の配設位置
の信号線側に向かう方向と該最後の配設位置の信号線側
から該最初の配設位置の信号線側に向かう方向の二方向
に走査可能である。
【００１７】ある実施例では、前記駆動回路内に設けら
れたクロック信号線が、前記最初の配設位置の信号線側
と前記最後の配設位置の信号線側の両方からクロック信
号を供給できるように配設され、かつ、前記サンプルホ
ールド容量の共通配線が該最初の配設位置の信号線側に
接続された該サンプルホールド容量の電極と該最後の配
設位置の信号線側に接続された該サンプルホールド容量
の電極の両方から信号を供給できるように配設されてな
る。
れたクロック信号線が、前記最初の配設位置の信号線側
と前記最後の配設位置の信号線側の両方からクロック信
号を供給できるように配設され、かつ、前記サンプルホ
ールド容量の共通配線が該最初の配設位置の信号線側に
接続された該サンプルホールド容量の電極と該最後の配
設位置の信号線側に接続された該サンプルホールド容量
の電極の両方から信号を供給できるように配設されてな
る。
【００１８】ある実施例では、前記アナログスイッチが
同時に複数個開いている。
同時に複数個開いている。
【００１９】ある実施例では、前記映像信号の立ち上が
り部にオーバーシュートを重ね合わせ、かつ、前記映像
信号の立ち下がり部にアンダーシュートを重ね合わせて
なる。
り部にオーバーシュートを重ね合わせ、かつ、前記映像
信号の立ち下がり部にアンダーシュートを重ね合わせて
なる。
【００２０】本発明の投射型表示装置は、前記アクティ
ブマトリクス型表示装置を三枚有し、三枚の該アクティ
ブマトリクス型表示装置の内の一つにおいて、該アクテ
ィブマトリクス型表示装置の信号線の信号の走査方向
が、他の二枚の該アクティブマトリクス型表示装置の信
号線の信号の走査方向とは反対向きになっている投射型
表示装置であって、そのことにより上記目的が達成され
る。
ブマトリクス型表示装置を三枚有し、三枚の該アクティ
ブマトリクス型表示装置の内の一つにおいて、該アクテ
ィブマトリクス型表示装置の信号線の信号の走査方向
が、他の二枚の該アクティブマトリクス型表示装置の信
号線の信号の走査方向とは反対向きになっている投射型
表示装置であって、そのことにより上記目的が達成され
る。
【００２１】ある実施例の投射型表示装置では、前記三
枚のアクティブマトリクス型表示装置のそれぞれにおい
て、映像信号とクロック信号の間の位相を調整する手段
を有する。
枚のアクティブマトリクス型表示装置のそれぞれにおい
て、映像信号とクロック信号の間の位相を調整する手段
を有する。
【００２２】
【作用】本発明に係るアクティブマトリクス型表示装置
においては、信号線に映像信号を入力する映像信号線
が、複数の信号線の最初の配設位置の信号線側と最後の
配設位置の信号線側の両方から映像信号を入力する構成
となっている。
においては、信号線に映像信号を入力する映像信号線
が、複数の信号線の最初の配設位置の信号線側と最後の
配設位置の信号線側の両方から映像信号を入力する構成
となっている。
【００２３】また、信号線駆動回路内のクロック信号線
が、最初の配設位置の信号線側と最後の配設位置の信号
線側の両方からクロック信号を供給できるように配設さ
れ、かつ、信号線に接続されたサンプルホールド容量の
共通配線が最初の配設位置の信号線側に接続されたサン
プルホールド容量の電極と最後の配設位置の信号線側に
接続されたサンプルホールド容量の電極の両方から信号
を供給できる。
が、最初の配設位置の信号線側と最後の配設位置の信号
線側の両方からクロック信号を供給できるように配設さ
れ、かつ、信号線に接続されたサンプルホールド容量の
共通配線が最初の配設位置の信号線側に接続されたサン
プルホールド容量の電極と最後の配設位置の信号線側に
接続されたサンプルホールド容量の電極の両方から信号
を供給できる。
【００２４】本発明に係るアクティブマトリクス型表示
装置は、このような構成であるので、映像信号の遅延の
影響が小さくなると共に遅延の分布が信号遅延の向きに
ついて対称（例えば、信号線が画面の上下方向に配設さ
れている場合は左右対称）となる。
装置は、このような構成であるので、映像信号の遅延の
影響が小さくなると共に遅延の分布が信号遅延の向きに
ついて対称（例えば、信号線が画面の上下方向に配設さ
れている場合は左右対称）となる。
【００２５】従って、この表示装置を三板式投射型表示
装置に用いた場合には、表示部中のそれぞれの場所にお
ける三枚のパネルの信号遅延の程度が均一化される。
装置に用いた場合には、表示部中のそれぞれの場所にお
ける三枚のパネルの信号遅延の程度が均一化される。
【００２６】
【実施例】以下、本発明の実施例を示す。本実施例によ
って本発明が限定されるものではない。図１に本発明に
係る実施例のアクティブマトリクス型液晶表示装置の表
示基板側の回路構成を示す。表示領域内の構成、および
基本的な電気的動作については従来のものと同じなので
詳細な説明は省略する。
って本発明が限定されるものではない。図１に本発明に
係る実施例のアクティブマトリクス型液晶表示装置の表
示基板側の回路構成を示す。表示領域内の構成、および
基本的な電気的動作については従来のものと同じなので
詳細な説明は省略する。
【００２７】図１に示すように、複数のゲートバスライ
ン１、１・・・とソースバスライン２、２・・・が縦横に配設
されており、両バスライン１、２の各交点には両バスラ
イン１、２に接続されてＴＦＴ３が設けられている。Ｔ
ＦＴ３のドレイン電極には絵素電極１０と付加容量１１
が並列に接続されている。各付加容量１１の他端は付加
容量共通配線１２に接続されている。各ゲートバスライ
ン１の一端はゲート駆動回路４に接続されている。各ソ
ースバスライン２の一端はソース駆動回路５内でアナロ
グスイッチＳに接続され、このアナログスイッチＳは映
像信号線７とシフトレジスタ６内のクロック信号線１３
に接続されている。各ソースバスライン２にはソースバ
スライン付加容量８が接続され、各ソースバスライン付
加容量８の他端はソースバスライン付加容量共通配線９
に接続されている。
ン１、１・・・とソースバスライン２、２・・・が縦横に配設
されており、両バスライン１、２の各交点には両バスラ
イン１、２に接続されてＴＦＴ３が設けられている。Ｔ
ＦＴ３のドレイン電極には絵素電極１０と付加容量１１
が並列に接続されている。各付加容量１１の他端は付加
容量共通配線１２に接続されている。各ゲートバスライ
ン１の一端はゲート駆動回路４に接続されている。各ソ
ースバスライン２の一端はソース駆動回路５内でアナロ
グスイッチＳに接続され、このアナログスイッチＳは映
像信号線７とシフトレジスタ６内のクロック信号線１３
に接続されている。各ソースバスライン２にはソースバ
スライン付加容量８が接続され、各ソースバスライン付
加容量８の他端はソースバスライン付加容量共通配線９
に接続されている。
【００２８】さて、本実施例のアクティブマトリクス型
液晶表示装置では、図１に示すように映像信号線７、及
びソース駆動回路５を構成するシフトレジスタ６のクロ
ック信号線１３がそれぞれ閉回路を構成し、これに接続
された信号線２、２・・・について、最初の配設位置の信
号線２側と最後の配設位置の信号線２側の両方から映像
信号あるいはクロック信号が入力できるようになってい
る。クロック信号線１３が複数本有る場合には各クロッ
ク信号線１３について同様の構成をとる。
液晶表示装置では、図１に示すように映像信号線７、及
びソース駆動回路５を構成するシフトレジスタ６のクロ
ック信号線１３がそれぞれ閉回路を構成し、これに接続
された信号線２、２・・・について、最初の配設位置の信
号線２側と最後の配設位置の信号線２側の両方から映像
信号あるいはクロック信号が入力できるようになってい
る。クロック信号線１３が複数本有る場合には各クロッ
ク信号線１３について同様の構成をとる。
【００２９】またソースバスライン付加容量共通配線９
も同様に閉回路を構成し、これに接続されたソースバス
ライン付加容量８について、最初の配設位置の信号線２
に接続されたソースバスライン付加容量８側の電極と最
後の配設位置の信号線２に接続されたソースバスライン
付加容量８側の電極の両方から共通電極信号が入力でき
るようになっている。
も同様に閉回路を構成し、これに接続されたソースバス
ライン付加容量８について、最初の配設位置の信号線２
に接続されたソースバスライン付加容量８側の電極と最
後の配設位置の信号線２に接続されたソースバスライン
付加容量８側の電極の両方から共通電極信号が入力でき
るようになっている。
【００３０】このような回路構成により、信号線２の走
査方向（最初の配設位置の信号線２側から最後の配設位
置の信号線２側に向かう方向）の遅延が小さくなり、こ
の走査方向の対称性が良くなる。従って従来例の項で取
り挙げたような三板式投射型表装置において、信号の遅
延で色ずれが大きく生じていた画面の両端において遅延
の程度が均一化され、色ずれの少ない良好な画像を得る
ことができる。この三板式投射型表装置のそれぞれのパ
ネル毎にビデオ信号とクロック信号との位相を調整する
ことにより、より微妙な調整を行い投射画質を向上させ
ることができる。
査方向（最初の配設位置の信号線２側から最後の配設位
置の信号線２側に向かう方向）の遅延が小さくなり、こ
の走査方向の対称性が良くなる。従って従来例の項で取
り挙げたような三板式投射型表装置において、信号の遅
延で色ずれが大きく生じていた画面の両端において遅延
の程度が均一化され、色ずれの少ない良好な画像を得る
ことができる。この三板式投射型表装置のそれぞれのパ
ネル毎にビデオ信号とクロック信号との位相を調整する
ことにより、より微妙な調整を行い投射画質を向上させ
ることができる。
【００３１】本実施例において、さらに、ビデオ信号が
高速で変化する部分にオーバーシュートとアンダーシュ
ートとを重ね合わせ、その振幅とクロック信号系に設け
た遅延回路の遅延時間を調節しビデオ信号とクロック信
号との間の遅延による位相差を補償することにより、デ
ータ線に於ける遅延ビデオ信号の遅延と鈍りによる解像
度の低下をほぼ完全に防止することができる。ビデオ信
号の高域（高速で変化する部分）に図４（ａ）に示すよ
うなオーバーシュートあるいはアンダーシュートを重ね
合わせ、ソースバスライン中で、図４（ｂ）に示すよう
なＶn、Ｖm、Ｖn+1、Ｖm+1、等の正しい信号がサンプル
されるようにできる。
高速で変化する部分にオーバーシュートとアンダーシュ
ートとを重ね合わせ、その振幅とクロック信号系に設け
た遅延回路の遅延時間を調節しビデオ信号とクロック信
号との間の遅延による位相差を補償することにより、デ
ータ線に於ける遅延ビデオ信号の遅延と鈍りによる解像
度の低下をほぼ完全に防止することができる。ビデオ信
号の高域（高速で変化する部分）に図４（ａ）に示すよ
うなオーバーシュートあるいはアンダーシュートを重ね
合わせ、ソースバスライン中で、図４（ｂ）に示すよう
なＶn、Ｖm、Ｖn+1、Ｖm+1、等の正しい信号がサンプル
されるようにできる。
【００３２】本実施例のアクティブマトリクス型液晶表
示装置を対角サイズ約２インチ、データライン数１４７
２本のＨＤＴＶ対応の液晶表示装置に適用したところ、
遅延時間は約１０ｎｓｅｃ、オーバーシュートの振幅は
約１.５Ｖできわめて良好な結果が得られた。解像度の
低下及び色むらの発生は皆無であった。
示装置を対角サイズ約２インチ、データライン数１４７
２本のＨＤＴＶ対応の液晶表示装置に適用したところ、
遅延時間は約１０ｎｓｅｃ、オーバーシュートの振幅は
約１.５Ｖできわめて良好な結果が得られた。解像度の
低下及び色むらの発生は皆無であった。
【００３３】
【発明の効果】本発明に係るアクティブマトリクス型表
示装置においては、映像信号線とともに信号線駆動回路
内のクロック信号線、及びサンプルホールド容量の共通
配線も両側から信号を供給できる構成であるので、表示
画面の両端での信号遅延を小さくかつ対称にすることが
できる。その結果、信号遅延の影響による画像の色ずれ
が改善され、画質が大幅に向上する。入力されるビデオ
信号とシフトレジスタのクロック信号の位相を調整する
ことによって更に遅延の影響を軽減でき、一層の画質の
向上を図ることができる。三板式投射型表示装置に用い
て、信号遅延の影響による色ずれを解消することができ
る。
示装置においては、映像信号線とともに信号線駆動回路
内のクロック信号線、及びサンプルホールド容量の共通
配線も両側から信号を供給できる構成であるので、表示
画面の両端での信号遅延を小さくかつ対称にすることが
できる。その結果、信号遅延の影響による画像の色ずれ
が改善され、画質が大幅に向上する。入力されるビデオ
信号とシフトレジスタのクロック信号の位相を調整する
ことによって更に遅延の影響を軽減でき、一層の画質の
向上を図ることができる。三板式投射型表示装置に用い
て、信号遅延の影響による色ずれを解消することができ
る。
【００３４】また、ビデオ信号が高速で変化する部分で
その立ち上がり部にオーバーシュートを重ね合わせ、か
つ、立ち下がり部にアンダーシュートを重ね合わせる
と、上記位相調節の効果が更に大きくなり、画面の片側
で従来避けられなかったゴースト等の解像度の低下の無
い、高品位の画像表示を実現できる。
その立ち上がり部にオーバーシュートを重ね合わせ、か
つ、立ち下がり部にアンダーシュートを重ね合わせる
と、上記位相調節の効果が更に大きくなり、画面の片側
で従来避けられなかったゴースト等の解像度の低下の無
い、高品位の画像表示を実現できる。
【００３５】本発明の効果は画素数の多い高精細パネル
において特に大きい。
において特に大きい。
【図１】本発明の実施例に係るアクティブマトリクス型
表示装置の表示基板側の回路構成を示す図。
表示装置の表示基板側の回路構成を示す図。
【図２】アクティブマトリクス型表示装置の表示基板側
の回路構成の従来例を示す図。
の回路構成の従来例を示す図。
【図３】三板式投射型表示装置の概略構成の一例を示す
図。
図。
【図４】（ａ）はオーバーシュートとアンダーシュート
を重ね合わせた入力映像信号の波形を示す図。（ｂ）は
（ａ）の入力映像信号のソースバスライン中での波形を
示す図。
を重ね合わせた入力映像信号の波形を示す図。（ｂ）は
（ａ）の入力映像信号のソースバスライン中での波形を
示す図。
【図５】（ａ）は通常の入力映像信号の波形を示す図。
（ｂ）は（ａ）の入力映像信号のソースバスライン中で
の波形を示す図。
（ｂ）は（ａ）の入力映像信号のソースバスライン中で
の波形を示す図。
１ ゲートバスライン ２ ソースバスライン ３ ＴＦＴ ４ ゲート駆動回路 ５ ソース駆動回路 ６ シフトレジスタ ７ 映像信号線 ８ ソースバスライン付加容量 ９ ソースバスライン付加容量共通配線 １０ 絵素電極 １１ 付加容量 １２ 付加容量共通配線 １３ クロック信号線 Ｓ アナログスイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲高▼藤 裕 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平５−35221（ＪＰ，Ａ) 特開 平２−149890（ＪＰ，Ａ) 特開 平１−213623（ＪＰ，Ａ) 特開 平２−271388（ＪＰ，Ａ) 特開 平１−244429（ＪＰ，Ａ)
Claims (7)
- 【請求項１】 複数の信号線に映像信号を供給するよう
に該複数の信号線の各々に接続された映像信号線とし
て、アクティブマトリクス型表示装置の最初の配設位置
の信号線側と最後の配設位置の信号線側の両方から該映
像信号を供給するように、閉回路を構成する映像信号線
が配設されることで信号遅延の影響による画像の色ずれ
を改善した表示装置において、前記信号線は前記映像信
号線とアナログスイッチを介して接続され、該アナログ
スイッチを通じて各信号線および各信号線に接続された
サンプルホールド容量に書き込まれた前記映像信号が該
サンプルホールド容量と該信号線の寄生容量に保持され
るように成したことを特徴とするアクティブマトリクス
型表示装置。 - 【請求項２】 前記信号線の駆動回路は前記最初の配設
位置の信号線側から前記最後の配設位置の信号線側に向
かう方向と該最後の配設位置の信号線側から該最初の配
設位置の信号線側に向かう方向の二方向に走査可能であ
る請求項１に記載のアクティブマトリクス型表示装置。 - 【請求項３】 前記駆動回路内に設けられたクロック信
号線が、前記最初の配設位置の信号線側と前記最後の配
設位置の信号線側の両方からクロック信号を供給できる
ように配設され、かつ、前記サンプルホールド容量の共
通配線が該最初の配設位置の信号線側に接続された該サ
ンプルホールド容量の電極と該最後の配設位置の信号線
側に接続された該サンプルホールド容量の電極の両方か
ら信号を供給できるように配設された請求項１又は２に
記載のアクティブマトリクス型表示装置。 - 【請求項４】 前記アナログスイッチが同時に複数個開
いている請求項１から３のいずれかに記載のアクティブ
マトリクス型表示装置。 - 【請求項５】 前記映像信号の立ち上がり部にオーバー
シュートを重ね合わせ、かつ、前記映像信号の立ち下が
り部にアンダーシュートを重ね合わせた請求項１から4
のいずれかに記載のアクティブマトリクス型表示装置。 - 【請求項６】 請求項１から５のいずれかに記載のアク
ティブマトリクス型表示装置を三枚有し、三枚の該アク
ティブマトリクス型表示装置の内の一つにおいて、該ア
クティブマトリクス型表示装置の信号線の信号の走査方
向が、他の二枚の該アクティブマトリクス型表示装置の
信号線の信号の走査方向とは反対向きになっている投射
型表示装置。 - 【請求項７】 三枚の前記アクティブマトリクス型表示
装置のそれぞれにおいて、映像信号とクロック信号の間
の位相を調整する手段を有する請求項６に記載の投射型
表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21450093A JP3192291B2 (ja) | 1993-08-30 | 1993-08-30 | アクティブマトリクス型表示装置およびそれを用いた投射型表示装置 |
| EP94113480A EP0644523B1 (en) | 1993-08-30 | 1994-08-29 | Data signal line structure in an active matrix liquid crystal display |
| DE69415903T DE69415903T2 (de) | 1993-08-30 | 1994-08-29 | Datensignalleitungsstruktur in einer Flüssigkristallanzeigeeinrichtung mit aktiver Matrix |
| DE69431607T DE69431607T2 (de) | 1993-08-30 | 1994-08-29 | Datensignalleitungsstruktur in einer Flüssigkristall-Anzeigeeinrichtung mit aktiver Matrix |
| EP98108544A EP0863498B1 (en) | 1993-08-30 | 1994-08-29 | Data signal line structure in an active matrix liquid crystal display |
| US08/297,219 US5801673A (en) | 1993-08-30 | 1994-08-29 | Liquid crystal display device and method for driving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21450093A JP3192291B2 (ja) | 1993-08-30 | 1993-08-30 | アクティブマトリクス型表示装置およびそれを用いた投射型表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25115899A Division JP3268287B2 (ja) | 1999-09-06 | 1999-09-06 | アクティブマトリクス型表示装置およびそれを用いた投射型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0764052A JPH0764052A (ja) | 1995-03-10 |
| JP3192291B2 true JP3192291B2 (ja) | 2001-07-23 |
Family
ID=16656745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21450093A Expired - Fee Related JP3192291B2 (ja) | 1993-08-30 | 1993-08-30 | アクティブマトリクス型表示装置およびそれを用いた投射型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192291B2 (ja) |
-
1993
- 1993-08-30 JP JP21450093A patent/JP3192291B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0764052A (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0863498B1 (en) | Data signal line structure in an active matrix liquid crystal display | |
| KR101268963B1 (ko) | 액정표시장치 | |
| US5870075A (en) | LCD display with divided pixel electrodes connected separately with respective transistors in one pixel and method of driving which uses detection of movement in video | |
| JP3069930B2 (ja) | 液晶表示装置 | |
| JP3520131B2 (ja) | 液晶表示装置 | |
| US20080036724A1 (en) | Image display device | |
| JP2000321600A (ja) | 液晶表示装置及びこれの製造方法 | |
| JP3663943B2 (ja) | 電気光学装置および電子機器 | |
| JPH02217894A (ja) | 液晶表示装置の駆動装置 | |
| US6396555B1 (en) | LCD panel in which the scanning line and the line connected to the drain of the TFT are parallel | |
| JP3213072B2 (ja) | 液晶表示装置 | |
| JP2815102B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3192291B2 (ja) | アクティブマトリクス型表示装置およびそれを用いた投射型表示装置 | |
| EP1116207B1 (en) | Driving of data lines in active matrix liquid crystal display | |
| JP3268287B2 (ja) | アクティブマトリクス型表示装置およびそれを用いた投射型表示装置 | |
| CN1318887C (zh) | 电光装置和电子设备 | |
| JPH0643833A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH07152350A (ja) | 表示装置及びその駆動方法 | |
| JPH08114817A (ja) | 液晶表示装置 | |
| JPH06138486A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH11305743A (ja) | 液晶表示装置 | |
| JPH05216007A (ja) | 液晶素子およびその駆動方法 | |
| JP3132904B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH0442211A (ja) | 液晶パネルの駆動方法 | |
| JPH08305322A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990722 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |