[go: up one dir, main page]

KR102760856B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102760856B1
KR102760856B1 KR1020230070383A KR20230070383A KR102760856B1 KR 102760856 B1 KR102760856 B1 KR 102760856B1 KR 1020230070383 A KR1020230070383 A KR 1020230070383A KR 20230070383 A KR20230070383 A KR 20230070383A KR 102760856 B1 KR102760856 B1 KR 102760856B1
Authority
KR
South Korea
Prior art keywords
electrode
pad
auxiliary electrode
anode electrode
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020230070383A
Other languages
English (en)
Other versions
KR20230080389A (ko
Inventor
임종혁
김세준
이준석
이소정
장진희
이재성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020230070383A priority Critical patent/KR102760856B1/ko
Publication of KR20230080389A publication Critical patent/KR20230080389A/ko
Application granted granted Critical
Publication of KR102760856B1 publication Critical patent/KR102760856B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80516—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80524—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판의 액티브 영역에 애노드 전극, 유기 발광층, 캐소드 전극, 및 상기 캐소드 전극과 연결되는 보조 전극이 구비되어 있고, 상기 기판의 패드 영역에 신호 패드 및 상기 신호 패드와 연결되는 제1 패드 전극이 구비되어 있으며, 상기 보조 전극은 제1 보조 전극 및 콘택홀을 통해서 상기 제1 보조 전극과 연결되는 제2 보조 전극을 포함하여 이루어지고, 상기 제1 패드 전극은 상기 제1 보조 전극과 동일한 물질로 이루어진다.

Description

유기 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 유기 발광 표시 장치에 관한 것으로서, 보다 구체적으로는 상부 발광 방식 유기 발광 표시 장치 및 그의 제조방법에 관한 것이다.
유기 발광 표시 장치(OLED)는 자발광 소자로서, 소비전력이 낮고, 고속의 응답 속도, 높은 발광 효율, 높은 휘도 및 광시야각을 가지고 있다.
유기 발광 표시 장치(OLED)는 유기 발광 소자를 통해 발광된 광의 투과 방향에 따라 상부 발광 방식(top emission type)과 하부 발광 방식(bottom emission type)으로 나뉜다. 상기 하부 발광 방식은 발광층과 화상 표시면 사이에 회로 소자가 위치하기 때문에 상기 회로 소자로 인해서 개구율이 저하되는 단점이 있는 반면에, 상기 상부 발광 방식은 발광층과 화상 표시면 사이에 회로 소자가 위치하지 않기 때문에 개구율이 향상되는 장점이 있다.
도 1은 종래의 상부 발광 방식 유기 발광 표시 장치의 개략적인 단면도이다.
도 1에서 알 수 있듯이, 기판(10) 상의 액티브 영역(Active Area; AA)에는 액티브층(11), 게이트 절연막(12), 게이트 전극(13), 층간 절연막(14), 소스 전극(15) 및 드레인 전극(16)을 포함하는 박막 트랜지스터층(T)이 형성되어 있고, 상기 박막 트랜지스터층(T) 상에 패시베이션층(20)과 평탄화층(30)이 차례로 형성되어 있다.
상기 평탄화층(30) 상에는 애노드 전극(40)과 보조 전극(50)이 형성되어 있다. 상기 보조 전극(50)은 후술하는 캐소드(Cathode) 전극(80)의 저항을 줄이는 역할을 한다.
상기 애노드 전극(40)과 보조 전극(50) 상에는 뱅크(60)가 형성되어 화소 영역이 정의되고, 상기 뱅크(60)에 의해 정의된 화소 영역 내에는 유기 발광층(70)이 형성되어 있고, 상기 유기 발광층(70) 상에는 캐소드 전극(80)이 형성되어 있다.
상부 발광 방식의 경우 상기 유기 발광층(70)에서 발광된 광이 상기 캐소드 전극(80)을 통과하여 진행하게 된다. 따라서, 상기 캐소드 전극(80)은 투명한 도전물을 이용하여 형성되며, 그로 인해서 상기 캐소드 전극(80)의 저항이 커지는 문제가 발생한다. 이와 같은 캐소드 전극(80)의 저항을 줄이기 위해서 캐소드 전극(80)을 상기 보조 전극(50)에 연결하는 것이다.
상기 기판(10) 상의 패드 영역(Pad Area; PA)에는 상기 게이트 절연막(12)과 층간 절연막(14)이 형성되어 있고, 상기 층간 절연막(14) 상에 신호 패드(90)가 형성되어 있고, 상기 신호 패드(90) 상에 상기 패시베이션층(20)이 형성되어 있다. 상기 패시베이션층(20)에는 홀이 구비되어 있어, 상기 홀을 통해서 상기 신호 패드(90)가 외부로 노출된다. 상기 신호 패드(90)는 외부의 구동 회로와 연결되어야 하기 때문에, 상기 패시베이션층(20)에 홀을 형성하여 상기 신호 패드(90)를 외부로 노출시키는 것이다.
이와 같은 종래의 상부 발광 방식 유기 발광 표시 장치는 다음과 같은 문제가 있다.
상기 신호 패드(90)는 외부의 구동 회로와 연결되어야 하기 때문에 상기 신호 패드(90)의 상면은 외부로 노출된다. 그에 따라, 상기 신호 패드(90)의 상면이 부식되고 또한 부식이 다른 영역으로 전이되는 문제가 발생할 수 있다. 이와 같은 신호 패드(90) 상면의 부식을 방지하기 위해서 신호 패드(90)의 상면에 내식성이 우수한 금속층을 추가로 형성할 수 있지만, 이 경우 공정이 증가하는 단점이 있다. 또한, 공정 증가를 방지하면서 상기 신호 패드(90)의 상면 부식을 방지하기 위해서 상기 애노드 전극(40)과 동일한 전극층을 동일한 공정을 통해 상기 신호 패드(90) 상에 형성하는 것도 가능하지만, 이 경우도 상기 전극층의 측면을 통한 부식의 진행은 방지할 수는 없다.
또한, 상기 신호 패드(90)를 외부의 구동 회로와 연결하기 위해서 상기 패시베이션층(20)에 홀을 형성하여 상기 신호 패드(90) 상면을 노출시키게 되는데, 상기 패시베이션층(20)의 홀을 미리 형성하게 되면, 상기 애노드 전극(40)의 패턴 형성을 위한 식각액이 상기 홀을 통해 흘러들어가 상기 신호 패드(90)를 손상(damage)시키는 문제가 생긴다. 이를 방지하기 위해서는 상기 신호 패드(90) 상면을 노출시키기 위한 상기 패시베이션층(20)의 홀 형성을 상기 애노드 전극(40)의 패턴 형성 공정을 완성한 후에 별도로 진행할 수 있지만, 이 경우에는 별도의 마스크 공정이 추가되는 단점이 있다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 추가 공정 진행을 최소화하면서 신호 패드의 부식을 방지할 수 있는 상부 발광 방식의 유기 발광 표시 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판의 액티브 영역에 애노드 전극, 유기 발광층, 캐소드 전극, 및 상기 캐소드 전극과 연결되는 보조 전극이 구비되어 있고, 상기 기판의 패드 영역에 신호 패드 및 상기 신호 패드와 연결되는 제1 패드 전극이 구비되어 있으며, 상기 보조 전극은 제1 보조 전극 및 콘택홀을 통해서 상기 제1 보조 전극과 연결되는 제2 보조 전극을 포함하여 이루어지고, 상기 제1 패드 전극은 상기 제1 보조 전극과 동일한 물질로 이루어진다.
또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판 상에 소스 전극과 신호 패드를 형성하고, 상기 소스 전극과 상기 신호 패드 상에 패시베이션층을 형성하고, 상기 패시베이션층 상에 제1 평탄화층을 형성하고, 상기 패시베이션층과 제1 평탄화층에 상기 소스 전극을 노출시키는 콘택홀을 형성하고 상기 패시베이션층에 상기 신호 패드를 노출시키는 콘택홀을 형성하고, 상기 소스 전극과 연결되는 제1 애노드 전극, 상기 제1 애노드 전극과 이격되는 제1 보조 전극, 및 상기 신호 패드와 연결되는 제1 패드 전극을 형성하고, 상기 제1 애노드 전극과 상기 제1 보조 전극 상에 제2 평탄화층을 형성하고, 상기 제2 평탄화층 상에 상기 제1 애노드 전극과 연결되는 제2 애노드 전극 및 상기 제1 보조 전극과 연결되는 제2 보조 전극을 형성하는 공정을 통해 제조된다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명의 일 실시예에 따르면, 제1 패드 전극이 신호 패드의 상면을 가리도록 형성되어 있어 상기 신호 패드의 부식이 방지될 수 있다. 따라서, 신호 패드를 하부 신호 패드와 부식에 취약한 상부 신호 패드의 2층 구조로 형성하는 것이 가능하다. 특히, 상기 제1 패드 전극은 제1 보조 전극과 동일한 물질로 동시에 형성될 수 있기 때문에 마스크 공정 증가를 방지할 수 있다.
본 발명의 일 실시예에 따르면, 소스 전극을 외부로 노출시키기 위한 콘택홀과 신호 패드를 외부로 노출시키기 위한 콘택홀을 함께 형성할 수 있으며, 그에 따라 마스크 공정 증가를 방지할 수 있다.
본 발명의 일 실시예에 따르면, 캐소드 전극의 저항을 낮추기 위해서 제1 보조 전극과 제2 보조 전극의 2개의 보조 전극을 형성함으로써, 요구되는 보조 전극의 저항 특성을 보다 용이하게 조절할 수 있다. 특히, 제2 보조 전극 아래에 콘택홀을 통해서 상기 제2 보조 전극과 연결되는 제1 보조 전극을 추가로 형성함으로써 화소 영역이 줄어들지 않으면서도 캐소드 전극의 저항을 효과적으로 낮출 수 있다.
도 1은 종래의 상부 발광 방식 유기 발광 표시 장치의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 4a 내지 도 4k는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조방법을 보여주는 공정 단면도이다.
도 5a 내지 도 5h는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조방법을 보여주는 공정 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면도이다.
도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판(100) 상에 구비된 액티브 영역(Active Area; AA) 및 패드 영역(Pad Area; PA)을 포함하여 이루어진다.
상기 기판(100) 상의 액티브 영역(AA)에는 박막 트랜지스터층(T), 패시베이션층(165), 제1 평탄화층(171)과 제2 평탄화층(172), 제1 애노드 전극(180)과 제2 애노드 전극(200), 제1 보조 전극(190)과 제2 보조 전극(210), 뱅크(220), 격벽(230), 유기 발광층(240), 및 캐소드 전극(250)이 형성되어 있다.
상기 박막 트랜지스터층(T)은 액티브층(110), 게이트 절연막(120), 게이트 전극(130), 층간 절연막(140), 소스 전극(150) 및 드레인 전극(160)을 포함하여 이루어진다.
상기 액티브층(110)은 상기 게이트 전극(130)과 중첩되도록 상기 기판(100) 상에 형성된다. 상기 액티브층(110)은 실리콘계 반도체 물질로 이루어질 수도 있고 산화물계 반도체 물질로 이루어질 수도 있다. 도시하지는 않았지만, 상기 기판(100)과 상기 액티브층(110) 사이에 차광막이 추가로 형성될 수 있으며, 이 경우 상기 기판(100)의 하면을 통해서 입사되는 외부광이 상기 차광막에 의해서 차단됨으로써 상기 액티브층(110)이 외부광에 의해서 손상되는 문제가 방지될 수 있다.
상기 게이트 절연막(120)은 상기 액티브층(110) 상에 형성된다. 상기 게이트 절연막(120)은 상기 액티브층(110)과 게이트 전극(130)을 절연시키는 기능을 수행한다. 상기 게이트 절연막(120)은 무기 절연 물질 예를 들어, 실리콘 산화막(SiOX), 실리콘 질화막(SiNX), 또는 이들의 다중막으로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다. 상기 게이트 절연막(120)은 상기 패드 영역(PA)까지 연장될 수 있다.
상기 게이트 전극(130)은 상기 게이트 절연막(120) 상에 형성된다. 상기 게이트 전극(130)은 상기 게이트 절연막(120)을 사이에 두고 상기 액티브층(110)과 중첩되도록 형성된다. 상기 게이트 전극(130)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 반드시 그에 한정되는 것은 아니다.
상기 층간 절연막(140)은 상기 게이트 전극(130) 상에 형성된다. 상기 층간 절연막(140)은 상기 게이트 절연막(120)과 동일한 무기 절연 물질 예를 들어, 실리콘 산화막(SiOX), 실리콘 질화막(SiNX), 또는 이들의 다중막으로 형성될 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 층간 절연막(140)은 상기 패드 영역(PA)까지 연장될 수 있다.
상기 소스 전극(150) 및 드레인 전극(160)은 상기 층간 절연막(140) 상에서 서로 마주하도록 형성된다. 전술한 게이트 절연막(120)과 층간 절연막(140)에는 상기 액티브층(110)의 일단 영역을 노출시키는 제1 콘택홀(CH1) 및 상기 액티브층(110)의 타단 영역을 노출시키는 제2 콘택홀(CH2)이 구비되어 있고, 상기 소스 전극(150)은 상기 제2 콘택홀(CH2)을 통해서 상기 액티브층(110)의 타단 영역과 연결되고, 상기 드레인 전극(160)은 상기 제1 콘택홀(CH1)을 통해서 상기 액티브층(110)의 일단 영역과 연결된다.
상기 소스 전극(150)은 하부 소스 전극(151) 및 상부 소스 전극(152)을 포함하여 이루어질 수 있다.
상기 하부 소스 전극(151)은 상기 층간 절연막(140)과 상기 상부 소스 전극(152) 사이에 형성되어 상기 층간 절연막(140)과 상기 상부 소스 전극(152) 사이의 접착력을 증진시키는 역할을 할 수 있다. 또한, 상기 하부 소스 전극(151)은 상기 상부 소스 전극(152)의 하면을 보호함으로써 상기 상부 소스 전극(152)의 하면이 부식되는 것을 방지할 수 있다. 따라서, 상기 하부 소스 전극(151)의 산화도는 상기 상부 소스 전극(152)의 산화도보다 작을 수 있다. 즉, 상기 하부 소스 전극(151)을 이루는 물질이 상기 상부 소스 전극(152)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같이, 상기 하부 소스 전극(151)은 접착력 증진층 또는 부식 방지층의 역할을 수행하는 것으로서, 몰리브덴과 티타늄의 합금(MoTi)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 상부 소스 전극(152)은 상기 하부 소스 전극(151)의 상면에 형성된다. 상기 상부 소스 전극(152)은 저항이 낮은 금속인 구리(Cu)로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 상부 소스 전극(152)은 상기 하부 소스 전극(151)에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있다. 상기 소스 전극(150)의 전체 저항을 줄이기 위해서 상기 상부 소스 전극(152)의 두께는 상기 하부 소스 전극(151)의 두께보다 두껍게 형성되는 것이 바람직할 수 있다.
상기 드레인 전극(160)은 전술한 소스 전극(150)과 유사하게 하부 드레인 전극(161) 및 상부 드레인 전극(162)을 포함하여 이루어질 수 있다.
상기 하부 드레인 전극(161)은 상기 층간 절연막(140)과 상기 상부 드레인 전극(162) 사이에 형성되어 상기 층간 절연막(140)과 상기 상부 드레인 전극(162) 사이의 접착력을 증진시키는 역할을 수행하며 또한 상기 상부 드레인 전극(162)의 하면이 부식되는 것을 방지할 수 있다. 따라서, 상기 하부 드레인 전극(161)의 산화도는 상기 상부 드레인 전극(162)의 산화도보다 작을 수 있다. 즉, 상기 하부 드레인 전극(161)을 이루는 물질이 상기 상부 드레인 전극(162)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같이, 상기 하부 드레인 전극(161)은 전술한 하부 소스 전극(151)과 동일한 몰리브덴과 티타늄의 합금(MoTi)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 상부 드레인 전극(162)은 상기 하부 드레인 전극(161)의 상면에 형성되며, 전술한 상부 소스 전극(152)과 동일한 구리(Cu)로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 상부 드레인 전극(162)의 두께는 상기 하부 드레인 전극(161)의 두께보다 두껍게 형성되는 것이 상기 드레인 전극(160)의 전체 저항을 줄이는데 바람직할 수 있다.
상기 상부 드레인 전극(162)은 상기 상부 소스 전극(152)과 동일한 물질 및 동일한 두께로 형성될 수 있고, 상기 하부 드레인 전극(161)은 상기 하부 소스 전극(151)과 동일한 물질 및 동일한 두께로 형성될 수 있으며, 이 경우 드레인 전극(160)과 소스 전극(150)을 동일한 공정을 통해 동시에 형성할 수 있는 장점이 있다.
이상과 같은 박막 트랜지스터층(T)의 구성은 도시된 구조로 한정되지 않고, 당업자에게 공지된 구성으로 다양하게 변형 가능하다. 예로서, 도면에는 게이트 전극(130)이 액티브층(110)의 위에 형성되는 탑 게이트 구조(Top Gate) 구조를 도시하였지만, 게이트 전극(130)이 액티브층(110)의 아래에 형성되는 바텀 게이트 구조(Bottom Gate) 구조로 이루어질 수도 있다.
상기 패시베이션층(165)은 상기 박막 트랜지스터층(T) 상에, 보다 구체적으로는, 상기 소스 전극(150) 및 드레인 전극(160)의 상면 상에 형성되어 있다. 상기 패시베이션층(165)은 상기 박막 트랜지스터층(T)을 보호하는 기능을 하며, 이와 같은 패시베이션층(165)은 무기 절연 물질 예를 들어, 실리콘 산화막(SiOX) 또는 실리콘 질화막(SiNX)으로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다. 상기 패시베이션층(165)은 상기 패드 영역(PA)까지 연장될 수 있다.
상기 제1 평탄화층(171)은 상기 패시베이션층(165) 상에 형성된다. 상기 제1 평탄화층(171)은 상기 박막 트랜지스터(T)가 구비되어 있는 상기 기판(100) 상부를 평탄하게 해주는 기능을 수행한다. 상기 제1 평탄화층(171)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 절연물로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다. 상기 제1 평탄화층(171)은 상기 패드 영역(PA)까지 연장되지 않을 수 있다.
상기 제1 애노드 전극(180)과 상기 제1 보조 전극(190)은 상기 제1 평탄화층(171) 상에 형성되어 있다. 즉, 상기 제1 애노드 전극(180)과 상기 제1 보조 전극(190)은 동일한 층에 형성된다. 전술한 패시베이션층(165)과 제1 평탄화층(171)에는 상기 소스 전극(150)을 노출시키는 제3 콘택홀(CH3)이 구비되어 있으며, 상기 제3 콘택홀(CH3)을 통하여 상기 소스 전극(150)과 상기 제1 애노드 전극(180)이 연결된다.
상기 제1 애노드 전극(180)은 제1 하부 애노드 전극(181), 제1 상부 애노드 전극(182), 및 제1 커버 애노드 전극(183)을 포함하여 이루어질 수 있다.
상기 제1 하부 애노드 전극(181)은 상기 평탄화층(170)과 상기 제1 상부 애노드 전극(182) 사이에 형성되어 상기 평탄화층(170)과 상기 제1 상부 애노드 전극(182) 사이의 접착력을 증진시키는 역할을 할 수 있다. 또한, 상기 제1 하부 애노드 전극(181)은 상기 제1 상부 애노드 전극(182)의 하면을 보호함으로써 상기 제1 상부 애노드 전극(182)의 하면이 부식되는 것을 방지할 수 있다. 따라서, 상기 제1 하부 애노드 전극(181)의 산화도는 상기 제1 상부 애노드 전극(182)의 산화도보다 작을 수 있다. 즉, 상기 제1 하부 애노드 전극(181)을 이루는 물질이 상기 제1 상부 애노드 전극(182)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 또한, 상기 제1 하부 애노드 전극(181)은 상기 상부 소스 전극(152)의 상면을 보호함으로써 상기 상부 소스 전극(152)의 상면이 부식되는 것을 방지할 수 있다. 따라서, 상기 제1 하부 애노드 전극(181)의 산화도는 상기 상부 소스 전극(152)의 산화도보다 작을 수 있다. 즉, 상기 제1 하부 애노드 전극(181)을 이루는 물질이 상기 상부 소스 전극(152)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같이, 상기 제1 하부 애노드 전극(181)이 상기 상부 소스 전극(152)의 상면 부식을 방지할 수 있기 때문에, 상기 소스 전극(150)을 전술한 2층 구조로 형성하는 것이 가능하다. 상기 제1 하부 애노드 전극(181)은 접착력 증진층 또는 부식 방지층의 역할을 수행하는 것으로서, 몰리브덴과 티타늄의 합금(MoTi)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제1 상부 애노드 전극(182)은 상기 제1 하부 애노드 전극(181)과 상기 제1 커버 애노드 전극(183) 사이에 형성된다. 상기 제1 상부 애노드 전극(182)은 저항이 낮은 금속인 구리(Cu)로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 제1 상부 애노드 전극(182)은 상기 제1 하부 애노드 전극(181) 및 상기 제1 커버 애노드 전극(183)에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있다. 상기 제1 애노드 전극(180)의 전체 저항을 줄이기 위해서 상기 제1 상부 애노드 전극(182)의 두께는 상기 제1 하부 애노드 전극(181) 및 상기 제1 커버 애노드 전극(183) 각각의 두께보다 두껍게 형성되는 것이 바람직할 수 있다.
상기 제1 커버 애노드 전극(183)은 상기 제1 상부 애노드 전극(182) 상에 형성되어 있다. 상기 제1 커버 애노드 전극(183)은 상기 제1 상부 애노드 전극(182)의 상면 및 측면을 덮도록 형성됨으로써 상기 제1 상부 애노드 전극(182)이 부식되는 것을 방지한다. 따라서, 상기 제1 커버 애노드 전극(183)의 산화도는 상기 제1 상부 애노드 전극(182)의 산화도보다 작을 수 있다. 즉, 상기 제1 커버 애노드 전극(183)을 이루는 물질이 상기 제1 상부 애노드 전극(182)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다.
상기 제1 커버 애노드 전극(183)은 상기 제1 하부 애노드 전극(181)의 측면까지 덮도록 형성될 수 있다. 이때, 상기 제1 커버 애노드 전극(183)의 산화도는 상기 제1 하부 애노드 전극(181)의 산화도보다 작을 수 있다. 즉, 상기 제1 커버 애노드 전극(183)을 이루는 물질이 상기 제1 하부 애노드 전극(181)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같은 제1 커버 애노드 전극(183)은 ITO와 같은 투명 도전물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제1 보조 전극(190)은 전술한 제1 애노드 전극(180)과 유사하게 제1 하부 보조 전극(191), 제1 상부 보조 전극(192), 및 제1 커버 보조 전극(193)을 포함하여 이루어질 수 있다.
상기 제1 하부 보조 전극(191)은 상기 평탄화층(170)과 상기 제1 상부 보조 전극(192) 사이에 형성되어 상기 평탄화층(170)과 상기 제1 상부 보조 전극(192) 사이의 접착력을 증진시키는 역할을 수행하며 또한 상기 제1 상부 보조 전극(192)의 하면이 부식되는 것을 방지할 수 있다. 따라서, 상기 제1 하부 보조 전극(191)의 산화도는 상기 제1 상부 보조 전극(192)의 산화도보다 작을 수 있다. 즉, 상기 제1 하부 보조 전극(191)을 이루는 물질이 상기 제1 상부 보조 전극(192)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같이, 상기 제1 하부 보조 전극(191)은 전술한 제1 하부 애노드 전극(181)과 동일한 몰리브덴과 티타늄의 합금(MoTi)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제1 상부 보조 전극(192)은 상기 제1 하부 보조 전극(191)과 제1 커버 보조 전극(193) 사이에 형성되며, 전술한 제1 상부 애노드 전극(182)과 동일한 구리(Cu)로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상대적으로 저항이 낮은 제1 상부 보조 전극(192)의 두께는 상대적으로 저항이 높은 제1 하부 보조 전극(191) 및 제1 커버 보조 전극(193) 각각의 두께보다 두껍게 형성되는 것이 제1 보조 전극(190)의 전체 저항을 줄일 수 있어 바람직하다.
상기 제1 커버 보조 전극(193)은 상기 제1 상부 보조 전극(192) 상에 형성되어 있다. 상기 제1 커버 보조 전극(193)은 상기 제1 상부 보조 전극(192)의 상면 및 측면을 덮도록 형성됨으로써 상기 제1 상부 보조 전극(192)이 부식되는 것을 방지한다. 따라서, 상기 제1 커버 보조 전극(193)의 산화도는 상기 제1 상부 보조 전극(192)의 산화도보다 작을 수 있다. 즉, 상기 제1 커버 보조 전극(193)을 이루는 물질이 상기 제1 상부 보조 전극(192)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다.
상기 제1 커버 보조 전극(193)은 상기 제1 하부 보조 전극(191)의 측면까지 덮도록 형성될 수 있다. 이때, 상기 제1 커버 보조 전극(193)의 산화도는 상기 제1 하부 보조 전극(191)의 산화도보다 작을 수 있다. 즉, 상기 제1 커버 보조 전극(193)을 이루는 물질이 상기 제1 하부 보조 전극(191)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같은 제1 커버 보조 전극(193)은 ITO와 같은 투명 도전물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제1 커버 보조 전극(193)은 상기 제1 커버 애노드 전극(183)과 동일한 물질 및 동일한 두께로 형성될 수 있고, 상기 제1 상부 보조 전극(192)은 상기 제1 상부 애노드 전극(182)과 동일한 물질 및 동일한 두께로 형성될 수 있고, 상기 제1 하부 보조 전극(191)은 상기 제1 하부 애노드 전극(181)과 동일한 물질 및 동일한 두께로 형성될 수 있으며, 이 경우 제1 보조 전극(190)과 제1 애노드 전극(180)을 동일한 공정을 통해 동시에 형성할 수 있는 장점이 있다.
상기 제2 평탄화층(172)은 상기 제1 보조 전극(190)과 제1 애노드 전극(180) 상에 형성된다. 상기 제2 평탄화층(172)은 전술한 제1 평탄화층(171)과 함께 기판(100) 상부를 평탄하게 해주는 기능을 수행한다. 상기 제2 평탄화층(172)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 절연물로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다. 상기 제2 평탄화층(172)은 상기 패드 영역(PA)까지 연장되지 않을 수 있다.
상기 제2 평탄화층(172)에는 제4 콘택홀(CH4)과 제5 콘택홀(CH5)이 구비되어 있다. 상기 제4 콘택홀(CH4)에 의해서 상기 제1 애노드 전극(180)이 노출되고, 상기 제5 콘택홀(CH5)에 의해서 상기 제1 보조 전극(190)이 노출된다.
상기 제2 애노드 전극(200)은 상기 제2 평탄화층(172) 상에 형성된다. 상기 제2 애노드 전극(200)은 상기 제4 콘택홀(CH4)을 통해서 상기 제1 애노드 전극(180)과 연결된다. 상기 제2 애노드 전극(200)은 상기 유기 발광층(240)에서 발광된 광을 상부 방향으로 반사시키는 역할을 하며, 따라서, 반사도가 우수한 물질을 포함하여 이루어진다. 이와 같은 제2 애노드 전극(200)은 제2 하부 애노드 전극(201), 제2 중앙 애노드 전극(202), 및 제2 상부 애노드 전극(203)을 포함하여 이루어질 수 있다.
상기 제2 하부 애노드 전극(201)은 상기 제1 애노드 전극(180)과 상기 제2 중앙 애노드 전극(202) 사이에 형성된다. 상기 제2 하부 애노드 전극(201)은 상기 제2 중앙 애노드 전극(202)의 하면을 보호함으로써 상기 제2 중앙 애노드 전극(202)의 하면이 부식되는 것을 방지한다. 따라서, 상기 제2 하부 애노드 전극(201)의 산화도는 상기 제2 중앙 애노드 전극(202)의 산화도보다 작을 수 있다. 즉, 상기 제2 하부 애노드 전극(201)을 이루는 물질이 상기 제2 중앙 애노드 전극(202)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같은 제2 하부 애노드 전극(201)은 ITO와 같은 투명 도전물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제2 중앙 애노드 전극(202)은 상기 제2 하부 애노드 전극(201)과 상기 제2 상부 애노드 전극(203) 사이에 형성된다. 상기 제2 중앙 애노드 전극(202)은 상기 제2 하부 애노드 전극(201) 및 상기 제2 상부 애노드 전극(203)보다 저항이 낮고 반사도가 우수한 물질로 이루어지며, 예로서 은(Ag)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상대적으로 저항이 낮은 제2 중앙 애노드 전극(202)의 두께는 상대적으로 저항이 높은 제2 하부 애노드 전극(201) 및 제2 상부 애노드 전극(203) 각각의 두께보다 두껍게 형성되는 것이 제2 애노드 전극(200)의 전체 저항을 줄일 수 있어 바람직할 수 있다.
상기 제2 상부 애노드 전극(203)은 상기 제2 중앙 애노드 전극(202)의 상면에 형성되어, 상기 제2 중앙 애노드 전극(202)의 상면이 부식되는 것을 방지할 수 있다. 따라서, 상기 제2 상부 애노드 전극(203)의 산화도는 상기 제2 중앙 애노드 전극(202)의 산화도보다 작을 수 있다. 즉, 상기 제2 상부 애노드 전극(203)을 이루는 물질이 상기 제2 중앙 애노드 전극(202)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같은 제2 상부 애노드 전극(203)은 ITO와 같은 투명 도전물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제2 보조 전극(210)은 상기 제2 애노드 전극(200)과 동일하게 상기 제2 평탄화층(172) 상에 형성된다. 상기 제2 보조 전극(210)은 상기 제5 콘택홀(CH5)을 통해서 상기 제1 보조 전극(190)과 연결된다. 상기 제2 보조 전극(210)은 상기 제1 보조 전극(190)과 함께 상기 캐소드 전극(250)의 저항을 낮추는 역할을 한다.
이와 같은 제2 보조 전극(210)은 제2 하부 보조 전극(211), 제2 중앙 보조 전극(212), 및 제2 상부 보조 전극(213)을 포함하여 이루어질 수 있다.
상기 제2 하부 보조 전극(211)은 상기 제1 보조 전극(190)과 상기 제2 중앙 보조 전극(212) 사이에 형성된다. 상기 제2 하부 보조 전극(211)은 상기 제2 중앙 보조 전극(212)의 하면을 보호함으로써 상기 제2 중앙 보조 전극(212)의 하면이 부식되는 것을 방지한다. 따라서, 상기 제2 하부 보조 전극(211)의 산화도는 상기 제2 중앙 보조 전극(102)의 산화도보다 작을 수 있다. 즉, 상기 제2 하부 보조 전극(211)을 이루는 물질이 상기 제2 중앙 보조 전극(212)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같은 제2 하부 보조 전극(211)은 ITO와 같은 투명 도전물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제2 중앙 보조 전극(212)은 상기 제2 하부 보조 전극(211)과 상기 제2 상부 보조 전극(213) 사이에 형성된다. 상기 제2 중앙 보조 전극(212)은 상기 제2 하부 보조 전극(211) 및 상기 제2 상부 보조 전극(213)보다 저항이 낮고 반사도가 우수한 물질로 이루어지며, 예로서 은(Ag)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상대적으로 저항이 낮은 제2 중앙 보조 전극(212)의 두께는 상대적으로 저항이 높은 제2 하부 보조 전극(211) 및 제2 상부 보조 전극(213) 각각의 두께보다 두껍게 형성되는 것이 제2 보조 전극(210)의 전체 저항을 줄일 수 있어 바람직할 수 있다.
상기 제2 상부 보조 전극(213)은 상기 제2 중앙 보조 전극(212)의 상면에 형성되어, 상기 제2 중앙 보조 전극(212)의 상면이 부식되는 것을 방지할 수 있다. 따라서, 상기 제2 상부 보조 전극(213)의 산화도는 상기 제2 중앙 보조 전극(212)의 산화도보다 작을 수 있다. 즉, 상기 제2 상부 보조 전극(213)을 이루는 물질이 상기 제2 중앙 보조 전극(212)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같은 제2 상부 보조 전극(213)은 ITO와 같은 투명 도전물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 제2 상부 보조 전극(213)은 상기 제2 상부 애노드 전극(203)과 동일한 물질 및 동일한 두께로 형성되고, 상기 제2 중앙 보조 전극(212)은 상기 제2 중앙 애노드 전극(202)과 동일한 물질 및 동일한 두께로 형성되고, 상기 제2 하부 보조 전극(211)은 상기 제2 하부 애노드 전극(201)과 동일한 물질 및 동일한 두께로 형성될 수 있으며, 이 경우 제2 보조 전극(210)과 제2 애노드 전극(200)을 동일한 공정을 통해 동시에 형성할 수 있는 장점이 있다.
본 발명의 일 실시예에 따르면 상기 캐소드 전극(250)의 저항을 낮추기 위해서 서로 연결되는 제1 보조전극(190)과 제2 보조 전극(210)의 2개의 보조 전극을 형성함으로써, 요구되는 보조 전극의 저항 특성을 보다 용이하게 조절할 수 있다.
보다 구체적으로 설명하면, 상기 제2 보조 전극(210)은 상기 제2 애노드 전극(200)과 동일한 층에 형성되기 때문에 제2 보조 전극(210)의 폭을 증가시키면 상기 제2 애노드 전극(200)의 폭을 줄여야 하고 그 경우 표시장치의 화소 영역이 줄어드는 단점이 있기 때문에, 상기 제2 보조 전극(210)의 폭을 증가시키는 데는 한계가 있다. 이에, 본 발명의 일 실시예에 따르면, 상기 제2 보조 전극(210) 아래에 상기 제2 보조 전극(210)과 연결되는 제1 보조 전극(190)을 추가로 형성함으로써 화소 영역이 줄어들지 않으면서도 상기 캐소드 전극(150)의 저항을 효과적으로 낮출 수 있다.
상기 제1 보조 전극(190)은 제1 애노드 전극(180)과 동일한 층에 형성되는데, 상기 제1 애노드 전극(180)은 상기 소스 전극(150) 및 상기 제2 애노드 전극(200) 사이를 연결하는 역할을 하는 것이기 때문에, 상기 제1 애노드 전극(180)의 폭을 줄일 수 있고, 그에 따라, 상기 제1 보조 전극(190)의 폭을 증가시킬 수 있다. 즉, 상기 제1 보조 전극(190)의 폭을 상기 제1 애노드 전극(180)의 폭보다 크게 형성할 수 있고, 더 나아가 상기 제1 보조 전극(190)이 상기 제2 애노드 전극(200)과 오버랩되도록 상기 제1 보조 전극(190)의 폭을 증가시킬 수 있으며, 그에 따라 상기 캐소드 전극(150)의 저항을 보다 효과적으로 낮출 수 있다.
상기 뱅크(220)는 상기 제2 애노드 전극(200) 및 상기 제2 보조 전극(210) 상에 형성된다.
상기 뱅크(220)는 상기 제2 애노드 전극(200)의 상면을 노출시키면서 상기 제2 애노드 전극(200)의 일측 및 타측 상에 형성된다. 상기 뱅크(220)가 상기 제2 애노드 전극(200)의 상면을 노출시키도록 형성됨으로써 화상이 디스플레이되는 영역을 확보할 수 있다. 또한, 상기 뱅크(220)가 상기 제2 애노드 전극(200)의 일측 및 타측 상에 형성됨으로써, 부식에 취약한 상기 제2 중앙 애노드 전극(202)의 측면이 외부로 노출되는 것이 방지되어 상기 제2 중앙 애노드 전극(202)의 측면이 부식되는 것을 방지할 수 있다.
상기 뱅크(220)는 상기 제2 보조 전극(210)의 상면을 노출시키면서 상기 제2 보조 전극(210)의 일측 및 타측 상에 형성된다. 상기 뱅크(220)가 상기 제2 보조 전극(210)의 상면을 노출시키도록 형성됨으로써 상기 제2 보조 전극(210)과 상기 캐소드 전극(250) 사이의 전기적 연결 공간을 확보할 수 있다. 또한, 상기 뱅크(220)가 상기 제2 보조 전극(210)의 일측 및 타측 상에 형성됨으로써, 부식에 취약한 상기 제2 중앙 보조 전극(212)의 측면이 외부로 노출되는 것이 방지되어 상기 제2 중앙 보조 전극(212)의 측면이 부식되는 것을 방지할 수 있다.
또한, 상기 뱅크(220)는 상기 제2 애노드 전극(200)과 상기 제2 보조 전극(210) 사이에 형성되어 상기 제2 애노드 전극(200)과 상기 제2 보조 전극(210)을 서로 절연시킨다. 이와 같은 뱅크(220)는 폴리이미드 수지(polyimide resin), 아크릴 수지(acryl resin), 벤조사이클로뷰텐(BCB) 등과 같은 유기절연물로 이루어질 수 있으나, 반드시 그에 한정되는 것은 아니다.
상기 격벽(230)은 상기 제2 보조 전극(210) 상에 형성되어 있다. 상기 격벽(230)은 상기 뱅크(220)와 소정 거리를 두고 이격되어 있으며, 상기 격벽(230)과 뱅크(220) 사이의 이격된 공간을 통해서 상기 제2 보조 전극(210)과 상기 캐소드 전극(250)이 서로 전기적으로 연결된다. 상기 격벽(230)을 형성하지 않고 상기 제2 보조 전극(210)과 상기 캐소스 전극(250)을 전기적으로 연결할 수도 있다. 그러나, 상기 격벽(230)을 형성하게 되면, 상기 유기 발광층(240)을 보다 용이하게 증착 형성할 수 있는 장점이 있다. 이에 대해서 보다 구체적으로 설명하면 다음과 같다.
만약, 상기 격벽(230)을 형성하지 않을 경우에는 상기 유기 발광층(240)에 의해서 상기 제2 보조 전극(210)의 상면이 가려지지 않도록 하기 위해서 상기 유기 발광층(240)을 증착할 때 상기 제2 보조 전극(210)의 상면을 가리는 마스크 패턴이 필요하게 된다. 그러나, 상기 격벽(230)을 형성한 경우에는 상기 유기 발광층(240)의 증착시 상기 격벽(230)의 상면이 처마(eaves)와 같은 역할을 함으로써 처마(eaves) 아래 영역에는 상기 유기 발광층(240)이 증착되지 않게 되어 상기 제2 보조 전극(210)의 상면을 가리는 마스크 패턴이 필요 없게 된다. 즉, 정면에서 본 경우를 기준으로, 처마의 역할을 하는 상기 격벽(230)의 상면이 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간을 가리도록 구성할 경우, 상기 유기 발광층(240)이 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간으로 침투하지 않게 되어 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간에서 상기 제2 보조 전극(210)이 노출될 수 있다. 특히, 상기 유기 발광층(240)은 증발법(Evaporation)과 같은 증착 물질의 직진성이 우수한 증착 공정을 통해 형성할 수 있기 때문에, 상기 유기 발광층(240)의 증착 공정시 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간으로 상기 유기 발광층(240)이 증착되지 않게 된다.
상술한 바와 같이 상기 격벽(230)의 상면이 처마(eaves) 역할을 하기 위해서, 상기 격벽(230)의 상면의 폭은 상기 격벽(230)의 하면의 폭보다 크게 형성된다. 상기 격벽(230)은 하부의 제1 격벽(231)과 상부의 제2 격벽(232)을 포함하여 이루어질 수 있다. 상기 제1 격벽(231)은 상기 제2 보조 전극(210)의 상면에 형성되며, 상기 뱅크(220)와 동일한 물질로 동일한 공정을 통해 형성할 수 있다. 상기 제2 격벽(232)은 상기 제1 격벽(231)의 상면에 형성된다. 상기 제2 격벽(232)의 상면의 폭은 상기 제2 격벽(232)의 하면의 폭보다 크게 형성되며, 특히 상기 제2 격벽(232)의 상면이 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간을 가리도록 구성됨으로써 처마(eaves) 역할을 수행할 수 있다.
상기 유기 발광층(240)은 상기 제2 애노드 전극(200) 상에 형성된다. 상기 유기 발광층(240)은 정공 주입층(Hole Injecting Layer), 정공 수송층(Hole Transporting Layer), 발광층(Emitting Layer), 전자 수송층(Electron Transporting Layer), 및 전자 주입층(Electron Injecting Layer)을 포함하여 이루어질 수 있다. 상기 유기 발광층(240)은 구조는 당업계에 공지된 다양한 형태로 변경될 수 있다.
상기 유기 발광층(240)은 상기 뱅크(220)의 상면까지 연장될 수 있다. 다만, 상기 유기 발광층(240)은 상기 제2 보조 전극(210)의 상면을 가리면서 상기 제2 보조 전극(210)의 상면까지 연장되지는 않는다. 상기 유기 발광층(240)이 상기 제2 보조 전극(210)의 상면을 가리게 되면 상기 제2 보조 전극(210)과 상기 캐소드 전극(250) 사이의 전기적 연결이 어려워지기 때문이다. 전술한 바와 같이, 상기 유기 발광층(240)은 상기 제2 보조 전극(210)의 상면을 가리는 마스크 없이 증착 공정을 통해 형성할 수 있으며, 이 경우 상기 유기 발광층(240)은 상기 격벽(230)의 상면에도 형성될 수 있다.
상기 캐소드 전극(250)은 상기 유기 발광층(240) 상에 형성되어 있다. 상기 캐소드 전극(250)은 광이 방출되는 면에 형성되기 때문에 투명한 도전물질로 이루어진다. 상기 캐소드 전극(250)은 투명한 도전물질로 이루어지기 때문에 저항이 높게 되고, 따라서 상기 캐소드 전극(250)의 저항을 줄이기 위해서 상기 캐소드 전극(250)은 상기 제2 보조 전극(210)과 연결된다. 즉, 상기 캐소드 전극(250)은 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간을 통해서 상기 제2 보조 전극(210)과 연결되어 있다. 상기 캐소드 전극(250)은 스퍼터링(Sputtering)과 같은 증착 물질의 직진성이 좋지 않은 증착 공정을 통해 형성할 수 있기 때문에, 상기 캐소드 전극(250)의 증착 공정시 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간으로 상기 캐소드 전극(250)이 증착될 수 있다.
도면에 도시되지는 않았으나, 상기 캐소드 전극(250) 상에는 밀봉층(encapsulation layer)이 추가로 형성되어 수분의 침투를 방지할 수 있다. 상기 밀봉층은 당업계에 공지된 다양한 재료가 이용될 수 있다. 또한, 도시하지는 않았지만, 상기 캐소드 전극(250) 상에 각 화소별로 컬러 필터가 추가로 형성될 수도 있으며, 이 경우에는 상기 유기 발광층(240)에서 화이트(white) 광이 발광될 수 있다.
상기 기판(100) 상의 패드 영역(PA)에는 게이트 절연막(120), 층간 절연막(140), 신호 패드(300), 패시베이션층(165) 및 제1 패드 전극(400)이 형성되어 있다.
상기 게이트 절연막(120)은 상기 기판(100) 상에 형성되어 있고, 상기 층간 절연막(140)은 상기 게이트 절연막(120) 상에 형성되어 있다. 상기 게이트 절연막(120)과 상기 층간 절연막(140)은 상기 액티브 영역(AA)으로부터 연장되어 상기 패드 영역(PA)의 전체 면 상에 형성되어 있다.
상기 신호 패드(300)는 상기 층간 절연막(140) 상에 형성되어 있다. 상기 신호 패드(300)는 전술한 액티브 영역(AA)의 소스 전극(150) 및 드레인 전극(160)과 동일한 층에 형성될 수 있다.
상기 신호 패드(300)는 하부 신호 패드(301) 및 상부 신호 패드(302)를 포함하여 이루어질 수 있다.
상기 하부 신호 패드(301)는 상기 층간 절연막(140)과 상기 상부 신호 패드(302) 사이에 형성되어 상기 층간 절연막(140)과 상기 상부 신호 패드(302) 사이의 접착력을 증진시키는 역할을 할 수 있다. 또한, 상기 하부 신호 패드(301)는 상기 상부 신호 패드(302)의 하면이 부식되는 것을 방지할 수 있다. 따라서, 상기 하부 신호 패드(301)의 산화도는 상기 상부 신호 패드(302)의 산화도보다 작을 수 있다. 즉, 상기 하부 신호 패드(301)를 이루는 물질이 상기 상부 신호 패드(302)를 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같이, 상기 하부 신호 패드(161)는 전술한 하부 소스 전극(151) 또는 하부 드레인 전극(161)과 동일한 몰리브덴과 티타늄의 합금(MoTi)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 상부 신호 패드(302)는 상기 하부 신호 패드(301)의 상면에 형성된다. 상기 상부 신호 패드(302)는 저항이 낮은 금속인 구리(Cu)로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 상부 신호 패드(302)는 상기 하부 신호 패드(301)에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있으며, 상기 신호 패드(300)의 전체 저항을 줄이기 위해서 상기 상부 신호 패드(302)의 두께는 상기 하부 신호 패드(301)의 두께보다 두껍게 형성되는 것이 바람직할 수 있다.
상기 상부 신호 패드(302)는 상기 상부 소스 전극(152) 및/또는 상기 상부 드레인 전극(162)과 동일한 물질 및 동일한 두께로 형성될 수 있고, 상기 하부 신호 패드(301)는 상기 하부 소스 전극(151) 및/또는 상기 하부 드레인 전극(161)과 동일한 물질 및 동일한 두께로 형성될 수 있으며, 이 경우 신호 패드(300)와 상기 소스 전극(150) 및/또는 상기 드레인 전극(160)을 동일한 공정을 통해 동시에 형성할 수 있는 장점이 있다.
상기 패시베이션층(165)은 상기 신호 패드(300) 상에 형성되어 있다. 상기 패시베이션층(165)은 상기 액티브 영역(AA)으로부터 연장되어 있다. 상기 패시베이션층(165)에는 상기 신호 패드(300)의 일부를 노출시키는 제6 콘택홀(CH6)이 구비되어 있다.
상기 제1 패드 전극(400)은 상기 패시베이션층(165) 상에 형성되어 있다. 상기 제1 패드 전극(400)은 상기 제6 콘택홀(CH6)을 통하여 상기 신호 패드(300)와 연결된다. 상기 제1 패드 전극(400)은 외부로 노출되어 외부의 구동부와 연결된다.
상기 제1 패드 전극(400)은 상기 신호 패드(300)의 상면을 보호한다. 상기 신호 패드(300)의 상면은 상대적으로 부식에 취약한 상부 신호 패드(302)로 이루어지기 때문에, 상기 제1 패드 전극(400)이 상기 제6 콘택홀(CH6)을 통해서 노출된 상기 상부 신호 패드(302)의 상면을 가리도록 형성됨으로써 상기 상부 신호 패드(302)의 부식을 방지하게 된다. 이와 같이, 상기 제1 패드 전극(400)이 상기 상부 신호 패드(302)의 상면 부식을 방지할 수 있기 때문에, 상기 신호 패드(300)를 전술한 2층 구조로 형성하는 것이 가능하다. 상기 제1 패드 전극(400), 특히 제1 커버 패드 전극(403)의 산화도는 상기 상부 신호 패드(302)의 산화도보다 작을 수 있다. 즉, 상기 제1 패드 전극(400)을 이루는 물질, 특히 제1 커버 패드 전극(403)이 상기 상부 신호 패드(302)를 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 또한, 상기 제1 패드 전극(400)은 외부로 노출되기 때문에 상기 제1 패드 전극(400)의 최상 면에 해당하는 제1 커버 패드 전극(403)은 내식성이 강한 물질로 이루어지는 것이 바람직하다.
상기 제1 패드 전극(400)은 전술한 제1 애노드 전극(180) 및/또는 제1 보조 전극(190)과 동일한 물질 및 동일한 두께로 형성할 수 있으며, 이 경우 상기 제1 패드 전극(400)과 상기 제1 애노드 전극(180) 및/또는 제1 보조 전극(190)을 동일한 마스크 공정을 통해 패턴 형성할 수 있는 장점이 있다. 상기 제1 패드 전극(400)은 제1 하부 패드 전극(401), 제1 상부 패드 전극(402), 및 제1 커버 패드 전극(403)을 포함하여 이루어진다.
상기 제1 하부 패드 전극(401)은 제6 콘택홀(CH6)을 통해서 상기 상부 신호 패드(302)의 상면을 덮도록 형성됨으로써 상기 상부 신호 패드(302)의 부식을 방지하게 된다. 따라서, 상기 제1 하부 패드 전극(401)의 산화도는 상기 상부 신호 패드(302)의 산화도보다 작을 수 있다. 즉, 상기 제1 하부 패드 전극(401)을 이루는 물질이 상기 상부 신호 패드(302)를 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같이, 상기 제1 하부 패드 전극(401)이 상기 상부 신호 패드(302)의 상면 부식을 방지할 수 있기 때문에, 상기 신호 패드(300)를 전술한 2층 구조로 형성하는 것이 가능하다. 상기 제1 하부 패드 전극(401)은 전술한 제1 하부 애노드 전극(181) 및/또는 제1 하부 보조 전극(191)과 동일한 몰리브덴과 티타늄의 합금(MoTi)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 제1 하부 패드 전극(401)은 전술한 제1 하부 애노드 전극(181) 및/또는 제1 하부 보조 전극(191)과 동일한 물질 및 동일한 두께로 형성할 수 있으며, 이 경우 상기 제1 하부 패드 전극(401)과 상기 제1 하부 애노드 전극(181) 및/또는 제1 하부 보조 전극(191)을 동일한 마스크 공정을 통해 패턴 형성할 수 있는 장점이 있다.
상기 제1 상부 패드 전극(402)은 상기 제1 하부 패드 전극(401)과 제1 커버 패드 전극(403) 사이에 형성되어 있다. 상기 제1 상부 패드 전극(402)은 저항이 낮은 금속인 구리(Cu)로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 제1 상부 패드 전극(402)은 상기 제1 하부 패드 전극(401)과 제1 커버 패드 전극(403)에 비하여 상대적으로 저항이 낮은 금속으로 이루어질 수 있으며, 상기 제1 패드 전극(400)의 전체 저항을 줄이기 위해서 상기 제1 상부 패드 전극(402)의 두께는 상기 제1 하부 패드 전극(401)과 제1 커버 패드 전극(403) 각각의 두께보다 두껍게 형성되는 것이 바람직할 수 있다. 상기 제1 상부 패드 전극(402)은 전술한 제1 상부 애노드 전극(182) 및/또는 제1 상부 보조 전극(192)과 동일한 물질 및 동일한 두께로 형성할 수 있으며, 이 경우 상기 제1 상부 패드 전극(402)과 상기 제1 상부 애노드 전극(182) 및/또는 제1 상부 보조 전극(192)을 동일한 마스크 공정을 통해 패턴 형성할 수 있는 장점이 있다.
상기 제1 커버 패드 전극(403)은 상기 제1 상부 패드 전극(402) 상에 형성되어 있다. 상기 제1 커버 패드 전극(403)은 상기 제1 상부 패드 전극(402)의 상면 및 측면을 덮도록 형성됨으로써 상기 제1 상부 패드 전극(402)이 부식되는 것을 방지한다. 즉, 상기 제1 커버 패드 전극(403)은 상기 제1 상부 패드 전극(402)이 외부로 노출되지 않도록 한다. 따라서, 상기 제1 커버 패드 전극(403)의 산화도는 상기 제1 상부 패드 전극(402)의 산화도보다 작을 수 있다. 즉, 상기 제1 커버 패드 전극(403)을 이루는 물질이 상기 제1 상부 패드 전극(402)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다.
상기 제1 커버 패드 전극(403)은 상기 제1 하부 패드 전극(401)의 측면까지 덮도록 형성될 수 있다. 이때, 상기 제1 커버 패드 전극(403)의 산화도는 상기 제1 하부 패드 전극(401)의 산화도보다 작을 수 있다. 즉, 상기 제1 커버 패드 전극(403)을 이루는 물질이 상기 제1 하부 패드 전극(401)을 이루는 물질보다 내식성이 강한 물질로 이루어질 수 있다. 이와 같은 제1 커버 패드 전극(403)은 ITO와 같은 투명 도전물로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 제1 커버 패드 전극(403)은 전술한 제1 커버 애노드 전극(183) 및/또는 제1 커버 보조 전극(193)과 동일한 물질 및 동일한 두께로 형성할 수 있으며, 이 경우 상기 제1 커버 패드 전극(403)과 상기 제1 커버 애노드 전극(183) 및/또는 제1 커버 보조 전극(193)을 동일한 마스크 공정을 통해 패턴 형성할 수 있는 장점이 있다.
도 3은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 단면도로서, 이는 제2 애노드 전극(200)과 제2 보조 전극(210)의 구성이 변경되고 제2 패드 전극(500)이 추가로 형성된 점을 제외하고 전술한 도 2에 따른 유기 발광 표시 장치와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 3에서 알 수 있듯이, 본 발명의 다른 실시예에 따르면, 제2 애노드 전극(200)이 제2 중앙 애노드 전극(202) 및 제2 상부 애노드 전극(203)을 포함하여 이루어지고, 제2 하부 애노드 전극(201)이 생략되어 있다. 또한, 제2 보조 전극(210)이 제2 중앙 보조 전극(212) 및 제2 상부 보조 전극(213)을 포함하여 이루어지고, 제2 하부 보조 전극(211)이 생략되어 있다.
이와 같은 구조의 경우, 상기 제2 중앙 애노드 전극(202) 및 상기 제2 중앙 보조 전극(212)은 반사도가 우수하면서 내식성도 우수한 몰리브덴과 티타늄의 합금(MoTi)과 같은 물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
본 발명의 다른 실시예에 따르면, 제1 패드 전극(400) 상에 제2 패드 전극(500)이 추가로 형성되어 있다. 이와 같이 제2 패드 전극(500)이 추가로 구성됨으로써 패드부의 높이가 높아지고 접촉면적도 증가되어 외부의 구동부와의 연결이 보다 용이하게 될 수 있다. 상기 제2 패드 전극(500)은 2층 구조로 이루어진 상기 제2 애노드 전극(200) 및/또는 제2 보조 전극(210)과 동일한 물질 및 동일한 두께로 형성될 수 있으며, 이 경우 상기 제2 패드 전극(500)과 상기 제2 애노드 전극(200) 및/또는 제2 보조 전극(210)을 동일한 마스크 공정을 통해 패턴 형성할 수 있는 장점이 있다.
상기 제2 패드 전극(500)은 제2 중앙 패드 전극(502) 및 제2 상부 패드 전극(503)을 포함하여 이루어진다. 상기 제2 중앙 패드 전극(502)은 상기 제2 중앙 애노드 전극(202) 및/또는 제2 중앙 보조 전극(212)과 동일한 물질로 이루어질 수 있고, 상기 제2 상부 패드 전극(503)은 상기 제2 상부 애노드 전극(203) 및/또는 제2 상부 보조 전극(213)과 동일한 물질로 이루어질 수 있다.
본 발명의 다른 실시예에 따르면, 상기 제2 중앙 패드 전극(502)의 측면이 외부로 노출되지만, 상기 제2 중앙 패드 전극(502)이 내식성이 우수한 물질로 이루어져 있기 때문에 부식되는 문제가 방지될 수 있다. 또한 상기 제2 상부 패드 전극(503)도 외부로 노출되지만 상기 제2 상부 패드 전극(503)이 내식성이 우수한 물질로 이루어져 있기 때문에 부식되는 문제가 방지될 수 있다
도 4a 내지 도 4k는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조방법을 보여주는 공정 단면도로서, 이는 전술한 도 2에 따른 유기 발광 표시 장치의 제조방법에 관한 것이다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 각각의 구성의 물질 및 구조 등에 있어서 반복되는 부분에 대한 중복 설명은 생략된다.
우선, 도 4a에서 알 수 있듯이, 기판(100) 상에 액티브층(110), 게이트 절연막(120), 게이트 전극(130), 층간 절연막(140), 소스 전극(150), 드레인 전극(160), 및 신호 패드(300)를 차례로 형성한다.
보다 구체적으로 설명하면, 상기 기판(100) 상에 상기 액티브층(110)을 형성하고, 상기 액티브층(110) 상에 상기 게이트 절연막(120)을 형성하고, 상기 게이트 절연막(120) 상에 상기 게이트 전극(130)을 형성하고, 상기 게이트 전극(130) 상에 상기 층간 절연막(140)을 형성하고, 상기 게이트 절연막(120) 및 상기 층간 절연막(140)에 제1 콘택홀(CH1)과 제2 콘택홀(CH2)을 형성하고, 그 후 상기 제1 콘택홀(CH1)을 통해서 상기 액티브층(110)의 일단 영역과 연결되는 상기 드레인 전극(160), 상기 제2 콘택홀(CH2)을 통해 상기 액티브층(110)의 타단 영역과 연결되는 상기 소스 전극(150), 그리고 상기 신호 패드(300)를 형성한다.
여기서, 상기 액티브층(110), 상기 게이트 전극(130), 상기 소스 전극(150), 및 상기 드레인 전극(160)은 액티브 영역(AA)에 형성하고, 상기 게이트 절연막(120) 및 상기 층간 절연막(140)은 액티브 영역(AA)에서 패드 영역(PA)까지 연장되도록 형성하고, 상기 신호 패드(300)는 패드 영역(PA)에 형성한다. 이와 같은 공정에 의해서, 상기 액티브 영역(AA)에 박막 트랜지스터층(T)이 형성되고, 상기 패드 영역(PA)에 상기 신호 패드(300)가 형성된다.
상기 소스 전극(150)은 하부 소스 전극(151)과 상부 소스 전극(152)으로 이루어지고, 상기 드레인 전극(160)은 하부 드레인 전극(161)과 상부 드레인 전극(162)으로 이루어지고, 상기 신호 패드(300)는 하부 신호 패드(301)와 상부 신호 패드(302)로 이루어진다. 이와 같은 소스 전극(150), 드레인 전극(160), 및 신호 패드(300)는 동일한 물질로 동일한 패터닝 공정에 의해서 동시에 형성할 수 있다.
다음, 도 4b에서 알 수 있듯이, 상기 소스 전극(150), 상기 드레인 전극(160), 및 상기 신호 패드(300) 상에 패시베이션층(165)을 형성하고, 상기 패시베이션층(165) 상에 제1 평탄화층(171)을 형성한다. 상기 패시베이션층(165)은 액티브 영역(AA)에서 패드 영역(PA)까지 연장되도록 형성하고, 상기 제1 평탄화층(171)은 액티브 영역(AA)에 형성한다.
상기 패시베이션층(165)과 상기 제1 평탄화층(171)은 상기 액티브 영역(AA)에서 제3 콘택홀(CH3)을 구비하도록 형성되어, 상기 제3 콘택홀(CH3)을 통해 상기 소스 전극(150)이 외부로 노출된다. 또한, 상기 패시베이션층(165)은 상기 패드 영역(PA)에서 제6 콘택홀(CH6)을 구비하도록 형성되어, 상기 제6 콘택홀(CH6)을 통해 상기 신호 패드(300)가 외부로 노출된다.
본 발명의 일 실시예에 따르면, 상기 소스 전극(150)을 외부로 노출시키기 위한 상기 제3 콘택홀(CH3)과 상기 신호 패드(300)를 외부로 노출시키기 위한 상기 제6 콘택홀(CH6)를 동시에 형성할 수 있으며, 그에 따라 하나의 마스크 공정을 통해서 제3 콘택홀(CH3)과 제6 콘택홀(CH6)을 형성할 수 있어 마스크 공정 증가를 방지할 수 있다. 이에 대해서 구체적으로 설명하면, 상기 제6 콘택홀(CH6)에 의해서 노출되는 상부 신호 패드(302)는 부식에 취약하기 때문에 상기 상부 신호 패드(302)에 식각액 등이 접촉하지 않도록 해야 하는데, 본 발명의 일 실시예에 따르면, 후술하는 도 4c 공정에 의해서 상기 노출되는 상부 신호 패드(302)를 제1 하부 패드 전극(401)으로 덮기 때문에 상기 상부 신호 패드(302)에 식각액 등이 접촉할 염려가 없다. 그와 같은 이유로 인해서, 상기 제6 콘택홀(CH6)을 상기 제3 콘택홀(CH3)과 동시에 형성할 수 있다.
다음, 도 4c에서 알 수 있듯이, 상기 액티브 영역(AA) 내의 제1 평탄화층(171) 상에 서로 이격되도록 제1 애노드 전극(180)과 제1 보조 전극(190)을 형성하고, 상기 패드 영역(PA) 내의 패시베이션층(165) 상에 제1 패드 전극(400)을 형성한다.
상기 제1 애노드 전극(180)은 상기 제3 콘택홀(CH3)을 통해서 상기 소스 전극(150)과 연결되도록 형성하고, 상기 제1 패드 전극(400)은 상기 제6 콘택홀(CH6)을 통해서 상기 신호 패드(300)와 연결되도록 형성한다.
상기 제1 애노드 전극(180)은 제1 하부 애노드 전극(181), 제1 상부 애노드 전극(182), 및 제1 커버 애노드 전극(183)으로 이루어지고, 상기 제1 보조 전극(190)은 제1 하부 보조 전극(191), 제1 상부 보조 전극(192), 및 제1 커버 보조 전극(193)으로 이루어지고, 상기 제1 패드 전극(400)은 제1 하부 패드 전극(401), 제1 상부 패드 전극(402), 및 제1 커버 패드 전극(403)으로 이루어진다.
상기 제1 애노드 전극(180), 상기 제1 보조 전극(190), 및 상기 제1 패드 전극(400)은 서로 동일한 물질을 동일한 패터닝 공정을 통해서 동시에 형성할 수 있다.
다음, 도 4d에서 알 수 있듯이, 상기 액티브 영역(AA) 내의 제1 애노드 전극(180)과 제1 보조 전극(190) 상에 제2 평탄화층(172)을 형성한다.
상기 제2 평탄화층(173)은 제4 콘택홀(CH4) 및 제5 콘택홀(CH5)을 구비하도록 형성되어, 상기 제4 콘택홀(CH4)을 통해 상기 제1 애노드 전극(180)이 외부로 노출되고, 상기 제5 콘택홀(CH5)을 통해 상기 제1 보조 전극(190)이 외부로 노출된다.
다음, 도 4e에서 알 수 있듯이, 상기 패드 영역(PA)의 제1 패드 전극(400) 상에 제1 포토 레지스트 패턴(610)을 형성한다. 상기 제1 포토 레지스트 패턴(610)에 의해서 상기 제1 패드 전극(400)이 가려져 상기 제1 패드 전극(400)이 외부로 노출되지 않는다. 이와 같은 제1 포토 레지스트 패턴(610)은 상기 액티브 영역(AA)에는 형성하지 않을 수 있다.
다음, 도 4f에서 알 수 있듯이, 상기 패드 영역(PA) 및 액티브 영역(AA)에 제2 애노드 전극(도 4g의 도면부호 200 참조) 및 제2 보조 전극(도 4g의 도면부호 210 참조)용 전극층을 형성한다. 보다 구체적으로, 상기 패드 영역(PA)의 제1 포토 레지스트 패턴(610) 및 상기 액티브 영역(AA)의 제2 평탄화층(172) 상에, 하부 전극층(1), 중간 전극층(2) 및 상부 전극 전극층(3)을 차례로 형성한다. 그리고, 상기 전극층, 보다 구체적으로, 상기 액티브 영역(AA)의 상기 상부 전극층(3) 상에 제2 포토 레지스트 패턴(620)을 형성한다.
다음, 도 4g에서 알 수 있듯이, 상기 제2 포토 레지스트 패턴(620)을 마스크로 하여 상기 하부 전극층(1), 중간 전극층(2), 및 상부 전극 전극층(3)을 식각하여, 제2 애노드 전극(200) 및 제2 보조 전극(210)을 형성한다.
즉, 상기 제2 포토 레지스트 패턴(620)을 상기 제2 애노드 전극(200) 및 제2 보조 전극(210)의 패턴에 대응하는 패턴으로 형성함으로써, 상기 제2 포토 레지스트 패턴(620)에 의해 가려지지 않은 상기 하부 전극층(1), 중간 전극층(2), 및 상부 전극 전극층(3)의 부분은 상기 식각 공정에 의해 제거되고 상기 제2 포토 레지스트 패턴(620)에 의해 가려진 부분은 잔존하여 상기 제2 애노드 전극(200) 및 제2 보조 전극(210)의 패턴이 형성된다. 결국, 상기 제2 애노드 전극(200)과 상기 제2 보조 전극(210)은 서로 동일한 물질이 동일한 패터닝 공정을 통해 동시에 형성된다.
상기 제2 애노드 전극(200)은 제2 하부 애노드 전극(201), 제2 중앙 애노드 전극(202), 및 제2 상부 애노드 전극(203)을 포함하여 이루어지고, 상기 제2 보조 전극(210)은 제2 하부 보조 전극(211), 제2 중앙 보조 전극(212), 및 제2 상부 보조 전극(213)을 포함하여 이루어진다.
상기 제2 포토 레지스트 패턴(620)에 의해 가려지지 않은 상기 하부 전극층(1), 중간 전극층(2), 및 상부 전극 전극층(3)의 부분이 상기 식각 공정에 의해 제거될 때, 상기 제1 포토 레지스트 패턴(610)이 상기 제1 패드 전극(400)을 가리고 있기 때문에, 식각액에 의해서 상기 제1 패드 전극(400)이 손상(damage)되지 않는다.
다음, 도 4h에서 알 수 있듯이, 상기 제1 포토 레지스트 패턴(610)과 제2 포토 레지스트 패턴(620)을 스트립(strip) 공정을 통해 제거한다. 그리하면, 상기 패드 전극(400), 제2 애노드 전극(200) 및 제2 보조 전극(210)이 외부로 노출된다.
이상의 도 4e 내지 도 4h는 상기 제1 패드 전극(400)의 손상을 방지하면서 상기 제2 애노드 전극(200) 및 제2 보조 전극(210)을 형성하는 방법에 관한 것으로서, 본 발명의 일 실시예에 따르면, 상기 제1 포토 레지스트 패턴(610)을 상기 제1 패드 전극(400) 상에 형성하여 상기 제1 패드 전극(400)을 가림으로써, 상기 제2 애노드 전극(200) 및 제2 보조 전극(210)의 패턴 형성시 식각액에 의해서 상기 제1 패드 전극(400)이 손상되는 것을 방지할 수 있다. 또한, 상기 제1 포토 레지스트 패턴(610)은 제2 포토 레지스트 패턴(620)과 동시에 제거될 수 있기 때문에 공정이 단순해질 수 있다.
한편, 상기 제1 포토 레지스트 패턴(610)을 이용하지 않고 그 대신에 전술한 도 4d 공정에서 상기 제2 평탄화층(172)을 패드 영역(PA)까지 연장하여 상기 제1 패드 전극(400)을 가리도록 형성한 후 상기 제2 애노드 전극(200) 및 제2 보조 전극(210)을 형성하는 것도 가능하다. 그러나, 그 경우에는 상기 제2 애노드 전극(200) 및 제2 보조 전극(210)을 형성한 이후에 상기 제1 패드 전극(400)을 외부로 노출시키기 위해서 상기 패드 영역(PA)에 연장된 상기 제2 평탄화층(172) 영역을 산소(O2) 애싱(Ashing) 처리로 제거하는 공정을 추가로 수행해야 하는 문제가 있으며, 특히, 상기 패드 영역(PA)에 연장된 상기 제2 평탄화층(172) 영역을 제거하는 공정을 위해서 마스크로서 포토 레지스트 패턴을 추가로 형성해야 하는 단점이 있고, 또한, 상기 산소(O2) 애싱(Ashing) 처리를 하면 챔버 내부가 오염되고 공정 시간도 증가되는 단점이 있다. 따라서, 전술한 도 4e 내지 도 4h에서와 같이 상기 제1 포토 레지스트 패턴(610)을 이용하는 것이 바람직하다.
다음, 도 4i에서 알 수 있듯이, 상기 제2 애노드 전극(200)의 상면을 노출시키면서 상기 제2 애노드 전극(200)의 일측 및 타측 상에 뱅크(220)를 형성함과 더불어 제2 보조 전극(210)의 상면을 노출시키면서 상기 제2 보조 전극(210)의 일측 및 타측 상에 뱅크(220)를 형성한다.
또한, 상기 노출된 제2 보조 전극(210)의 상면 상에 제1 격벽(231)과 제2 격벽(232)을 차례로 형성한다. 상기 제1 격벽(231)은 상기 뱅크(220)와 동일한 물질을 동일한 패턴 형성 공정을 통해서 동시에 형성할 수 있다. 상기 격벽(230)은 상기 뱅크(220)와 소정 거리를 두고 이격되도록 형성하며, 따라서, 상기 격벽(230)과 뱅크(220) 사이에 이격된 공간이 마련된다.
상기 격벽(230)의 상면이 처마(eaves) 역할을 하기 위해서, 상기 제2 격벽(232)의 상면의 폭은 상기 제2 격벽(232)의 하면의 폭보다 크게 형성한다. 특히, 정면에서 본 경우를 기준으로, 상기 제2 격벽(232)의 상면이 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간을 가리도록 함으로써 후술하는 유기 발광층(240) 증착 공정시 상기 유기 발광층(240)이 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간에 증착되는 것을 방지할 수 있다.
다음, 도 4j에서 알 수 있듯이, 상기 제2 애노드 전극(200) 상에 유기 발광층(240)을 형성한다. 상기 유기 발광층(240)은 증발법(Evaporation)과 같은 증착 물질의 직진성이 우수한 증착 공정을 통해 형성하며, 그에 따라, 상기 유기 발광층(240)은 상기 뱅크(220) 및 상기 격벽(230)의 상면에는 증착될 수 있지만 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간에는 증착되지 않게 된다. 즉, 상기 유기 발광층(240)의 증착시 상기 격벽(230)의 상면이 처마(eaves)와 같은 역할을 하기 때문에, 상기 제2 보조 전극(210)의 상면을 가리는 마스크 패턴 없이 상기 유기 발광층(240)을 증착하여도 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간으로 상기 유기 발광층(240)이 증착되는 것이 방지될 수 있다.
다음, 도 4k에서 알 수 있듯이, 상기 유기 발광층(240) 상에 캐소드 전극(250)을 형성한다.
상기 캐소드 전극(250)은 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간을 통해서 상기 제2 보조 전극(210)과 연결되도록 형성한다. 상기 캐소드 전극(250)은 스퍼터링(Sputtering)과 같은 증착 물질의 직진성이 좋지 않은 증착 공정을 통해 형성할 수 있으며, 그에 따라 상기 캐소드 전극(250)의 증착 공정시 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간으로 상기 캐소드 전극(250)이 증착될 수 있다.
도 5a 내지 도 5h는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제조방법을 보여주는 공정 단면도로서, 이는 전술한 도 3에 따른 유기 발광 표시 장치의 제조방법에 관한 것이다. 이하에서는 전술한 실시예와 동일한 부분에 대한 설명은 생략한다.
우선, 도 5a에서 알 수 있듯이, 기판(100) 상에 액티브층(110), 게이트 절연막(120), 게이트 전극(130), 층간 절연막(140), 소스 전극(150), 드레인 전극(160), 및 신호 패드(300)를 차례로 형성한다. 그에 따라, 상기 액티브 영역(AA)에 박막 트랜지스터층(T)이 형성되고, 상기 패드 영역(PA)에 상기 신호 패드(300)가 형성된다. 이 공정은 전술한 도 4a 공정과 동일하다.
다음, 도 5b에서 알 수 있듯이, 상기 소스 전극(150), 상기 드레인 전극(160), 및 상기 신호 패드(300) 상에 패시베이션층(165)을 형성하고, 상기 패시베이션층(165) 상에 제1 평탄화층(171)을 형성한다.
상기 패시베이션층(165)과 상기 제1 평탄화층(171)은 상기 액티브 영역(AA)에서 제3 콘택홀(CH3)을 구비하도록 형성되어, 상기 제3 콘택홀(CH3)을 통해 상기 소스 전극(150)이 외부로 노출된다. 또한, 상기 패시베이션층(165)은 상기 패드 영역(PA)에서 제6 콘택홀(CH6)을 구비하도록 형성되어, 상기 제6 콘택홀(CH6)을 통해 상기 신호 패드(300)가 외부로 노출된다. 이 공정은 전술한 도 4b 공정과 동일하다.
다음, 도 5c에서 알 수 있듯이, 상기 액티브 영역(AA) 내의 제1 평탄화층(171) 상에 서로 이격되도록 제1 애노드 전극(180)과 제1 보조 전극(190)을 형성하고, 상기 패드 영역(PA) 내의 패시베이션층(165) 상에 제1 패드 전극(400)을 형성한다.
상기 제1 애노드 전극(180)은 상기 제3 콘택홀(CH3)을 통해서 상기 소스 전극(150)과 연결되도록 형성하고, 상기 제1 패드 전극(400)은 상기 제6 콘택홀(CH6)을 통해서 상기 신호 패드(300)와 연결되도록 형성한다. 이 공정은 전술한 도 4c 공정과 동일하다.
다음, 도 5d에서 알 수 있듯이, 상기 액티브 영역(AA) 내의 제1 애노드 전극(180)과 제1 보조 전극(190) 상에 제2 평탄화층(172)을 형성한다.
상기 제2 평탄화층(173)은 제4 콘택홀(CH4) 및 제5 콘택홀(CH5)을 구비하도록 형성되어, 상기 제4 콘택홀(CH4)을 통해 상기 제1 애노드 전극(180)이 외부로 노출되고, 상기 제5 콘택홀(CH5)을 통해 상기 제1 보조 전극(190)이 외부로 노출된다. 이 공정은 전술한 도 4d 공정과 동일하다.
다음, 도 5e에서 알 수 있듯이, 상기 액티브 영역(AA) 내의 상기 제2 평탄화층(172) 상에 제2 애노드 전극(200)과 제2 보조 전극(210)을 형성하고, 상기 패드 영역(PA) 내의 제1 패드 전극(400) 상에 제2 패드 전극(500)을 형성한다.
상기 제2 애노드 전극(200)은 상기 제4 콘택홀(CH4)을 통해서 상기 제1 애노드 전극(180)과 연결되고, 상기 제2 보조 전극(210)은 상기 제5 콘택홀(CH5)을 통해서 상기 제2 애노드 전극(190)과 연결되고, 상기 제2 패드 전극(500)은 상기 제1 패드 전극(400)의 상면에 직접 형성된다.
상기 제2 애노드 전극(200)은 제2 중앙 애노드 전극(202) 및 제2 상부 애노드 전극(203)을 포함하여 이루어지고, 상기 제2 보조 전극(210)은 제2 중앙 보조 전극(212) 및 제2 상부 보조 전극(213)을 포함하여 이루어지고, 상기 제2 패드 전극(500)은 제2 중앙 패드 전극(502) 및 제2 상부 패드 전극(503)을 포함하여 이루어진다.
상기 제2 애노드 전극(200), 제2 보조 전극(210), 및 제2 패드 전극(500)은 동일한 물질로 동일한 패터닝 공정을 통해서 동시에 형성할 수 있으며, 그에 따라 마스크 공정이 추가되지 않는 장점이 있다.
상기 제1 패드 전극(400)의 최상면에 형성된 제1 커버 패드 전극(403)은 상기 제2 패드 전극(500)의 최상면에 형성된 제2 상부 패드 전극(503)과 동일한 물질, 예로서, 내식성이 우수한 ITO로 이루어질 수 있으며, 이 경우, 상기 제2 패드 전극(500)을 패턴 형성할 때 상기 제1 커버 패드 전극(403)의 패턴 손상을 방지할 필요가 있다. 그를 위해서, 상기 제2 패드 전극(500)은 상기 제2 중앙 패드 전극(502)용 전극 물질과 상기 제2 상부 패드 전극(503)용 전극 물질을 차례로 적층하고, 상기 제2 상부 패드 전극(503)용 전극물질을 식각하여 상기 제2 상부 패드 전극(503)을 패턴 형성하고, 그 후에 상기 제2 중앙 패드 전극(502)용 전극 물질을 식각하여 상기 제2 중앙 패드 전극(502)을 패턴 형성하는 공정을 통해서 형성할 수 있다. 즉, 상기 제2 상부 패드 전극(503)용 전극물질을 식각할 때 상기 제2 중앙 패드 전극(502)용 전극물질에 의해서 상기 제1 커버 패드 전극(403)이 가려짐으로써, 상기 제2 상부 패드 전극(503)용 전극물질을 식각하는 식각액이 상기 제1 커버 패드 전극(403)과 접촉하지 않게 되어 상기 제1 상부 패드 전극(403)의 패턴 손상이 방지될 수 있다.
다음, 도 5f에서 알 수 있듯이, 상기 제2 애노드 전극(200)의 상면을 노출시키면서 상기 제2 애노드 전극(200)의 일측 및 타측 상에 뱅크(220)를 형성함과 더불어 제2 보조 전극(210)의 상면을 노출시키면서 상기 제2 보조 전극(210)의 일측 및 타측 상에 뱅크(220)를 형성한다. 또한, 상기 노출된 제2 보조 전극(210)의 상면 상에 제1 격벽(231)과 제2 격벽(232)을 차례로 형성한다. 상기 격벽(230)은 상기 뱅크(220)와 소정 거리를 두고 이격되도록 형성하며, 따라서, 상기 격벽(230)과 뱅크(220) 사이에 이격된 공간이 마련된다. 이 공정은 전술한 도 4i 공정과 동일하다.
다음, 도 5g에서 알 수 있듯이, 상기 제2 애노드 전극(200) 상에 유기 발광층(240)을 형성한다. 상기 유기 발광층(240)은 상기 뱅크(220) 및 상기 격벽(230)의 상면에는 증착될 수 있지만 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간에는 증착되지 않는다. 이 공정은 전술한 도 4j 공정과 동일하다.
다음, 도 5h에서 알 수 있듯이, 상기 유기 발광층(240) 상에 캐소드 전극(250)을 형성한다. 상기 캐소드 전극(250)은 상기 격벽(230)과 상기 뱅크(220) 사이의 이격된 공간을 통해서 상기 제2 보조 전극(210)과 연결되도록 형성한다. 이 공정은 전술한 도 4k 공정과 동일하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판 T: 박막 트랜지스터층
165: 패시베이션층 171, 172: 제1, 제2 평탄화층
180: 제1 애노드 전극 190: 제1 보조 전극
200: 제2 애노드 전극 210: 제2 보조 전극
220: 뱅크 230: 격벽
240: 유기 발광층 250: 캐소드 전극
300: 신호 패드 400: 제1 패드 전극
500: 제2 패드 전극

Claims (9)

  1. 액티브 영역과 패드 영역을 포함하는 기판;
    상기 기판의 액티브 영역에 구비된 제1 애노드 전극;
    상기 제1 애노드 전극 상에 구비된 유기 발광층;
    상기 유기 발광층 상에 구비된 캐소드 전극;
    상기 캐소드 전극과 전기적으로 연결되는 보조 전극;
    상기 기판의 패드 영역에 구비된 신호 패드; 및
    상기 신호 패드의 상면을 가리면서 상기 신호 패드와 연결되는 제1 패드 전극을 포함하여 이루어지고,
    상기 제1 애노드 전극은 제1 하부 애노드 전극, 제1 상부 애노드 전극, 및 제1 커버 애노드 전극을 포함하여 이루어지고,
    상기 제1 커버 애노드 전극은 상기 제1 상부 애노드 전극의 상면 및 측면을 덮고 상기 제1 하부 애노드 전극의 측면을 덮도록 구비되고,
    콘택홀을 통해서 상기 제1 애노드 전극과 연결되는 제2 애노드 전극을 추가로 포함하고, 상기 유기 발광층은 상기 제2 애노드 전극의 상면에 구비되고,
    상기 제1 패드 전극 상에 구비된 제2 패드 전극을 추가로 포함하고, 상기 제2 패드 전극은 상기 제2 애노드 전극과 동일한 물질로 이루어진 유기 발광 표시 장치.
  2. 제1항에 있어서,
    상기 제1 패드 전극은 제1 하부 패드 전극, 제1 상부 패드 전극, 및 제1 커버 패드 전극을 포함하여 이루어지고,
    상기 제1 하부 패드 전극은 상기 제1 하부 애노드 전극과 동일한 물질로 이루어지고,
    상기 제1 상부 패드 전극은 상기 제1 상부 애노드 전극과 동일한 물질로 이루어지고,
    상기 제1 커버 패드 전극은 상기 제1 커버 애노드 전극과 동일한 물질로 이루어진 유기 발광 표시 장치.
  3. 삭제
  4. 삭제
  5. 액티브 영역과 패드 영역을 포함하는 기판;
    상기 기판의 액티브 영역에 구비된 애노드 전극;
    상기 애노드 전극 상에 구비된 유기 발광층;
    상기 유기 발광층 상에 구비된 캐소드 전극;
    상기 캐소드 전극과 전기적으로 연결되는 제1 보조 전극;
    상기 기판의 패드 영역에 구비된 신호 패드; 및
    상기 신호 패드의 상면을 가리면서 상기 신호 패드와 연결되는 제1 패드 전극을 포함하여 이루어지고,
    상기 제1 보조 전극은 제1 하부 보조 전극, 제1 상부 보조 전극, 및 제1 커버 보조 전극을 포함하여 이루어지고,
    상기 제1 커버 보조 전극은 상기 제1 상부 보조 전극의 상면 및 측면을 덮고 상기 제1 하부 보조 전극의 측면을 덮도록 구비되고,
    콘택홀을 통해서 상기 제1 보조 전극과 연결되는 제2 보조 전극을 추가로 포함하고, 상기 캐소드 전극은 상기 제2 보조 전극의 상면과 접하고,
    상기 제1 패드 전극 상에 구비된 제2 패드 전극을 추가로 포함하고, 상기 제2 패드 전극은 상기 제2 보조 전극과 동일한 물질로 이루어진 유기 발광 표시 장치.
  6. 제5항에 있어서,
    상기 제1 패드 전극은 제1 하부 패드 전극, 제1 상부 패드 전극, 및 제1 커버 패드 전극을 포함하여 이루어지고,
    상기 제1 하부 패드 전극은 상기 제1 하부 보조 전극과 동일한 물질로 이루어지고,
    상기 제1 상부 패드 전극은 상기 제1 상부 보조 전극과 동일한 물질로 이루어지고,
    상기 제1 커버 패드 전극은 상기 제1 커버 보조 전극과 동일한 물질로 이루어진 유기 발광 표시 장치.
  7. 삭제
  8. 삭제
  9. 제1항, 제2항, 제5항 및 제6항 중 어느 한 항에 있어서,
    상기 신호 패드는 하부 신호 패드 및 상부 신호 패드를 포함하여 이루어지고,
    상기 하부 신호 패드의 산화도는 상기 상부 신호 패드의 산화도보다 작고, 상기 상부 신호 패드의 저항은 상기 하부 신호 패드의 저항보다 낮은 유기 발광 표시 장치.
KR1020230070383A 2015-05-28 2023-05-31 유기 발광 표시 장치 및 그 제조 방법 Active KR102760856B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230070383A KR102760856B1 (ko) 2015-05-28 2023-05-31 유기 발광 표시 장치 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150075397A KR102540372B1 (ko) 2015-05-28 2015-05-28 유기 발광 표시 장치 및 그 제조 방법
KR1020230070383A KR102760856B1 (ko) 2015-05-28 2023-05-31 유기 발광 표시 장치 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150075397A Division KR102540372B1 (ko) 2015-05-28 2015-05-28 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20230080389A KR20230080389A (ko) 2023-06-07
KR102760856B1 true KR102760856B1 (ko) 2025-01-24

Family

ID=54364124

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150075397A Active KR102540372B1 (ko) 2015-05-28 2015-05-28 유기 발광 표시 장치 및 그 제조 방법
KR1020230070383A Active KR102760856B1 (ko) 2015-05-28 2023-05-31 유기 발광 표시 장치 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150075397A Active KR102540372B1 (ko) 2015-05-28 2015-05-28 유기 발광 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (4) US9620733B2 (ko)
EP (1) EP3098872B1 (ko)
KR (2) KR102540372B1 (ko)
CN (2) CN106206647A (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102540372B1 (ko) * 2015-05-28 2023-06-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102405695B1 (ko) 2015-08-31 2022-06-03 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101879180B1 (ko) 2015-11-16 2018-07-17 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102506532B1 (ko) 2015-12-17 2023-03-03 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102627284B1 (ko) * 2016-05-12 2024-01-22 엘지디스플레이 주식회사 캐소드 전극과 보조 캐소드 전극의 접속구조 형성 방법과 그를 이용한 유기발광 다이오드 표시장치
KR101859484B1 (ko) * 2016-05-30 2018-05-21 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
US10069098B2 (en) * 2016-06-29 2018-09-04 Lg Display Co., Ltd. Organic light emitting display device, method of manufacturing the same, and head mounted display including the same
WO2018022456A1 (en) 2016-07-26 2018-02-01 Cree, Inc. Light emitting diodes, components and related methods
KR102664048B1 (ko) 2016-08-30 2024-05-16 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102370355B1 (ko) * 2017-03-09 2022-03-07 삼성디스플레이 주식회사 유기발광 표시장치
CN107689385A (zh) * 2017-03-20 2018-02-13 广东聚华印刷显示技术有限公司 顶发射型电致发光显示器件及其制作方法
KR102520696B1 (ko) * 2017-06-02 2023-04-12 엘지디스플레이 주식회사 전계발광표시장치와 이의 제조방법
KR102430808B1 (ko) * 2017-09-12 2022-08-09 엘지디스플레이 주식회사 발광 표시 패널
KR102449131B1 (ko) * 2017-12-06 2022-09-28 엘지디스플레이 주식회사 유기발광 표시장치
KR102506035B1 (ko) * 2017-12-27 2023-03-03 엘지디스플레이 주식회사 전계발광 표시장치
CN109713009B (zh) * 2018-03-06 2020-12-29 广东聚华印刷显示技术有限公司 电致发光器件及其制作方法
JP7109982B2 (ja) * 2018-04-27 2022-08-01 株式会社ジャパンディスプレイ 表示装置
US11024785B2 (en) * 2018-05-25 2021-06-01 Creeled, Inc. Light-emitting diode packages
USD902448S1 (en) 2018-08-31 2020-11-17 Cree, Inc. Light emitting diode package
US11233183B2 (en) 2018-08-31 2022-01-25 Creeled, Inc. Light-emitting diodes, light-emitting diode arrays and related devices
US11335833B2 (en) 2018-08-31 2022-05-17 Creeled, Inc. Light-emitting diodes, light-emitting diode arrays and related devices
KR102756674B1 (ko) * 2018-11-15 2025-01-17 삼성디스플레이 주식회사 표시 장치
KR102661283B1 (ko) * 2018-11-26 2024-05-02 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
KR102624516B1 (ko) * 2018-12-04 2024-01-16 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
US10950809B2 (en) * 2018-12-21 2021-03-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display panel having a photoresist supporting element
KR102662726B1 (ko) 2019-06-19 2024-05-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US11101411B2 (en) 2019-06-26 2021-08-24 Creeled, Inc. Solid-state light emitting devices including light emitting diodes in package structures
CN110189639B (zh) * 2019-06-28 2020-12-04 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN110556406A (zh) * 2019-08-26 2019-12-10 深圳市华星光电半导体显示技术有限公司 一种oled显示面板及其制备方法
EP4131396A4 (en) * 2020-03-27 2023-05-24 BOE Technology Group Co., Ltd. Display panel, method for manufacturing same and electronic device
KR102392914B1 (ko) * 2020-08-24 2022-04-29 고려대학교 산학협력단 유기발광소자용 전극 및 그 전극을 포함하는 유기발광소자
CN112259579B (zh) * 2020-10-10 2024-06-07 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
KR20220065949A (ko) * 2020-11-13 2022-05-23 삼성디스플레이 주식회사 표시 장치
CN112670247B (zh) * 2020-12-23 2024-02-02 武汉天马微电子有限公司 一种显示面板的制备方法、显示面板及显示装置
KR20230033186A (ko) * 2021-08-30 2023-03-08 삼성디스플레이 주식회사 패드 구조, 표시 장치 및 그 제조 방법
CN116454060A (zh) * 2022-01-07 2023-07-18 群创光电股份有限公司 连接结构以及电子装置
CN114784056B (zh) * 2022-02-28 2025-06-27 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的修复方法
US20240121989A1 (en) * 2022-10-11 2024-04-11 Samsung Display Co., Ltd. Display device and method of manufacturing the same
KR20240062165A (ko) * 2022-10-26 2024-05-09 삼성디스플레이 주식회사 발광 표시 장치
CN116456769B (zh) * 2023-04-20 2024-09-10 惠科股份有限公司 显示面板和显示终端
WO2024221399A1 (zh) * 2023-04-28 2024-10-31 京东方科技集团股份有限公司 显示面板及其制造方法和显示装置

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825317B1 (ko) * 2001-12-31 2008-04-28 엘지디스플레이 주식회사 유기전계발광소자
JP2003317971A (ja) * 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
US7897979B2 (en) * 2002-06-07 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4216008B2 (ja) * 2002-06-27 2009-01-28 株式会社半導体エネルギー研究所 発光装置およびその作製方法、ならびに前記発光装置を有するビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、カーナビゲーション、パーソナルコンピュータ、ｄｖｄプレーヤー、電子遊技機器、または携帯情報端末
JP4036154B2 (ja) * 2002-09-12 2008-01-23 セイコーエプソン株式会社 配線構造の製造方法、電気光学装置の製造方法、電気光学装置および電子機器
US7161184B2 (en) * 2003-06-16 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2005285395A (ja) * 2004-03-29 2005-10-13 Fujitsu Display Technologies Corp 配線構造並びにそれを備えた表示装置用基板及び表示装置
KR20050113045A (ko) * 2004-05-28 2005-12-01 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
KR100600873B1 (ko) * 2004-05-28 2006-07-14 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
JP2006047827A (ja) * 2004-08-06 2006-02-16 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR100712111B1 (ko) * 2004-12-14 2007-04-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100730151B1 (ko) * 2005-09-30 2007-06-19 삼성에스디아이 주식회사 평판 표시 장치
KR100712181B1 (ko) * 2005-12-14 2007-04-27 삼성에스디아이 주식회사 유기전계발광소자 및 그 제조방법
JP4816297B2 (ja) * 2006-07-21 2011-11-16 三菱電機株式会社 実装端子基板及びこれを用いた表示装置
KR20080018576A (ko) * 2006-08-25 2008-02-28 삼성전자주식회사 유기 활성물의 접촉 구조 형성 방법 및 평판 표시 장치의제조 방법, 그리고 유기 박막 트랜지스터 표시판 및 유기발광 표시 장치
JP4737177B2 (ja) * 2006-10-31 2011-07-27 日立化成工業株式会社 回路接続構造体
KR20080062308A (ko) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 유기 전계발광소자 및 그 제조방법
KR100810640B1 (ko) * 2007-03-07 2008-03-06 삼성에스디아이 주식회사 유기전계발광표시장치
JP5006108B2 (ja) * 2007-06-01 2012-08-22 株式会社ジャパンディスプレイイースト 表示装置
JP4483917B2 (ja) * 2007-09-12 2010-06-16 ソニー株式会社 有機電界発光素子および有機電界発光素子の製造方法、ならびに表示装置および表示装置の製造方法
US7635864B2 (en) * 2007-11-27 2009-12-22 Lg Electronics Inc. Organic light emitting device
US7816677B2 (en) * 2008-02-12 2010-10-19 Samsung Electronics Co., Ltd. Organic light emitting device
JP5392526B2 (ja) * 2008-02-13 2014-01-22 ソニー株式会社 表示装置および表示装置の製造方法
KR101525804B1 (ko) * 2008-04-14 2015-06-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101499235B1 (ko) * 2008-06-23 2015-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US8193695B2 (en) * 2008-07-17 2012-06-05 Samsung Electronics Co., Ltd. Organic light emitting device and manufacturing method thereof
KR101518740B1 (ko) * 2008-08-04 2015-05-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101570471B1 (ko) * 2008-09-18 2015-11-23 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
KR101592013B1 (ko) * 2008-10-13 2016-02-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101582938B1 (ko) * 2008-11-20 2016-01-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101073552B1 (ko) * 2009-10-09 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2011043196A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101309863B1 (ko) * 2009-12-14 2013-09-16 엘지디스플레이 주식회사 발광 표시 장치 및 그 제조 방법
US8502211B2 (en) * 2010-06-30 2013-08-06 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
US9246010B2 (en) * 2010-07-14 2016-01-26 Sharp Kabushiki Kaisha Thin film transistor substrate
US8963137B2 (en) * 2011-09-02 2015-02-24 Lg Display Co., Ltd. Organic light-emitting display device and method of fabricating the same
US20130056784A1 (en) * 2011-09-02 2013-03-07 Lg Display Co., Ltd. Organic Light-Emitting Display Device and Method of Fabricating the Same
CN103155019B (zh) * 2011-09-30 2016-01-20 株式会社日本有机雷特显示器 薄膜晶体管阵列装置、el显示面板、el显示装置、薄膜晶体管阵列装置的制造方法以及el显示面板的制造方法
WO2013111533A1 (ja) * 2012-01-23 2013-08-01 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその方法により製造された薄膜トランジスタ基板
KR101335527B1 (ko) * 2012-02-23 2013-12-02 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조 방법
KR102090555B1 (ko) * 2012-12-27 2020-03-18 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102020805B1 (ko) * 2012-12-28 2019-09-11 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법
KR101548304B1 (ko) * 2013-04-23 2015-08-28 엘지디스플레이 주식회사 유기 전계 발광 표시장치 및 그 제조방법
KR102090703B1 (ko) * 2013-05-21 2020-04-16 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20150006125A (ko) * 2013-07-08 2015-01-16 삼성디스플레이 주식회사 유기 발광 표시장치 및 유기 발광 표시장치의 제조 방법
WO2015040982A1 (ja) * 2013-09-18 2015-03-26 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102227455B1 (ko) * 2013-10-08 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101661015B1 (ko) * 2013-11-28 2016-09-28 엘지디스플레이 주식회사 대면적 유기발광 다이오드 표시장치
KR20150061921A (ko) * 2013-11-28 2015-06-05 엘지디스플레이 주식회사 유기전계발광표시장치
KR102098220B1 (ko) * 2013-11-28 2020-04-07 엘지디스플레이 주식회사 표시장치용 표시패널
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104766819B (zh) * 2014-01-06 2017-12-08 瀚宇彩晶股份有限公司 画素基板及其制造方法
EP2966705B1 (en) * 2014-07-11 2018-09-19 LG Display Co., Ltd. Organic light-emitting diode display device and method of fabricating the same
US9553156B2 (en) * 2014-07-16 2017-01-24 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US9391210B2 (en) * 2014-09-16 2016-07-12 Eastman Kodak Company Top gate TFT with polymer interface control layer
JP2016072498A (ja) * 2014-09-30 2016-05-09 株式会社東芝 半導体装置
CN107004719B (zh) * 2014-11-28 2020-07-03 夏普株式会社 半导体装置及其制造方法
US10032844B2 (en) * 2014-12-29 2018-07-24 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR102384945B1 (ko) * 2015-01-02 2022-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR102540372B1 (ko) * 2015-05-28 2023-06-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102515033B1 (ko) * 2015-05-29 2023-03-28 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102317553B1 (ko) * 2015-08-28 2021-10-25 엘지디스플레이 주식회사 유기 발광 표시 장치
KR101795579B1 (ko) * 2015-11-10 2017-11-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101879180B1 (ko) * 2015-11-16 2018-07-17 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102506532B1 (ko) * 2015-12-17 2023-03-03 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102483229B1 (ko) * 2015-12-31 2022-12-29 엘지디스플레이 주식회사 유기발광 표시장치
US10263114B2 (en) * 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same

Also Published As

Publication number Publication date
US20160351846A1 (en) 2016-12-01
US9923175B2 (en) 2018-03-20
US11189814B2 (en) 2021-11-30
CN106206647A (zh) 2016-12-07
CN113540185A (zh) 2021-10-22
US10276838B2 (en) 2019-04-30
KR20160141178A (ko) 2016-12-08
EP3098872A1 (en) 2016-11-30
KR102540372B1 (ko) 2023-06-05
US9620733B2 (en) 2017-04-11
US20180166657A1 (en) 2018-06-14
EP3098872B1 (en) 2022-11-30
US20190252634A1 (en) 2019-08-15
US20170162834A1 (en) 2017-06-08
KR20230080389A (ko) 2023-06-07
CN113540185B (zh) 2025-05-06

Similar Documents

Publication Publication Date Title
KR102760856B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102506532B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102405695B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102483434B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102465826B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101879180B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102699551B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102515033B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20240122414A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102484645B1 (ko) 유기 발광 표시 장치
KR102555656B1 (ko) 유기 발광 표시 장치
KR102545253B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102520874B1 (ko) 유기 발광 표시 장치 및 그 제조방법
KR102456557B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102452198B1 (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20230531

Patent event code: PA01071R01D

Filing date: 20150528

Application number text: 1020150075397

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240129

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20241227

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250122

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250122

End annual number: 3

Start annual number: 1

PG1601 Publication of registration