[go: up one dir, main page]

KR102739014B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102739014B1
KR102739014B1 KR1020190121681A KR20190121681A KR102739014B1 KR 102739014 B1 KR102739014 B1 KR 102739014B1 KR 1020190121681 A KR1020190121681 A KR 1020190121681A KR 20190121681 A KR20190121681 A KR 20190121681A KR 102739014 B1 KR102739014 B1 KR 102739014B1
Authority
KR
South Korea
Prior art keywords
insulating layer
pixel electrode
protrusion
extension
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190121681A
Other languages
English (en)
Other versions
KR20210039530A (ko
Inventor
김인우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190121681A priority Critical patent/KR102739014B1/ko
Priority to US16/858,529 priority patent/US11681188B2/en
Publication of KR20210039530A publication Critical patent/KR20210039530A/ko
Application granted granted Critical
Publication of KR102739014B1 publication Critical patent/KR102739014B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 표시 장치는 기판; 상기 기판 위에 위치하는 금속층; 상기 기판 위에 위치하며, 상기 금속층과 중첩하는 돌출부를 포함하는 화소 전극; 상기 금속층 및 상기 화소 전극을 덮는 제1 절연층; 상기 제1 절연층 위에 위치하며, 상기 돌출부와 일부 중첩하는 소스 전극 또는 드레인 전극의 확장부; 상기 제1 절연층 및 상기 확장부를 덮는 제2 절연층; 및 상기 제2 절연층 위에 위치하며, 상기 돌출부 및 상기 확장부와 중첩하는 화소 전극 연결부를 포함하고, 상기 제1 절연층 및 상기 제2 절연층은 상기 돌출부의 상부면 및 상기 확장부의 상부면을 노출시키는 제1 오프닝을 포함하며, 상기 화소 전극 연결부는 상기 제1 오프닝을 통해 상기 확장부의 상부면 및 상기 돌출부의 상부면과 접촉한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 개시는 표시 장치 및 그 제조 방법에 관한 것이다.
표시 장치로서 액정 표시 장치(Liquid Crystal Display: LCD), 유기 발광 표시 장치(Organic Light Emitting Diode Display: OLED) 등이 사용되고 있다.
표시 장치는 영상을 표시하는 화소들을 포함하고, 각각의 화소는 소정의 휘도를 나타내기 위한 데이터 신호를 인가받는 화소 전극을 포함한다. 화소 전극은 데이터 신호를 전달하는 데이터선과 트랜지스터 같은 스위칭 소자에 의해 전기적으로 연결될 수 있다. 화소 전극과 스위칭 소자는 이들 사이의 절연층에 개구부(opening)를 형성하고, 화소 전극 또는 화소 전극과 전기적으로 연결된 도전체를 개구부를 통해 스위칭 소자에 접촉시켜 연결될 수 있다.
실시예들은 화소 전극과 스위칭 소자의 전기적인 접속 특성을 향상시키기 위한 것이다.
일 실시예에 따른 표시 장치는 기판; 상기 기판 위에 위치하는 금속층; 상기 기판 위에 위치하며, 상기 금속층과 중첩하는 돌출부를 포함하는 화소 전극; 상기 금속층 및 상기 화소 전극을 덮는 제1 절연층; 상기 제1 절연층 위에 위치하며, 상기 돌출부와 일부 중첩하는 소스 전극 또는 드레인 전극의 확장부; 상기 제1 절연층 및 상기 확장부를 덮는 제2 절연층; 및 상기 제2 절연층 위에 위치하며, 상기 돌출부 및 상기 확장부와 중첩하는 화소 전극 연결부를 포함하고, 상기 제1 절연층 및 상기 제2 절연층은 상기 돌출부의 상부면 및 상기 확장부의 상부면을 노출시키는 제1 오프닝을 포함하며, 상기 화소 전극 연결부는 상기 제1 오프닝을 통해 상기 돌출부의 상부면 및 상기 확장부의 상부면과 접촉한다.
상기 제1 오프닝은 상기 돌출부 및 상기 확장부와 중첩하는 제1 영역, 및 상기 돌출부와 중첩하고 상기 확장부와 중첩하지 않는 제2 영역을 포함할 수 있다.
상기 확장부의 하부에 위치하는 상기 제1 절연층이 언더컷 된 구조를 포함할 수 있다.
상기 금속층은 상기 제1 오프닝이 형성된 영역을 포함할 수 있다.
상기 화소 전극 연결부는 상기 제1 오프닝 내에서 단절된 부분을 포함할 수 있다.
상기 기판 및 상기 제1 절연층 사이에 위치하는 게이트선을 더 포함하고, 상기 금속층은 상기 게이트선과 동일한 층에 위치할 수 있다.
상기 금속층은 상기 게이트선과 분리되어 위치할 수 있다.
상기 화소 전극 연결부는 투명한 도전 물질을 포함할 수 있다.
상기 기판 위에 위치하는 공통 전압선; 및 상기 공통 전압선 위에 위치하는 공통 전극을 더 포함하고, 상기 공통 전압선 및 상기 공통 전극 사이에 위치하는 상기 제1 절연층 및 상기 제2 절연층은 상기 공통 전압선의 상부면을 노출시키는 제2 오프닝을 포함하며, 상기 공통 전극은 상기 제2 오프닝을 통해 상기 공통 전압선의 상부면과 접촉할 수 있다.
상기 화소 전극 연결부는 상기 공통 전극과 동일한 층에서 분리되어 위치할 수 있다.
상기 화소 전극은 상기 제1 절연층 및 상기 제2 절연층을 사이에 두고 상기 공통 전극과 중첩할 수 있다.
상기 화소 전극은 통판 형상이고, 상기 공통 전극은 슬릿을 포함하는 형상일 수 있다.
상기 공통 전극 위에 위치하는 액정층; 및 상기 액정층 위에 위치하는 상부 기판을 더 포함할 수 있다.
상기 제2 절연층은 무기 절연 물질을 포함하는 제1 층 및 상기 제1 층 위에 위치하며 유기 절연 물질을 포함하는 제2 층을 포함할 수 있다.
일 실시예에 따른 표시 장치의 제조 방법은 기판 위에 게이트선, 공통 전압선 및 금속층을 포함하는 게이트 도전체를 형성하는 단계; 상기 기판 또는 상기 게이트 도전체 위에 상기 금속층과 중첩하는 돌출부를 포함하는 화소 전극을 형성하는 단계; 상기 게이트 도전체 및 상기 화소 전극을 덮도록 제1 절연층을 형성하는 단계; 상기 제1 절연층 위에 소스 전극 또는 드레인 전극의 확장부를 포함하는 데이터 도전체를 형성하는 단계; 상기 제1 절연층 및 상기 데이터 도전체를 덮도록 제2 절연층을 형성하는 단계; 상기 제1 절연층 및 상기 제2 절연층을 식각하여, 상기 돌출부의 상부면 및 상기 확장부의 상부면이 노출되는 제1 오프닝을 형성하는 단계; 및 상기 제2 절연층 위에 상기 돌출부의 상부면 및 상기 확장부의 상부면과 접촉되도록 화소 전극 연결부를 형성하는 단계를 포함한다.
상기 제1 절연층 및 상기 제2 절연층을 식각하는 단계에서, 상기 확장부의 하부에 위치하는 상기 제1 절연층은 언더컷 될 수 있다.
상기 화소 전극 연결부를 형성하는 단계에서, 상기 화소 전극 연결부는 상기 제1 오프닝 내에서 단절된 부분을 포함할 수 있다.
상기 제1 절연층 및 상기 제2 절연층을 식각하는 단계는 건식 식각 공정을 이용할 수 있다.
상기 제1 오프닝은 상기 돌출부 및 상기 확장부와 중첩하는 제1 영역, 및 상기 돌출부와 중첩하고 상기 확장부와 중첩하지 않는 제2 영역을 포함할 수 있다.
상기 화소 전극 연결부를 형성하는 단계에서, 상기 제2 절연층 위에 상기 화소 전극 연결부와 분리되도록 공통 전극을 동일층에 형성할 수 있다.
실시예들에 따르면, 화소 전극 하부에 금속층을 형성함으로써, 화소 전극과 스위칭 소자의 전기적인 접속 특성을 향상시킬 수 있다.
또한, 화소 전극과 스위칭 소자 사이의 절연층에 개구부를 형성하는 건식 식각 공정에서, 화소 전극에 가해지는 손상에도 불구하고, 화소 전극 하부에 금속층을 형성함으로써, 전류의 흐름을 원활하게 유지할 수 있다.
도 1은 일 실시예에 따른 표시 장치의 한 화소의 평면 배치도이다.
도 2는 도 1에서 트랜지스터 및 접촉 구멍이 위치하는 영역(A)의 확대도이다.
도 3은 도 2에서 III-III'선을 따라 자른 단면도이다.
도 4는 도 2에서 IV-IV'선을 따라 자른 단면도이다.
도 5는 도 1에서 V-V'선을 따라 자른 단면도이다.
도 6 내지 도 10은 일 실시예에 따른 표시 장치의 제조 방법이다.
도 11의 (a)는 유리 기판 위에 형성되는 박막의 형상을 도시한 개념도이다.
도 11의 (b)는 금속 기판 위에 형성되는 박막의 형상을 도시한 개념도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하에서는, 일 실시예에 따른 표시 장치에 대하여 액정 표시 장치를 예로 들어 설명한다. 먼저, 도 1 내지 도 5를 참고하여 상세하게 살펴본다.
도 1은 일 실시예에 따른 표시 장치의 한 화소의 평면 배치도이다. 도 2는 도 1에서 트랜지스터 및 접촉 구멍이 위치하는 영역(A)의 확대도이며, 도 3은 도 2에서 III-III'선을 따라 자른 단면도이고, 도 4는 도 2에서 IV-IV'선을 따라 자른 단면도이며, 도 5는 도 1에서 V-V'선을 따라 자른 단면도이다.
도 1 내지 도 5를 참고하면, 일 실시예에 따른 표시 장치의 표시 패널은 서로 마주보는 제1 기판(100), 제2 기판(300) 및 제1 기판(100)과 제2 기판(300) 사이에 위치하는 액정층(200)을 포함한다. 제1 기판(100)은 하부 기판, 제2 기판(300)은 상부 기판으로 불릴 수 있다.
유리 같은 투명한 절연체로 만들어질 수 있는 제1 기판(100) 위에는 게이트선(121), 공통 전압선(131) 및 금속층(125)을 포함하는 게이트 도전체가 위치한다.
게이트 전압을 전달하는 게이트선(121)은 주로 제1 방향(x)으로 연장되어 있다. 게이트선(121)은 돌출부(192)를 포함하며, 일부 돌출부는 트랜지스터(Q)의 게이트 전극(124)을 구성한다. 본 명세서에서 돌출부는 평면도에서 돌출된 부분을 의미한다.
공통 전압선(131)은 공통 전압 같은 일정한 전압을 전달할 수 있다. 공통 전압선(131)은 주로 제1 방향(x)으로 연장되어 있다.
금속층(125)은 게이트선(121)의 일측에 위치하며, 게이트선(121) 및 게이트 전극(124)으로부터 이격되어 있다. 즉, 금속층(125)은 섬(island) 형상으로 게이트선(121)으로부터 분리되어 있다. 금속층(125)은 후술하는 화소 전극 연결부(271)와 접촉하여, 드레인 전극(174)과 전기적으로 연결될 수 있다.
게이트 도전체는 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 같은 금속을 포함할 수 있다. 게이트 도전체는 단층 또는 복층일 수 있다.
게이트 도전체 및 금속층(125) 위에는 화소 전극(191)이 위치한다. 화소 전극(191)은 면형으로서 제1 기판(100) 전면 위에 통판으로 형성되어 있을 수 있고, 금속층(125) 및 화소 전극 연결부(271)와 일부 중첩하는 돌출부(192)를 포함할 수 있다. 화소 전극(191)은 게이트선(121)과 이격하여 위치할 수 있다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어 질 수 있다.
금속층(125) 위에는 화소 전극(191)의 돌출부(192)가 위치할 수 있다. 돌출부(192)는 금속층(125)과 평면상 중첩하며, 돌출부(192)는 금속층(125)의 면적 내에 위치할 수 있다. 돌출부(192)는 후술하는 화소 전극 연결부(271)와 직접 접촉하여, 화소 전극 연결부(271)를 통해 트랜지스터(Q)의 드레인 전극(174)으로부터 데이터 전압을 인가받을 수 있다.
게이트 도전체 및 화소 전극(191) 위에는, 게이트 도전체 및 화소 전극(191)을 덮도록 제1 절연층(110)이 위치한다. 제1 절연층(110)은 규소 산화물, 규소 질화물 같은 무기 절연 물질을 포함할 수 있고, 제1 절연층(110)은 게이트 절연층으로 불릴 수 있다.
제1 절연층(110) 위에는 반도체층(131)이 위치할 수 있다. 반도체층(131)은 트랜지스터(Q)의 게이트 전극(124)과 중첩하여 위치할 수 있다. 반도체층(131)은 비정질 규소, 다결정 규소, 산화물 반도체 같은 반도체 물질을 포함할 수 있다.
반도체층(131)은 게이트 전극(124)과 중첩하도록 형성될 수 있으며, 금속층(125) 및 돌출부(192)의 일부와 중첩하도록 형성될 수 있다.
반도체층(131) 위에는 데이터선(171), 트랜지스터(Q)의 소스 전극(173) 및 드레인 전극(174)을 포함하는 데이터 도전체가 위치한다.
데이터 전압을 전달하는 데이터선(171)은 주로 제2 방향(y)으로 연장되어 있으며, 게이트선(121) 및 공통 전압선(131)과 교차한다. 소스 전극(173)은 데이터선(171)으로부터 직접 연결되어, 데이터선(171)의 돌출부 또는 일부일 수 있다.
드레인 전극(174)은 게이트 전극(124)을 중심으로 소스 전극(173)과 마주하는 막대형 끝 부분과 면적이 넓은 다른 끝 부분, 즉 확장부(175)를 포함한다. 확장부(175)는 화소 전극(191)과 트랜지스터(Q)를 연결하기 위한 부분으로, 금속층(125), 화소 전극 연결부(271) 및 화소 전극(191)의 돌출부(192)와 평면상 일부 중첩한다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(174)은 반도체층(131)과 함께 트랜지스터(Q)를 이룬다. 트랜지스터(Q)에서 소스 전극(173)과 드레인 전극(174)은 도면에 지시된 것과 반대일 수 있다. 따라서, 확장부(175)는 트랜지스터(Q)의 소스 전극(173)의 확장부일 수 있다.
트랜지스터(Q)의 채널은 반도체층(131)에서 소스 전극(173)과 드레인 전극(174) 사이의 부분에 형성될 수 있다. 데이터 도전체와 반도체층(131) 사이에는 오믹 접촉(Ohmic contact)이 제공될 수 있다. 반도체층(131)은 평면상 드레인 전극(174), 소스 전극(173) 및 그 하부의 오믹 접촉과 거의 동일한 평면 형태를 가질 수 있다.
데이터 도전체는 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 같은 금속을 포함할 수 있다.
데이터 도전체 위에는 제2 절연층(120)이 위치한다. 제2 절연층(120)은 데이터 도전체 및 제1 절연층(110)을 덮는다. 제2 절연층(120)은 복수의 층일 수 있고, 제1 층(121) 및 제2 층(122)을 포함할 수 있다. 제1 층(121)은 규소 질화물, 규소 산화물 같은 무기 절연 물질을 포함할 수 있다. 제2 층(122)은 유기 절연 물질을 포함할 수 있다. 제2 층(122)은 색 필터(color filter)이거나 색 필터를 포함할 수 있다. 제2 절연층(120)에서 제1 층(121)은 생략되어 제2 층(122)만 위치할 수 있고, 제2 층(122)이 생략되어 제1 층(121)만 위치할 수도 있다.
제2 절연층(120) 위에는 공통 전극(270) 및 화소 전극 연결부(271)가 위치한다.
공통 전극(270)은 ITO 또는 IZO 등의 투명한 도전 물질을 포함하며, 대략 제1 방향(x)에 비스듬하게 연장하는 슬릿(slit) 및 개구부(op)를 포함한다. 각 슬릿(slit)들 사이에는 개구부(op)가 형성되어 있으며, 복수의 슬릿(slit)들은 면형의 화소 전극(191)과 중첩한다.
화소 전극 연결부(271)는 ITO 또는 IZO 등의 투명한 도전 물질을 포함하며, 섬(island) 형상으로 공통 전극(270)으로부터 분리되어 있다. 화소 전극 연결부(271)는 금속층(125), 화소 전극(191)의 돌출부(192) 및 트랜지스터(Q)의 드레인 전극(174)과 중첩하도록 위치할 수 있다. 금속층(125)은 후술하는 제1 오프닝(183)이 형성된 영역을 포함하도록 위치할 수 있다.
도 3을 참고하면, 화소 전극 연결부(271)는 제1 절연층(110) 및 제2 절연층(120)에 형성된 제1 오프닝(183)을 통해 드레인 전극(174)의 확장부(175) 및 화소 전극(191)의 돌출부(192)에 연결되어 있다. 따라서, 화소 전극(191)은 트랜지스터(Q)의 드레인 전극(174)으로부터 데이터 전압을 인가받을 수 있다.
화소 전극 연결부(271)는 제1 오프닝(183)을 통해 화소 전극(191)의 돌출부(192) 및 드레인 전극(174)의 확장부(175)에 연결되어 있다. 즉, 화소 전극 연결부(271)는 하나의 오프닝(183)을 통해 드레인 전극(174) 및 화소 전극(191)에 연결되어 있다.
확장부(175)와 돌출부(192)는 서로 다른 층에 위치하므로, 하나의 오프닝(183)을 통해 서로 다른 층에 위치하는 도전체를 전기적으로 연결하는 소위 측면 접촉(side contact) 방식으로 연결될 수 있다.
하나의 오프닝(183)은 확장부(175) 및 돌출부(192)가 중첩하는 제1 영역(Ha), 및 돌출부(192)와 중첩하고 확장부(175)와 중첩하지 않는 제2 영역(Hb)을 포함할 수 있다.
화소 전극 연결부(271)의 형성 전에, 제1 영역(Ha)은 확장부(175)의 상부면을 노출시키고, 제2 영역(Hb)은 돌출부(192)의 상부면을 노출시킨다. 따라서, 제1 오프닝(183) 형성 후, 제2 절연층(120) 위에 형성되는 화소 전극 연결부(271)는 제1 오프닝(183)을 통해 확장부(175)의 상부면 및 돌출부(192)의 상부면과 직접 접촉할 수 있다.
확장부(175) 측면의 급격한 경사, 확장부(175) 하부의 제1 절연층(110)이 언더컷(under cut) 된 구조 및 확장부(175)와 화소 전극(191)의 단차로 인해 화소 전극 연결부(271)는 확장부(175)의 측면에는 위치하지 않을 수 있다. 또한, 도 3에 도시된 바와 같이, 화소 전극 연결부(271)는 확장부(175)와 연결된 부분과 돌출부(192)에 연결된 부분이 단절될 수 있다. 화소 전극 연결부(271)의 단절된 부분은 대략 제1 영역(Ha)과 제2 영역(Hb)의 경계에 대응할 수 있다.
하지만, 도 4를 참고하면, 화소 전극 연결부(271)는 확장부(175)의 상부 측면에 직접 접촉하여, 제1 오프닝(183) 주위를 감싸도록 연결되어 있으므로, 확장부(175)와 돌출부(192)를 전기적으로 연결할 수 있다.
또한, 돌출부(192)는 금속층(125) 위에 중첩하고 있으므로, 금속층(125)은 돌출부(192)를 통해 화소 전극 연결부(271)에 전기적으로 연결될 수 있다. 금속층(125)은 돌출부(192)의 안정적인 연결을 위하여 오프닝이 형성된 영역을 포함하도록 여유 있는 크기로 형성될 수 있다.
확장부(175)로부터 인가된 데이터 전압은 돌출부(192) 및 금속층(125)을 통해 병렬적으로 형성된 전류 통로(path)에 흐를 수 있다. 투명한 도전 물질로 만들어지는 돌출부(192)의 비저항은 약 103 Ωm 이고, 금속 물질로 만들어지는 금속층(125)의 비저항은 약 1 Ωm 이다. 도전체가 병렬적으로 연결된 경우, 전체 저항(R=ρ*l/s)은 비저항에 반비례한다. 이에 따라, 전체적으로 화소 전극(191)을 연결하는 도전체의 연결 저항은 감소하게 된다. 즉, 화소 전극(191)과 확장부(175)의 전류 흐름이 원만해지므로, 화소 전극(191)과 스위칭 소자의 전기적인 접속 특성이 향상될 수 있다.
도 5를 참고하면, 공통 전극(270)은 제2 오프닝(184)을 통해 공통 전압선(131)과 연결되어, 공통 전압을 인가받는다. 공통 전압선(131) 위에 위치하는 제1 절연층(110), 제2 절연층(120)은 제2 오프닝(184)을 포함한다. 공통 전극(270)은 제2 오프닝(184)을 통해 노출된 공통 전압선(131)의 상부면과 직접 접촉하며, 공통 전압선(131)과 전기적으로 연결되어 있다.
공통 전압을 인가받은 공통 전극(270)은 데이터 전압을 인가받은 화소 전극(191)과 함께 액정층(200)에 전기장을 생성할 수 있다.
제1 기판(100)과 제2 기판(300) 사이에는 복수의 액정 분자(3)를 포함하는 액정층(200)이 위치한다. 액정 분자(3)는 전기장이 없는 상태에서 그 장축이 두 기판(100, 300)의 표면에 대하여 수평 또는 수직을 이루도록 배향되어 있을 수 있다.
유리 같은 투명한 절연체로 만들어 질 수 있는 제2 기판(300) 위에는 블랙 매트릭스(Black Matrix)로 불리는 차광 부재(BM) 및 색필터(Color Filter)가 위치할 수 있다. 차광 부재(BM)는 화소의 투과 영역을 정의할 수 있고, 색필터(CF)는 화소의 투과 영역 내에 대부분 위치할 수 있다. 색필터(CF)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 본 실시예와 달리, 차광 부재(BM) 및 색필터(CF) 중 적어도 하나는 제1 기판(100) 위에 위치할 수도 있다. 차광 부재(BM) 및 색필터(CF) 위에는 덮개막(미도시)이 더 위치할 수 있다.
이하에서는, 앞에서 설명한 도면들과 함께 도 6 내지 도 8을 참고하여 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다.
도 6 내지 도 8은 일 실시예에 따른 표시 장치의 제조 방법이다.
먼저 도 6을 참고하면, 제1 기판(100) 위에 게이트선(121), 게이트 전극(124), 공통 전압선(131) 및 금속층(125)을 포함하는 게이트 도전체를 형성한다.
제1 기판(100)은 유리 같은 절연 물질을 포함하고, 게이트 도전체는 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 텅스텐(W), 티타늄(Ti), 크롬(Cr) 및 탄탈륨(Ta) 중 적어도 하나의 금속을 포함할 수 있다.
이후, 게이트 도전체 또는 제1 기판(100) 위에 화소 전극(191)를 형성할 수 있다. 도 7을 참고하면, 게이트 도전체 위에 화소 전극(191)의 돌출부(192)를 형성한다. 화소 전극(191)은 게이트 도전체와 다른 마스크(mask)를 사용하는 포토리소그래피(photolithography) 공정으로 형성될 수 있다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질을 포함할 수 있다. 금속층(125) 위에 형성되는 돌출부(192)의 면적은 금속층(125) 면적 보다 작게 형성할 수 있다. 이에 따라, 돌출부(192)의 외곽선은 금속층(125)의 외곽선 내에 형성될 수 있다.
일 실시예에서는 금속층(125) 위에 돌출부(192)를 형성함으로써, 금속층(125)의 촉매 기능 때문에, 제1 기판(100) 위에 직접 돌출부(192)를 형성할 때보다 돌출부(192)의 핵생성 및 성장이 촉진된다. 돌출부(192)의 핵생성 및 성장이 촉진되는 경우, 금속층(125) 위에는 결정성이 향상된 돌출부(192)가 형성될 수 있다. 따라서, 돌출부(192)에 손상이 발생하더라도, 화소 전극(191)과 확장부(175)의 접속 특성이 저하되지 않도록 할 수 있다. 돌출부(192)의 결정성이 향상되는 효과에 대해서는 이하 도 11에서 상세히 살펴본다.
다시 도 7을 참고하면, 도 7의 제조 공정 이후, 게이트 도전체 및 화소 전극(191)을 덮도록 제1 기판(100) 위에 제1 절연층(110)을 형성한다.
도 8을 참고하면, 제1 절연층(110) 위에 반도체층(131), 및 소스 전극(173) 및 드레인 전극(174)을 포함하는 데이터 도전체를 형성한다. 데이터 도전체와 반도체층(131)은 동일한 마스크를 사용하는 포토리소그래피 공정에서 함께 형성될 수 있다. 또한, 하나의 마스크 공정이 추가되면, 데이터 도전체와 반도체층은 서로 다른 마스크를 사용하는 포토리소그래피 공정에서 반도체층이 먼저 형성되고, 데이터 도전체가 형성될 수 있다.
소스 전극(173) 및 드레인 전극(174)은 반도체층(131)과 중첩하고, 확장부(175)는 금속층(125) 및 돌출부(192)의 일부와 중첩하도록 형성될 수 있다. 데이터 도전체는 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta) 같은 금속을 포함할 수 있다.
이후, 데이터 도전체 및 제1 절연층(110)을 덮도록 제2 절연층(120)을 형성한다.
도 9를 참고하면, 제1 절연층(110) 및 제2 절연층(120)을 식각하여 오프닝(183)을 형성한다. 여기서, 오프닝(183)은 제1 오프닝을 의미한다.
오프닝(183)은 건식 식각(Dry etch) 공정에 의해 형성된다. 건식 식각 공정은 진공 챔버 내에서 수행될 수 있으며, 염소(Cl2), 산소(O2), 질소(N2), 육불화황(SF6), 삼불화질소(NF3) 또는 아르곤(Ar) 등 식각용 가스가 사용될 수 있다.
제2 절연층(120)을 먼저 식각하고, 제1 절연층(110)을 나중에 식각하여, 오프닝(183)을 형성할 수 있다. 제2 절연층(120)을 먼저 식각하는 경우, 제1 영역(Ha)에서는 확장부(175)의 상부 표면이 노출될 수 있다. 이후, 제1 절연층(110)을 식각함에 따라, 제2 영역(Hb)에서는 돌출부(192)의 상부 표면이 노출될 수 있다. 제1 절연층(110) 및 제2 절연층(120)을 순차적으로 식각함에 따라, 각 절연층의 식각면 경계는 일치하지 않을 수 있다.
반면, 제1 절연층(110) 및 제2 절연층(120)을 동시에 식각하는 경우, 각 절연층의 식각면 경계는 일치하도록 형성될 수 있다. 일 실시예에서 오프닝(183)의 제2 영역(Hb) 좌측에 형성된 제1 절연층(110) 및 제2 절연층(120)의 식각면 경계가 일치하도록 형성될 수 있다.
이 때, 어느 하나의 층이 더 많이 식각되는 경우에는 식각면에 언더컷(under cut)이 형성될 수 있다. 일 실시예에서는 오프닝(183)의 제1 영역(Ha) 우측에서, 확장부(175)의 하부에 위치하는 반도체층(131) 및 제1 절연층(110)이 언더컷 되도록 형성될 수 있다. 즉, 확장부(175)의 하부에 위치하는 반도체층(131) 및 제1 절연층(110)의 일측면 경계는 확장부(175) 측면의 경계 보다 내측에 위치하도록 형성될 수 있다. 따라서, 화소 전극 연결부(271)는 제1 절연층(110)의 언더컷 된 부분의 일부에는 위치할 수 있으나, 확장부(175)의 측면에는 위치하지 않을 수 있다. 반도체층(131) 및 제1 절연층(110)의 측면 경계선은 제2 영역(Hb)쪽으로 기울어지게 형성될 수 있고, 확장부(175)의 측면 경계 보다 내측에서 기울어지지 않고, 제1 기판(100)에 수직으로 형성될 수 있다. 여기서, 실시예에 따라 반도체층(131)은 제1 절연층(110)과 동시에 식각될 수 있고, 반도체층(131)이 먼저 식각되고, 제1 절연층(110)이 나중에 식각될 수 있다.
건식 식각 공정에서, 노출된 돌출부(192)의 상부 표면은 식각 가스 등에 의해 손상(damage)이 발생할 수 있다. 그러나, 일 실시예에서는 확장부(175)로부터 인가된 데이터 전압에 의해 전류가 흐를 때, 돌출부(192) 및 금속층(125)을 통해 병렬적으로 전류 통로(path)가 형성될 수 있다. 즉, 돌출부(192)의 손상이 발생하더라도, 금속층(125)을 통해 전류가 흐를수 있으므로, 화소 전극(191)과 스위칭 소자의 전류의 흐름을 원활하게 유지할 수 있다.
도 10을 참고하면, 제2 절연층(120) 위에 화소 전극 연결부(271)를 형성한다. 제1 영역(Ha)에서 노출된 확장부(175)의 상부 표면에 화소 전극 연결부(271)가 직접 접촉하고, 제2 영역(Hb)에서 노출된 돌출부(192)의 상부 표면에 화소 전극 연결부(271)가 직접 접촉하도록 형성한다. 제1 영역(Ha)에서 화소 전극 연결부(271)와 확장부(175)는 전기적으로 연결되고, 제2 영역(Hb)에서 화소 전극 연결부(271)와 화소 전극 연결부(271)는 전기적으로 연결된다. 따라서, 화소 전극(191)은 트랜지스터(Q)의 드레인 전극(174)으로부터 데이터 전압을 인가받을 수 있다.
이하에서는, 도 11을 참고하며, 도 7의 화소 전극 형성 공정에서 금속층에 의해, 화소 전극의 박막 결정성이 향상되는 효과에 대해 살펴본다.
도 11을 참고하면, 재질에 따라 형성되는 박막의 형상을 확인할 수 있다.
도 11의 (a)는 유리 기판 위에 형성되는 박막의 형상을 도시한 개념도이고, 도 11의 (b)는 금속 기판 위에 형성되는 박막의 형상을 도시한 개념도이다.
먼저, 도 11의 (a)를 살펴보면, 유리 기판 위에 형성되는 박막의 단위 결정립(grain)은 크기가 작고, 경계(boundary)가 밀집되어 있다.
반면, 도 11의 (b)를 살펴보면, 금속 기판 위에 형성되는 박막의 단위 결정립(grain)은 유리 기판 위에 형성된 단위 결정립에 비해 크기가 크고, 경계가 이격되어 있다.
박막의 성장 여부는, 기판 위에 형성된 단위 결정립의 크기가 크고, 단위 결정립의 경계간의 간격이 넓을수록, 결정성이 향상된 것으로 유추할 수 있다. 즉, 유리 기판 보다 금속 기판 위에 박막을 형성할 때, 박막의 결정성이 향상될 수 있음을 확인할 수 있다.
일 실시예에서는 금속층(125) 위에 화소 전극(191)의 돌출부(192)를 형성하므로, 제1 기판(100) 위에 바로 돌출부(192)를 형성하는 경우와 비교하여, 돌출부(192)의 박막의 핵생성 및 성장이 촉진되어, 결정성이 향상된 박막을 형성할 수 있다. 따라서, 결정성이 향상된 박막에 의해, 돌출부(192)의 저항을 낮출 수 있으므로, 화소 전극(191)과 트랜지스터(Q)의 전기적인 접속 특성을 향상시킬 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
121: 게이트선 131: 공통 전압선
124: 게이트 전극 125: 금속층
131: 반도체층 173: 소스 전극
174: 드레인 전극 175: 확장부
171: 데이터선 125: 보조 전극
271: 화소 전극 연결부 191: 화소 전극
192: 돌출부 270: 공통 전극
183: 제1 오프닝 184: 제2 오프닝
110: 제1 절연층 120: 제2 절연층

Claims (20)

  1. 기판;
    상기 기판 위에 위치하는 금속층;
    상기 기판 위에 위치하며, 상기 금속층과 중첩하면서 상기 금속층과 직접 접촉하는 돌출부를 포함하는 화소 전극;
    상기 금속층 및 상기 화소 전극을 덮는 제1 절연층;
    상기 제1 절연층 위에 위치하며, 상기 돌출부와 일부 중첩하는 소스 전극 또는 드레인 전극의 확장부;
    상기 제1 절연층 및 상기 확장부를 덮는 제2 절연층; 및
    상기 제2 절연층 위에 위치하며, 상기 돌출부 및 상기 확장부와 중첩하는 화소 전극 연결부를 포함하고,
    상기 제1 절연층 및 상기 제2 절연층은 상기 돌출부의 상부면 및 상기 확장부의 상부면을 노출시키는 제1 오프닝을 포함하며,
    상기 화소 전극 연결부는 상기 제1 오프닝을 통해 상기 돌출부의 상부면 및 상기 확장부의 상부면과 접촉하는 표시 장치.
  2. 제1항에서,
    상기 제1 오프닝은 상기 돌출부 및 상기 확장부와 중첩하는 제1 영역, 및 상기 돌출부와 중첩하고 상기 확장부와 중첩하지 않는 제2 영역을 포함하는 표시 장치.
  3. 제1항에서,
    상기 확장부의 하부에 위치하는 상기 제1 절연층이 언더컷 된 구조를 포함하는 표시 장치.
  4. 제3항에서,
    상기 금속층은 상기 제1 오프닝이 형성된 영역을 포함하는 표시 장치.
  5. 제1항에서,
    상기 화소 전극 연결부는 상기 제1 오프닝 내에서 단절된 부분을 포함하는 표시 장치.
  6. 제1항에서,
    상기 기판 및 상기 제1 절연층 사이에 위치하는 게이트선을 더 포함하고,
    상기 금속층은 상기 게이트선과 동일한 층에 위치하는 표시 장치.
  7. 제6항에서,
    상기 금속층은 상기 게이트선과 분리되어 위치하는 표시 장치.
  8. 제1항에서,
    상기 화소 전극 연결부는 투명한 도전 물질을 포함하는 표시 장치.
  9. 제1항에서,
    상기 기판 위에 위치하는 공통 전압선; 및
    상기 공통 전압선 위에 위치하는 공통 전극을 더 포함하고,
    상기 공통 전압선 및 상기 공통 전극 사이에 위치하는 상기 제1 절연층 및 상기 제2 절연층은 상기 공통 전압선의 상부면을 노출시키는 제2 오프닝을 포함하며,
    상기 공통 전극은 상기 제2 오프닝을 통해 상기 공통 전압선의 상부면과 접촉하는 표시 장치.
  10. 제9항에서,
    상기 화소 전극 연결부는 상기 공통 전극과 동일한 층에서 분리되어 위치하는 표시 장치,
  11. 기판;
    상기 기판 위에 위치하는 금속층;
    상기 기판 위에 위치하며, 상기 금속층과 중첩하는 돌출부를 포함하는 화소 전극;
    상기 금속층 및 상기 화소 전극을 덮는 제1 절연층;
    상기 제1 절연층 위에 위치하며, 상기 돌출부와 일부 중첩하는 소스 전극 또는 드레인 전극의 확장부;
    상기 제1 절연층 및 상기 확장부를 덮는 제2 절연층; 및
    상기 제2 절연층 위에 위치하며, 상기 돌출부 및 상기 확장부와 중첩하는 화소 전극 연결부를 포함하고,
    상기 제1 절연층 및 상기 제2 절연층은 상기 돌출부의 상부면 및 상기 확장부의 상부면을 노출시키는 제1 오프닝을 포함하며,
    상기 화소 전극 연결부는 상기 제1 오프닝을 통해 상기 돌출부의 상부면 및 상기 확장부의 상부면과 접촉하고,
    상기 기판 위에 위치하는 공통 전압선; 및
    상기 공통 전압선 위에 위치하는 공통 전극을 더 포함하고,
    상기 공통 전압선 및 상기 공통 전극 사이에 위치하는 상기 제1 절연층 및 상기 제2 절연층은 상기 공통 전압선의 상부면을 노출시키는 제2 오프닝을 포함하며,
    상기 공통 전극은 상기 제2 오프닝을 통해 상기 공통 전압선의 상부면과 접촉하고,
    상기 화소 전극은 상기 제1 절연층 및 상기 제2 절연층을 사이에 두고 상기 공통 전극과 중첩하는 표시 장치.
  12. 제11항에서,
    상기 화소 전극은 통판 형상이고,
    상기 공통 전극은 슬릿을 포함하는 형상인 표시 장치.
  13. 제12항에서,
    상기 공통 전극 위에 위치하는 액정층; 및
    상기 액정층 위에 위치하는 상부 기판을 더 포함하는 표시 장치.
  14. 제1항에서,
    상기 제2 절연층은 무기 절연 물질을 포함하는 제1 층 및 상기 제1 층 위에 위치하며 유기 절연 물질을 포함하는 제2 층을 포함하는 표시 장치.
  15. 기판 위에 게이트선, 공통 전압선 및 금속층을 포함하는 게이트 도전체를 형성하는 단계;
    상기 기판 또는 상기 게이트 도전체 위에 상기 금속층과 중첩하면서 상기 금속층과 직접 접촉하는 돌출부를 포함하는 화소 전극을 형성하는 단계;
    상기 게이트 도전체 및 상기 화소 전극을 덮도록 제1 절연층을 형성하는 단계;
    상기 제1 절연층 위에 소스 전극 또는 드레인 전극의 확장부를 포함하는 데이터 도전체를 형성하는 단계;
    상기 제1 절연층 및 상기 데이터 도전체를 덮도록 제2 절연층을 형성하는 단계;
    상기 제1 절연층 및 상기 제2 절연층을 식각하여, 상기 돌출부의 상부면 및 상기 확장부의 상부면이 노출되는 제1 오프닝을 형성하는 단계; 및
    상기 제2 절연층 위에 상기 돌출부의 상부면 및 상기 확장부의 상부면과 접촉되도록 화소 전극 연결부를 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  16. 제15항에서,
    상기 제1 절연층 및 상기 제2 절연층을 식각하는 단계에서,
    상기 확장부의 하부에 위치하는 상기 제1 절연층은 언더컷 되는 표시 장치의 제조 방법.
  17. 제15항에서,
    상기 화소 전극 연결부를 형성하는 단계에서,
    상기 화소 전극 연결부는 상기 제1 오프닝 내에서 단절된 부분을 포함하는 표시 장치의 제조 방법.
  18. 제15항에서,
    상기 제1 절연층 및 상기 제2 절연층을 식각하는 단계는 건식 식각 공정을 이용하는 표시 장치의 제조 방법.
  19. 제15항에서,
    상기 제1 오프닝은 상기 돌출부 및 상기 확장부와 중첩하는 제1 영역, 및 상기 돌출부와 중첩하고 상기 확장부와 중첩하지 않는 제2 영역을 포함하는 표시 장치의 제조 방법.
  20. 제15항에서,
    상기 화소 전극 연결부를 형성하는 단계에서,
    상기 제2 절연층 위에 상기 화소 전극 연결부와 분리되도록 공통 전극을 동일층에 형성하는 표시 장치의 제조 방법.
KR1020190121681A 2019-10-01 2019-10-01 표시 장치 및 그 제조 방법 Active KR102739014B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190121681A KR102739014B1 (ko) 2019-10-01 2019-10-01 표시 장치 및 그 제조 방법
US16/858,529 US11681188B2 (en) 2019-10-01 2020-04-24 Display device having an improved electrical connection between a pixel electrode and a switching element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190121681A KR102739014B1 (ko) 2019-10-01 2019-10-01 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20210039530A KR20210039530A (ko) 2021-04-12
KR102739014B1 true KR102739014B1 (ko) 2024-12-05

Family

ID=75162202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190121681A Active KR102739014B1 (ko) 2019-10-01 2019-10-01 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US11681188B2 (ko)
KR (1) KR102739014B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114563892B (zh) * 2020-11-27 2023-12-19 福州京东方光电科技有限公司 阵列基板、显示面板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2740894B1 (fr) 1995-11-08 1998-01-23 Centre Nat Rech Scient Dispositif d'affichage perfectionne a base de cristaux liquides et a effet bistable
KR100582599B1 (ko) 1999-10-25 2006-05-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JP4089123B2 (ja) 2000-02-29 2008-05-28 ソニー株式会社 液晶表示装置及びその製造方法
KR20070052173A (ko) 2005-11-16 2007-05-21 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101298612B1 (ko) * 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20120080885A (ko) 2011-01-10 2012-07-18 삼성모바일디스플레이주식회사 액정 표시 장치
KR101842538B1 (ko) * 2011-05-26 2018-03-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
KR101897747B1 (ko) * 2011-12-14 2018-10-05 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
TWI516836B (zh) * 2013-03-07 2016-01-11 群創光電股份有限公司 液晶顯示面板及包含其之液晶顯示裝置
KR102556966B1 (ko) * 2016-05-02 2023-07-19 엘지디스플레이 주식회사 박막 트랜지스터 기판

Also Published As

Publication number Publication date
KR20210039530A (ko) 2021-04-12
US20210098498A1 (en) 2021-04-01
US11681188B2 (en) 2023-06-20

Similar Documents

Publication Publication Date Title
US8796680B2 (en) Thin-film transistor substrate and method of manufacturing the same
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
JP5317399B2 (ja) 液晶表示装置
KR20060114744A (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
US9059046B2 (en) Thin film transistor, thin film transistor array panel, and method of manufacturing a thin film transistor array panel
KR101472849B1 (ko) 박막트랜지스터 기판, 이의 제조 방법 및 이를 갖는액정표시패널
KR20100021236A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US20060169984A1 (en) Thin film transistor array panel
KR101626029B1 (ko) 박막 트랜지스터 표시판
KR20170010158A (ko) 저 저항 배선 구조를 갖는 초고밀도 박막 트랜지스터 기판 및 그 제조 방법
US9177971B2 (en) Thin film transistor array panel and method for manufacturing the same
KR102261760B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101566428B1 (ko) 배선의 접촉부 및 그 제조 방법
US8111342B2 (en) Display substrate, method of manufacturing the same and display device using the display substrate
KR20050090732A (ko) 평판 표시 장치 및 그의 제조 방법
KR102739014B1 (ko) 표시 장치 및 그 제조 방법
CN111276527A (zh) 一种显示面板及其制作方法
KR101542914B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20220030492A (ko) 표시 장치 및 표시 장치의 제조 방법
US20210193697A1 (en) Display device and manufacturing method thereof
KR20080035335A (ko) 박막 트랜지스터 표시판 및 이의 리페어 방법
KR101213878B1 (ko) 평판 표시 장치 및 이의 제조 방법
KR100777698B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR101899066B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20240020303A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20191001

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220805

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20191001

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240617

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240830

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241202

End annual number: 3

Start annual number: 1

PG1601 Publication of registration