[go: up one dir, main page]

KR102727501B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR102727501B1
KR102727501B1 KR1020200000511A KR20200000511A KR102727501B1 KR 102727501 B1 KR102727501 B1 KR 102727501B1 KR 1020200000511 A KR1020200000511 A KR 1020200000511A KR 20200000511 A KR20200000511 A KR 20200000511A KR 102727501 B1 KR102727501 B1 KR 102727501B1
Authority
KR
South Korea
Prior art keywords
initialization
line
lines
detected
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200000511A
Other languages
English (en)
Other versions
KR20210087615A (ko
Inventor
성시덕
이대식
이상현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200000511A priority Critical patent/KR102727501B1/ko
Priority to US17/081,427 priority patent/US11837131B2/en
Priority to CN202011557486.0A priority patent/CN113066409A/zh
Publication of KR20210087615A publication Critical patent/KR20210087615A/ko
Application granted granted Critical
Publication of KR102727501B1 publication Critical patent/KR102727501B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치 및 그 구동 방법이 개시된다. 표시 장치는, 복수의 화소들을 포함하는 표시 패널; 적어도 하나의 클록 신호에 기초하여, 상기 복수의 화소들에 연결된 주사 라인들과 센싱 제어 라인들로 주사 신호들과 센싱 제어 신호들을 공급하는 주사 구동부; 상기 복수의 화소들에 연결된 초기화 라인들로 초기화 전원을 인가하는 전원 관리부; 상기 초기화 전원을 이용하여 상기 복수의 화소들에 포함된 구동 트랜지스터들의 문턱 전압들을 감지하는 센싱부; 상기 초기화 라인들의 오류를 검출하고, 상기 초기화 라인들 중에서 오류가 검출된 초기화 라인을 지시하는 라인 정보를 출력하는 검출부; 상기 검출부로부터 수신된 상기 라인 정보 및 상기 문턱 전압들을 기초로, 상기 오류가 검출된 초기화 라인을 이용해 감지된 문턱 전압을 변경하고, 변경된 문턱 전압을 참조하여 영상 데이터를 생성하는 타이밍 제어부; 및 상기 영상 데이터에 대응하는 데이터 신호를 상기 복수의 화소들에 연결된 데이터 라인들로 공급하는 데이터 구동부를 포함한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 표시 장치 및 그 구동 방법에 대한 기술이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 플라즈마 표시 장치(Plasma Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
표시 장치의 각 화소는 데이터 라인을 통해 공급된 데이터 전압에 대응하는 휘도로 발광할 수 있다. 표시 장치는 화소들의 발광 조합으로 영상 프레임을 표시할 수 있다.
각 데이터 라인에는 복수의 화소들이 연결될 수 있다. 따라서, 복수의 화소들 중 데이터 전압이 공급될 화소를 선택하기 위한 주사 신호를 제공하는 주사 구동부가 필요하다. 주사 구동부는 시프트 레지스터 형태로 구성되어, 주사 라인 단위로 턴-온 레벨의 주사 신호를 순차적으로 제공한다.
또한, 주사 구동부는, 화소의 구동 트랜지스터에 대한 문턱 전압을 센싱하기 위한 센싱 제어 신호를 제공하며, 센싱 과정에서 초기화 전원에 따른 초기화 전압이 화소에 인가된다.
본 발명의 일 목적은, 초기화 전원이 인가되는 초기화 라인들의 오류를 검출하고, 오류가 검출된 초기화 라인을 통해 감지된 구동 트랜지스터에 대한 문턱 전압을 변경하며, 화소의 구동 트랜지스터에 대한 문턱 전압을 보상할 수 있는 데이터 신호를 화소에 공급하는 표시 장치를 제공하는 데 있다.
본 발명의 다른 목적은, 상기 표시 장치의 구동 방법을 제공하는 데 있다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 일 측면은, 표시 장치를 제공한다.
표시 장치는, 복수의 화소들을 포함하는 표시 패널; 적어도 하나의 클록 신호에 기초하여, 상기 복수의 화소들에 연결된 주사 라인들과 센싱 제어 라인들로 주사 신호들과 센싱 제어 신호들을 공급하는 주사 구동부; 상기 복수의 화소들에 연결된 초기화 라인들로 초기화 전원을 인가하는 전원 관리부; 상기 초기화 전원을 이용하여 상기 복수의 화소들에 포함된 구동 트랜지스터들의 문턱 전압들을 감지하는 센싱부; 상기 초기화 라인들의 오류를 검출하고, 상기 초기화 라인들 중에서 오류가 검출된 초기화 라인을 지시하는 라인 정보를 출력하는 검출부; 상기 검출부로부터 수신된 상기 라인 정보 및 상기 문턱 전압들을 기초로, 상기 오류가 검출된 초기화 라인을 이용해 감지된 문턱 전압을 변경하고, 변경된 문턱 전압을 참조하여 영상 데이터를 생성하는 타이밍 제어부; 및 상기 영상 데이터에 대응하는 데이터 신호를 상기 복수의 화소들에 연결된 데이터 라인들로 공급하는 데이터 구동부를 포함한다.
상기 검출부는, 상기 초기화 전원으로부터 출력되는 초기화 전류를 감지하여 상기 초기화 라인들의 오류를 검출하고, 상기 적어도 하나의 클록 신호에 기초하여 상기 초기화 라인들 중 오류가 검출된 초기화 라인을 결정할 수 있다.
상기 검출부는, 상기 적어도 하나의 클록 신호를 카운팅하여 상기 문턱 전압들이 감지되는 화소들과 대응하는 수평 라인의 정보를 출력하는 클록 카운터; 및 상기 초기화 전원에서 출력되는 초기화 전류를 미리 설정된 임계값과 비교하여 상기 초기화 전류가 미리 설정된 범위를 넘는지 판단하고, 상기 수평 라인의 정보를 기초로 상기 초기화 라인들 중 오류가 검출된 초기화 라인을 결정하는 비교기를 포함할 수 있다.
상기 주사 구동부는, 개시 신호, 제1 클록 신호, 및 제2 클록 신호를 이용하여 주사 클록 신호들, 센싱 제어 클록 신호들, 및 캐리 클록 신호들을 출력하는 OSG(Oxide Semiconductor TFT Gate driver circuit) 구동부; 및 상기 주사 클록 신호들, 센싱 제어 클록 신호들, 및 캐리 클록 신호들을 기초로 상기 주사 신호들과 상기 센싱 제어 신호들을 출력하는 복수의 스테이지들을 포함할 수 있다.
상기 클록 카운터는, 상기 제1 클록 신호 및 상기 제2 클록 신호 중 적어도 하나를 카운팅하여 상기 수평 라인의 정보를 출력할 수 있다.
상기 클록 카운터는, 상기 주사 클록 신호들, 상기 센싱 제어 클록 신호들, 또는 상기 캐리 클록 신호들을 카운팅하여 상기 수평 라인의 정보를 출력할 수 있다.
상기 타이밍 제어부는, 상기 오류가 검출된 초기화 라인의 이전 초기화 라인이나 이후 초기화 라인에 연결된 화소로부터 감지된 문턱 전압을 기초로, 상기 오류가 검출된 초기화 라인과 연결된 화소로부터 감지된 문턱 전압을 변경할 수 있다.
상기 타이밍 제어부는, 상기 이전 초기화 라인과 연결된 화소로부터 감지된 문턱 전압과 상기 이후 초기화 라인과 연결된 화소로부터 감지된 문턱 전압의 평균값으로, 상기 오류가 검출된 초기화 라인과 연결된 화소로부터 감지된 문턱 전압을 변경할 수 있다.
상기 타이밍 제어부는, 복수의 이전 초기화 라인들 및 복수의 이후 초기화 라인들 중 적어도 2개 이상의 초기화 라인들과 연결된 화소들로부터 감지된 문턱 전압들을 기초로, 상기 오류가 검출된 초기화 라인과 연결된 화소로부터 감지된 문턱 전압을 변경할 수 있다.
상기 타이밍 제어부는, 복수의 이전 초기화 라인들 및 복수의 이후 초기화 라인들 중 적어도 2개 이상의 초기화 라인들과 연결된 화소들로부터 감지된 문턱 전압들에 대한 평균값 또는 중간값으로, 상기 오류가 검출된 초기화 라인과 연결된 화소로부터 감지된 문턱 전압을 변경할 수 있다.
상기 복수의 화소들 각각은, 제1 전원과 제2 노드 사이에 연결되고, 제1 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터; 상기 데이터 라인들 중 하나와 상기 제1 노드 사이에 연결되고, 상기 주사 라인들 중 하나와 연결된 게이트 전극을 포함하는 제2 트랜지스터; 상기 제2 노드와 제3 노드 사이에 연결되고, 상기 센싱 제어 라인들 중 하나와 연결된 게이트 전극을 포함하는 제3 트랜지스터; 상기 제1 노드와 상기 제2 노드 사이에 연결된 저장 커패시터; 및 상기 제2 노드와 연결된 제1 전극 및 제2 전원과 연결된 제2 전극을 포함하는 발광 소자를 포함할 수 있다.
상기 표시 패널은, 상기 제3 노드와 접지 사이에 연결된 제1 센싱 커패시터를 더 포함할 수 있다.
상기 센싱부는, 상기 제3 노드와 연결된 센싱 라인 및 제4 노드 사이에 연결되는 제2 스위치; 상기 제4 노드와 접지 사이에 연결된 제2 센싱 커패시터; 및 상기 제4 노드와 연결된 입력단을 포함하고, 상기 제2 센싱 커패시터에 저장된 전압을 디지털 신호로 변환하여 출력하는 아날로그-디지털 컨버터를 포함할 수 있다.
상기 제3 노드는 초기화 라인과 연결되고, 초기화 라인은 제1 스위치를 통해 상기 초기화 전원과 연결되며, 상기 초기화 전원은, 상기 전원 관리부가 포함하는 연산 증폭기의 출력단을 통해 생성될 수 있다.
상기 제1 스위치 및 상기 제2 스위치가 턴-온 될 때, 상기 제2 센싱 커패시터가 상기 초기화 전원에 따른 초기화 전압으로 초기화되고, 상기 초기화 전원에서 출력되는 초기화 전류가 상기 연산 증폭기를 통해 일시적으로 방전될 수 있다.
상기 제1 스위치가 턴-오프 될 때, 상기 제2 노드의 전압은 기준 신호와 상기 제1 트랜지스터의 문턱 전압 사이의 차분 전압까지 상승할 수 있다.
상기 차분 전압이 상기 제1 센싱 커패시터와 상기 제2 센싱 커패시터 사이의 커패시턴스 비율에 따라 분배되어 상기 제2 센싱 커패시터에 충전될 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면은, 표시 장치의 구동 방법을 제공한다.
표시 장치의 구동 방법은, 복수의 화소들에 연결된 초기화 라인들로 인가되는 초기화 전원에서 출력되는 초기화 전류를 감지하는 단계; 상기 초기화 전류가 미리 설정된 범위를 넘는지 판단하는 단계; 판단 결과에 따른 응답으로, 상기 초기화 라인들 중 오류가 검출된 초기화 라인을 결정하는 단계; 상기 오류가 검출된 초기화 라인에 연결된 화소로부터 감지된 문턱 전압을 변경하는 단계; 및 상기 변경된 문턱 전압을 기초로 데이터 신호를 생성하는 단계를 포함할 수 있다.
상기 복수의 화소들은, 적어도 하나의 클록 신호에 기초하여, 상기 복수의 화소들에 연결된 주사 라인들과 센싱 제어 라인들을 통해 주사 신호들과 센싱 제어 신호들을 공급받을 수 있다.
상기 오류가 검출된 초기화 라인을 결정하는 단계는, 상기 적어도 하나의 클록 신호를 기초로 상기 문턱 전압이 감지되는 화소와 대응하는 수평 라인의 정보를 생성하고, 생성된 수평 라인의 정보를 기초로 상기 초기화 라인들 중 오류가 검출된 초기화 라인을 결정할 수 있다.
상기 주사 신호들과 상기 센싱 제어 신호들은, 주사 클록 신호들, 센싱 제어 클록 신호들, 및 캐리 클록 신호들에 기초하여 상기 복수의 화소들에 공급될 수 있다.
상기 주사 클록 신호들, 상기 센싱 제어 클록 신호들, 또는 상기 캐리 클록 신호들은, 개시 신호, 제1 클록 신호, 및 제2 클록 신호를 이용하여 생성될 수 있다.
상기 오류가 검출된 초기화 라인을 결정하는 단계는, 상기 제1 클록 신호 및 상기 제2 클록 신호 중 적어도 하나를 카운팅하여 상기 수평 라인의 정보를 생성할 수 있다.
상기 문턱 전압을 변경하는 단계는, 상기 오류가 검출된 초기화 라인의 이전 초기화 라인이나 이후 초기화 라인에 연결된 화소로부터 감지된 문턱 전압을 기초로, 상기 오류가 검출된 초기화 라인에 연결된 화소로부터 감지된 문턱 전압을 변경할 수 있다.
본 발명에 따른 표시 장치 및 그 구동 방법은, 화면에 표시되지 않아 감지하기 어려운 개별적인 초기화 라인에 대한 오류를 검출할 수 있고, 전원 관리부 내부에서 초기화 전원에 따라 출력되는 초기화 전류를 모니터링하므로, 화소에 추가적인 오류 검출 회로를 부가할 필요가 없는 장점이 있다.
또한, 오류가 없는 초기화 라인을 통해 감지된 문턱 전압을 이용하여 오류가 검출된 초기화 라인을 통해 감지된 문턱 전압을 변경하므로, 경미한 초기화 라인 오류에 대해 신속하고 빠르게 대처할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 주사 구동부의 스테이지들을 나타낸 예시도이다.
도 3은 도 2에 따른 주사 구동부의 동작을 예시적으로 나타낸 파형도이다.
도 4는 본 발명의 일 실시예에 따른 OSG 구동부를 나타낸 개념도이다.
도 5는 도 4에 따른 OSG 구동부의 동작을 설명하기 위한 파형도이다.
도 6은 본 발명의 일 실시예에 따른 화소 및 센싱부의 구성을 나타낸 도면이다.
도 7은 도 6에 따른 센싱부가 화소에 포함된 구동 트랜지스터의 문턱 전압을 감지하는 과정을 설명하기 위한 파형도이다.
도 8은 본 발명의 일 실시예에 따른 OSG 구동부의 출력 신호들과 초기화 전류 사이의 관계를 나타낸 파형도이다.
도 9는 도 1에 따른 검출부의 구성을 설명하기 위한 블록도이다.
도 10은 본 발명의 일 실시예에 따른 타이밍 제어부에서 문턱 전압을 변경하는 방법을 나타낸 개념도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 구동 방법에 대한 흐름도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 표시 장치(DD)는 표시 패널(100), 타이밍 제어부(200), 주사 구동부(300), 데이터 구동부(400), 전원 관리부(500), 센싱부(600), 및 검출부(700)를 포함할 수 있다.
표시 패널(100)은, 복수의 화소(PX[i,j])들을 포함할 수 있다. 복수의 화소(PX[i,j])들은 p개의 행(p는 자연수)과 q개의 열(q는 자연수)로 구성될 수 있다. 동일한 행(이하, 수평 라인으로 혼용하여 지칭될 수 있음)에 배치되는 화소(PX[i,j])들은 동일한 주사 라인, 동일한 센싱 제어 라인, 및 동일한 초기화 라인에 연결될 수 있다. 또한, 동일한 열(이하, 수직 라인으로 혼용하여 지칭될 수 있음)에 배치되는 화소(PX[i,j])들은 동일한 데이터 라인에 연결될 수 있다. 예를 들어, i번째(i는 p 이하의 자연수) 행 및 j(j는 q 이하의 자연수)번째 열에 배치되는 화소(PX[i,j])는, i번째 주사 라인(SL[i]), i번째 센싱 제어 라인(SC[i]), 및 i번째 초기화 라인(V[i])에 연결되고, j번째 데이터 라인(DL[j]) 및 j번째 센싱 라인(SS[j])에 연결될 수 있다.
타이밍 제어부(200)는 외부로부터 공급되는 동기 신호들에 대응하여 주사 구동 제어 신호(SCS) 및 데이터 구동 제어 신호(DCS) 를 생성할 수 있다. 주사 구동 제어 신호(SCS)는 주사 구동부(300)로 공급되고, 데이터 구동 제어 신호(DCS)는 데이터 구동부(400)로 공급될 수 있다. 또한, 타이밍 제어부(200)는 외부로부터 공급되는 입력 영상 데이터를 영상 데이터(RGB)로 재정렬하여 데이터 구동부(400)에 공급할 수 있다.
주사 구동 제어 신호(SCS)는, 개시 신호(STV, 도 4 참조) 및 클록 신호들(예를 들면 도 4의 제1 클록 신호(CLK_ON), 제2 클록 신호(CLK_OFF))을 포함할 수 있다. 개시 신호(STV)는 주사 신호의 첫 번째 타이밍을 제어하기 위한 신호일 수 있다.
데이터 구동 제어 신호(DCS)는, 소스 스타트 펄스 및 클록 신호들을 포함할 수 있다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어할 수 있다. 클록 신호들은 샘플링 동작을 제어하기 위하여 사용될 수 있다.
주사 구동부(300)는 타이밍 제어부(200)로부터 주사 구동 제어 신호(SCS)를 수신하고, 주사 구동 제어 신호(SCS)에 기초하여 주사 라인들(SL[1], SL[2], ..., SL[p])로 주사 신호를 순차적으로 공급할 수 있다. 주사 신호가 순차적으로 공급되면 화소(PX[i,j])들은 수평 라인 단위(또는 화소행 단위)로 선택되며, 선택된 화소(PX[i,j])들에 데이터 신호가 공급될 수 있다.
또한, 주사 구동부(300)는, 주사 구동 제어 신호(SCS)에 기초하여 센싱 제어 라인들(SC[1], SC[2], ..., SC[p])로 센싱 제어 신호를 순차적으로 공급할 수 있다. 센싱 제어 신호가 순차적으로 공급되면, 화소(PX[i,j])들은 수평 라인 단위(또는 화소행 단위)로 선택되고, 선택된 화소(PX[i,j])들에 대한 특성 정보(예를 들면, 화소(PX[i,j])의 구동 트랜지스터에 대한 문턱 전압, 발광 소자의 열화 등)가 센싱부(600)에서 감지될 수 있다.
데이터 구동부(400)는 타이밍 제어부(200)로부터 데이터 구동 제어 신호(DCS) 및 영상 데이터(RGB)를 수신할 수 있다. 데이터 구동부(400)는 데이터 구동 제어 신호(DCS)에 대응하여 데이터 라인들(DL[1], DL[2], ..., DL[q])로 데이터 신호를 공급할 수 있다. 데이터 라인들(DL[1], DL[2], ..., DL[q])로 공급된 데이터 신호는 주사 신호에 의하여 선택된 수평 라인에 배치된 화소(PX[i,j])들로 공급될 수 있다. 이를 위하여, 데이터 구동부(400)는 주사 신호와 동기되도록 데이터 라인들(DL[1], DL[2], ..., DL[q])로 데이터 신호를 공급할 수 있다.
전원 관리부(500)는, 제1 전원(VDD)의 전압, 및 제2 전원(VSS)의 전압을 표시 패널(100)에 공급할 수 있다. 또한, 전원 관리부(500)는, 초기화 전원(Vint)을 생성하고, 초기화 라인들(VI[1], VI[2], ..., VI[p])에 초기화 전원(Vint)에 따른 전압을 공급할 수 있다. 이때, 초기화 라인들(VI[1], VI[2], ..., VI[p])이 표시 패널(100)의 일 측에 배치되는 것으로 도시하였으나, 표시 패널(100)의 양 측에 배치될 수도 있다.
제1 전원(VDD)과 제2 전원(VSS)은 표시 패널(100)의 각 화소(PX[i,j])에 포함된 발광 소자의 구동을 위한 전압들을 생성할 수 있다. 일 실시예에서, 제2 전원(VSS)의 전압은 제1 전원(VDD)의 전압보다 낮을 수 있다. 예를 들어, 제1 전원(VDD)의 전압은 양의 전압이고, 제2 전원(VSS)의 전압은 음의 전압일 수 있다.
초기화 라인들(VI[1], VI[2], ..., VI[p])에 (공통적으로) 연결되는 초기화 전원(Vint)은 표시 패널(100)에 포함된 각 화소(PX[i,j])를 초기화하는 전원일 수 있다. 예를 들어, 초기화 전원(Vint)의 전압에 의해 화소(PX[i,j])에 포함되는 구동 트랜지스터 및/또는 발광 소자가 초기화될 수 있고, 초기화 전원(Vint)의 전압은 음의 전압일 수 있다.
센싱부(600)는, 초기화 라인들(VI[1], VI[2], ..., VI[p])에 연결되는 초기화 전원(Vint)을 이용하여, 표시 패널(100)에 포함된 화소들(PX[i,j])에 연결된 센싱 라인들(SS[1], SS[2], ..., SS[j])로부터 획득되는 전압이나 전류를 감지하고, 감지된 전압이나 전류를 기초로 각 화소(PX[i,j])에 포함된 구동 트랜지스터의 문턱 전압(Vth)을 감지하고, 감지된 문턱 전압(Vth)을 타이밍 제어부(200)로 출력할 수 있다.
검출부(700)는, 전원 관리부(500)에서 생성되는 초기화 전원(Vint)으로부터 출력되는 초기화 전류(I_vint)를 감지함으로써, 초기화 라인들(VI[1], VI[2], ..., VI[p])의 오류를 검출하고, 오류가 검출된 초기화 라인을 지시하는 라인 정보(Line_info)를 타이밍 제어부(200)에 공급할 수 있다.
예를 들어, 검출부(700)는, 초기화 전류(I_vint)가 미리 설정된 범위를 초과하는지를 기초로, 초기화 라인들(VI[1], VI[2], ..., VI[p])의 오류를 검출하고, 초기화 라인들(VI[1], VI[2], ..., VI[p]) 중에서 오류가 검출된 초기화 라인을 타이밍 제어부(200)로부터 공급된 클록 신호들에 기초하여 결정할 수 있다. 이때, 검출부(700)는, 타이밍 제어부(200)로부터 주사 구동 제어 신호(SCS)를 수신하고, 수신된 주사 구동 제어 신호(SCS)에 포함된 개시 신호(STV) 및 클럭 신호들을 참조하여 오류가 검출된 초기화 라인을 결정할 수 있다.
타이밍 제어부(200)는, 센싱부(600)로부터 수신한 문턱 전압(Vth)을 기초로(또는 문턱 전압(Vth)을 보정한) 영상 데이터(RGB)를 생성하고, 생성된 영상 데이터(RGB)를 데이터 구동부(400)에 공급할 수 있다. 데이터 구동부(400)는, 타이밍 제어부(200)로부터 수신한 영상 데이터(RGB)를 기초로, 문턱 전압(Vth)을 보정하는(또는, 문턱 전압(Vth)에 기초하여 변경된) 데이터 신호를 생성하여 데이터 라인들(DL[1], DL[2], ..., DL[q])로 공급할 수 있다.
또한, 타이밍 제어부(200)는, 라인 정보(Line_info)를 참조하여, 오류가 검출된 초기화 라인에 연결된 화소들의 문턱 전압(Vth)에 대한 정보를 변경하고, 변경된 문턱 전압(Vth)에 대한 정보를 참조하여 영상 데이터(RGB)를 보정(또는 생성)할 수 있다.
이하, 설명의 편의를 위해, i번째 행 및 j번째 열에 배치되는 화소(PX[i,j])를 화소(PX[i,j])로 지칭할 수 있고, i번째 행과 대응하는 주사 라인(SL[i])을 주사 라인(SL[i])으로, i번째 행과 대응하는 센싱 제어 라인(SC[i])을 센싱 제어 라인(SL2[i])으로, j번째 열과 대응하는 데이터 라인(DL[j])을 데이터 라인(DL[j])으로, j번째 열과 대응하는 센싱 라인(SS[j])을 센싱 라인(SS[j])으로 혼용하여 지칭할 수 있다.
도 2는 본 발명의 일 실시예에 따른 주사 구동부의 스테이지들을 나타낸 예시도이다.
도 2는 i-5번째 수평 라인과 대응하는 주사 라인(SL[i-5]) 및 센싱 제어 라인(SC[i-5])부터 i+2번째 수평 라인과 대응하는 주사 라인(SL[i+2]) 및 센싱 제어 라인(SC[i+2])에 연결되는 스테이지 그룹들을 예시적으로 도시하지만, 통상의 기술자는 이를 확장하여 이해할 수 있을 것이다.
도 2를 참조하면, 주사 구동부(300)는, 복수의 스테이지 그룹(STG[k], STG[k+1], STG[k+2], STG[k+3], ...)을 포함할 수 있다. 각각의 스테이지 그룹(STG[k], STG[k+1], STG[k+2], STG[k+3], ...)들은, 적어도 하나의 스테이지를 포함할 수 있다. 예를 들어, 각각의 스테이지 그룹(STG[k], STG[k+1], STG[k+2], STG[k+3], ...)들은 제1 스테이지(ST1) 및 제2 스테이지(ST2)를 포함할 수 있다.
제1 스테이지(ST1)는, 홀수 번째 수평 라인과 대응하는 스테이지이고, 제2 스테이지(ST2)는 짝수 번째 수평 라인과 대응하는 스테이지일 수 있다. 또는, 제1 스테이지(ST1)는, 짝수 번째 수평 라인과 대응하는 스테이지이고, 제2 스테이지(ST2)는 홀수 번째 수평 라인과 대응하는 스테이지일 수 있다.
복수의 스테이지 그룹에 포함된 각각의 스테이지는, 주사 클록 라인들(SLCK1, SLCK2, SLCK3, SLCK4, SLCK5, SLCK6) 중 하나, 센싱 제어 클록 라인들(SSCK1, SSCK2, SSCK3, SSCK4, SSCK5, SSCK6) 중 하나, 및 캐리 클록 라인들(CRCK1, CRCK2, CRCK3, CRCK4, CRCK5, CRCK6) 중 하나와 연결될 수 있다. 예를 들어, k+2번째(k는 자연수) 스테이지 그룹(STG[k+2])에 포함된 제1 스테이지(ST1)는, 제5 주사 클록 라인(SLCK5) 제5 센싱 제어 클록 라인(SSCK5), 및 제5 캐리 클록 라인(CRCK5)과 연결될 수 있다. 또한, 스테이지 그룹(STG[k+2])에 포함된 제2 스테이지(ST2)는, 제6 주사 클록 라인(SLCK6) 제6 센싱 제어 클록 라인(SSCK6), 및 제6 캐리 클록 라인(CRCK6)과 연결될 수 있다. 따라서, 각각의 스테이지는, 주사 클록 라인을 통해 주사 클록 신호를 입력받고, 센싱 제어 클록 라인을 통해 센싱 제어 클록 신호를 입력받고, 캐리 클록 라인을 통해 캐리 클록 신호를 입력받을 수 있다. 각각의 스테이지는, 주사 클록 신호에 따라 주사 신호를 출력하고, 센싱 제어 클록 신호에 따라 센싱 제어 신호를 출력하고, 캐리 클록 신호에 따라 캐리 신호를 출력할 수 있다.
복수의 스테이지 그룹에 포함된 각각의 스테이지는, 제어 라인들(CS1, CS2, CS3, CS4, CS5, CS6) 중 적어도 하나와 연결될 수 있다. 예를 들어, 스테이지 그룹(STG[k+2])에 포함된 제1 스테이지(ST1)는 제어 라인들(CS1, CS2, CS3, CS4, CS5, CS6) 중 제2 제어 라인(CS2) 및 제4 제어 라인(CS4)과 연결될 수 있다. 각각의 스테이지는, 타이밍 제어부(200)로부터 적어도 하나의 제어 라인을 통해 주사 제어 신호(SCS)에 포함된 제어 신호를 입력받을 수 있다.
각각의 스테이지는, 주사 라인들(SL[1]~SL[p]) 중 하나, 센싱 제어 라인들(SC[1]~SC[p]) 중 하나, 및 캐리 라인들(..., CR[i-5], CR[i-4], CR[i-3], CR[i-2], CR[i-1], CR[i], CR[i+1], CR[i+2], ...) 중 하나와 연결될 수 있다. 각 스테이지에 연결된 캐리 라인들은 이전 스테이지(또는 이후 스테이지)에 연결될 수 있다.
각각의 스테이지는, 적어도 하나의 제어 라인을 통해 공급받은 제어 신호 및 이전 스테이지 그룹(또는 현재 스테이지 그룹)에 포함된 스테이지의 캐리 라인을 통해 공급받은 캐리 신호에 대응하여, 주사 클록 신호에 따른 주사 신호를 주사 라인으로 공급하고, 센싱 제어 클록 신호에 따른 센싱 제어 신호를 센싱 제어 라인으로 공급하고, 캐리 클록 신호에 따른 캐리 신호를 캐리 라인으로 공급할 수 있다. 예를 들어, 스테이지 그룹(STG[k+2])에 포함된 제2 스테이지(ST2)는, i번째 수평 라인에 대응하는 주사 라인(SL[i])으로 주사 신호를 공급하고, i번째 수평 라인에 대응하는 센싱 제어 라인(SC[i])으로 센싱 제어 신호를 공급할 수 있고, i번째 캐리 라인(CR[i])으로 캐리 신호를 공급할 수 있다. 여기서 i번째 캐리 라인(CR[i])으로 공급된 캐리 신호는 이전 스테이지 그룹(예를 들어 STG[k+1] 또는 STG[k])에 포함된 스테이지들 중 적어도 하나에 공급될 수 있다.
도 2에서는 임의의 k번째(k는 1 이상의 자연수) 스테이지 그룹(STG[k])부터 k+3번째 스테이지 그룹(STG[k])에 각각 포함된 제1 스테이지(ST1) 및 제2 스테이지(ST2)가 i-5번째 수평 라인에 대응하는 주사 라인(SL[i-5]) 부터 i+2번째 수평 라인에 대응하는 주사 라인(SL[i+2])까지 순차적으로 주사 신호를 공급하는 것으로 도시하였다.
또한, 임의의 k번째(k는 1 이상의 자연수) 스테이지 그룹(STG[k])부터 k+3번째 스테이지 그룹(STG[k])에 각각 포함된 제1 스테이지(ST1) 및 제2 스테이지(ST2)가 i-5번째 수평 라인에 대응하는 센싱 제어 라인(SL[i-5]) 부터 i+2번째 수평 라인에 대응하는 센싱 제어 라인(SL[i+2])까지 순차적으로 센싱 제어 신호를 공급하는 것으로 도시하였다.
도 2에서는 6개의 주사 클록 라인들(SLCK1, SLCK2, SLCK3, SLCK4, SLCK5, SLCK6), 6개의 센싱 제어 클록 라인들(SSCK1, SSCK2, SSCK3, SSCK4, SSCK5, SSCK6), 및 6개의 캐리 클록 라인들(CRCK1, CRCK2, CRCK3, CRCK4, CRCK5, CRCK6)이 각각 복수의 스테이지 그룹에 포함된 스테이지들에 순차적으로 연결되는 것으로 도시하였으나, 반드시 이에 한정되는 것은 아니다.
도 3은 도 2에 따른 주사 구동부의 동작을 예시적으로 나타낸 파형도이다.
도 3을 참조하면, 도 2에 따른 k+2번째 스테이지 그룹(STG[k+2])에 대한 출력 신호들(SL[i-1], SC[i-1], CR[i-1], SL[i], SC[i], CR[i])이 도시된다. 이때, 제1 제어 라인(CS1), 제4 제어 라인(CS4), 주사 클록 라인들(SCCK1~SCCK6), 센싱 제어 클록 라인들(SSCK1~SSCK6), 캐리 클록 라인들(CRCK1~CRCK6), i-4번째 캐리 라인(CR[i-4]), 및 i-3번째 캐리 라인(CR[i-3])에 인가되는 신호가 k+2번째 스테이지 그룹(STG[k+2])에 입력된다.
표시 기간에서, 동일한 스테이지에 연결되는 주사 클록 라인, 센싱 제어 클록 라인, 및 캐리 클록 라인 각각에 인가되는 주사 클록 신호, 센싱 제어 클록 신호, 및 캐리 클록 신호의 위상은 서로 동일할 수 있다. 따라서, 설명의 편의를 위해 도 3에서 주사 클록 라인(SLCK1~SLCK6), 센싱 제어 클록 라인(SSCK1~SSCK6), 및 캐리 클록 라인(CRCK1~CRCK6)에 인가되는 신호가 공통적으로 도시되었으나 반드시 이에 한정되는 것은 아니다.
또한, 동일한 스테이지에 연결되는 주사 클록 라인, 센싱 제어 클록 라인, 및 캐리 클록 라인 각각에 인가되는 주사 클록 신호, 센싱 제어 클록 신호, 및 캐리 클록 신호의 크기는 서로 다를 수도 있다. 이하에서, 게이트 온 전압의 크기에 대응하는 전압 레벨을 하이 레벨(high level)로 표현하고, 제1 전원 전압 또는 제2 전원 전압의 크기에 대응하는 전압 레벨을 로우 레벨(low level)로 표현한다.
다시 도 3을 참조하면, 제2 주사 클록 라인(SLCK2), 제2 센싱 제어 클록 라인(SSCK2), 및 제2 캐리 클록 라인(CRCK2)에 인가되는 하이 레벨의 펄스들은, 제1 주사 클록 라인(SLCK1), 제1 센싱 제어 클록 라인(SSCK1), 및 제1 캐리 클록 라인(CRCK1)에 인가되는 하이 레벨의 펄스들보다 위상이 지연되되, 시간적으로 일부 중첩될 수 있다. 예를 들어, 하이 레벨의 펄스들은 2 수평 주기(horizontal period)의 길이를 갖고, 중첩되는 길이는 1 수평 주기에 해당할 수 있다.
같은 방식으로, 제3 주사 클록 라인(SLCK3), 제3 센싱 제어 클록 라인(SSCK3), 및 제3 캐리 클록 라인(CRCK3)에 인가되는 하이 레벨의 펄스들은, 제2 주사 클록 라인(SLCK2), 제2 센싱 제어 클록 라인(SSCK2), 및 제2 캐리 클록 라인(CRCK2)에 인가되는 하이 레벨의 펄스들보다 위상이 지연되되, 시간적으로 일부 중첩될 수 있다. 이후의 나머지 주사 클록 라인들(SLCK4~SLCK6), 센싱 제어 클록 라인들(SSCK4~SSCK6), 및 캐리 클록 라인들(CRCK4~CRCK6)에 대해서도 같은 설명이 적용될 수 있다.
이하에서 표시 기간에서의 도 2에 따른 k+2번째 스테이지 그룹(STG[k+2])의 동작을 설명한다. 도 2의 다른 스테이지 그룹들의 동작은 k+2번째 스테이지 그룹(STG[k+2])의 동작과 유사하므로 중복된 설명은 생략한다.
먼저, 제4 제어 라인(CS4)에 하이 레벨의 펄스가 인가되고 일정 시간이 지난 후, 제1 시점(t1)에서 i-4번째 캐리 라인(CR(i-4))에서 하이 레벨의 펄스가 인가되고, 제2 시점(t2)에서 제1 제어 라인(CS1) 및 i-3번째 캐리 라인(CR[i-3])에서 하이 레벨의 펄스가 발생할 수 있다. 여기서, 각 제어 라인에 인가되는 신호들은 각 스테이지의 출력을 제어하는 신호들일 수 있다.
다음으로, 제3 시점(t3)에서 제5 주사 클록 라인(SLCK5), 제5 센싱 제어 클록 라인(SSCK5), 및 제5 캐리 클록 라인(CRCK5)에서 발생한 하이 레벨의 펄스에 대응하여, i-1번째 수평 라인과 대응하는 주사 라인(SL[i-1]), 센싱 제어 라인(SC[i-1]) 및 캐리 라인(CR[i-1])에 하이 레벨 펄스가 출력된다.
유사한 방식으로, 제6 주사 클록 라인(SLCK6), 제6 센싱 제어 클록 라인(SSCK6), 및 제6 캐리 클록 라인(CRCK6)에서 발생한 하이 레벨의 펄스에 대응하여, i번째 수평 라인과 대응하는 주사 라인(SL[i]), 센싱 제어 라인(SC[i]) 및 캐리 라인(CR[i])에 하이 레벨 펄스가 출력된다.
여기서, 제어 라인들(CS1, CS4)에 인가되는 제어 신호들, 이전 스테이지에서 출력되는 캐리 신호들(CR[-4], CR[i-3])은 스테이지 회로의 구성에 따라 달라질 수 있으므로, 상술한 실시예에 한정되는 것은 아니다.
그러나, 스테이지 회로의 구성이 달라지더라도 주사 구동부(300)에 포함된 복수의 스테이지들은 복수의 주사 클록 라인, 복수의 센싱 제어 클록 라인들, 복수의 캐리 클록 라인들의 하이 레벨 펄스에 대응하여, 순차적으로 하이 레벨 펄스를 갖는 주사 신호들, 센싱 제어 신호들, 캐리 신호들을 출력한다.
따라서, 복수의 주사 클록 라인들, 복수의 센싱 제어 클록 라인들, 복수의 캐리 클록 라인들에 인가되는 주사 클록 신호들, 센싱 제어 클록 신호들, 및/또는 캐리 클록 신호들을 모니터링하면, 주사 구동부(300)에서 현재 출력되는 신호(주사 신호, 센싱 제어 신호 및/또는 캐리 신호)가 몇 번째 수평 라인에 대응되는 신호인지 알 수 있다. 예를 들어, 도 3에서는 제5 주사 클록 라인(SLCK5), 제5 센싱 제어 클록 라인(SSCK5), 및 제5 캐리 클록 라인(CRCK5) 중 적어도 하나에서 하이 레벨 펄스가 출력되는 횟수가 카운트되면, i-1번째 수평 라인에 대응되는 신호(SL[i-1], SC[i-1], CR[i-1])가 출력되는 시점을 알 수 있다.
도 4는 본 발명의 일 실시예에 따른 OSG 구동부를 나타낸 개념도이다. 도 5는 도 4에 따른 OSG 구동부의 동작을 설명하기 위한 파형도이다.
앞선 도 3을 참조하면, 주사 구동부(300)에 포함된 각각의 스테이지는, 주사 클록 라인을 통해 주사 클록 신호를 수신하고, 센싱 제어 클록 라인을 통해 센싱 제어 클록 신호를 수신하며, 및 캐리 클록 라인을 통해 캐리 클록 신호를 수신한다.
도 4를 참조하면, OSG(Oxide Semiconductor TFT Gate driver circuit) 구동부(OSG driver, 310)는, 개시 신호(STV), 제1 클록 신호(CLK_ON), 및 제2 클록 신호(CLK_OFF)를 이용하여 복수의 주사 클록 라인(SLCK1~SLCK6)에 복수의 주사 클록 신호들을 출력할 수 있다. 유사한 방식으로, OSG 구동부(OSG driver, 310)는, 개시 신호(STV), 제1 클록 신호(CLK_ON), 및 제2 클록 신호(CLK_OFF)를 이용하여 복수의 센싱 제어 클록 라인(SSCK1~SSCK6)에 복수의 센싱 제어 클록 신호들을 출력할 수 있다. OSG 구동부(OSG driver, 310)는, 개시 신호(STV), 제1 클록 신호(CLK_ON), 및 제2 클록 신호(CLK_OFF)를 이용하여 복수의 캐리 클록 라인(CCCK1~CCCK6)에 복수의 캐리 클록 신호들을 출력할 수 있다.
일 실시예에서, OSG 구동부(310)는, 표시 패널(100)의 비표시영역에 박막 공정을 통해 OSG(Oxide Semiconductor TFT Gate driver circuit) 형태로 실장될 수 있다. 또는, 일 실시예에서, OSG 구동부(310)는 구동 IC 형태로 표시 패널(100) 상에 실장될 수 있다. 다만, 이는 예시적인 것으로서, OSG 구동부(310)의 적어도 일부의 구성 또는 기능은 타이밍 제어부(200) 내에 포함될 수도 있다.
도 4에서는 설명의 편의를 위해 제1 클록 신호(CLK_ON), 및 제2 클록 신호(CLK_OFF)를 이용하여 복수의 주사 클록 신호들, 복수의 센싱 제어 클록 신호들, 및 복수의 캐리 클록 신호들이 출력되는 것으로 도시하였으나, 반드시 이에 한정되지 않는다. 예를 들어, OSG 구동부(310)는, 복수의 주사 클록 신호들을 출력하기 위한 제1 클록 신호, 복수의 센싱 제어 클록 신호들을 출력하기 위한 제1 클록 신호, 복수의 캐리 클록 신호들을 출력하기 위한 제1 클록 신호를 입력받을 수 있다. 또한, OSG 구동부(310)는, 복수의 주사 클록 신호들을 출력하기 위한 제2 클록 신호, 복수의 센싱 제어 클록 신호들을 출력하기 위한 제2 클록 신호, 복수의 캐리 클록 신호들을 출력하기 위한 제2 클록 신호를 입력받을 수 있다.
도 5를 참조하면, 개시 신호(STV)가 OSG 구동부(310)에 입력됨에 따라 OSG 구동부(310)가 복수의 캐리 클록 라인들(CCCK1~CCCK6)을 통해 출력하는 복수의 캐리 클록 신호들이 도시된다. 이때, 도 5에서는 복수의 캐리 클록 신호들이 출력되는 과정을 설명하지만, 복수의 주사 클록 신호들 또는 복수의 센싱 제어 클록 신호들에도 동일하거나 유사한 방법이 적용될 수 있다.
먼저, 하이 레벨의 개시 신호(STV)가 OSG 구동부(310)에 인가되면, OSG 구동부(310)는, 제1 클록 신호(CLK_ON)와 제2 클록 신호(CLK_ON)의 하이 레벨 펄스에 따라 복수의 캐리 클록 라인들로 복수의 캐리 클록 신호들을 순차적으로 출력한다.
먼저, 제1 시점(tt1)에서, 제1 클록 신호(CLK_ON)의 상승 엣지에 대응하여, 제1 캐리 클록 라인(CRCK1)에 제1 캐리 클록 신호가 공급된다(또는 로우 레벨에서 하이 레벨로 전환된다). 제1 시점(tt1) 이후에 발생하는 제2 클록 신호(CLK_OFF)의 하강 엣지에 대응하여, 제1 캐리 클록 신호에 대한 공급이 중단된다(또는, 제1 캐리 클록 신호가 하이 레벨에서 로우 레벨로 전환된다).
제2 시점(tt1)에서, 제1 클록 신호(CLK_ON)의 상승 엣지에 대응하여, 제2 캐리 클록 라인(CRCK2)에 제2 캐리 클록 신호가 공급된다(또는 로우 레벨에서 하이 레벨로 전환된다). 제2 시점(tt2) 이후에 발생하는 제2 클록 신호(CLK_OFF)의 하강 엣지에 대응하여, 제2 캐리 클록 신호에 대한 공급이 중단된다(또는, 제2 캐리 클록 신호가 하이 레벨에서 로우 레벨로 전환된다).
유사하게, 제3 시점(tt3)에서 제1 클록 신호(CLK_ON)의 상승 엣지에 대응하여, 제3 캐리 클록 라인(CRCK3)에 제3 캐리 클록 신호가 공급되고, 제3 시점(tt3) 이후에 발생하는 제2 클록 신호(CLK_OFF)의 하강 엣지에 대응하여, 제3 캐리 클록 신호에 대한 공급이 중단된다. 제4 시점(tt4)에서 제1 클록 신호(CLK_ON)의 상승 엣지에 대응하여, 제4 캐리 클록 라인(CRCK4)에 제4 캐리 클록 신호가 공급되고, 제4 시점(tt4) 이후에 발생하는 제2 클록 신호(CLK_OFF)의 하강 엣지에 대응하여, 제4 캐리 클록 신호에 대한 공급이 중단된다. 제5 시점(tt5)에서 제1 클록 신호(CLK_ON)의 상승 엣지에 대응하여, 제5 캐리 클록 라인(CRCK5)에 제5 캐리 클록 신호가 공급되고, 제5 시점(tt5) 이후에 발생하는 제2 클록 신호(CLK_OFF)의 하강 엣지에 대응하여, 제5 캐리 클록 신호에 대한 공급이 중단된다. 제6 시점(tt6)에서 제1 클록 신호(CLK_ON)의 상승 엣지에 대응하여, 제6 캐리 클록 라인(CRCK6)에 제6 캐리 클록 신호가 공급되고, 제6 시점(tt6) 이후에 발생하는 제2 클록 신호(CLK_OFF)의 하강 엣지에 대응하여, 제6 캐리 클록 신호에 대한 공급이 중단된다.
이처럼, OSG 구동부(310)는 적어도 2개의 클록 신호들(CLK_ON, CLK_OFF)을 이용하여 복수의 캐리 클록 라인들(CRCK1~CRCK6)로 복수의 캐리 클록 신호들을 출력하므로, 주사 구동부(300)에 연결하는 클록 신호들의 핀(pin) 수를 줄일 수 있다. 또한, 도 3에서 설명한 것처럼 OSG 구동부(310)에서 출력되는 복수의 캐리 클록 신호들, 복수의 센싱 제어 클록 신호들, 또는 복수의 캐리 클록 신호들의 하이 레벨 펄스를 카운팅하면, 현재 주사 구동부(300)에서 출력되는 신호들이 몇 번째 수평 라인과 대응되는 신호인지 파악할 수 있다.
이때, 도 5에 따른 동작에서와 같이, 복수의 캐리 클록 신호들은 적어도 2개의 클록 신호들의 상승 엣지 또는 하강 엣지에 대응하여 출력되므로, OSG 구동부(310)에 입력되는 적어도 2개의 클록 신호들의 펄스를 카운팅함으로써, 주사 구동부(300)에서 현재 출력되고 있는 신호들이 몇 번째 수평 라인과 대응되는 신호인지 알 수 있다.
도 6은 본 발명의 일 실시예에 따른 화소 및 센싱부의 구성을 나타낸 도면이다.
도 6을 참조하면, 화소(PX[i,j])는, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 저장 커패시터(Cst), 및 발광 소자(EL)를 포함할 수 있다.
제1 트랜지스터(T1)는, 제1 전원(VDD)와 발광 소자(EL)의 제1 전극과 대응하는 제2 노드(N2) 사이에 연결되고, 제1 노드(N1)와 연결된 게이트 전극을 포함할 수 있다. 제1 트랜지스터(T1)는 본 명세서 전체에서 구동 트랜지스터로 혼용하여 지칭될 수 있다.
제2 트랜지스터(T2)는, 데이터 라인(EL[j])과 제1 노드(N1) 사이에 연결되고, 주사 라인(SL[i])과 연결된 게이트 전극을 포함할 수 있다. 주사 라인(SL[i])을 통해 주사 신호가 공급되면, 제2 트랜지스터(T2)가 턴-온 될 수 있고, 데이터 라인(DL[j])을 통해 공급되는 데이터 신호가 제1 노드(N1)에 전달될 수 있다.
제3 트랜지스터(T3)는, 제2 노드(N2)와 제3 노드(N3) 사이에 연결되고, 센싱 제어 라인(SC[i])과 연결된 게이트 전극을 포함할 수 있다. 센싱 제어 라인(SC[i])을 통해 센싱 제어 신호가 공급되면, 제3 트랜지스터(T3)가 턴-온 될 수 있고, 제2 노드(N2)와 제3 노드(N3)는 서로 전기적으로 연결될 수 있다. 또한, 제3 노드(N3)는 센싱 라인(SS[j])과 연결될 수 있다. 따라서, 제2 노드(N2)에 인가되는 전압(Vsen)이 센싱 라인(SS[j])에 전달되므로, 센싱부(600)가 제2 노드(N2)에 인가되는 전압(Vsen, 또는 발광 소자(EL)의 애노드 전극에 인가되는 전압)을 감지할 수 있다. 제3 트랜지스터(T3)는, 센싱 트랜지스터로 지칭될 수도 있다.
저장 커패시터(Cst)는, 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 저장 커패시터(Cst)는, 제1 노드(N1)에 인가되는 전압과 제2 노드(N2)에 인가되는 전압 사이의 차분 전압을 충전할 수 있다.
발광 소자(EL)는, 제2 노드(N2)와 연결된 제1 전극(또는 애노드 전극) 및 제2 전원(VSS)에 연결된 제2 전극(또는 캐소드 전극)을 포함할 수 있다. 발광 소자(EL)는, 제1 트랜지스터(T1)로부터 공급되는 구동 전류량에 상응하는 휘도로 발광할 수 있다.
한편, 제3 노드(N3)와 기준 전원(예를 들면 접지) 사이에 제1 센싱 커패시터(Csa)가 연결될 수 있다. 제1 센싱 커패시터(Csa)는, 제2 노드(N2)에서 센싱 라인(SS[j])의 제3 노드(N3)로 전달되는 전압을 충전하여 센싱부(600)에 전달할 수 있다. 제1 센싱 커패시터(Csa)는, 표시 패널(100)에 포함될 수 있다.
또한, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 제3 트랜지스터(T3)는, n형 트랜지스터일 수 있으나, 통상의 기술자는 p형 트랜지스터로 변형할 수도 있을 것이다.
한편, 제3 노드(N3)는, 초기화 라인(VI[i])과 연결될 수 있고, 초기화 라인(VI[i])은, 제1 스위치(SW_VINT)를 통해 초기화 전원(Vint)과 연결될 수 있다. 따라서, 초기화 전원(Vint)에 따른 초기화 전압이 초기화 라인(VI[i])을 통해 제3 노드(N3)에 인가될 수 있다. 제1 스위치(SW_VINT)가 턴-온되면, 제3 노드(N3)에 공급되는 초기화 전압이 센싱 라인(SS[j])을 통해 제2 노드(N2)에 전달될 수 있다.
초기화 전원(Vint)은, 전원 관리부(500)에 포함된 연산 증폭기(OP-Amp)의 출력으로 생성될 수 있다. 이때, 제3 노드(N3)(또는 제2 노드(N2))의 충전 전압을 방전시키기 위해 초기화 전원(Vint)에서 출력되는 초기화 전류(I_vint)는 연산 증폭기(OP-Amp)를 통해 일시적으로 흐를 수 있다. 예를 들어, 제1 스위치(SW_VINT)가 턴-온된 상태에서 제2 스위치(SW_SPL)가 턴-온될 때(후술하는 도 7의 제3 기간(P3)), 초기화 전원(Vint)에서 출력되는 초기화 전류(I_vint)가 연산 증폭기(OP-amp)로 흐를 수 있으며, 이러한 초기화 전류 흐름을 커런트 싱킹(current sinking)으로 지칭할 수 있다. 다만, 반드시 연산 증폭기(OP-Amp)로 구현되어야 하는 것은 아니며, 전원 관리부(500)가 FCCM(Forced Continuous Conduction Mode) 벅 컨버터의 출력으로 초기화 전원(Vint)을 생성할 수도 있고, 이러한 구조에서도 초기화 전류(Vint)가 FCCM 벅 컨버터를 통해 일시적으로 흐르게 함으로써 제3 노드(N3) 또는 제2 노드(N2)의 충전 전압을 방전시킬 수 있다.
센싱부(600)는, 제2 스위치(SW_SPL), 제2 센싱 커패시터(Csb), 및 아날로그-디지털 컨버터(ADC)를 포함할 수 있다.
제2 스위치(SW_SPL)는, 센싱 라인(SS[j])과 제4 노드(N4) 사이에 연결될 수 있다. 제2 센싱 커패시터(Csb)는, 제4 노드(N4)와 접지(ground) 사이에 연결될 수 있다. 제2 스위치(SW_SPL)가 턴-온되면, 제1 센싱 커패시터(Csa)의 커패시턴스와 제2 센싱 커패시터(Csb)의 커패시턴스 사이의 비율에 기초하여 제2 센싱 커패시터(Csb)가 충전될 수 있다.
아날로그-디지털 컨버터(ADC)는, 제4 노드(N4)와 연결된 입력단을 포함하고, 제2 센싱 커패시터(Csb)에 저장된 전압을 디지털 신호로 변환하여 출력할 수 있다.
한편, 도 1의 검출부(700)는, 초기화 전류(I_vint)를 감지하고, 감지된 초기화 전류(I_vint)가 미리 설정된 범위를 넘는지 판단하는 판정부(715)를 포함할 수 있다. 예를 들어, 판정부(715)는, 초기화 전류(I_vint)를 감지한 감지 전류(I_sint)를 감지 전압(Vtrs)으로 변환하고, 변환된 감지 전압(Vtrs)을 비교 기준 전압(Vcref)과 비교하여 비교 신호(Vdiff)를 출력할 수 있다.
여기서 비교 신호(Vdiff)는 감지 전압(Vtrs)과 비교 기준 전압(Vcref) 사이의 차동 증폭기(Vcpr)의 출력으로 생성될 수 있으나, 반드시 그에 한정되는 것은 아니다. 예를 들어, 비교 신호(Vdiff)는, 다양한 형태의 전압 비교기를 이용하여 감지 전압(Vtrs)과 비교 기준 전압(Vcref)을 서로 비교함으로써 생성된 출력 신호를 포함할 수 있다. 이때, 감지 전류(I_sint)는 초기화 전원(Vint)과 접지(또는 가상 접지) 사이에 연결된 변환 저항(Rtrs)을 이용하여 감지 전압(Vtrs)으로 변환될 수 있으나, 이는 예시적인 것으로 그 밖에 다양한 형태의 전류-전압 변환기를 사용할 수 있다.
또한, 도 6에서는 감지 전류(I_sint)를 전원 관리부(500)의 연산 증폭기(OP-Amp)의 출력단으로부터 획득하는 것으로 도시하였으나, 반드시 그에 한정되는 것은 아니며, 연산 증폭기(OP-Amp)를 구성하는 다수의 트랜지스터들과 연결된 노드들 중 적어도 하나로부터 감지 전류(I_sint)를 획득하는 방식으로 구현할 수도 있다.
검출부(700)는, 비교 신호(Vdiff)를 기초로 초기화 전류(I_vint)가 미리 설정된 범위를 넘는지 판단하고, 판단 결과에 따라 초기화 라인들 중 오류가 검출된 초기화 라인을 결정할 수 있으며, 검출부(700)의 구체적인 구성은 도 9에서 상세히 서술한다.
도 7은 도 6에 따른 센싱부가 화소에 포함된 구동 트랜지스터의 문턱 전압을 감지하는 과정을 설명하기 위한 파형도이다.
도 7에서는, 도 6에 따른 센싱부(600)가 화소(PX[i,j])에 포함된 구동 트랜지스터의 문턱 전압(Vth)을 감지하는 기간에 대한 동작 파형이 개시된다.
먼저, 제1 기간(P1)에서 제1 스위치(SW_VINT)는 턴-온 상태에 있을 수 있다. 따라서, 제3 노드(N3)에는 전원 관리부(500)에 의해 생성된 초기화 전원(Vint)에 따른 초기화 전압이 인가될 수 있고, 제3 노드(N3)와 연결된 제1 센싱 커패시터(Csa)가 초기화 전압으로 초기화될 수 있다.
제2 기간(P2)에서, 주사 라인(SL[i])을 통한 주사 신호가 공급됨에 따라 제2 트랜지스터(T2)가 턴-온 된다. 이때, 주사 신호와 동기화되어 데이터 라인(DL[j])을 통해 기준 신호(Vref)가 공급되며, 기준 신호(Vref)는, 제1 트랜지스터(T1)의 게이트 전극에 인가된다. 또한, 센싱 제어 라인(SC[i])을 통한 센싱 제어 신호가 공급됨에 따라 제3 트랜지스터(T3)가 턴-온 되며, 제3 노드(N3)에 인가된 초기화 전압은 제2 노드(N2)에 전달될 수 있다. 기준 신호(Vref)는, 구동 트랜지스터의 문턱 전압(Vth)을 센싱하기 위해 미리 설정된 전압일 수 있다.
즉, 제2 기간(P2)에서 제1 트랜지스터(T1)의 게이트 전극(또는 제1 노드(N1))에는 기준 신호(Vref)가 인가되고, 소스 전극(또는 제2 노드(N2))에는 초기화 전압이 인가된다. 따라서, 저장 커패시터(Cst)에는 기준 신호(Vref)에 따른 전압과 초기화 전압 사이의 차분 전압이 충전된다.
제3 기간(P3)에서 제2 스위치(SW_SPL)가 턴-온 됨에 따라 제2 센싱 커패시터(Csb)가 초기화 전압으로 초기화될 수 있다. 또한, 제2 스위치(SW_SPL)가 턴-온 되는 시점에서 제3 노드(N3)(또는 제2 노드(N2))의 충전 전압을 방전시킬 수 있다. 따라서, 초기화 전류(I_vint)가 전원 관리부(500)에 포함된 연산 증폭기(OP-amp)를 통해 흐를 수 있다.
제4 기간(P4)에서 제1 스위치(SW_VINT)가 턴-오프 됨에 따라, 제2 노드(N2, 또는 제1 트랜지스터(T1)의 소스 전극)의 전압은, 기준 신호(Vref)와 제1 트랜지스터(T1)의 문턱 전압(Vth) 사이의 차분 전압(Vref-Vth)까지 상승할 수 있다. 이때, 제2 노드(N2)에 인가된 차분 전압(Vref-Vth)은, 제1 센싱 커패시터(Csa)와 제2 센싱 커패시터(Csb) 사이의 커패시턴스 비율에 따라 제2 센싱 커패시터(Csb)에 전달될 수 있다. 또한, 차분 전압(Vref-Vth)까지 제2 노드(N2)의 전압이 상승하면, 제1 트랜지스터(T1)는 턴-오프 됨으로써, 제2 노드(N2)의 전압이 더 이상 상승하지 않는다. 제2 센싱 커패시터(Csb)에 전달된 전압은, 아날로그-디지털 컨버터(ADC)를 통해 디지털 신호로 출력된다.
따라서, 센싱부(600)는 제1 센싱 커패시터(Csa)와 제2 센싱 커패시터(Csb) 사이의 커패시턴스 비율을 기초로 디지털 신호로부터 차분 전압(Vref-Vth)을 획득하고, 기준 신호(Vref)에서 차분 전압(Vref-Vth)을 차분함으로써 문턱 전압(Vth) 및/또는 문턱 전압(Vth)의 변화량을 획득할 수 있다.
본 발명의 일 실시예에서 각 화소(PX[i,j])의 구동 트랜지스터에 대한 문턱 전압(Vth)을 획득할 때, 초기화 전원(Vint)에 따른 초기화 전압으로 제2 노드(N2)가 초기화된다. 따라서, 화소(PX[i,j])와 연결된 초기화 라인(VI[i])에 문제가 있는 경우 센싱부(600)가 획득하는 문턱 전압(Vth)에 오류가 포함될 수 있다.
센싱부(600)가 획득하는 문턱 전압(Vth)에 오류가 있는 경우, 문턱 전압(Vth)을 정확하게 보상할 수 없게 되므로, 화소의 특성 변화에 따른 외부 보상 성능이 저하된다.
이러한 문제를 해결하기 위하여, 본 발명의 일 실시예에서는 표시 패널(100)의 복수의 화소들에 연결된 초기화 라인들(VI[1], VI[2], ..., VI[p])의 오류를 검출하고, 초기화 라인들 중에서 오류가 검출된 라인을 결정(또는 특정)하며, 오류가 검출된 초기화 라인을 통해 감지된 문턱 전압(Vth)을 오류가 없는 초기화 라인을 통해 감지한 문턱 전압(Vth)을 기초로 결정(또는 변경)함으로써 외부 보상 성능을 향상시키는 방법을 제안한다.
도 8은 본 발명의 일 실시예에 따른 OSG 구동부의 출력 신호들과 초기화 전류 사이의 관계를 나타낸 파형도이다.
도 8에 따른 파형도에서 도 5에 따른 파형도와 중복되는 설명은 생략한다.
도 7에서 설명한 설명한 것과 같이, 초기화 라인들(VI[1], VI[2], ..., VI[i]) 중에서 하나와 연결된 화소(PX[i,j])에 초기화 전압이 공급되고, 기준 신호(Vref)가 화소(PX[i,j])에 공급될 수 있다.
또한, 초기화 전원(Vint)에 따른 초기화 전압이 제3 노드(N3) 또는 제2 노드(N2)에까지 전달되므로, 대부분의 기간 동안 초기화 전류(I_vint)는 기준 전류(I_zero)와 같을 수 있다. 예를 들어, 기준 전류(I_zero)는 0 [A]일 수 있다(즉, 초기화 전류(I_vint)는 음의 방향(도 6에 도시한 방향의 반대 방향)으로 흐르는 전류 파형으로 해석될 수 있음).
한편, 도 7의 제3 기간(P3)에서 제3 노드(N3)의 전압(또는, 제2 노드(N2)의 전압)이 방전됨에 따라 초기화 전류(I_vint)가 전원 관리부(500)로 흐르는 커런트 싱킹이 발생할 수 있다.
만약, 초기화 라인에 단락(short)을 비롯한 각종 오류가 있는 경우, 도 8에 도시된 것처럼 초기화 전류(I_vint)가 비정상적으로 커진다. 따라서, 초기화 전류(I_vint)가 비정상적으로 커지는 경우(abnormal sinking current, 또는 과전류인 경우), 현재 초기화 전압이 공급되고 있는 초기화 라인에 오류가 있는 것으로 결정할 수 있다. 구체적인 예로, 초기화 전류(I_vint)가(또는 초기화 전류(I_vint)의 크기가) 미리 설정된 범위를 초과하면, 현재 초기화 전압이 공급되고 있는 초기화 라인에 오류가 있는 것으로 결정할 수 있다.
이때, 초기화 라인들(VI[1], VI[2], ..., VI[i])에 오류가 있는 것이 확인되더라도, 몇 번째 초기화 라인에 오류가 있는 것인지 구체적으로 특정할 필요가 있다. 이를 위해 본 발명에서는 앞선 도 2 내지 도 5에서 설명한 클록 신호들과 수평 라인 사이의 연관관계를 이용할 수 있다.
예를 들어, 도 8을 참조하면, 복수의 캐리 클록 신호들(CRCK1~CRCK6)이 순차적으로 하이 레벨의 펄스로 출력됨에 따라, 초기화 전류(I_vint)가 반복적으로 낮아지는 것을 확인할 수 있다.
이때, 복수의 캐리 클록 신호들(CRCK1~CRCK6)은, 도 3에 도시한 것과 같이 특정 수평 라인과 대응되는 스테이지의 출력을 결정하는 기준 신호들이 된다. 따라서, 복수의 캐리 클록 신호들(CRCK1~CRCK6)을 통해 몇 번째 수평 라인에 대한 주사 신호가 출력되고 있는지 결정할 수 있다.
또한, 복수의 캐리 클록 신호들(CRCK1~CRCK6)은 도 5에서 도시한 것과 같이 OSG 구동부(310)에 입력되는 적어도 두 개의 클록 신호들(CLK_ON, CLK_OFF)에 따라 순차적으로 출력된다.
따라서, OSG 구동부(310)에 입력되는 적어도 두 개의 클록 신호들(CLK_ON, CLK_OFF)을 카운팅함으로써, 초기화 라인들 중에서 오류가 있는 초기화 라인을 결정(또는 특정)할 수도 있다.
도 9는 도 1에 따른 검출부의 구성을 설명하기 위한 블록도이다.
도 9를 참조하면, 검출부(700)는, 클록 카운터(Clock counter, 710) 및 비교기(Comparator, 720)를 포함할 수 있다.
클록 카운터(Clock counter, 710)는, OSG 구동부(310)에 입력되는 적어도 두개의 클록 신호들의 펄스들(예를 들면 하이 레벨 펄스들)을 카운팅하여, 현재 주사 신호가 출력되는 수평 라인의 정보(현재 초기화 전압이 인가되는 초기화 라인과 상응하는 수평 라인의 정보와 같을 수 있음)를 비교기(Comparator, 720)로 출력할 수 있다. 이때, 클록 카운터(710)는 개시 신호(STV)를 입력받고, 입력된 개시 신호(STV)에 따라 카운팅을 개시할 수 있다.
비교기(Comparator, 720)는, 초기화 전류(I_vint)를 미리 설정된 임계값과 비교하여 초기화 전류(I_vint)가 미리 설정된 범위를 넘는지 판단하고, 수평 라인의 정보를 기초로 초기화 라인들(VI[1], VI[2], ..., VI[i]) 중 오류가 검출된 초기화 라인을 결정할 수 있다. 이러한 동작을 위해 비교기(720)는 도 6에서 도시한 판정부(715)를 포함할 수 있다. 따라서, 비교기(720)는 판정부(715)의 출력인 비교 신호(Vdiff)에 기초하여 초기화 전류(I_vint)가 미리 설정된 범위를 넘는지 결정할 수 있다.
초기화 전류(I_vint)가 미리 설정된 범위를 넘는 경우에, 비교기(720)는, 클록 카운터(710)로부터 수신한 수평 라인의 정보를 라인 정보(Line_info)로 출력할 수 있다. 라인 정보(Line_info)는, 오류가 검출된 초기화 라인을 지시하는 정보일 수 있다. 이때, 비교기(720)는, 라인 정보(Line_info)를 타이밍 제어부(200)로 출력할 수 있다.
도 10은 본 발명의 일 실시예에 따른 타이밍 제어부에서 문턱 전압을 변경하는 방법을 나타낸 개념도이다.
도 10은 i번째 수평 라인과 대응하는 초기화 라인(VI[i]), i+1번째 수평 라인과 대응하는 초기화 라인(VI[i+1]), 및 i+2번째 수평 라인과 대응하는 초기화 라인(VI[i+2])을 통해 각각의 문턱 전압(Vth[i], Vth[i+1], Vth[i+2])이 감지된 상태를 도시한다.
도 10을 참조하면, i+1번째 수평 라인과 대응하는 초기화 라인(VI[i+1])이 단락(short)을 비롯한 각종 오류가 있는 초기화 라인일 수 있다. 따라서, i+1번째 수평 라인과 대응한 초기화 라인(VI[i+1])과 연결된 화소(PX[i+1, j], PX[i+1, j+1], PX[i+1, j+2])로부터 감지된 문턱 전압(Vth[i+1])은 오류가 존재할 수 있다.
본 발명의 일 실시예에 따른 타이밍 제어부(200)는, 오류가 있는 초기화 라인(Vi[i+1])의 이전 초기화 라인(VI[i])과 연결된 화소(PX[i, j], PX[i, j+1], PX[i, j+2])로부터 감지된 문턱 전압(Vth[i]) 및/또는 이후 초기화 라인(VI[i+2])과 연결된 화소(PX[i+2, j], PX[i+2, j+1], PX[i+2, j+2])로부터 감지된 문턱 전압(Vth[i+2])을 이용하여, 오류가 있는 초기화 라인(VI[i+1])과 연결된 화소(PX[i+1, j], PX[i+1, j+1], PX[i+1, j+2])로부터 감지된 문턱 전압(Vth[i+1])을 변경(또는 결정, 보상 또는 대체)할 수 있다.
예를 들어, 타이밍 제어부(200)는, 이전 초기화 라인(VI[i])과 연결된 화소(PX[i, j], PX[i, j+1], PX[i, j+2])로부터 감지된 문턱 전압(Vth[i])과 이후 초기화 라인(VI[i+2])과 연결된 화소(PX[i+2, j], PX[i+2, j+1], PX[i+2, j+2])로부터 감지된 문턱 전압(Vth[i+2])의 평균값으로, 오류가 있는 초기화 라인(VI[i+1])과 연결된 화소(PX[i+1, j], PX[i+1, j+1], PX[i+1, j+2])로부터 감지된 문턱 전압(Vth[i+1])을 변경할 수 있다.
예를 들어, 타이밍 제어부(200)는, 이전 초기화 라인(VI[i])과 연결된 화소(PX[i, j], PX[i, j+1], PX[i, j+2])로부터 감지된 문턱 전압(Vth[i]) 또는 이후 초기화 라인(VI[i+2])과 연결된 화소(PX[i+2, j], PX[i+2, j+1], PX[i+2, j+2])로부터 감지된 문턱 전압(Vth[i+2])으로, 오류가 있는 초기화 라인(VI[i+1])을 이용해 감지된 문턱 전압(Vth[i+1])을 변경할 수 있다.
예를 들어, 타이밍 제어부(200)는, 이전 a개(a는 2 이상의 자연수)의 초기화 라인들과 연결된 화소들로부터 감지된 문턱 전압들의 평균값(average value)이나 중간값(median value)으로, 오류가 있는 초기화 라인(VI[i+1])과 연결된 화소로부터 감지된 문턱 전압(Vth[i+1])을 변경할 수 있다.
예를 들어, 타이밍 제어부(200)는, 이후 b개(b는 2 이상의 자연수)의 초기화 라인들과 연결된 화소들로부터 감지된 문턱 전압들의 평균값이나 중간값으로, 오류가 있는 초기화 라인(VI[i+1])과 연결된 화소로부터 감지된 문턱 전압(Vth[i+1])을 변경할 수 있다.
예를 들어, 타이밍 제어부(200)는, 이전 a개(a는 2 이상의 자연수)의 초기화 라인들 및 이후 b개(b는 2 이상의 자연수)의 초기화 라인들과 연결된 화소들로부터 감지된 문턱 전압들의 평균값이나 중간값으로, 오류가 있는 초기화 라인(VI[i+1])과 연결된 화소로부터 감지된 문턱 전압(Vth[i+1])을 변경할 수 있다.
오류가 있는 초기화 라인(VI[i+1])과 연결된 화소로부터 감지된 문턱 전압(Vth[i+1])을 변경한 후, 타이밍 제어부(200)는, 변경된 문턱 전압(Vth[i+1])을 기초로 영상 데이터(RGB)를 보상(또는 생성)할 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 구동 방법에 대한 흐름도이다.
도 11을 참조하면, 표시 장치의 구동 방법은, 복수의 화소들에 연결된 초기화 라인들에 인가되는 초기화 전원에서 출력되는 초기화 전류를 감지하는 단계(S100); 상기 초기화 전류가 미리 설정된 범위를 넘는지 판단하는 단계(S110); 판단 결과에 따른 응답으로, 상기 초기화 라인들 중 오류가 검출된 초기화 라인을 결정하는 단계(S120); 상기 오류가 검출된 초기화 라인과 연결된 화소로부터 감지된 문턱 전압을 변경하는 단계(S130); 및 변경된 문턱 전압을 기초로 데이터 신호를 생성하는 단계(S140)를 포함할 수 있다.
상기 복수의 화소들은, 적어도 하나의 클록 신호에 기초하여, 상기 복수의 화소들에 연결된 주사 라인들과 센싱 제어 라인들을 통해 주사 신호들과 센싱 제어 신호들을 공급받을 수 있다.
상기 오류가 검출된 초기화 라인을 결정하는 단계(S120)는, 상기 적어도 하나의 클록 신호를 기초로 상기 문턱 전압이 감지되는 화소와 대응하는 수평 라인의 정보를 생성하고, 생성된 수평 라인의 정보를 기초로 상기 초기화 라인들 중 오류가 검출된 초기화 라인을 결정할 수 있다.
상기 주사 신호들과 상기 센싱 제어 신호들은, 주사 클록 신호들, 센싱 제어 클록 신호들, 및 캐리 클록 신호들에 기초하여 상기 복수의 화소들에 공급될 수 있다.
상기 주사 클록 신호들, 상기 센싱 제어 클록 신호들, 또는 상기 캐리 클록 신호들은, 개시 신호, 제1 클록 신호, 및 제2 클록 신호를 이용하여 생성될 수 있다.
상기 오류가 검출된 초기화 라인을 결정하는 단계(S120)는, 상기 제1 클록 신호 및 상기 제2 클록 신호 중 적어도 하나를 카운팅하여 상기 수평 라인의 정보를 생성할 수 있다.
상기 문턱 전압을 변경하는 단계(S130)는, 오류가 검출된 초기화 라인의 이전 초기화 라인이나 이후 초기화 라인과 연결된 화소로부터 감지된 문턱 전압을 기초로, 상기 오류가 검출된 초기화 라인과 연결된 화소로부터 감지된 문턱 전압을 변경할 수 있다.
그 밖에도, 도 1 내지 도 10에서 설명한 표시 장치의 각 구성요소들에 대한 동작이 표시 장치의 구동 방법에 포함될 수 있는 것으로 해석되어야 한다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
DD: 표시 장치 100: 표시 패널
200: 타이밍 제어부 300: 주사 구동부
310: OSG 구동부 400: 데이터 구동부
500: 전원 관리부 600: 센싱부
700: 검출부 710: 클록 카운터
720: 비교기

Claims (20)

  1. 복수의 화소들을 포함하는 표시 패널;
    적어도 하나의 클록 신호에 기초하여, 상기 복수의 화소들에 연결된 주사 라인들과 센싱 제어 라인들로 주사 신호들과 센싱 제어 신호들을 공급하는 주사 구동부;
    상기 복수의 화소들에 연결된 초기화 라인들로 초기화 전원을 인가하는 전원 관리부;
    상기 초기화 전원을 이용하여 상기 복수의 화소들에 포함된 구동 트랜지스터들의 문턱 전압들을 감지하는 센싱부;
    상기 초기화 라인들을 통해 흐르는 전류들을 감지하여 상기 초기화 라인들 중 적어도 하나의 오류를 검출하고, 상기 오류가 검출된 초기화 라인을 지시하는 라인 정보를 출력하는 검출부;
    상기 검출부로부터 수신된 상기 라인 정보 및 상기 문턱 전압들을 기초로, 상기 오류가 검출된 초기화 라인을 이용해 감지된 문턱 전압을 변경하고, 변경된 문턱 전압을 참조하여 영상 데이터를 생성하는 타이밍 제어부; 및
    상기 영상 데이터에 대응하는 데이터 신호를 상기 복수의 화소들에 연결된 데이터 라인들로 공급하는 데이터 구동부를 포함하는, 표시 장치.
  2. 청구항 1에서,
    상기 검출부는,
    상기 적어도 하나의 클록 신호에 기초하여 상기 초기화 라인들 중 상기 오류가 검출된 초기화 라인을 결정하는, 표시 장치.
  3. 청구항 1에서,
    상기 초기화 전원에서 출력되는 초기화 전류는 상기 초기화 라인들을 통해 흐르는 상기 전류들로서 제공되고,
    상기 검출부는,
    상기 적어도 하나의 클록 신호를 카운팅하여 상기 문턱 전압들이 감지되는 화소들과 대응하는 수평 라인의 정보를 출력하는 클록 카운터; 및
    상기 초기화 전원에서 출력되는 상기 초기화 전류를 미리 설정된 임계값과 비교하여 상기 초기화 전류가 미리 설정된 범위를 넘는지 판단하고, 상기 수평 라인의 정보를 기초로 상기 초기화 라인들 중 상기 오류가 검출된 초기화 라인을 결정하는 비교기를 포함하는, 표시 장치.
  4. 청구항 3에서,
    상기 주사 구동부는,
    개시 신호, 제1 클록 신호, 및 제2 클록 신호를 이용하여 주사 클록 신호들, 센싱 제어 클록 신호들, 및 캐리 클록 신호들을 출력하는 OSG(Oxide Semiconductor TFT Gate driver circuit) 구동부; 및
    상기 주사 클록 신호들, 센싱 제어 클록 신호들, 및 캐리 클록 신호들을 기초로 상기 주사 신호들과 상기 센싱 제어 신호들을 출력하는 복수의 스테이지들을 포함하는, 표시 장치.
  5. 청구항 4에서,
    상기 클록 카운터는,
    상기 제1 클록 신호 및 상기 제2 클록 신호 중 적어도 하나를 카운팅하여 상기 수평 라인의 정보를 출력하는, 표시 장치.
  6. 청구항 4에서,
    상기 클록 카운터는,
    상기 주사 클록 신호들, 상기 센싱 제어 클록 신호들, 또는 상기 캐리 클록 신호들을 카운팅하여 상기 수평 라인의 정보를 출력하는, 표시 장치.
  7. 청구항 1에서,
    상기 타이밍 제어부는,
    상기 오류가 검출된 초기화 라인의 이전 초기화 라인이나 이후 초기화 라인에 연결된 화소로부터 감지된 문턱 전압을 기초로, 상기 오류가 검출된 초기화 라인과 연결된 화소로부터 감지된 문턱 전압을 변경하는, 표시 장치.
  8. 청구항 7에서,
    상기 타이밍 제어부는,
    상기 이전 초기화 라인과 연결된 화소로부터 감지된 문턱 전압과 상기 이후 초기화 라인과 연결된 화소로부터 감지된 문턱 전압의 평균값으로, 상기 오류가 검출된 초기화 라인과 연결된 화소로부터 감지된 문턱 전압을 변경하는, 표시 장치.
  9. 청구항 1에서,
    상기 타이밍 제어부는,
    상기 오류가 검출된 초기화 라인의 이전 초기화 라인들 및 이후 초기화 라인들 중 적어도 2개 이상의 초기화 라인들과 연결된 화소들로부터 감지된 문턱 전압들을 기초로, 상기 오류가 검출된 초기화 라인과 연결된 화소로부터 감지된 문턱 전압을 변경하는, 표시 장치.
  10. 청구항 9에서,
    상기 타이밍 제어부는,
    상기 이전 초기화 라인들 및 상기 이후 초기화 라인들 중 적어도 2개 이상의 초기화 라인들과 연결된 화소들로부터 감지된 문턱 전압들에 대한 평균값 또는 중간값으로, 상기 오류가 검출된 초기화 라인과 연결된 화소로부터 감지된 문턱 전압을 변경하는, 표시 장치.
  11. 청구항 1에서,
    상기 복수의 화소들 각각은,
    제1 전원과 제2 노드 사이에 연결되고, 제1 노드와 연결된 게이트 전극을 포함하는 제1 트랜지스터;
    상기 데이터 라인들 중 하나와 상기 제1 노드 사이에 연결되고, 상기 주사 라인들 중 하나와 연결된 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제2 노드와 제3 노드 사이에 연결되고, 상기 센싱 제어 라인들 중 하나와 연결된 게이트 전극을 포함하는 제3 트랜지스터;
    상기 제1 노드와 상기 제2 노드 사이에 연결된 저장 커패시터; 및
    상기 제2 노드와 연결된 제1 전극 및 제2 전원과 연결된 제2 전극을 포함하는 발광 소자를 포함하는, 표시 장치.
  12. 청구항 11에서,
    상기 표시 패널은, 상기 제3 노드와 접지 사이에 연결된 제1 센싱 커패시터를 더 포함하고,
    상기 센싱부는,
    상기 제3 노드와 연결된 센싱 라인 및 제4 노드 사이에 연결되는 제2 스위치;
    상기 제4 노드와 접지 사이에 연결된 제2 센싱 커패시터; 및
    상기 제4 노드와 연결된 입력단을 포함하고, 상기 제2 센싱 커패시터에 저장된 전압을 디지털 신호로 변환하여 출력하는 아날로그-디지털 컨버터를 포함하는, 표시 장치.
  13. 청구항 12에서,
    상기 제3 노드는 상기 초기화 라인들 중 하나와 연결되고, 상기 초기화 라인들 중 상기 하나는 제1 스위치를 통해 상기 초기화 전원과 연결되며, 상기 초기화 전원은, 상기 전원 관리부가 포함하는 연산 증폭기의 출력단을 통해 생성되는, 표시 장치.
  14. 청구항 13에서,
    상기 제1 스위치 및 상기 제2 스위치가 턴-온 될 때, 상기 제2 센싱 커패시터가 상기 초기화 전원에 따른 초기화 전압으로 초기화되고, 상기 초기화 전원에서 출력되는 초기화 전류가 상기 연산 증폭기를 통해 일시적으로 방전되는, 표시 장치.
  15. 청구항 13에서,
    상기 제1 스위치가 턴-오프 될 때, 상기 제2 노드의 전압은 기준 신호와 상기 제1 트랜지스터의 문턱 전압 사이의 차분 전압까지 상승하는, 표시 장치.
  16. 청구항 15에서,
    상기 차분 전압이 상기 제1 센싱 커패시터와 상기 제2 센싱 커패시터 사이의 커패시턴스 비율에 따라 분배되어 상기 제2 센싱 커패시터에 충전되는, 표시 장치.
  17. 복수의 화소들에 연결된 초기화 라인들로 초기화 전원이 인가될 때 상기 초기화 라인들을 통해 흐르는 전류들을 감지하는 단계;
    상기 초기화 라인들을 통해 흐르는 상기 전류들 중 미리 설정된 범위를 넘는 전류가 흐르는 초기화 라인을 오류가 발생된 초기화 라인으로 결정하는 단계;
    상기 오류가 발생된 초기화 라인에 연결된 화소로부터 감지된 문턱 전압을 변경하는 단계; 및
    상기 변경된 문턱 전압을 기초로 데이터 신호를 생성하는 단계를 포함하는, 표시 장치의 구동 방법.
  18. 청구항 17에서,
    상기 복수의 화소들은, 적어도 하나의 클록 신호에 기초하여, 상기 복수의 화소들에 연결된 주사 라인들과 센싱 제어 라인들을 통해 주사 신호들과 센싱 제어 신호들을 공급받고,
    상기 오류가 발생된 초기화 라인으로 결정하는 단계는,
    상기 적어도 하나의 클록 신호를 기초로 상기 문턱 전압이 감지되는 화소와 대응하는 수평 라인의 정보를 생성하고, 생성된 수평 라인의 정보를 기초로 상기 초기화 라인들 중 상기 오류가 발생된 초기화 라인을 결정하는, 표시 장치의 구동 방법.
  19. 청구항 18에서,
    상기 주사 신호들과 상기 센싱 제어 신호들은, 주사 클록 신호들, 센싱 제어 클록 신호들, 및 캐리 클록 신호들에 기초하여 상기 복수의 화소들에 공급되고,
    상기 주사 클록 신호들, 상기 센싱 제어 클록 신호들, 또는 상기 캐리 클록 신호들은, 개시 신호, 제1 클록 신호, 및 제2 클록 신호를 이용하여 생성되며,
    상기 오류가 발생된 초기화 라인으로 결정하는 단계는,
    상기 제1 클록 신호 및 상기 제2 클록 신호 중 적어도 하나를 카운팅하여 상기 수평 라인의 정보를 생성하는, 표시 장치의 구동 방법.
  20. 청구항 17에서,
    상기 문턱 전압을 변경하는 단계는,
    상기 오류가 발생된 초기화 라인의 이전 초기화 라인이나 이후 초기화 라인에 연결된 화소로부터 감지된 문턱 전압을 기초로, 상기 오류가 발생된 초기화 라인에 연결된 화소로부터 감지된 문턱 전압을 변경하는, 표시 장치의 구동 방법.
KR1020200000511A 2020-01-02 2020-01-02 표시 장치 및 그 구동 방법 Active KR102727501B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200000511A KR102727501B1 (ko) 2020-01-02 2020-01-02 표시 장치 및 그 구동 방법
US17/081,427 US11837131B2 (en) 2020-01-02 2020-10-27 Display device and method of driving the same
CN202011557486.0A CN113066409A (zh) 2020-01-02 2020-12-24 显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200000511A KR102727501B1 (ko) 2020-01-02 2020-01-02 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20210087615A KR20210087615A (ko) 2021-07-13
KR102727501B1 true KR102727501B1 (ko) 2024-11-11

Family

ID=76559186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200000511A Active KR102727501B1 (ko) 2020-01-02 2020-01-02 표시 장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US11837131B2 (ko)
KR (1) KR102727501B1 (ko)
CN (1) CN113066409A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111063301B (zh) * 2020-01-09 2024-04-12 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
WO2024014876A1 (ko) * 2022-07-12 2024-01-18 서울대학교산학협력단 마이크로 led 구동 회로

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659928B2 (en) * 2005-04-21 2010-02-09 Aptina Imaging Corporation Apparatus and method for providing anti-eclipse operation for imaging sensors
KR101450919B1 (ko) * 2009-09-24 2014-10-23 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
WO2014021150A1 (ja) * 2012-07-31 2014-02-06 シャープ株式会社 表示装置およびその駆動方法
KR101991874B1 (ko) 2012-11-28 2019-06-21 엘지디스플레이 주식회사 쉬프트 레지스터와 이의 구동방법
KR101965787B1 (ko) 2012-12-17 2019-04-04 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR101960788B1 (ko) 2012-12-17 2019-03-21 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR102027169B1 (ko) * 2012-12-21 2019-10-01 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR20140141373A (ko) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102239898B1 (ko) 2014-09-01 2021-04-13 엘지디스플레이 주식회사 과전류 보호 회로를 포함하는 유기발광 표시장치
KR102316986B1 (ko) * 2014-12-09 2021-10-25 엘지디스플레이 주식회사 유기발광표시장치
KR102288961B1 (ko) * 2014-12-24 2021-08-12 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102368078B1 (ko) * 2015-08-31 2022-02-28 엘지디스플레이 주식회사 유기발광 표시장치 및 그 구동방법
KR102326167B1 (ko) 2015-11-10 2021-11-17 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 방법
KR102379807B1 (ko) 2015-12-31 2022-03-29 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동방법
KR102527727B1 (ko) * 2016-08-30 2023-05-02 엘지디스플레이 주식회사 데이터 드라이버, 유기발광표시장치 및 유기발광표시장치의 구동 방법
KR102520694B1 (ko) 2016-09-30 2023-04-11 엘지디스플레이 주식회사 유기발광 표시장치와 그의 열화 보상 방법
KR102642578B1 (ko) * 2016-12-29 2024-02-29 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치 및 그 구동 방법
KR102287536B1 (ko) 2017-05-12 2021-08-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동방법
CN110710195B (zh) * 2017-06-23 2021-02-23 华为技术有限公司 图像显示装置及其控制方法
KR102562071B1 (ko) * 2017-12-29 2023-08-01 엘지디스플레이 주식회사 서브픽셀, 데이터 구동 회로 및 디스플레이 장치
CN108230975B (zh) * 2018-02-27 2021-02-09 京东方科技集团股份有限公司 一种显示面板和显示面板的检测方法
CN108399889B (zh) * 2018-05-29 2020-04-07 深圳市华星光电技术有限公司 Oled像素驱动电路
KR102578707B1 (ko) * 2018-12-10 2023-09-15 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
KR102619313B1 (ko) * 2018-12-17 2023-12-29 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법

Also Published As

Publication number Publication date
US20210209989A1 (en) 2021-07-08
KR20210087615A (ko) 2021-07-13
CN113066409A (zh) 2021-07-02
US11837131B2 (en) 2023-12-05

Similar Documents

Publication Publication Date Title
US8212749B2 (en) AMOLED drive circuit using transient current feedback and active matrix driving method using the same
EP2581899B1 (en) Light emitting display device
KR102371182B1 (ko) 표시장치, 패널 결함 검출 시스템 및 패널 결함 검출 방법
US8125417B2 (en) Display driver circuit for driving a light-emitting device with the threshold offset of a drive transistor compensated for
US9111491B2 (en) Organic light emitting display device and method for driving the same
US20190325822A1 (en) Pixel circuit driving method and display device
US11263973B2 (en) Shift register unit, gate drive circuit, display device and driving method
US20170193901A1 (en) Pixel circuit, display substrate, display device, and method for driving display substrate
KR101322322B1 (ko) 발광장치 및 그 구동제어방법 그리고 전자기기
US9418592B2 (en) Organic light emitting display device having a power supplier for outputting a varied reference voltage
US10490131B2 (en) Driving control circuit for driving pixel driving circuit and display apparatus thereof
US11610549B2 (en) Pixel driving circuit and driving method therefor, display panel and display device
KR102727501B1 (ko) 표시 장치 및 그 구동 방법
CN109637408B (zh) Amoled面板及其侦测方法
US12027119B2 (en) Display device and method for driving same
KR101862603B1 (ko) 발광표시장치
KR102779728B1 (ko) 표시 장치 및 그 구동 방법
US11741897B2 (en) Display device and method for driving same
KR20130009487A (ko) 발광표시장치
KR100795460B1 (ko) 과도 전류 귀환을 이용한 ａｍｏｌｅｄ 구동회로 및 이를적용한 액티브 매트릭스 구동 방법
KR20170018152A (ko) 유기발광표시장치 및 그 구동방법
KR20090073464A (ko) 발광표시장치 및 이의 구동방법
US11900872B2 (en) Display device
KR102772147B1 (ko) 발광표시장치
US20230129039A1 (en) Display device and driving method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200102

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240427

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240809

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241104

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241105

End annual number: 3

Start annual number: 1

PG1601 Publication of registration