[go: up one dir, main page]

KR102681509B1 - 이중층 전해동박 및 그 제조방법 - Google Patents

이중층 전해동박 및 그 제조방법 Download PDF

Info

Publication number
KR102681509B1
KR102681509B1 KR1020220119393A KR20220119393A KR102681509B1 KR 102681509 B1 KR102681509 B1 KR 102681509B1 KR 1020220119393 A KR1020220119393 A KR 1020220119393A KR 20220119393 A KR20220119393 A KR 20220119393A KR 102681509 B1 KR102681509 B1 KR 102681509B1
Authority
KR
South Korea
Prior art keywords
layer
copper foil
electrolyte
double
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020220119393A
Other languages
English (en)
Other versions
KR20230097988A (ko
Inventor
문홍기
김상범
김승환
Original Assignee
서키트 호일 룩셈부르크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서키트 호일 룩셈부르크 filed Critical 서키트 호일 룩셈부르크
Publication of KR20230097988A publication Critical patent/KR20230097988A/ko
Application granted granted Critical
Publication of KR102681509B1 publication Critical patent/KR102681509B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C25D21/14—Controlled addition of electrolyte components
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/66—Selection of materials
    • H01M4/661—Metal or alloys, e.g. alloy coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/02—Tanks; Installations therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Manufacturing & Machinery (AREA)
  • Cell Electrode Carriers And Collectors (AREA)
  • Electrolytic Production Of Metals (AREA)
  • Laminated Bodies (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 동박의 제반 물성을 원하는 대로 자유롭게 제어할 수 있는 이중층 전해동박 및 그 제조방법을 제공한다.

Description

이중층 전해동박 및 그 제조방법{DOUBLE LAYERED ELETROLYTIC COPPER FOIL AND MANUFACTURING METHOD THEREOF}
본 발명은 동박의 제반 물성을 자유롭게 제어할 수 있어 다양한 기술분야에 적용될 수 있는 이중층 전해동박 및 그 제조방법에 관한 것이다.
일반적으로 전해동박 (Electroytic copper foil)은 전기ㆍ전자 산업분야에서 사용되는 인쇄회로기판 (Printed Circuit Board: PCB)의 기초 재료로서 널리 사용되고 있다. 이에 따라, 전해동박은 슬림형 노트북 컴퓨터, 개인휴대단말기(PDA), 전자북, MP3 플레이어, 차세대 휴대폰, 초박형 평판 디스플레이 등의 소형 제품을 중심으로 그 수요가 급속히 증대되고 있다. 또한 전해동박의 물성을 개선하여 이차전지의 음극 집전체로서도 널리 사용되고 있다.
이러한 전해 동박은 황산-황산구리 수용액을 전해액으로 하고, 상기 전해액에 침적된 양극과 회전하는 음극 드럼 사이에 직류 전류를 인가함으로써 드럼 표면에 전착 구리를 석출시키고, 석출된 전착 구리를 회전하는 음극 드럼 표면으로부터 떼어내어 연속적으로 권취하는 방법에 의해 제조된다.
한편 전해 동박이 인쇄회로기판이나 이차전지의 집전체로 사용되기 위해서는 소정의 인장강도나 연신율 등의 제반 물성을 가져야 한다. 그러나 전술한 제박공정 만으로는 원하는 동박의 물성을 만족시키기 어려운 실정이다. 또한 전해동박의 물성을 개선하기 위해서는 별도의 표면 처리를 필수로 거쳐야 하므로, 결과적으로 공정의 복잡성, 및 제조비용 상승 등이 초래된다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 전해동박 제조 시 전해액 조성, 전류밀도, 온도, 및/또는 유속 등의 공정 조건을 조절하여 동박의 제반물성을 자유롭게 제어할 수 있는 이중층 전해동박 및 그 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명의 다른 목적 및 이점은 하기 발명의 상세한 설명 및 청구범위에 의해 보다 명확하게 설명될 수 있다.
상기한 기술적 과제를 달성하기 위해, 본 발명은 제1 구리층; 제2 구리층; 및 상기 제1 구리층의 일면과 상기 제2 구리층의 일면 사이에 형성된 계면(界面);을 포함하는 이중층 전해동박을 제공한다.
본 발명에 따른 일 실시예를 들면, 상기 제1 구리층과 상기 제2 구리층은 서로 상이한 결정립 크기 또는 결정 구조를 가질 수 있다.
본 발명에 따른 일 실시예를 들면, 상기 제1 구리층, 상기 계면, 및 상기 제2 구리층은 단일 전해도금 공정을 통해 연속적인 상(phase)으로 결합되어 있다.
본 발명에 따른 일 실시예를 들면, 상기 이중층 전해동박은 200℃에서 1시간 동안 열처리 후와 열처리 전 분석된 전자선 후방 산란 회절법(EBSD)에 의해 제1 구리층, 계면 및 제2 구리층을 포함하는 이중층 구조가 확인될 수 있다.
본 발명에 따른 일 실시예를 들면, 상기 계면은 당해 전해동박의 두께방향에 있어서 상기 전해동박의 전체 두께 대비 40 내지 60%에 위치할 수 있다.
본 발명에 따른 일 실시예를 들면, 상기 제1 구리층과 상기 제2 구리층의 두께 비율은 40 : 60 내지 60 : 40 범위일 수 있다.
본 발명에 따른 일 실시예를 들면, 상기 이중층 전해동박은 연신율이 3.0 내지 25%이며, 인장강도가 30 내지 40 kgf/mm2 일 수 있다.
본 발명에 따른 일 실시예를 들면, 상기 이중층 전해동박은 두께가 3 내지 70 ㎛일 수 있다.
본 발명에 따른 일 실시예를 들면, 상기 전해동박은 드럼 면과 전해액 면을 포함하며, 상기 전해액 면의 조도(Rz, ISO)는 1.0 내지 5.0 ㎛일 수 있다.
본 발명에 따른 일 실시예를 들면, 상기 드럼 면과 상기 전해액 면 간의 표면조도 차이는 1.0 ㎛ 이하일 수 있다.
본 발명에 따른 일 실시예를 들면, 상기 이중층 전해동박은 상기 제1 구리층의 타면; 및 상기 제2 구리층의 타면;에 형성된 방청층을 포함할 수 있다.
본 발명에 따른 일 실시예를 들면, 상기 이중층 전해동박은 동박 적층판, 인쇄 회로 기판 및 전지의 집전체 중 적어도 하나 이상에 적용될 수 있다.
또한 본 발명은 전해액이 수용된 전해조 내에 이격 배치된 양극과 회전 음극드럼 사이에 전류를 인가하여 전해동박을 제조하는 방법에 있어서, 전해액에 전류를 인가하여 상기 회전 음극드럼 상에 제1 구리층을 전착하는 제1 단계; 및 전해액에 전류를 인가하여 상기 제1 구리층 상에 제2 구리층을 전착하는 제2 단계;를 포함하되, 상기 제1 단계 및 상기 제2 단계에서, 전해액에 포함된 구리이온 농도, 전류밀도, 전해액 유속, 및 전해액 온도 중 적어도 하나 이상이 상이한, 이중층 전해동박의 제조방법을 제공한다.
본 발명에 따른 일 실시예를 들면, 상기 제1 단계의 전해액의 구리이온 농도, 전해액 온도, 및 음극드럼 표면에 순환되는 전해액 유속 중 적어도 하나는, 제2 단계의 전해액의 구리이온 농도, 전해액 온도, 또는 전해액 유속보다 큰 것일 수 있다.
본 발명에 따른 일 실시예를 들면, 상기 제1 단계에서 인가되는 전류 밀도는, 제2 단계의 인가되는 전류 밀도보다 작을 수 있다.
본 발명에 따른 일 실시예를 들면, 상기 제1 단계의 전해액과 상기 제2 단계의 전해액은 서로 상이하며, 각각 구리 이온; 황산; 할로겐; 광택제, 레벨러, 억제제 및 캐리어 중 적어도 1종의 첨가제를 포함할 수 있다.
본 발명에 따른 일 실시예를 들면, 상기 제조방법은 전착된 이중층 전해동박에 노듈처리 및 방청처리 중 적어도 하나 이상을 실시하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 전해동박 제조 시 전해액 조성, 전류밀도, 온도, 및/또는 유속 등의 공정 조건을 조절함으로써, 동박의 제반물성을 원하는 대로 자유롭게 제어할 수 있는 이중층 전해동박 및 그 제조방법을 제공할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 보다 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 전해동박의 구조를 나타내는 단면도이다.
도 2는 본 발명의 다른 일 실시예에 따른 전해동박의 구조를 나타내는 단면도이다.
도 3는 본 발명의 일 실시예에 따른 전해동박의 제조방법을 나타내는 도면이다.
도 4는 실시예 1 내지 4에서 제조된 이중층 전해동박의 단면을 나타내는 SEM 사진이다.
도 5는 비교예 1에서 제조된 단일층 전해동박의 단면을 나타내는 SEM 사진이다.
도 6은 실시예 1에서 제조된 이중층 전해동박의 열처리 전과 후의 EBSD 이미지이다.
도 7은 비교예 1에서 제조된 전해동박의 열처리 전과 후의 EBSD 이미지이다.
이하, 본 발명을 상세히 설명한다.
본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는, 다른 정의가 없다면, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
또한 본 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한, 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 가능성을 내포하는 개방형 용어(open-ended terms)로 이해되어야 한다. 또한 명세서 전체에서, "위에" 또는 "상에"라 함은 대상 부분의 위 또는 아래에 위치하는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함함을 의미하는 것이며, 반드시 중력 방향을 기준으로 위쪽에 위치하는 것을 의미하는 것은 아니다. 그리고, 본원 명세서에서 "제1", "제2" 등의 용어는 임의의 순서 또는 중요도를 나타내는 것이 아니라 구성요소들을 서로 구별하고자 사용된 것이다.
또한 본 명세서에서 사용되는 "바람직한" 및 "바람직하게"는 소정 환경 하에서 소정의 이점을 제공할 수 있는 본 발명의 실시 형태를 지칭한다. 그러나, 동일한 환경 또는 다른 환경 하에서, 다른 실시 형태가 또한 바람직할 수 있다. 추가로, 하나 이상의 바람직한 실시 형태의 언급은 다른 실시 형태가 유용하지 않다는 것을 의미하지 않으며, 본 발명의 범주로부터 다른 실시 형태를 배제하고자 하는 것은 아니다.
<이중층 전해동박>
본 발명의 일 예는, 이차 전지의 집전체(current collector), 동박적층판(CCL), 및/또는 인쇄회로기판(PCB) 등에 적용 가능한 전해동박이다. 이러한 전해동박은 별도의 압착이나 접합공정 없이, 결정립 크기, 결정구조 또는 물성이 상이한 이중층 동박으로 구성된다는 점에서 종래 동박과 차별화된다.
일반적으로 전해동박은 제박공정을 통해 단일층으로 구성되므로, 인장강도, 연신율 등의 제반물성을 원하는 대로 조절하기 어려운 문제점이 있었다. 이러한 전해동박의 제반물성을 제어하기 위해서는 별도의 표면처리 공정을 실시하거나, 동박의 물성을 보완하는 기능층을 추가로 접합하기도 하는데, 이 경우 공정의 복잡성 및 제조비용의 상승 등이 필수로 초래된다.
이에 비해, 본 발명에서는 이중층 구조를 형성하는 제1 구리층과 제2 구리층 제조 시 전해액 조성, 전류밀도, 온도, 및/또는 유속 등의 공정 조건을 상이하게 조절하여 이중층(Double layer) 구조를 구성한다. 상기 이중층 구조를 이루는 각 구리 도금층은 전술한 공정조건 조절을 통해 서로 상이한 물성을 갖도록 구현 가능하므로, 이들 구리 도금층의 물성과 두께 조절 등을 통해 최종 이중층 전해동박의 제반물성을 자유롭게 제어할 수 있다. 또한 제1 구리층과 제2 구리층이 단일의 전해도금 공정을 통해 연속적인 계면으로 연결되므로, 별도의 압착이나 접합에 의해 이중층 동박을 구성하는 종래기술 대비 물적 안정성이 현저히 개선된다.
이하, 도 1을 참조하여 본 발명에 따른 이중층 전해동박의 구성을 설명하기로 한다. 도 1은 본 발명에 따른 이중층 전해동박의 구조를 나타내는 단면도이다.
도 1을 참조하면, 본 발명에 따른 이중층 전해동박(100)은 제1 구리층(11); 제2 구리층(12); 및 상기 제1 구리층(11)과 상기 제2 구리층(12) 사이에 연속적으로 형성된 계면(界面, 13)을 포함한다.
여기서, 제1 구리층(11)과 제2 구리층(12)은 동박을 구성하는 결정립 크기, 결정 구조 및/또는 동박으로서 요구되는 제반물성 중 적어도 하나 이상이 상이한 것일 수 있다. 이러한 제반물성의 예로는 인장강도, 연신율 등을 들 수 있으나, 이에 특별히 제한되지 않는다.
한편 본 발명에 따른 이중층 전해동박(100)은 연속 전해법에 의해 이중으로 전착된 전해동박이다. 이에 따라, 이중층 구조를 구성하는 제1 구리층(11), 계면(13) 및 제2 구리층(12)은 단일 전해도금 공정을 통해 연속적(continuous)인 상으로 결합되어 있으며, 상기 계면(界面)은 당해 전해동박 (100)의 두께방향에 따라 소정 위치에 존재하게 된다. 전술한 제1 구리층(11), 계면(13) 및 제2 구리층(12)을 포함하는 이중층 구조는, 전해동박(100)의 단면을 나타낸 주사전자현미경(SEM) 사진으로 확인 가능하며, 구체적으로 200℃에서 1시간 동안 열처리 후와 열처리 전 측정된 전해동박의 전자선 후방 산란 회절법(EBSD)에 의해 확인될 수 있다.
일 구체예를 들면, 상기 계면(13)은 당해 전해동박(100)의 두께방향에 있어서 상기 전해동박(100)의 전체 두께 대비 40% 내지 60%에 위치할 수 있다. 여기서, 계면(13)의 위치는 전해동박(100)의 일면, 즉 전해액 면(M면)을 기준으로 할 수 있다.
전기도금법에 의한 제박공정을 통해 제조된 전해동박(100)의 일면에는 상대적으로 낮은 조도를 가져 광택도가 높은 샤이니 면(Shiny surface, "S면", 드럼 면)이 형성되고, 타면에는 이른바 산(Mountain) 구조에 의해 상대적으로 높은 조도를 가져 광택도가 낮은 매트 면(Matte surface, "M면", 전해액 면)이 형성된다.
일례로, 집전체로 사용되는 전해동박(100)의 경우, 표면 상태에 따라 활물질과의 결합력 및 전지의 수율이 크게 달라질 수 있다. 동박 표면의 거칠기로 인한 표면 불균일성이 지나치게 큰 경우에는 이차전지의 방전 용량 유지율이 저하되는 문제점이 있으며, 반대로 표면이 지나치게 균일한 경우에는 집전체와 활물질 사이의 결합력 확보가 어려워져 이차전지의 작동 중에 활물질이 집전체로부터 탈리하여 내부 단락과 같은 문제가 발생할 수 있다. 또한 동박의 상태에 따라 양면 간의 활물질 코팅량 차이를 유발할 수 있다. 이러한 양면 간의 불균일한 코팅량은 집전체의 양면 간 변형 차이로 인하여 전극의 용량 감소 및/또는 불안정한 거동을 일으킬 수 있는 문제점이 있다. 이에, 본 발명에서는 이중층 전해동박(100)의 표면조도를 소정 범위로 조절함으로써, 동박(100)의 요구물성, 즉 활물질과의 우수한 결합력 및 높은 방전용량 유지율을 확보할 수 있다.
일 구체예를 들면, 상기 전해동박(100)은 드럼 면과 전해액 면을 포함하며, 상기 전해액 면의 표면조도는 Rz(십점 평균거칠기) 기준으로 대략 1.0 내지 5.0 ㎛ 이하이며, 구체적으로 1.0 내지 4.0 ㎛일 수 있다. 보다 구체적으로, 동박의 드럼 면(예, S면)의 표면조도는 1.0 내지 2.0 ㎛일 수 있으며, 전해액 면(예, M면)의 표면조도는 1.0 내지 5.0 ㎛일 수 있다.
다른 일 구체예를 들면, 이중층 전해동박(100)의 드럼 면과 전해액 면 간의 표면조도 차이는 1.0 ㎛ 이하 일 수 있으며, 구체적으로 0.5 ㎛ 이하일 수 있다.
또한, 이중층 전해동박(100)의 두께는 당 분야에 공지된 통상의 두께 범위를 가질 수 있으며, 특별히 제한되지 않는다. 일례로, 이중층 전해동박(100)의 두께는 3 내지 70 ㎛이며, 구체적으로 4 내지 70 ㎛ 이며, 바람직하게는 15 내지 70㎛ 일 수 있다. 이중층 전해동박(100)의 두께가 너무 얇은 경우에는 제조공정에서 동박의 핸들링 (handling)이 어려워져 작업성이 저하될 수 있고, 두께가 너무 두꺼운 경우 동박이 집전체나 PCB로 사용되었을 때 두께로 인한 체적 및 중량 증가가 초래될 수 있다. 이때 이중층 구조를 이루는 제1 구리층(11)과 제2 구리층(12)의 두께 비율은 40~60 : 60~40 범위일 수 있으나, 이에 특별히 제한되는 것은 아니며, 최종 이중층 전해동박의 제반물성을 고려하여 적절히 조절할 수 있다.
본 발명에 따른 이중층 전해동박(100)은 기계적 경도, 유연성 및 제품의 신뢰성 등을 고려하여, 우수한 연신율과 인장강도를 갖는 것이 바람직하다.
일 구체예를 들면, 상기 이중층 전해동박(100)은 3.0 내지 25%의 연신율과 30 내지 40 kgf/mm2의 인장강도를 가질 수 있으며, 보다 구체적으로 3.2 내지 23.0%의 연신율과 30 내지 39.8 kgf/mm2의 인장강도를 가질 수 있다. 그러나 이에 제한되지 않으며, 최종 이중층 전해동박의 물성을 고려하여 적절히 조절할 수 있다.
특별한 언급이 없는 한, 본 발명에 따른 이중층 전해동박(100)의 전술한 물성들은 당해 동박 두께 3 내지 200 ㎛를 기준으로 할 수 있다. 그러나 전술한 두께 범위에 한정되지 않는다.
본 발명에 따른 이중층 전해동박(100)은, 별도의 압착이나 접합없이 단일의 전해도금 공정을 통해 이중층 구조를 갖는다면, 동박을 구성하는 성분, 조성, 및/또는 구조 등에 특별히 제한되지 않는다.
상기 제1 구리층(11)과 제2 구리층(12)은 각각, 당 분야에 공지된 통상의 구리 또는 구리 함금으로 구성될 수 있으며, 이때 합금에 포함되는 금속 성분은 특별히 제한되지 않으며, 당 분야에 공지된 통상의 금속을 사용할 수 있다.
또한 제1 구리층(11)과 제2 구리층(12)은 각각, 전해액 내에 이격된 양극판과 회전 음극드럼 사이에 전류를 인가하는 전기도금을 통해 형성된 구리 도금층이다. 이러한 제1 구리층(11)과 제2 구리층(12)은 각각, 구리 이온 및 적어도 1종의 첨가제를 함유하는 전해액 조성, 적용하는 첨가제의 종류 및/또는 이들의 함량 조절에 따라 일반 동박, 양면 광택 동박, 고연신율 동박, 및/또는 고강도 동박일 수 있으며, 이에 특별히 제한되지 않는다. 그리고 이중층 전해동박(100)은 박 형상일 수 있으며, 구체적으로 평판형 동박일 수 있다.
한편 도 2를 참조하면, 본 발명의 일 실시예에 따른 이중층 전해동박(110)은 그 표면에 형성된 방청층(20)을 구비할 수 있다. 구체적으로, 제1 구리층(11)과 계면(13)이 접하는 일면의 반대면(예, 타면); 및 제2 구리층(12)과 계면(13)이 접하는 일면의 반대면(예, 타면)에 형성된 방청층(20)을 포함한다.
방청층(20)은, 이중층 전해동박(100)의 부식 방지를 위해 최외각 표면에 선택적으로 형성되는 것이다. 이러한 방청층(20)은 당 분야에 공지된 통상의 무기계 방청물질, 유기계 방청 물질 또는 이들의 혼합 형태 들을 포함할 수 있으며, 일례로 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 실란 화합물, 및 질소 화합물 중 적어도 하나 이상을 함유할 수 있다.
여기서, 질소 화합물은 당 분야에 공지된 통상의 트리아졸(Triazole) 화합물 및 아민류 화합물 중에서 적어도 어느 하나 이상을 포함할 수 있다. 사용 가능한 트리아졸 화합물은 벤조트리아졸, 토릴트리아졸, 카복시벤조트리아졸, 클로로 벤조트리아졸, 에틸벤조트리아졸 및 나프토트리아졸 중에서 선택될 수 있다. 또한 사용 가능한 아민류 화합물은 아미드(Amide), 아크릴아미드(Acrylamide), 아세트아미드(Acetamide), 아우라민(Auramine), 도데실트리메틸(Dodecyltrimethyl ammonium chloride (DTAB)) 및 디에틸 트리아민(Diethylenetriamine (DETA) 중에서 선택될 수 있다.
상기 방청층(20)은, 전술한 이중층 전해동박(100)에 대한 방청특성 뿐만 아니라 내열 특성 및/또는 결합력 증대 특성을 부여하는 역할도 할 수 있다.
이하, 본 발명의 일 실시예에 따른 이중층 전해동박(100)의 제조방법에 대해 설명한다. 그러나 하기 제조방법이나 순서에 의해서만 한정되는 것은 아니며, 필요에 따라 각 공정의 단계가 변형되거나 또는 선택적으로 혼용되어 수행될 수 있다.
본 발명에 따른 이중층 전해동박(100)은, 당 분야의 통상적인 전해 제박 장치를 통해 제조될 수 있다.
일례로, 하기 도 3을 참조하여 설명하면, 전해액(250)이 지속적으로 공급되는 전해조(240) 안에 음극으로 기능하는 드럼(drum, 220)과 양극판(210)이 설치되고, 드럼(220)과 양극판(210) 사이는 전해액(250)이 개재(介在)될 수 있도록 이격된 상태에서 소정의 전류가 인가된다. 이때 드럼(220)이 회전하면서, 드럼(220) 표면에 전해 동박(260)이 전착되고, 이어서 전착된 전해 동박(260)은 가이드 롤(270)을 통해 권취된다.
본 발명에서는 단일 전해도금 공정을 통해 결정립 크기, 결정 구조 및/또는 물성이 상이한 이중층 구조의 전해동박을 제조하기 위해서, 조성이 상이한 전해액을 공급하기 위한 복수의 유입구(231, 232), 및 상기 유입구(231, 232)를 개폐하는 밸브(233)를 포함하는 전해액 투입 제어부(230)를 구비하는 전해조를 사용할 수 있다. 이러한 전해조는 특별히 한정되지 않으나, 일례로 제1 전해액을 공급하는 제1 유입구, 제2 전해액을 공급하는 제2 유입구, 및 상기 제1 유입구와 상기 제2 유입구를 개폐하는 밸브를 구비할 수 있다.
상기 이중층 전해동박을 제조하는 방법의 일 실시예를 들면, 전해조에 구비된 제1 전해액에 전류를 인가하여 상기 회전 음극드럼 상에 제1 구리층을 전착하는 제1 단계; 및 제2 전해액에 전류를 인가하여 상기 제1 구리층 상에 제2 구리층을 전착하는 제2 단계;를 포함하되, 각 단계 별 공정 조건을 소정 범위로 조절함으로써 구성될 수 있다.
먼저, 제1 유입구(231), 제2 유입구(232), 및 밸브(233)를 구비하는 전해조(240) 내에 반 (半)원통형 양극(210)과 회전하는 음극드럼(220)을 일정한 간격을 유지시켜 배치한다.
상기 양극(210)은 특별히 제한되지 않으며, 일례로 납 합금 또는 이리듐 산화물을 피복시킨 티타늄을 사용할 수 있다. 또한 음극(220)으로는 스테인레스강에 크롬 도금을 하여 사용할 수 있다. 그러나 이에 제한되는 것은 아니다.
다음으로, 전해조(240) 내의 양극(210)과 회전 음극드럼(220)이 배치된 사이로 전해조(240)에 구비된 제1 유입구(231)를 통해 제1 전해액을 연속적으로 공급한다. 이후 양극(210)과 음극(220) 간에 직류 전류를 인가하는 경우 음극(220)에서는 제1 전해액 중의 구리이온이 소정 두께의 금속으로 환원되어 석출됨으로써 제1 구리층이 형성된다.
이어서, 전해조(240)에 구비된 제2 유입구(232)를 통해 제2 전해액을 연속적으로 공급한 후 양극(210)과 음극(220) 간에 직류 전류를 인가하면 회전 음극드럼(220)의 제1 구리층(11) 상에, 제2 전해액 중의 구리이온이 소정 두께의 금속으로 환원되어 제2 구리층을 전착함으로써 이중층 구조를 형성하게 된다.
특히, 본 발명에서는 이중층 전해동박(100)을 이루는 제1 구리층(11)과 제2 구리층(12)의 결정립 크기, 결정 구조 및/또는 물성을 효과적으로 제어하기 위해서, 제1 구리층을 전착하는 제1 단계의 공정조건과 제2 구리층을 전착하는 제2 단계의 공정 조건 중 적어도 하나, 예컨대 전해액에 포함된 구리이온 농도, 인가되는 전류밀도, 전해액 온도 및 음극 드럼에 공급되거나 순환되는 전해액의 유속 중 적어도 하나 이상의 공정 조건을 상이하게 조절하는 것을 특징으로 한다.
전해도금 시 구리이온 농도, 전류밀도, 유속 (Agitation), 전해액 온도 등의 공정 조건을 제어할 경우 전착되는 구리층의 결정립 크기 또는 결정 구조를 조절할 수 있다. 일반적으로 결정립의 크기가 크면, 동박의 인장강도가 낮아지고, 연신율은 높아지며, 반대로 결정립 크기가 작아지면, 동박의 인장강도가 높아지고 연신율이 낮아진다.
구체적으로, 전해액 중 구리이온 농도를 높이면 표면 분극현상 감소로 인하여 그레인 사이즈가 커지면서 인장강도는 감소하나, 연신율이 증가한다. 또한 드럼 표면에 공급되거나 순환되는 전해액 속도, 즉 유속(agitation)이 증가하면 드럼 표면에 구리이온의 공급이 원활하여 전해액 중 구리 이온 농도가 높아지는 효과를 얻어져 결정립이 커지고, 인장강도가 감소하면서 연신율은 증가한다. 반대로 전해액의 유속이 낮으면, 고속도금에서 드럼 표면의 구리이온 농도가 낮아져서 결정립이 작아지므로 인장강도가 높아지고, 연신율이 감소한다. 그리고 온도 또한 전술한 유속 및 구리이온 농도와 유사한 결과를 보인다. 이와 반대로 인가되는 전류밀도가 증가하면 결정립이 작아지면서 인장강도가 높아지고, 연신율이 증가한다. 또한 전해액 중에 함유된 첨가제는 그 첨가제가 갖는 고유한 특성에 따라 결정립을 크게 하거나 또는 작게 할 수 있다. 일례로, 광택제(Brightener)는 자기가열냉각(self-annealing)을 가속화하여 결정립을 크게 하는 효과를 나타내며, 레벌러(leveller)의 경우 반대로 결정립을 작게 한다.
본 발명에서, 제1 구리층(11)을 형성하는 제1 전해액과, 제2 구리층(12)을 형성하는 제2 전해액은 각각 당 분야에 공지된 통상의 전기도금 전해액 성분을 제한 없이 사용할 수 있다. 일례로, 제1 전해액과 제2 전해액은 서로 상이하며, 각각 구리 이온; 황산; 할로겐; 광택제, 레벨러, 억제제 및 캐리어 중 적어도 1종의 첨가제를 포함할 수 있다.
일 구체예를 들면, 상기 제1 전해액과 제2 전해액은 각각 50 ~ 120g/L의 구리(동) 이온을 가질 수 있으며, 구체적으로 60 내지 100g/L일 수 있다, 또한 50 ~ 150g/L의 황산을 포함하는 황산구리를 포함할 수 있다. 그리고 염소 이온 농도는 0.1 내지 70 ppm이며, 전해액 내 유기 불순물(TOC)의 농도는 1000 ppm로 제한하여 포함할 수 있다.
또한 제1 전해액과 제2 전해액에 투입되는 적어도 1종의 첨가제는 전기도금 분야에서 통상적으로 사용되는 첨가제를 제한 없이 사용할 수 있다. 일례로, 도금 표면에 광택을 부여하고 미세한 도금층을 얻기 위한 가속제(Brightner)로서 설파이드(Sulfide)를 함유한 설포네이트(sulphonate) 계열의 첨가제, 동박의 조도를 제어하기 위한 캐리어(Carrier)로서 분자량 1,000 내지 100,000 정도의 젤라틴 또는 PEG(Polyethylene glycols), PPG(Polypropylene glycols), Polyvinyl alcohols, 또는 저분자 젤라틴, 안정적인 저조도를 구현하기 위한 억제제 (suppressor)으로 셀룰로오스 (Cellulose) 계열의 첨가제, 이들의 1종 이상 혼합물을 포함할 수 있다. 사용 가능한 유기 첨가제로는 HEC(Hydroxyethyl Cellulose), 3-(Benzothiazolyl-2-mercapto)-propyl-sulfonic acid), 동박의 조도를 낮추고 고강도 특성을 부여하는 Leveller인 저분자 질화물(예컨대, Thiourea 계열, Amides, Benzimidazole 계열, Benthiazol 계열, dimethyl aniline 등)이 있다.
전술한 적어도 1종의 첨가제의 일 구체예로는, HEC가 1 내지 3000 ppm, 광택제/가속제(Brightner/accelerator)로는 bis-(3-sulfopropyl) disulfide (SPS), 3-mercaptopropyl sulfonate (MPS)가 0.5 내지 1500 ppm, 저분자 젤라틴(Gelatin)이 1 내지 10000 ppm, 티오요소(Thiourea)가 0.05 내지 1500 ppm 등이 사용될 수 있다. 그러나, 이에 특별히 제한되지 않는다.
또한 제1 구리층(11) 및 제2 구리층(12)의 전착 단계에서, 각 단계 별 전기도금 조건은 특별히 제한되지 않으며, 당 분야에 공지된 범위 내에서 적절히 조절할 수 있다. 일례로, 제1 전해액 및/또는 제2 전해액에 인가되는 전류밀도는 동일하거나 또는 상이할 수 있으며, 구체적으로 30 내지 100 A/dm2 이며, 보다 구체적으로 40 내지 80 A/dm2 일 수 있다.
또한 제1 전해액 및/또는 제2 전해액의 온도는 동일하거나 또는 상이할 수 있으며, 일례로 35 내지 75℃이며, 구체적으로 40 내지 60℃일 수 있다.
그리고 공급되는 제1 전해액 및 제2 전해액의 유속은 동일하거나 또는 상이할 수 있으며, 일례로 30 내지 120 m3/hr 범위이며, 구체적으로 50 내지 100 m3/hr일 수 있다. 그러나 전술한 범위에 구체적으로 한정되는 것은 아니다.
이후 음극드럼(220) 표면으로부터 제1 구리층(11)과 제2 구리층(12)이 순차적으로 전착된 전해동박(260)을 박리시키면서 연속적으로 권취하는 방법에 의해 이중층 전해동박(100)을 수득할 수 있다.
필요에 따라, 수득된 이중층 전해동박(100)은 당 분야에 공지된 노듈처리 및 방청처리 중 적어도 하나 이상의 표면처리를 더 실시할 수 있다.
한편 본 발명에서는 제1 구리층(11) 및 제2 구리층(12)을 포함하는 이중층 전해동박(100)을 구체적으로 예시하여 설명하였다. 그러나 이에 한정되지 않으며, 3층 이상의 다층 구조의 전해동박을 구성하는 것도 본 발명의 범주에 속한다.
상기와 같이 제조된 본 발명의 이중층 전해동박(100)은 동박으로서 요구되는 제반물성, 예컨대 인장강도, 연신율, 경도, 및/또는 유연성 등을 자유롭게 조절할 수 있을 뿐만 아니라 양 표면조도 차이, 각 구리층 간의 두께 비율 등의 인자를 효과적으로 제어할 수 있다. 이에 따라, 상기 이중층 전해동박(100)은 동박적층판, 인쇄 회로 기판, 및/또는 전지의 집전체로 유용하게 사용될 수 있다. 또한 당 분야에서 동박이 사용되는 다양한 기술분야에 제한 없이 적용될 수 있다.
이하, 본 발명을 실시예를 통하여 상세히 설명하면 다음과 같다. 단, 하기 실시예는 본 발명을 예시하는 것일 뿐, 본 발명이 하기 실시예에 의해 한정되는 것은 아니다.
[실시예 1 ~ 8: 이중층 전해동박 제조]
하기 도 3에 예시된 전해장치를 이용하여 이중층 전해동박을 제조하였다.
전해조 내에 제1 전해액을 투입하고, 상기 제1 전해액 내에 양극과 회전 음극드럼을 침적시키고 이격 배치한 후, 이들 사이에 전류를 인가하여 제1 구리층을 형성하였다. 구체적으로, 제1 전해액을 제조하기 위해, 온도 60℃에서 구리이온 농도 70g/l 또는 80g/l, 황산 농도 100g/l, 염소이온 농도 35 ppm으로 조절하였다. 또한 첨가제 G는 저분자 젤라틴(분자량 Mw = 3,000)을 사용하고, 첨가제 B는 광택제인 MPS(3-mercaptopropyl sulfonate)을 사용하고, 첨가제 T는 레벨러(Leveller)인 티오요소를 사용하였으며, 이들의 함량은 G (3.5 ppm), B (1.5 ppm), T (0.2 ppm)를 사용하였다. 이때 제1 구리층을 형성하기 위한 제1 전해액 조성, 전류밀도, 온도 및 유속 조건은 각각 하기 표 1의 A와 같다.
이어서 전해조 내에 제2 전해액을 유입한 후 전류밀도, 온도 및 유속조건을 조절하여 제1 구리층 상에 제2 구리층을 전착하였다. 이때 제2 구리층을 형성하기 위한 제2 전해액 조성, 전류밀도, 온도 및 유속조건은 하기 표 1의 B 또는 C와 같다. 이후 소형조에 침적을 통해 크롬(Cr) 처리를 실시하여 방청 능력을 부여하였다.
전해액 조성 전류밀도 (A/dm2) 온도(℃) 유속 (m3/hr)
Cu (g/l) 첨가제 (ppm) A B A B A B
A B A B C
80 70 G+B G+B G+B+T 45
 50 45
 50 50 45
실시예 1 80 70 5 - - 45 45 45 45 45 45
2 80 80 5 10 - 45 45 45 45 45 45
3 80 80 5 - G+B+T(5.2) 45 45 45 45 45 45
4 80 80 G+B+T(5.2) - G+B (5) 45 45 45 45 45 45
5 80 80 G only(5) 10 - 45 45 45 45 45 45
6 80 - 5 - - 45 50 45 45 45 45
7 80 80 5 - - 45 45 45 50 45 45
8 80 80 5 - - 45 45 45 45 50 45
비교예 1 80 80 5 - - 45 45 45 45 45 45
2 70 70 - 10 - 45 45 45 45 45 45
3 70 70 G only(5) - - 45 45 45 45 45 45
4 70 70 - - G+B+T(5.2) 45 45 45 45 45 45
[비교예 1~4: 전해동박 제조]
상기 표 1과 같이 전해 조건을 변경한 것을 제외하고는, 상기 실시예 1과 동일하게 실시하여 비교예 1~4의 전해동박을 제조하였다.
[실험예 1: 이중층 전해동박의 단면 평가]
이중층 전해동박의 결정구조를 분석하기 위해서, 실시예 1~4 및 비교예 1에서 제조된 전해동박의 단면(Cross-section) 구조를 주사전자현미경(SEM)으로 관찰하였다.
도 4는 실시예 1 내지 4에서 제조된 이중층 전해동박의 단면을 나타내는 SEM 사진이며, 도 5는 비교예 1에서 제조된 이중층 전해동박의 단면을 나타내는 SEM 사진이다.
계면이 비존재하는 비교예 1의 전해동박(도 5 참조)과는 달리, 실시예 1~4의 전해동박은 제1 구리층과 제2 구리층을 포함하는 이중층 구조로 형성되어 있으며, 이들 사이에 연속적인 계면(界面)이 형성되어 있다는 것을 확인할 수 있었다(도 4 참조).
[실험예 2: 이중층 전해동박의 결정구조 평가]
이중층 전해동박의 결정구조를 분석하기 위해서, 전해동박의 열처리 전과 후의 전자선 후방 산란 회절법(Electron Backscatter Diffraction, EBSD) 분석을 실시하였다.
샘플로는 실시예 1 및 비교예 1에서 제조된 전해동박을 사용하였다. 열처리 전 전해동박을 이용하여 EBSD 분석을 실시하였으며, 이후 200℃에서 1시간 동안 열처리를 실시한 후 다시 EBSD 분석을 실시하였다.
이때 EBSD 분석은 Bruker사의 장비를 사용하였으며, 최소 픽셀 사이즈는 100 nm 이하, 배율은 5000배으로 설정하였다. PQ map (Pattern Quality map)과 IPF map (Inverse Pole Figure map)을 이용하여 분석된 재료의 방위(orientation) 및 회절패턴 결과를 바탕으로 분석하였다. PQ Map은 샘플에서 반사된 전하(Electron, 후방산란전자)의 신호세기의 차이를 명암 차이로 표현한 것으로서, 일반적으로 그레인 바운더리(Grain boundary)에서 신호가 약해 어둡게 표현된다. 또한 IPF Map는 샘플의 결정 방향(배향성) 차이를 색으로 표현한 것이다. 그리고 쌍정(Twin)은 샘플의 결정면에 대하여 60° 이탈(misorientation)되어 있는 면을 의미한다.
하기 도 6은 실시예 1에서 제조된 이중층 전해동박을 이용하여 열처리 전(도 6a)과 열처리 후(도 6b)의 EBSD 사진이고, 도 7은 비교예 1에서 제조된 이중층 전해동박의 열처리 전(도 6a)과 열처리 후(도 6b)의 EBSD 사진이다. 상기 도 6 및 7의 EBSD 분석사진은 각각 쌍정(twin) 입계를 제거한 것이다.
실시예 1의 이중층 전해동박은 두께가 3 내지 70㎛에서 계면을 확인할 수 있으며, 바람직하게 15 내지 70㎛에 더 쉽게 관찰할 수 있었다.
또한 비교예 1의 전해동박은 열처리 전과 후의 EBSD 이미지에 큰 변화가 없었으며, 전해동박 내 계면이 존재하지 않았다. 이에 비해, 실시예 1의 전해동박의 경우 열처리 전과 후 서로 다른 결정립 및/또는 크기를 갖는 제1 구리층과 제2 구리층이 존재할 뿐만 아니라 이들 사이에 계면이 연속적으로 형성되어 있다는 것을 확인할 수 있었다.
[실험예 3: 이중층 전해동박의 물성 평가]
실시예 1 내지 8 및 비교예 1 내지 4에서 제조된 이중층 전해동박을 하기와 같은 방법으로 물성 평가를 실시하였으며, 그 결과를 하기 표 2에 나타내었다.
<물성 평가 방법>
(1) 두께 측정
동박의 통상 두께 측정법인 단위 평량법에 의하여 측정하였다 (IPC-TM-650 2.2.12).
(2) 표면 조도 측정
형상측정기(MarSurf, 모델명: M 300 C Mobile roughness measuring instrument)를 이용하여 Rz 기준으로 동박의 조도를 측정하였다 (IPC-TM-650 2.2.17).
(3) 연신율 및 인장강도 측정
UTM(Instron, 모델명: 5942)을 이용하여 IPC-TM-650 2.4.18 규격으로 인장강도 (MPa) 및 연신율을 각각 측정하였다.
샘플 두께
(㎛)		 인장강도
(kgf/mm2)		 연신율
(%)		 조도
(㎛, Rz ISO,
전해액면)
실시예 1 12 32.7 7.5 2.4
2 12 30.1 22.0 1.9
3 12 39.6 3.5 2.8
4 12 37.2 4.2 2.4
5 12 33.0 5.5 4.5
6 12 32.5 7.0 2.7
7 12 32.5 7.2 2.1
8 12 33.0 7.5 2.1
비교예 1 12 32.5 7.5 0.8
2 12 22.5 34.0 1.8
3 12 36.0 4.5 8.2
4 12 84.5 1.5 3.0
상기 표 2에 나타난 바와 같이, 본 발명에 따른 이중층 전해동박은 전해액 조성, 전류밀도, 온도 및/또는 유속 등 적어도 하나 이상의 전해 조건을 조절함으로써, 동박으로서 요구되는 인장강도, 연신율, 조도 등의 제반물성을 원하는 대로 자유롭게 조절할 수 있다는 것을 확인할 수 있었다.
이에 따라, 본 발명에 따른 이중층 전해동박은 당 분야에서 동박이 사용되는 다양한 분야, 예컨대 동박적층판, 인쇄회로기판, 및/또는 전지의 집전체 등에 유용하게 적용될 수 있음을 알 수 있었다.
100: 이중층 전해동박
11: 제1 구리층
12: 제2 구리층
13: 계면
20: 방청층
210: 양극
220: 회전 음극드럼
230: 전해액 투입 제어부
231: 제1 유입구
232: 제2 유입구
233: 밸브
240: 전해조
250: 전해액
260: 전해동박
270: 가이드롤

Claims (17)

  1. 제1 구리층;
    상기 제1 구리층과 서로 상이한 결정립 크기 또는 결정 구조를 갖는 제2 구리층; 및
    상기 제1 구리층의 일면과 상기 제2 구리층의 일면 사이에 형성된 계면(界面);을 포함하고,
    상기 제1 구리층, 상기 계면, 및 상기 제2 구리층은 단일 전해조에 의한 전해도금 공정을 통해 연속적인 상 (phase)으로 결합되어 있고, 상기 계면은 당해 전해동박의 두께방향에 있어서 상기 전해동박의 전체 두께 대비 40 내지 60%에 위치하며,
    상기 제1 구리층의 타면과 상기 제2 구리층의 타면 중 하나는 드럼면이고, 다른 하나는 전해액 면이며,
    상기 전해액 면의 표면 조도(Rz, ISO)는 1.0 내지 5.0 ㎛이고,
    상기 드럼 면과 상기 전해액 면 간의 표면조도 차이는 1.0 ㎛ 이하이며,
    전지의 집전체에 적용되는, 이중층 전해동박.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    200℃에서 1시간 동안 열처리 후와 열처리 전 측정된 전자선 후방 산란 회절법(EBSD)에 의해 제1 구리층, 계면 및 제2 구리층을 포함하는 이중층 구조가 확인되는, 이중층 전해동박.
  5. 삭제
  6. 제1항에 있어서,
    상기 제1 구리층과 상기 제2 구리층의 두께 비율은 40 : 60 내지 60 : 40 범위인, 이중층 전해 동박.
  7. 제1항에 있어서,
    연신율이 3.0 내지 25%이며,
    인장강도가 30 내지 40 kgf/mm2 인, 이중층 전해동박.
  8. 제1항에 있어서,
    두께가 3 내지 70 ㎛인, 이중층 전해 동박.
  9. 삭제
  10. 삭제
  11. 제1항에 있어서,
    상기 제1 구리층의 타면; 및
    상기 제2 구리층의 타면;에 형성된 방청층을 포함하는, 이중층 전해동박.
  12. 삭제
  13. 전해액이 수용된 전해조 내에 이격 배치된 양극과 회전 음극드럼 사이에 전류를 인가하여 전해동박을 제조하는 방법에 있어서,
    전해액에 전류를 인가하여 상기 회전 음극드럼 상에 제1 구리층을 전착하는 제1 단계; 및
    전해액에 전류를 인가하여 상기 제1 구리층 상에 제2 구리층을 전착하는 제2 단계;를 포함하되,
    상기 제1 단계 및 상기 제2 단계에서, 전해액에 포함된 구리이온 농도, 전류밀도, 전해액 유속, 및 전해액 온도 중 적어도 하나 이상이 상이한 것인, 제1항에 기재된 이중층 전해동박의 제조방법.
  14. 제13항에 있어서,
    상기 제1 단계의 전해액의 구리이온 농도, 전해액 온도, 및 음극드럼 표면에 순환되는 전해액 유속 중 적어도 하나는, 제2 단계의 전해액의 구리이온 농도, 전해액 온도, 또는 전해액 유속보다 큰 것인, 제조방법.
  15. 제13항에 있어서,
    상기 제1 단계에서 인가되는 전류 밀도는, 제2 단계의 인가되는 전류 밀도보다 작은 것인, 제조방법.
  16. 제13항에 있어서,
    상기 제1 단계의 전해액과 상기 제2 단계의 전해액은 서로 상이하며, 각각 구리 이온; 황산; 할로겐; 광택제, 레벨러, 억제제 및 캐리어 중 적어도 1종의 첨가제를 포함하는 제조방법.
  17. 제13항에 있어서,
    상기 제조방법은,
    전착된 이중층 전해동박에 노듈처리 및 방청처리 중 적어도 하나 이상을 실시하는 단계를 더 포함하는, 제조방법.
KR1020220119393A 2021-12-24 2022-09-21 이중층 전해동박 및 그 제조방법 Active KR102681509B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EPPCT/EP2021/087638 2021-12-24
PCT/EP2021/087638 WO2023117126A1 (en) 2021-12-24 2021-12-24 Double layered electrolytic copper foil and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20230097988A KR20230097988A (ko) 2023-07-03
KR102681509B1 true KR102681509B1 (ko) 2024-07-03

Family

ID=80113443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220119393A Active KR102681509B1 (ko) 2021-12-24 2022-09-21 이중층 전해동박 및 그 제조방법

Country Status (5)

Country Link
US (1) US20230203691A1 (ko)
EP (1) EP4202084A3 (ko)
KR (1) KR102681509B1 (ko)
CA (1) CA3172490A1 (ko)
WO (1) WO2023117126A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013129588A1 (ja) * 2012-02-28 2013-09-06 古河電気工業株式会社 リチウムイオン二次電池、該二次電池の負極電極を構成する集電体、ならびに該負極電極集電体を構成する電解銅箔

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5215646A (en) * 1992-05-06 1993-06-01 Circuit Foil Usa, Inc. Low profile copper foil and process and apparatus for making bondable metal foils
CN101851769B (zh) * 2005-03-31 2012-07-04 三井金属矿业株式会社 电解铜箔及其制造方法、表面处理电解铜箔、覆铜层压板及印刷电路板
TW200847867A (en) * 2007-04-26 2008-12-01 Mitsui Mining & Smelting Co Printed wire board and manufacturing method thereof, and electrolytic copper foil for copper-clad lamination board used for manufacturing the same
KR101133195B1 (ko) * 2009-08-31 2012-04-09 엘에스엠트론 주식회사 리튬 이차전지 집전체용 동박
KR20170085425A (ko) * 2016-01-13 2017-07-24 엘에스엠트론 주식회사 동박, 그 제조방법, 그것을 포함하는 전극, 및 그것을 포함하는 이차전지
WO2017123034A1 (ko) * 2016-01-13 2017-07-20 엘에스엠트론 주식회사 동박, 그 제조방법, 그것을 포함하는 전극, 및 그것을 포함하는 이차전지
KR102413056B1 (ko) * 2017-07-18 2022-06-23 에스케이넥실리스 주식회사 주름이 방지되고 우수한 충방전 특성을 갖는 동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013129588A1 (ja) * 2012-02-28 2013-09-06 古河電気工業株式会社 リチウムイオン二次電池、該二次電池の負極電極を構成する集電体、ならびに該負極電極集電体を構成する電解銅箔

Also Published As

Publication number Publication date
KR20230097988A (ko) 2023-07-03
EP4202084A2 (en) 2023-06-28
EP4202084A3 (en) 2023-10-04
CA3172490A1 (en) 2023-06-24
US20230203691A1 (en) 2023-06-29
WO2023117126A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
JP3058445B2 (ja) 特性の調整された、印刷回路基板用の電着された箔並びにそれを製造するための方法及び電解槽溶液
US5431803A (en) Electrodeposited copper foil and process for making same
KR100389061B1 (ko) 전해 동박 제조용 전해액 및 이를 이용한 전해 동박 제조방법
US8153273B2 (en) Surface treated electrodeposited copper foil and circuit board
EP2544282A1 (en) Surface treatment method for copper foil, surface treated copper foil and copper foil for negative electrode collector of lithium ion secondary battery
US5171417A (en) Copper foils for printed circuit board applications and procedures and electrolyte bath solutions for electrodepositing the same
KR20130077240A (ko) 고연신 동박 제조용 전해도금액 첨가제 및 이를 포함하는 동박 제조용 전해도금액
EP3067442A1 (en) Electrolytic copper foil, electric component and battery including the same
US20200165738A1 (en) Electrolytic copper foil for secondary battery and method for producing the same
KR102323903B1 (ko) 연성인쇄회로기판의 치수안정성을 향상시킬 수 있는 동박, 그 제조방법, 및 그것을 포함하는 연성동박적층필름
KR102681509B1 (ko) 이중층 전해동박 및 그 제조방법
KR102642389B1 (ko) 전해동박 및 이를 포함하는 이차전지
KR102567549B1 (ko) 전해 동박 및 이를 포함하는 이차전지
KR20110135219A (ko) 이차전지용 전해 동박을 제조하기 위한 전해액 및 이를 이용한 전해 동박의 제조방법
US20230207830A1 (en) Electrolytic copper foil having high tensile strength and secondary battery comprising the same
KR20230098098A (ko) 전해 동박 및 이를 포함하는 이차전지
JP2005008973A (ja) 銅箔の表面粗化方法
CN118140015A (zh) 用于二次电池的电流收集器的电解铜箔

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20220921

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20220921

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220929

Patent event code: PE09021S01D

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230425

Patent event code: PE09021S01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231215

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240403

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240701

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240701

End annual number: 3

Start annual number: 1

PG1601 Publication of registration