[go: up one dir, main page]

KR102516054B1 - 유기발광표시장치 및 유기발광표시장치의 제조 방법 - Google Patents

유기발광표시장치 및 유기발광표시장치의 제조 방법 Download PDF

Info

Publication number
KR102516054B1
KR102516054B1 KR1020150159698A KR20150159698A KR102516054B1 KR 102516054 B1 KR102516054 B1 KR 102516054B1 KR 1020150159698 A KR1020150159698 A KR 1020150159698A KR 20150159698 A KR20150159698 A KR 20150159698A KR 102516054 B1 KR102516054 B1 KR 102516054B1
Authority
KR
South Korea
Prior art keywords
layer
pixel electrode
barrier rib
pixel
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150159698A
Other languages
English (en)
Other versions
KR20170056770A (ko
Inventor
심수연
김광숙
박상호
조승환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150159698A priority Critical patent/KR102516054B1/ko
Priority to US15/196,811 priority patent/US10748977B2/en
Priority to TW110131748A priority patent/TWI806137B/zh
Priority to TW105125920A priority patent/TWI740839B/zh
Priority to CN201610852158.0A priority patent/CN106847857B/zh
Publication of KR20170056770A publication Critical patent/KR20170056770A/ko
Priority to US16/934,847 priority patent/US11812642B2/en
Application granted granted Critical
Publication of KR102516054B1 publication Critical patent/KR102516054B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 실시예는 유기발광표시장치 및 이의 제조 방법을 개시한다.
본 발명의 일 실시예에 따른 유기발광표시장치는, 기판; 상기 기판 상의 박막 트랜지스터; 상기 박막 트랜지스터를 덮고, 돌출된 격벽을 구비한 비아 절연막; 상기 격벽을 측면으로 갖는 상기 비아 절연막의 트렌치 내에 배치되고, 상기 박막 트랜지스터와 전기적으로 연결된 화소 전극; 및 상기 격벽과 상기 화소 전극의 사이에 배치되고, 상기 화소 전극의 일부를 덮는 화소 정의막;을 포함한다.

Description

유기발광표시장치 및 유기발광표시장치의 제조 방법{Organic light emitting display apparatus and method for manufacturing the same}
본 발명의 실시예들은 유기발광표시장치 및 이의 제조 방법에 관한 것으로, 더 상세하게는 마스크 수를 줄여 제조 비용을 절감한 유기발광표시장치 및 이의 제조 방법에 관한 것이다.
유기 발광 표시 장치는 정공 주입 전극과 전자 주입 전극 그리고 이들 사이에 형성되어 있는 유기 발광층을 포함하는 유기 발광 소자를 구비하며, 정공 주입 전극에서 주입되는 정공과 전자 주입 전극에서 주입되는 전자가 유기 발광층에서 결합하여 생성된 엑시톤(exciton)이 여기 상태(excited state)로부터 기저 상태(ground state)로 떨어지면서 빛을 발생시키는 자발광형 표시 장치이다.
자발광형 표시 장치인 유기 발광 표시 장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고 경량의 박형으로 구성할 수 있으며, 시야각, 콘트라스트(contrast), 응답 속도 등의 특성이 우수하기 때문에 MP3 플레이어나 휴대폰 등과 같은 개인용 휴대기기에서 텔레비전(TV)에 이르기까지 응용 범위가 확대되고 있다.
최근, 제조 비용을 최소화하면서 고해상도를 갖는 유기발광표시장치 및 이를 제조하는 방법에 관한 요구가 증대되고 있다.
본 발명의 실시예들은, 저비용으로 고해상도를 구현할 수 있는 유기발광표시장치 및 이의 제조 방법을 제공한다.
본 발명의 일 실시예에 따른 유기발광표시장치는, 기판; 상기 기판 상의 박막 트랜지스터; 상기 박막 트랜지스터를 덮고, 돌출된 격벽을 구비한 비아 절연막; 상기 격벽을 측면으로 갖는 상기 비아 절연막의 트렌치 내에 배치되고, 상기 박막 트랜지스터와 전기적으로 연결된 화소 전극; 및 상기 격벽과 상기 화소 전극의 사이에 배치되고, 상기 화소 전극의 일부를 덮는 화소 정의막;을 포함한다.
일 실시예에 있어서, 상기 격벽의 내측면과 상기 기판의 면이 이루는 각이 90도 이상일 수 있다.
일 실시예에 있어서, 상기 비아 절연막은 네가티브 감광성 절연 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 유기발광표시장치는, 상기 비아 절연막 상에 화소 전극과 동일 물질로 구성되고 상기 화소 전극과 이격된 배선; 및 상기 화소 정의막과 동일 물질로 구성되고, 상기 격벽에 의해 상기 화소 정의막과 이격되고, 상기 배선을 완전히 덮는 절연막;을 더 포함할 수 있다
일 실시예에 있어서, 상기 격벽의 두께가 상기 화소 정의막의 두께보다 클 수 있다.
일 실시예에 있어서, 상기 비아 절연막은 상기 화소 전극의 주변에 돌출된 스페이서;를 더 구비할 수 있다.
일 실시예에 있어서, 상기 격벽의 두께와 상기 스페이서의 두께가 동일할 수 있다
일 실시예에 있어서, 상기 비아 절연막은, 상기 박막 트랜지스터의 일 전극의 일부를 노출하고 상기 트렌치에 위치한 비아홀;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 유기발광표시장치는, 상기 박막 트랜지스터와 수직 방향으로 중첩하고, 상기 박막 트랜지스터의 게이트 전극을 제1 전극으로 하고, 상기 제1 전극 상부의 제2 전극을 구비한 커패시터;를 더 포함할 수 있다.
일 실시예에 있어서, 상기 유기발광표시장치는, 상기 화소 전극과 대향된 대향 전극; 및 상기 화소 전극과 상기 대향 전극 사이의 유기 발광층;을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 유기발광표시장치는, 기판; 상기 기판 상의 비아 절연막; 상기 비아 절연막 상의 화소 전극; 및 상기 비아 절연막 상에 배치되고, 상기 화소 전극의 일부를 덮는 화소 정의막;을 포함하며, 상기 비아 절연막이 상기 화소 전극과 상기 화소 정의막을 둘러싸는 격벽을 구비한다.
일 실시예에 있어서, 상기 격벽의 내측면과 상기 기판의 면이 이루는 각이 90도 이상일 수 있다.
일 실시예에 있어서, 상기 비아 절연막은 네가티브 감광성 절연 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 유기발광표시장치는, 상기 비아 절연막 상에 화소 전극과 동일 물질로 구성되고 상기 화소 전극과 이격된 배선; 및 상기 화소 정의막과 동일 물질로 구성되고, 상기 격벽에 의해 상기 화소 정의막과 이격되고, 상기 배선을 완전히 덮는 절연막;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 격벽의 두께가 상기 화소 정의막의 두께보다 클 수 있다.
일 실시예에 있어서, 상기 비아 절연막은 상기 화소 전극의 주변에 돌출된 스페이서;를 더 구비할 수 있다.
일 실시예에 있어서, 상기 격벽의 두께와 상기 스페이서의 두께가 동일할 수 있다.
일 실시예에 있어서, 상기 비아 절연막은, 하부에 배치된 박막 트랜지스터의 일 전극의 일부를 노출하고, 상기 화소 전극에 의해 덮이는 비아홀;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 유기발광표시장치는, 상기 화소 전극과 대향된 대향 전극; 및 상기 화소 전극과 상기 대향 전극 사이의 유기 발광층;을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 유기발광표시장치의 제조 방법은, 기판을 제공하는 단계; 상기 기판 상에 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터를 덮고, 돌출된 격벽을 갖는 비아 절연막을 형성하는 단계; 및 상기 비아 절연막의 격벽에 의해 형성된 트렌치 내에 배치되고 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극 및, 상기 격벽과 상기 화소 전극의 사이에 배치되고 상기 화소 전극의 일부를 덮는 화소 정의막을 형성하는 단계;를 포함할 수 있다.
일 실시예에 있어서, 상기 비아 절연막을 형성하는 단계는, 상기 박막 트랜지스터를 덮는 제1 절연막을 형성하는 단계; 및 상기 제1 절연막에 하프톤 마스크를 이용하여 광을 조사한 후, 상기 제1 절연막의 일부를 제거하여 형성되는 상기 격벽과, 상기 제1 절연막의 전부를 제거하여 형성되는 비아홀을 구비하는 비아 절연막을 형성하는 단계;를 포함할 수 있다.
일 실시예에 있어서, 상기 제조 방법은, 상기 격벽을 형성하는 단계와 동시에 상기 제1 절연막의 일부를 제거하여 스페이서를 형성하는 단계;를 더 포함하고, 상기 스페이서가 상기 비아 절연막의 일부를 구성할 수 있다.
일 실시예에 있어서, 상기 화소 전극 및 화소 정의막을 형성하는 단계는, 상기 비아 절연막 상에 도전막을 형성하는 단계; 상기 도전막 상에 제2 절연막을 형성하는 단계; 상기 제2 절연막에 하프톤 마스크를 이용하여 광을 조사한 후, 상기 제2 절연막의 일부를 제거하여 상기 도전막의 일부를 노출시키는 단계; 상기 노출된 도전막을 식각하여 상기 트렌치 내에 배치된 화소 전극을 형성하는 단계; 및 상기 트렌치 내에 잔존하는 상기 제2 절연막의 일부를 제거하여 상기 화소 전극의 일부를 노출시키는 화소 정의막을 형성하는 단계;를 포함할 수 있다.
일 실시예에 있어서, 상기 제조 방법은, 상기 화소 전극을 형성하는 단계와 동시에 상기 트렌치 외의 영역에 배선을 형성하는 단계; 및 상기 화소 정의막을 형성하는 단계와 동시에 상기 배선을 완전히 덮는 절연막을 형성하는 단계;를 더 포함할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 유기발광표시장치 및 이의 제조 방법은 마스크 수를 감소시켜 제조 비용을 줄이며 공정을 간이화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기발광표시장치의 부분 평면도이다.
도 2는 도 1에 도시된 유기발광표시장치의 I-I'를 따라 자른 부분 평면도이다.
도 3은 도 1에 도시된 유기발광표시장치의 I-I'를 따라 자른 부분 단면도이다.
도 4a 내지 도 4i는 도 1의 유기발광표시장치를 제조하는 방법을 순차적으로 나타낸 도면들이다.
도 5는 본 발명의 다른 실시예에 따른 유기발광표시장치의 부분 평면도이다.
도 6은 도 5에 도시된 유기발광표시장치의 II-II'를 따라 자른 부분 단면도이다.
도 7a 내지 도 7h는 도 5의 유기발광표시장치를 제조하는 방법을 순차적으로 나타낸 도면들이다.
도 8 및 도 9는 본 발명의 다른 실시예에 따른 유기발광표시장치의 부분 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 유기발광표시장치(1)의 부분 평면도이다.
도 1을 참조하면, 유기발광표시장치(1)의 표시 영역에는 복수의 화소들이 배치될 수 있다. 예를 들어, 유기발광표시장치(1)는 복수의 제1 화소(PX1)들, 복수의 제2 화소(PX2)들 및 복수의 제3 화소(PX3)들을 포함할 수 있다. 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)는 열 및 행 방향으로 소정 패턴에 따라 반복 배치될 수 있다.
제1 화소(PX1)는 이웃한 제2 화소(PX2) 및 제3 화소(PX3) 대비 작은 면적을 가질 수 있다. 제1 화소(PX1)는 녹색의 빛을 발광하는 녹색 화소(G)일 수 있다. 제1 화소(PX1)는 상호 이격되어 가상의 제1 직선(IL1) 상에 배열되어 있다. 제1 화소(PX1)는 사각형, 팔각형 등의 다각형, 원형, 타원형 등의 형태를 가질 수 있으며, 다각형은 꼭지점이 라운드진 형태도 포함할 수 있다.
제1 화소(PX1)의 중심점을 정사각형의 중심점으로 하는 가상의 사각형(IS)의 마주보는 한 쌍의 제1 꼭지점(P1)에 제2 화소(PX2)가 위치하고 있으며, 가상의 사각형(IS)의 마주보는 한 쌍의 제2 꼭지점(P2)에 제3 화소(PX3)가 위치하고 있다. 상기 사각형(IS)은 정사각형일 수 있다.
제2 화소(PX2)는 제1 화소(PX1) 및 제3 화소(PX3)와 이격되어 있으며, 가상의 정사각형(IS)의 제1 꼭지점(P1)에 중심점이 위치하고 있다. 제2 화소(PX2)는 이웃하는 제1 화소(PX1) 대비 더 큰 면적을 가질 수 있다. 제2 화소(PX2)는 청색의 빛을 발광하는 청색 화소(B)일 수 있다. 제2 화소(PX2)는 사각형, 팔각형 등의 다각형, 원형, 타원형 등의 형태를 가질 수 있으며, 다각형은 꼭지점이 라운드진 형태도 포함할 수 있다.
제3 화소(PX3)는 제1 화소(PX1) 및 제2 화소(PX2)와 이격되어 있으며, 가상의 정사각형(IS)의 제1 꼭지점(P1)과 이웃하는 제2 꼭지점(P2)에 중심점이 위치하고 있다. 제3 화소(PX3)는 이웃하는 제1 화소(PX1) 대비 더 큰 면적을 가질 수 있다. 또한, 제3 화소(PX3)는 제2 화소(PX2)와 상이한 면적, 예를 들어, 제3 화소(PX3)는 제2 화소(PX2) 대비 더 큰 면적을 가질 수도 있다. 다른 실시예에서, 제3 화소(PX3)는 제2 화소(PX2)와 동일한 면적을 가질 수 있다. 제3 화소(PX3)는 적색의 빛을 발광하는 적색 화소(R)일 수 있다. 제3 화소(PX3)는 사각형, 팔각형 등의 다각형, 원형, 타원형 등의 형태를 가질 수 있으며, 다각형은 꼭지점이 라운드진 형태도 포함할 수 있다.
복수의 제3 화소(PX3)들 및 복수의 제2 화소(PX2)들 각각은 가상의 제2 직선(IL2) 상에서 상호 교호적으로 배열되며, 이로 인해 제1 꼭지점(P1)에 중심점이 위치하는 복수의 제2 화소(PX2)들 및 제2 꼭지점(P2)에 중심점이 위치하는 복수의 제3 화소(PX3)들 각각은 제1 화소(PX1)를 둘러싸고 있다.
복수의 제2 화소(PX2)들 및 복수의 제3 화소(PX3)들 각각이 제1 화소(PX1)를 둘러싸도록 배열됨으로써, 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 각각의 개구율을 향상시킬 수 있다. 이는 전체적인 유기발광표시장치의 제조 시간 및 제조 비용을 절감하는 동시에 유기발광표시장치가 표시하는 이미지의 품질을 향상시키는 요인으로서 작용된다.
또한, 본 발명의 실시예에 따른 화소 배열 구조는 같은 빛을 발광하는 화소 사이의 간격은 넓게 배치되어 증착 신뢰도는 향상되며, 상이한 빛을 발광하는 화소들, 즉 적색, 녹색, 청색 화소 사이의 간격은 좁게 배치되어 개구율은 향상되는 구조일 수 있다.
한편, 본 발명의 일 실시예에 따른 유기발광표시장치(1)의 화소 배열 구조에서 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 각각은 녹색, 청색 및 적색 각각의 색을 발광하나, 본 발명의 실시예는 이에 한정되지 않고, 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 각각은 녹색, 청색 및 적색과 다른 색의 빛을 발광할 수 있다. 일례로, 제2 화소(PX2) 및 제3 화소(PX3) 중 하나 이상의 화소가 백색을 발광할 수 있다.
도 2는 도 1에 도시된 유기발광표시장치(1)의 I-I'를 따라 자른 부분 평면도이다. 도 3은 도 1에 도시된 유기발광표시장치(1)의 I-I'를 따라 자른 부분 단면도이다.
도 1에서는 제2 화소(PX2)를 따라 자르고 있으나, 제2 화소(PX2)의 평면도 및 단면도는 제1 화소(PX1) 및 제3 화소(PX3)에 동일 또는 유사하게 적용되므로, 이하에서는 설명의 편의를 위해 화소(PX)로 통칭하여 설명하겠다.
도 2 및 도 3을 함께 참조하면, 유기발광표시장치(1)는 기판(10) 상의 표시 영역에 배치된 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)를 덮는 비아 절연막(17), 비아 절연막(17) 상에 배치되며 박막 트랜지스터(TFT)와 전기적으로 연결된 화소 전극(210), 화소 전극(210)의 일부를 덮는 화소 정의막(19)을 포함한다.
화소(PX)는 유기발광소자와 유기발광소자를 구동하기 위한 구동회로를 구비할 수 있다. 유기발광소자는 화소 전극(210), 화소 전극(210)에 대향하는 대향 전극 및 화소 전극(210)과 대향 전극 사이의 유기 발광층을 포함할 수 있다. 구동회로는 적어도 하나의 박막 트랜지스터(TFT)와 적어도 하나의 커패시터를 포함할 수 있다. 도 3의 실시예에서는 설명의 편의를 위해 유기발광소자의 화소 전극(210)과 구동회로에 포함된 하나의 박막 트랜지스터(TFT)만을 도시하였다.
박막 트랜지스터(TFT)는 버퍼막(11) 상에 배치된 활성층(110), 활성층(110)과 절연되며 활성층(110)의 적어도 일부 상에 배치된 게이트 전극(130), 소스 전극(170), 및 제2 화소 전극(210B)과 전기적으로 연결된 드레인 전극(150)을 포함할 수 있다. 활성층(110)과 게이트 전극(130) 사이에는 게이트 절연막(13)이 배치되고, 게이트 전극(130)과 소스 전극(170) 및 드레인 전극(150) 사이에는 층간 절연막(15)이 배치될 수 있다. 소스 전극(170)과 드레인 전극(150)은 각각 활성층(110)의 소스 영역 및 드레인 영역과 연결될 수 있다.
일 실시예에 따른 박막 트랜지스터(TFT)는 게이트 전극(130)이 활성층(110)의 상부에 배치된 탑 게이트 타입(top gate type)이지만, 본 발명은 이에 한정되지 않으며, 다른 실시예에 따른 박막 트랜지스터(TFT)는 게이트 전극(130)이 활성층(110)의 하부에 배치된 바텀 게이트 타입(bottom gate type)일 수 있다.
버퍼막(11), 게이트 절연막(13) 및 층간 절연막(15)은 표시 영역뿐만 아니라 표시 영역 주변의 비표시 영역의 일부에까지 연장될 수 있다. 일 실시예에 따르면, 기판(10)의 최외곽 가장자리 영역을 제외한 나머지 영역 상에는 버퍼막(11), 게이트 절연막(13) 및 층간 절연막(15)이 배치될 수 있다.
박막 트랜지스터(TFT) 상부에는 박막 트랜지스터(TFT)를 덮는 비아 절연막(17)이 배치될 수 있다. 비아 절연막(17)은 박막 트랜지스터(TFT) 등에 의한 단차를 해소하고 상면을 평탄화할 수 있다. 비아 절연막(17)은 유기 물질로 이루어진 단일막 또는 다중막일 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 다른 실시예에 따른 비아 절연막(17)은 무기 절연막과 유기 절연막의 복합 적층체일 수 있다.
비아 절연막(17)에는 비아홀(VIA), 제1 두께(t1)를 갖는 평탄부(17a) 및 평탄부(17a)로부터 제2 두께(t2)를 가지며 돌출된 격벽(17b)을 구비한다. 비아 절연막(17)의 격벽(17b)은 평면에서 봤을 때 화소 전극(210)의 형상과 유사한 형상일 수 있다. 비아 절연막(17)의 격벽(17b)의 두께는 화소 정의막(19)의 두께보다 크다. 본 발명의 실시예에서 격벽(17b)은 서로 다른 색을 발광하는 색 화소 각각에 유기 발광층을 형성하는 파인메탈마스크(FMM)를 이용한 증착 공정 시에 마스크에 의한 화소 전극의 손상을 방지할 수 있는 두께를 가짐으로써, 증착 신뢰도가 향상될 수 있다. 예를 들어, 격벽의 두께(t2)는 대략 3 내지 4㎛ 일 수 있다.
평탄부(17a)의 상면은 기판(10)의 면과 대략 평행하게 형성될 수 있다.
격벽(17b)은 기판(10) 또는 평탄부(17a)로부터 멀어질수록 폭이 점차 증가하여 측면 경사를 갖는 역 테이퍼 형상일 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 다른 실시예에 따른 격벽(17b)은 전체적으로 동일한 폭을 가질 수 있다. 즉, 격벽(17b)은 격벽(17b)의 내측면과 기판(10)의 면, 즉 평탄부(17a)의 상면이 이루는 각(θ)이 90도 이상일 수 있다. 격벽(17b)은 화소 전극(210)의 가장자리를 따라 화소 전극(210)을 둘러싼다. 즉, 화소 전극(210)은 격벽(17b)에 의해 비아 절연막(17)에 형성된 트렌치(117) 내의 저면 상에 배치될 수 있다. 트렌치(117)는 격벽(17b)을 측면으로 가지고, 저부에서 위로 갈수록 내부 폭이 좁아지는 역 테이퍼 형상을 가질 수 있다.
화소 전극(210)은 트렌치(117)에 위치한 비아홀(VIA)을 통해 박막 트랜지스터(TFT)와 전기적으로 연결될 수 있다. 화소 전극(210)은 독립적인 아일랜드 형태로 비아 절연막(17) 상에 배치된다. 일 실시예에 따른 화소 전극(210)은 드레인 전극(150)과 전기적으로 연결되지만, 본 발명은 이에 제한되지 않으며, 화소 전극(210)은 소스 전극(170)과 전기적으로 연결될 수도 있다.
화소 전극(210)은 유기 발광층이 배치되는 제1 영역(210a)과 제1 영역(210a) 주변의 제2 영역(210b)을 포함할 수 있다.
화소 전극(210)의 제1 영역(210a)은 사각형, 팔각형 등의 다각형, 원형, 타원형 등의 형태를 가질 수 있다. 화소 전극(210)의 제1 영역(210a) 상에는 유기 발광층(미도시)이 형성되고, 유기 발광층 상에 대향 전극(미도시)이 형성된다. 화소 전극(210)의 제1 영역(210a)의 형태가 화소(PX)의 형태를 결정할 수 있다.
화소 전극(210)의 제2 영역(210b)은 화소 정의막(19)에 의해 덮이는 영역으로서, 제2 영역(210b)의 일부가 비아홀(VIA)의 상부에 위치할 수 있다. 제2 영역(210b)이 제1 영역(210a)으로부터 연장되는 방향은 비아홀(VIA)의 위치에 따라 달라질 수 있다. 도 2의 실시예에서는 평면에서 보았을 때 비아홀(VIA)이 제1 영역(210a)의 상부에 위치함에 따라 제2 영역(210b)이 상부로 직선 형태로 연장되어 있다. 그러나, 본 발명의 실시예는 이에 한정되지 않으며, 화소마다 비아홀(VIA)의 상하좌우 위치에 대응하여 제2 영역(210b)의 연장 방향이 달라질 수 있다.
화소 전극(210)은 격벽(17b)과 소정 갭(GAP)을 두고 이격되어 있다. 화소 전극(210)과 격벽(17b) 사이의 갭(GAP) 크기는 격벽(17b)의 테이퍼 각(θ)에 따라 달라질 수 있다.
화소 전극(210)과 격벽(17b) 사이의 갭(GAP)에는 화소 정의막(19)이 배치될 수 있다. 화소 정의막(19)은 화소 전극(210)과 격벽(17b) 사이의 갭(GAP)을 채우며 화소 전극(210)의 제2 영역(210b)을 덮는다.
도 4a 내지 도 4i는 도 1의 유기발광표시장치(1)를 제조하는 방법을 순차적으로 나타낸 도면들이다.
도 4a를 참조하면, 기판(10) 상에 박막 트랜지스터(TFT)를 형성할 수 있다.
기판(10) 상에 버퍼막(11)을 형성한 후, 버퍼막(11) 상에 반도체 물질로 반도체층을 형성하고, 반도체층을 패터닝하여 활성층(110)을 형성할 수 있다.
기판(10)은 유리, 금속 또는 플라스틱 등 다양한 소재로 구성될 수 있다. 일 실시예에 따르면, 기판(10)은 플렉서블 소재의 기판을 포함할 수 있다. 여기서, 플렉서블 소재의 기판이란 잘 휘어지고 구부러지며 접거나 말 수 있는 기판을 지칭한다. 이러한 플렉서블 소재의 기판은 초박형 유리, 금속 또는 플라스틱으로 구성될 수 있다. 예를 들어, 플라스틱을 사용하는 경우 기판(10)은 폴리이미드(PI; polyimide)로 구성될 수 있으나, 이에 제한되지 않는다.
기판(10) 상에는 불순 원소의 침투를 방지하며 기판(10)의 표면을 평탄화하는 역할을 하는 버퍼막(11)이 배치될 수 있다. 버퍼막(11)은 실리콘질화물(SiNx) 및/또는 실리콘산화물(SiOx)과 같은 무기물로 단일막 또는 다중막으로 형성될 수 있다. 기판(10)과 버퍼막(11) 사이에는 배리어층(미도시)이 더 배치될 수 있으며, 버퍼막(11)은 필요에 따라 생략될 수 있다.
활성층(110)은 반도체 물질을 포함하며, 예를 들면, 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)과 같은 무기 반도체 물질을 포함할 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 다른 실시예에 따른 활성층(110)은 유기 반도체 물질 또는 산화물 반도체 물질을 포함할 수 있다.
기판(10) 상부에 활성층(110)을 덮으며 게이트 절연막(13)이 형성될 수 있다. 게이트 절연막(13)은 무기 물질로 구성된 단일막 또는 다중막일 수 있다. 예를 들면, 게이트 절연막(13)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및/또는 아연산화물(ZrO2) 등을 포함할 수 있다.
게이트 절연막(13) 상에 도전 물질을 포함하는 제1 도전막을 형성하고, 제1 도전막을 패터닝하여 박막 트랜지스터(TFT)의 게이트 전극(130)을 형성할 수 있다. 게이트 전극(130)은 박막 트랜지스터(TFT)에 온/오프 신호를 인가하는 게이트 배선(미도시)과 연결될 수 있으며, 저저항 금속 물질로 이루어질 수 있다. 예를 들면, 게이트 전극(130)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 구성된 단일막 또는 다중막일 수 있다. 게이트 전극(130)은 활성층(110)의 적어도 일부와 평면상 중첩될 수 있다.
일 실시예에서, 게이트 전극(130)을 마스크로서, B 또는 P 이온 불순물을 활성층(110)에 도핑할 수 있다. 이에 따라 활성층(110)은 이온 불순물이 도핑된 소스 영역 및 드레인 영역과, 그 사이의 채널 영역을 구비할 수 있다.
다음으로, 기판(10) 상부에 게이트 전극(130)을 덮으며 층간 절연막(15)이 형성될 수 있다. 층간 절연막(15)은 무기 물질로 구성된 단일막 또는 다중막일 수 있다. 예를 들면, 층간 절연막(15)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및/또는 아연산화물(ZrO2) 등을 포함할 수 있다.
층간 절연막(15) 및 게이트 절연막(13)을 동시에 식각하여 활성층(110)을 노출하는 적어도 2개의 콘택홀(C1, C2)을 형성할 수 있다. 콘택홀(C1, C2)을 통해 활성층(110)의 소스 영역 및 드레인 영역이 노출될 수 있다.
다음으로, 층간 절연막(15) 상에 도전 물질을 포함하는 제2 도전막을 형성하고, 제2 도전막을 패터닝하여 박막 트랜지스터(TFT)의 소스 전극(170) 및 드레인 전극(150)을 형성할 수 있다. 소스 전극(170) 및 드레인 전극(150)은 전도성이 좋은 도전 물질로 이루어진 단일막 또는 다중막일 수 있다. 예를 들어, 소스 전극(170) 및 드레인 전극(150)은 게이트 전극(130)과 동일한 물질로 구성될 수 있다. 소스 전극(170) 및 드레인 전극(150)은 콘택홀(C1, C2)을 통해 활성층(110)의 소스 영역 및 드레인 영역과 각각 연결될 수 있다.
도 4b를 참조하면, 기판(10) 상에 절연 물질로 박막 트랜지스터(TFT)를 덮는 제1 절연막(17')을 형성할 수 있다. 그리고, 제1 절연막(17')이 형성된 기판(10) 상부에 하프톤 마스크(M1)를 정렬한다.
제1 절연막(17')은 아크릴계 수지, 벤조사이클로부텐(BCB), 폴리이미드(PI) 및 노볼락계 수지 등의 감광성 유기 물질일 수 있다. 여기서 감광성 유기 물질은 네가티브 감광 물질 또는 포지티브 감광 물질일 수 있다.
도 4b의 실시예에는 제1 절연막(17')이 네가티브 감광 물질인 예로서, 이 경우 하프톤 마스크(M1)는 투광부(M1a), 반투광부(M1b) 및 차광부(M1c)를 포함할 수 있다. 투광부(M1a)는 제1 절연막(17')이 그대로 남는 영역, 반투광부(M1b)는 제1 절연막(17')의 일부만 제거될 영역, 차광부(M1c)는 제1 절연막(17')이 모두 제거될 영역에 대응하여 배치된다.
제1 절연막(17')에 하프톤 마스크(M1)를 이용하여 광을 조사하여 노광을 실시한다.
도 4c를 참조하면, 감광된 제1 절연막(17')을 현상함으로써 비아 절연막(17)이 형성될 수 있다.
하프톤 마스크(M1)의 차광부(M1c)에 대응하는 제1 절연막(17')은 모두 제거되고, 반투광부(M1b)에 대응하는 제1 절연막(17')은 일부가 제거되고, 투광부(M1a)에 대응하는 제1 절연막(17')은 그대로 남아 있다. 이때, 반투광부(M1b)에 대응하는 제1 절연막(17')의 두께는 투광부(M1a)에 대응하는 제1 절연막(17')의 두께보다 얇으며, 이 두께는 반투광부(M1b)를 구성하는 물질의 성분비 또는 두께로 조절할 수 있다.
제1 절연막(17')에서 차광부(M1c)에 대응하는 영역에 비아홀(VIA)이 형성되고, 반투광부(M1b)에 대응하는 영역에 평탄부(17a)가 형성되고, 투광부(M1a)에 대응하는 영역에 격벽(17b)이 형성될 수 있다. 이로써, 비아홀(VIA), 평탄부(17a) 및격벽(17b)을 구비하는 비아 절연막(17)이 형성될 수 있다. 즉, 본 발명의 실시예에 따라 비아홀(VIA), 평탄부(17a) 및 격벽(17b)을 포함하는 비아 절연막(17)이 한 번의 마스크 공정에 의해 형성될 수 있다.
격벽(17b)은 평탄부(17a)로부터 멀어질수록 폭이 넓어지며 경사를 갖는 역 테이퍼 형상을 가질 수 있다. 그리고, 비아 절연막(17)의 평탄부(17a)가 형성된 영역 중 격벽(17b)에 의해 둘러싸인 영역에 소정의 공간, 즉, 역 테이퍼 형상의 트렌치(117)가 형성될 수 있다.
트렌치(117) 내에 비아홀(VIA)이 위치하고, 비아홀(VIA)에 의해 박막 트랜지스터(TFT)의 드레인 전극(150)의 일부가 노출될 수 있다.
도 4b 및 도 4c에서는 네가티브 감광 물질을 이용하여 비아 절연막(17)을 형성하는 실시예를 도시하였다. 네가티브 감광 물질을 이용하는 경우, 도 4c에 도시된 바와 같이 역 테이퍼 형상의 격벽 패터닝이 가능하다. 그러나, 본 발명의 실시예는 이에 한정되지 않고, 포지티브 감광 물질을 이용하여 비아 절연막(17)을 형성할 수도 있다. 이때, 하프톤 마스크(M1)는 차광부(M1a), 반투광부(M1b) 및 투광부(M1c)를 포함할 수 있다. 차광부(M1a)는 제1 절연막(17')이 남는 영역, 반투광부(M1b)는 제1 절연막(17')의 일부만 제거될 영역, 투광부(M1c)는 제1 절연막(17')이 모두 제거될 영역에 대응하여 배치된다. 포지티브 감광 물질을 이용한 패터닝의 경우, 격벽은 테이퍼 없는 수직 형상 또는 평탄부(17a)로부터 멀어질수록 폭이 좁아지며 경사를 갖는, 즉 격벽의 내측면과 기판의 면이 이루는 각이 90도 이하인 순 테이퍼 형상을 가질 수 있다. 격벽이 테이퍼 없는 수직 형상인 경우, 등방성 식각 등의 공정에 의해 격벽의 하부 외측면의 일부를 식각하여 격벽의 상부와 하부 폭을 다르게 형성할 수 있다.
도 4d를 참조하면, 비아 절연막(17)이 형성된 기판(10) 상에 도전 물질을 포함하는 제3 도전막(20)을 형성할 수 있다.
제3 도전막(20)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 니오브(Nd), 이리듐(Ir), 크롬(Cr) 및 이들의 화합물 등을 포함하는 반사막일 수 있다. 일 실시예에서 제3 도전막(20)은 상기 반사막 외에 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide), 및 알루미늄징크옥사이드(AZO; aluminium zinc oxide)를 포함하는 그룹에서 선택된 적어도 어느 하나 이상의 투명 도전성 산화물을 포함하는 투명 도전막을 더 포함할 수 있다.
제3 도전막(20)은 비아 절연막(17) 상에 형성될 때 격벽(17b)의 두께에 의해 끊어지면서 분리되어 평탄부(17a)의 상면과 격벽(17b)의 상면에 각각 배치될 수 있다. 그리고, 격벽(17b)의 역 테이퍼 형상에 의해 더욱 용이하게 제3 도전막(20)이 끊어져 분리 형성될 수 있다.
격벽(17b)에 의해 형성된 트렌치(117)의 저면에 형성된 제3 도전막(20)은 트렌치(117) 내에 위치한 비아홀(VIA)을 채우면서 박막 트랜지스터(TFT)의 드레인 전극(150)과 전기적으로 연결될 수 있다. 트렌치(117)의 저면에 형성된 제3 도전막(20)은 추후 화소 전극(210)으로 기능할 수 있다.
격벽(17b)의 역 테이퍼 형상에 의해 제3 도전막(20)은 격벽(17b)의 하부 측면과 컨택하지 않고 소정의 갭(GAP)을 가지며 형성될 수 있다. 그러나, 본 발명의 실시예는 이에 한정되지 않으며, 제3 도전막(20)의 두께 및/또는 제3 도전막(20)을 구성하는 도전 물질에 따라 제3 도전막(20)은 갭(GAP) 없이 격벽(17b)의 하부 측면과 컨택할 수 있다.
도 4e를 참조하면, 제3 도전막(20) 상에 절연 물질로 제2 절연막(19'')을 형성할 수 있다. 그리고, 제2 절연막(19'')이 형성된 기판(10) 상부에 하프톤 마스크(M2)를 정렬한다.
제2 절연막(19'')은 제3 도전막(20)과 격벽(17b) 사이에 형성된 갭(GAP)을 채우며 제3 도전막(20) 상면에 형성된다. 제2 절연막(19'') 또한 격벽(17b)에 의해 끊어져 분리되어 있다.
제2 절연막(19'')은 아크릴계 수지, 벤조사이클로부텐(BCB), 폴리이미드(PI) 및 노볼락계 수지 등의 감광성 유기 물질일 수 있다. 여기서 감광성 유기 물질은 네가티브 감광 물질 또는 포지티브 감광 물질일 수 있다. 도 4e에서는 포지티브 감광 물질로 제2 절연막(19'')을 형성한 예를 설명하겠다.
하프톤 마스크(M2)는 차광부(M2a), 반투광부(M2b) 및 투광부(M2c)를 포함할 수 있다. 차광부(M2a)는 제2 절연막(19'')이 최종적으로 남는 영역, 반투광부(M2b)는 제2 절연막(19'')의 일부만 남은 후 애싱에 의해 제거될 영역, 투광부(M2c)는 제2 절연막(19'')이 완전히 제거될 영역에 대응하여 배치된다.
제2 절연막(19'')에 하프톤 마스크(M2)를 이용하여 광을 조사하여 노광을 실시한다.
도 4f에는 감광된 제2 절연막(19'')을 현상한 후 잔존하는 제2 절연막 패턴(19')이 개략적으로 도시되어 있다.
하프톤 마스크(M2)의 투광부(M2c)에 대응하는 제2 절연막(19'')은 모두 제거되고, 반투광부(M2b)에 대응하는 제2 절연막(19'')은 일부가 제거되고, 차광부(M2a)에 대응하는 제2 절연막(19'')은 그대로 남아 있다. 이때, 반투광부(M2b)에 대응하는 제2 절연막(19'')의 두께는 차광부(M2a)에 대응하는 제2 절연막(19'')의 두께보다 얇으며, 이 두께는 반투광부(M2b)를 구성하는 물질의 성분비 또는 두께로 조절할 수 있다.
투광부(M2c)에 대응하는 영역에는 제2 절연막(19'')이 모두 제거됨에 따라 제3 도전막(20)이 노출되어 있다.
도 4g를 참조하면, 도 4f의 공정에서 잔존하는 제2 절연막 패턴(19')을 마스크로 이용하여, 제2 절연막(19'')이 없이 노출된 제3 도전막(20)을 식각하여 제거할 수 있다. 이때 제2 절연막 패턴(19')의 일부 두께가 식각될 수 있다. 식각은 습식 식각 및 건식 식각 등 다양한 방법이 이용될 수 있다.
식각에 의해 트렌치(117) 내에 배치된 제3 도전막(20)만 잔존하여 화소 전극(210)이 형성될 수 있다.
도 4h를 참조하면, 애싱(ashing)을 통해 제2 절연막 패턴(19')의 일부를 제거할 수 있다. 제2 절연막 패턴(19')은 애싱을 통해 높이가 낮아질 수 있다.
제2 절연막 패턴(19')에서 반투광부(M2b)에 대응하는 영역은 애싱을 통해 완전히 제거되어 화소 전극(210)의 일부가 노출될 수 있다.
제2 절연막 패턴(19')에서 차광부(M2a)에 대응하는 영역은 애싱에 의해 높이가 낮아지며 화소 전극(210)의 일부를 덮는 화소 정의막(19)으로 형성될 수 있다. 화소 정의막(19)은 화소 전극(210)과 격벽(17b) 간의 갭(GAP)을 채우며 화소 전극(210)의 일부(예를 들어, 화소 전극(210)의 제2 영역(210b))의 상면과 측단면을 덮는다. 이후 화소 정의막(19)은 경화(cure)될 수 있다. 즉, 본 발명의 실시예에 따라 화소 전극(210) 및 화소 정의막(19)이 한 번의 마스크 공정에 의해 형성될 수 있다.
도 4i를 참조하면, 화소 정의막(19)에 의해 화소 전극(210)의 노출된 영역 상에 유기 발광층(230)을 형성하고, 유기 발광층(230) 상에 대향 전극(250)을 형성함으로써 유기발광소자(OLED)를 형성할 수 있다.
유기 발광층(230)은 저분자 유기물 또는 고분자 유기물로 구성될 수 있다. 유기 발광층(230)은 FMM을 이용하여 하나의 유기 발광소자(OLED)에 각각 배치될 수 있으며, 이 경우, 유기발광소자(OLED)에 포함된 유기 발광층(230)의 종류에 따라 유기발광소자(OLED)는 적색, 녹색 및 청색의 광을 각각 방출할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 복수의 유기 발광층(230)이 하나의 유기발광소자(OLED)에 배치될 수 있다. 예를 들어, 적색, 녹색, 및 청색의 광을 방출하는 복수의 유기 발광층(230)이 수직으로 적층되거나 혼합 형성되어 백색광을 방출할 수 있다. 이 경우 방출된 백색광을 소정의 컬러로 변환하는 색변환층이나 컬러 필터가 더 구비될 수 있다. 상기 적색, 녹색, 및 청색은 예시적인 것으로, 백색광을 방출하기 위한 색의 조합은 이에 한정되지 않는다.
도시되지 않았으나, 화소 전극(210)과 유기 발광층(230) 사이 및/또는 유기 발광층(230)과 대향 전극(250) 사이에는 정공 주입층(hole injection layer), 정공 수송층(hole transport layer), 전자 수송층(electron transport layer) 및 전자 주입층(electron injection layer) 중 적어도 하나의 기능층이 더 배치될 수 있다. 일 실시예에 따르면, 화소 전극(210)과 대향 전극(250) 사이에는 상술한 층들 외에 기타 다양한 기능층이 더 배치될 수 있다. 기능층은 오픈 마스크(open mask)를 이용하여 복수의 화소들의 복수의 유기발광소자(OLED)에 대해 공통층으로서 형성될 수 있다.
대향 전극(250)은 다양한 도전성 재료로 구성될 수 있다. 예를 들면, 대향 전극(250)은 리튬(Li), 칼슘(Ca), 불화리튬(LiF), 알루미늄(Al), 마그네슘(Mg) 및 은(Ag)을 포함하는 그룹에서 선택된 적어도 어느 하나를 포함하는 반투과 반사막을 포함하거나, ITO, IZO, ZnO 등의 광투과성 금속 산화물을 포함할 수 있으며, 단일막 또는 다중막으로 형성될 수 있다.
도시되지 않았으나, 일 실시예에 따르면, 대향 전극(250) 상에는 유기발광소자(OLED)를 밀봉하며 적어도 하나의 유기막과 적어도 하나의 무기막을 포함하는 박막 봉지층이 배치될 수 있다. 박막 봉지층은 유기발광소자(OLED)가 외부의 공기나 이물질에 노출되지 않도록 유기발광소자(OLED)를 밀봉하는 역할을 수행하며, 매우 얇은 두께를 갖으므로 벤딩(bending) 또는 폴딩(folding) 등이 가능한 플렉서블 표시 장치의 봉지 수단으로 이용될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 유기발광표시장치(2)의 부분 평면도이다. 도 6은 도 5에 도시된 유기발광표시장치(2)의 II-II'를 따라 자른 부분 단면도이다.
도 5 및 도 6에 도시된 유기발광표시장치(2)는 배선(250) 및 스페이서(SP)가 추가된 점에서, 도 1 내지 도 3에 도시된 유기발광표시장치(1)와 차이가 있고, 그 외 구성은 동일하다. 이하에서는 도 1 내지 도 3을 참조하여 설명한 내용과 중복하는 내용의 상세한 설명은 생략한다.
도 5 및 도 6을 함께 참조하면, 유기발광표시장치(2)의 표시 영역에는 복수의 제1 화소(PX1)들, 복수의 제2 화소(PX2)들 및 복수의 제3 화소(PX3)들이 열 및 행 방향으로 소정 패턴에 따라 반복 배치될 수 있다.
제1 화소(PX1)는 녹색 화소(G)일 수 있고, 제2 화소(PX2)는 청색 화소(B)일 수 있고, 제3 화소(PX3)는 적색 화소(R)일 수 있다. 도 5에 도시된 제1 내지 제3 화소들(PX1, PX2, PX3)의 평면도는 도 2에 도시된 바와 동일하다.
유기발광표시장치(2)는 기판(10) 상의 표시 영역에 배치된 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)를 덮는 비아 절연막(17), 비아 절연막(17) 상에 배치되며 박막 트랜지스터(TFT)와 전기적으로 연결된 화소 전극(210), 화소 전극(210)의 일부를 덮는 화소 정의막(19)을 포함한다. 화소 전극(210)의 주변에는 화소 전극(210)과 이격되고 비아 절연막(17) 상에 배치된 배선(250) 및 스페이서(SP)가 배치될 수 있다.
박막 트랜지스터(TFT)는 버퍼막(11) 상에 배치된 활성층(110), 활성층(110)과 절연되며 활성층(110)의 적어도 일부 상에 배치된 게이트 전극(130), 소스 전극(170), 및 화소 전극(210)과 전기적으로 연결된 드레인 전극(150)을 포함할 수 있다. 활성층(110)과 게이트 전극(150) 사이에는 게이트 절연막(13)이 배치되고, 게이트 전극(130)과 소스 전극(170) 및 드레인 전극(150) 사이에는 층간 절연막(15)이 배치될 수 있다. 소스 전극(170)과 드레인 전극(150)은 각각 활성층(110)의 소스 영역 및 드레인 영역과 연결될 수 있다.
박막 트랜지스터(TFT) 상부에는 박막 트랜지스터(TFT)를 덮는 비아 절연막(17)이 배치될 수 있다.
비아 절연막(17)에는 비아홀(VIA), 제1 두께(t1)를 갖는 평탄부(17a) 및 평탄부(17a)로부터 제2 두께(t2)를 가지며 돌출된 격벽(17b) 및 제3 두께(t3)를 가지며 돌출된 스페이서(SP)가 형성될 수 있다.
평탄부(17a)의 상면은 기판(10)의 면과 대략 평행하게 형성될 수 있다.
격벽(17b)은 평면에서 봤을 때 화소 전극(210)의 형상과 유사한 형상일 수 있다. 격벽(17b)은 격벽(17b)의 내측면과 기판(10)의 면, 즉 평탄부(17a)의 상면이 이루는 각(θ1)이 90도 이상일 수 있다. 격벽(17b)은 화소 전극(210)의 가장자리를 따라 화소 전극(210)을 둘러싼다. 즉, 화소 전극(210)은 격벽(17b)에 의해 비아 절연막(17)에 형성된 트렌치(117)의 저면 상에 배치될 수 있다.
스페이서(SP)는 스페이서(SP)의 내측면과 기판(10)의 면, 즉 평탄부(17a)의 상면이 이루는 각(θ2)이 90도 이상일 수 있다. 예를 들어, 스페이서(SP)는 평탄부(17a)로부터 멀어질수록 폭이 점차 증가하여 측면 경사를 갖는 역 테이퍼 형상일 수 있다. 다른 예로서, 스페이서(SP)는 전체적으로 동일한 폭을 가질 수 있다. 스페이서(SP)는 화소들 사이에 소정 간격으로 배치될 수 있다. 스페이서(SP)는 화소 전극(210)과 동일층에 동일 물질로 형성되는 배선(250) 주변에 배치될 수 있다.
격벽(17b)의 두께(t2) 및 스페이서(SP)의 두께(t3)는 화소 정의막(19)의 두께보다 크다. 예를 들어, 격벽(17b)의 두께(t2) 및 스페이서(SP)의 두께(t3)는 동일하고, 대략 3 내지 4㎛ 일 수 있다.
본 발명의 실시예에서, 격벽(17b)은 서로 다른 색을 발광하는 색 화소 각각에 유기 발광층을 형성하는 파인메탈마스크(FMM)를 이용한 증착 공정 시에 마스크에 의한 화소 전극(210)의 손상을 방지할 수 있는 두께를 가지고, 스페이서(SP)는 화소 전극(210)과 동일층에 동일 물질로 형성되는 배선(250)의 손상을 방지할 수 있는 두께를 가짐으로써, 증착 신뢰도가 향상될 수 있다.
화소 전극(210)은 트렌치(117)에 위치한 비아홀(VIA)을 통해 박막 트랜지스터(TFT)와 전기적으로 연결될 수 있다. 화소 전극(210)은 유기 발광층이 배치되는 제1 영역(210a)과 제1 영역(210a) 주변의 제2 영역(210b)을 포함할 수 있다.
화소 전극(210)의 제1 영역(210a)의 형태가 화소(PX)의 형태를 결정할 수 있다. 화소 전극(210)의 제2 영역(210b)은 화소 정의막(19)에 의해 덮이는 영역으로서, 제2 영역(210b)의 일부가 비아홀(VIA)의 상부에 위치할 수 있다.
화소 전극(210)은 격벽(17b)과 소정 갭(GAP)을 두고 이격되어 있다. 화소 전극(210)과 격벽(17b) 사이의 갭(GAP)에는 화소 정의막(19)이 배치될 수 있다. 화소 정의막(19)은 화소 전극(210)과 격벽(17b) 사이의 갭(GAP)을 채우며 화소 전극(210)의 제2 영역(210b)을 덮는다.
배선(250)은 화소 전극(210)과 이격되어 배치될 수 있으며, 배선(250)의 종류는 특별히 한정되지 않는다. 즉, 배선(250)은 데이터 배선 또는 초기화 전압 배선 등일 수 있으며, 다른 층에 있는 배선과 전기적으로 연결되어 보조 배선으로 기능할 수도 있다. 배선(250)은 화소 정의막(19)과 동일 물질의 절연막(19a)에 의해 상면 및 측면이 완전히 덮일 수 있다. 배선(250)의 주변에 스페이서(SP)가 이격 배치될 수 있다. 절연막(19a)은 격벽(17b)에 의해 화소 정의막(19)과 분리될 수 있다.
도 7a 내지 도 7h는 도 5의 유기발광표시장치(2)를 제조하는 방법을 순차적으로 나타낸 도면들이다.
도 7a를 참조하면, 기판(10) 상에 박막 트랜지스터(TFT)를 형성하고, 절연 물질로 박막 트랜지스터(TFT)를 덮는 제1 절연막(17')을 형성할 수 있다. 그리고, 제1 절연막(17')이 형성된 기판(10) 상부에 하프톤 마스크(M3)를 정렬한다.
박막 트랜지스터(TFT)를 형성하는 공정은 도 4a에서 설명하였으므로 생략한다. 또한 이하에서, 도 4a 내지 도 4i를 참조하여 설명한 내용과 중복하는 내용의 상세한 설명은 생략한다.
제1 절연막(17')은 감광성 유기 물질일 수 있다. 여기서 감광성 유기 물질은 네가티브 감광 물질일 수 있다.
하프톤 마스크(M3)는 투광부(M3a), 반투광부(M3b) 및 차광부(M3c)를 포함할 수 있다. 투광부(M3a)는 제1 절연막(17')이 그대로 남는 영역, 반투광부(M3b)는 제1 절연막(17')의 일부만 제거될 영역, 차광부(M3c)는 제1 절연막(17')이 모두 제거될 영역에 대응하여 배치된다.
제1 절연막(17')에 하프톤 마스크(M3)를 이용하여 광을 조사하여 노광을 실시한다.
도 7b를 참조하면, 감광된 제1 절연막(17')을 현상함으로써 비아 절연막(17)이 형성될 수 있다.
하프톤 마스크(M3)의 차광부(M3c)에 대응하는 제1 절연막(17')은 모두 제거되고, 반투광부(M3b)에 대응하는 제1 절연막(17')은 일부가 제거되고, 투광부(M3a)에 대응하는 제1 절연막(17')은 그대로 남아 있다. 이때, 반투광부(M3b)에 대응하는 제1 절연막(17')의 두께는 투광부(M3a)에 대응하는 제1 절연막(17')의 두께보다 얇으며, 이 두께는 반투광부(M3b)를 구성하는 물질의 성분비 또는 두께로 조절할 수 있다.
제1 절연막(17')에서 차광부(M3c)에 대응하는 영역에 비아홀(VIA)이 형성되고, 반투광부(M3b)에 대응하는 영역에 평탄부(17a)가 형성되고, 투광부(M3a)에 대응하는 영역에 격벽(17b) 및 스페이서(SP)가 형성될 수 있다. 이로써, 비아홀(VIA), 평탄부(17a), 격벽(17b) 및 스페이서(SP)를 구비하는 비아 절연막(17)이 형성될 수 있다. 즉, 본 발명의 실시예에 따라 비아홀(VIA), 평탄부(17a), 격벽(17b) 및 스페이서(SP)를 포함하는 비아 절연막(17)이 한 번의 마스크 공정에 의해 형성될 수 있다.
격벽(17b)과 스페이서(SP)는 평탄부(17a)로부터 멀어질수록 폭이 넓어지며 경사를 갖는 역 테이퍼 형상을 가질 수 있다. 그리고, 비아 절연막(17)의 평탄부(17a)가 형성된 영역 중 격벽(17b)에 의해 둘러싸인 영역에 소정의 공간, 즉, 역 테이퍼 형상의 트렌치(117)가 형성될 수 있다. 트렌치(117) 내에 비아홀(VIA)이 위치하고, 비아홀(VIA)에 의해 박막 트랜지스터(TFT)의 드레인 전극(150)의 일부가 노출될 수 있다.
도 7a 및 도 7b에서는 네가티브 감광 물질을 이용하여 비아 절연막(17)을 형성하는 실시예를 도시하였다. 네가티브 감광 물질을 이용하는 경우, 도 7b에 도시된 바와 같이 역 테이퍼 형상의 격벽 및 스페이서 패터닝이 가능하다. 그러나, 본 발명의 실시예는 이에 한정되지 않고, 포지티브 감광 물질을 이용하여 비아 절연막(17)을 형성할 수도 있다. 이때, 하프톤 마스크(M3)는 차광부(M3a), 반투광부(M3b) 및 투광부(M3c)를 포함할 수 있다. 차광부(M3a)는 제1 절연막(17')이 남는 영역, 반투광부(M3b)는 제1 절연막(17')의 일부만 제거될 영역, 투광부(M3c)는 제1 절연막(17')이 모두 제거될 영역에 대응하여 배치된다. 포지티브 감광 물질을 이용한 패터닝의 경우, 격벽(17b) 및 스페이서(SP)는 테이퍼 없는 수직 형상일 수 있다. 이 경우, 등방성 식각 등의 공정에 의해 격벽 및 스페이서의 하부 외측면의 일부를 식각하여 격벽 및 스페이서의 상부와 하부 폭을 다르게 형성할 수 있다.
도 7c를 참조하면, 비아 절연막(17)이 형성된 기판(10) 상에 도전 물질을 포함하는 제3 도전막(20)을 형성할 수 있다.
제3 도전막(20)은 비아 절연막(17) 상에 형성될 때 격벽(17b) 및 스페이서(SP)의 두께에 의해 끊어지면서 평탄부(17a)의 상면과 격벽(17b) 및 스페이서(SP)의 상면에 각각 배치될 수 있다. 그리고, 격벽(17b) 및 스페이서(SP)의 역 테이퍼 형상에 의해 더욱 용이하게 제3 도전막(20)이 끊어져 분리될 수 있다.
격벽(17b)에 의해 형성된 트렌치(117)의 저면에 배치된 제3 도전막(20)은 트렌치(117) 내에 위치한 비아홀(VIA)을 채우면서 박막 트랜지스터(TFT)의 드레인 전극(150)과 전기적으로 연결될 수 있다. 트렌치(117)의 저면에 배치된 제3 도전ㅁ막(20)은 추후 화소 전극(210)으로 기능할 수 있다.
격벽(17b) 및 스페이서(SP)의 역 테이퍼 형상에 의해 제3 도전막(20)은 격벽(17b)의 하부 측면과 컨택하지 않고 소정의 갭(GAP)을 가지며 형성될 수 있다. 그러나, 본 발명의 실시예는 이에 한정되지 않으며, 제3 도전막(20)의 두께 및/또는 제3 도전막(20)을 구성하는 도전 물질에 따라 제3 도전막(20)은 갭(GAP) 없이 격벽(17b) 및 스페이서(SP)의 하부 측면과 컨택할 수 있다.
도 7d를 참조하면, 제3 도전막(20) 상에 절연 물질로 제2 절연막(19'')을 형성할 수 있다. 그리고, 제2 절연막(19'')이 형성된 기판(10) 상부에 하프톤 마스크(M4)를 정렬한다.
제2 절연막(19'')은 제3 도전막(20)과 격벽(17b) 및 스페이서(SP) 사이에 형성된 갭(GAP)을 채우며 제3 도전막(20) 상면에 형성된다. 제2 절연막(19'') 또한 격벽(17b) 및 스페이서(SP)에 의해 끊어져 분리되어 있다.
제2 절연막(19'')은 감광성 유기 물질일 수 있다. 여기서 감광성 유기 물질은 네가티브 감광 물질 또는 포지티브 감광 물질일 수 있다. 도 7d에서는 포지티브 감광 물질로 제2 절연막(19'')을 형성한 예를 설명하겠다.
하프톤 마스크(M4)는 차광부(M4a), 반투광부(M4b) 및 투광부(M4c)를 포함할 수 있다. 차광부(M4a)는 제2 절연막(19'')이 최종적으로 남는 영역, 반투광부(M4b)는 제2 절연막(19'')의 일부만 남은 후 애싱에 의해 제거될 영역, 투광부(M4c)는 제2 절연막(19'')이 완전히 제거될 영역에 대응하여 배치된다.
제2 절연막(19'')에 하프톤 마스크(M4)를 이용하여 광을 조사하여 노광을 실시한다.
도 7e에는 감광된 제2 절연막(19'')을 현상한 후 잔존하는 제2 절연막 패턴(19')이 개략적으로 도시되어 있다.
하프톤 마스크(M4)의 투광부(M4c)에 대응하는 제2 절연막(19'')은 모두 제거되고, 반투광부(M4b)에 대응하는 제2 절연막(19'')은 일부가 제거되고, 차광부(M4a)에 대응하는 제2 절연막(19'')은 그대로 남아 있다. 이때, 반투광부(M4b)에 대응하는 제2 절연막(19'')의 두께는 차광부(M4a)에 대응하는 제2 절연막(19'')의 두께보다 얇으며, 이 두께는 반투광부(M4b)를 구성하는 물질의 성분비 또는 두께로 조절할 수 있다.
투광부(M4c)에 대응하는 영역에는 제2 절연막(19'')이 모두 제거됨에 따라 제3 도전막(20)이 노출되어 있다.
도 7f를 참조하면, 도 7e의 공정에서 잔존하는 제2 절연막 패턴(19')을 마스크로 이용하여, 제2 절연막(19'')이 없이 노출된 제3 도전막(20)을 식각하여 제거할 수 있다. 이때 제2 절연막 패턴(19')의 일부 두께가 식각될 수 있다. 식각은 습식 식각 및 건식 식각 등 다양한 방법이 이용될 수 있다.
식각에 의해 트렌치(117) 내에 배치되어 잔존하는 제3 도전막(20)의 일부는 화소 전극(210)으로 형성되고, 트렌치(117) 외부에 배치되어 잔존하는 제3 도전막(20)의 일부는 배선(250)으로 형성될 수 있다.
도 7g를 참조하면, 애싱(ashing)을 통해 제2 절연막 패턴(19')의 일부를 제거할 수 있다. 제2 절연막 패턴(19')은 애싱을 통해 높이가 낮아질 수 있다.
제2 절연막 패턴(19')에서 반투광부(M4b)에 대응하는 영역은 애싱을 통해 완전히 제거되어 화소 전극(210)의 일부가 노출될 수 있다.
제2 절연막 패턴(19')에서 차광부(M4a)에 대응하는 영역은 애싱에 의해 높이가 낮아지며 화소 전극(210)의 일부를 덮는 화소 정의막(19) 및 배선(250)을 완전히 덮는 절연막(19a)이 형성될 수 있다.
화소 정의막(19)은 화소 전극(210)과 격벽(17b) 간의 갭(GAP)을 채우며 화소 전극(210)의 일부(예를 들어, 화소 전극(210)의 제2 영역(210b))의 상면과 측단면을 덮는다. 절연막(19a)은 배선(250)의 상면 및 측단면을 덮는다. 이후 화소 정의막(19)과 절연막(19a)은 경화(cure)될 수 있다. 즉, 본 발명의 실시예에 따라 화소 전극(210), 배선(250), 화소 정의막(19) 및 절연막(19a)이 한 번의 마스크 공정에 의해 형성될 수 있다.
도 7h를 참조하면, 화소 정의막(19)에 의해 화소 전극(210)의 노출된 영역 상에 유기 발광층(230)을 형성하고, 유기 발광층(230) 상에 대향 전극(250)을 형성함으로써 유기발광소자(OLED)를 형성할 수 있다. 화소 전극(210)과 대향 전극(250) 사이에는 다양한 기능층이 더 배치될 수 있다. 기능층은 오픈 마스크(open mask)를 이용하여 복수의 화소들의 복수의 유기발광소자(OLED)에 대해 공통층으로서 형성될 수 있다.
도시되지 않았으나, 일 실시예에 따르면, 대향 전극(250) 상에는 유기발광소자(OLED)를 밀봉하며 적어도 하나의 유기막과 적어도 하나의 무기막을 포함하는 박막 봉지층이 배치될 수 있다.
도 8 및 도 9는 본 발명의 다른 실시예에 따른 유기발광표시장치(3, 4)의 부분 단면도이다.
도 8에 도시된 유기발광표시장치(3)는 유기발광소자를 구동하는 구동회로가 제1 박막 트랜지스터(TFT1), 제2 박막 트랜지스터(TFT2) 및 커패시터(CAP)를 포함하는 예이며, 그 외 구성은 도 3에 도시된 실시예와 동일하다.
도 9에 도시된 유기발광표시장치(4)는 유기발광소자를 구동하는 구동회로가 제1 박막 트랜지스터(TFT1), 제2 박막 트랜지스터(TFT2) 및 커패시터(CAP)를 포함하는 예이며, 그 외 구성은 도 6에 도시된 실시예와 동일하다.
이하에서는 박막 트랜지스터 및 커패시터를 중심으로 설명하겠다.
제1 박막 트랜지스터(TFT1)는 버퍼막(11) 상에 배치된 활성층(110a), 활성층(110a)과 절연되며 활성층(110a)의 적어도 일부 상에 배치된 게이트 전극(130a), 소스 전극(170a), 및 화소 전극(210)과 전기적으로 연결된 드레인 전극(150a)을 포함할 수 있다. 활성층(110a)과 게이트 전극(130a) 사이에는 게이트 절연막(13)이 배치되고, 게이트 전극(130a)과 소스 전극(170a) 및 드레인 전극(150a) 사이에는 제1 층간 절연막(15a) 및 제2 층간 절연막(15b)이 배치될 수 있다.
제2 박막 트랜지스터(TFT2)는 제1 박막 트랜지스터(TFT1) 대비 긴 채널과 큰 사이즈를 가질 수 있다. 제2 박막 트랜지스터(TFT2)는 버퍼막(11) 상에 배치된 활성층(110b), 활성층(110b)과 절연되며 활성층(110b)의 적어도 일부 상에 배치된 게이트 전극(130b), 소스 전극(170b), 및 화소 전극(210)과 전기적으로 연결된 드레인 전극(150b)을 포함할 수 있다. 평면 상에서 보았을 때, 활성층(11b)은 'S', 'M', 'W' 등의 다양한 형태로 굴곡을 갖게 형성될 수 있다. 활성층(110b)과 게이트 전극(150b) 사이에는 게이트 절연막(13)이 배치되고, 게이트 전극(130b)과 소스 전극(170b) 및 드레인 전극(150b) 사이에는 제1 층간 절연막(15a) 및 제2 층간 절연막(15b)이 배치될 수 있다. 소스 전극(170b)과 드레인 전극(150b)은 각각 활성층(110b)의 소스 영역 및 드레인 영역과 연결될 수 있다.
커패시터(CAP)는 제2 박막 트랜지스터(TFT2)와 수직으로 중첩할 수 있다. 커패시터(CAP)는 제2 박막 트랜지스터(TFT2)의 게이트 전극(130b)을 하부 전극(130b)으로 하고, 하부 전극 상에 배치된 상부 전극(130c)을 포함할 수 있다. 하부 전극(130b)과 상부 전극(130c) 사이에는 제1 층간 절연막(15a)이 배치될 수 있다. 커패시터(CAP)를 제2 박막 트랜지스터(TFT2)와 중첩하게 형성함으로써 고해상도에서도 커패시턴스의 확보가 가능하다.
전술한 바와 같이 본 발명의 실시예에 따른 유기발광표시장치(1 내지 4)는 비아홀, 화소 전극, 화소 정의막을 각각 형성하기 위한 마스크 수를 감소시켜 제조 비용을 줄이며 공정을 간이화할 수 있다.
또한, 본 발명의 실시예에 따른 유기발광표시장치(1 내지 4)는 화소 정의막 및 비아 절연막의 격벽에 의해 화소 전극의 측단면을 완전히 커버할 수 있다.
또한, 본 발명의 실시예에 따른 유기발광표시장치(1 내지 4)는 FMM 공정에서 화소 전극 등의 손상을 방지하기 위해 화소 정의막 상부 또는 화소 주변에 스페이서를 형성하는 추가 공정 없이, 비아 절연막을 형성하면서 스페이서를 동시에 형성할 수 있기 때문에 마스크 공정을 줄일 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.

Claims (15)

  1. 기판;
    상기 기판 상의 박막 트랜지스터;
    상기 박막 트랜지스터를 덮고, 돌출된 격벽을 구비한 비아 절연막;
    상기 격벽을 측면으로 갖는 상기 비아 절연막의 트렌치 내에 배치되고, 상기 박막 트랜지스터와 전기적으로 연결된 화소 전극;
    상기 격벽과 상기 화소 전극의 사이에 배치되고, 상기 화소 전극의 일부를 덮는 화소 정의막;
    상기 비아 절연막 상에 화소 전극과 동일 물질로 구성되고 상기 화소 전극과 이격된 배선; 및
    상기 화소 정의막과 동일 물질로 구성되고, 상기 격벽에 의해 상기 화소 정의막과 이격되고, 상기 배선을 완전히 덮는 절연막;을 포함하는 유기발광표시장치.
  2. 제1항에 있어서,
    상기 격벽의 내측면과 상기 기판의 면이 이루는 각이 90도 이상인, 유기발광표시장치.
  3. 제1항에 있어서,
    상기 비아 절연막은 네가티브 감광성 절연 물질을 포함하는, 유기발광표시장치.
  4. 삭제
  5. 제1항에 있어서,
    상기 격벽의 두께가 상기 화소 정의막의 두께보다 높은, 유기발광표시장치.
  6. 제1항에 있어서,
    상기 비아 절연막은 상기 화소 전극의 주변에 돌출된 스페이서;를 더 구비한, 유기발광표시장치.
  7. 제6항에 있어서,
    상기 격벽의 두께와 상기 스페이서의 두께가 동일한, 유기발광표시장치.
  8. 제1항에 있어서,
    상기 비아 절연막은, 상기 박막 트랜지스터의 일 전극의 일부를 노출하고 상기 트렌치에 위치한 비아홀;을 더 포함하는 유기발광표시장치.
  9. 제1항에 있어서,
    상기 박막 트랜지스터와 수직 방향으로 중첩하고, 상기 박막 트랜지스터의 게이트 전극을 제1 전극으로 하고, 상기 제1 전극 상부의 제2 전극을 구비한 커패시터;를 더 포함하는 유기발광표시장치.
  10. 제1항에 있어서,
    상기 화소 전극과 대향된 대향 전극; 및
    상기 화소 전극과 상기 대향 전극 사이의 유기 발광층;을 더 포함하는 유기발광표시장치.
  11. 기판을 제공하는 단계;
    상기 기판 상에 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터를 덮고, 돌출된 격벽을 갖는 비아 절연막을 형성하는 단계; 및
    상기 비아 절연막의 격벽에 의해 형성된 트렌치 내에 배치되고 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극 및, 상기 격벽과 상기 화소 전극의 사이에 배치되고 상기 화소 전극의 일부를 덮는 화소 정의막을 형성하는 단계;를 포함하고,
    상기 화소 전극 및 화소 정의막을 형성하는 단계는,
    상기 비아 절연막 상에 도전막을 형성하는 단계;
    상기 도전막 상에 제2 절연막을 형성하는 단계;
    상기 제2 절연막에 하프톤 마스크를 이용하여 광을 조사한 후, 상기 제2 절연막의 일부를 제거하여 상기 도전막의 일부를 노출시키는 단계;
    상기 노출된 도전막을 식각하여 상기 트렌치 내에 배치된 화소 전극을 형성하는 단계; 및
    상기 트렌치 내에 잔존하는 상기 제2 절연막의 일부를 제거하여 상기 화소 전극의 일부를 노출시키는 화소 정의막을 형성하는 단계;를 포함하는 유기발광표시장치의 제조 방법.
  12. 제11항에 있어서, 상기 비아 절연막을 형성하는 단계는,
    상기 박막 트랜지스터를 덮는 제1 절연막을 형성하는 단계; 및
    상기 제1 절연막에 하프톤 마스크를 이용하여 광을 조사한 후, 상기 제1 절연막의 일부를 제거하여 형성되는 상기 격벽과, 상기 제1 절연막의 전부를 제거하여 형성되는 비아홀을 구비하는 비아 절연막을 형성하는 단계;를 포함하는 유기발광표시장치의 제조 방법.
  13. 제12항에 있어서,
    상기 격벽을 형성하는 단계와 동시에 상기 제1 절연막의 일부를 제거하여 스페이서를 형성하는 단계;를 더 포함하고,
    상기 스페이서가 상기 비아 절연막의 일부를 구성하는, 유기발광표시장치의 제조 방법.
  14. 삭제
  15. 제11항에 있어서,
    상기 화소 전극을 형성하는 단계와 동시에 상기 트렌치 외의 영역에 배선을 형성하는 단계; 및
    상기 화소 정의막을 형성하는 단계와 동시에 상기 배선을 완전히 덮는 절연막을 형성하는 단계;를 더 포함하는 유기발광표시장치의 제조 방법.
KR1020150159698A 2015-11-13 2015-11-13 유기발광표시장치 및 유기발광표시장치의 제조 방법 Active KR102516054B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020150159698A KR102516054B1 (ko) 2015-11-13 2015-11-13 유기발광표시장치 및 유기발광표시장치의 제조 방법
US15/196,811 US10748977B2 (en) 2015-11-13 2016-06-29 Organic light-emitting display apparatus and method of manufacturing the same
TW110131748A TWI806137B (zh) 2015-11-13 2016-08-15 有機發光顯示裝置之畫素排列結構
TW105125920A TWI740839B (zh) 2015-11-13 2016-08-15 有機發光顯示裝置及其製造方法
CN201610852158.0A CN106847857B (zh) 2015-11-13 2016-09-26 有机发光显示装置及其制造方法
US16/934,847 US11812642B2 (en) 2015-11-13 2020-07-21 Organic light-emitting display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150159698A KR102516054B1 (ko) 2015-11-13 2015-11-13 유기발광표시장치 및 유기발광표시장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170056770A KR20170056770A (ko) 2017-05-24
KR102516054B1 true KR102516054B1 (ko) 2023-03-31

Family

ID=58692143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150159698A Active KR102516054B1 (ko) 2015-11-13 2015-11-13 유기발광표시장치 및 유기발광표시장치의 제조 방법

Country Status (4)

Country Link
US (2) US10748977B2 (ko)
KR (1) KR102516054B1 (ko)
CN (1) CN106847857B (ko)
TW (2) TWI806137B (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
WO2017217113A1 (ja) * 2016-06-15 2017-12-21 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US20180026055A1 (en) 2016-07-19 2018-01-25 Applied Materials, Inc. Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
KR101980781B1 (ko) * 2016-10-31 2019-05-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN108987411A (zh) 2017-06-02 2018-12-11 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
CN107393939B (zh) * 2017-08-30 2020-04-17 京东方科技集团股份有限公司 像素界定层及制造方法、显示面板及制造方法、显示装置
KR102394984B1 (ko) * 2017-09-04 2022-05-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102374754B1 (ko) * 2017-09-27 2022-03-15 엘지디스플레이 주식회사 터치 구조물을 포함하는 디스플레이 장치
US10930709B2 (en) 2017-10-03 2021-02-23 Lockheed Martin Corporation Stacked transparent pixel structures for image sensors
US10510812B2 (en) 2017-11-09 2019-12-17 Lockheed Martin Corporation Display-integrated infrared emitter and sensor structures
KR102423121B1 (ko) * 2017-11-29 2022-07-19 엘지디스플레이 주식회사 조명 장치용 oled 패널 및 그 제조 방법
KR102490895B1 (ko) * 2017-12-14 2023-01-25 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US10594951B2 (en) 2018-02-07 2020-03-17 Lockheed Martin Corporation Distributed multi-aperture camera array
US10979699B2 (en) 2018-02-07 2021-04-13 Lockheed Martin Corporation Plenoptic cellular imaging system
US10838250B2 (en) 2018-02-07 2020-11-17 Lockheed Martin Corporation Display assemblies with electronically emulated transparency
US10690910B2 (en) 2018-02-07 2020-06-23 Lockheed Martin Corporation Plenoptic cellular vision correction
US10652529B2 (en) 2018-02-07 2020-05-12 Lockheed Martin Corporation In-layer Signal processing
US11616941B2 (en) 2018-02-07 2023-03-28 Lockheed Martin Corporation Direct camera-to-display system
US10951883B2 (en) 2018-02-07 2021-03-16 Lockheed Martin Corporation Distributed multi-screen array for high density display
JP2019153554A (ja) * 2018-03-06 2019-09-12 株式会社ジャパンディスプレイ 表示装置
KR102560050B1 (ko) * 2018-03-16 2023-07-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN108428802B (zh) * 2018-03-27 2020-11-03 京东方科技集团股份有限公司 一种显示面板及其封装方法、oled装置
KR102522529B1 (ko) * 2018-04-10 2023-04-14 삼성전자주식회사 발광 다이오드 디스플레이 장치
CN108615822A (zh) * 2018-04-28 2018-10-02 武汉华星光电半导体显示技术有限公司 柔性oled显示面板及其制备方法、显示装置
CN108649000B (zh) 2018-05-08 2021-01-26 京东方科技集团股份有限公司 测试基板及其制备方法、检测方法、显示基板、显示装置
KR102591811B1 (ko) * 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR102749499B1 (ko) * 2018-09-04 2025-01-03 삼성디스플레이 주식회사 표시장치 및 그의 제조방법
KR102645641B1 (ko) * 2018-11-05 2024-03-08 삼성디스플레이 주식회사 화소, 그것을 포함하는 표시 장치, 및 그것의 제조 방법
KR20200051150A (ko) * 2018-11-05 2020-05-13 엘지디스플레이 주식회사 유기 발광 표시 장치
US10866413B2 (en) 2018-12-03 2020-12-15 Lockheed Martin Corporation Eccentric incident luminance pupil tracking
CN109904210B (zh) * 2019-03-27 2021-08-24 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
US10698201B1 (en) 2019-04-02 2020-06-30 Lockheed Martin Corporation Plenoptic cellular axis redirection
CN109935601B (zh) * 2019-04-04 2021-01-26 京东方科技集团股份有限公司 一种显示面板及其制备方法
CN113841263B (zh) * 2019-04-25 2024-04-26 应用材料公司 具有低折射率和低水蒸气穿透率的湿气阻挡膜
US11094530B2 (en) 2019-05-14 2021-08-17 Applied Materials, Inc. In-situ curing of color conversion layer
US11239213B2 (en) 2019-05-17 2022-02-01 Applied Materials, Inc. In-situ curing of color conversion layer in recess
KR102819120B1 (ko) * 2019-06-18 2025-06-13 삼성디스플레이 주식회사 표시 장치
US11342401B2 (en) 2019-07-09 2022-05-24 Samsung Display Co., Ltd. Semiconductor device and method for fabricating the same
CN110610967A (zh) * 2019-08-28 2019-12-24 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
KR20210027654A (ko) * 2019-08-30 2021-03-11 삼성디스플레이 주식회사 표시 장치
KR20210033581A (ko) * 2019-09-18 2021-03-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210042197A (ko) * 2019-10-08 2021-04-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210043774A (ko) 2019-10-11 2021-04-22 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
CN110718572B (zh) * 2019-10-17 2022-10-11 京东方科技集团股份有限公司 一种有机电致发光显示基板及其制备方法和显示装置
KR102789415B1 (ko) * 2019-11-12 2025-04-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10978665B1 (en) * 2019-12-17 2021-04-13 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display panel manufacturing method
KR102780196B1 (ko) 2020-02-26 2025-03-12 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN111552404B (zh) * 2020-04-24 2024-07-12 京东方科技集团股份有限公司 柔性触控基板、柔性触控面板和装置
CN111524950B (zh) * 2020-04-29 2023-04-18 深圳市华星光电半导体显示技术有限公司 透光显示屏及其制作方法
CN111739920B (zh) * 2020-06-30 2024-03-08 京东方科技集团股份有限公司 显示面板及制备方法、显示设备
KR20220010622A (ko) * 2020-07-16 2022-01-26 삼성디스플레이 주식회사 표시 장치
US20220336676A1 (en) * 2020-09-18 2022-10-20 Chengdu Boe Optoelectronics Technology Co.,Ltd. Display substrate, display panel and display device
KR20220078009A (ko) 2020-12-02 2022-06-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
CN120076628A (zh) * 2021-07-29 2025-05-30 京东方科技集团股份有限公司 显示面板和显示装置
KR20230071861A (ko) * 2021-11-15 2023-05-24 삼성디스플레이 주식회사 표시 장치
US12327804B2 (en) * 2022-05-13 2025-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714012B1 (ko) * 2005-11-30 2007-05-04 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10239698A (ja) * 1997-02-25 1998-09-11 Sharp Corp 液晶表示装置
JPWO2004047095A1 (ja) 2002-11-18 2006-03-23 旭硝子株式会社 皮脂汚れ防止性を付与されたハードコート層を有する光ディスク
AU2003227505A1 (en) 2003-04-15 2004-11-04 Fujitsu Limited Organic el display
US7314785B2 (en) 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR100635066B1 (ko) * 2004-06-03 2006-10-16 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 제조 방법
KR100721495B1 (ko) * 2005-04-08 2007-05-23 후지필름 가부시키가이샤 유기 ｅｌ 표시 장치
JP2008084541A (ja) * 2006-09-25 2008-04-10 Fujifilm Corp 有機ｅｌ表示装置及びその製造方法
JP2008276211A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
KR100964229B1 (ko) * 2008-08-19 2010-06-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI607670B (zh) * 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
KR101108166B1 (ko) * 2010-02-09 2012-01-31 삼성모바일디스플레이주식회사 실리콘 산화물막과 실리콘 리치 실리콘 질화물막을 포함하는 배리어층을 포함하는 유기 발광 장치
KR101084193B1 (ko) 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조방법
KR101193196B1 (ko) * 2010-07-07 2012-10-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101748842B1 (ko) 2010-08-24 2017-06-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR101738531B1 (ko) * 2010-10-22 2017-05-23 삼성디스플레이 주식회사 유기 발광 디스플레이 장치의 제조 방법 및 이에 따라 제조된 유기 발광 디스플레이 장치
KR101734920B1 (ko) 2010-12-27 2017-05-12 엘지디스플레이 주식회사 유기전계발광소자 및 그 제조방법
KR20120077470A (ko) * 2010-12-30 2012-07-10 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
FR2976360B1 (fr) 2011-06-08 2014-01-03 Smart Impulse Procede d'analyse de la consommation d'electricite d'un site equipe d'une pluralite d'equipements electriques
KR101801350B1 (ko) * 2011-08-01 2017-12-21 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101821167B1 (ko) 2011-08-30 2018-01-24 삼성디스플레이 주식회사 반사 구조를 갖는 전극을 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20130025717A (ko) * 2011-09-02 2013-03-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR20130053053A (ko) * 2011-11-14 2013-05-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR101615332B1 (ko) * 2012-03-06 2016-04-26 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 배열 구조
KR101997122B1 (ko) * 2012-07-27 2019-07-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20140050994A (ko) * 2012-10-22 2014-04-30 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
JP6186698B2 (ja) * 2012-10-29 2017-08-30 セイコーエプソン株式会社 有機ｅｌ装置、電子機器
KR102090555B1 (ko) 2012-12-27 2020-03-18 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
KR102030799B1 (ko) * 2013-03-11 2019-10-11 삼성디스플레이 주식회사 유기발광표시장치
KR102028680B1 (ko) * 2013-03-20 2019-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI612689B (zh) * 2013-04-15 2018-01-21 半導體能源研究所股份有限公司 發光裝置
KR102039685B1 (ko) * 2013-04-17 2019-11-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102054850B1 (ko) * 2013-05-30 2019-12-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102064392B1 (ko) * 2013-06-04 2020-01-10 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102124043B1 (ko) * 2013-07-25 2020-06-18 삼성디스플레이 주식회사 화소 배열 구조 및 이를 채용하는 표시 장치
US9257672B2 (en) * 2013-09-09 2016-02-09 Samsung Display Co., Ltd. Organic light-emitting display apparatus
KR102142671B1 (ko) * 2013-10-14 2020-08-10 삼성디스플레이 주식회사 유기전계발광소자
KR102131963B1 (ko) * 2013-10-15 2020-07-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20150045287A (ko) * 2013-10-18 2015-04-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102117109B1 (ko) * 2013-10-22 2020-06-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102151754B1 (ko) * 2013-11-20 2020-09-04 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102280777B1 (ko) * 2013-12-20 2021-07-23 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN103730472B (zh) * 2013-12-25 2015-05-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104752464B (zh) * 2013-12-27 2018-08-07 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
JP6160499B2 (ja) * 2014-02-06 2017-07-12 ソニー株式会社 表示装置および表示装置の製造方法、並びに電子機器
KR102164949B1 (ko) * 2014-03-25 2020-10-14 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법 및 리페어 방법
CN104241550B (zh) * 2014-08-05 2017-08-15 京东方科技集团股份有限公司 Oled显示装置及其封装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714012B1 (ko) * 2005-11-30 2007-05-04 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
US11812642B2 (en) 2023-11-07
TW202203454A (zh) 2022-01-16
CN106847857A (zh) 2017-06-13
CN106847857B (zh) 2022-02-08
US20170141169A1 (en) 2017-05-18
US20200350382A1 (en) 2020-11-05
US10748977B2 (en) 2020-08-18
TWI740839B (zh) 2021-10-01
TWI806137B (zh) 2023-06-21
TW201717384A (zh) 2017-05-16
KR20170056770A (ko) 2017-05-24

Similar Documents

Publication Publication Date Title
KR102516054B1 (ko) 유기발광표시장치 및 유기발광표시장치의 제조 방법
KR102541442B1 (ko) 표시 장치
US10916608B2 (en) Flexible organic light emitting display device having a block structure
US10937838B2 (en) Organic light emitting display device
US10224383B2 (en) Organic light-emitting display apparatus including pixel defining layer having first and second inclination portions and method of manufacturing the same
KR102410524B1 (ko) 표시 장치
KR20170057911A (ko) 표시 장치 및 표시 장치의 제조 방법
US11563066B2 (en) Organic light emitting display device including a grooved planarazation layer
KR102510394B1 (ko) 도전 패턴의 형성 방법 및 유기 발광 표시 장치의 제조 방법
KR20190118221A (ko) 유기 발광 표시 장치
EP3316312B1 (en) Display device having emitting areas
KR20190091395A (ko) 유기 발광 표시 장치
KR102591549B1 (ko) 유기 발광 표시 장치
KR20190062651A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102707562B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102537439B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20150063844A (ko) 유기발광다이오드 표시장치의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151113

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201021

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20151113

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220726

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230103

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230327

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230328

End annual number: 3

Start annual number: 1

PG1601 Publication of registration